-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltung und betrifft insbesondere Fertigungstechniken für Schaltungselemente, etwa Feldeffekttransistoren, und, in denen komplexe Oberflächentopographien zu Ausbeuteverlusten auf Grund von Abscheidefehlern in der Kontaktebene von Halbleiterbauelementen führen.
-
Beschreibung des Stands der Technik
-
Integrierte Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen, die auf einer gegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau angeordnet sind, wobei in komplexen Schaltungen der Feldeffekttransistor ein wichtiges Schaltungselement repräsentiert. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien für moderne Halbleiterbauelemente eingesetzt, wobei für komplexe Schaltungen auf Grundlage von Feldeffekttransistoren, etwa für Mikroprozessoren und Speicherchips, graphische Bauelemente und dergleichen, die MOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder stark dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Damit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Andererseits führt die kontinuierliche Verringerung der Gatelänge von planaren Transistorelementen typischerweise zu einer sehr anspruchsvollen topographischen Konfiguration, da die Gatehöhe nicht proportional in Bezug auf die Gatelänge verringert werden kann, sofern nicht sehr komplizierte Prozessstrategien angewendet werden, um die gewünschte Gesamtgateleitfähigkeit und deren Ionenblockierwirkung während der Herstellung der Drain- und Sourcegebiete der Transistoren beizubehalten, da die Gateelektrode in Verbindung mit einer Abstandshalterstruktur typischerweise als eine Implantationsmaske dient. Bei der weiteren Verringerung der Gatelänge zur Verbesserung des Leistungsverhaltens der einzelnen Transistoren und auch zur Erhöhung der gesamten Packungsdichte der Halbleiterbauelemente wird daher der Abstand zwischen den benachbarten Gatelektrodenstrukturen ebenfalls verringert, wodurch komplexe Abscheidetechniken in einem fortgeschrittenen Fertigungsstadium erforderlich sind, um den Raumbereich zwischen den dicht gepackten Gateelektrodenleitungen zuverlässig zu füllen. In aufwendigen Vorgehensweisen hängt jedoch das zuverlässige Auffüllen des dielektrischen Materials zwischen den dicht liegenden Gateelektrodenleitungen wesentlich von der gesamten Fertigungsstrategie ab, insbesondere wenn zusätzliche leistungssteigernde Mechanismen in einer oder beiden Transistorarten eingerichtet werden. Z. B. kann bei einer vorgegebenen Gatelänge der Feldeffekttransistoren das Leistungsverhalten weiter gesteigert werden, indem eine gewisse Art an Verformung im Kanalgebiet der Transistoren hervorgerufen wird, die einen großen Einfluss auf die resultierende Ladungsträgerbeweglichkeit ausübt. Für eine standardmäßige Kristallkonfiguration kann eine kompressive Verformungskomponente im Kanalgebiet von p-Kanalgebiet von p-Kanaltransistoren den Gesamtdurchlassstrom auf Grund einer Zunahme der Beweglichkeit von Löchern deutlich erhöhen, da diese die wesentlichen Ladungsträger in p-Kanaltransistoren repräsentieren. In ähnlicher Weise führt eine Zugverformungskomponente in n-Kanaltransistoren zu einer deutlichen Zunahme der Elektronenbeweglichkeit, wodurch ebenfalls der Durchlassstrom verbessert wird. Ein effizienter Mechanismus zum Erhöhen der Verformung lokal in p-Kanaltransistoren ist der Einbau einer verformungsinduzierenden Halbleiterlegierung, etwa einer Silizium/Germanium-Legierung, was zu einer ausgeprägten kompressiven Verformung der Komponente führt. Zu diesem Zweck werden Aussparungen selektiv in den aktiven Gebieten der p-Kanaltransistoren hergestellt, nachdem die grundlegenden Gateelektrodenstrukturen strukturiert sind, und die Aussparungen werden mit einer kristallinen Silizium/Germanium-Legierung mit aufgefüllt, die auf den verbleibenden Siliziumbasismaterial aufgewachsen wird, wodurch der gewünschte kompressiv verformte Zustand erreicht wird. Obwohl diese Techniken eine deutliche Zunahme der Leistung von p-Kanaltransistoren ermöglichen, zeigt sich, dass der Einbau einer verformungsinduzierenden Halbleiterlegierung in einer sehr frühen Fertigungsphase des Transistors weiter zu einer sehr ausgeprägten Oberflächentopographie für das Abscheiden eines dielektrischen Zwischenschichtmaterials beitragen kann, insbesondere in Isolationsstrukturen, die die aktiven Gebiete der p-Kanaltransistoren begrenzen, wie dies detaillierter mit Bezug zu den 1a bis 1m erläutert ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 in Verbindung mit einer Halbleiterschicht 102 aufweist, die typischerweise ein siliziumbasiertes Halbleitermaterial repräsentiert. Das Substrat 101 und die Halbleiterschicht 102 repräsentieren eine Substratkonfiguration, d. h. die Schicht 102 ist ein Teil eines kristallinen Halbleitermaterials des Substrats 101, während in anderen Fällen eine vergrabene isolierende Schicht (nicht gezeigt) zwischen der Halbleiterschicht 102 und dem Substrat 101 vorgesehen wird, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration erzeugt wird. Ferner sind dielektrische Schichten 103 und 104 über der Halbleiterschicht 102 vorgesehen, wobei die Schicht 103 typischerweise im Form einer Siliziumdioxidschicht bereitgestellt wird, während die Schicht 104 eine Siliziumnitridschicht ist. Es ist gut bekannt, dass Siliziumnitrid selektiv zu Siliziumdioxidmaterial auf der Grundlage einer Vielzahl an Ätzrezepten verwendet werden kann, während Siliziumdioxid selektiv in Bezug auf Siliziummaterial abgetragen werden kann mittels Ätzchemien, etwa in Form von Flusssäure (HF) und dergleichen. Somit können die Schichten 103 und 104 effizient verwendet werden, um die Halbleiterschicht 102 zu strukturieren, um darin Grabenisolationen zu bilden. Zu diesem Zweck wird eine Ätzmaske 105, etwa eine Lackmaske und dergleichen, über der Schicht 104 gebildet, die eine geeignete Öffnung 105 aufweist, um damit die laterale Lage und Größe eines Grabens zu definieren, der in der Halbleiterschicht 102 zu bilden ist.
-
Das in 1a gezeigte Bauelement 100 kann auf der Grundlage gut etablierter Prozessstrategien hergestellt werden, d. h. die Schicht 103 wird aufgebracht oder wird mittels Oxidation hergestellt, woran sich das Abscheiden des Siliziumnitridmaterials 104 anschließt, was unter Anwendung thermisch aktivierter CVD(chemische Dampfabscheide-)Rezepten, plasmaunterstützten CVD und dergleichen bewerkstelligt werden kann. Daraufhin wird die Ätzmaske 105 vorgesehen, etwa auf der Grundlage moderner Lithographietechniken. Danach werden gut etablierte Ätztechniken angewendet, um durch die Schichten 104 und 105 zu ätzen und anschließend wird eine geeignete anisotrope Ätzchemie ausgewählt, um in die Halbleiterschicht 102 auf der Grundlage der Ätzmaske 105 und/oder der strukturierten Schichten 103 und 104 zu ätzen.
-
1b zeigt schematisch das Bauelement 100 einen Graben 102T, der in der Halbleiterschicht 102 und in den Schichten 103 und 104 gebildet ist. Zu beachten ist, dass der Graben 102 somit lateral entsprechende Halbleitergebiete der Schicht 102 begrenzt, wobei ein erstes aktives Gebiet 102 lateral von einem zweiten aktiven Gebiet 102B getrennt wird. In dieser Hinsicht ist ein aktives Gebiet als ein Teil der Halbleiterschicht 102 zu verstehen, in welchem pn-Übergänge eines oder mehrerer Transistoren in einer späteren Fertigungsphase herzustellen sind. Zu beachten ist, dass der Isolationsgraben 102T sich bis hinab zu einer vergrabenen Schicht erstrecken kann, wenn eine SOI-Konfiguration betrachtet wird.
-
1c zeigt schematisch das Bauelement 100 in einer Fertigungsphase, in der ein Füllmaterial 105, etwa Siliziumdioxid, so vorgesehen ist, dass es zuverlässig den Graben 102T füllt, was auf der Grundlage gut etablierter CVD-Techniken bewerkstelligt werden kann. Es sollte beachtet werden, dass bei Bedarf zusätzliche Prozessschritte, etwa ein Oxidationsschritt und dergleichen, ausgeführt werden, um einen gewissen Grad an Eckenabrundung und dergleichen zu erreichen.
-
1d zeigt schematisch das Bauelement 100 nach dem Entfernen von überschüssigem Material der Schicht 105 (siehe 1c), was auf der Grundlage von CMP (chemisch-mechanisches Polieren) bewerkstelligt werden kann, wodurch eine Grabenisolationsstruktur 120 geschaffen wird. Während des Abtragungsprozesses kann die Siliziumnitridschicht 104 als ein effizientes Stoppmaterial dienen. Daraufhin wird abhängig von dem Grad des Nachpolierens, der während des vorhergehenden Abtragungsprozesses angewendet wurde, die Schicht 104 mittels eines weiteren CMP-Prozesses und/oder mittels eines Ätzprozesses abgetragen, wobei ein unerwünschtes Reinigen der aktiven Gebiete 102A, 102B auf der Grundlage der Siliziumdioxidschicht 103 vermieden wird. Als nächstes wird die Schicht 103, etwa durch ein geeignetes nasschemisches Ätzrezept abgetragen, wobei auch ein Teil der Grabenisolationsstruktur 102 entfernt wird.
-
1e zeigt schematisch das Halbleiterbauelement 100 nach der zuvor beschriebenen Prozesssequenz, wobei die Grabenisolationsstruktur 120 im Wesentlichen die gleiche Höhe wie die aktiven Gebiete 102A, 102B besitzt, was bewerkstelligt werden kann, indem der Ätzprozess zum Entfernen der Schicht 103 gesteuert wird, wenn eine ausgeprägte Differenz in der Höhe beim Entfernen der Schicht 104 (siehe 1d) erzeugt wurde.
-
1f zeigt schematisch das Bauelement 100 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, sind mehrere Gateelektrodenstrukturen 150A, 150B und 150C über den aktiven Gebieten 102A, 102B und über der Isolationsstruktur 120 ausgebildet. Es sollte beachtet werden, dass die Gateelektrodenstruktur 150C, die über der Isolationsstruktur 120 gebildet sind, als „Gateelektrodenstrukturen” bezeichnet werden können, da diese Strukturen sich typischerweise in einer Richtung senkrecht zur Zeichenebene der 1f in ein weiteres aktives Gebiet erstrecken und als eine Gateelektrode dienen. In ähnlicher Weise sind abhängig von den gesamtem Bauteilaufbau die Gateelektrodenstrukturen 150A, 150B, die über den aktiven Gebieten 102A, 102B gebildet sind, auch über einer Isolationsstruktur ausgebildet und erstrecken sich ggf. zu einem weiteren aktiven Gebiet. Die Gateelektrodenstrukturen 150A, ..., 150C enthalten ein Elektrodenmaterial 151, etwa ein Siliziummaterial, ein Silizium/Germanium-Material und dergleichen, möglicherweise in Verbindung mit anderen Materialien, etwa metallenthaltende Materialien und dergleichen. Ferner ist eine Gateisolationsschicht 152 zumindest in den Gateelektrodenstrukturen 150A, 150B vorgesehen, die das Elektrodenmaterial 151 von den darunter liegenden aktiven Gebieten 102A bzw. 102B trennt. Abhängig von dem Prozess zur Herstellung der Gateisolationsschicht 152 ist das Elektrodenmaterial 151 im Wesentlichen direkt auf der Grabenisolationsstruktur 120 gebildet. In dem gezeigten Beispiel sei angenommen, dass zumindest ein Teil der Gateisolationsschicht 152 durch Abscheidung hergestellt ist und somit auch auf der Grabenisolationsstruktur 120 ausgebildet ist, so dass diese auch in einer Gateelektrodenstruktur 150C vorhanden ist. Ferner ist ein dielektrisches Deckmaterial 153, etwa ein Siliziumnitridmaterial, auf dem Elektrodenmaterial 151 gebildet. Wie zuvor erläutert ist, repräsentieren die aktiven Gebiete 102A, 102B in Verbindung mit der dazwischen liegenden Grabenisolationsstruktur 120 einen Bereich, um p-Kanaltransistoren als dicht gepackte Schaltungselemente bereitzustellen, so dass der Abstand zwischen benachbarten Gateelektrodenstrukturen gemäß den gesamten Entwurfsregeln eingestellt wird und im Bereich von ungefähr 100 nm oder weniger bei einer Gatelänge von ungefähr 50 nm und weniger liegen kann. Es sollte beachtet werden, dass die Gatelänge der Gateelektrodenstrukturen 150A, ... 150C als die horizontale Erstreckung des Elektrodenmaterials 151 betrachtet werden kann. Bei einer vorgegebenen Höhe der Gateelektrodenstrukturen 150A, ..., 150C von ungefähr 80 bis 120 nm ergibt sich somit ein hohes Aspektverhältnis, d. h. ein Verhältnis von Höhe oder Tiefe zur Breite, das sich während der weiteren Bearbeitung auch noch vergrößern kann, wie dies nachfolgend erläutert ist. Während der weiteren Bearbeitung ist ferner ein weiterer leistungssteigender Mechanismus in Form einer eingebetteten Silizium/Germanium-Legierung in den aktiven Gebieten 102B vorzusehen, wobei die entsprechende Prozesssequenz als wesentliche Ursache für eine weitere Zunahme des Aspektverhältnisses für die Gateelektrodenstrukturen 150C, die über der Grabenisolationsstruktur 120 gebildet sind, erkannt wurde.
-
Um eine geeignete verformungsinduzierende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, für p-Kanaltransistoren einzubauen müssen die Gateelektrodenstrukturen 150A, ..., 150C in einem entsprechenden p-Kanalgebiet geeignet geschützt werden, während gleichzeitig ein wesentlicher Bereich der aktiven Gebiete 102B, 102B freiliegt. Zu diesem Zweck werden entsprechende Versatzabstandshalterelemente 154, die etwa aus Siliziumnitrid aufgebaut sind, typischerweise an Seitenwänden der Gateelektrodenstruktur 150A, ..., 150C hergestellt. Andererseits werden andere Bauteilbereiche, d. h. Bereiche, in denen n-Kanaltransistoren und entsprechende Isolationsstrukturen vorgesehen sind, zuverlässig mittels einer Siliziumnitridschicht abgedeckt.
-
Das in 1f gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Fertigstellung der Grabenisolationsstruktur 120 oder in einer anderen geeigneten Fertigungsphase vor der Herstellung der Struktur 120 wird eine geeignete grundlegende Dotierstoffkonzentration in die aktiven Gebiete 102A, 102B eingeführt, etwa eine n-dotierende Sorte, um damit die grundlegenden Transistoreigenschaften zu erzeugen. Als nächstes wird Material für die Gateisolationsschichten 152 und für das Elektrodenmaterial 151 hergestellt, beispielsweise durch Oxidation, Abscheidung und dergleichen, wobei gut bekannte Prozesstechniken eingesetzt werden. Zu beachten ist, dass in anspruchsvollen Anwendungen ein dielektrisches Material mit großem ε in die Gateisolationsschichten 152 bei Bedarf eingebaut wird. Daraufhin werden aufwendige Lithographie- unde Ätztechniken angewendet, um das Elektrodenmaterial 151 und die Gateisolationsschicht 152 entsprechend den Entwurfsregeln zu strukturieren. Zu beachten ist, dass auch das Deckmaterial 153 während der entsprechenden Prozesssequenz strukturiert wird. Als nächstes wird ein Siliziumnitridmaterial mit einer geeigneten Dicke aufgebracht und wird nachfolgend strukturiert, wodurch die Versatzabstandshalterelemente 154 erzeugt werden, während andere Bauteilbereiche maskiert sind, etwa aktive Gebiete von n-Kanaltransistoren und zugehörige Isolationsstrukturen.
-
1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Aussparungen 106 in den aktiven Gebieten 102A, 102B gebildet, was bewerkstelligt werden kann, indem ein geeigneter Ätzprozess mit hohem Grad an Selektivität in Bezug auf Siliziumdioxid und Siliziumnitridmaterial ausgeführt wird. Z. B. ist eine Vielzahl an plasmaunterstützten Ätzrezepten im Stand der Technik verfügbar, um Siliziummaterial selektiv in Bezug auf Siliziumnitrid und Siliziumoxid zu ätzen. Es sollte beachtet werden, dass die Herstellung der Aussparungen 106 und das Bilden der Versatzabstandshalterelemente 154 in einem einzelnen Ätzprozess bewerkstelligt werden kann, indem die Ätzchemie beim Freilegen der aktiven Gebiete 102A, 102B während des Ätzprozesses zur Herstellung der Abstandselemente 154 geeignet eingestellt wird. Es sollte beachtet werden, dass die Größe und die Form der Aussparungen 106 durch die Breite des Versatzabstandshalters 154 und durch entsprechende Eigenschaften des Ätzprozesses bestimmt sind, da ein gewisser Grad an Unterätzung angewendet werden kann, wenn dies als geeignet erachtet wird, was bewerkstelligt werden kann, indem die Ätzchemie während einer geeigneten Phase des Ätzprozesses geändert wird, und dergleichen.
-
Es ist gut bekannt, dass nach dem Ausführen von Ätzprozessen auf der Grundlage einer Ätzmaske und einer komplexen Ätzchemie typischerweise eine ausgeprägte Kontamination der Bauteiloberfläche auftritt, die einen wesentlichen Einfluss auf die weitere Bearbeitung ausübt, insbesondere wenn kritische Prozessschritte, etwa ein selektiver epitaktischer Aufwachsprozess als ein Wechselschritt auszuführen sind. Aus diesem Grunde müssen effiziente Reinigungsprozesse angewendet werden, insbesondere nach dem Ätzprozess für die Aussparungen, um die freiliegenden Oberflächenbereiche für den nachfolgenden selektiven epitaktischen Aufwachsprozess vorzubereiten. Beispielsweise beruhen sehr effiziente Reinigungsrezepte auf Flusssäure, die ebenfalls effizient siliziumoxidbasierte Materialien entfernt und somit zu einem ausgeprägten Materialabtrag in der Isolationsstruktur 120 beiträgt.
-
1h zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer reaktiven Prozessumgebung 107 ausgesetzt ist, die beispielsweise auf HF beruht, um damit freiliegende Oberflächenbereiche zu reinigen. Wie zuvor erläutert ist, kann ein ausgeprägter Materialverlust in der Isolationsstruktur 120 auftreten, wodurch eine Vertiefung 120A gebildet wird, deren endgültige Größe wesentlich von den Parametern und der Dauer des Reinigungsprozesses 107 abhängt. Da ein weniger effizienter und damit ein weniger aggressiver Reinigungsprozesseffekt eine ausgeprägte Wirkung auf den nachfolgend aufgeführten selektiven epitaktischen Aufwachsprozess ausüben kann, muss ein Kompromiss zwischen dem Materialverlust, wie dies durch die gestrichelten Linien angegeben ist, und einem gewünschten Grad an Entfernung von Kontaminationsstoffen im Hinblick auf den nachfolgenden epitaktischen Aufwachsprozess gefunden werden.
-
1i zeigt schematisch das Bauelement 100 mit einer verformungsinduzierenden Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung 108, die in den aktiven Gebieten 102A, 102B gebildet ist. Die Halbleiterlegierung 108 wird mittels selektiver epitaktischer Aufwachstechniken hergestellt, in denen Prozessparameter so gewählt sind, dass eine Materialabscheidung im Wesentlichen auf freiliegenden kristallinen Halbleiterbereichen beschränkt ist, während eine Materialabtragung auf dielektrischen Oberflächenbereichen, etwa den eingekapselten Gateelektrodenstrukturen 150A, ..., 150C und der Grabenisolationsstruktur 120 im Wesentlichen unterdrückt ist.
-
1j zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Versatzabstandshalter 154 und das Deckmaterial 153 (siehe 1i) entfernt sind, was bewerkstelligt werden kann mittels gut etablierter selektiver nasschemischer Ätzrezepte, etwa mittels heißer Phosphorsäure und dergleichen. Während des Entfernens dieser Komponenten kann auch eine entsprechende Siliziumnitridmaskenschicht von anderen Bauteilbereichen abgetragen werden, etwa von n-Kanaltransistorbereichen und dergleichen, wie dies zuvor erläutert ist. Auf der Grundlage der in 1j gezeigten Konfiguration wird die Bearbeitung fortgesetzt durch Fertigstellen der grundlegenden Transistorstruktur, beispielsweise durch Herstellen von Drain- und Sourcegebieten auf der Grundlage einer geeigneten Seitenwandabstandshalterstruktur.
-
1k zeigt schematisch das Halbleiterbauelement 100 in einer fortgeschrittenen Fertigungsphase, in der Transistoren 160A, 160B in und über den aktiven Gebieten 102A, 102B vorgesehen sind. Die Transistoren 160A, 160B weisen Drain- und Sourcegebiete 161 auf, deren vertikales und laterales Dotierstoffprofil auf der Grundlage einer Seitenwandabstandshalterstruktur 155 festgelegt ist. Beispielsweise wird die Breite 155A der Abstandshalterstrukturen 155 der Transistoren 160A, 160B zum Festlegen tiefer Drain- und Sourcebereiche in den Drain- und Sourcegebieten 161 verwendet. Andererseits kann eine Breite 155C der Abstandshalterstruktur 155, die an Seitenwänden der Gateelektrodenstrukturen 150C gebildet ist, auf Grund der Anwesenheit der Vertiefung 120A, die in der Grabenisolationsstruktur 120 während der vorhergehenden Prozessschritte erzeugt wurde, wie dies zuvor erläutert ist, größer sein. Das resultierende Aspektverhältnis zwischen den Gateelektrodenstrukturen 150C über der Isolationsstruktur 120 kann somit auf Grund der Vertiefung 120A und auf Grund der Tatsache, dass die wirksame Abstandshalterbreite 150C größer ist als die wirksame Breite zwischen den Gateelektrodenstrukturen 150A und 150C oder zwischen den Gateelektrodenstrukturen 150B und 150C, größer sein.
-
Das in 1k gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Zunächst wird ein Teil der Abstandshalterstruktur 155 (nicht gezeigt) beispielsweise in Form eines moderat dünnen Abstandshalterelements vorgesehen und es werden entsprechende Implantationsprozesse ausgeführt, um etwa Erweiterungsgebiete, gegendotierte Gebiete oder Halo-Gebiete und dergleichen, herzustellen, wie dies zum Erhalten des komplexen Dotierstoffprofils an einem Kanalgebiet 162 der Transistoren 160A, 160B erforderlich ist. Als nächstes werden weitere Abstandshalterelemente der Abstandshalterstruktur 155 (nicht gezeigt) hergestellt, wobei dies von der gesamten Komplexität der Drain- und Sourcegebiete 161 abhängt, wobei dazwischen liegende Implantationsprozesse ausgeführt werden. Die Abstandshalterelemente werden hergestellt, indem ein Siliziumnitridmaterial möglicherweise in Verbindung mit einem Ätzstoppbeschichtungsmaterial abgeschieden wird, und indem gut etablierte anisotrope Ätzprozesse ausgeführt werden. Beim Abscheiden des Abstandshaltermaterials und bei dessen Ätzung werden somit unterschiedliche Abstandshalterbreiten 155A, 155C ermittelt. Nach einem abschließenden Ausheizprozess zum Aktivieren der Dotierstoffsorten und zum Rekristallisieren der durch Implantation hervorgerufenen Schäden wird die weitere Bearbeitung fortgesetzt, indem beispielsweise ein weiterer Reinigungsprozess ausgeführt wird, der freiliegende Oberflächenbereiche für das Abscheiden eines hochschmelzenden Metalls, etwa Nickel und dergleichen, vorbereitet. Auch in diesem Falle kann ein Materiallverlust in der Aussparung 120A auftreten, jedoch mit geringerem Grade im Vergleich zu den vorher beschriebenen Reinigungsprozess 107 (siehe 1h).
-
11 zeigt schematisch das Halbleiterbauelement 100 mit Metallsilizidgebieten 163, die in den Drain- und Sourcegebieten 161 der Transistoren 160A, 160B gebildet sind. Des weiteren sind Metallsilizidgebiete 156 in den Gateelektrodenstrukturen 150A, ..., 150C gebildet. Die Metallsilizidgebiete 163, 156 können auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, in denen ein oder mehrere hochschmelzende Metalle, etwa Nickel, Platin und dergleichen aufgebracht werden und mit dem Halbleitermaterial in den Drain- und Sourcegebieten 161 in Reaktion gebracht werden. Während des vorhergehenden Reinigungsprozesses wird ferner die Vertiefung 120A weiter vergrößert, wie dies auch durch die gestrichelten Linien angegeben ist.
-
1m zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erstes dielektrisches Material 130 über und zwischen den Gateelektrodenstrukturen 150A, ..., 150C gebildet, das in Form eines Siliziumnitridmaterials vorgesehen wird. Ferner ist ein weiteres dielektrisches Zwischenschichtmaterial, etwa ein Siliziumdioxidmaterial 131, über dem Material 130 vorgesehen und bildet somit eine Schnittstelle zwischen der Bauteilebene mit den Transistoren 160A, 160B und den Gateelektrodenstrukturen 150C zu einem Metallisierungssystem, das über dem Material 131 zu bilden ist. Die Schicht 130 kann auch als ein Ätzstoppmaterial zum Strukturieren des dielektrischen Materials 131 dienen, wenn darin Öffnungen hergestellt werden, um eine Verbindung zu gewissen Kontaktgebieten der Transistoren 160A, 160B und auch zu anderen aktiven Gebieten herzustellen, über denen ebenfalls die Gateelektrodenstrukturen 150C gebildet sind, wie dies zuvor erläutert ist. Folglich muss das Material 130 gewisse Erfordernisse im Hinblick auf Schichtdicke und Materialzusammensetzung erfüllen, die jedoch ggf. nicht mit den Anforderungen kompatibel sind, die durch die komplizierte Oberflächentopographie hervorgerufen werden, die durch die Vertiefung 120A in der Grabenisolationsstruktur 120 verursacht wird. D. h., für eine gewünschte Schichtdicke, die so gewählt ist, dass ein zuverlässiges Füllen der Zwischenräume zwischen den Gateelektrodenstrukturen 150A, 150C erreicht wird, kann das deutlich erhöhte Aspektverhältnis zwischen den Gateelektrodenstrukturen 150C zu der Erzeugung von durch Abscheidung hervorgerufenen Unregelmäßigkeiten führen, etwa einem Hohlraum 130A, der sich somit in einer Richtung senkrecht zur Zeichenebene der 1m erstreckt, so dass sich der Hohlraum 130A etwa zu aktiven Gebieten erstrecken kann. Während der weiteren Bearbeitung des Bauelements 100, d. h. beim Herstellen von Kontaktöffnungen in den dielektrischen Materialien 131 und 130 werden ggf. auch der Hohlraum 130A geöffnet und beim Füllen der Kontaktöffnungen mit einem geeigneten Material, etwa Wolfram, wird dieses Material auch in den Hohlraum 130A abgeschieden und kann sich somit von einem aktiven Gebiet in die Isolationsstruktur 120 und möglicherweise in ein weiteres aktives Gebiet erstrecken, wodurch ein Leckstromweg oder sogar ein Kurzschluss zwischen benachbarten Kontaktelementen hervorgerufen wird, die entlang einer Richtung senkrecht zur Zeichenebene der 1m vorgesehen sind. Folglich kann das Vorhandensein des Hohlraumes 130A zu einem ausgeprägten Ausbeuteverlust während des komplexen Strukturierungsprozesses zur Herstellung von Kontaktelementen in den dielektrischen Materialien 131 und 130 führen.
-
Diese Situation wird noch unübersichtlicher, wenn das dielektrische Material 130 in Form eines stark verspannten dielektrischen Materials vorgesehen wird, wobei in diesem Falle die Prozessparameter innerhalb eines deutlich geringeren Bereiches ausgewählt werden müssen, um damit den gewünschten Verspannungspegel beim Abscheiden des Materials in einem gewünschten hoch verspannten Zustand zu erreichen, etwa beim stark verspannten kompressiven Zustand. Um einen wirksamen verformungsinduzierenden Mechanismus zu erreichen, muss ferner die Dicke der Schicht 130 möglichst groß gewählt werden, wodurch die Wahrscheinlichkeit des Erzeugens des Hohlraums 130A weiter erhöht wird. Folglich ist die ausgewählte Oberflächentopographie, die durch die Vertiefung 120 hervorgerufen wird, ggf. nicht mit effizienten verformungsinduzierenden Mechanismen verträglich, etwa einer verformten eingebetteten Halbleiterlegierung und/oder einem verformungsinduzierenden dielektrischen Material, etwa der Schicht 130.
-
In einigen konventionellen Vorgehensweisen wird das Aspektverhältnis über der Isolationsstruktur 120 verringert, indem beispielsweise zumindest ein wesentlicher Teil der Abstandshalterstruktur 155 vor dem Abscheiden des Materials 130 entfernt wird. Es erweist sich jedoch, dass ein Abtragen der Abstandshalterstruktur 155 oder eine Verringerung der Größe eine starke Auswirkung auf das Leistungsverhalten von p-Kanaltransistoren und n-Kanaltransistoren hat, wobei eine starke Korrelation zu der tatsächlich angewendeten Bauteilkonfiguration oder Prozessstrategie auftritt. Beispielsweise werden die Gleichstromeigenschaften wesentlich beeinflusst, beispielsweise durch das Entfernen eines Abstandshalters, durch das Anwenden von Verspannungsgedächtnistechniken in n-Kanaltransistoren, durch das Vorsehen diverser verformungsinduzierender Mechanismen in p-Kanaltransistoren und dergleichen, so dass ein hoher Grad an Transistorvariabilität im Gegenzug zur Verbesserung der Abscheidebedingungen während des Abscheidens des Materials 130 eingeführt werden. Folglich ist ein entsprechender Lösungsansatz wenig wünschenswert.
-
In der
US 2008/0 268 598 A1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils mit Silizidschichten beschrieben, in dem eine Silizidschicht zwischen Isolationsgebieten und Seintenwandabstandshaltern auf Source-/Draingebieten ausgebildet wird.
-
In der
US 2008/0 166 841 A1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils mit verspanntem Kanalgebiet beschrieben, in dem eine epitaktische Schicht in Aussparungen eines Substrats benachbart zu Gatestrukturen ausgebildet wird.
-
In der
KR 10 2005 0 119 412 A wird ein Verfahren zur Herstellung eines Halbleiterbauteils mir einer Shallow Trench Isolation-Struktur beschrieben, in dem ein Graben zur Bildung der Shallow Trench Isolation-Struktur mit einem ersten vergrabenen Oxid und einem zweiten vergrabenen Oxid, die durch eine Barrierenschicht voneinander getrennt sind, gefüllt ist.
-
In der
US 5 923 992 A wird ein Halbleiterbauelement mit Grabenisolationsstruktur, einer ersten Gateelektrodenstruktur auf einem aktiven Gebiet und einer zweiten Gateelektrodenstruktur über der Grabenisolationsstruktur beschrieben, wobei zwischen der Grabenisolationsstruktur und der zweiten Gateelektrodenstruktur eine Ätzstoppschicht ausgebildet ist.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Offenbarung Fertigungstechniken für Halbleiterbauelemente, in denen dicht gepackte Gateelektrodenstrukturen in Halbleiterbauelementen hergestellt werden, während eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden. Insbesondere liegt der Erfindung die Aufgabe zugrunde, Verfahren zur Herstellung von Halbleiterbauelementen bereitzustellen, in deren Verlauf Grabenisolationsstrukturen nicht nachhaltig beschädigt werden.
-
Überblick über die Erfindung
-
Die oben genannte Aufgabe wird durch die Patentansprüche 1 und 12 gelöst. Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken für Halbleiterbauelemente bereit, in denen eine verbesserte Bauteilgeometrie über Grabenisolationsstrukturen in komplexen Halbleiterbauelementen erreicht wird, indem ein geeignetes Ätzstoppmaterial eingebaut wird, um einen besseren Ätzwiderstand insbesondere während kritischer Reinigungsprozesse in einer frühen Fertigungsphase des Halbleiterbauelements zu bieten. In einigen anschaulichen hierin offenbarten Aspekten werden die verbesserten Ätzstoppeigenschaften auf der Grundlage eines Maskenschichtstapels erreicht, der eine bessere Integrität des darunter liegenden isolierenden Materials der Grabenisolationsstruktur während eines komplexen Fertigungsprozesses zur Herstellung einer eingebetteten verformungsinduzierenden Halbleiterlegierung bietet, wodurch die Anwendung komplexer verformungsinduzierender Mechanismen in einer Fertigungsphase möglich ist und wodurch auch die Möglichkeit geschaffen wird, ein dielektrisches Zwischenschichtmaterial in effizienter Weise, etwa in Form eines stark verspannten Materials, abzuscheiden, ohne dass das Entfernen oder das Verringern der Größe einer Seitenwandabstandshalterstruktur erforderlich ist.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Ätzstoppschicht auf einer Grabenisolationsstruktur, die ein aktives Gebiet lateral in einer Halbleiterschicht eines Halbleiterbauelements begrenzt. Das Verfahren umfasst ferner das Bilden einer ersten Gateelektrodenstruktur auf dem aktiven Gebiet und das Ausführen eines Reinigungsprozesses an dem aktiven Gebiet, während die Ätzstoppschicht so verwendet wird, dass ein Materialabtrag der Grabenisolationsstruktur unterdrückt wird. Das Verfahren umfasst ferner das Bilden einer dielektrischen Schicht eines dielektrischen Zwischenschichtmaterials über dem aktiven Gebiet, der Gateelektrodenstruktur und der Grabenisolationsstruktur und Bilden einer Aussparung in dem aktiven Gebiet durch Ausführen eines Ätzprozesses und Verwenden einer Deckschicht auf der Ätzstoppschicht als ein Ätzstoppmaterial.
-
Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden eines Maskenschichtstapels selektiv auf einer Grabenisolationsstruktur, die ein aktives Gebiet in einer Halbleiterschicht lateral begrenzt. Das Verfahren umfasst ferner das Bilden einer ersten Gateelektrodenstruktur auf dem aktiven Gebiet und einer zweiten Gateelektrodenstruktur auf dem Maskenschichtstapel. Das Verfahren umfasst ferner das Bilden einer verformungsinduzierenden Halbleiterlegierung selektiv in einem Bereich des aktiven Gebiets, während der Maskenschichtstapel verwendet wird, um einen Materialabtrag in der Grabenisolationsstruktur zu unterdrücken, wobei Abscheiden der zwei oder mehr Materialschichten umfasst: Abscheiden einer ersten dielektrischen Schicht mit einem hohen Ätzwiderstand in Bezug auf einen Reinigungsprozess, der unmittelbar vor dem Ausbilden der verformungsinduzierenden Halbleiterlegierung ausgeführt wird, und Abscheiden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und/oder in der folgenden detaillierten Beschreibung angegeben, die besser verstanden werden kann, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1m schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn dicht liegende Gateelektrodenstrukturen über aktiven Gebieten und Grabenisolationsstrukturen gemäß konventioneller Prozessstrategien hergestellt werden, wodurch die Wahrscheinlichkeit des Erzeugens von durch Abscheidung hervorgerufenen Unregelmäßigkeiten in der Kontaktebene erhöht wird; und
-
2a bis 2j schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen einer Grabenisolationsstruktur in einer frühen Fertigungsphase ein erhöhter Ätzwiderstand verliehen wird, wodurch die resultierende Oberflächentopographie einer sehr fortgeschrittenen Fertigungsphase deutlich verbessert wird, wenn ein dielektrisches Zwischenschichtmaterial gemäß anschaulicher Ausführungsformen aufgebracht wird.
-
Detaillierte Beschreibung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Problematik von durch Abscheidung hervorgerufenen Unregelmäßigkeiten, die beim Aufbringen eines dielektrischen Zwischenschichtmaterials über komplexen anspruchsvollen Topographien moderner Halbleiterbauelemente hervorgerufen werden. Es wurde erkannt, dass insbesondere die ausgeprägte Vertiefung oder der Materialverlust in Grabenisolationsstrukturen zum Erzeugen von Hohlräumen vom Abscheiden eines dielektrischen Materials der Kontaktebene über dicht gepackten Gateelektrodenstrukturen führt, wodurch die Wahrscheinlichkeit erhöht wird, Leckstromwege oder Kurzschlüsse beim Herstellen von Kontaktelementen zu erzeugen. Aus diesem Grunde wird der Ätzwiderstand der Graben der Isolationsstruktur verbessert, indem mehrere geeignete Materialien eingebaut werden, die den Materialverlust verringern, insbesondere während kritischer Reinigungsschritte, die auf der Grundlage sehr effizienter nasschemischer Ätzrezepte durchgeführt werden, etwa auf der Grundlage von HF und dergleichen. In einigen anschaulichen Ausführungsformen wird der bessere Ätzwiderstand auf der Grundlage eines geeigneten Maskenschichtstapels erreicht, der für einen geringeren Grad an Materialverlust während einer Prozesssequenz sorgt, in welcher die Gateelektrodenstrukturen eingekapselt werden und Aussparungen in den aktiven Gebieten zumindest einer Art an Transistoren erzeugt werden, wobei diese Aussparungen nachfolgend mit einem verformungsinduzierenden Halbleitermaterial gefüllt werden. Somit liefert der Maskenschichtstapel Ätzstoppeigenschaften während des Strukturierens geeigneter Abstandshaltermaterialien, während gleichzeitig die Integrität des isolierenden Basismaterials der Grabenisolationsstruktur während des aggressiven Reinigungsprozesses sichergestellt ist, der vor dem selektiven epitaktischen Aufwachsprozess auszuführen ist. Beispielsweise wird ein „vergrabenes” siliziumnitridbasiertes Material in die Isolationsstruktur eingebaut, die somit für die gewünschte Integrität des darunter liegenden siliziumdioxidbasierte Materials während des Reinigungsprozesses zum Entfernen von Kontaminationsstoffen vor dem selektiven epitaktischen Aufwachsprozess sorgt. Andererseits bewahrt ein weiteres Ätzstoppmaterial, das über der vergrabenen dielektrischen Schicht gebildet ist, die Integrität der vergrabenen Schicht beim Strukturieren eines Abstandshaltermaterials auf Siliziumnitridbasis, um Versatzabstandshalterelemente für die Gateelektrodenstrukturen insbesondere in p-Bereichen des Halbleiterbauelements zu bilden.
-
Es sollte beachtet werden, dass die hierin offenbarten Prinzipien vorteilhaft auf Halbleiterbauelemente angewendet werden können, in denen verformungsinduzierende Mechanismen vorzusehen sind, beispielsweise in Form einer eingebetteten Halbleiterlegierung, eines verspannten dielektrischen Zwischenschichtmaterials und dergleichen, da hier eine höhere Anzahl an Reinigungsprozessen in einer frühen Fertigungsphase erforderlich ist, die jedoch erfindungsgemäß nicht zu einem unerwünschten Materialverlust der Isolationsstruktur führen, wodurch für bessere Bedingungen während des Abscheidens eines dielektrischen Zwischenschichtmaterials gesorgt wird, das dann in einem stark verspannten dielektrischen Zustand bereitgestellt werden kann. In anderen Fällen ist der verbesserte Ätzwiderstand der Grabenisolationsstruktur auch vorteilhaft für andere Arten an Halbleiterbauelementen mit einem geringeren Abstand zwischen dicht liegenden Gateelektrodenstrukturen, unabhängig davon, ob zusätzliche verformungsinduzierende Mechanismen einzurichten sind. Folglich sollte die vorliegende Erfindung nicht auf eine spezielle Bauteilkonfiguration und Prozessstrategie hinsichtlich von verformungsinduzierenden Mechanismen eingeschränkt erachtet werden, sofern derartige Mechanismen nicht explizit in speziellen Ausführungsformen und/oder den angefügten Patentansprüchen benannt sind.
-
Mit Bezug zu den 2a bis 2j werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1f verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer Fertigungsphase, in der eine Grabenisolationsstruktur 220 in einer Halbleiterschicht 202 gebildet ist. Die Halbleiterschicht 202 ist über einem geeigneten Substrat 201 gebildet, da ein im Wesentlichen kristallines Substratmaterial aufweist, oder dass eine isolierende Materialschicht 201A abhängig von der gesamten Bauanordnung aufweist. Wie beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, kann die Halbleiterschicht 202 in Verbindung mit dem Substrat 201 eine Vollsubstratkonfiguration oder eine SOI-Konfiguration repräsentieren. Beispielsweise erstreckt sich im Falle des Vorhandenseins des vergrabenen isolierenden Materials 201A die Grabenisolationsstruktur 220 bis hinab zu der Schicht 201A, während in anderen Fällen die Grabenisolationsstruktur 220 bis zu einer gewünschten Tiefe innerhalb eines im Wesentlichen kristallinen Materials der Schicht 202 erstreckt. Die Isolationsstruktur 220 grenzt lateral ein oder mehrere aktive Gebiet 202A, 202B ab, die als Halbleitergebiete in dem zuvor definierten Sinne zu verstehen sind.
-
Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu den 1a bis 1e erläutert sind. Beim Freilegen der aktiven Gebiete 202A, 202B, beispielsweise durch Anwenden eines Ätzprozesses 209, um etwas siliziumoxidbasierte Materialien zu entfernen, wie dies zuvor erläutert ist, werden die Prozessparameter so gesteuert, das Material der Isolationsstruktur 220 in gesteuerter Weise abgetragen wird, wodurch eine Vertiefung 220R gebildet wird. Wie zuvor erläutert ist, wird der Ätzprozess 209 auf der Grundlage nasschemischer Ätzrezepte und dergleichen ausgeführt, die eine hohe Selektivität in Bezug auf siliziumbasierte Materialien der aktiven Gebiete 202A, 202B besitzen. Folglich werden diese Gebiete nicht wesentlich beeinflusst, wenn ein gewisser Grad an Nachätzzeit während des Ätzprozesses 209 angewendet wird. Beispielsweise besitzt die Vertiefung 220R eine Tiefe von mehreren 10 nm, etwa ungefähr 20 bis 60 nm. Zu beachten ist jedoch, dass ein anderer geeigneter Grad an Absenkung abhängig von der weiteren Prozessstrategie eingestellt werden kann.
-
2b zeigt schematisch das Halbleiterbauelement 200 mit einem Maskenschichtstapel 222, der über dem aktiven Gebiet 202A, 202B und in der Vertiefung 220R gebildet ist. In einer anschaulichen Ausführungsform enthält der Schichtstapel 222 ein Ätzstoppmaterial 222A, etwa ein siliziumdioxidbasiertes Material, woran sich ein weiteres Ätzstoppmaterial 222B anschließt, das einen anderen Aufbau als das Material 222A besitzt, beispielsweise wird diese Material in Form eines siliziumnitridbasierten Materials vorgesehen, oder auch in Form eines anderen Materials, das einen hohen Ätzwiderstand in Bezug auf eine Vielzahl von nasschemischen Reinigungsprozessen, beispielsweise auf der Grundlage von HF und dergleichen, besitzt. Beispielsweise ist die Ätzstoppschicht 222B aus Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid und dergleichen aufgebaut. Ferner ist eine weitere Materialschicht oder Deckschicht 222C über der Schicht 222B vorgesehen und ist aus einem geeigneten Material aufgebaut, etwa Siliziumdioxid und dergleichen. Der Schichtstapel 222 wird auf der Grundlage gut etablierter Abscheidetechniken hergestellt, etwa durch thermisch aktivierte oder plasmaunterstützte CVD-Techniken und dergleichen. Z. B. ist eine Vielzahl an Abscheiderezepten für Siliziumdoxid, Siliziumnitrid und dergleichen verfügbar und kann zur Herstellung des Stapels 222 eingesetzt werden.
-
2c zeigt schematisch das Halbleiterbauelement 200, wenn es einem Materialabtragungsprozess 210 unterzogen wird, um überschüssiges Material der Schicht 222C zu entfernen. Beispielsweise wird der Abtragungsprozess 210 auf der Grundlage eines CMP-Prozesses ausgeführt, wobei die Ätzstoppschicht 222B als ein effizientes Ätzstoppmaterial dient, während in an deren Fällen ein CMP-Prozess in Verbindung mit einem Ätzprozess angewendet wird. Folglich wird das Material 222C von oberhalb der aktiven Gebiete 202A, 202B abgetragen und wird zumindest über einen wesentlichen Bereich der Isolationsstruktur 220 beibehalten. Daraufhin werden die Materialien 222B, 222A von oberhalb der aktiven Gebiete 202A, 202B etwa durch Anwenden von gut etablierten Ätzrezepten, etwa mittels heißer Phosphorsäure und dergleichen zum Abtragen des Materials 222B entfernt, woran sich ein weiterer Prozess anschließt, um die aktiven Gebiete 202A, 202B freizulegen, was durch CMP, Ätzen und dergleichen gelingt. Bei Bedarf wird der entsprechende Abtragungsprozess, etwa ein CMP-Prozess oder ein nasschemischer Ätzprozess, so gesteuert, dass ein gewünschter Grad an Oberflächenebenheit erreicht wird.
-
2d zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Wie gezeigt, enthält das Bauelement 200 die Isolationsgrabenstruktur 220 mit einem anfänglich isolierenden Material 221, etwa einem Siliziumdioxidmaterial in Verbindung mit dem Maskenschichtstapel 222, der von den aktiven Gebieten 202A, 202B entfernt wurde. Folglich sind die Schichten 220A, 220B und 220C selektiv über den isolierenden Material 221 gebildet, wobei ein gewünschter Grad an Ebenheit erreicht werden kann, wie dies zuvor erläutert ist. Auf der Grundlage der Struktur, wie sie in 2d gezeigt ist, wir die weitere Bearbeitung fortgesetzt mittels einer beliebigen geeigneten Prozessstrategie, wobei in einigen anschaulichen Ausführungsformen ähnliche Prozesstechniken angewendet werden, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind, wenn auf die 1f und 1g Bezug genommen wird.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen, in denen Gateelektrodenstrukturen 250A, 250B auf den aktiven Gebieten 202A bzw. 202B gebildet sind und Gateelektrodenstrukturen 250C auf der Grabenisolationsstruktur 220, d. h. auf den Maskenschichtstapel 222 gebildet sind. Die Gateisolationsstrukturen 250A, ..., 250C enthalten eine Gateisolationsschicht 252, ein Elektrodenmaterial 251, ein Deckmaterial 253 und eine Versatzabstandshalterstruktur 254. Für alle diese Komponenten gelten die gleichen Kriterien, wie sie auch zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Ferner sind in dieser Fertigungsphase Aussparungen 206 in den aktiven Gebieten 202A, 202B vorgesehen, was erreicht werden kann auf der Grundlage einer geeigneten Ätzstrategien, wie die auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Z. B. wird die Versatzabstandshalterstruktur 254 hergestellt, indem ein Abstandshaltermaterial, etwa ein Siliziumnitridmaterial, aufgebracht wird und dieses auf der Grundlage eines geeigneten anisotropen Ätzrezepts geätzt wird, wobei in der gezeigten Ausführungsform das Deckmaterial 222C des Schichtstapels 222 die Integrität des Ätzstoppmaterials 222B bewahrt, selbst wenn dieses aus im Wesentlichen dem gleichen Material wie die Versatzabstandshalterstruktur 254 aufgebaut ist. Folglich kann ein unerwünschter Materialverlust des Schichtstapels 222 vermieden werden. Daraufhin wird ein weiterer Ätzschritt oder ein separater Ätzprozess ausgeführt, in welchem Material der aktiven Gebiete 202A, 202B mit einem hohen Grad an Selektivität zu den dielektrischen Materialien, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, abgetragen wird, wie dies auch zuvor erläutert ist.
-
2f zeigt schematisch das Hableiterbauelement 200, wenn es der Einwirkung einer reaktiven Prozessumgebung 207 ausgesetzt ist, die zum effizienten Entfernen von Kontaminationsstoffen und dergleichen geeignet ist. Wie zuvor erläutert ist, enthalten häufig effiziente Reinigungsrezepte siliziumdioxidabtragende Mittel, etwa HF und dergleichen, was zu einem unerwünschten Materialverlust einer konventionellen Isolationsstruktur führen kann, wie dies auch beispielsweise mit Bezug zu 1h erläutert ist. Gemäß der vorliegenden Erfindung unterdrückt der Maskenschichtstapel 222 und insbesondere die Ätzstoppfschicht 222B einen gewünschten Materialverlust des anfänglichen isolierenden Materials 221, da das Material 222B eine hohe Ätzwiderstandsfähigkeit in Bezug auf die Umgebung 207 aufweist. Beispielsweise besitzen siliziumnitridbasierte Materialien einen hohen Ätzwiderstand in Bezug auf HF-basierte nasschemische Rezepte. Während des Prozesses 207 werden somit freiliegende Bereiche der Schicht 222C abgetragen, was jedoch nicht zu einem ausgeprägten Anstieg des Aspektverhältnisses zwischen den Gateelektrodenstrukturen 250C auf Grund der geringeren anfänglichen Dicke der Schicht 222C führt. Folglich kann die weitere Bearbeitung des Bauelements 200 auf der Grundlage einer weniger ausgeprägten Oberflächentopographie im Vergleich zu konventionellen Bauelementen (siehe 1h) fortgesetzt werden.
-
2g zeigt schematisch das Bauelement 200 mit einer verformungsinduzierenden Halbleiterlegierung 208, die in den aktiven Gebieten 202A, 202B gebildet ist. Die Halbleiterlegierung 208 ist in Form einer beliebigen geeigneten Materialzusammensetzung vorgesehen, etwa als eine Silizium/Germanium-Legierung, eine Silizium/Zinn-Legierung, eine Silizium/Germanium/Zinn-Legierung, wenn eine hohe kompressive Verformungskomponente erforderlich ist. In anderen Fällen wird ein Silizium/Kohlenstoffmaterialmischung verwendet, um eine Zugverformungskomponente zu erreichen. Es sollte beachtet werden, dass zwei unterschiedliche Materialzusammensetzungen für unterschiedliche Transistorarten vorgesehen werden können, etwa für p-Kanaltransistoren oder n-Kanaltransistoren, wobei typischerweise eine entsprechende Isolationsstruktur, etwa die Struktur 220 zumindest ein mal der Einwirkung eines Reinigungsprozesses, etwa dem Prozess 207 (siehe 2f) unterliegt. Somit kann das Material 222B die Integrität des isolierenden Materials 221 bewahren, wobei dies unabhängig von der angewendeten Prozessstrategie ist. Des weiteren sei im Hinblick auf Eigenschaften eines selektiven epitaktischen Aufwachsprozesses auf entsprechende Erläuterungen verwiesen, die zuvor mit Bezug zu 1g angegeben sind.
-
2h zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen der Deckschicht 252 und der Versatzabstandshalterstruktur 254 (siehe 2g), während auch freiliegende Bereiche der Ätzstoppschicht 222B entfernt sind. Zu diesem Zweck wird ein geeigneter Ätzprozess angewendet, wie dies auch zuvor mit Bezug 1j erläutert ist. Folglich kann das Elektrodenmaterial 251 freigelegt werden und die Gateelektrodenstruktur 250C wird über einem Schichtstapel hergestellt, der die Reste der Schichten 222C, 222B und 222A aufweist. Auf Grund der relativ geringen Anfangsdicke dieser Schicht ist das resultierende Aspektverhältnis der Gateelektrodenstrukturen 250C im Vergleich zu den Gateelektrodenstrukturen 250A, 250B weiterhin deutlich kleiner im Vergleich zu konventionellen Bauelementen (siehe 1j).
-
2i zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der Transistoren 260A, 260B in und über den aktiven Gebieten 202A bzw. 202B gebildet sind. Somit sind Drain- und Sourcegebiete 261 in den aktiven Gebieten 202A, 202B in Verbindung mit entsprechenden Kanalgebieten 262 vorhanden, deren Verformungsbedingungen durch das Material 208 beeinflusst sind. Des weiteren enthalten die Gateelektrodenstrukturen 250A, ..., 250C eine Seitenwandabstandshalterstruktur 255, deren Breite 255a ähnlich ist für die Gateelektrodenstruktur 250A, 250B einerseits und für die Gateelektrodenstruktur 250C andererseits auf Grund einer ähnlichen Höhe der Isolationsstruktur 220 und der aktiven Gebiete 202A, 202B.
-
Im Hinblick auf Fertigungstechniken zur Herstellung der Drain- und Sourcegebiete 261 und der Seitenwandabstandshalterstruktur 255 sei auf das Halbleiterbauelement 100 verwiesen. Des weiteren unterliegt das Bauelement 200 der Einwirkung eines weiteren Reinigungsprozesses 211, der zu einem gewissen Grad an Materialverlust in der Isolationsstruktur 200 beitragen kann, wie dies durch 220A angegeben ist, der jedoch deutlich geringer ist im Vergleich zu einer Materialerosion in vorhergehenden Fertigungsphasen, wie dies zuvor auch mit Bezug zu dem Bauelement 100 erläutert ist. Während des Prozesses 211 werden freiliegende Oberflächenbereiche für das Abscheiden einer geeigneten Metallsorte, etwa Nickel, Platin und dergleichen vorbereitet. Daraufhin werden Metallsilizidgebiete hergestellt, wie dies zuvor beschrieben ist.
-
2j zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Metallsilizidgebiete 263 in einem Teil der Drain- und Sourcegebiete 261 gebildet und, abhängig von der gesamten Struktur der Gateelektrodenstrukturen 250A, ... 250C, sind Metallsilizidgebiete 256 in einem Teil des Elektrodenmaterials 251 vorgesehen. Es sollte jedoch beachtet werden, dass die Gateelektrodenstrukturen 250A, ..., 250C einen beliebigen anderen Aufbau aufweisen können, beispielsweise sind die Metallsilizidgebiete 256 nicht in dem Elektrodenmaterial 251 vorgesehen, wenn beispielsweise ein Deckmaterial weiterhin vorhanden ist, um damit einen Abtrag zumindest eines Teils des Materials 251 in einer weiter fortgeschrittenen Fertigungsphase zu ermöglichen. Wie zuvor erläutert ist, kann das Elektrodenmaterial 251 der Gateelektrodenstrukturen 250C direkt auf dem verbleibenden Bereich der Schicht 222 gebildet sein, wenn die anfängliche Gateisolationsschicht 251 auf der Grundlage eines Oxidationsprozesses hergestellt wird. In anderen Fällen, wie in 2j gezeigt, ist die Schicht 251 als ein abgeschiedenes Material vorgesehen, und ist somit auf der Schicht 222C gebildet, die wiederum auf einem Teil der Schicht 222B gebildet ist. Andererseits können die Gateisolationsschichten 251 der Gateelektrodenstrukturen 250A, 250B direkt auf den aktiven Gebieten 202A, 202B gebildet sein. Des weiteren können die Gateisolationsmaterialien eine beliebige geeignete Materialzusammensetzung aufweisen, etwa in Form von dielektrischen Materialien mit großem ε, möglicherweise in Verbindung mit Metallsorten zur Austrittsarbeitseinstellung, wobei dies von den Bauteilerfordernissen und der Prozessstrategie abhängt, die zur Herstellung komplexer Metallgateelektroden mit großem ε angewendet werden.
-
Ferner kann das Bauelement 200 der Einwirkung einer Abscheideumgebung 212 unterliegen, während welcher ein Teil eines dielektrischen Zwischenschichtmaterials aufgebracht wird, der als eine dielektrische Schicht 230 angegeben ist, so dass gewünschte Materialeigenschaften für die Schicht 230 erreicht werden. Auf Grund der besseren Oberflächentopographie im Vergleich zu konventionellen Bauelementen (siehe 1m) wird die Schicht in einer im Wesentlichen hohlraumfreien Weise aufgebracht, insbesondere zwischen den Gateelektrodenstrukturen 250C, wodurch die Wahrscheinlichkeit des Erzeugens von Leckstromwegen oder Kurzschlüssen in der Kontaktebene des Bauelements 200 deutlich verringert wird, wie dies auch zuvor erläutert ist. In einigen anschaulichen Ausführungsformen wird das dielektrische Material 230 als ein verspanntes dielektrisches Material bereitgestellt, um damit den Kanalgebieten 262 der Transistoren 260A, 260B eine weitere Verformungskomponente zu verleihen. Es sollte beachtet werden, dass in anderen Bauteilbereichen des Materials 230 mit einer anderen Art inneren Verspannung bereitgestellt werden kann, wenn dies als geeignet erachtet wird. Daraufhin wird die Bearbeitung fortgesetzt, indem ein weiterer Teil des dielektrischen Zwischenschichtmaterials aufgebracht wird und dieses strukturiert wird, um Kontaktöffnungen zu bilden, die eine Verbindung zu einer oder mehreren der Gateelektrodenstrukturen 250A, ..., 250C und zu einem oder mehreren der aktiven Gebiete 202A, 202B herstellen. Die Kontaktöffnungen werden dann mit einem geeigneten leitenden Material entsprechen einer geeigneten Prozesstechnik aufgefüllt, wobei die Wahrscheinlichkeit des Abscheidens eines leitenden Materials in der Abscheidung hervorgerufenen Unregelmäßigkeiten deutlich geringer ist.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken für Halbleiterbauelemente bereit, in denen eine deutlich weniger anspruchsvolle Oberflächentopographie beim Abscheiden eines dielektrischen Zwischenschichtmaterials über dicht liegenden Gateeletrodenstrukturen erreicht wird, die über einer Grabenisolationsstruktur ausgebildet sind, was bewerkstelligt werden kann, indem die Isolationsstruktur eine höhere Ätzwiderstandsfähigkeit in Bezug auf effiziente Reinigungsprozesse verliehen wird, die in konventionellen Strategien zu einem ausgeprägten Materialverlust beitragen können. Beispielsweise wird der abgedeckte Materialverlust während eines Reinigungsprozesses zum Ausführen eines selektiven epitaktischen Aufwachsprozesses deutlich verringert, wobei dieser Reinigungsprozess als eine wesentliche Quelle erkannt wurde, die Kontaktausfälle in komplexen Halbleiterbauelementen hervorruft. In anderen Fällen sorgt die bessere Ätzwiderstandsfähigkeit der Grabenisolationsstrukturen für eine bessere Integrität für jede Art an Prozessstrategie, in der dicht liegende Gateelektrodenstrukturen über eine Isolationsstruktur herzustellen sind, selbst wenn weitere verformungsinduzierende Mechanismen nicht eingerichtet werden. Folglich sorgt die bessere Integrität der Grabenisolationsstrukturen für bessere Abscheidebedingungen während des Abscheidens des dielektrischen Zwischenschichtmaterials, ohne dass das Entfernen einer Seitenwandabstandshalterstruktur erforderlich ist, was konventioneller Weise mit einer ausgeprägten Leistungseinbuße verknüpft ist, wobei auch eine ausgeprägte Korrelation zwischen der betrachteten Prozessstrategie und den resultierenden Transistoreigenschaften beobachtet wird. Erhöhen der Ätzwiderstandsfähigkeit und der Grabenisolationsstruktur in einer frühen Fertigungsphase kann somit ein hoher Grad an Kompatibilität zu konventionellen Strategien beibehalten werden, wie sie beispielsweise mit Bezug zu dem konventionellen Halbleiterbauelement 100 beschrieben sind, während komplexe zusätzliche Prozesse zum Entfernen einer Seitenwandabstandshalterstruktur oder zum Verringern der Größe dieser Struktur vermieden werden können.
