JP5052313B2

JP5052313B2 - 半導体装置の製造方法

Info

Publication number: JP5052313B2
Application number: JP2007315749A
Authority: JP
Inventors: 村光広大
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-10-29
Filing date: 2007-12-06
Publication date: 2012-10-17
Anticipated expiration: 2027-12-06
Also published as: JP2009111324A

Description

本発明は、半導体装置の製造方法に関する。

近年の半導体デバイスにおいては微細化とデバイス性能向上を達成するため、構造が極度に複雑化しており、それに伴って工程数も急激に増加している。従って、工程数を一つでも減らすことにより製造コストを削減することが半導体装置の製造に際して非常に重要な課題となっている。

微細加工、特にドライエッチング工程において、コスト削減に効果的な手法として一括加工がある。これは、従来、それぞれ別々の反応室（チャンバ）で複数の工程に分けて行われていた処理を、一つの反応室で連続して行うものである。一括加工によれば、反応室へのロード/アンロードの時間は単純に半分になり、その工程に対する装置の処理能力が格段に向上するため、装置の台数を低減でき、その結果、コスト削減が容易に達成できることになる。このような一括加工は、表面上に有機材料膜、シリコン化合物膜およびパターニングされたレジスト膜が順次に堆積された構造（以下、「ＳＭＡＰ（Stacked Mask Process）構造」という。）に対しても求められている。

一方、ドライエッチング工程で一括加工を行うと、前の処理で用いた反応性ガスによる堆積膜が反応室内で形成される。一括加工においてこの堆積物を除去することなく次の工程へと進むと、例えば反応室内壁に付着した堆積物の効果で基板削れやマスク材料の肩落ち等が発生してデバイス特性を劣化させる要因となっていた。

これに対し、基板にバイアスを印加することなく前の処理で生じた堆積物を除去することで、基板削れや寸法変動を防止することも従来提案されている（例えば特許文献１および２）。

しかしながら、ＳＭＡＰ構造を有する基板に対してこのような従来の技術を適用した場合は、依然として寸法変動を招くことなく一括加工を行うことが困難であるという問題があった。
特開平１１−１４５１１１号公報特開２００６−１９５０１号公報

本発明の目的は、同一の反応室で複数の工程をＳＭＡＰ構造を有する基板に連続して行う場合に、寸法変動を防止して安定した一括加工を実現する半導体装置の製造方法を提供することにある。

本発明によれば、
反応室と、基板載置台と、基板載置台に高周波電力を印加する電源と、基板載置台と電源間に介挿されたブロッキングコンデンサと、を備える半導体製造装置を用いて、表面に順次に堆積された、有機材料膜およびシリコン化合物膜並びに前記シリコン化合物膜の上にパターニングされたレジスト膜を備える基板に、同一の反応室内で複数のドライエッチング処理を連続して行う半導体装置の製造方法であって、
前記基板を前記基板載置台に設置し、フルオロカーボン系の第１のガスを供給しつつ複数の高周波電力を前記基板載置台に印加して前記基板に第１のドライエッチング処理を行い、前記レジスト膜をマスクとして前記シリコン化合物膜を加工する工程と、
前記第１のドライエッチング処理の後に、第２のガスを供給しつつ前記複数の高周波電力のうち少なくとも一つの高周波電力の前記基板載置台への印加を停止して前記基板に生成する自己バイアス電圧を弱めて前記反応室内のフルオロカーボン系の堆積物を除去するとともに前記基板に第２のドライエッチング処理を行う工程と、
を備える、半導体装置の製造方法が提供される。

本発明によれば、同一の反応室で複数の工程をＳＭＡＰ構造を有する基板に連続して行う場合に、寸法変動を防止して安定した一括加工を実現することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、添付図面および以下の説明において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。

まず、本発明の実施の一形態を具体的に説明する前に、その原理について説明する。

一括加工の例として、酸素ガスを用いたドライエッチングでは有機材料膜は加工できるが塗布型シリコン酸化膜は加工できないという特性を利用すれば、塗布型シリコン酸化膜のエッチングとこの塗布型シリコン酸化膜をマスクとしたその下層の有機材料膜の加工を、同一反応室にてガス種を変更し連続して行うことが可能になる。しかしながら、この場合、塗布型シリコン酸化膜のエッチング時に反応室内壁に付着したフルオロカーボン系の堆積物が、酸素ガスを用いたドライエッチングによってエッチングされてフルオロカーボン系ガスが生成されることになり、マスクとして機能すべき塗布型シリコン酸化膜をも削ってしまう。特にパターンの端部はスパッタリングの効果も重なって肩落ち（以下、単に「肩やられ」という）が形成されて寸法変動が発生するというおそれがある。

ここで、デバイス特性劣化の要因となる塗布型シリコン酸化膜の肩やられは、以下の二つの要素が共存することによって発生する。
１）フルオロカーボン系ガスがプラズマ中に供給される。
２）被処理基板のあるカソード側に自己バイアスによってイオンが加速されて引き込まれる。

従って、デバイス特性の劣化を招かないためには、上記１）と２）の少なくともいずれかの要因を取り除けばよいが、フルオロカーボン系ガスを用いたドライエッチング処理を伴う場合には、処理室内壁にフルオロカーボン系の堆積物が付着することは避け難い。

一方で、ＳＭＡＰ構造を有する基板に対して上述した従来の技術のように、基板にバイアス電圧を全く印加することなく一括加工処理を行うと、真空反応室内の堆積物の除去とともに行われるドライエッチング処理において、基板にバイアス電圧が印加されないために、下層の有機材料膜が等方的にエッチング除去され、サイドエッチが生じる可能性がある（図９参照）。

このような観点から本実施形態では、サイドエッチを発生させることなくＳＭＡＰ構造を有する基板に一括加工処理を施す方法を提供するものであり、その特徴は、非常に小さいバイアスが被処理基板に印加された状態を容易に作る点にある。

以下、本発明の実施の一形態について図面を参照しながら具体的に説明する。

図１は、本発明の実施の一形態による半導体装置の製造方法に用いるドライエッチング装置の一例を示す模式図である。同図に示すドライエッチング装置３は、真空反応室１１と、基板載置台１３と、ブロッキングコンデンサ１５と、高周波電源１７，３１と、ガス排気口１９とを備える。

真空反応室１１は、アノードとして接地される。基板載置台１３は、ブロッキングコンデンサ１５に電気的に接続されるとともに、その上面に被処理基板Ｓ５が設置される。高周波電源１７，３１は、それぞれ一端が接地されるとともに他端でブロッキングコンデンサ１５に接続される。基板載置台１３は、カソードとしてブロッキングコンデンサ１５および高周波電源１７，３１に電気的に接続される。真空反応室１１の内部空間のほとんど全てはプラズマ形成領域ＡＰを構成する。

図２は、本実施形態における被処理基板Ｓ５の断面構造を示す。表面層に形成された半導体素子（図示せず）を備えるシリコン基板５１上に有機材料膜６１と塗布型シリコン酸化膜６３（ＳＯＧ（Spin on Glass）膜）が堆積され、このシリコン酸化膜６３上に塗布されたレジスト膜６５にリソグラフィ技術によってパターニングが成されている。

ここで、例えばフルオロカーボン系ガスとしての三フッ化メタン（ＣＨＦ_３）、酸素（Ｏ_２）およびアルゴン（Ａｒ）を含む混合ガスを、図示しないガス導入口を介して図１のドライエッチング装置３の真空反応室１１上面から導入し、高周波電源１７および高周波電源３１により高周波電力を印加することによりプラズマ形成領域ＡＰに高周波プラズマを発生させ、ブロッキングコンデンサ１５の存在によって発生する自己バイアスを利用してプラズマ中のイオンを被処理基板Ｓ５に引き込む。これにより、図３に示すように、レジスト膜６５をマスク材として塗布型シリコン酸化膜６３を加工する。ここまでの工程におけるドライエッチング処理は、本実施形態において例えば第１のドライエッチング処理に対応する。また、本実施形態において、三フッ化メタン（ＣＨＦ_３）、酸素（Ｏ_２）およびアルゴン（Ａｒ）を含む混合ガスは例えば第１のガスに対応する。ここで、高周波電源１７の周波数として３．２ＭＨｚ、高周波電源３１の周波数として１００ＭＨｚを設定し、塗布型シリコン酸化膜６３を加工する際には、各周波数３．２ＭＨｚ／１００ＭＨｚに約５００Ｗ／約１０００Ｗの高周波電力をそれぞれ印加し、圧力を約５０ｍＴｏｒｒに制御する。この工程を経たドライエッチング装置３の状態を図４に示す。図４に示すように、真空反応室１１の内壁にフルオロカーボン系の堆積物ＤＦが付着している。なお、本実施形態において、３．２ＭＨｚは例えば第１の周波数に対応し、１００ＭＨｚは例えば第２の周波数に対応する。

次に、図示しないガス導入口から酸素（Ｏ_２）ガスを導入し、圧力を例えば１Ｔｏｒｒ未満に制御して高周波電源３１から周波数１００ＭＨｚ、約２０００Ｗの高周波電力を被処理基板Ｓ５へ印加する。本実施形態において酸素（Ｏ_２）ガスは例えば第２のガスに対応し、この第２のガスとしてはフルオロカーボン膜が除去できるガスであれば、水素ガス、窒素ガス、アンモニアガスやこれらの混合ガス等も使用可能である。ここで、高周波電源１７からの周波数３．２ＭＨｚの電力は被処理基板Ｓ５へ印加しない。

このように、高圧力で約１００ＭＨｚの高周波電力のみを印加することにより、図５に示すように、真空反応室１１の内壁からフルオロカーボン系の堆積物ＤＦが除去される。また、このとき、図６に示すように、被処理基板Ｓ５のレジスト膜６５も同時に除去されて塗布型シリコン酸化膜６３がプラズマに曝される。これにより、塗布型シリコン酸化膜６３をマスクとして図７に示すように、有機材料膜６１の加工が進む。しかしながら、高圧力で周波数が１００ＭＨｚ以上の高周波電力のみが基板載置台１３に供給される場合、被処理基板Ｓ５に対するイオンの引き込みに作用する自己バイアス電圧は数十Ｖにまで低減されているため、例えば図８の符号３０３に示すような、従来の技術で発生していた塗布型シリコン酸化膜６３の肩やられは発生していない。さらに、被処理基板Ｓ５に数十Ｖの微弱な自己バイアス電圧が印加されることにより、エッチング加工が異方性をもって進行するので、例えば図９の矢印に示すような有機材料膜６１のサイドエッチを抑制することもできる。ここまでの工程におけるドライエッチング処理は、本実施形態において例えば第２のドライエッチング処理に対応する。

図１０のグラフは、酸素（Ｏ_２）ガスを用いたプラズマを生成したときに、反応室の内壁の堆積物からフルオロカーボン系の成分が供給された状態を模擬するために酸素（Ｏ_２）と三フッ化メタン（ＣＨＦ_３）とを約２０：１の流量比で混合し、処理圧力を１５０ｍＴｏｒｒから８００ｍＴｏｒｒまで振ったときの処理圧力とシリコン酸化膜のエッチングレートとの関係を示す。図１０から、ここでのドライエッチング処理における圧力は、塗布型シリコン酸化膜６３の肩やられを抑制するために、約５００ｍＴｏｒｒ以上が望ましいことがわかる。

このように、真空反応室１１の内壁からフルオロカーボン系の堆積物ＤＦが除去された後、例えば酸素（Ｏ_２）と一酸化炭素（ＣＯ）の混合ガスを導入して圧力を例えば約２０ｍＴｏｒｒに制御して高周波電源３１からは周波数１００ＭＨｚ、約２０００Ｗの高周波電力を、高周波電源１７からは周波数３．２ＭＨｚ、約５００Ｗの高周波電力を被処理基板Ｓ５に印加する。このとき、例えばＣ−Ｏ結合に基づく２２６ｎｍや４８４ｎｍなどのプラズマ発光強度の変化から堆積物除去の終点を検出する。終点を検出した時点で例えば約５ｍＴｏｒｒ〜約５０ｍＴｏｒｒの低圧力で高周波電源１７および３１の双方から高周波電力を再度印加して被処理基板Ｓ５に対するバイアスを上げることにより、図１１に示すように、塗布型シリコン酸化膜６３の肩やられが無い状態で有機材料膜６１を高いエッチングレートで垂直に加工することができる。ここまでの工程におけるドライエッチング処理は、本実施形態において例えば第３のドライエッチング処理に対応する。また、本実施形態において、酸素（Ｏ_２）と一酸化炭素（ＣＯ）の混合ガスは例えば第３のガスに対応し、フッ素を含まないガスであればガス種を変更することは可能である。

以上、本発明の実施の一形態について説明したが、本発明は上記形態に限ることなくその技術的範囲内で種々変形して適用可能であることは勿論である。例えば、上記実施形態では有機材料膜６１の下地材料をシリコン基板５１としたが、その他、シリコン酸化膜、シリコン窒化膜など、有機材料膜６１をマスクとして加工される材料は、パターンの種類にもよらず、好ましく適用可能である。その他、ガス種、プラズマ生成パラメータの変更等、種々変形して実施することができる。

本発明の実施の一形態による半導体装置の製造方法に用いるドライエッチング装置の一例の模式図である。本発明の実施の一形態による半導体装置の製造方法に供する被処理基板の一例の断面構造を示す図である。本発明の実施の一形態による半導体装置の製造方法を説明する図である。本発明の実施の一形態による半導体装置の製造方法を説明する図である。本発明の実施の一形態による半導体装置の製造方法を説明する図である。本発明の実施の一形態による半導体装置の製造方法を説明する図である。本発明の実施の一形態による半導体装置の製造方法を説明する図である。従来の技術による一括加工により塗布型シリコン酸化膜に発生した肩やられの一例を示す図である。ＳＭＡＰ構造を有する基板に従来の技術を適用した場合に生じ得る問題を説明する図である。本発明の実施の一形態による半導体装置の製造方法において、処理圧力とシリコン酸化膜のエッチングレートとの関係を示すグラフである。本発明の実施の一形態による半導体装置の製造方法を説明する図である。

符号の説明

３：ドライエッチング装置
１１：真空反応室(アノード)
１３：基板載置台（カソード）
１５：ブロッキングコンデンサ
１７，３１：高周波電源
１９：ガス排気口
５１：シリコン基板
６１：有機材料膜
６３：塗布型シリコン酸化膜
６５：レジスト膜
ＡＰ：プラズマ形成領域
Ｓ５：被処理基板

Claims

反応室と、基板載置台と、基板載置台に高周波電力を印加する電源と、基板載置台と電源間に介挿されたブロッキングコンデンサと、を備える半導体製造装置を用いて、表面に順次に堆積された、有機材料膜およびシリコン化合物膜並びに前記シリコン化合物膜の上にパターニングされたレジスト膜を備える基板に、同一の反応室内で複数のドライエッチング処理を連続して行う半導体装置の製造方法であって、
前記基板を前記基板載置台に設置し、フルオロカーボン系の第１のガスを供給しつつ複数の高周波電力を前記基板載置台に印加して前記基板に第１のドライエッチング処理を行い、前記レジスト膜をマスクとして前記シリコン化合物膜を加工する工程と、
前記第１のドライエッチング処理の後に、第２のガスを供給しつつ前記複数の高周波電力のうち少なくとも一つの高周波電力の前記基板載置台への印加を停止して前記基板に生成する自己バイアス電圧を弱めて前記反応室内のフルオロカーボン系の堆積物を除去するとともに前記基板に第２のドライエッチング処理を行う工程と、
を備える、半導体装置の製造方法。
前記第１のドライエッチング処理は、第１の周波数の高周波電力と、前記第１の周波数よりも高い第２の周波数の高周波電力とを用いて行われ、
前記第２のドライエッチング処理は、前記第１の周波数の高周波電力の印加を停止して行われ、
前記第２の周波数は１００ＭＨｚ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
前記フルオロカーボン系の堆積物を除去するとともに前記基板に第２のドライエッチング処理を行う工程に引き続き、前記基板に第３のドライエッチング処理を行う工程をさらに備え、
前記第３のドライエッチング処理は、前記第２のドライエッチング処理における処理圧力よりも低い圧力で行われることを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記第２のドライエッチング処理を行う工程は、前記堆積物の除去の終点を検出する工程を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
前記シリコン化合物膜はＳＯＧ(Spin on Glass)膜であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。