JP5677482B2

JP5677482B2 - パーティクル付着抑制方法及び基板処理装置

Info

Publication number: JP5677482B2
Application number: JP2013038441A
Authority: JP
Inventors: 貴宏村上
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2013-02-28
Filing date: 2013-02-28
Publication date: 2015-02-25
Anticipated expiration: 2028-11-10
Also published as: JP2013102237A

Description

本発明は、パーティクル付着抑制方法及び基板処理装置に関し、特に、バイアス電力が印加される載置台に載置された基板にプラズマ処理を施す基板処理装置におけるパーティクル付着抑制方法に関する。

基板としての半導体ウエハ（以下、単に「ウエハ」という。）を収容する収容室と、該収容室内に配置されてウエハを載置する載置台とを備える基板処理装置では、ウエハにプラズマ処理を施す際、収容室内にプラズマを生じさせ、且つ載置台にバイアス電力を印加させることによって載置台に載置されたウエハへプラズマ（電子や陽イオン）を引きこむ。

通常、ウエハから半導体デバイスが製造されるが、プラズマ処理中に収容室内のパーティクルがウエハに付着すると半導体デバイスに欠陥が生じるために、従来より、プラズマ処理前に収容室内からパーティクルを除去する技術が幾つか開発されている。

ところが、収容室内に配置された構成部品の一部が摩耗する等してプラズマ処理中にもパーティクルが発生することがあり、これらのパーティクルは正や負に帯電する。一方、プラズマ処理後にプラズマが消滅するとウエハには負の自己バイアス電位が生じる。したがって、プラズマ処理後に正に帯電したパーティクルが静電気力によってウエハに引き寄せられて付着する虞がある。

そこで、ウエハに複数のプラズマ処理を施す際、これら複数のプラズマ処理を間をおかずに実行してプラズマを生じさせ続けることによってウエハに自己バイアス電位が生じるのを防止し、正に帯電したパーティクルがウエハに引き寄せられるのを防止する技術が開発されている（例えば、特許文献１参照。）。

また、負に帯電したパーティクルＰには、プラズマ処理中、図４（Ａ）に示すように、主として重力Ｆ_Ｇ、載置台に印加されたバイアス電力に起因する電界から受ける力Ｆ_Ｅ、及び収容室内を流れるガスの粘性力Ｆ_ｎが作用する。

載置台１００にはバイアス電源１０１からバイアス電力が印加されて負のバイアス電位が生じるため、載置台１００が下部電極の場合、重力Ｆ_Ｇと電界から受ける力Ｆ_Ｅは互いに反対方向に作用する。パーティクルＰが載置台１００から或る程度離れると重力Ｆ_Ｇと電界から受ける力Ｆ_Ｅはほぼ等しくなるため、パーティクルＰはそこに留まり、ガスの粘性力Ｆ_ｎにより、図中破線で示すようにウエハＷ上においてシース１０２の境界面近傍を漂う（図４（Ｂ））。

特開２００３−６８７０８号公報

しかしながら、プラズマ処理後、バイアス電源１０１からのバイアス電力の印加が終了するとパーティクルＰには電界から受ける力Ｆ_Ｅが作用しなくなるため、図４（Ｃ）に示すように、重力Ｆ_Ｇによって落下してウエハＷに付着するという問題がある。

本発明の目的は、基板へのパーティクルの付着を抑制することができるパーティクル付着抑制方法及び基板処理装置を提供することにある。

上記目的を達成するために、請求項１記載のパーティクル付着抑制方法は、基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第１の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第２の電源と、前記載置台に対向する対向電極とを備え、前記第２の電源は前記対向電極に直流電力を印加すると共に前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加する基板処理装置におけるパーティクル付着抑制方法であって、前記プラズマによる処理の終了後における０．５秒乃至１．０秒において、前記第２の電源は、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように、前記電子密度制御電力を制御する電子密度下降ステップを有し、前記電子密度下降ステップにおいて、前記第１の電源は前記バイアス電力の印加を維持し、前記第２の電源は、前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させると共に、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする。

請求項２記載のパーティクル付着抑制方法は、請求項１記載のパーティクル付着抑制方法において、前記電子密度下降ステップにおいて、前記第２の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の４０％以下まで低下させることを特徴とする。

上記目的を達成するために、請求項３記載の基板処理装置は、基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第１の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第２の電源と、前記載置台に対向する対向電極とを備え、前記第２の電源は前記対向電極に直流電力を印加すると共に前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加する基板処理装置において、前記第２の電源は、前記プラズマによる処理の終了後における０．５秒乃至１．０秒において、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように前記電子密度制御電力を制御し、前記０．５秒乃至１．０秒において、前記第１の電源は前記バイアス電力の印加を維持し、前記第２の電源は、前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させると共に、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする。

請求項４記載の基板処理装置は、請求項３記載の基板処理装置において、前記電子密度制御電力はプラズマを生成するための電力であり、前記電子密度制御電力が印加されて前記プラズマが生成される第１の領域と前記プラズマを用いて前記基板に処理を施す第２の領域とが同一又は隣接することを特徴とする。

請求項５記載の基板処理装置は、請求項３又は４記載の基板処理装置において、前記０．５秒乃至１．０秒において、前記第２の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の４０％以下まで低下させることを特徴とする。

本発明によれば、プラズマを用いた処理の終了後における０．５秒乃至１．０秒において、基板上の電子密度がプラズマを用いた処理時の電子密度よりも低くなり、バイアス電力の印加が維持される。電子密度が０．５秒乃至１．０秒において低くなると、載置台に印加されるバイアス電力に起因する負のバイアス電位が急激に低下し、基板上を漂うパーティクルが電界から受ける力は急激に大きくなるため、重力と電界から受ける力のバランスが崩れ、パーティクルは電界から受ける力によって基板上から取り除かれる。その結果、基板へのパーティクルの付着を抑制することができる。

また、本発明によれば、載置台に対向する対向電極に印加される直流電力がプラズマを用いた処理時の直流電力よりも低下する。直流電力が低下すると対向電極からの二次電子の放出が抑制されて基板上の電子密度がプラズマを用いた処理時の電子密度よりも確実に低くなる。その結果、基板上を漂うパーティクルが電界から受ける力は確実に大きくなるため、該パーティクルは電界から受ける力によって基板上から確実に取り除かれる。

本発明の実施の形態に係る基板処理装置の構成を概略的に示す断面図である。本実施の形態に係るパーティクル付着抑制方法としての電源制御シーケンスを示すチャート図である。ウエハ上の電子密度が低下した際のパーティクルの挙動を説明するための図であり、図３（Ａ）はパーティクルに作用する各力のベクトルを示す図であり、図３（Ｂ）はウエハ上からのパーティクルの除去の様子を説明するための図である。プラズマ処理中における従来のパーティクルの挙動を説明するための図であり、図４（Ａ）はパーティクルに作用する各力のベクトルを示す図であり、図４（Ｂ）はウエハ上を漂うパーティクルを示す図であり、図４（Ｃ）はプラズマ処理後におけるパーティクルの落下の様子を示す図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１は、本実施の形態に係る基板処理装置の構成を概略的に示す断面図である。この基板処理装置はウエハにドライエッチング処理を施すように構成されている。

図１において、基板処理装置１０は、例えば、直径が３００ｍｍのウエハＷを収容するチャンバ１１（収容室）を有し、該チャンバ１１内には半導体デバイス用のウエハＷを載置する円柱状のサセプタ１２（載置台）が配置されている。また、基板処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方のガスをチャンバ１１の外へ排出する流路として機能する側方排気路１３が形成される。この側方排気路１３の途中には排気プレート１４が配置される。

排気プレート１４は多数の孔を有する板状部材であり、チャンバ１１内部を上部と下部に仕切る仕切り板として機能する。排気プレート１４によって仕切られたチャンバ１１内部の上部（以下、「反応室」という。）１７にはプラズマが生じる。また、チャンバ１１内部の下部（以下、「排気室（マニホールド）」という。）１８にはチャンバ１１内のガスを排出する排気管１６が接続される。排気プレート１４は反応室１７に生じるプラズマを捕捉又は反射してマニホールド１８への漏洩を防止する。

排気管１６にはＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示しない）が接続され、これらのポンプはチャンバ１１内を真空引きして減圧する。具体的には、ＤＰはチャンバ１１内を大気圧から中真空状態（例えば、１．３×１０Ｐａ（０．１Ｔｏｒｒ）以下）まで減圧し、ＴＭＰはＤＰと協働してチャンバ１１内を中真空状態より低い圧力である高真空状態（例えば、１．３×１０^−３Ｐａ（１．０×１０^−５Ｔｏｒｒ）以下）まで減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示しない）によって制御される。

チャンバ１１内のサセプタ１２には第１の高周波電源１９（第１の電源）が第１の整合器２０を介して接続され、且つ電子密度制御機能を有する第２の電源を単独又は後述の第２の直流電源１５と協働して構成する第２の高周波電源３１が第２の整合器３０を介して接続されており、第１の高周波電源１９は比較的低い周波数、例えば、３．２ＭＨｚの高周波電力である、サセプタ１２にプラズマを引き込むためのバイアス電力をサセプタ１２に印加し、第２の高周波電源３１は比較的高い周波数、例えば、４０ＭＨｚの高周波電力である、プラズマを生成するための電力（電子密度制御電力）（以下、「プラズマ生成電力」という。）をサセプタ１２に印加する。これにより、サセプタ１２は下部電極として機能する。

サセプタ１２の上部には、静電電極板２１を内部に有する静電チャック２２が配置されている。静電チャック２２は或る直径を有する下部円板状部材の上に、該下部円板状部材より直径の小さい上部円板状部材を重ねた形状を呈する。なお、静電チャック２２はセラミックスで構成されている。

静電チャック２２では、静電電極板２１に第１の直流電源２３が接続されている。静電電極板２１に正の直流電圧が印加されると、ウエハＷにおける静電チャック２２側の面（以下、「裏面」という。）には負の電位が生じて静電電極板２１及びウエハＷの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック２２における上部円板状部材の上において吸着保持される。

また、静電チャック２２には、吸着保持されたウエハＷを囲うように、リング状部材であるフォーカスリング２４が載置される。フォーカスリング２４は、導電体、例えば、ウエハＷを構成する材料と同じ単結晶シリコンによって構成される。フォーカスリング２４は導電体からなるので、プラズマの分布域をウエハＷ上だけでなく該フォーカスリング２４上まで拡大してウエハＷの周縁部上におけるプラズマの密度を該ウエハＷの中央部上におけるプラズマの密度と同程度に維持する。これにより、ウエハＷの全面に施されるドライエッチング処理の均一性を維持することができる。

サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２５が設けられる。この冷媒室２５には、チラーユニット（図示しない）から冷媒用配管２６を介して低温の冷媒、例えば、冷却水やガルデン（登録商標）が循環供給される。該低温の冷媒によって冷却されたサセプタ１２は静電チャック２２を介してウエハＷ及びフォーカスリング２４を冷却する。

静電チャック２２における上部円板状部材の上面のウエハＷが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２７が開口している。これら複数の伝熱ガス供給孔２７は、伝熱ガス供給ライン２８を介して伝熱ガス供給部（図示しない）に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウム（Ｈｅ）ガスを、伝熱ガス供給孔２７を介して吸着面及びウエハＷの裏面の間隙に供給する。吸着面及びウエハＷの裏面の間隙に供給されたヘリウムガスはウエハＷの熱を静電チャック２２に効果的に伝達する。

チャンバ１１の天井部には、サセプタ１２と対向するようにシャワーヘッド２９が配置されている。シャワーヘッド２９は、多数のガス穴３２を有する導電性の円板状部材である上部電極３３（対向電極）と、該上部電極３３を着脱可能に釣支するクーリングプレート３４と、該クーリングプレート３４を覆う蓋体３５とを有する。該クーリングプレート３４の内部にはバッファ室３６が設けられ、このバッファ室３６には処理ガス導入管３７が接続されている。また、上部電極３３には電子密度制御機能を有する第２の電源を単独又は第２の高周波電源３１と協働して構成する第２の直流電源１５が接続され、第２の直流電源１５は上部電極３３に直流電力（電子密度制御電力）を印加する。

基板処理装置１０では、処理ガス導入管３７からバッファ室３６へ供給された処理ガスがガス穴３２を介して反応室１７内部へ導入され、該導入された処理ガスは、第２の高周波電源３１からサセプタ１２を介して反応室１７内部へ印加されたプラズマ生成電力によって励起されてプラズマとなる。該プラズマ中の陽イオンは、サセプタ１２に印加されるバイアス電力に起因する負のバイアス電位によってサセプタ１２に載置されたウエハＷに向けて引きこまれ、該ウエハＷにドライエッチング処理を施す。

基板処理装置１０では、ドライエッチング処理の間、第２の直流電源１５が上部電極３３に負の直流電力を印加し、上部電極３３は二次電子を放出する。この放出される二次電子の量は上部電極３３に印加される直流電力の値に左右されるため、第２の直流電源１５は印加する直流電力の値を変化させることによって反応室１７内部における電子密度、特に、ウエハＷ上における電子密度を制御することができる。また、プラズマの生成量は反応室１７内部へ印加されるプラズマ生成電力の値に左右されるため、第２の高周波電源３１も印加するプラズマ生成電力の値を変化させることによって反応室１７内部における電子密度、特に、ウエハＷ上における電子密度を制御することができる。

上述した基板処理装置１０の各構成部品、例えば、第１の高周波電源１９、第２の高周波電源３１や第２の直流電源１５の動作は、基板処理装置１０が備える制御部（図示しない）のＣＰＵがドライエッチング処理に対応するプログラムに応じて制御する。

ところで、上述したように、基板処理装置１０ではドライエッチング処理中にウエハＷ上おいて負に帯電したパーティクルがシースの境界面近傍を漂う。これらのパーティクルはドライエッチング処理終了後、第１の高周波電源１９からのバイアス電力の印加が終了すると重力によって落下してウエハＷに付着する虞があるため、バイアス電力の印加が終了するまでにウエハＷ上から除去する必要がある。

本実施の形態では、これに対応して、電界から受ける力Ｆ_Ｅを用いて負に帯電したパーティクルをウエハＷ上から除去する。具体的には、増加した電界から受ける力Ｆ_Ｅをパーティクルへ衝撃的に作用させることによってパーティクルをウエハＷ上から弾き飛ばす。

図２は、本実施の形態に係るパーティクル付着抑制方法としての電源制御シーケンスを示すチャート図である。

図２において、基板処理装置１０におけるドライエッチング処理の間（時間Ｔまでの間）、第２の高周波電源３１は４０ＭＨｚのプラズマ生成電力を２７００Ｗでサセプタ１２に印加し、第１の高周波電源１９は３．２ＭＨｚのバイアス電力を４５００Ｗでサセプタ１２に印加し、さらに、第２の直流電源１５は直流電力を−３００Ｖで上部電極３３に印加する。

次いで、ドライエッチング処理の終了後、第２の直流電源１５は直ちに直流電力の印加を終了し、続く所定の短時間（Δｔ）に亘って第２の高周波電源３１はプラズマ生成電力を２００Ｗまで低下させてその印加を維持する。第２の直流電源１５からの直流電力の印加が終了すると二次電子の放出が停止し、プラズマ生成電力が低下するとプラズマの生成が抑制される。その結果、反応室１７内部の電子密度、特に、ウエハＷ上の電子密度がドライエッチング処理時の電子密度よりも低くなる。一方、所定の短時間（Δｔ）の間、第１の高周波電源１９は４５００Ｗのバイアス電力の印加を維持する。

図３は、ウエハ上の電子密度が低下した際のパーティクルの挙動を説明するための図であり、図３（Ａ）はパーティクルに作用する各力のベクトルを示す図であり、図３（Ｂ）はウエハ上からのパーティクルの除去の様子を説明するための図である。

電子密度が低くなるとプラズマ中における静電遮蔽の効果が弱くなるため、サセプタ１２における負のバイアス電位の影響が大きくなり、図３（Ａ）に示すように、パーティクルＰが電界から受ける力Ｆ_Ｅが急激に大きくなる。このとき、電界から受ける力Ｆ_Ｅが重力Ｆ_Ｇよりも遙かに大きくなり、重力Ｆ_Ｇと電界から受ける力Ｆ_Ｅのバランスが崩れ、パーティクルＰは電界から受ける力Ｆ_ＥによってウエハＷ上から取り除かれる。

また、上述したように、ウエハＷ上における電子密度の低下は所定の短時間に発生するため、増加した電界から受ける力Ｆ_ＥはパーティクルＰへ衝撃的に作用し、パーティクルＰはウエハＷ上から弾き飛ばされる。なお、このとき、パーティクルＰにはウエハＷの表面に沿って流れる若干のガスの粘性力Ｆ_ｎが作用するため、パーティクルＰはウエハＷの表面に対して垂直上方へ弾き飛ばされるのではなく、ウエハＷの表面に対して斜め上方へ弾き飛ばされる（図３（Ｂ））。したがって、弾き飛ばされたパーティクルＰが再度ウエハＷへ向けて降下してくることは殆どない。

次いで、所定の短時間経過後（Ｔ＋Δｔ後）、第２の高周波電源３１は直ちにプラズマ生成電力の印加を終了するとともに、第１の高周波電源１９はバイアス電力の印加を終了し、その後、本シーケンスを終了する。

プラズマ生成電力の変化に応答してウエハＷ上の電子密度が変化するためにはある程度の応答時間が必要であり、プラズマ生成電力を低下させる時間が０．５秒よりも短いとウエハＷ上の電子密度が十分に低下しない。また、プラズマ生成電力を変化させた後、該変化した状態を１．０秒以上維持すると、ウエハＷ上から弾き飛ばされたパーティクルＰとは別の、新たに発生したパーティクルがウエハＷ上に到達して該ウエハＷ上を漂い始める。したがって、上述した電源制御シーケンスでは、プラズマ生成電力を低下させる所定の短時間を０．５秒乃至１．０秒に設定する。

上述した電源制御シーケンスにおいてパーティクルＰの取り除きには電子密度の変化が大きく影響するため、基板処理装置１０は処理室１７内部の電子密度を測定する機器（図示しない）を備える。

図２の電源制御シーケンスによれば、ドライエッチング処理の終了後、直ちに上部電極３３への直流電力の印加が終了されるとともに、続く０．５秒乃至１．０秒の間に亘ってサセプタ１２へ印加されるプラズマ生成電力が２７００Ｗから２００Ｗまで低下されて維持されるが、サセプタ１２へ印加されるバイアス電力は４５００Ｗのまま維持される。プラズマ生成電力が低下するとプラズマの生成が抑制され、上記直流電力の印加が終了すると上部電極３３からの二次電子の放出が停止するため、ウエハＷ上の電子密度がドライエッチング処理時の電子密度よりも確実に低くなる。そして、短期間である０．５秒乃至１．０秒の間において、ウエハＷ上の電子密度が低くなると、サセプタ１２に印加されるバイアス電力に起因する負のバイアス電位が急激に低下し、ウエハＷ上を漂うパーティクルＰが電界から受ける力Ｆ_Ｅは急激に大きくなるため、重力Ｆ_Ｇと電界から受ける力Ｆ_Ｅのバランスが急速に崩れるとともに、パーティクルＰに電界から受ける力Ｆ_Ｅが衝撃的に作用する。その結果、パーティクルＰはウエハＷ上から弾き飛ばされ、もって、ウエハＷへのパーティクルＰの付着を抑制することができる。

上述した図２の電源制御シーケンスでは、ドライエッチング処理の終了後、直流電力の印加が終了されるとともに、プラズマ生成電力が低下されたが、直流電力の印加終了のみを実行してもよく、又はプラズマ生成電力の低下のみを実行してもよい。いずれの場合もウエハＷ上の電子密度がドライエッチング処理時の電子密度よりも低くなるため、パーティクルＰが電界から受ける力Ｆ_Ｅを確実に大きくすることができ、もって、パーティクルＰをウエハＷ上から確実に取り除くことができる。特に、直流電力の印加を終了すると直ちに二次電子の放出が中断するため、電子密度の制御の応答性の観点からは直流電力の印加終了を実行するのが好ましい。

また、直流電力の印加終了を実行する代わりに、直流電力の低下を実行してもよい。この場合、上部電極３３からの二次電子の放出が抑制されてウエハＷ上の電子密度をドライエッチング処理時の電子密度よりも低くすることができる。

上述した図２の電源制御シーケンスでは、直流電力の印加終了やプラズマ生成電力の低下を実行したが、ドライエッチング処理の終了後、印加される直流電力やプラズマ生成電力を変化させることなく、印加されるバイアス電力を増加させてもよい。この場合、バイアス電力の増加に起因してサセプタ１２における負のバイアス電位が低下し（但し、電位差の絶対値は増加し）、パーティクルＰが電界から受ける力Ｆ_Ｅを大きくすることができる。

上述した基板処理装置１０では、プラズマ生成電力が印加されてプラズマが生成される領域である反応室１７（第１の領域）が、プラズマを用いてウエハＷに処理を施す領域であるウエハＷ上の空間（第２の領域）を含むため、プラズマ生成電力の低下の影響をウエハＷ上の空間に直ちに反映させることができる。その結果、ウエハＷ上の電子密度を迅速
に低下させることができる。

また、上述した基板処理装置１０では、プラズマ生成電力が印加されてプラズマ生成される領域（以下、「プラズマ生成領域」という。）が、プラズマを用いてウエハＷに処理を施す領域（以下、「処理領域」という。）を含んでいたが、プラズマ生成領域と処理領域は少なくとも隣接していればよく、この場合も、プラズマ生成領域におけるプラズマ生成電力の低下の影響を処理領域に直ちに反映させることができるため、処理領域に含まれるウエハＷ上の空間における電子密度を迅速に低下させることができる。すなわち、図２の電源制御シーケンスは、上述した基板処理装置１０のような平行平板エッチング装置だけでなく、例えば、ＥＣＲ（Electron Cyclotron Resonance）スパッタ装置やＩＣＰ（Inductive Coupling Plasma）装置、特に、ＴＣＰ（Transformer Coupling Plasma）装置にも適用することができる。

さらに、上述した基板処理装置１０では、プラズマ生成電力がサセプタ１２に印加されたが、バイアス電力がサセプタ１２に印加されていればプラズマ生成電力は上部電極３３に印加されてもよく、この場合もプラズマ生成電力を低下させることによって反応室１７内部における電子密度を低下させ、サセプタ１２における負のバイアス電位を低下させることができる。

なお、上述した本実施の形態では、ドライエッチング処理が施される基板が半導体デバイス用のウエハであったが、ドライエッチング処理が施される基板はこれに限られず、例えば、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等のガラス基板であってもよい。

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ（例えば、制御部）に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。

また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備
わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。

次に、本発明の実施例について説明する。

実施例１乃至５
まず、基板処理装置１０において、互いにレシピ（反応室１７内部圧力、プラズマ生成電力やバイアス電力の設定値）が異なるプロセスＡ乃至Ｅについて図２の電源制御シーケンスを実行した場合におけるウエハＷの表面に付着した大きさが０．０８μｍより小さいパーティクルの数をカウントし、それぞれ実施例１乃至５として下記表１に示した。このとき、電源制御シーケンスにおけるドライエッチング処理後のプラズマ生成電力を、ドライエッチング処理時のプラズマ生成電力の４０％以下まで低下させた。

比較例１乃至５
次に、基板処理装置１０において、プロセスＡ乃至Ｅについて従来の電源制御シーケンスを実行した場合におけるウエハＷの表面に付着した大きさが０．０８μｍより小さいパーティクルの数をカウントし、それぞれ比較例１乃至５として下記表１に示した。なお、本比較例における従来の電源制御シーケンスでは、ドライエッチング処理後、直ちに上部電極３３への直流電力の印加、プラズマ生成電力の印加及びバイアス電力の印加を終了した。

実施例６
基板処理装置１０において、上部電極３３への直流電力の印加及びプラズマ生成電力の印加のみが実行されるプロセスＦについて図２の電源制御シーケンスを実行した場合（但し、バイアス電力の印加は実行しない。）におけるウエハＷの表面に付着した大きさが０．０８μｍより小さいパーティクルの数をカウントし、実施例６として下記表２に示した。このときも電源制御シーケンスにおけるドライエッチング処理後のプラズマ生成電力を、ドライエッチング処理時のプラズマ生成電力の４０％以下まで低下させた。

比較例６
次に、基板処理装置１０において、プロセスＦについて従来の電源制御シーケンスを実行した場合におけるウエハＷの表面に付着した大きさが０．０８μｍより小さいパーティクルの数をカウントし、比較例６として下記表２に示した。なお、本比較例における従来の電源制御シーケンスでは、ドライエッチング処理後、直ちに上部電極３３への直流電力
の印加及びプラズマ生成電力の印加を終了した。

実施例７，８
まず、基板処理装置１０において、プラズマ生成電力の印加及びバイアス電力の印加のみが実行されるプロセスＧ及びＨについて図２の電源制御シーケンスを実行した場合（但し、上部電極３３への直流電力の印加は実行しない。）におけるウエハＷの表面に付着した大きさが０．０８μｍより小さいパーティクルの数をカウントし、それぞれ実施例７，８として下記表３に示した。このときも電源制御シーケンスにおけるドライエッチング処理後のプラズマ生成電力を、ドライエッチング処理時のプラズマ生成電力の４０％以下まで低下させた。

比較例７，８
次に、基板処理装置１０において、プロセスＧ及びＨについて従来の電源制御シーケンスを実行した場合におけるウエハＷの表面に付着した大きさが０．０８μｍより小さいパーティクルの数をカウントし、それぞれ比較例７，８として下記表３に示した。なお、本比較例における従来の電源制御シーケンスでは、ドライエッチング処理後、直ちにプラズマ生成電力の印加及びバイアス電力の印加を終了した。

実施例１乃至５及び比較例１乃至５の比較の結果、実施例６及び比較例６の比較の結果、並びに実施例７，８及び比較例７，８の比較の結果、図２の電源制御シーケンスを実行した場合にウエハＷの表面に付着したパーティクルの数を低減できることが分かった。これにより、プラズマ生成電力をドライエッチング処理時のプラズマ生成電力の４０％以下まで低下させると、ウエハＷ上の電子密度がドライエッチング処理時の電子密度よりも充分に低くなり、ウエハＷ上を漂うパーティクルが電界から受ける力Ｆ_Ｅを充分に大きくすることができ、ウエハＷの表面へのパーティクルの付着を抑制することができることが分かった。

Ｗウエハ
１０基板処理装置
１２サセプタ
１５第２の直流電源
１７反応室
１９第１の高周波電源
３１第２の高周波電源
３３上部電極

Claims

基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第１の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第２の電源と、前記載置台に対向する対向電極とを備え、前記第２の電源は前記対向電極に直流電力を印加すると共に前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加する基板処理装置におけるパーティクル付着抑制方法であって、
前記プラズマによる処理の終了後における０．５秒乃至１．０秒において、前記第２の電源は、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように、前記電子密度制御電力を制御する電子密度下降ステップを有し、
前記電子密度下降ステップにおいて、前記第１の電源は前記バイアス電力の印加を維持し、前記第２の電源は、前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させると共に、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とするパーティクル付着抑制方法。
前記電子密度下降ステップにおいて、前記第２の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の４０％以下まで低下させることを特徴とする請求項１記載のパーティクル付着抑制方法。
基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第１の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第２の電源と、前記載置台に対向する対向電極とを備え、前記第２の電源は前記対向電極に直流電力を印加すると共に前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加する基板処理装置において、
前記第２の電源は、前記プラズマによる処理の終了後における０．５秒乃至１．０秒において、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように前記電子密度制御電力を制御し、
前記０．５秒乃至１．０秒において、前記第１の電源は前記バイアス電力の印加を維持し、前記第２の電源は、前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させると共に、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする基板処理装置。
前記電子密度制御電力はプラズマを生成するための電力であり、
前記電子密度制御電力が印加されて前記プラズマが生成される第１の領域と前記プラズマを用いて前記基板に処理を施す第２の領域とが同一又は隣接することを特徴とする請求項３記載の基板処理装置。
前記０．５秒乃至１．０秒において、前記第２の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の４０％以下まで低下させることを特徴とする請求項３又は４記載の基板処理装置。