JP3555084B2 - 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 - Google Patents
半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 Download PDFInfo
- Publication number
- JP3555084B2 JP3555084B2 JP2002117512A JP2002117512A JP3555084B2 JP 3555084 B2 JP3555084 B2 JP 3555084B2 JP 2002117512 A JP2002117512 A JP 2002117512A JP 2002117512 A JP2002117512 A JP 2002117512A JP 3555084 B2 JP3555084 B2 JP 3555084B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- process chamber
- plasma
- frequency power
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 138
- 239000000758 substrate Substances 0.000 title claims description 80
- 238000012545 processing Methods 0.000 title claims description 27
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 253
- 230000008569 process Effects 0.000 claims description 244
- 239000002245 particle Substances 0.000 claims description 91
- 238000004519 manufacturing process Methods 0.000 description 57
- 238000001020 plasma etching Methods 0.000 description 50
- 239000010408 film Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 24
- 238000005530 etching Methods 0.000 description 23
- 230000008859 change Effects 0.000 description 22
- 239000007795 chemical reaction product Substances 0.000 description 19
- 239000007789 gas Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000005513 bias potential Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005421 electrostatic potential Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000002294 plasma sputter deposition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000002356 laser light scattering Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法及び半導体製造装置に係り、詳しくは、プラズマを利用して複数のプロセス処理を施して半導体装置を製造する場合、プロセス処理時に発生するパーティクル（異物粒子）の影響を低減するようにした半導体装置の製造方法及び半導体製造装置に関する。
【０００２】
【従来の技術】
マイクロプロセッサやメモリ等のＬＳＩ（大規模集積回路）で代表される半導体装置を製造する場合、半導体基板上に各種の絶縁膜や導電膜から成る薄膜を形成する工程や、形成した薄膜あるいは半導体基板自身を所望の形状に加工する工程等の複数のプロセス処理が必要になる。このようなプロセス処理を実施する場合、最近ではプラズマ技術を利用したプラズマエッチング装置、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置、プラズマスパッタリング装置等の複数の半導体製造装置が用いられている。
【０００３】
例えば半導体基板上に形成した薄膜を所望の形状に加工する工程では、薄膜の必要な領域をレジスト膜でマスクした状態で、半導体基板をプラズマエッチング装置のプロセスチャンバ内に移送してプラズマエッチングが行われる。プロセスチャンバ内には半導体基板を載置する下部電極とこれに対向するように上部電極とが設けられており、プロセスチャンバ内にエッチングガスを導入するとともに下部電極に高周波数電圧を印加することにより、プロセスチャンバ内で放電を起こしてエッチングガスをプラズマ化させて、レジストでマスクされていない領域の薄膜をエッチングする。
【０００４】
図１６は、上述の従来の半導体装置の製造方法において、プラズマエッチング装置を用いてプロセス処理を行う場合の高周波電力の経時的な変化を示す図である。同図から明らかなように、時刻ｔ１で電力Ｐ１の高周波電力の印加を開始して、この電力Ｐ１を一定時間維持した後、時刻ｔ２で高周波電力の印加を停止する。ここで、プラズマの発生の度合いは略高周波電力により支配されるが、実際にプラズマを発生させるには、プラズマ発生用ガスの導入量、プロセスチャンバ内圧力等の他の条件も加えられる。
【０００５】
ところで、上述したようにプラズマエッチング装置を用いて薄膜のプラズマエッチングを行った場合、プロセスチャンバ内に反応生成物等が堆積し、これらが剥離してパーティクルとして半導体基板上に付着して基板を汚染する。このような剥離パーティクルは、各種のプラズマ装置を用いてプロセス処理を施す場合でも同様に発生する。例えば、半導体基板をプラズマＣＶＤ装置へ移送してプラズマＣＶＤ処理を施す場合、あるいは半導体基板をプラズマスパッタ装置へ移送してプラズマスパッタ処理を施す場合等においても、エッチング処理時と同様にパーティクルが発生する。また、このような処理においては、それぞれのプラズマ装置に半導体基板を移送する毎に、図１６に示したような内容の処理を繰り返すために、パーティクルの発生数はさらに増加するようになる。したがって、各種のプロセス処理を繰り返して半導体装置を製造する場合、パーティクルの影響を受けて歩留まりが低下するようになる。
【０００６】
このため、プラズマを利用して複数のプロセス処理を施して半導体装置を製造する場合、従来から、半導体基板を共通のプラズマ装置のプロセスチャンバ内に保持したままで、それぞれのプロセス処理に応じてその都度高周波電力の大きさを切り替えて、複数のプロセス処理を連続した複数のステップで行うことが考えられている。図１７は、このような半導体装置の製造方法におけるプロセス処理方法を概略的に示す図である。同半導体装置の製造方法では、図１７に示すように、時刻ｔ１から時刻ｔ２の時間では電力Ｐ１の高周波電力を下部電極に印加してプロセス処理Ａを行い、時刻ｔ３から時刻ｔ４の時間では電力Ｐ２の高周波電力を下部電極に印加してプロセス処理Ｂを行い、時刻ｔ５から時刻ｔ６の時間では電力Ｐ３の高周波電力を下部電極に印加してプロセス処理Ｃを行い、時刻ｔ７から時刻ｔ８の時間では電力Ｐ４の高周波電力を下部電極に印加してプロセス処理Ｄを行って、複数のプロセス処理を連続した複数のステップで行うようにしている。
【０００７】
【発明が解決しようとする課題】
ところで、従来の半導体装置の製造方法では、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、それぞれのステップ毎に高周波電力を０から立ち上げて印加することを繰り返しているので、パーティクルの影響を低減するのが困難である、という問題がある。
すなわち、従来の半導体装置の製造方法では、複数のプロセス処理を連続した複数のステップで行う場合、それぞれのステップ毎に高周波電力のオン、オフを繰り返しているので、その都度放電が停止されることになる。プロセスチャンバを構成している各部品から剥離したパーティクルは正に帯電しているので、プラズマ放電中はそのパーティクルは上部電極近傍やプロセスチャンバ壁近傍のシースに閉じ込められているが、放電が停止してプラズマが消えるとパーティクルは負の自己バイアス電位を持つ半導体基板に引き寄せられて付着する。ステップの変わり目に半導体基板に落下したパーティクルは、次のステップの処理で欠陥を形成する可能性がある。
【０００８】
また、ステップの変わり目毎に高周波電力を０から高電力、あるいは高電力から０へ急激に変化させることを繰り返すことで、プロセスチャンバ内に付着した反応生成物の膜に応力が加わり、割れて剥離することでパーティクルが発生し易くなる。特に、半導体基板の近くで発生したパーティクルは、放電中でも半導体基板の負の自己バイアス電位に引き寄せられて付着する。ステップの途中で半導体基板に付着したパーティクルは、このステップの処理、あるいは次のステップの処理で欠陥を形成する可能性がある。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、半導体基板に付着するパーティクルの発生を抑制し、また発生しても半導体基板に付着するパーティクル数を抑制してパーティクルの影響を低減することができるようにした半導体装置の製造方法及び半導体製造装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、プロセス処理すべき半導体基板が内部に載置されるプロセスチャンバと電極とを備え、前記プロセスチャンバ内にプロセスガスを導入すると共に、前記電極に高周波電力を印加して前記プロセスチャンバ内にプラズマを発生させて前記半導体基板に所望のプラズマ処理を施すように構成されるプロセス処理装置に係り、前記半導体基板を前記プロセスチャンバ内に保持したままで高周波電力の異なる複数のプロセス処理を連続して実行する際に、前記プラズマの発生を継続したまま前記複数のプロセス処理を実行し、先行するプロセス処理が終了した後、続いて実行されるプロセス処理が開始される前に、前記先行するプロセス処理の高周波電力と前記続いて実行されるプロセス処理の高周波電力との中間値の高周波電力を前記電極に印加する高周波電力制御手段と、前記プロセスチャンバと該プロセスチャンバ内に形成されるプラズマとの間の電位差を、該プロセスチャンバ内に存在するパーティクルを該プロセスチャンバ内に載置された半導体基板に付着させない程度の大きさにする電位付与手段とを備えてなることを特徴としている。
【００１１】
また、請求項２記載の発明は、プロセス処理すべき半導体基板が内部に載置されるプロセスチャンバと電極とを備え、前記プロセスチャンバ内にプロセスガスを導入すると共に、前記電極に高周波電力を印加して前記プロセスチャンバ内にプラズマを発生させて前記半導体基板に所望のプラズマ処理を施すように構成されるプロセス処理装置に係り、前記半導体基板を前記プロセスチャンバ内に保持したままで高周波電力の異なる複数のプロセス処理を連続して実行する際に、前記プラズマの発生を継続したまま前記複数のプロセス処理を実行し、先行するプロセス処理が終了した後、続いて実行されるプロセス処理が開始される前に、前記先行するプロセス処理の高周波電力から前記続いて実行されるプロセス処理の高周波電力へとなだらかに変化する高周波電力を前記電極に印加する高周波電力制御手段と、前記プロセスチャンバと該プロセスチャンバ内に形成されるプラズマとの間の電位差を、該プロセスチャンバ内に存在するパーティクルを該プロセスチャンバ内に載置された半導体基板に付着させない程度の大きさにする電位付与手段とを備えてなることを特徴としている。
【００１２】
また、請求項３記載の発明は、請求項１又は請求項２に記載の半導体基板のためのプラズマ処理装置に係り、前記電位差付与手段は、前記プロセスチャンバに負電位を与える負電源であることを特徴としている。
【００２４】
【発明の前提】
まず、この発明の完成のきっかけとなった観測結果について説明する。
この出願に係る発明者は、半導体製造装置の一種であるプラズマエッチング装置のプロセスチャンバ内でのパーティクルの発生及び発生したパーティクルの挙動について観測することにより、後述するような観測結果を得た。
図１２は、パーティクルの観測に用いたパーティクルモニタリングシステムの構成を概略的に示す図である。同パーティクルモニタリングシステム３０は、同図に示すように、半導体基板のエッチング処理を施すプロセスチャンバ２８と、プロセスチャンバ２８に半導体基板を搬入するトランスファチャンバ２９とを有するプラズマエッチング装置（半導体製造装置）２７のプロセスチャンバ２８にレーザー光を照射して、レーザー光散乱法によりパーティクルの挙動を観測するように構成されている。
【００２５】
同パーティクルモニタリングシステム３０は、レーザー光源３１と、レーザー光源３１からのレーザー光をプロセスチャンバ２８に照射する光学系３２と、プロセスチャンバ２８内を撮影するＣＣＤカメラ３３と、各種の観測条件を設定する半導体製造装置（この例ではプラズマエッチング装置）制御盤３４と、半導体製造装置制御盤３４からの各種信号を処理する信号処理装置３５と、構成全体の制御を行うコンピュータ３６とを備えている。
【００２６】
図１３は、パーティクルモニタリングシステム３０を稼働する場合の各種パラメータ（縦軸）と時間（横軸）との関係を示す図である。半導体製造装置制御盤３４からは、図１３に示すように、処理用の高周波電力（ＲＦ Ｐｏｗｅｒ）、チャンバ内圧力（Ｐｒｅｓｓｕｒｅ）、処理用ガス（例えば六弗化硫黄（ＳＦ６））流量（Ｆｌｏｗ Ｒａｔｅ）、半導体基板の搬入用のゲートバルブの開度（Ｉｓｏｌａｔｉｏｎ Ｖａｌｖｅ）、冷却用のヘリウムガス流量（Ｈｅ Ｆｌｏｗ Ｒａｔｅ）、静電吸着電圧（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｃｈｕｃｋｉｎｇ Ｖｏｌｔａｇｅ：ＥＳＣ電圧）、静電吸着電流（ＥＳＣ電流）、ステージの上昇位置（Ｓｔａｇｅ ｕｐ）等のパラメータからの各種信号が、信号処理装置３５を介してコンピュータ３６に入力される。ここで、プロセスチャンバ２８内で散乱されたレーザー光をＣＣＤカメラ３３で検出することにより、プロセスチャンバ２８内のパーティクルの個数が測定される。
【００２７】
図１３において、●印は、エッチング処理時にプロセスチャンバ２８内に発生したパーティクルを示している。パーティクルは、同図から明らかなように、高周波電力を印加し、エッチング処理を開始した直後（２５〜４０秒後）の時点で多く発生している。また、高周波電力の印加を停止し、エッチング処理を停止した直後（１０３〜１０５秒後）の時点で多く発生している。
【００２８】
図１４は、上述のエッチング処理開始直後の時点において発生したパーティクルの挙動を示す写真である。同図からは、半導体基板（ウエハ）の周辺部から飛び上がるように発生したパーティクルが観測される。これらのパーティクルは、チャンバ内部品に堆積した絶縁膜や導電膜から成る薄膜に応力がかかることによって、剥離し発生すると推定される。半導体基板の周辺部に発生したパーティクルは、図１４から明らかなように、放物線を描くようにして半導体基板上に飛来してきて付着するのが確認された。パーティクルがこのような運動をするのは、静電気力等の作用によるものと考えられる。以下、これについて説明する。
【００２９】
プラズマを用いた半導体製造装置では、接地された上部電極をアノード電極、高周波電圧が印加される下部電極がカソード電極とした構造が多く用いられている。半導体基板は、通常、絶縁物に覆われた下部電極上に載置される。半導体基板の周囲には、プラズマが半導体基板の上部のみに制限して発生するように、絶縁体であるセラミックリングが配置されている。
【００３０】
後述するように、図１０は、プラズマを用いた一般的な半導体製造装置内のプラズマ生成中の垂直方向の静電ポテンシャル分布を概略的に示す図である。接地された上部電極３９は０電位になっていて、高周波電源１２が接続される下部電極４０は負電位になっている。上部電極３９と下部電極４０との間の空間領域にはプラズマが生成され、このプラズマ領域は正電位になっている。典型的な半導体製造装置において、上部電極３９及び下部電極４０の近傍には、電位が急激に変化するシース領域が存在する。
上記半導体製造装置を用いて、半導体基板の処理を繰り返すうちに、セラミックリング上に反応生成物等が堆積して薄膜が形成される。ところで、静電場内にある誘電体にはマックスウエル（Maxwell）の応力と呼ばれる力が作用することが知られている。プラズマ放電を開始すると、反応生成物の堆積薄膜は前述のような電場中に置かれ、誘電体であるセラミックリングの誘電率あるいは弾性率もしくはその両方の差によってマックスウエルの応力が加わり、破断及び剥離してパーティクルが発生する。発生したパーティクルは、下部電極近傍のカソードシース内を移動するうち、正イオンが衝突することによって正に帯電する。
【００３１】
一方、半導体基板表面には、高周波電力を印加したときの電子と正イオンの移動度の違いによって、負のセルフバイアス電位が自然に発生する。カソードシースで正に帯電したパーティクルは、負のセルフバイアス電位を有する半導体基板上に静電気力の作用によって引き寄せられるため、前述したように、放物線を描くように飛来するパーティクルの運動が生ずるものと考えられる。
【００３２】
また、図１５は、上述のエッチング処理停止直後の時点において発生したパーティクルの挙動を示す写真である。上部電極から剥離したパーティクルがアノードシース内で正に帯電し、バルクプラズマに反発されてプラズマの外側を落下して、処理停止に伴ってプラズマが消滅した瞬間に負のセルフバイアス電位を有する半導体基板上に、静電気力の作用によって引き寄せられるのが確認された。
【００３３】
【発明の実施の形態】
以下、図面を参照して、上述の観測結果に基づいて、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である半導体装置の製造方法の実施に用いられるプラズマエッチング装置の構成を示す図、図２は同プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図、図３及び図４は同半導体装置の製造方法を工程順に示す工程図である。
この例の半導体装置の製造方法の実施に用いられるプラズマエッチング装置１０は、図１に示すように、上部位置に設けられたプラズマエッチング用ガスの導入口１、下部位置に設けられた排気口２及び側部位置に設けられて被処理体である半導体基板３を通過させるためのゲートバルブ４を有するプロセスチャンバ５と、プロセスチャンバ５内に設けられて半導体基板３をステージ６を介して載置するカソード電極７及びカソード電極７と対向するように設けられたアノード電極８と、カソード電極７にガスを導くシャワーヘッド９と、ステージ６に接続された静電吸着電源１１と、カソード電極７に接続された高周波電源１２と、高周波電源１２から出力される高周波電力を所望の電力となるように制御する高周波電力制御手段１３とを備えている。アノード電極８は接地される。ここで、プロセスチャンバ５は、熱伝導性にすぐれ、かつ重金属等の有害物質を排出しない等の特長を有するアルミニウム（Ａｌ）が用いられる。
【００３４】
次に、図２乃至図４を参照して、この例の半導体装置の製造方法を工程順に説明する。なお、この例ではＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の配線の途中構造を製造する例で説明する。
まず、図３（ａ）に示すように、シリコン酸化膜から成る第１の絶縁膜１５、チタン（Ｔｉ）膜から成る第１の金属膜１６、チタン窒化（ＴｉＮ）膜から成る第２の金属膜１７、タングステンから成る第３の金属膜１８、シリコン酸化膜から成る第２の絶縁膜１９を順次に形成した半導体基板３を用意する。ここで、第１及び第２の金属膜１６、１７はバリア膜を形成するために用いられ、第３の金属膜１８はビアプラグを形成するために用いられている。次に、周知のフォトリソグラフィ法により、半導体基板３上のプロセス処理しない領域にフォトレジスト膜２０を形成する。次に、半導体基板３を、図１のプラズマエッチング装置１０のプロセスチャンバ５内のカソード電極７上のステージ６上に載置して、半導体基板３を静電吸着源１１により吸着する。
【００３５】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ１〜時刻ｔ２に第１のプロセス処理を行うための第１のステップ２１Ａを設定する。この第１のステップ２１Ａは、例えば高周波電力Ｐ１を７８０〜８２０Ｗ、時間Ｔ１を５５〜６５秒に設定する。これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２を導入する。これにより、図３（ｂ）に示すように、第１のステップ２１Ａにおいて第１のプロセス処理として、フォトレジスト膜２０をマスクとした第２の絶縁膜１９の選択的なエッチングを行う。
【００３６】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ２〜時刻ｔ３に第２のプロセス処理を行うための第２のステップ２１Ｂを設定する。この第２のステップ２１Ｂは、例えば高周波電力Ｐ２を５８０〜６２０Ｗ、時間Ｔ２を１８〜２２秒に設定する。これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２と０２との混合ガスを導入する。これにより、図３（ｃ）に示すように、第２のステップ２１Ｂにおいて第２のプロセス処理として、フォトレジスト膜２０を共通のマスクとした第３の金属１８の選択的なエッチングを行う。ここで、第１のステップ２１Ａから第２のステップ２１Ｂへの移行は、連続して行われるので、途中工程で高周波電力が０になることはないので、図１５を参照して説明した観測結果のように、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。また、第１及び第２のステップ２１Ａ、２１Ｂ間で、高周波電力の変化は小さくなるため、パーティクルの発生も抑制される。
【００３７】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ３〜時刻ｔ４に第３のプロセス処理を行うための第３のステップ２１Ｃを設定する。この第３のステップ２１Ｃは、例えば高周波電力Ｐ３を６４０〜６６０Ｗ、時間Ｔ３を２８〜３２秒に設定する。また、これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２と０２との混合ガスを導入する。これにより、図４（ｄ）に示すように、第３のステップ２１Ｃにおいて第３のプロセス処理として、フォトレジスト膜２０を共通のマスクとした第２の金属１７の選択的なエッチングを行う。ここで、第２のステップ２１Ｂから第３のステップ２１Ｃへの移行は、連続して行われるので、正に帯電したパーティクルは正のプラズマポテンシャルを避けるように落下し、図１５を参照して説明した観測結果のように、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。また、第２及び第３のステップ２１Ｂ、２１Ｃ間で、高周波電力の変化は小さくなるため、パーティクルの発生も抑制される。
【００３８】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ４〜時刻ｔ５に第４のプロセス処理を行うための第４のステップ２１Ｄを設定する。この第４のステップ２１Ｄは、例えば高周波電力Ｐ４を３９０〜４１０Ｗ、時間Ｔ４を２８〜３２秒に設定する。また、これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２を導入する。これにより、図４（ｅ）に示すように、第４のステップ２１Ｄにおいて第４のプロセス処理として、フォトレジスト膜２０を共通のマスクとした第１の金属膜１６の選択的なエッチングを行う。
以上の工程によって、ＤＲＡＭの配線の途中構造が製造される。
ここで、第３のステップ２１Ｃから第４のステップ２１Ｄへの移行は、連続して行われるので、正に帯電したパーティクルは正のプラズマポテンシャルを避けるように落下し、図１５を参照して説明した観測結果のように、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。また、第３及び第４のステップ２１Ｃ、２１Ｄ間で、高周波電力の変化は小さくなるため、パーティクルの発生も抑制される。
【００３９】
上述したようにＡｌから成るプロセスチャンバ５を備えたプラズマエッチング装置１０を用いてエッチング処理を行う場合、エッチングガスとして弗素（Ｆ）を含んだ（ＣＦ４）、（ＳＦ６）等のエッチングガスを用いると、ＦとＡｌとが反応して弗化アルミニウムのパーティクルが形成され易くなって、プロセスチャンバ５内に存在するパーティクルが増加するようになるので、エッチングガスとして弗素を用いることは望ましくない。したがって、この例のそれぞれのプロセス処理で用いたように、弗素以外のエッチングガスを用いることが望ましい。このようなエッチングガスとしては、例示した窒素及び酸素以外にも、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン等の不活性元素を用いることにより、略同様な効果を得ることができる。
【００４０】
このように、この例の構成によれば、半導体基板３をプロセスチャンバ５内に保持したままで第１〜第４のプロセス処理を施す場合、それぞれのプロセス処理に応じてその都度高周波電力Ｐ１〜Ｐ４の大きさを切り替えて、第１〜第４のプロセス処理を連続した第１〜第４のステップ２１Ａ〜２１Ｄで行うようにしたので、途中工程で高周波電力が０になってプラズマポテンシャルが０になることはなく、正に帯電したパーティクルは正のプラズマポテンシャルを避けるように落下し、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。
したがって、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、半導体基板に付着するパーティクルの発生を抑制し、また発生しても半導体基板に付着するパーティクル数を抑制することができる。
【００４１】
◇第２実施例
図５は、この発明の第２実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの隣接するステップ間に、電力の大きさが上記隣接するステップのそれぞれの電力の大きさの中間値をとる補助ステップを挿入するようにした点である。
【００４２】
この例の半導体装置の製造方法は、図５に示すように、第１のプロセス処理〜第４のプロセス処理に対応した第１のステップ２１Ａ〜第４のステップ２１Ｄにおいて、隣接する第１のステップ２１Ａと第２のステップ２１Ｂとの間に第１のステップ２１Ａの電力Ｐ１と第２のステップ２１Ｂの電力Ｐ２との中間値Ｐ５をとる第１の補助ステップ２２Ａを挿入する。また、隣接する第２のステップ２１Ｂと第３のステップ２１Ｃとの間に第２のステップ２１Ｂの電力Ｐ２と第３のステップ２１Ｃの電力Ｐ３との中間値Ｐ６をとる第２の補助ステップ２２Ｂを挿入する。さらに、隣接する第３のステップ２１Ｃと第４のステップ２１Ｄとの間に第３のステップ２１Ｃの電力Ｐ３と第４のステップ２１Ｄの電力Ｐ４との中間値Ｐ７をとる第３の補助ステップ２２Ｃを挿入する。ここで、第１の補助ステップ２２Ａは、例えば高周波電力Ｐ５を６８０〜７２０Ｗ、時間Ｔ５を１〜５秒に設定し、第２の補助ステップ２２Ｂは、例えば高周波電力Ｐ６を６２０〜６３０Ｗ、時間Ｔ６を１〜５秒に設定し、第３の補助ステップ２２Ｃは、例えば高周波電力Ｐ７を５００〜５５０Ｗ、時間Ｔ７を１〜５秒に設定する。
【００４３】
この例によれば、隣接するそれぞれのステップ間には、各ステップの高周波電力の中間値の補助ステップ２２Ａ〜２２Ｃが挿入されているので、各ステップ間の移行は補助ステップ２２Ａ〜２２Ｃを介して決め細かに連続して行われ、急激なプラズマポテンシャルの変化によってパーティクルにかかる力のバランスが崩れることを防ぎ、プロセスチャンバ５内のパーティクルが落下する度合いは第１実施例の場合よりもより小さくなる。
【００４４】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４５】
◇第３実施例
図６は、この発明の第３実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの隣接するステップ間に、電力の大きさが隣接するステップのそれぞれの電力の間でなだらかに変化する補助ステップを挿入するようにした点である。
【００４６】
この例の半導体装置の製造方法は、図６に示すように、第１のプロセス処理〜第４のプロセス処理に対応した第１のステップ２１Ａ〜第４のステップ２１Ｄにおいて、隣接する第１のステップ２１Ａと第２のステップ２１Ｂとの間に第１のステップ２１Ａの電力Ｐ１と第２のステップ２１Ｂの電力Ｐ２との間でなだらかに変化する第１の補助ステップ２３Ａを挿入する。また、隣接する第２のステップ２１Ｂと第３のステップ２１Ｃとの間に第２のステップ２１Ｂの電力Ｐ２と第３のステップ２１Ｃの電力Ｐ３との間でなだらかに変化する第２の補助ステップ２３Ｂを挿入する。さらに、隣接する第３のステップ２１Ｃと第４のステップ２１Ｄとの間に第３のステップ２１Ｃの電力Ｐ３と第４のステップ２１Ｄの電力Ｐ４との間でなだらかに変化する第３の補助ステップ２３Ｃを挿入する。ここで、第１〜第３の補助ステップ２３Ａ〜２３Ｃの各時間Ｔ８〜Ｔ１０はそれぞれ１〜５秒に設定する。
【００４７】
この例によれば、隣接するそれぞれのステップ間には、各ステップの高周波電力間でなだらかに変化する補助ステップ２３Ａ〜２３Ｃが挿入されているので、各ステップ間の移行は補助ステップ２３Ａ〜２３Ｃを介して決め細かに連続して行われ、急激なプラズマポテンシャルの変化によってパーティクルにかかる力のバランスが崩れることを防ぎ、プロセスチャンバ５内のパーティクルが落下する度合いは第１実施例の場合よりもより小さくなる。
【００４８】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４９】
◇第４実施例
図７は、この発明の第４実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの最初のステップの前に、電力の大きさが０から上記最初のステップの電力の間でなだらかに増加する補助ステップを挿入するようにした点である。
【００５０】
この例の半導体装置の製造方法は、図７に示すように、第１のプロセス処理に対応した第１のステップ２１Ａの前に、電力の大きさが０から第１のステップ２１Ａのステップの電力Ｐ１の間でなだらかに増加する補助ステップ２４を挿入する。ここで、補助ステップ２４の時間Ｔ１１は２０〜３０秒に設定する。
【００５１】
この例によれば、最初の第１のステップ２１Ａの前に、電力の大きさが０から第１のステップ２１Ａのステップの電力Ｐ１の間でなだらかに増加する補助ステップ２４が挿入されているので、図１４を参照して説明した観測結果のように、特に半導体基板の周辺部から飛来してきたパーティクルが、半導体基板へ付着するのを防止することができる。
すなわち、前述した観測結果から、最初のステップの高周波電力の印加開始時に、半導体基板の周囲に接地された絶縁物上の薄膜にマックスウエルの応力が加わり、剥離してパーティクルとなって飛び上がるので、上述のようになだらかに増加する補助ステップ２４を挿入することにより、薄膜に加わる応力の変動をなだらかにして剥離を防止し、パーティクルの発生を減少させることができる。
【００５２】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、特に半導体基板の周辺部から飛び上がるパーティクルの半導体基板への付着を防止することができる。
【００５３】
◇第５実施例
図８は、この発明の第５実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第４実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの最後のステップの後に、電力の大きさが最後のステップの電力よりも増加する補助ステップを挿入するようにした点である。
【００５４】
この例の半導体装置の製造方法は、図８に示すように、第４のプロセス処理に対応した第４のステップ２１Ｄの後に、電力の大きさが最後のステップである第４のステップ２１Ｄのステップの電力Ｐ４よりも増加する補助ステップ２５を挿入する。ここで、補助ステップ２５の電力Ｐ８は９００〜１１００Ｗ、時間Ｔ１２は１〜５秒に設定する。
【００５５】
この例によれば、最後の第４のステップ２１Ｄの後に、電力の大きさが第４のステップ２１Ｄのステップの電力Ｐ４よりも増加する補助ステップ２５が挿入されているので、図１５を参照して説明した観測結果のように、特に放電を停止する前にパーティクルを周辺部に弾き飛ばすことができる。それゆえ、放電終了時に大量に発生するパーティクルが半導体基板に付着するのを防止することができる。
すなわち、図１０に示したプラズマポテンシャルＶＰは、印加した電力が大きくなると増加する。したがって、補助ステップ２５では、正に帯電した剥離パーティクルは、正のプラズマポテンシャルによってより大きな静電的反発力を受けるので、シース領域に閉じ込められたまま、プロセスチャンバの壁に向かって高速で飛来する。プラズマの周辺部でも同様に、高いプラズマポテンシャルによって正に帯電したパーティクルは反発され、半導体基板方向に向かうことなく落下し、ガスとともに排気される。このように電力を増加させた補助ステップ２５を挿入することにより、パーティクルを容易に排除することができる。
【００５６】
このように、この実施例によれば、放電終了時に大量に発生するパーティクルが半導体基板に付着するのを防止することができる。
【００５７】
◇第６実施例
図９は、この発明の第６実施例であるプラズマエッチング装置の構成を示す図である。この第６実施例のプラズマエッチング装置の構成が、前述の第１実施例のそれと大きく異なるところは、プロセスチャンバに負電位を与えるようにした点である。
【００５８】
この例のプラズマエッチング装置３８は、図９に示すように、プロセスチャンバ５とバルクプラズマとの電位差を大きくするために、プロセスチャンバ５に負電源２６が接続されている。このような構成にすることによって、プロセスチャンバ５内に発生したパーティクルをプラズマシース内に閉じ込めることができるので、パーティクルが半導体基板に付着するのを防止することができる。これ以外は第１実施例で説明した図１の構成と略同じなので、その詳細な説明を省略する。以下、この理由について、図１０を参照して説明する。
【００５９】
図１０に示すように、プラズマ生成中の垂直方向の静電ポテンシャル分布は、上部電極３９と下部電極４０間のプラズマ領域は正のプラズマポテンシャルＶPを持ち、接地された上部電極３９は０電位、高周波電源１１が接続される下部電極４０は負電位を持つ。一般に用いられるプロセス条件では、下部電極４０上の半導体基板表面が自己バイアス電位ＶDCとして（−２００〜−３００Ｖ）の値をとる。一方、水平方向の静電ポテンシャル分布に関しては、一般のプラズマを用いる半導体製造装置はプロセスチャンバ５を接地して電位を０にしている。
【００６０】
図９に示すように、プロセスチャンバ５の壁に負の電位を印加することで、正のプラズマポテンシャルＶPとの電位差が大きくなる。つまり、プロセスチャンバ５の壁とプラズマ領域の間のシース領域の電場が強くなり、このシース領域を落下する正に帯電したパーティクルは、プラズマ領域に入りにくくなって、シース内に閉じ込めることができる。
【００６１】
このように、この例によれば、パーティクルをプラズマシース内に閉じ込めることができるので、パーティクルが半導体基板に付着するのを防止することができる。
【００６２】
◇第７実施例
図１１は、この発明の第７実施例であるプラズマエッチング装置の構成を示す図である。この第７実施例のプラズマエッチング装置の構成が、前述の第１実施例のそれと大きく異なるところは、プラズマエッチング装置の内部に用いられている構成部品を、プロセスチャンバ内に堆積される反応生成物と誘電率が近い材料により構成するようにした点である。
【００６３】
この例のプラズマエッチング装置４１は、図１１に示すように、プラズマエッチング装置４１の内部に用いられているゲートバルブ４の表面部４Ａ、プロセスチャンバ５の壁面部５Ａ、ステージ６の周囲部６Ａ、カソード電極７の表面部７Ａ、アノード電極８の表面部８Ａ等の構成部品が、プロセスチャンバ５内に堆積される反応生成物と誘電率が近い材料により構成されている。例えば反応生成物としてレジストのように炭素を含む成分が堆積され易い例では、上部構成部品としては溶融石英を用いて構成される。このように構成することにより、構成部品に堆積した反応生成物の膜の剥離を防止して、パーティクルの発生を減少させることができる。以下、この理由について説明する。
【００６４】
「電磁気学現象理論」（昭和５０年８月２０日、丸善株式会社発行、竹山説三著）第１３０頁には、電界内にある誘電体に単位体積あたりに加わる力Ｆが、次式で表されている。
Ｆ＝ρＥ−（１／２）Ｅ２ｇｒａｄε＋（１／２）ｇｒａｄ（（Ｅ２ｍ（ｄε／ｄｍ））
ここで、ρ：真電荷密度、
Ｅ：電場
ε：誘電率
ｍ：質量密度
【００６５】
上記式をプラズマエッチング装置に適用すると、一般に真電荷の移動は少ないので、上記力Ｆは、上記式における第二項〔（１／２）Ｅ２ｇｒａｄε〕及び第三項〔（１／２）ｇｒａｄ（（Ｅ２ｍ（ｄε／ｄｍ））〕に大きく依存する。
ここで、第二項は、誘電率が変化する場所に電場が存在したときに誘電体に加わる力、つまり、プラズマ周囲で上部電極及び下部電極近傍、あるいはプロセスチャンバ壁近傍に形成されるシースにおいて、プロセスチャンバ内部品とその上に堆積した反応生成物の膜の間に加わる力である。誘電率の変化が小さい、すなわち、プロセスチャンバ内部品と反応生成物との誘電率の差が小さければ、第二項は小さくなるので、反応生成物の膜に加わる力が小さくなって、反応生成物の膜の剥離、あるいは破損が起きにくくなる。ここで、反応生成物と誘電率が近い材料を用いる構成部品は、パーティクルの発生状況から見て処理する半導体基板の周囲の構成部品のみ、例えばステージ６の周囲部６Ａ、アノード電極８の表面部８Ａのみを対象にしても効果的である。
【００６６】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００６７】
◇第８実施例
この発明の第８実施例のプラズマエッチング装置の構成が、上述の第７実施例のそれと大きく異なるところは、プラズマエッチング装置の内部に用いられている構成部品を、プロセスチャンバ内に堆積される反応生成物と弾性率が近い材料により構成するようにした点である。
【００６８】
この例のプラズマエッチング装置は、図１１と略同様な構成において、プラズマエッチング装置の内部に用いられているゲートバルブ４の表面部４Ａ、プロセスチャンバ５の壁面部５Ａ、ステージ６の周囲部６Ａ、カソード電極７の表面部７Ａ、アノード電極８の表面部８Ａ等の構成部品が、プロセスチャンバ５内に堆積される反応生成物と弾性率が近い材料により構成されている。このように構成することにより、構成部品に堆積した反応生成物の膜の剥離を防止して、パーティクルの発生を減少させることができる。以下、この理由について説明する。
【００６９】
第７実施例のプラズマエッチング装置においても説明したように、プラズマエッチング装置では、一般に真電荷の移動は少ないので、上記力Ｆは、上記式における第二項〔（１／２）Ｅ２ｇｒａｄε〕及び第三項〔（１／２）ｇｒａｄ（（Ｅ２ｍ（ｄε／ｄｍ））〕に大きく依存する。
ここで、第三項は、誘電体が力の作用の下に歪を受けて、質量密度とともに誘電率が変化する場所に電場が存在したときに生ずる力で、ここでは力の大きさは、チャンバ内部品と反応生成物の弾性率の差によって決まる。プロセスチャンバ内部品と反応生成物との弾性率の差が小さければ、第三項は小さくなるので、反応生成物の膜に加わる力が小さくなって、反応生成物の膜の剥離、あるいは破損が起きにくくなる。
【００７０】
このように、この実施例によっても、第７実施例において述べたのと略同様な効果を得ることができる。
【００７１】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、プラズマ装置の具体例としてはプラズマエッチング装置に例をとって説明したが、これに限らず、プラズマＣＶＤ装置、プラズマスパッタリング装置等の他のプラズマ装置にも適用することができる。また、半導体装置の製造方法としては、ＤＲＡＭの配線を形成する場合に例をあげて説明したが、これに限らず、絶縁膜や導電膜から成る薄膜あるいは半導体基板自身を所望の形状に加工するような用途であれば、すべてのプロセス処理に適用することができる。また、各実施例で示した高周波電力の値、印加時間等は一例を示したものであり、目的、用途等に応じて適宜に変更することができる。
【００７２】
また、第６、第７及び第８実施例の変形例として、メンテナンスを容易にするためにプロセスチャンバの内部に着脱自在に装着されるライナーに対して、負電源を接続するようにしてもよい。このライナーはプロセスチャンバと同様に、一般にアルミニウムにより構成されているので、負電源をプロセスチャンバに直接接続した場合と、略同様な効果を得ることができる。また、第７及び第８実施例の変形例として、プラズマエッチング装置の内部に用いられている構成部品を、プロセスチャンバ内に堆積される反応生成物と誘電率及び弾性率が近い材料により構成するようにしても、第７及び第８実施例と略同様な効果を得ることができる。また、各実施例は単独で実施する以外に、適宜に組み合わせて実施することができ、このようにすることでプロセスチャンバ内で発生したパーティクルの半導体基板への付着の抑制効果を相乗的に得ることができる。
【００７３】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、半導体基板をプロセスチャンバ内に保持したままで複数のプロセス処理を施す場合、それぞれのプロセス処理に応じてその都度高周波電力の大きさを切り替えて、複数のプロセス処理を連続した複数のステップで行うようにしたので、途中工程で高周波電力が０になることはないので、プロセスチャンバ内のパーティクルが落下する度合いはきわめて小さくなる。
したがって、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、半導体基板に付着するパーティクルの発生を抑制し、また発生しても半導体基板に付着するパーティクル数を抑制してパーティクルの影響を低減することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造方法の実施に用いられるプラズマエッチング装置の構成を示す図である。
【図２】同プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図３】同半導体装置の製造方法を工程順に示す工程図である。
【図４】同半導体装置の製造方法を工程順に示す工程図である。
【図５】この発明の第２実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図６】この発明の第３実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図７】この発明の第４実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図８】この発明の第５実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図９】この発明の第６実施例であるプラズマエッチング装置の構成を示す図である。
【図１０】プラズマを用いた一般的な半導体製造装置内のプラズマ生成中の垂直方向の静電ポテンシャル分布を概略的に示す図である。
【図１１】この発明の第７実施例であるプラズマエッチング装置の構成を示す図である。
【図１２】この発明の前提であるパーティクルの観測に用いたパーティクルモニタリングシステムの構成を概略的に示す図である。
【図１３】同パーティクルモニタリングシステムを稼働する場合の各種パラメータ（縦軸）と時間（横軸）との関係を示す図である。
【図１４】同パーティクルモニタリングシステムで観測したエッチング処理開始直後の時点において発生したパーティクルの挙動を示す写真である。
【図１５】同パーティクルモニタリングシステムで観測したエッチング処理停止直後の時点において発生したパーティクルの挙動を示す写真である。
【図１６】従来の半導体装置の製造方法において、プラズマエッチング装置を用いてプロセス処理を行う場合の高周波電力の経時的な変化を示す図である。
【図１７】従来の半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【符号の説明】
１ 処理用ガスの導入口
２ 排気口
３ 半導体基板
４ ゲートバルブ
４Ａ ゲートバルブの表面部
５ プロセスチャンバ
５Ａ プロセスチャンバの壁面部
６ ステージ
６Ａ ステージの周囲部
７ カソード電極
７Ａ カソード電極の表面部
８ アノード電極
８Ａ アノード電極の表面部
９ シャワーヘッド
１０、２７、３８、４１ プラズマエッチング装置
１１ 静電吸着電源
１２ 高周波電源
１３ 高周波電力制御手段
１５ 第１の絶縁膜
１６ 第１の金属膜
１７ 第２の金属膜
１８ 第３の金属膜
１９ 第２の絶縁膜
２０ フォトレジスト膜
２１Ａ〜２１Ｄ プロセス処理を行うステップ
２２Ａ〜２２Ｄ、２３Ａ〜２３Ｃ、２４、２５ 補助ステップ
２６ 負電源
２８ プロセスチャンバ
２９ トランスファチャンバ
３０ パーティクルモニタリングシステム
３１ レーザー光源
３２ 光学系
３３ ＣＣＤカメラ
３４ 半導体製造装置制御盤
３５ 信号処理装置
３６ コンピュータ
３９ 上部電極
４０ 下部電極
【発明の属する技術分野】
この発明は、半導体装置の製造方法及び半導体製造装置に係り、詳しくは、プラズマを利用して複数のプロセス処理を施して半導体装置を製造する場合、プロセス処理時に発生するパーティクル（異物粒子）の影響を低減するようにした半導体装置の製造方法及び半導体製造装置に関する。
【０００２】
【従来の技術】
マイクロプロセッサやメモリ等のＬＳＩ（大規模集積回路）で代表される半導体装置を製造する場合、半導体基板上に各種の絶縁膜や導電膜から成る薄膜を形成する工程や、形成した薄膜あるいは半導体基板自身を所望の形状に加工する工程等の複数のプロセス処理が必要になる。このようなプロセス処理を実施する場合、最近ではプラズマ技術を利用したプラズマエッチング装置、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置、プラズマスパッタリング装置等の複数の半導体製造装置が用いられている。
【０００３】
例えば半導体基板上に形成した薄膜を所望の形状に加工する工程では、薄膜の必要な領域をレジスト膜でマスクした状態で、半導体基板をプラズマエッチング装置のプロセスチャンバ内に移送してプラズマエッチングが行われる。プロセスチャンバ内には半導体基板を載置する下部電極とこれに対向するように上部電極とが設けられており、プロセスチャンバ内にエッチングガスを導入するとともに下部電極に高周波数電圧を印加することにより、プロセスチャンバ内で放電を起こしてエッチングガスをプラズマ化させて、レジストでマスクされていない領域の薄膜をエッチングする。
【０００４】
図１６は、上述の従来の半導体装置の製造方法において、プラズマエッチング装置を用いてプロセス処理を行う場合の高周波電力の経時的な変化を示す図である。同図から明らかなように、時刻ｔ１で電力Ｐ１の高周波電力の印加を開始して、この電力Ｐ１を一定時間維持した後、時刻ｔ２で高周波電力の印加を停止する。ここで、プラズマの発生の度合いは略高周波電力により支配されるが、実際にプラズマを発生させるには、プラズマ発生用ガスの導入量、プロセスチャンバ内圧力等の他の条件も加えられる。
【０００５】
ところで、上述したようにプラズマエッチング装置を用いて薄膜のプラズマエッチングを行った場合、プロセスチャンバ内に反応生成物等が堆積し、これらが剥離してパーティクルとして半導体基板上に付着して基板を汚染する。このような剥離パーティクルは、各種のプラズマ装置を用いてプロセス処理を施す場合でも同様に発生する。例えば、半導体基板をプラズマＣＶＤ装置へ移送してプラズマＣＶＤ処理を施す場合、あるいは半導体基板をプラズマスパッタ装置へ移送してプラズマスパッタ処理を施す場合等においても、エッチング処理時と同様にパーティクルが発生する。また、このような処理においては、それぞれのプラズマ装置に半導体基板を移送する毎に、図１６に示したような内容の処理を繰り返すために、パーティクルの発生数はさらに増加するようになる。したがって、各種のプロセス処理を繰り返して半導体装置を製造する場合、パーティクルの影響を受けて歩留まりが低下するようになる。
【０００６】
このため、プラズマを利用して複数のプロセス処理を施して半導体装置を製造する場合、従来から、半導体基板を共通のプラズマ装置のプロセスチャンバ内に保持したままで、それぞれのプロセス処理に応じてその都度高周波電力の大きさを切り替えて、複数のプロセス処理を連続した複数のステップで行うことが考えられている。図１７は、このような半導体装置の製造方法におけるプロセス処理方法を概略的に示す図である。同半導体装置の製造方法では、図１７に示すように、時刻ｔ１から時刻ｔ２の時間では電力Ｐ１の高周波電力を下部電極に印加してプロセス処理Ａを行い、時刻ｔ３から時刻ｔ４の時間では電力Ｐ２の高周波電力を下部電極に印加してプロセス処理Ｂを行い、時刻ｔ５から時刻ｔ６の時間では電力Ｐ３の高周波電力を下部電極に印加してプロセス処理Ｃを行い、時刻ｔ７から時刻ｔ８の時間では電力Ｐ４の高周波電力を下部電極に印加してプロセス処理Ｄを行って、複数のプロセス処理を連続した複数のステップで行うようにしている。
【０００７】
【発明が解決しようとする課題】
ところで、従来の半導体装置の製造方法では、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、それぞれのステップ毎に高周波電力を０から立ち上げて印加することを繰り返しているので、パーティクルの影響を低減するのが困難である、という問題がある。
すなわち、従来の半導体装置の製造方法では、複数のプロセス処理を連続した複数のステップで行う場合、それぞれのステップ毎に高周波電力のオン、オフを繰り返しているので、その都度放電が停止されることになる。プロセスチャンバを構成している各部品から剥離したパーティクルは正に帯電しているので、プラズマ放電中はそのパーティクルは上部電極近傍やプロセスチャンバ壁近傍のシースに閉じ込められているが、放電が停止してプラズマが消えるとパーティクルは負の自己バイアス電位を持つ半導体基板に引き寄せられて付着する。ステップの変わり目に半導体基板に落下したパーティクルは、次のステップの処理で欠陥を形成する可能性がある。
【０００８】
また、ステップの変わり目毎に高周波電力を０から高電力、あるいは高電力から０へ急激に変化させることを繰り返すことで、プロセスチャンバ内に付着した反応生成物の膜に応力が加わり、割れて剥離することでパーティクルが発生し易くなる。特に、半導体基板の近くで発生したパーティクルは、放電中でも半導体基板の負の自己バイアス電位に引き寄せられて付着する。ステップの途中で半導体基板に付着したパーティクルは、このステップの処理、あるいは次のステップの処理で欠陥を形成する可能性がある。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、半導体基板に付着するパーティクルの発生を抑制し、また発生しても半導体基板に付着するパーティクル数を抑制してパーティクルの影響を低減することができるようにした半導体装置の製造方法及び半導体製造装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、プロセス処理すべき半導体基板が内部に載置されるプロセスチャンバと電極とを備え、前記プロセスチャンバ内にプロセスガスを導入すると共に、前記電極に高周波電力を印加して前記プロセスチャンバ内にプラズマを発生させて前記半導体基板に所望のプラズマ処理を施すように構成されるプロセス処理装置に係り、前記半導体基板を前記プロセスチャンバ内に保持したままで高周波電力の異なる複数のプロセス処理を連続して実行する際に、前記プラズマの発生を継続したまま前記複数のプロセス処理を実行し、先行するプロセス処理が終了した後、続いて実行されるプロセス処理が開始される前に、前記先行するプロセス処理の高周波電力と前記続いて実行されるプロセス処理の高周波電力との中間値の高周波電力を前記電極に印加する高周波電力制御手段と、前記プロセスチャンバと該プロセスチャンバ内に形成されるプラズマとの間の電位差を、該プロセスチャンバ内に存在するパーティクルを該プロセスチャンバ内に載置された半導体基板に付着させない程度の大きさにする電位付与手段とを備えてなることを特徴としている。
【００１１】
また、請求項２記載の発明は、プロセス処理すべき半導体基板が内部に載置されるプロセスチャンバと電極とを備え、前記プロセスチャンバ内にプロセスガスを導入すると共に、前記電極に高周波電力を印加して前記プロセスチャンバ内にプラズマを発生させて前記半導体基板に所望のプラズマ処理を施すように構成されるプロセス処理装置に係り、前記半導体基板を前記プロセスチャンバ内に保持したままで高周波電力の異なる複数のプロセス処理を連続して実行する際に、前記プラズマの発生を継続したまま前記複数のプロセス処理を実行し、先行するプロセス処理が終了した後、続いて実行されるプロセス処理が開始される前に、前記先行するプロセス処理の高周波電力から前記続いて実行されるプロセス処理の高周波電力へとなだらかに変化する高周波電力を前記電極に印加する高周波電力制御手段と、前記プロセスチャンバと該プロセスチャンバ内に形成されるプラズマとの間の電位差を、該プロセスチャンバ内に存在するパーティクルを該プロセスチャンバ内に載置された半導体基板に付着させない程度の大きさにする電位付与手段とを備えてなることを特徴としている。
【００１２】
また、請求項３記載の発明は、請求項１又は請求項２に記載の半導体基板のためのプラズマ処理装置に係り、前記電位差付与手段は、前記プロセスチャンバに負電位を与える負電源であることを特徴としている。
【００２４】
【発明の前提】
まず、この発明の完成のきっかけとなった観測結果について説明する。
この出願に係る発明者は、半導体製造装置の一種であるプラズマエッチング装置のプロセスチャンバ内でのパーティクルの発生及び発生したパーティクルの挙動について観測することにより、後述するような観測結果を得た。
図１２は、パーティクルの観測に用いたパーティクルモニタリングシステムの構成を概略的に示す図である。同パーティクルモニタリングシステム３０は、同図に示すように、半導体基板のエッチング処理を施すプロセスチャンバ２８と、プロセスチャンバ２８に半導体基板を搬入するトランスファチャンバ２９とを有するプラズマエッチング装置（半導体製造装置）２７のプロセスチャンバ２８にレーザー光を照射して、レーザー光散乱法によりパーティクルの挙動を観測するように構成されている。
【００２５】
同パーティクルモニタリングシステム３０は、レーザー光源３１と、レーザー光源３１からのレーザー光をプロセスチャンバ２８に照射する光学系３２と、プロセスチャンバ２８内を撮影するＣＣＤカメラ３３と、各種の観測条件を設定する半導体製造装置（この例ではプラズマエッチング装置）制御盤３４と、半導体製造装置制御盤３４からの各種信号を処理する信号処理装置３５と、構成全体の制御を行うコンピュータ３６とを備えている。
【００２６】
図１３は、パーティクルモニタリングシステム３０を稼働する場合の各種パラメータ（縦軸）と時間（横軸）との関係を示す図である。半導体製造装置制御盤３４からは、図１３に示すように、処理用の高周波電力（ＲＦ Ｐｏｗｅｒ）、チャンバ内圧力（Ｐｒｅｓｓｕｒｅ）、処理用ガス（例えば六弗化硫黄（ＳＦ６））流量（Ｆｌｏｗ Ｒａｔｅ）、半導体基板の搬入用のゲートバルブの開度（Ｉｓｏｌａｔｉｏｎ Ｖａｌｖｅ）、冷却用のヘリウムガス流量（Ｈｅ Ｆｌｏｗ Ｒａｔｅ）、静電吸着電圧（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｃｈｕｃｋｉｎｇ Ｖｏｌｔａｇｅ：ＥＳＣ電圧）、静電吸着電流（ＥＳＣ電流）、ステージの上昇位置（Ｓｔａｇｅ ｕｐ）等のパラメータからの各種信号が、信号処理装置３５を介してコンピュータ３６に入力される。ここで、プロセスチャンバ２８内で散乱されたレーザー光をＣＣＤカメラ３３で検出することにより、プロセスチャンバ２８内のパーティクルの個数が測定される。
【００２７】
図１３において、●印は、エッチング処理時にプロセスチャンバ２８内に発生したパーティクルを示している。パーティクルは、同図から明らかなように、高周波電力を印加し、エッチング処理を開始した直後（２５〜４０秒後）の時点で多く発生している。また、高周波電力の印加を停止し、エッチング処理を停止した直後（１０３〜１０５秒後）の時点で多く発生している。
【００２８】
図１４は、上述のエッチング処理開始直後の時点において発生したパーティクルの挙動を示す写真である。同図からは、半導体基板（ウエハ）の周辺部から飛び上がるように発生したパーティクルが観測される。これらのパーティクルは、チャンバ内部品に堆積した絶縁膜や導電膜から成る薄膜に応力がかかることによって、剥離し発生すると推定される。半導体基板の周辺部に発生したパーティクルは、図１４から明らかなように、放物線を描くようにして半導体基板上に飛来してきて付着するのが確認された。パーティクルがこのような運動をするのは、静電気力等の作用によるものと考えられる。以下、これについて説明する。
【００２９】
プラズマを用いた半導体製造装置では、接地された上部電極をアノード電極、高周波電圧が印加される下部電極がカソード電極とした構造が多く用いられている。半導体基板は、通常、絶縁物に覆われた下部電極上に載置される。半導体基板の周囲には、プラズマが半導体基板の上部のみに制限して発生するように、絶縁体であるセラミックリングが配置されている。
【００３０】
後述するように、図１０は、プラズマを用いた一般的な半導体製造装置内のプラズマ生成中の垂直方向の静電ポテンシャル分布を概略的に示す図である。接地された上部電極３９は０電位になっていて、高周波電源１２が接続される下部電極４０は負電位になっている。上部電極３９と下部電極４０との間の空間領域にはプラズマが生成され、このプラズマ領域は正電位になっている。典型的な半導体製造装置において、上部電極３９及び下部電極４０の近傍には、電位が急激に変化するシース領域が存在する。
上記半導体製造装置を用いて、半導体基板の処理を繰り返すうちに、セラミックリング上に反応生成物等が堆積して薄膜が形成される。ところで、静電場内にある誘電体にはマックスウエル（Maxwell）の応力と呼ばれる力が作用することが知られている。プラズマ放電を開始すると、反応生成物の堆積薄膜は前述のような電場中に置かれ、誘電体であるセラミックリングの誘電率あるいは弾性率もしくはその両方の差によってマックスウエルの応力が加わり、破断及び剥離してパーティクルが発生する。発生したパーティクルは、下部電極近傍のカソードシース内を移動するうち、正イオンが衝突することによって正に帯電する。
【００３１】
一方、半導体基板表面には、高周波電力を印加したときの電子と正イオンの移動度の違いによって、負のセルフバイアス電位が自然に発生する。カソードシースで正に帯電したパーティクルは、負のセルフバイアス電位を有する半導体基板上に静電気力の作用によって引き寄せられるため、前述したように、放物線を描くように飛来するパーティクルの運動が生ずるものと考えられる。
【００３２】
また、図１５は、上述のエッチング処理停止直後の時点において発生したパーティクルの挙動を示す写真である。上部電極から剥離したパーティクルがアノードシース内で正に帯電し、バルクプラズマに反発されてプラズマの外側を落下して、処理停止に伴ってプラズマが消滅した瞬間に負のセルフバイアス電位を有する半導体基板上に、静電気力の作用によって引き寄せられるのが確認された。
【００３３】
【発明の実施の形態】
以下、図面を参照して、上述の観測結果に基づいて、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である半導体装置の製造方法の実施に用いられるプラズマエッチング装置の構成を示す図、図２は同プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図、図３及び図４は同半導体装置の製造方法を工程順に示す工程図である。
この例の半導体装置の製造方法の実施に用いられるプラズマエッチング装置１０は、図１に示すように、上部位置に設けられたプラズマエッチング用ガスの導入口１、下部位置に設けられた排気口２及び側部位置に設けられて被処理体である半導体基板３を通過させるためのゲートバルブ４を有するプロセスチャンバ５と、プロセスチャンバ５内に設けられて半導体基板３をステージ６を介して載置するカソード電極７及びカソード電極７と対向するように設けられたアノード電極８と、カソード電極７にガスを導くシャワーヘッド９と、ステージ６に接続された静電吸着電源１１と、カソード電極７に接続された高周波電源１２と、高周波電源１２から出力される高周波電力を所望の電力となるように制御する高周波電力制御手段１３とを備えている。アノード電極８は接地される。ここで、プロセスチャンバ５は、熱伝導性にすぐれ、かつ重金属等の有害物質を排出しない等の特長を有するアルミニウム（Ａｌ）が用いられる。
【００３４】
次に、図２乃至図４を参照して、この例の半導体装置の製造方法を工程順に説明する。なお、この例ではＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の配線の途中構造を製造する例で説明する。
まず、図３（ａ）に示すように、シリコン酸化膜から成る第１の絶縁膜１５、チタン（Ｔｉ）膜から成る第１の金属膜１６、チタン窒化（ＴｉＮ）膜から成る第２の金属膜１７、タングステンから成る第３の金属膜１８、シリコン酸化膜から成る第２の絶縁膜１９を順次に形成した半導体基板３を用意する。ここで、第１及び第２の金属膜１６、１７はバリア膜を形成するために用いられ、第３の金属膜１８はビアプラグを形成するために用いられている。次に、周知のフォトリソグラフィ法により、半導体基板３上のプロセス処理しない領域にフォトレジスト膜２０を形成する。次に、半導体基板３を、図１のプラズマエッチング装置１０のプロセスチャンバ５内のカソード電極７上のステージ６上に載置して、半導体基板３を静電吸着源１１により吸着する。
【００３５】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ１〜時刻ｔ２に第１のプロセス処理を行うための第１のステップ２１Ａを設定する。この第１のステップ２１Ａは、例えば高周波電力Ｐ１を７８０〜８２０Ｗ、時間Ｔ１を５５〜６５秒に設定する。これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２を導入する。これにより、図３（ｂ）に示すように、第１のステップ２１Ａにおいて第１のプロセス処理として、フォトレジスト膜２０をマスクとした第２の絶縁膜１９の選択的なエッチングを行う。
【００３６】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ２〜時刻ｔ３に第２のプロセス処理を行うための第２のステップ２１Ｂを設定する。この第２のステップ２１Ｂは、例えば高周波電力Ｐ２を５８０〜６２０Ｗ、時間Ｔ２を１８〜２２秒に設定する。これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２と０２との混合ガスを導入する。これにより、図３（ｃ）に示すように、第２のステップ２１Ｂにおいて第２のプロセス処理として、フォトレジスト膜２０を共通のマスクとした第３の金属１８の選択的なエッチングを行う。ここで、第１のステップ２１Ａから第２のステップ２１Ｂへの移行は、連続して行われるので、途中工程で高周波電力が０になることはないので、図１５を参照して説明した観測結果のように、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。また、第１及び第２のステップ２１Ａ、２１Ｂ間で、高周波電力の変化は小さくなるため、パーティクルの発生も抑制される。
【００３７】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ３〜時刻ｔ４に第３のプロセス処理を行うための第３のステップ２１Ｃを設定する。この第３のステップ２１Ｃは、例えば高周波電力Ｐ３を６４０〜６６０Ｗ、時間Ｔ３を２８〜３２秒に設定する。また、これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２と０２との混合ガスを導入する。これにより、図４（ｄ）に示すように、第３のステップ２１Ｃにおいて第３のプロセス処理として、フォトレジスト膜２０を共通のマスクとした第２の金属１７の選択的なエッチングを行う。ここで、第２のステップ２１Ｂから第３のステップ２１Ｃへの移行は、連続して行われるので、正に帯電したパーティクルは正のプラズマポテンシャルを避けるように落下し、図１５を参照して説明した観測結果のように、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。また、第２及び第３のステップ２１Ｂ、２１Ｃ間で、高周波電力の変化は小さくなるため、パーティクルの発生も抑制される。
【００３８】
次に、図２に示すように、プラズマエッチング装置１０の高周波電力制御手段１３により高周波電源１２を制御して、時刻ｔ４〜時刻ｔ５に第４のプロセス処理を行うための第４のステップ２１Ｄを設定する。この第４のステップ２１Ｄは、例えば高周波電力Ｐ４を３９０〜４１０Ｗ、時間Ｔ４を２８〜３２秒に設定する。また、これとともにプロセスチャンバ５内に導入口１からエッチングガスとして例えばＮ２を導入する。これにより、図４（ｅ）に示すように、第４のステップ２１Ｄにおいて第４のプロセス処理として、フォトレジスト膜２０を共通のマスクとした第１の金属膜１６の選択的なエッチングを行う。
以上の工程によって、ＤＲＡＭの配線の途中構造が製造される。
ここで、第３のステップ２１Ｃから第４のステップ２１Ｄへの移行は、連続して行われるので、正に帯電したパーティクルは正のプラズマポテンシャルを避けるように落下し、図１５を参照して説明した観測結果のように、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。また、第３及び第４のステップ２１Ｃ、２１Ｄ間で、高周波電力の変化は小さくなるため、パーティクルの発生も抑制される。
【００３９】
上述したようにＡｌから成るプロセスチャンバ５を備えたプラズマエッチング装置１０を用いてエッチング処理を行う場合、エッチングガスとして弗素（Ｆ）を含んだ（ＣＦ４）、（ＳＦ６）等のエッチングガスを用いると、ＦとＡｌとが反応して弗化アルミニウムのパーティクルが形成され易くなって、プロセスチャンバ５内に存在するパーティクルが増加するようになるので、エッチングガスとして弗素を用いることは望ましくない。したがって、この例のそれぞれのプロセス処理で用いたように、弗素以外のエッチングガスを用いることが望ましい。このようなエッチングガスとしては、例示した窒素及び酸素以外にも、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン等の不活性元素を用いることにより、略同様な効果を得ることができる。
【００４０】
このように、この例の構成によれば、半導体基板３をプロセスチャンバ５内に保持したままで第１〜第４のプロセス処理を施す場合、それぞれのプロセス処理に応じてその都度高周波電力Ｐ１〜Ｐ４の大きさを切り替えて、第１〜第４のプロセス処理を連続した第１〜第４のステップ２１Ａ〜２１Ｄで行うようにしたので、途中工程で高周波電力が０になってプラズマポテンシャルが０になることはなく、正に帯電したパーティクルは正のプラズマポテンシャルを避けるように落下し、プロセスチャンバ５内のパーティクルが落下する度合いはきわめて小さくなる。
したがって、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、半導体基板に付着するパーティクルの発生を抑制し、また発生しても半導体基板に付着するパーティクル数を抑制することができる。
【００４１】
◇第２実施例
図５は、この発明の第２実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの隣接するステップ間に、電力の大きさが上記隣接するステップのそれぞれの電力の大きさの中間値をとる補助ステップを挿入するようにした点である。
【００４２】
この例の半導体装置の製造方法は、図５に示すように、第１のプロセス処理〜第４のプロセス処理に対応した第１のステップ２１Ａ〜第４のステップ２１Ｄにおいて、隣接する第１のステップ２１Ａと第２のステップ２１Ｂとの間に第１のステップ２１Ａの電力Ｐ１と第２のステップ２１Ｂの電力Ｐ２との中間値Ｐ５をとる第１の補助ステップ２２Ａを挿入する。また、隣接する第２のステップ２１Ｂと第３のステップ２１Ｃとの間に第２のステップ２１Ｂの電力Ｐ２と第３のステップ２１Ｃの電力Ｐ３との中間値Ｐ６をとる第２の補助ステップ２２Ｂを挿入する。さらに、隣接する第３のステップ２１Ｃと第４のステップ２１Ｄとの間に第３のステップ２１Ｃの電力Ｐ３と第４のステップ２１Ｄの電力Ｐ４との中間値Ｐ７をとる第３の補助ステップ２２Ｃを挿入する。ここで、第１の補助ステップ２２Ａは、例えば高周波電力Ｐ５を６８０〜７２０Ｗ、時間Ｔ５を１〜５秒に設定し、第２の補助ステップ２２Ｂは、例えば高周波電力Ｐ６を６２０〜６３０Ｗ、時間Ｔ６を１〜５秒に設定し、第３の補助ステップ２２Ｃは、例えば高周波電力Ｐ７を５００〜５５０Ｗ、時間Ｔ７を１〜５秒に設定する。
【００４３】
この例によれば、隣接するそれぞれのステップ間には、各ステップの高周波電力の中間値の補助ステップ２２Ａ〜２２Ｃが挿入されているので、各ステップ間の移行は補助ステップ２２Ａ〜２２Ｃを介して決め細かに連続して行われ、急激なプラズマポテンシャルの変化によってパーティクルにかかる力のバランスが崩れることを防ぎ、プロセスチャンバ５内のパーティクルが落下する度合いは第１実施例の場合よりもより小さくなる。
【００４４】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４５】
◇第３実施例
図６は、この発明の第３実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの隣接するステップ間に、電力の大きさが隣接するステップのそれぞれの電力の間でなだらかに変化する補助ステップを挿入するようにした点である。
【００４６】
この例の半導体装置の製造方法は、図６に示すように、第１のプロセス処理〜第４のプロセス処理に対応した第１のステップ２１Ａ〜第４のステップ２１Ｄにおいて、隣接する第１のステップ２１Ａと第２のステップ２１Ｂとの間に第１のステップ２１Ａの電力Ｐ１と第２のステップ２１Ｂの電力Ｐ２との間でなだらかに変化する第１の補助ステップ２３Ａを挿入する。また、隣接する第２のステップ２１Ｂと第３のステップ２１Ｃとの間に第２のステップ２１Ｂの電力Ｐ２と第３のステップ２１Ｃの電力Ｐ３との間でなだらかに変化する第２の補助ステップ２３Ｂを挿入する。さらに、隣接する第３のステップ２１Ｃと第４のステップ２１Ｄとの間に第３のステップ２１Ｃの電力Ｐ３と第４のステップ２１Ｄの電力Ｐ４との間でなだらかに変化する第３の補助ステップ２３Ｃを挿入する。ここで、第１〜第３の補助ステップ２３Ａ〜２３Ｃの各時間Ｔ８〜Ｔ１０はそれぞれ１〜５秒に設定する。
【００４７】
この例によれば、隣接するそれぞれのステップ間には、各ステップの高周波電力間でなだらかに変化する補助ステップ２３Ａ〜２３Ｃが挿入されているので、各ステップ間の移行は補助ステップ２３Ａ〜２３Ｃを介して決め細かに連続して行われ、急激なプラズマポテンシャルの変化によってパーティクルにかかる力のバランスが崩れることを防ぎ、プロセスチャンバ５内のパーティクルが落下する度合いは第１実施例の場合よりもより小さくなる。
【００４８】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４９】
◇第４実施例
図７は、この発明の第４実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの最初のステップの前に、電力の大きさが０から上記最初のステップの電力の間でなだらかに増加する補助ステップを挿入するようにした点である。
【００５０】
この例の半導体装置の製造方法は、図７に示すように、第１のプロセス処理に対応した第１のステップ２１Ａの前に、電力の大きさが０から第１のステップ２１Ａのステップの電力Ｐ１の間でなだらかに増加する補助ステップ２４を挿入する。ここで、補助ステップ２４の時間Ｔ１１は２０〜３０秒に設定する。
【００５１】
この例によれば、最初の第１のステップ２１Ａの前に、電力の大きさが０から第１のステップ２１Ａのステップの電力Ｐ１の間でなだらかに増加する補助ステップ２４が挿入されているので、図１４を参照して説明した観測結果のように、特に半導体基板の周辺部から飛来してきたパーティクルが、半導体基板へ付着するのを防止することができる。
すなわち、前述した観測結果から、最初のステップの高周波電力の印加開始時に、半導体基板の周囲に接地された絶縁物上の薄膜にマックスウエルの応力が加わり、剥離してパーティクルとなって飛び上がるので、上述のようになだらかに増加する補助ステップ２４を挿入することにより、薄膜に加わる応力の変動をなだらかにして剥離を防止し、パーティクルの発生を減少させることができる。
【００５２】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、特に半導体基板の周辺部から飛び上がるパーティクルの半導体基板への付着を防止することができる。
【００５３】
◇第５実施例
図８は、この発明の第５実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。この例の半導体装置の製造方法の構成が、上述した第４実施例の半導体装置の製造方法の構成と大きく異なるところは、複数のステップの最後のステップの後に、電力の大きさが最後のステップの電力よりも増加する補助ステップを挿入するようにした点である。
【００５４】
この例の半導体装置の製造方法は、図８に示すように、第４のプロセス処理に対応した第４のステップ２１Ｄの後に、電力の大きさが最後のステップである第４のステップ２１Ｄのステップの電力Ｐ４よりも増加する補助ステップ２５を挿入する。ここで、補助ステップ２５の電力Ｐ８は９００〜１１００Ｗ、時間Ｔ１２は１〜５秒に設定する。
【００５５】
この例によれば、最後の第４のステップ２１Ｄの後に、電力の大きさが第４のステップ２１Ｄのステップの電力Ｐ４よりも増加する補助ステップ２５が挿入されているので、図１５を参照して説明した観測結果のように、特に放電を停止する前にパーティクルを周辺部に弾き飛ばすことができる。それゆえ、放電終了時に大量に発生するパーティクルが半導体基板に付着するのを防止することができる。
すなわち、図１０に示したプラズマポテンシャルＶＰは、印加した電力が大きくなると増加する。したがって、補助ステップ２５では、正に帯電した剥離パーティクルは、正のプラズマポテンシャルによってより大きな静電的反発力を受けるので、シース領域に閉じ込められたまま、プロセスチャンバの壁に向かって高速で飛来する。プラズマの周辺部でも同様に、高いプラズマポテンシャルによって正に帯電したパーティクルは反発され、半導体基板方向に向かうことなく落下し、ガスとともに排気される。このように電力を増加させた補助ステップ２５を挿入することにより、パーティクルを容易に排除することができる。
【００５６】
このように、この実施例によれば、放電終了時に大量に発生するパーティクルが半導体基板に付着するのを防止することができる。
【００５７】
◇第６実施例
図９は、この発明の第６実施例であるプラズマエッチング装置の構成を示す図である。この第６実施例のプラズマエッチング装置の構成が、前述の第１実施例のそれと大きく異なるところは、プロセスチャンバに負電位を与えるようにした点である。
【００５８】
この例のプラズマエッチング装置３８は、図９に示すように、プロセスチャンバ５とバルクプラズマとの電位差を大きくするために、プロセスチャンバ５に負電源２６が接続されている。このような構成にすることによって、プロセスチャンバ５内に発生したパーティクルをプラズマシース内に閉じ込めることができるので、パーティクルが半導体基板に付着するのを防止することができる。これ以外は第１実施例で説明した図１の構成と略同じなので、その詳細な説明を省略する。以下、この理由について、図１０を参照して説明する。
【００５９】
図１０に示すように、プラズマ生成中の垂直方向の静電ポテンシャル分布は、上部電極３９と下部電極４０間のプラズマ領域は正のプラズマポテンシャルＶPを持ち、接地された上部電極３９は０電位、高周波電源１１が接続される下部電極４０は負電位を持つ。一般に用いられるプロセス条件では、下部電極４０上の半導体基板表面が自己バイアス電位ＶDCとして（−２００〜−３００Ｖ）の値をとる。一方、水平方向の静電ポテンシャル分布に関しては、一般のプラズマを用いる半導体製造装置はプロセスチャンバ５を接地して電位を０にしている。
【００６０】
図９に示すように、プロセスチャンバ５の壁に負の電位を印加することで、正のプラズマポテンシャルＶPとの電位差が大きくなる。つまり、プロセスチャンバ５の壁とプラズマ領域の間のシース領域の電場が強くなり、このシース領域を落下する正に帯電したパーティクルは、プラズマ領域に入りにくくなって、シース内に閉じ込めることができる。
【００６１】
このように、この例によれば、パーティクルをプラズマシース内に閉じ込めることができるので、パーティクルが半導体基板に付着するのを防止することができる。
【００６２】
◇第７実施例
図１１は、この発明の第７実施例であるプラズマエッチング装置の構成を示す図である。この第７実施例のプラズマエッチング装置の構成が、前述の第１実施例のそれと大きく異なるところは、プラズマエッチング装置の内部に用いられている構成部品を、プロセスチャンバ内に堆積される反応生成物と誘電率が近い材料により構成するようにした点である。
【００６３】
この例のプラズマエッチング装置４１は、図１１に示すように、プラズマエッチング装置４１の内部に用いられているゲートバルブ４の表面部４Ａ、プロセスチャンバ５の壁面部５Ａ、ステージ６の周囲部６Ａ、カソード電極７の表面部７Ａ、アノード電極８の表面部８Ａ等の構成部品が、プロセスチャンバ５内に堆積される反応生成物と誘電率が近い材料により構成されている。例えば反応生成物としてレジストのように炭素を含む成分が堆積され易い例では、上部構成部品としては溶融石英を用いて構成される。このように構成することにより、構成部品に堆積した反応生成物の膜の剥離を防止して、パーティクルの発生を減少させることができる。以下、この理由について説明する。
【００６４】
「電磁気学現象理論」（昭和５０年８月２０日、丸善株式会社発行、竹山説三著）第１３０頁には、電界内にある誘電体に単位体積あたりに加わる力Ｆが、次式で表されている。
Ｆ＝ρＥ−（１／２）Ｅ２ｇｒａｄε＋（１／２）ｇｒａｄ（（Ｅ２ｍ（ｄε／ｄｍ））
ここで、ρ：真電荷密度、
Ｅ：電場
ε：誘電率
ｍ：質量密度
【００６５】
上記式をプラズマエッチング装置に適用すると、一般に真電荷の移動は少ないので、上記力Ｆは、上記式における第二項〔（１／２）Ｅ２ｇｒａｄε〕及び第三項〔（１／２）ｇｒａｄ（（Ｅ２ｍ（ｄε／ｄｍ））〕に大きく依存する。
ここで、第二項は、誘電率が変化する場所に電場が存在したときに誘電体に加わる力、つまり、プラズマ周囲で上部電極及び下部電極近傍、あるいはプロセスチャンバ壁近傍に形成されるシースにおいて、プロセスチャンバ内部品とその上に堆積した反応生成物の膜の間に加わる力である。誘電率の変化が小さい、すなわち、プロセスチャンバ内部品と反応生成物との誘電率の差が小さければ、第二項は小さくなるので、反応生成物の膜に加わる力が小さくなって、反応生成物の膜の剥離、あるいは破損が起きにくくなる。ここで、反応生成物と誘電率が近い材料を用いる構成部品は、パーティクルの発生状況から見て処理する半導体基板の周囲の構成部品のみ、例えばステージ６の周囲部６Ａ、アノード電極８の表面部８Ａのみを対象にしても効果的である。
【００６６】
このように、この実施例によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００６７】
◇第８実施例
この発明の第８実施例のプラズマエッチング装置の構成が、上述の第７実施例のそれと大きく異なるところは、プラズマエッチング装置の内部に用いられている構成部品を、プロセスチャンバ内に堆積される反応生成物と弾性率が近い材料により構成するようにした点である。
【００６８】
この例のプラズマエッチング装置は、図１１と略同様な構成において、プラズマエッチング装置の内部に用いられているゲートバルブ４の表面部４Ａ、プロセスチャンバ５の壁面部５Ａ、ステージ６の周囲部６Ａ、カソード電極７の表面部７Ａ、アノード電極８の表面部８Ａ等の構成部品が、プロセスチャンバ５内に堆積される反応生成物と弾性率が近い材料により構成されている。このように構成することにより、構成部品に堆積した反応生成物の膜の剥離を防止して、パーティクルの発生を減少させることができる。以下、この理由について説明する。
【００６９】
第７実施例のプラズマエッチング装置においても説明したように、プラズマエッチング装置では、一般に真電荷の移動は少ないので、上記力Ｆは、上記式における第二項〔（１／２）Ｅ２ｇｒａｄε〕及び第三項〔（１／２）ｇｒａｄ（（Ｅ２ｍ（ｄε／ｄｍ））〕に大きく依存する。
ここで、第三項は、誘電体が力の作用の下に歪を受けて、質量密度とともに誘電率が変化する場所に電場が存在したときに生ずる力で、ここでは力の大きさは、チャンバ内部品と反応生成物の弾性率の差によって決まる。プロセスチャンバ内部品と反応生成物との弾性率の差が小さければ、第三項は小さくなるので、反応生成物の膜に加わる力が小さくなって、反応生成物の膜の剥離、あるいは破損が起きにくくなる。
【００７０】
このように、この実施例によっても、第７実施例において述べたのと略同様な効果を得ることができる。
【００７１】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、プラズマ装置の具体例としてはプラズマエッチング装置に例をとって説明したが、これに限らず、プラズマＣＶＤ装置、プラズマスパッタリング装置等の他のプラズマ装置にも適用することができる。また、半導体装置の製造方法としては、ＤＲＡＭの配線を形成する場合に例をあげて説明したが、これに限らず、絶縁膜や導電膜から成る薄膜あるいは半導体基板自身を所望の形状に加工するような用途であれば、すべてのプロセス処理に適用することができる。また、各実施例で示した高周波電力の値、印加時間等は一例を示したものであり、目的、用途等に応じて適宜に変更することができる。
【００７２】
また、第６、第７及び第８実施例の変形例として、メンテナンスを容易にするためにプロセスチャンバの内部に着脱自在に装着されるライナーに対して、負電源を接続するようにしてもよい。このライナーはプロセスチャンバと同様に、一般にアルミニウムにより構成されているので、負電源をプロセスチャンバに直接接続した場合と、略同様な効果を得ることができる。また、第７及び第８実施例の変形例として、プラズマエッチング装置の内部に用いられている構成部品を、プロセスチャンバ内に堆積される反応生成物と誘電率及び弾性率が近い材料により構成するようにしても、第７及び第８実施例と略同様な効果を得ることができる。また、各実施例は単独で実施する以外に、適宜に組み合わせて実施することができ、このようにすることでプロセスチャンバ内で発生したパーティクルの半導体基板への付着の抑制効果を相乗的に得ることができる。
【００７３】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、半導体基板をプロセスチャンバ内に保持したままで複数のプロセス処理を施す場合、それぞれのプロセス処理に応じてその都度高周波電力の大きさを切り替えて、複数のプロセス処理を連続した複数のステップで行うようにしたので、途中工程で高周波電力が０になることはないので、プロセスチャンバ内のパーティクルが落下する度合いはきわめて小さくなる。
したがって、プラズマを利用して複数のプロセス処理を連続した複数のステップで行う場合、半導体基板に付着するパーティクルの発生を抑制し、また発生しても半導体基板に付着するパーティクル数を抑制してパーティクルの影響を低減することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造方法の実施に用いられるプラズマエッチング装置の構成を示す図である。
【図２】同プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図３】同半導体装置の製造方法を工程順に示す工程図である。
【図４】同半導体装置の製造方法を工程順に示す工程図である。
【図５】この発明の第２実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図６】この発明の第３実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図７】この発明の第４実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図８】この発明の第５実施例である半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【図９】この発明の第６実施例であるプラズマエッチング装置の構成を示す図である。
【図１０】プラズマを用いた一般的な半導体製造装置内のプラズマ生成中の垂直方向の静電ポテンシャル分布を概略的に示す図である。
【図１１】この発明の第７実施例であるプラズマエッチング装置の構成を示す図である。
【図１２】この発明の前提であるパーティクルの観測に用いたパーティクルモニタリングシステムの構成を概略的に示す図である。
【図１３】同パーティクルモニタリングシステムを稼働する場合の各種パラメータ（縦軸）と時間（横軸）との関係を示す図である。
【図１４】同パーティクルモニタリングシステムで観測したエッチング処理開始直後の時点において発生したパーティクルの挙動を示す写真である。
【図１５】同パーティクルモニタリングシステムで観測したエッチング処理停止直後の時点において発生したパーティクルの挙動を示す写真である。
【図１６】従来の半導体装置の製造方法において、プラズマエッチング装置を用いてプロセス処理を行う場合の高周波電力の経時的な変化を示す図である。
【図１７】従来の半導体装置の製造方法において、プラズマエッチング装置を用いて複数のプロセス処理を連続した複数のステップで行う場合の高周波電力の経時的な変化を示す図である。
【符号の説明】
１ 処理用ガスの導入口
２ 排気口
３ 半導体基板
４ ゲートバルブ
４Ａ ゲートバルブの表面部
５ プロセスチャンバ
５Ａ プロセスチャンバの壁面部
６ ステージ
６Ａ ステージの周囲部
７ カソード電極
７Ａ カソード電極の表面部
８ アノード電極
８Ａ アノード電極の表面部
９ シャワーヘッド
１０、２７、３８、４１ プラズマエッチング装置
１１ 静電吸着電源
１２ 高周波電源
１３ 高周波電力制御手段
１５ 第１の絶縁膜
１６ 第１の金属膜
１７ 第２の金属膜
１８ 第３の金属膜
１９ 第２の絶縁膜
２０ フォトレジスト膜
２１Ａ〜２１Ｄ プロセス処理を行うステップ
２２Ａ〜２２Ｄ、２３Ａ〜２３Ｃ、２４、２５ 補助ステップ
２６ 負電源
２８ プロセスチャンバ
２９ トランスファチャンバ
３０ パーティクルモニタリングシステム
３１ レーザー光源
３２ 光学系
３３ ＣＣＤカメラ
３４ 半導体製造装置制御盤
３５ 信号処理装置
３６ コンピュータ
３９ 上部電極
４０ 下部電極
Claims (3)
- プロセス処理すべき半導体基板が内部に載置されるプロセスチャンバと電極とを備え、前記プロセスチャンバ内にプロセスガスを導入すると共に、前記電極に高周波電力を印加して前記プロセスチャンバ内にプラズマを発生させて前記半導体基板に所望のプラズマ処理を施すように構成されるプロセス処理装置であって、
前記半導体基板を前記プロセスチャンバ内に保持したままで高周波電力の異なる複数のプロセス処理を連続して実行する際に、前記プラズマの発生を継続したまま前記複数のプロセス処理を実行し、先行するプロセス処理が終了した後、続いて実行されるプロセス処理が開始される前に、前記先行するプロセス処理の高周波電力と前記続いて実行されるプロセス処理の高周波電力との中間値の高周波電力を前記電極に印加する高周波電力制御手段と、
前記プロセスチャンバと該プロセスチャンバ内に形成されるプラズマとの間の電位差を、該プロセスチャンバ内に存在するパーティクルを該プロセスチャンバ内に載置された半導体基板に付着させない程度の大きさにする電位付与手段と、
を備えてなることを特徴とする半導体基板のためのプラズマ処理装置。 - プロセス処理すべき半導体基板が内部に載置されるプロセスチャンバと電極とを備え、前記プロセスチャンバ内にプロセスガスを導入すると共に、前記電極に高周波電力を印加して前記プロセスチャンバ内にプラズマを発生させて前記半導体基板に所望のプラズマ処理を施すように構成されるプロセス処理装置であって、
前記半導体基板を前記プロセスチャンバ内に保持したままで高周波電力の異なる複数のプロセス処理を連続して実行する際に、前記プラズマの発生を継続したまま前記複数のプロセス処理を実行し、先行するプロセス処理が終了した後、続いて実行されるプロセス処理が開始される前に、前記先行するプロセス処理の高周波電力から前記続いて実行されるプロセス処理の高周波電力へとなだらかに変化する高周波電力を前記電極に印加する高周波電力制御手段と、
前記プロセスチャンバと該プロセスチャンバ内に形成されるプラズマとの間の電位差を、該プロセスチャンバ内に存在するパーティクルを該プロセスチャンバ内に載置された半導体基板に付着させない程度の大きさにする電位付与手段と、
を備えてなることを特徴とする半導体基板のためのプラズマ処理装置。 - 前記電位差付与手段は、前記プロセスチャンバに負電位を与える負電源であることを特徴とする請求項１又は請求項２に記載の半導体基板のためのプラズマ処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117512A JP3555084B2 (ja) | 2001-06-11 | 2002-04-19 | 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 |
| US10/166,303 US8202394B2 (en) | 2001-06-11 | 2002-06-11 | Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus |
| KR10-2002-0032655A KR100461779B1 (ko) | 2001-06-11 | 2002-06-11 | 반도체장치 제조방법 및 반도체제조장치 |
| TW091112735A TWI272674B (en) | 2001-06-11 | 2002-06-11 | Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-176358 | 2001-06-11 | ||
| JP2001176358 | 2001-06-11 | ||
| JP2002117512A JP3555084B2 (ja) | 2001-06-11 | 2002-04-19 | 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068708A JP2003068708A (ja) | 2003-03-07 |
| JP3555084B2 true JP3555084B2 (ja) | 2004-08-18 |
Family
ID=26616729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117512A Expired - Fee Related JP3555084B2 (ja) | 2001-06-11 | 2002-04-19 | 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8202394B2 (ja) |
| JP (1) | JP3555084B2 (ja) |
| KR (1) | KR100461779B1 (ja) |
| TW (1) | TWI272674B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3555084B2 (ja) * | 2001-06-11 | 2004-08-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 |
| JP4418193B2 (ja) | 2003-08-22 | 2010-02-17 | 東京エレクトロン株式会社 | パーティクル除去装置及びパーティクル除去方法及びプラズマ処理装置 |
| US8608422B2 (en) * | 2003-10-08 | 2013-12-17 | Tokyo Electron Limited | Particle sticking prevention apparatus and plasma processing apparatus |
| US7799138B2 (en) * | 2006-06-22 | 2010-09-21 | Hitachi Global Storage Technologies Netherlands | In-situ method to reduce particle contamination in a vacuum plasma processing tool |
| JP4847231B2 (ja) | 2006-06-29 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 電界に起因する剥離物による汚染を防止する装置 |
| JP2010114362A (ja) | 2008-11-10 | 2010-05-20 | Tokyo Electron Ltd | パーティクル付着抑制方法及び基板処理装置 |
| JP5677482B2 (ja) * | 2013-02-28 | 2015-02-25 | 東京エレクトロン株式会社 | パーティクル付着抑制方法及び基板処理装置 |
| US9478408B2 (en) | 2014-06-06 | 2016-10-25 | Lam Research Corporation | Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging |
| US10081869B2 (en) | 2014-06-10 | 2018-09-25 | Lam Research Corporation | Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates |
| US10047438B2 (en) | 2014-06-10 | 2018-08-14 | Lam Research Corporation | Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas |
| JP6357436B2 (ja) * | 2014-07-25 | 2018-07-11 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| US20180294139A1 (en) * | 2017-04-07 | 2018-10-11 | Applied Materials, Inc. | Gas phase particle reduction in pecvd chamber |
| KR102092626B1 (ko) | 2018-05-09 | 2020-03-24 | 김건영 | 시스템 가구 구조 |
| KR102513043B1 (ko) | 2021-08-26 | 2023-03-23 | 김건영 | 조립 타입 시스템 가구 프레임 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63176475A (ja) * | 1987-01-16 | 1988-07-20 | Nec Corp | Ｃｖｄ装置清掃方法 |
| US5210466A (en) * | 1989-10-03 | 1993-05-11 | Applied Materials, Inc. | VHF/UHF reactor system |
| JP3076367B2 (ja) * | 1990-11-29 | 2000-08-14 | キヤノン株式会社 | プラズマ処理装置 |
| JPH05217964A (ja) | 1992-02-04 | 1993-08-27 | Sony Corp | ドライエッチング装置およびドライエッチング方法 |
| JPH06318552A (ja) | 1993-05-10 | 1994-11-15 | Nissin Electric Co Ltd | プラズマ処理方法及び装置 |
| KR0141659B1 (ko) * | 1993-07-19 | 1998-07-15 | 가나이 쓰토무 | 이물제거 방법 및 장치 |
| JPH07249614A (ja) * | 1994-03-10 | 1995-09-26 | Kokusai Electric Co Ltd | プラズマエッチング方法及びその装置 |
| US5573597A (en) | 1995-06-07 | 1996-11-12 | Sony Corporation | Plasma processing system with reduced particle contamination |
| JP3571129B2 (ja) * | 1995-11-10 | 2004-09-29 | 株式会社半導体エネルギー研究所 | プラズマｃｖｄ法および薄膜トランジスタの作製方法 |
| JPH09312278A (ja) | 1996-05-21 | 1997-12-02 | Hitachi Ltd | 半導体製造方法および装置 |
| JPH10270430A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | プラズマ処理装置 |
| JPH11145112A (ja) | 1997-11-07 | 1999-05-28 | Nec Corp | パターニング方法 |
| JPH11176806A (ja) | 1997-11-26 | 1999-07-02 | Shijie Xianjin Jiti Electric Co Ltd | プラズマ処理粒子制御のためのプラズマ・パージの方法 |
| US6039836A (en) * | 1997-12-19 | 2000-03-21 | Lam Research Corporation | Focus rings |
| JPH11293468A (ja) * | 1998-04-07 | 1999-10-26 | Nissin Electric Co Ltd | プラズマｃｖｄ装置およびそのクリーニング方法 |
| JP3301408B2 (ja) * | 1998-04-13 | 2002-07-15 | 日本電気株式会社 | 半導体製造装置のパーティクル除去装置及びパーティクルの除去方法 |
| US6184489B1 (en) * | 1998-04-13 | 2001-02-06 | Nec Corporation | Particle-removing apparatus for a semiconductor device manufacturing apparatus and method of removing particles |
| JPH11297678A (ja) | 1998-04-14 | 1999-10-29 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH11297673A (ja) * | 1998-04-15 | 1999-10-29 | Hitachi Ltd | プラズマ処理装置及びクリーニング方法 |
| JP2990668B2 (ja) * | 1998-05-08 | 1999-12-13 | 日新電機株式会社 | 薄膜形成装置 |
| KR100738141B1 (ko) * | 1999-04-14 | 2007-07-10 | 서페이스 테크놀로지 시스템스 피엘씨 | 플라즈마 안정화 방법 및 장치 |
| DE19919832A1 (de) * | 1999-04-30 | 2000-11-09 | Bosch Gmbh Robert | Verfahren zum anisotropen Plasmaätzen von Halbleitern |
| US6566272B2 (en) * | 1999-07-23 | 2003-05-20 | Applied Materials Inc. | Method for providing pulsed plasma during a portion of a semiconductor wafer process |
| JP3496760B2 (ja) | 2001-03-08 | 2004-02-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3555084B2 (ja) * | 2001-06-11 | 2004-08-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 |
-
2002
- 2002-04-19 JP JP2002117512A patent/JP3555084B2/ja not_active Expired - Fee Related
- 2002-06-11 US US10/166,303 patent/US8202394B2/en not_active Expired - Fee Related
- 2002-06-11 TW TW091112735A patent/TWI272674B/zh not_active IP Right Cessation
- 2002-06-11 KR KR10-2002-0032655A patent/KR100461779B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100461779B1 (ko) | 2004-12-14 |
| TWI272674B (en) | 2007-02-01 |
| US20030003758A1 (en) | 2003-01-02 |
| KR20020095127A (ko) | 2002-12-20 |
| JP2003068708A (ja) | 2003-03-07 |
| US8202394B2 (en) | 2012-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555084B2 (ja) | 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置 | |
| US8323414B2 (en) | Particle removal apparatus and method and plasma processing apparatus | |
| JP4847231B2 (ja) | 電界に起因する剥離物による汚染を防止する装置 | |
| JP2008244103A (ja) | プラズマ処理装置 | |
| US20050142873A1 (en) | Plasma processing method and plasma processing apparatus | |
| JP2007027496A (ja) | プラズマエッチング装置および微粒子除去方法 | |
| JP4322484B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JP4642809B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JPH10144668A (ja) | プラズマ処理方法 | |
| JP2007324154A (ja) | プラズマ処理装置 | |
| KR20180124773A (ko) | 플라즈마 처리 장치의 세정 방법 | |
| JP2009239062A (ja) | プラズマ処理装置および方法 | |
| JP2002100614A (ja) | 半導体製造装置および半導体製造方法 | |
| JP3578739B2 (ja) | プラズマ装置 | |
| US6217403B1 (en) | Gate electrode formation method | |
| JP2006165246A (ja) | プラズマエッチング方法 | |
| JPH11162946A (ja) | 半導体製造装置および基板処理方法 | |
| JP2005116821A (ja) | プラズマ処理装置、プラズマ処理方法及びプラズマ生成方法 | |
| JP4130278B2 (ja) | 半導体装置の製造方法 | |
| JPH07183280A (ja) | プラズマ処理装置 | |
| JPH09129611A (ja) | エッチング方法 | |
| JP2885150B2 (ja) | ドライエッチング装置のドライクリーニング方法 | |
| JP2002252205A (ja) | 半導体製造装置のパーティクル除去装置及びパーティクルの除去方法 | |
| JPH0547713A (ja) | プラズマ処理装置 | |
| JP2005136165A (ja) | ドライエッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040212 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |