JP5238556B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP5238556B2
JP5238556B2 JP2009056336A JP2009056336A JP5238556B2 JP 5238556 B2 JP5238556 B2 JP 5238556B2 JP 2009056336 A JP2009056336 A JP 2009056336A JP 2009056336 A JP2009056336 A JP 2009056336A JP 5238556 B2 JP5238556 B2 JP 5238556B2
Authority
JP
Japan
Prior art keywords
film
pair
linear portions
processing method
hard film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009056336A
Other languages
English (en)
Other versions
JP2010212415A (ja
Inventor
栄一 西村
理人 櫛引
扶美子 山下
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to JP2009056336A priority Critical patent/JP5238556B2/ja
Publication of JP2010212415A publication Critical patent/JP2010212415A/ja
Application granted granted Critical
Publication of JP5238556B2 publication Critical patent/JP5238556B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/2419Fold at edge
    • Y10T428/24215Acute or reverse fold of exterior component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Description

本発明は、基板処理方法に関し、マスク膜において極小のピッチで複数の線状部分を形成する基板処理方法に関する。

半導体デバイスの微小化に伴い、近い将来、半導体デバイスの製造過程において極小のピッチ、例えば、30nm程度のピッチで絶縁膜等にトレンチ等を設けることが要求されることが予想されるため、マスク膜において極小のピッチで形成される複数の線状部分(ライン)を形成する必要がある。

従来のレーザ光等を用いたフォトリソグラフィでは、幅の現像限界が50nm程度であるため、マスク膜としてのフォトレジスト膜において50nmよりも小さいピッチで複数のラインを一度で形成することは困難である。

そこで、近年、フォトレジスト膜において極小のピッチで複数のラインを形成する技術としてダブルパターニング処理が開発されている。ダブルパターニング処理の代表例では、基板上に下層膜、中間層膜、及び第1のレジスト膜を形成した後、1回目の露光を行い、第1のレジストパターンを形成する。その後、第1のレジストパターンを中間層膜に転写して、第1の中間層パターンを形成した後、その上に第2のレジスト膜を形成し、2回目の露光を行い、第2のレジストパターンを形成する。その後、第2のレジストパターンを中間層膜に転写して、極小のピッチで形成された複数のラインを有する第2の中間層パターンを形成する(例えば、特許文献1参照。)。

ところで、マスク膜としてはフォトレジスト膜だけでなく炭化珪素(SiC)等のシリコン系材料からなるハードマスク膜も用いられる。ハードマスク膜におけるダブルパターニング処理の代表例では、図7に示すように、まず、処理対象膜70の上に形成された複数のライン71aからなる有機膜71をエッチングして各ライン71aの幅を30nm程度まで縮小し(図7(A))、CVD(Chemical Vapor Deposition)処理によって各ライン71a及び処理対象膜70をSi(シリコン)酸化膜72で均等に覆う(図7(B))。このとき、各ライン71aはより幅の大きいライン72aに成長する。その後、異方性エッチングによって各ライン72a間の酸化膜72や各ライン72aの上部のSi酸化膜72を除去する(図7(C))。次いで、アッシングによって各ライン72aにおいて露出した有機膜71を除去して各ライン72aをそれぞれ一対のライン74a,74bに転換する(図7(D))。この一対のライン74a,74bの間のピッチはライン71aの幅とほぼ同じなので、ライン74a,74bは約30nm程度のピッチのラインを有するマスク膜として用いることができる。

特開2008−258562号公報

しかしながら、有機膜71を除去する際、入射角が処理対象膜70に対して垂直でないイオンが各ライン72aの有機膜71が除去された空間73に入射され、該空間73をその上部を除いて拡大する。その結果、各一対のライン74a,74bは、「蟹の爪」のような、一対且つ非対称のサイドウォールを形成する(図7(D))。具体的には、一方のラインの上部先端が他方のラインに向かって屈曲する。その後、各一対のライン74a,74b(これらはSi酸化膜72からなる)をマスクとして処理対象膜70をエッチングして該処理対象膜70に開口部75を形成する際、空間73に進入したイオンの一部は各ライン74a,74bの先端屈曲部分に衝突して思わぬ方向へ反射されることがあり(図7(D)中の細矢印参照)、該イオンは処理対象膜70へ垂直に衝突しない。その結果、開口部75の断面形状は純粋な矩形とならず、途中が膨らんだ矩形を呈する(図7(E))。

本発明の目的は、処理対象膜において形状の乱れが少ない開口部を形成することができる基板処理方法を提供することにある。

上記目的を達成するために、請求項1記載の基板処理方法は、処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分からなる有機膜と、各前記線状部分の間において露出する前記処理対象膜及び前記線状部分を覆う硬質膜とを有する基板を処理する基板処理方法であって、前記硬質膜にプラズマエッチングを施して前記有機膜及び各前記線状部分の間の前記処理対象膜を露出させる第1のエッチングステップと、前記第1のエッチングステップにより露出した有機膜をアッシングにより選択的に除去して、前記硬質膜からなり一方の線状部の上部先端が他方の線状部に向かって屈曲する非対称形状をなす一対の線状部を形成するアッシングステップと、残存する前記硬質膜の前記一対の線状部プラズマエッチングを施して、前記一対の線状部のそれぞれの先端屈曲部を除去することにより、前記一対の線状部を左右対称形状とする第2のエッチングステップとを有することを特徴とする。

請求項2記載の基板処理方法は、請求項1記載の基板処理方法において、前記第2のエッチングステップにおいてプラズマエッチングが施された後に残存する前記硬質膜をマスクとして前記処理対象膜にプラズマエッチングを施す第3のエッチングステップをさらに有することを特徴とする。

請求項3記載の基板処理方法は、請求項1又は2記載の基板処理方法において、前記第2のエッチングステップは所定の時間だけ継続して実行されることを特徴とする。

請求項4記載の基板処理方法は、請求項1乃至3のいずれか1項に記載の基板処理方法において、前記基板はイオン引き込み用の高周波電力が印加される載置台に載置され、前記第2のエッチングステップでは、100W以下の前記イオン引き込み用の高周波電力が前記載置台に印加されることを特徴とする。

請求項5記載の基板処理方法は、請求項1乃至4のいずれか1項に記載の基板処理方法において、前記アッシングステップ及び前記第2のエッチングステップを繰り返すことを特徴とする。

請求項6記載の基板処理方法は、請求項1乃至5のいずれか1項に記載の基板処理方法において、前記硬質膜はシリコンを含む酸化膜からなることを特徴とする。

上記目的を達成するために、請求項7記載の基板処理方法は、処理対象膜と、該処理対象膜の上に形成された第1の硬質膜と、該第1の硬質膜の上に形成された複数の小幅の線状部分からなる有機膜と、各前記線状部分の間において露出する前記第1の硬質膜及び前記線状部分を覆う第2の硬質膜とを有する基板を処理する基板処理方法であって、前記第2の硬質膜にプラズマエッチングを施して前記有機膜及び各前記線状部分の間の前記第1の硬質膜を露出させる第1のエッチングステップと、前記第1のエッチングステップにより露出した有機膜をアッシングにより選択的に除去して、前記第2の硬質膜からなり一方の線状部の上部先端が他方の線状部に向かって屈曲する左右非対称形状をなす一対の線状部を形成するアッシングステップと、残存する前記第2の硬質膜の前記一対の線状部及び前記露出した第1の硬質膜にプラズマエッチングを施して、前記一対の線状部のそれぞれの先端屈曲部を除去することにより前記一対の線状部を左右対称形状とすると共に、前記一対の線状部の下側に前記第1の硬質膜の線状部を形成する第2のエッチングステップとを有することを特徴とする。

請求項8記載の基板処理方法は、請求項7記載の基板処理方法において、前記第2のエッチングステップにおいてプラズマエッチングが施された後に残存する前記第2の硬質膜及び前記第1の硬質膜をマスクとして前記処理対象膜にプラズマエッチングを施す第3のエッチングステップをさらに有することを特徴とする。

請求項1記載の基板処理方法によれば、有機膜を覆う硬質膜にプラズマエッチングが施されて有機膜が露出され、該露出した有機膜が選択的に除去された後、残存する硬質膜にプラズマエッチングが施される。有機膜が除去された後、該有機膜を覆っていた硬質膜が一対且つ非対称の線状部分となり、一方の線状部分の上部先端が他方の線状部分に向かって屈曲するが、一般にプラズマエッチングでは尖った部分が集中的に除去される傾向があるので、その後の硬質膜のプラズマエッチングにおいて先端屈曲部分が集中的に除去されて一対の線状部分はそれぞれほぼ左右対称形状を呈するようになる。したがって、硬質膜における上記一対の線状部分をマスク膜として用いて処理対象膜をプラズマエッチングする際、一対の線状部分の間の空間に進入したイオンは先端屈曲部分に衝突することがなく、処理対象膜へほぼ垂直に衝突する。その結果、処理対象膜において形状の乱れが少ない開口部を形成することができる。

請求項3記載の基板処理方法によれば、一対且つ非対称の線状部分には所定の時間だけ継続してプラズマエッチングが施されるので、所定の時間を先端屈曲部分が除去される時間以上に設定すれば、一対の線状部分のそれぞれを確実に左右対称形状に成形できるとともに、上記所定の時間を一対の線状部分が完全に除去される時間以下に設定すれば、一対の線状部分を確実に残すことができ、もって、マスク膜が消滅するのを防止することができる。

請求項4記載の基板処理方法によれば、一対の線状部分にプラズマエッチングが施される際、載置台に印加されるイオン引き込み用の高周波電力は100W以下であるので、一対の線状部分が急激に除去されることがなく、プラズマエッチングの継続時間を調整することによって一対の線状部分を所望の形状に成形することができる。

請求項5記載の基板処理方法によれば、一対の線状部分の間の有機膜の選択的な除去と、一対の線状部分のプラズマエッチングとが繰り返されるので、有機膜が除去される際、一対の線状部分の間の空間が拡大されて非対称形状が発生し始めても、続くプラズマエッチングによって先端屈曲部分が除去され、再度、残りの有機膜が除去される。したがって、有機膜の除去の際、非対称形状が形成されるのを抑制することができる。

請求項7記載の基板処理方法によれば、第1の硬質膜及び有機膜を覆う第2の硬質膜にプラズマエッチングが施されて第1の硬質膜及び有機膜が露出され、該露出した有機膜が選択的に除去された後、残存する第2の硬質膜及び第1の硬質膜にプラズマエッチングが施される。有機膜が除去された後、該有機膜を覆っていた第2の硬質膜が一対の線状部分となり、該一対の線状部分は非対称形状を呈し、一方の線状部分の上部先端が他方の線状部分に向かって屈曲するが、一般にプラズマエッチングでは尖った部分が集中的に除去される傾向があるので、その後の第2の硬質膜のプラズマエッチングにおいて先端屈曲部分が集中的に除去されて一対の線状部分はそれぞれほぼ左右対称形状を呈するようになる。ここで、一対の線状部分の除去量が多いと、続く処理対象膜のプラズマエッチングにおいてマスク膜として機能しない虞があるが、第2の硬質膜のプラズマエッチングの際、露出した第1の硬質膜は除去されるものの第2の硬質膜からなる一対の線状部分の下の第1の硬質膜は除去されないので、一対の線状部分を第1の硬質膜に転写することができ、もって、一対の線状部分を確実にマスク膜として機能させることができる。また、転写された一対の線状部分は、先端屈曲部分が除去された第1の硬質膜からなる一対の線状部分をマスク膜として形成されるので、形状が殆ど乱れない。したがって、転写された一対の線状部分をマスク膜として用いて処理対象膜をプラズマエッチングする際、処理対象膜へほぼ垂直に衝突する。その結果、処理対象膜において形状の乱れが少ない開口部を形成することができる。

本発明の第1の実施の形態に係る基板処理方法としての極小ピッチライン形成処理の主要部を実行するプラズマ処理装置の構成を概略的に示す断面図である。 本実施の形態に係る基板処理方法としての極小ピッチライン形成処理が施されるウエハの構造を概略的に示す拡大断面図である。 本実施の形態に係る基板処理方法としての極小ピッチライン形成処理を示す工程図である。 図3の極小ピッチライン形成処理が施される際の各ラインの側部形状の変化を示す平面図であり、図4(A)は図3の極小ピッチライン形成処理が施される前の側部形状を示し、図4(B)は図3の極小ピッチライン形成処理が施された後の側部形状を示す。 本発明の第2の実施の形態に係る基板処理方法としての極小ピッチライン形成処理が施されるウエハの構造を概略的に示す拡大断面図である。 本実施の形態に係る基板処理方法としての極小ピッチライン形成処理を示す工程図である。 従来のハードマスク膜におけるダブルパターニング処理を示す工程図である。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。

まず、本発明の第1の実施の形態に係る基板処理方法について説明する。

図1は、本実施の形態に係る基板処理方法としての極小ピッチライン形成処理の主要部を実行するプラズマ処理装置の構成を概略的に示す断面図である。

図1において、プラズマ処理装置10は、例えば、直径が300mmのウエハWを収容するチャンバ11を有し、該チャンバ11内には半導体デバイス用のウエハWを載置する円柱状のサセプタ12(載置台)が配置されている。プラズマ処理装置10では、チャンバ11の内側壁とサセプタ12の側面とによって、サセプタ12上方のガスをチャンバ11の外へ排出する流路として機能する側方排気路13が形成される。この側方排気路13の途中には排気プレート14が配置される。

排気プレート14は多数の貫通孔を有する板状部材であり、チャンバ11内部を上部と下部に仕切る仕切り板として機能する。排気プレート14によって仕切られたチャンバ11内部の上部(以下、「反応室」という。)15にはプラズマが発生する。また、チャンバ11内部の下部(以下、「排気室(マニホールド)」という。)16にはチャンバ11内のガスを排出する排気管17が接続される。排気プレート14は反応室15に発生するプラズマを捕捉又は反射してマニホールド16への漏洩を防止する。

排気管17にはTMP(Turbo Molecular Pump)及びDP(Dry Pump)(ともに図示しない)が接続され、これらのポンプはチャンバ11内を真空引きして減圧する。具体的には、DPはチャンバ11内を大気圧から中真空状態(例えば、1.3×10Pa(0.1Torr)以下)まで減圧し、TMPはDPと協働してチャンバ11内を中真空状態より低い圧力である高真空状態(例えば、1.3×10−3Pa(1.0×10−5Torr)以下)まで減圧する。なお、チャンバ11内の圧力はAPCバルブ(図示しない)によって制御される。

チャンバ11内のサセプタ12には第1の高周波電源18が第1の整合器19を介して接続され、且つ第2の高周波電源20が第2の整合器21を介して接続されており、第1の高周波電源18は比較的低い周波数、例えば、2MHzのイオン引き込み用の高周波電力をサセプタ12に印加し、第2の高周波電源20は比較的高い周波数、例えば、100MHzのプラズマ生成用の高周波電力をサセプタ12に印加する。これにより、サセプタ12は電極として機能する。また、第1の整合器19及び第2の整合器21は、サセプタ12からの高周波電力の反射を低減して高周波電力のサセプタ12への印加効率を最大にする。

サセプタ12の上部には、静電電極板22を内部に有する静電チャック23が配置されている。静電チャック23は或る直径を有する下部円板状部材の上に、該下部円板状部材より直径の小さい上部円板状部材を重ねた形状を呈する。なお、静電チャック23はセラミックスで構成されている。

静電電極板22には直流電源24が接続されており、静電電極板22に正の直流電圧が印加されると、ウエハWにおける静電チャック23側の面(以下、「裏面」という。)には負電位が発生して静電電極板22及びウエハWの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハWは静電チャック23における上部円板状部材の上において吸着保持される。

また、静電チャック23には、吸着保持されたウエハWを囲うように、リング状部材であるフォーカスリング25が載置される。フォーカスリング25は、導電体、例えば、ウエハWを構成する材料と同じ単結晶シリコンによって構成される。フォーカスリング25は導電体からなるので、プラズマの分布域をウエハW上だけでなく該フォーカスリング25上まで拡大してウエハWの周縁部上におけるプラズマの密度を該ウエハWの中央部上におけるプラズマの密度と同程度に維持する。これにより、ウエハWの全面に施されるプラズマエッチング処理の均一性を確保することができる。

サセプタ12の内部には、例えば、円周方向に延在する環状の冷媒室26が設けられる。この冷媒室26には、チラーユニット(図示しない)から冷媒用配管27を介して低温の冷媒、例えば、冷却水やガルデン(登録商標)が循環供給される。該低温の冷媒によって冷却されたサセプタ12は静電チャック23を介してウエハW及びフォーカスリング25を冷却する。

静電チャック23における上部円板状部材の上面のウエハWが吸着保持される部分(以下、「吸着面」という。)には、複数の伝熱ガス供給孔28が開口している。これら複数の伝熱ガス供給孔28は、伝熱ガス供給ライン29を介して伝熱ガス供給部(図示しない)に接続され、該伝熱ガス供給部は伝熱ガスとしてのHe(ヘリウム)ガスを、伝熱ガス供給孔28を介して吸着面及びウエハWの裏面の間隙に供給する。吸着面及びウエハWの裏面の間隙に供給されたヘリウムガスはウエハWの熱を静電チャック23に効果的に伝達する。

チャンバ11の天井部には、サセプタ12と対向するようにシャワーヘッド30が配置されている。シャワーヘッド30は、上部電極31と、該上部電極31を着脱可能に釣支するクーリングプレート32と、該クーリングプレート32を覆う蓋体33とを有する。上部電極31は厚み方向に貫通する多数のガス穴34を有する導電性の円板状部材からなる。また、クーリングプレート32の内部にはバッファ室35が設けられ、このバッファ室35には処理ガス導入管36が接続されている。

プラズマ処理装置10では、処理ガス導入管36からバッファ室35へ供給された処理ガスがガス穴34を介して反応室15内部へ導入され、該導入された処理ガスは、第2の高周波電源20からサセプタ12を介して反応室15内部へ印加されたプラズマ生成用の高周波電力によって励起されてプラズマとなる。該プラズマは、第1の高周波電源18がサセプタ12に印加するイオン引き込み用の高周波電力によって載置ウエハWに向けて引きこまれ、該ウエハWにプラズマエッチング処理を施す。

上述したプラズマ処理装置10の各構成部品の動作は、プラズマ処理装置10が備える制御部(図示しない)のCPUがプラズマエッチング処理に対応するプログラムに応じて制御する。

図2は、本実施の形態に係る基板処理方法としての極小ピッチライン形成処理が施されるウエハの構造を概略的に示す拡大断面図である。

図2において、ウエハWは、被処理膜37(処理対象膜)の上に形成されたフォトレジスト膜38を備える。被処理膜37は、例えば、ポリシリコンからなる。また、フォトレジスト膜38は、例えば、ポジ型の感光性樹脂からなり、フォトレジスト膜38はリソグラフィによって複数のライン(線状部分)38aを有するように形成され、各所において被処理膜37を露出させる開口部39を有する。各ライン38aの幅は、リソグラフィによって形成された直後は約60nm以上であるが、酸素ラジカルを用いたアッシング等によって約30nmに縮小されている。

このウエハWでは、後述する極小ピッチライン形成処理により、幅が約30nmに縮小されたライン38aを用いてマスク膜において当該ライン38aの幅とほぼ同じ幅の開口部41を形成する。

図3は、本実施の形態に係る基板処理方法としての極小ピッチライン形成処理を示す工程図である。

図3において、まず、ウエハWを準備して不図示の成膜装置に搬入し(図3(A))、該ウエハWにCVD処理を施してその表面にSi酸化膜40(硬質膜)を形成する。このとき、Si酸化膜40は等方的に堆積するため、該Si酸化膜40は各ライン38a及び開口部39において露出する被処理膜37を覆い、各ライン38aはより幅の太いライン40aに成長する(図3(B))。

次いで、ウエハWを成膜装置から搬出し、さらに、プラズマ処理装置10のチャンバ11内部へ搬入し、サセプタ12の上に載置する。その後、シャワーヘッド30から反応室15内部へCFガスを含む処理ガスを導入し、第2の高周波電源20から反応室15内部へプラズマ生成用の高周波電力を印加してCFガスからプラズマを生じさせ、さらに、第1の高周波電源18からサセプタ12へイオン引き込み用の高周波電力を印加して生じたプラズマ中のイオンをウエハWに向けて引き込む。このとき、Si酸化膜40は図中上下方向にエッチングされて除去される(異方性エッチング)(第1のエッチングステップ)。

当該異方性エッチングはライン40aの頂部が除去されて内部のライン38aが露出し、且つライン40a間のSi酸化膜40が除去されて開口部39において被処理膜37が露出するまで継続される(図3(C))。

次いで、シャワーヘッド30から反応室15内部へOガスを含む処理ガスを導入し、反応室15内部へプラズマ生成用の高周波電力を印加してOガスからプラズマを生じさせ、さらに、サセプタ12へイオン引き込み用の高周波電力を印加して生じたプラズマ中のイオンをウエハWに向けて引き込む。このとき、各ライン40aにおいて露出したライン38aがアッシングによって選択的に除去されて空間41が形成され(アッシングステップ)、各ライン40aは一対のライン42a,42bに転換されるが、入射角が被処理膜37に対して垂直でないイオンによって一対のライン42a,42bは一対且つ非対称のサイドウォールを形成するように成形される。具体的には、一方のラインの上部先端が他方のラインに向かって屈曲するような非対称形状を呈する(図3(D))。

次いで、シャワーヘッド30から反応室15内部へCFガスを含む処理ガスを導入し、反応室15内部へプラズマ生成用の高周波電力を印加してCFガスからプラズマを生じさせ、さらに、サセプタ12へイオン引き込み用の高周波電力を、例えば、100Wで印加して生じたプラズマ中のイオンをウエハWに向けて引き込む。このとき、Si酸化物からなる一対のライン42a,42bは図中上下方向にエッチングされて高さが縮小するが、一般にプラズマエッチングでは尖った部分にイオンが集中する傾向があり、当該尖った部分が優先的に除去される。したがって、一対のライン42a,42bのエッチングを一定時間(所定の時間)以上継続すると、先端屈曲部分が集中的に除去されて一対のライン42a,42bの高さが縮小するにつれて各ライン42a,42bはそれぞれ左右対称形状に成形される(図3(E))。

また、図4(A)に示すように、ウエハWを上方から眺めたとき、ライン38aが除去された直後の各ライン42a,42bの側部は直線上を呈さず、凹凸を有する。すなわち、各ライン42a,42bの幅は一定でなくばらついており、いわゆるLWR(Line Width Roughness)が大きいが、上述したCFガスのプラズマによるエッチングを施すと、各ライン42a,42bの側部における凸部が集中的に除去されるため、各ライン42a,42bの側部の形状を滑らかにし、LWRを低下させることができる(図4(B))。

図3に戻り、シャワーヘッド30から反応室15内部へHBrガスを含む処理ガスを導入し、反応室15内部へプラズマ生成用の高周波電力を印加してCFガスからプラズマを生じさせ、さらに、サセプタ12へイオン引き込み用の高周波電力を印加して生じたプラズマ中のイオンをウエハWに向けて引き込む。このとき、それぞれ左右対称形状に成形されたライン42a,42bに覆われていない被処理膜37がエッチングされ(第3のエッチングステップ)、該被処理膜37に開口部39に対応する開口部43が形成されるとともに、一対のライン42a,42bの間の間隙(ギャップ)に対応する開口部44が形成される。ここで、各ライン42a,42bは非対称形状を呈していないので、一対のライン42a,42bの間の間隙に進入したイオンは先端屈曲部分に衝突することがなく、被処理膜37へほぼ垂直に衝突する。その結果、開口部44は断面形状が乱れることがなく、その断面形状は被処理膜37に対してほぼ垂直な矩形形状を呈する(図3(F))。

図3の処理によれば、各ライン38aを覆うSi酸化膜40にエッチングが施されて各ライン38aが露出され、該露出した各ライン38aが選択的に除去された後、残存するSi酸化膜40(一対のライン42a,42b)にエッチングが施されるので、一対のライン42a,42bにおける先端屈曲部分が集中的に除去されてライン42a,42bはそれぞれほぼ左右対称形状を呈するようになる。その結果、被処理膜37をエッチングする際、被処理膜37において形状の乱れが少ない開口部44を形成することができる。

図3の処理によれば、非対称形状を呈するライン42a,42bには一定時間以上継続してエッチングが施されるので、一定時間を先端屈曲部分が除去される時間以上に設定すれば、ライン42a,42bのそれぞれを確実に左右対称形状に成形できるとともに、上記一定時間をライン42a,42bが完全に除去される時間以下に設定すれば、ライン42a,42bを確実に残すことができ、もって、被処理膜37のエッチングのためのマスク膜が消滅するのを防止することができる。また、LWRの縮小を優先する場合には、上記一定時間を各ライン42a,42bの側部における凸部が除去される時間以上に設定すればよい。このように目的に応じて一定時間を設定することにより、各ライン42a,42bの形状を所望の形状に成形することができる。

図3の処理によれば、一対のライン42a,42bにエッチングが施される際、サセプタ12に印加されるイオン引き込み用の高周波電力は100Wであるが、印加される高周波電力は100Wよりも小さくてもよい。イオン引き込み用の高周波電力が小さいとライン42a,42bが急激に除去されることがない。これにより、エッチングの継続時間を調整することによってライン42a,42bを所望の形状へ容易に成形することができる。なお、サセプタ12にイオン引き込み用の高周波電力を印加せず、プラズマ生成用の高周波電力に起因するセルフバイアス電圧を発生させるだけでも、ライン42a,42bに弱いエッチングを施すことができるので、イオン引き込み用の高周波電力は0Wであってもよい。

上述した図3の処理では、ライン38aの選択的除去(アッシング)、及ライン42a,42b(Si酸化膜40)のエッチングをそれぞれ1回のみ行ったが、上記アッシング及ライン42a,42bのエッチングを交互に繰り返してもよい。この場合、ライン40aにおいてライン38aが途中まで除去され、空間41の上部を除いて該空間41が拡大されて非対称形状が発生し始めると、上記アッシングを一旦中断してライン42a,42bのエッチングを行う。このとき、発生し始めた先端屈曲部分が除去される。その後、再び、上記アッシングを開始し、残りのライン38aを選択的に除去する。これにより、アッシングにおいて非対称形状が成長するのを抑制することができる。なお、上記アッシング及ライン42a,42bのエッチングの繰り返し回数はこれに限られない。

上述したウエハWでは、Si酸化膜40がCVD処理によって形成されたが、ウエハWにおいてフォトレジスト膜38の各ライン38aの幅を縮小することなく、BTBAS等のSi含有ガス、並びに酸素ラジカルを用いたMLD(Molecular Layer Deposition)によってSi酸化膜40を形成してもよい。この場合、Si酸化膜40の形成においてフォトレジスト膜38中のCが消費されるため、各ライン38aの幅は縮小する。したがって、Si酸化膜40の形成とフォトレジスト膜38の各ライン38aの幅の縮小を同時に行うことができる。

上述した図3の処理では、硬質膜としてSi酸化膜40が用いられたが、硬質膜としては凡そフォトレジスト膜38及び被処理膜37に対して選択比を確保できる膜であればよく、例えば、SOG(Spin On Glass)膜やSiC膜であってもよい。

次に、本発明の第2の実施の形態に係る基板処理方法について説明する。

本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、極小ピッチライン形成処理が施されるウエハがフォトレジスト膜の下にSi酸化膜を有する点で上述した第1の実施の形態と異なるのみである。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。

図5は、本実施の形態に係る基板処理方法としての極小ピッチライン形成処理が施されるウエハの構造を概略的に示す拡大断面図である。

図5において、ウエハWは、被処理膜37(処理対象膜)の上に形成されたSi酸化膜45(第1の硬質膜)と、該Si酸化膜45の上に形成されたフォトレジスト膜38を備える。フォトレジスト膜38は、幅が約30nmの複数のライン38aからなり、各所において被処理膜37を露出させる開口部39を有する。

図6は、本実施の形態に係る基板処理方法としての極小ピッチライン形成処理を示す工程図である。

図6において、まず、ウエハWを準備し(図6(A))、図3の処理におけるCVD処理を実行して各ライン38a及び開口部39において露出するSi酸化膜45をSi酸化膜40(第2の硬質膜)で覆い(図6(B))、さらに、図3の処理における1回目のCFガスのプラズマによるエッチングをSi酸化膜40に施し(第1のエッチングステップ)、ライン40aの頂部を除去して内部のライン38aを露出させ、且つライン40a間のSi酸化膜40を除去して開口部39においてSi酸化膜45を露出させる(図6(C))。

次いで、図3の処理におけるアッシングを露出したライン38aに施して、該ライン38aを選択的に除去し、空間41を形成する(アッシングステップ)、このときもライン40aから転換された一対のライン42a,42bは非対称形状を呈するように成形される(図6(D))。

次いで、図3の処理における2回目のCFガスのプラズマによるエッチングを一対のライン42a,42bに施す(第2のエッチングステップ)。このとき、一対のライン42a,42bが形成する先端屈曲部分が集中的に除去されて各ライン42a,42bはそれぞれ左右対称形状に成形される。しかしながら、各ライン42a,42bは高さが縮小されるため、例えば、図3の処理が施されるウエハWでは、エッチングを長い時間に亘って継続するとSi酸化膜40の除去量が多く、各ライン42a,42bが潰れ、各ライン42a,42bの間の間隙の形状を正常に保つことができなくなり、続く被処理膜37のエッチングにおいて各ライン42a,42bがマスク膜として機能しなくなる虞がある。

一方、ウエハWでは、各ライン42a,42bの下にSi酸化膜45が形成されており、一対のライン42a,42bのエッチングの際、開口部39において露出するSi酸化膜45は除去されるものの、各ライン42a,42bの下のSi酸化膜45は除去されないので、一対のライン42a,42bをSi酸化膜45に転写することができ、結果として間の間隙の形状を正常に保つことができる一対のライン46a,46bを得ることができる(図6(E))。

次いで、図3の処理における被処理膜37のエッチングを実行する(第3のエッチングステップ)。このとき、各ライン42a,42bは非対称形状を呈さず、また、一対のライン46a,46bはその間の間隙の形状を正常に保つので、被処理膜37における開口部44は断面形状が乱れることがなく、その断面形状は被処理膜37に対して確実に垂直な矩形形状を呈する(図6(F))。

図6の処理によれば、各ライン38aを覆うSi酸化膜40にエッチングが施されて各ライン38aが露出されるとともに開口部39においてSi酸化膜45が露出され、該露出した各ライン38aが選択的に除去された後、残存するSi酸化膜40(一対のライン42a,42b)及び露出したSi酸化膜45にエッチングが施されるので、一対のライン42a,42bにおける先端屈曲部分が集中的に除去されてライン42a,42bはそれぞれほぼ左右対称形状を呈するようになるとともに、該ライン42a,42bの下において間の間隙の形状を正常に保つ一対のライン46a,46bが形成される。その結果、被処理膜37をエッチングする際、被処理膜37において形状の乱れが少ない開口部44を確実に形成することができる。

上述した各実施の形態において極小ピッチライン形成処理が施される基板は半導体デバイス用のウエハに限られず、LCD(Liquid Crystal Display)等を含むFPD(Flat Panel Display)等に用いる各種基板や、フォトマスク、CD基板、プリント基板等であってもよい。

また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ(例えば、制御部)に供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。

また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。

W,W ウエハ
10 プラズマ処理装置
12 サセプタ
18 第1の高周波電源
37 被処理膜
38 フォトレジスト膜
38a,40a,42a,42b,46a,46b ライン
39,43,44 開口部
40,45 Si酸化膜
41 空間

Claims (8)

  1. 処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分からなる有機膜と、各前記線状部分の間において露出する前記処理対象膜及び前記線状部分を覆う硬質膜とを有する基板を処理する基板処理方法であって、
    前記硬質膜にプラズマエッチングを施して前記有機膜及び各前記線状部分の間の前記処理対象膜を露出させる第1のエッチングステップと、
    前記第1のエッチングステップにより露出した有機膜をアッシングにより選択的に除去して、前記硬質膜からなり一方の線状部の上部先端が他方の線状部に向かって屈曲する非対称形状をなす一対の線状部を形成するアッシングステップと、
    残存する前記硬質膜の前記一対の線状部プラズマエッチングを施して、前記一対の線状部のそれぞれの先端屈曲部を除去することにより、前記一対の線状部を左右対称形状とする第2のエッチングステップとを有することを特徴とする基板処理方法。
  2. 前記第2のエッチングステップにおいてプラズマエッチングが施された後に残存する前記硬質膜をマスクとして前記処理対象膜にプラズマエッチングを施す第3のエッチングステップをさらに有することを特徴とする請求項1記載の基板処理方法。
  3. 前記第2のエッチングステップは所定の時間だけ継続して実行されることを特徴とする請求項1又は2記載の基板処理方法。
  4. 前記基板はイオン引き込み用の高周波電力が印加される載置台に載置され、
    前記第2のエッチングステップでは、100W以下の前記イオン引き込み用の高周波電力が前記載置台に印加されることを特徴とする請求項1乃至3のいずれか1項に記載の基板処理方法。
  5. 前記アッシングステップ及び前記第2のエッチングステップを繰り返すことを特徴とする請求項1乃至4のいずれか1項に記載の基板処理方法。
  6. 前記硬質膜はシリコンを含む酸化膜からなることを特徴とする請求項1乃至5のいずれか1項に記載の基板処理方法。
  7. 処理対象膜と、該処理対象膜の上に形成された第1の硬質膜と、該第1の硬質膜の上に形成された複数の小幅の線状部分からなる有機膜と、各前記線状部分の間において露出する前記第1の硬質膜及び前記線状部分を覆う第2の硬質膜とを有する基板を処理する基板処理方法であって、
    前記第2の硬質膜にプラズマエッチングを施して前記有機膜及び各前記線状部分の間の前記第1の硬質膜を露出させる第1のエッチングステップと、
    前記第1のエッチングステップにより露出した有機膜をアッシングにより選択的に除去して、前記第2の硬質膜からなり一方の線状部の上部先端が他方の線状部に向かって屈曲する左右非対称形状をなす一対の線状部を形成するアッシングステップと、
    残存する前記第2の硬質膜の前記一対の線状部及び前記露出した第1の硬質膜にプラズマエッチングを施して、前記一対の線状部のそれぞれの先端屈曲部を除去することにより前記一対の線状部を左右対称形状とすると共に、前記一対の線状部の下側に前記第1の硬質膜の線状部を形成する第2のエッチングステップとを有することを特徴とする基板処理方法
  8. 前記第2のエッチングステップにおいてプラズマエッチングが施された後に残存する前記第2の硬質膜及び前記第1の硬質膜をマスクとして前記処理対象膜にプラズマエッチングを施す第3のエッチングステップをさらに有することを特徴とする請求項7記載の基板処理方法。
JP2009056336A 2009-03-10 2009-03-10 基板処理方法 Active JP5238556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009056336A JP5238556B2 (ja) 2009-03-10 2009-03-10 基板処理方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009056336A JP5238556B2 (ja) 2009-03-10 2009-03-10 基板処理方法
KR1020100021034A KR101565174B1 (ko) 2009-03-10 2010-03-09 기판 처리 방법
TW099106763A TWI489545B (zh) 2009-03-10 2010-03-09 Substrate handling method
US12/721,006 US8383521B2 (en) 2009-03-10 2010-03-10 Substrate processing method
CN 201010132410 CN101833239B (zh) 2009-03-10 2010-03-10 基板处理方法

Publications (2)

Publication Number Publication Date
JP2010212415A JP2010212415A (ja) 2010-09-24
JP5238556B2 true JP5238556B2 (ja) 2013-07-17

Family

ID=42717357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009056336A Active JP5238556B2 (ja) 2009-03-10 2009-03-10 基板処理方法

Country Status (5)

Country Link
US (1) US8383521B2 (ja)
JP (1) JP5238556B2 (ja)
KR (1) KR101565174B1 (ja)
CN (1) CN101833239B (ja)
TW (1) TWI489545B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314033B2 (en) * 2010-09-24 2012-11-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
US9156307B2 (en) 2012-08-27 2015-10-13 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101988061B1 (ko) 2013-08-30 2019-06-11 현대자동차주식회사 차량용 도어 커튼 어셈블리
JP6029771B2 (ja) * 2014-11-13 2016-11-24 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置
US9971119B2 (en) 2015-11-03 2018-05-15 Raycap Intellectual Property Ltd. Modular fiber optic cable splitter
KR101707442B1 (ko) 2015-11-30 2017-02-17 주식회사 서연이화 차량용 도어 커튼 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133513A (en) * 1986-11-25 1988-06-06 Matsushita Electric Works Ltd Current transformer
JPS63135131A (en) * 1986-11-28 1988-06-07 Hitachi Ltd Percataneous sensor
JPH03270227A (en) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp Formation of fine pattern
JPH0645590A (ja) * 1992-07-22 1994-02-18 Oki Electric Ind Co Ltd 半導体量子細線の形成方法
JPH0677180A (ja) * 1992-08-24 1994-03-18 Fujitsu Ltd 細線状エッチングマスクの製造方法
US6632741B1 (en) * 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
TWI286345B (en) * 2005-06-10 2007-09-01 United Microelectronics Corp Method of defining polysilicon patterns
JP4544532B2 (ja) 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4997826B2 (ja) 2006-05-22 2012-08-08 東京エレクトロン株式会社 平面アンテナ部材及びこれを用いたプラズマ処理装置
JP5106020B2 (ja) 2007-02-08 2012-12-26 パナソニック株式会社 パターン形成方法
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8168375B2 (en) * 2007-06-08 2012-05-01 Tokyo Electron Limited Patterning method
JP2008305736A (ja) 2007-06-11 2008-12-18 Tohoku Univ プラズマ処理装置、プラズマ処理装置の使用方法およびプラズマ処理装置のクリーニング方法

Also Published As

Publication number Publication date
JP2010212415A (ja) 2010-09-24
CN101833239B (zh) 2013-06-05
KR20100102067A (ko) 2010-09-20
TW201104745A (en) 2011-02-01
TWI489545B (zh) 2015-06-21
KR101565174B1 (ko) 2015-11-02
US20100233883A1 (en) 2010-09-16
CN101833239A (zh) 2010-09-15
US8383521B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
KR101094681B1 (ko) 레지스트 박리 동안 다공성 로우-k 재료의 손상을방지하는 방법
KR101573954B1 (ko) 포토레지스트 더블 패터닝
US8329585B2 (en) Method for reducing line width roughness with plasma pre-etch treatment on photoresist
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101184956B1 (ko) 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
JP5254351B2 (ja) 酸化物スペーサを使用したピッチ低減
US9865472B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
US8608974B2 (en) Substrate processing method
JP5048055B2 (ja) エッチング層内に特徴を設けるための方法
JP4886513B2 (ja) フィーチャ微小寸法の低減
TWI408743B (zh) 晶圓斜面聚合物去除
US20060266478A1 (en) Critical dimension reduction and roughness control
JP2019533910A (ja) 高アスペクト比の構造体のための除去方法
US20070042607A1 (en) Etch features with reduced line edge roughness
TWI270937B (en) Dry etching method
KR100848522B1 (ko) 실리콘 에칭 및 챔버 세정 프로세스의 일체화
KR101578939B1 (ko) 처리 시스템 및 가스 분배 시스템
JP2012015451A (ja) 基板処理装置及び基板処理方法
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
DE202009009293U1 (de) Gasverteilungselektrode
US8500951B2 (en) Low-K damage avoidance during bevel etch processing
KR101274382B1 (ko) 에칭 프로세스를 위한 안정화된 포토레지스트 구조
TWI440083B (zh) 脈衝超高縱橫尺寸比之介電材料蝕刻
TWI529800B (zh) 高深寬比之介電層蝕刻方法與裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250