CN101552189A - 等离子体处理方法 - Google Patents

Abstract

本发明提供等离子体处理方法。其通过简便且有效的抗蚀剂改性法能够强化抗蚀剂的耐蚀刻性，提高薄膜加工的精度、稳定性。在腔室(10)内从上部电极(喷淋头)(60)喷出的处理气体在两电极(12、60)之间通过高频放电离解、电离而生成等离子体。在此，由可变直流电源(80)将直流电压(V_DC)以负极性的高压施加在上部电极(60)上。这样，通过放电从电极板(62)释放出的2次电子e^－在上部离子鞘(SH_U)的电场中在与离子相反的方向上被加速并穿过等离子体(PR)，进一步横穿下部离子鞘(SH_L)，以规定的高能被打入基座(12)上的半导体晶片(W)表面的抗蚀剂图案(100)。

Description

等离子体处理方法

技术领域

本发明涉及在电容偶合型的等离子体处理装置中在被处理基板上进行蚀刻加工的等离子体处理方法，特别涉及提高用于蚀刻掩模的抗蚀剂图案的耐蚀刻性以实现提高薄膜加工的精度、稳定性的等离子体处理方法和计算机能够读取的存储介质。

背景技术

在半导体器件、FPD(Flat Panel Display：平板显示器)的制造工艺中使用的蚀刻以通过光刻技术形成的抗蚀剂图案为掩摸，将被处理基板(半导体晶片/玻璃基板等)的表面的薄膜加工成所期望的电路图案。目前，在单片式的蚀刻中多使用电容偶合型的等离子体蚀刻装置。

一般而言，电容偶合型的等离子体蚀刻装置在构成为真空腔室的处理容器内平行地配置有上部电极和下部电极，在下部电极之上载置被处理基板，在两个电极间施加高频。这样，通过在两个电极间进行高频放电，处理气体生成等离子体，通过等离子体中的自由基、离子在基板表面以所期望的图案进行蚀刻加工。

但是，在现在最先进的LSI工艺中，在光刻中使用ArF准分子激光曝光技术，对抗蚀剂使用适于ArF准分子激光的波长(193nm)的化学增强类的抗蚀剂(ArF抗蚀剂)。不过，ArF抗蚀剂在容易获得高灵敏度、高清晰度的同时，也存在如下问题：因为耐等离子体性或耐蚀刻性弱，而且以超精细的尺寸进行图案形成，所以在进行等离子体蚀刻时出现抗蚀剂图案倒下、表面粗糙或者图案侧壁变得凸凹不平的情况，从而引起所谓LER(Line Edge Roughness：线边缘粗糙度)或LWR(Line Width Roughness：线宽粗糙度)等凸凹变形和弯曲变形。

以前，作为提高ArF抗蚀剂的耐蚀刻性的技术，已知有通过电子束照射、UV照射、H₂或HBr等离子体照射、离子照射等对抗蚀剂进行改性的方法。

专利文献1：日本特开2005-243681

但是，上述的现有的抗蚀剂改性法均使用专用的处理容器(腔室)，使用中会伴随着装置成本增大和生产能力的下降。此外，在曝光之前使用电子束照射法、UV照射法或离子束照射法时，抗蚀剂的透光性因膜质的变化而改变，容易使曝光性能恶化。另一方面，在曝光之后存在的问题有：在使用离子束照射法时因为离子的冲撞，抗蚀剂图案容易受到损坏；在使用电子束照射法、UV照射法时容易引起抗蚀剂图案发生锥形收缩变形、CD变化。此外，H₂或HBr等离子体照射法因为在腔室内残留氢气而难以获得工艺的再现性，所以在运用稳定性或量产性的方面存在问题。

发明内容

本发明是鉴于上述现有技术的问题而完成的，其目的在于提供一种等离子体处理方法和计算机能够读取的存储介质，其利用电容偶合型的等离子体处理装置，通过简单且有效的抗蚀剂改性法提高抗蚀剂图案的耐蚀刻性，以实现提高薄膜加工的精度、稳定性。

为达成上述目的，本发明的第一方面的等离子体处理方法是：在能够成为真空的处理容器内使第一电极和第二电极空出规定的间隔平行地配置，与上述第一电极相对地以第二电极支承被处理基板，将上述处理容器内真空排气至规定的压力，向上述第一电极和上述第二电极之间的处理空间供给包含腐蚀剂气体的第一处理气体，向上述第一电极或第二电极施加第一高频从而在上述处理空间生成上述第一蚀刻气体的等离子体，在存在上述等离子体的条件下下以在被加工膜上形成的抗蚀剂图案为掩模对上述基板上的所述被加工膜进行蚀刻的等离子体处理方法，作为在上述处理容器内在上述被加工膜的蚀刻之前对上述基板进行的抗蚀剂改性处理，包括：将上述处理容器内真空排气至规定的压力的工序；向上述第一电极与上述第二电极之间的处理空间供给第二处理气体的工序；对上述第一电极或上述第二电极施加上述第一高频从而在上述处理空间生成上述第二处理气体的等离子体的工序；和在上述处理容器内离开上述基板的位置，对暴露在等离子体中的规定的DC施加部件施加负极性的直流电压，将从上述DC施加部件释放出的电子打入上述抗蚀剂图案，从而提高上述抗蚀剂图案的耐蚀刻性的工序。

上述第一方面的等离子体处理方法在对基板上的被加工膜进行蚀刻加工之前，利用同一个硬件将电子打入基板上的抗蚀剂图案，对电子进入的部分(表层部或内部纵深部)进行改性。因为利用同一个硬件，且独立于本来的蚀刻加工进行，所以能够任意选定处理条件，特别是能够任意选定施加于DC施加部件的负极性直流电压的绝对值，任意控制改性层的厚度。

作为优选，为了将从DC施加部件释放出的电子以1000eV以上的能量打入上述抗蚀剂图案，可以将负极性直流电压的绝对值优选为1000V以上，由此能够得到厚度为几十nm以上的改性层。

进一步优选，为了将从DC施加部件释放出的电子以1500eV以上的能量打入抗蚀剂图案，可以将负极性直流电压的绝对值优选为1500V以上，由此能够得到厚度为100nm以上的改性层。

此外，在上述抗蚀剂改性处理中，在向第一电极以所期望的功率施加用于生成等离子体的第一高频，向第二电极施加用于控制离子引入的第二高频的情况下，第二电极上的离子鞘向使打入抗蚀剂图案的电子的能量降低的方向发挥作用。由此，在第二电极上形成的自偏压可以非常低，优选在100V以下。此外，第二高频的功率可以非常低，优选为50W以下即可，进一步优选为实质上的0W，或者也可以不向第二电极施加高频。

此外，在本发明的一个优选方式中，在上述抗蚀剂改性处理之后，在被加工膜的蚀刻处理之前，在同一处理容器内进行修整(trimming)处理，在与图案面平行的横方向上将抗蚀剂图案削成所期望的尺寸。该修整处理是一种等离子体蚀刻加工，包括：将处理容器内真空排气至规定的压力的工序；向第一电极和第二电极之间的处理空间供给包含腐蚀气体的第三处理气体的工序；向第一电极或第二电极施加第一高频，在处理空间生成第三处理气体的等离子体的工序；和在存在生成的等离子体的条件下，将抗蚀剂图案蚀刻至所期望的图案的工序。在此情况下，处理对象的抗蚀剂图案因为受到前工序的抗蚀剂改性处理，改性层的耐蚀刻性或耐等离子体性得到提高，所以部分坍塌等形状崩坏较少，能够以所期望的缩小率承受高精度的修整加工。

在本发明的等离子体处理方法中，DC施加部件典型地是与基板正对面地相对的第一电极，但是也能够使用或兼用与基板斜相对的部件(例如容器侧壁)作为DC施加部件。

第一电极的材料能够适当地使用含有Si的导电材料，但是也能够以对被加工膜进行的蚀刻的工序为基准选定任意的材料。此外，在第一电极由含有Si的导电材料构成的情况下，除了能够防止在其电极面堆积聚合物而稳定地保持直流的导电性之外，还能够适当地使用包含卤族气体的气体(例如碳氟气体)作为抗蚀剂改性处理用的第二处理气体。

本发明第二方面的等离子体处理方法是：在能够成为真空的处理容器内使第一电极和第二电极空出规定的间隔平行地配置，与上述第一电极相对地以第二电极支承被处理基板，将上述处理容器内真空排气至规定的压力，向上述第一电极和上述第二电极之间的处理空间供给包含腐蚀剂气体的处理气体，向上述第一电极或第二电极施加第一高频从而在上述处理空间生成上述处理气体的等离子体，在存在上述等离子体的条件下，以在被加工膜上形成的抗蚀剂图案为掩模对上述基板上的所述被加工膜进行蚀刻的等离子体处理方法，(1)在上述处理容器内对上述基板进行上述被加工膜的蚀刻的途中，在上述处理容器内离开上述基板的位置对暴露在等离子体中的规定的DC施加部件施加负极性的直流电压，将从上述DC施加部件释放出的电子打入上述基板上的抗蚀剂图案，使得提高上述抗蚀剂图案的耐蚀刻性，(2)选定上述处理容器内的气体压力和蚀刻时间，使得能够与上述被加工膜的蚀刻并行地在与图案面平行的横方向上将上述抗蚀剂图案削至所期望的尺寸。

这样，本发明的第二方面的等离子体处理方法能够对基板上的被加工膜进行本来的等离子体蚀刻处理，并能够通过在同一个处理容器内在存在同一等离子体的条件下，向用于基板上的蚀刻掩模的抗蚀剂图案打入电子，利用改性效果强化其耐蚀刻性，提高掩模选择比，并能够将气体压力和蚀刻时间作为参数对抗蚀剂图案进行所期望的修整处理。

本发明的第三方面的等离子体处理方法是：在能够成为真空的处理容器内使第一电极和第二电极空出规定的间隔平行地配置，与上述第一电极相对地以第二电极支承被处理基板，将上述处理容器内真空排气至规定的压力，向上述第一电极和上述第二电极之间的处理空间供给包含腐蚀剂气体的处理气体，向上述第一电极或第二电极施加第一高频从而在上述处理空间生成上述处理气体的等离子体，在存在上述等离子体的条件下以在被加工膜上形成的抗蚀剂图案为掩模对上述基板上的被加工膜进行蚀刻的等离子体处理方法，在上述处理容器内在对上述基板进行上述被加工膜的蚀刻的途中，在上述处理容器内离开上述基板的位置对暴露在等离子体中的规定的DC施加部件施加负极性的直流电压，将从上述DC施加部件释放出的电子打入上述基板上的抗蚀剂图案，使得能够提高上述抗蚀剂图案的耐蚀刻性。

这样，本发明的第三方面的等离子体处理方法能够对基板上的被加工膜进行本来的等离子体蚀刻处理，并能够通过在同一个处理容器内在存在同一等离子体的条件下，向用于基板上的蚀刻掩模的抗蚀剂图案打入电子，利用改性效果强化其耐蚀刻性，提高掩模选择比。

此外，本发明的计算机能够读取的存储介质是存储有在计算机上动作的控制程序的计算机存储介质，上述控制程序在执行时，控制等离子体处理装置，从而执行本发明的上述等离子体处理方法。

发明的效果

根据本发明的等离子体处理方法或计算机能够读取的存储介质，通过如上所述的构成和作用，利用电容偶合型的等离子体蚀刻装置，能够利用简便且有效的抗蚀剂改性法强化抗蚀剂图案的耐蚀刻性，提高薄膜加工的精度、稳定性。

附图说明

图1是表示本发明的等离子体处理方法中使用的等离子体处理装置的结构的纵截面图。

图2是示意地表示进行修整处理的情况下的加工顺序的截面图。

图3是用于示意地说明将电子打入半导体晶片上的抗蚀剂图案的抗蚀剂改性处理的作用的截面图。

图4是是用于示意地说明将电子打入半导体晶片上的抗蚀剂图案的抗蚀剂改性处理的原理的截面图。

图5是利用SEM照片表示在第一实施方式中的抗蚀剂改性处理的实验中获得的改性效果的图。

图6是用斜切削的阶差测定确认在第一实施方式中的抗蚀剂改性处理的实验中获得的改性效果的图。

图7A是利用傅立叶变换红外分光法(FTIR)确认在第一实施方式中的抗蚀剂改性处理的实验中获得的改性效果的图。

图7B是利用傅立叶变换红外分光法(FTIR)确认在第一实施方式中的抗蚀剂改性处理的实验中获得的改性效果的图。

图8是利用图表表示电子被打入抗蚀剂时的电子能量和电子进入深度的理论上的关系的图。

图9是利用图表表示在电子向抗蚀剂的打入的情况下通过模拟求得的关于电子的停止深度和停止电子的比例的关系的结果的图。

图10是表示上述模拟和上述实验结果的相符关系的图。

图11是将在第一实施方式中在抗蚀剂改性处理后进行修整处理后的情况下的图案截面形状与比较例进行对比并利用SEM照片进行表示的图。

图12A是利用SEM照片表示在第一实施方式中在抗蚀剂改性处理后进行SiN膜的蚀刻的情况下的图案平面形状的图。

图12B是利用SEM照片表示在第一实施方式中在不进行抗蚀剂改性处理而进行SiN膜的蚀刻的情况下(比较例)的图案平面形状的图。

图13是表示本发明的等离子体处理方法中使用的等离子体处理装置的其它的结构的纵截面图。

图14是利用SEM照片表示在第二实施方式中的实验中得到的各工序结束后的图案截面形状的图。

图15是将图14中的图案截面形状(SEM照片)中的改性层和非改性层通过图像处理进行2值化从而明确地表示的图。

图16是利用SEM照片表示第二实施方式中各阶段的图案的平面形状的图。

图17是利用SEM照片表示在第三实施方式中的实验中得到的各工序结束后的图案截面形状的图。

图18是利用SEM照片表示在第三实施方式中各阶段的图案的平面形状的图。

图19是表示实施方式中的控制部的构成例的框图。

符号的说明

10  腔室(处理容器)

12  基座(下部电极)

26  排气装置

30  离子引入用的高频电源

60  上部电极

72  处理气体供给部

74  用于生成等离子体的高频电源

80  可变直流电源

110 控制部

具体实施方式

以下，参照附图说明本发明的优选实施方式。

图1表示本发明的等离子体处理方法中使用的等离子体处理装置的构成。该等离子体处理装置被构成为电容偶合型的等离子体蚀刻装置，具有例如铝或不锈钢等金属制的圆筒腔室(处理容器)10。腔室10被安全接地。

在腔室10内，作为下部电极平行地配置有载置作为被处理基板的例如半导体晶片W的圆板形状的基座12。该基座12由例如铝做成，由从腔室10的底部垂直向上方延伸的绝缘性的筒状支承部14支承。沿该筒状支承部14的外周在从腔室10的底部垂直向上方延伸的导电性的筒状支承部(内壁部)16和腔室10的侧壁之间形成有环状的排气路18，在该排气路18的入口处安装有环状的排气环(挡板)20，在排气路18的底部设置有排气口22。在排气口22上经排气管24连接有排气装置26。排气装置26具有涡轮分子泵等真空泵，能够将腔室10内的处理空间减压至所期望的真空度。在腔室10的侧壁上安装有开闭半导体晶片W的搬入搬出口的闸阀28。

在基座12上通过匹配器32和下部供电棒36电连接有高频电源30。在此，高频电源30输出有助于将离子引入基座12上的半导体晶片W的频率(通常为13.56MHz以下)的高频LF。匹配器32构成为，在高频电源30侧的阻抗和负载(主要是电极、等离子体、腔室)侧的阻抗之间获得匹配，并且能够自动地调整匹配点。

基座12具有比半导体晶片W大一圈的直径或口径。在基座12上载置有作为处理对象的半导体晶片W，以包围该半导体晶片W的方式设置有聚焦环(修正环)38。

在基座12的上表面上，设置有用于吸附晶片的静电吸盘40。该静电吸盘40在膜状或板状的电介体之中夹着片状或网状的DC电极。在该DC电极上经开关44和高压供电线46电连接有配置在腔室10的外部的直流电源42。通过直流电源42将直流电压施加在DC电极上，由此，能够以库仑力将半导体晶片W吸附保持在静电吸盘40上。

在基座12的内部，设置有例如向圆周方向延伸的环状的冷却剂室48。通过制冷单元(未图示)经配管50、52向该冷却剂室48循环供给规定温度的冷却剂例如冷却水。通过冷却剂的温度能够控制静电吸盘40上的半导体晶片W的温度。而且，为了使半导体晶片W与基座12热耦合，来自传热气体供给部(未图示)的传热气体例如He气体，通过气体供给管54和基座12内部的气体通路56被供向静电吸盘40和半导体晶片W的接触界面。

在腔室10的顶部，与基座12平行相对地设置有兼作喷淋头的上部电极60。该上部电极(喷淋头)60具有与基座12相对的电极板62和从背后(上)以能够装卸地方式支承该电极板62的电极支承体64，在电极支承体64的内部设置有气体扩散室66，在电极支承体64和电极板62上形成有从该气体扩散室66贯通至基座12一侧的多个气体喷出口68。电极板62和基座12之间的空间成为等离子体的生成空间或处理空间PS。气体扩散室66经气体供给管70与处理气体供给部72连接。

在上部电极60中，在处理时暴露在等离子体中的电极板62的材料很重要。该电极板62在该实施方式中，因为作为DC施加部件发挥作用，所以优选电极表面能够维持直流导电性，而且即使因来自等离子体的离子的入射而被溅射也不会对工艺产生不利影响的材料，能够适当地使用例如Si、SiC等含有Si的导电材料或C(碳)。电极支承体64例如可以由被阳极氧化(アルマイト)处理过的铝构成。在上部电极60和腔室10之间插入有环状的绝缘体65，上部电极60在电悬浮状态下安装在腔室10上。

在上部电极60上通过匹配器76和上部供电棒78连接有高频电源74。该高频电源74输出用于生成等离子体的频率(通常为40MHz以上)的高频HF。匹配器76构成为，能够在高频电源74侧的阻抗和负载(主要是电极、等离子体、腔室)侧的阻抗之间获得匹配，并且自动地调整匹配点。

设置在腔室10的外部的可变直流电源80的输出端子通过开关82和直流供电线84电连接在上部电极60上。可变直流电源80构成为，能够输出例如-2000～+1000V的直流电压V_DC。

设置在直流供电线84的途中的滤波电路86构成为，将来自可变直流电压80的直流电压V_DC直接施加在上部电极60上，另一方面，使从基座12通过处理空间PS和上部电极60进入直流供电线84的高频流入接地线而不流向可变直流电源80一侧。

此外，在腔室10内，在面对处理空间PS的适当的位置，例如挡板20的上表面或导电性支承部件16的顶部附近或上部电极60的半径方向的外侧，安装有由例如Si、SiC等导电性材料构成的环状的DC接地部件(直流接地电极)88。该DC接地部件88通过接地线90总是被接地。

例如通过由微型计算机构成的控制部110控制该等离子体处理装置内的各部分如排气装置26，高频电源30、74，开关44、82，处理气体供给部72，可变直流电源80，制冷单元(未图示)，传热气体供给部(未图示)等的各自的动作和装置整体的动作(顺序)。

在该等离子体处理装置中，为了对基座12上的半导体晶片W进行蚀刻加工，通过处理气体供给部72以规定的流量将包含蚀刻气体的处理气体导入腔室10内，通过排气装置26将腔室10内的压力调节在设定值。进一步，由高频电源74经匹配器76和上部供电棒78将用于生成等离子体的第一高频HF(40MHz以上)施加在上部电极60上，同时，由高频电源30经匹配器32和下部供电棒36将离子引入控制用的第二高频LF(13.56MHz以下)施加在基座12上。此外，打开开关44，通过静电吸附力，将传热气体(He气体)封入静电吸盘和半导体晶片W之间的接触界面。从喷淋头60喷出的处理气体在两电极12、60之间通过高频放电等离子体化，利用由该等离子体产生的自由基和离子将半导体晶片W上的被蚀刻膜蚀刻成所期望的图案。

该等离子体裁装置，通过高频电源74将40MHz以上(更优选为60MHz以上)的适合于生成等离子体的频率比较高的第一高频施加在上部电极60上，由此能够将等离子体在令人满意的离解状态下高密度化，即使在更低压的条件下也能够形成高密度等离子体。与此同时，通过将13.56MHz以下的适于离子引入的频率比较低的第二高频LF施加在基座12上，能够对半导体晶片W的被蚀刻膜进行选择性高的各向异性的蚀刻。不过，虽然生成等离子体用的第一高频HF在任何等离子体处理中都一定被使用，但是离子引入控制用的第二高频LF根据处理的不同也有不被使用的情况。

进一步，在等离子体蚀刻的进行中通过可变直流电源80向上部电极60施加直流电压(通常在-900V～0V的范围内)，由此，能够提高等离子体的点火稳定性、抗蚀剂选择性、蚀刻速度和蚀刻均匀性等。

在上述的等离子体蚀刻中，作为用于图案形成半导体晶片W表面的被加工膜的蚀刻掩模，使用通过在该被加工膜上预先光刻形成的抗蚀剂图案。在此，为了获得高清晰度，光刻法在采用例如ArF准分子激光(波长193nm)作为曝光用光束时，使用与其相应的高灵敏度的化学增强类抗蚀剂(ArF抗蚀剂)。

(第一实施方式)

接着，说明本发明的第一实施方式的等离子体处理方法。在该实施方式中，对于已被搬入腔室10的处理对象半导体晶片W，在进行上述对被加工膜的等离子体蚀刻处理之前，作为前处理，对抗蚀剂图案依次进行抗蚀剂改性处理和抗蚀剂修整处理。

参照图2，说明多层抗蚀剂法中的修整处理的一例。在该图中，最上层(第一层)的膜100是ArF抗蚀剂的抗蚀剂图案，第二层的膜102是BARC(反射防止膜：第一被蚀刻膜)，第三层的膜104是成为最终掩模的SiN层(第二被蚀刻膜)，最下层的膜106是本来(最终)的被加工膜例如SiO₂层(第三被蚀刻膜)。在SiN膜104和BARC102的成膜中使用CVD(化学真空蒸镀法)或基于旋涂的涂敷法，在光致抗蚀剂100的图案形成中使用光刻法。

如图2(A)所示，修整处理是将以光刻法形成的抗蚀剂图案100在与图案面平行的横方向上切削成图2(B)所示的更细的所期望的尺寸的图案的加工。以该较细地形成的抗蚀剂图案100为掩模依次蚀刻BARC102和SiN膜104时，如图2(C)所示，能够将与抗蚀剂图案100同样细的图案作成或转印在SiN膜上。之后，省略图示，通过灰化除去抗蚀剂图案100和BARC102的残余膜，以SiN图案104为掩模蚀刻基底膜(SiO₂层)106。

在抗蚀剂工艺中，如果准备从最开始即按所期望的细度的尺寸形成抗蚀剂图案，则在光刻工艺的途中(特别是显影时)可能引起抗蚀剂的坍塌。在这样的情况下，采用在光刻工序之后通过上述的修整处理令抗蚀剂图案细微至目标尺寸的方法。该修整处理能够利用用于蚀刻本来的被加工膜的等离子体蚀刻装置来实施。

但是，目前，因为ArF抗蚀剂的耐蚀刻性(耐等离子体性)弱，所以进行用于修整处理的等离子体蚀刻时，容易引起抗蚀剂图案100发生部分坍塌等的形状变化，并被过分切削，修整的加工精度不高。

因此，在此实施方式中，在修整处理之前，在同一个等离子体处理装置(图1)内进行用于强化抗蚀剂图案100的耐蚀刻性的抗蚀剂改性处理。如图3所示，该抗蚀剂改性处理是将高能电子e^-打入抗蚀剂图案100，从表层起优选直至内部深处使ArF抗蚀剂的树脂发生深度变性的处理，作为一种等离子体处理被进行。

即，通过处理气体供给部72将规定的气体以适当的流量导入腔室10内，通过排气装置26将腔室10内的压力调节为设定值，通过高频电源74经匹配器76和上部供电棒78向上部电极60施加用于生成等离子体的第一高频HF(40MHz以上)。此外，根据必要，通过高频电源30经匹配器32和下部供电棒36向基座12施加用于控制离子的引入的第二高频LF(13.56MHz以下)。此外，打开开关44，利用静电吸附力，将传热气体(He气体)封闭在静电吸盘40和半导体晶片W之间的接触界面处。从喷淋头60喷出的处理气体在两电极之12和60之间通过高频放电离解、电离而生成等离子体PR。

在此，如图4所示，当通过可变直流电源80以负极性的高压(如后所述，优选绝对值在1000V以上，进一步优选绝对值在1500以上)向上部电极60施加直流电压VDC时，在上部电极60和等离子体PR之间形成的上部离子鞘SH_U变厚，其鞘电压V_U成为大致与直流电压V_DC相等的大小。由此，等离子体PR中的离子(+)在上部离子鞘SH_U的电场中被加速而冲撞上部电极60(电极板62)时，离子冲撞能量增加，通过γ放电由电极板62释放出的2次电子e^-增多。然后，由电极板62释放出的2次电子e^-在上部离子鞘SH_U的电场中向离子的相反方向被加速而穿过等离子体PR，进一步横穿下部离子鞘SH_L，如图3所示，以规定的高能被打入基座12上的半导体晶片W表面的抗蚀剂图案100。此时，2次电子e^-虽然以等速度通过无电场的等离子体PR的中间，但在下部离子鞘SH_L内，在相反方向的电场中被减速，失去一部分电子能量。因此，在基座12上形成的下部离子鞘SH_L的鞘电压V_L或自偏压V_DC越低越好，通常优选100V以下。因此，将施加在基座12上的第二高频LF(13.56MHz以下)的功率选定在50W以下即可，也可以进一步优选为0W。

采用该实施方式中的抗蚀剂改性处理法，根据图4的原理，施加在上部电极60的负极性直流电压V_DC的绝对值越大，越能够加大打入半导体晶片W上的抗蚀剂图案的电子的能量，加大抗蚀剂图案中的电子的进入深度、即改性深度。

图5利用SEM照片表示在该实施方式中的抗蚀剂改性处理的实验中获得的改性效果。主要的处理条件如下所述。

抗蚀剂：丙烯酸酯基底(ベ一ス)用的ArF抗蚀剂

处理前的抗蚀膜的厚度：261nm

处理气体：CF₄＝100sccm

腔室内的压力：100mTorr

高频电力：60MHz/13MHz＝1000/30W

直流电压V_DC：0V，-500V，-1000V，-1500V(4种)

处理时间：60秒

如图5所示，通过上述抗蚀剂改性处理获得的最终改性层的厚度是：V_DC＝0V时为0nm，V_DC＝-500V时为22nm，V_DC＝-1000V时为83nm，V_DC＝-1500V时为173nm。此外，从初始状态(处理前)的抗蚀剂表面起的改性厚度是：V_DC＝0V时为0nm，V_DC＝-500V时为19nm，V_DC＝-1000V时为62nm，V_DC＝-1500V时为120nm。

如图5所示，通过抗蚀剂改性处理，抗蚀剂的膜的厚度(特别是改性层)之所以增大，是因为抗蚀剂的高分子吸收电子的能量而引起组成变化、构造变化、交联反应等。此外，之所以在处理气体中使用碳氟气体(CF₄)，这是因为重视通过氟的蚀刻作用除去容易沉积在上部电极60的电极板62上的聚合物以保持电极面的洁净。如果只考虑上部电极60中的离子照射和2次电子的释放，也能够使用Ar等稀有气体和O₂、N₂等气体。

顺便提及，以V_DC＝-1500V进行抗蚀剂改性处理后，斜切削抗蚀剂图案并测定其阶差，获得图6所示的测定结果，在与图5的SEM照片相同的深度(173nm)处确认到阶差(界面)。

此外，通过傅立叶变换红外分光法(FTIR)调查抗蚀剂改性处理前后的红外吸收光谱，结果是，如图7A和图7B所示，通过抗蚀剂改性处理(改性效果越大)，金刚(adamantyl)基(C₁₁-H₁₇)，内酯(lactone)基(C₄H₅O₂)等大幅度减少，印证了化学反应正在进行。

一般而言，已知电子在被打入抗蚀剂时的电子能量和电子进入深度之间，在图8所示的函数(图表)中理论上为大致比例关系。根据该理论，电子能量在600eV时的进入深度为约30nm，电子能量在1000eV时的进入深度为约50nm，电子能量在1500eV时的进入深度为约120nm。

此外，图9以图表表示在向抗蚀剂图案打入电子时电子的停止深度和停止的电子的比例之间的关系(模拟)。根据该图表，电子能量在500eV时进入至至少约30nm(最大为约50nm)，电子能量在1000eV时进入至至少60nm(最大为约90nm)，电子能量在1500eV时进入至至少110nm(最大为约170nm)。

图10表示基于上述模拟的电子的进入深度(图9)和上述实验结果的改性深度的关系。如图所示，两者之间有良好的相符关系。

而且，根据图4的原理可知，在该实施方式的抗蚀剂改性处理中，打入基座12上的半导体晶片W表面的抗蚀剂图案100中的电子的能量，由上部离子鞘SH_U的鞘电压V_U和下部离子鞘SH_L的鞘电压V_L的差(V_U-V_L)规定。在此，上部鞘电压V_U大致等于施加在上部电极60上的负极性直流电压V_DC，下部鞘电压V_L大致等于在基座12上产生的自偏置电压V_dc。由此，在基座12上的自偏置电压V_dc例如为100V的情况下，在希望可靠地使抗蚀剂图案的改性深度为60nm以上时，也可以将负极性直流电压V_DC的绝对值设定在1100V以上，在希望可靠地使改性深度为110nm以上时，也可以将负极性直流电压V_DC的绝对值设定在1600V以上。

在不向基座12施加用于控制离子引入的第二高频LF的情况下，自偏置电压V_dc与负极性直流电压V_DC相比小到可以被忽视，如果将其看作0V，则例如在希望可靠地使抗蚀剂图案的改性深度为110nm以上时，也可以将负极性直流电压V_DC的绝对值设定在1500V以上。

在图11中，将在本实施方式中对半导体晶片W上的抗蚀剂图案进行上述抗蚀剂改性处理之后进行修整处理的情况下的结果(图案截面形状)与比较例进行对比，并利用SEM照片加以表示。该修整处理中的主要的处理条件如下所述。

处理气体：N₂/O₂＝100/20sccm

腔室内的压力：10mTorr

高频电力：60MHz/13MHz＝1000/0W

处理时间：17秒

如图11(B)所示，可知，在不进行上述抗蚀剂改性处理而进行修整处理的情况(比较例)下，抗蚀剂图案发生部分坍塌的形状变化，并相比目标尺寸(内侧的虚线表示的轮廓)被过分地切削。

与此相对，在直流电压V_DC＝-1500V下进行上述抗蚀剂改性处理之后以上述条件进行修整处理的情况下，如图11(D)所示，可知，不仅抗蚀剂图案的形状变化少，而且实施了与目标的尺寸相近的修整成形。即，可知，其具有足够的耐蚀刻性或耐等离子体性，以至于在用于修整成形的等离子体蚀刻中抗蚀剂图案不发生部分坍塌。

可是，在直流电压V_DC＝-0V下进行上述抗蚀剂改性处理之后以上述条件进行修整处理的情况下(参考例)，如图11(C)所示，与不进行抗蚀剂改性处理的情况相比，获得不好的结果。即，认为，在直流电压V_DC＝-0V的情况下的上述抗蚀剂改性处理中，因为几乎不能向半导体晶片W上的抗蚀剂图案打入电子所以未能形成改性层，不只如此，而且因为在处理气体中使用碳氟气体(CF₄)，所以因氟的自由基而使得抗蚀剂图案被各向同地切削，图案尺寸缩小。

在该实施方式中，也对图2(C)中的SiN膜104进行了蚀刻加工的实验。主要的蚀刻条件如下所述。

处理气体：CF₄/CHF₃/Ar/O₂/＝225/125/600/60sccm

腔室内的压力：75mTorr

温度：上部电极/腔室侧壁/下部电极＝60/60/30℃

高频电力：40MHz/13MHz＝10/1000W

直流电压V_DC：-300V

处理时间：30秒

作为实验结果，在上述SiN蚀刻结束后，通过灰化剥离(除去)半导体晶片W上的残留抗蚀剂图案，得到图12A所示的SiN膜图案(SEM照片)。该SiN膜图案的LWR的最大值为7.7，平均值为5.9。

图12B表示作为比较例，不进行实施方式的抗蚀剂改性处理而进行上述SiN膜的蚀刻加工所得到的SiN膜图案(平面照片)。该SiN膜图案的LWR的最大值为9.2，平均值为6.9。

这样，利用该实施方式的等离子体处理方法，能够确认到能够有效地降低在多层抗蚀剂法中成为最终掩模的SiN图案的LWR。

上述第一实施方式有以下优点，即，能够将施加在上部电极60上的直流电压V_DC的最佳值区分为抗蚀剂改性处理用和本来的蚀刻用，并能够独立地加以选定。

在本发明的等离子体处理方法中使用的电容偶合型等离子体处理装置不仅限于图1所示的向上部电极60施加用于生成等离子体的第一高频HF、向基座(下部电极)12施加用于控制离子引入的第二高频RF的上下部双频RF施加方式，也能够使用例如向基座(下部电极)12叠加地施加第一高频HF和第二高频RF的下部双频叠加施加方式、仅向上部电极或下部电极施加第一高频HF的单一频率施加方式等。

图13表示采用下部双频叠加施加方式的电容偶合型等离子体处理装置的构成例。在该图中，对于具有和图1的等离子体处理装置同样的结构或功能的部件或构成要素标注相同符号。

(第二实施方式)

在以下说明的本发明的第二实施方式中，令抗蚀剂改性处理与主蚀刻加工同时进行，即在主蚀刻加工的进行中并行进行抗蚀剂改性处理，强化抗蚀剂图案的耐蚀刻性，提高掩模选择比。

作为该实施方式的一个实验例，在上述那样的多层抗蚀剂法(图2)中，与BARC102的蚀刻同时进行对抗蚀剂图案12的抗蚀剂改性处理(第一工序)，接着实施SiN膜104的蚀刻(第二工序)，计测SiN蚀刻中的掩模选择比。该实验中使用下部双频叠加施加方式的等离子体处理装置(图13)。

第一工序(BARC蚀刻/抗蚀剂改性处理)中的主要条件如下所述。

抗蚀剂：丙烯酸酯衬底用的ArF抗蚀剂

BARC：有机膜

处理气体：CF₄/O₂＝250/13sccm

腔室内的压力：30mTorr

温度：上部电极/腔室侧壁/下部电极＝60/60/30℃

高频电力：40MHz/13MHz＝400/0W

直流电压V_DC：0V，-500V，-1000V，-1500V，-1800V(5种)

处理时间：20秒

第二工序(SiN蚀刻)的主要条件如下所述。

处理气体：CF₄/CHF₃/Ar/O₂＝225/125/600/60sccm

腔室内的压力：75mTorr

温度：上部电极/腔室侧壁/下部电极＝60/60/30℃

高频电力：40MHz/13MHz＝100/1000W

直流电压V_DC：-300V

处理时间：30秒

图14利用SEM照片表示在上述实验中得到的图案截面形状。在上述实验中，以在第一工序(BARC蚀刻/抗蚀剂改性处理)中施加于上部电极60的直流电压V_DC为参数，令V_DC＝0V的情况(A)为比较基准(标准：STD)。在该图中，虚线La、Lc分别表示比较基准(STD)中的第一工序结束后的抗蚀剂图案100的顶部的高度和基底膜(SiN膜)104的上表面的高度。虚线Lb表示第一工序前的BARC102的上表面的高度。此外，虚线Ld、Le分别表示比较基准(STD)中的第二工序结束后的抗蚀剂图案100的顶部的高度和BARC102与SiN膜104的界面的高度。

第二工序(SiN膜蚀刻)中的掩模选择比是：V_DC＝0V时为2.11，V_DC＝-500V时为1.95，V_DC＝-1000V时为1.89，V_DC＝-1500V时为2.51，V_DC＝-1800V时为3.01。即，能够确认到，V_DC的绝对值在1500V以上(电子能量在1500eV以上)时掩模选择比显著地提高，V_DC的绝对值越大掩模选择比越高。

此外，如图14所示，可知：在V_DC＝-500V～-1800V时，从抗蚀剂图案100的表层至内部深处形成有抗蚀剂改性层107，能够在图案截面形状(SEM照片)中视认改性层107和非改性层108的界面109，并且V_DC的绝对值越大改性层107的厚度(特别是纵方向的厚度)越增加。

图15通过图像处理(2值化处理)明确地表示抗蚀剂图案12中的改性层107和非改性层108。

在图16中，作为实验结果，利用SEM照片表示上述第一工序结束后的抗蚀剂图案[ARC]、上述第二工序结束后的抗蚀剂图案[SiN]、和灰化结束后的SiN图案[Ash]。如图所示，在任何一个阶段都能够视认到，当将V_DC的绝对值设定在1500V以上时，图案侧壁的凹凸变形显著地减少。

顺便提及，成为最终掩模的SiN图案(Ash)的LWR是：利用3σ的平均值，在V_DC＝0V时为9.1，V_DC＝-500V时为12.1，V_DC＝-1000V时为13.1，V_DC＝-1500V时为9.4，V_DC＝-1800V时为8.3。

(第三实施方式)

接着，在本发明的第三实施方式中，令抗蚀剂改性处理与修整处理与主蚀刻加工同时进行，即在主蚀刻加工的进行中，不仅进行抗蚀剂改性处理，而且并行进行修整处理，削减工序数，实现处理效率的提高。

在此实施方式中，作为一个实验例，在上述那样的多层抗蚀剂法(图2)中，与BARC102的蚀刻同时进行对抗蚀剂图案100的抗蚀剂改性处理和修整(第一工序)，接着实施SiN膜104的蚀刻(第二工序)，在修整后计测抗蚀剂图案100的线宽尺寸，并计测SiN蚀刻中的掩模选择比。在该实验中使用下部双频叠加施加方式的等离子体处理装置(图13)。

第一工序(BARC蚀刻/抗蚀剂改性处理/修整处理)中的主要条件如下所述。

抗蚀剂：丙烯酸酯衬底用的ArF抗蚀剂

BARC：有机膜

处理气体：CF₄/O₂＝250/13sccm

腔室内的压力：30mTorr，100mTorr(2种)

温度：上部电极/腔室侧壁/下部电极＝60/60/30℃

高频电力：40MHz/13MHz＝400/0W

直流电压V_DC：0V，-1800V(2种)

处理时间：20秒，47秒(2种)

第二工序(SiN蚀刻)的主要条件如下所述。

处理气体：CF₄/CHF₃/Ar/O₂＝225/125/600/60sccm

腔室内的压力：75mTorr

温度：上部电极/腔室侧壁/下部电极＝60/60/30℃

高频电力：60MHz/13MHz＝100/1000W

直流电压V_DC：-300V

处理时间：30秒

图17利用SEM照片表示在上述实验中得到的图案截面形状。在上述实验中，以在第一工序(BARC蚀刻/抗蚀剂改性处理/修整处理)中施加于上部电极60的直流电压V_DC、气体压力、处理时间为参数，令V_DC＝0V、气体压力＝30mTorr、处理时间＝20秒的情况(a)为主比较基准(STD)，令V_DC＝-1800V、气体压力＝30mTorr、处理时间＝20秒的情况(b)为副比较基准(STD’)。

在图中，虚线La、Lc分别表示主比较基准(STD)中的第一工序结束后的抗蚀剂图案12的顶部的高度和基底膜(SiN层)104的上表面的高度。虚线Lb表示第一工序前的BARC102的上表面的高度。此外，虚线Ld、Le分别表示主比较基准(STD)中的第二工序结束后的抗蚀剂图案100的顶部的高度和BARC102与SiN膜104的界面的高度。

如图17的上段所示，抗蚀剂图案100的宽度尺寸在初始状态时为131nm，在第一工序结束后，在条件(a)的情况下缩小为123nm，在条件(b)的情况下缩小为118nm，在条件(c)即V_DC＝-1800V、气体压力＝100mTorr、处理时间＝20秒的情况下的情况下缩小为99nm，在条件(d)即V_DC＝-1800V、气体压力＝100mTorr、处理时间＝47秒的情况下缩小为83nm。

这样，可知，在第一工序中，通过提高气体压力，延长处理时间，修整量会显著地增大，纵方向的损失并不因此增加，而且能够得到部分坍塌少的良好的图案截面。

在此，通过提高气体压力，抗蚀剂图案100的修整量增大，认为这是因为氟自由基增加而使横方向的自由基蚀刻被加速，如果延长处理时间则横方向的蚀刻量与时间成比例地增加。

此外，在抗蚀剂图案100中即使横方向的切削量增加纵方向的切削量也不增加，这是因为在纵方向和横方向上改性程度不同。即，因为通过本发明的抗蚀剂改性处理，高能电子大致垂直地被打入半导体晶片W表面的抗蚀剂图案100，并且离子也大致垂直地被打入，这些效果相乘，使得抗蚀剂图案100在纵方向上比横方向上改性更彻底，而且随着时间的经过改性程度进一步增强。而且，抗蚀剂图案100的周边部(边缘)因为离子集中所以容易切削，结果在纵方向上与侧壁大致在一个面上。

此外，在第一工序中，在基座(下部电极)12上仅施加用于生成等离子体的第一高频HF，不施加用于控制离子引入的第二高频LF，但是因第一高频HF的施加而产生自偏压，等离子体中的正离子被离子鞘的电场引入半导体晶片W，射入抗蚀剂图案100。

如图17的下段所示，第二工序中的掩模选择比在条件(a)时为2.11，在条件(b)时为3.01，在条件(c)时为3.09，在条件(d)时为3.45。从该结果可知，V_DC条件(绝对值为1500以上)是用于提高掩模选择比的主要要件，即是用于提高抗蚀剂图案100的耐蚀刻性的支配性的要件。此外，可知，第一工序的处理时间越长，则掩模选择比越提高，即抗蚀剂图案100的耐蚀刻性变得更牢固。

在图18中，作为该实施方式的实验结果，利用SEM照片表示上述第一工序结束后的抗蚀剂图案[ARC]、上述第二工序结束后的抗蚀剂图案[SiN]和灰化结束后的SiN图案[Ash]。如图所示，在条件(b)(c)(d)之间，任何一个阶段均能够视认到，第一工序中的压力越高处理时间越长，则图案侧壁的平坦性越提高。

顺便提及，成为最终掩模的SiN图案[Ash]的LWR是：利用3σ的平均值，在条件(a)时为9.1，在条件(b)时为8.3，在条件(c)时为8.1，在条件(d)时为7.1。

图19表示为了进行上述实施方式的等离子体处理方法，对上述等离子体处理装置(图1、图13)的各个部分和全体的时序进行控制的控制部110的构成例。

该构成例的控制部110具有：经总线150连接的处理器(CPU)152，存储器(RAM)154，程序存储装置(HDD)156，软驱或光盘等的盘驱动装置(DRV)158，键盘、鼠标等输入器件(KEY)160，显示装置(DIS)162，网络·接口(COM)164，和周边接口(I/F)166。

处理器(CPU)152从安装在盘驱动装置(DRV)158中的FD或光盘等存储介质168读取所需要的程序代码，存储在HDD156中。或者也能够通过网络·接口164从网络下载所需要的程序。然后，处理器(CPU)152将在各阶段或各种情况下所需的程序代码从HDD156展开在工作存储器(RAM)154上执行各步骤，进行所需要的运算处理，通过周边接口166控制装置内的各部分(特别是排气装置26，高频电源30、74，处理气体供给部72，可变直流电源80，开关82等)。用于实施在上述实施方式中说明过的等离子体处理方法的程序全部由此计算机系统执行。

在上述实施方式中，虽然将上部电极60用作DC施加部件，但是在本发明中，也能够将在腔室内在铅直方向或倾斜方向上与基座相对并被暴露在等离子体中的任意的导电部件用作或兼用作DC施加部件，除了上部电极60以外，也能够将例如腔室侧壁等用作DC施加部件。施加在DC施加部件上的直流电压并不一定始终保持在一定的电压水平，例如也能够叠加低频的交流电压。

本发明中的被处理基板不限于半导体晶片，也能够是平板显示器用的各种基板、光掩模、CD基板、印制基板等。此外，本发明特别能够适当地应用于使用ArF抗蚀剂的等离子体蚀刻加工，但是也能够应用于使用其它抗蚀剂的等离子体蚀刻加工等其它的等离子体处理或微细加工。

Claims (19)

1.一种等离子体处理方法，是在能够成为真空的处理容器内使第一电极和第二电极隔开规定的间隔平行地配置，与所述第一电极相对置地用第二电极支承被处理基板，将所述处理容器内真空排气至规定的压力，向所述第一电极和所述第二电极之间的处理空间供给包含蚀刻气体的第一处理气体，向所述第一电极或第二电极施加第一高频从而在所述处理空间生成所述第一处理气体的等离子体，基于所述等离子体，以在被加工膜上形成的抗蚀剂图案为掩模对所述基板上的所述被加工膜进行蚀刻的等离子体处理方法，其特征在于：

作为在所述处理容器内在所述被加工膜的蚀刻处理之前对所述基板进行的抗蚀剂改性处理，包括：

将所述处理容器内真空排气至规定的压力的工序；

向所述第一电极与所述第二电极之间的处理空间供给第二处理气体的工序；

对所述第一电极或所述第二电极施加所述第一高频从而在所述处理空间生成所述第二处理气体的等离子体的工序；和

对在所述处理容器内离开所述基板的位置暴露在等离子体中的规定的DC施加部件施加负极性的直流电压，将从所述DC施加部件释放出的电子打入所述基板上的抗蚀剂图案，使得提高所述抗蚀剂图案的耐蚀刻性的工序。

2.如权利要求1所述的等离子体处理方法，其特征在于：

在所述抗蚀剂改性处理中，选定所述负极性直流电压的绝对值，使得从所述DC施加部件释放出的电子以1000eV以上的能量被打入所述抗蚀剂图案。

3.如权利要求1所述的等离子体处理方法，其特征在于：

将所述负极性直流电压的绝对值选定在1000V以上。

4.如权利要求1所述的等离子体处理方法，其特征在于：

在所述抗蚀剂改性处理中，选定所述负极性直流电压的绝对值，使得从所述DC施加部件释放出的电子以1500eV以上的能量被打入所述抗蚀剂图案。

5.如权利要求1所述的等离子体处理方法，其特征在于：

将所述负极性直流电压的绝对值选定在1500V以上。

6.如权利要求1所述的等离子体处理方法，其特征在于：

在所述抗蚀剂改性处理中，向所述第一电极施加用于生成等离子体的所述第一高频，向所述第二电极施加离子引入控制用的第二高频，使得在所述第二电极上形成的自偏压为100V以下。

7.如权利要求1所述的等离子体处理方法，其特征在于：

在所述抗蚀剂改性处理中，以期望的功率向所述第一电极施加用于生成等离子体的所述第一高频，以50W以下的功率向所述第二电极施加离子引入控制用的第二高频。

8.如权利要求1所述的等离子体处理方法，其特征在于：

在所述抗蚀剂改性处理中，向所述第一电极施加用于生成等离子体的所述第一高频，不向所述第二电极施加高频。

9.如权利要求1～8中任一项所述的等离子体处理方法，其特征在于：

在所述抗蚀剂改性处理之后且在所述被加工膜的蚀刻处理之前，在所述容器内进行修整处理，将所述抗蚀剂图案在与图案面平行的横方向上削成所期望的尺寸。

10.如权利要求9所述的等离子体处理方法，其特征在于：

所述修整处理包括：

将所述处理容器内真空排气至规定的压力的工序；

向所述第一电极与所述第二电极之间的处理空间供给包含蚀刻气体的第三处理气体的工序；

向所述第一电极或所述第二电极施加所述第一高频，在所述处理空间生成所述第三处理气体的等离子体的工序；和

基于所述等离子体，将所述抗蚀剂图案蚀刻至所述所期望的图案的工序。

11.如权利要求1所述的等离子体处理方法，其特征在于：

所述DC施加部件是所述第一电极。

12.如权利要求1所述的等离子体处理方法，其特征在于：

所述第一电极的暴露在等离子体中的表面由含有Si的导电材料构成，所述第二处理气体包含卤族气体。

13.一种等离子体处理方法，是在能够成为真空的处理容器内使第一电极和第二电极隔开规定的间隔平行地配置，与所述第一电极相对置地用第二电极支承被处理基板，将所述处理容器内真空排气至规定的压力，向所述第一电极和所述第二电极之间的处理空间供给包含蚀刻气体的处理气体，向所述第一电极或第二电极施加第一高频从而在所述处理空间生成所述处理气体的等离子体，基于所述等离子体，以在被加工膜上形成的抗蚀剂图案为掩模对所述基板上的所述被加工膜进行蚀刻的等离子体处理方法，其特征在于：

(1)在所述处理容器内对所述基板进行所述被加工膜的蚀刻的途中，对在所述处理容器内离开所述基板的位置暴露在等离子体中的规定的DC施加部件施加负极性的直流电压，将从所述DC施加部件释放出的电子打入所述基板上的抗蚀剂图案，使得提高所述抗蚀剂图案的耐蚀刻性，

(2)选定所述处理容器内的气体压力和蚀刻时间，使得能够与所述被加工膜的蚀刻并行地将所述抗蚀剂图案在与图案面平行的横方向上削至所期望的尺寸。

14.一种等离子体处理方法，是在能够成为真空的处理容器内使第一电极和第二电极隔开规定的间隔平行地配置，与所述第一电极相对置地用第二电极支承被处理基板，将所述处理容器内真空排气至规定的压力，向所述第一电极和所述第二电极之间的处理空间供给包含蚀刻气体的处理气体，向所述第一电极或第二电极施加第一高频从而在所述处理空间生成所述处理气体的等离子体，基于所述等离子体，以在被加工膜上形成的抗蚀剂图案为掩模对所述基板上的所述被加工膜进行蚀刻的等离子体处理方法，其特征在于：

在所述处理容器内在对所述基板进行所述被加工膜的蚀刻的途中，对在所述处理容器内离开所述基板的位置暴露在等离子体中的规定的DC施加部件施加负极性的直流电压，将从所述DC施加部件释放出的电子打入所述基板上的抗蚀剂图案，使得提高所述抗蚀剂图案的耐蚀刻性。

15.如权利要求13或14所述的等离子体处理方法，其特征在于：

选定所述负极性直流电压的绝对值，使得从DC施加部件释放出的电子以1500eV以上的能量被打入所述抗蚀剂图案。

16.如权利要求13或14所述的等离子体处理方法，其特征在于：

向所述第一电极施加用于生成等离子体的所述第一高频，向所述第二电极施加离子引入控制用的第二高频。

17.如权利要求13或14所述的等离子体处理方法，其特征在于：

将用于生成等离子体的所述第一高频和离子引入控制用的第二高频叠加施加在所述第二电极上。

18.如权利要求13或14所述的等离子体处理方法，其特征在于：

所述DC施加部件是所述第一电极。

19.如权利要求1所述的等离子体处理装置，其特征在于：

所述抗蚀剂图案由使用ArF准分子激光作为曝光束的抗蚀剂构成。

Images