KR20100121440A - 저유전율 유전체 손상이 감소된 박리 - Google Patents

저유전율 유전체 손상이 감소된 박리 Download PDF

Info

Publication number
KR20100121440A
KR20100121440A KR1020100042910A KR20100042910A KR20100121440A KR 20100121440 A KR20100121440 A KR 20100121440A KR 1020100042910 A KR1020100042910 A KR 1020100042910A KR 20100042910 A KR20100042910 A KR 20100042910A KR 20100121440 A KR20100121440 A KR 20100121440A
Authority
KR
South Korea
Prior art keywords
fluorocarbon
stripping
stripping gas
reduced
processing chamber
Prior art date
Application number
KR1020100042910A
Other languages
English (en)
Other versions
KR101723685B1 (ko
Inventor
빙 지
3세 앤드류 디 베일리
마리암 모라브
스티븐 엠 시라드
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20100121440A publication Critical patent/KR20100121440A/ko
Application granted granted Critical
Publication of KR101723685B1 publication Critical patent/KR101723685B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 프로세싱 챔버에서 포토레지스트 마스크 아래에 배치된 저유전율 유전체층에 에칭된 피처를 형성하는 방법이 제공된다. 포토레지스트 마스크를 통해 저유전율 유전체층에 피처가 에칭된다. 포토레지스트 마스크가 박리되며, 여기서 박리는 적어도 하나의 사이클을 포함하고, 각 사이클은, 플루오로카본 박리 가스를 플라즈마 프로세싱 챔버로 흐르게 하는 단계, 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 플라즈마 프로세싱 챔버로의 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는 플루오로카본 박리 페이즈; 및 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 플라즈마 프로세싱 챔버로 흐르게 하는 단계, 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 감소된 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는 감소된 플루오로카본 박리 페이즈를 포함한다.

Description

저유전율 유전체 손상이 감소된 박리{STRIP WITH REDUCED LOW-K DIELECTRIC DAMAGE}
본 발명은 플라즈마를 이용하여 유기 마스크에 의해 정의된 유전체층을 통해 에칭함으로써 그리고 이 마스크의 후속 박리에 의해 반도체 웨이퍼 상에 구조체를 획득하는 방법에 관한 것이다.
반도체 플라즈마 에칭 애플리케이션에서, 플라즈마 에처는 보통 포토레지스트 마스크 패턴과 같은 유기 마스크 패턴을 회로에 전사하며 초저유전율 유전체층의 라인 패턴을 Si 웨이퍼 상에 전사하는데 이용된다. 이는 마스크 패턴의 개방된 영역에서 포토레지스트 재료 아래의 초저유전율 유전체층을 에칭함으로써 달성된다. 이 에칭 반응은 진공 인클로저 (반응기 챔버로도 불림) 에 함유된 반응 혼합물에서 전기 방전을 여기시킴으로써 발생된 전기적으로 대전된 입자 및 화학적 활성 종 (이온) 에 의해 개시된다. 추가적으로, 이 이온은 또한 가스 혼합물과 웨이퍼 재료 사이에서 생성된 전계를 통해 웨이퍼 재료 쪽으로 가속화되어, 이방성 에칭으로 지칭되는 방식으로 이온 궤도의 방향을 따라 에칭 재료의 방향성 제거를 발생시킨다. 에칭 시퀀스의 완료 시에, 마스킹 재료는 그 박리에 의해 제거되어, 원래 의도된 마스크 패턴의 측방향 패턴의 레플리카를 그 자리에 남긴다.
발명의 개요
본 발명의 목적에 따라 전술한 바를 달성하기 위해, 플라즈마 프로세싱 챔버에서 포토레지스트 마스크 아래에 배치된 저유전율 유전체층에 에칭된 피처를 형성하는 방법이 제공된다. 포토레지스트 마스크를 통해 저유전율 유전체층에 피처가 에칭된다. 포토레지스트 마스크가 박리되며, 여기서 박리는 적어도 하나의 사이클을 포함하고, 각 사이클은, 플루오로카본 박리 가스를 플라즈마 프로세싱 챔버로 흐르게 하는 단계, 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 플라즈마 프로세싱 챔버로의 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는 플루오로카본 박리 페이즈; 및 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 플라즈마 프로세싱 챔버로 흐르게 하는 단계, 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 감소된 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는 감소된 플루오로카본 박리 페이즈를 포함한다.
본 발명의 다른 구현예에서, 프로세싱 챔버에서 에칭된 저유전율 유전체층 위로부터 유기 마스크층을 박리하는 방법이 제공된다. 유기 마스크는 에칭된 저유전율 유전체층으로부터 박리되며, 적어도 하나의 사이클을 포함하는데, 각 사이클은, 플루오로카본 박리 가스를 프로세싱 챔버로 흐르게 하는 단계, 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 프로세싱 챔버로의 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는 플루오로카본 박리 페이즈; 및 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 프로세싱 챔버로 흐르게 하는 단계, 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 감소된 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함한다.
본 발명의 다른 구현예에서, 포토레지스트 마스크 아래에 배치된 저유전율 유전체층에 피처를 형성하는 장치가 제공된다. 플라즈마 프로세싱 챔버는 플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽, 플라즈마 프로세싱 챔버 인클로저 내에 기판을 지지하는 기판 지지체, 플라즈마 프로세싱 챔버 인클로저의 압력을 조절하는 압력 조절기, 플라즈마를 지속하기 위해 플라즈마 프로세싱 챔버 인클로저에 전력을 제공하는 적어도 하나의 전극, 플라즈마 프로세싱 챔버 인클로저로 가스를 제공하는 가스 유입구, 및 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배기하는 가스 배출구를 포함한다. 가스 소스는 가스 유입구와 유체 연통하고, 에칭 가스 소스, 플루오로카본 박리 가스 소스, 및 감소된 플루오로카본 박리 가스 소스를 포함한다. 제어기는 가스 소스 및 적어도 하나의 전극에 제어가능하게 접속되고, 적어도 하나의 프로세서 및 컴퓨터 판독가능 매체를 포함한다. 이 컴퓨터 판독가능 매체는 포토레지스트 마스크를 통해 저유전율 유전체층에 피처를 에칭하는 컴퓨터 판독가능 코드 및 저유전율 유전체층에 피처가 에칭된 후에 포토레지스트 마스크를 박리하는 컴퓨터 판독가능 코드를 포함한다. 포토레지스트 마스크를 박리하는 컴퓨터 판독가능 코드는 적어도 하나의 사이클을 포함하며, 각 사이클은 플루오로카본 박리 가스를 플라즈마 프로세싱 챔버로 흐르게 하는 단계, 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 플라즈마 프로세싱 챔버로의 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는 플루오로카본 박리 페이즈; 및 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 플라즈마 프로세싱 챔버로 흐르게 하는 단계, 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계, 및 감소된 플루오로카본 박리 가스의 흐름을 중지하는 감소된 플루오로카본 박리 페이즈를 포함한다.
본 발명의 이들 특징 및 다른 특징은 이하 다음의 도면과 관련하여 본 발명의 상세한 설명에서 더욱 상세히 설명될 것이다.
본 발명은, 동일한 참조부호가 유사한 엘리먼트를 지칭하는 첨부 도면들에서 제한적이 아니라 예시적으로 설명된다.
도 1 은 진보성 있는 에칭 프로세스의 흐름도.
도 2 의 (a) 내지 (d) 는 이 진보성 있는 프로세스를 이용한 피처의 형성의 개략도.
도 3 은 본 발명을 실시하는데 이용될 수도 있는 시스템의 개략도.
도 4a 및 도 4b 는 본 발명을 실시하는데 이용될 수도 있는 컴퓨터 시스템의 개략도.
도 5 는 플루오로카본 박리 페이즈의 더욱 상세한 흐름도.
도 6 은 감소된 플루오로카본 박리 페이즈의 더욱 상세한 흐름도.
도 7 은 종래 기술의 CO2 박리 프로세스를 이용한 나노미터 단위의 초저유전율 손상 및 진보성 있는 박리 프로세스를 이용한 나노미터 단위의 초저유전율 손상을 나타내는 그래프.
본 발명은 이하 첨부 도면에서 설명된 바와 같은 이의 몇 개의 바람직한 실시형태를 참조하여 상세히 설명될 것이다. 다음의 설명에서, 수많은 구체적인 세부사항이 본 발명의 완전한 이해를 제공하기 위해 개시된다. 그러나, 본 발명이 이들 구체적인 세부사항의 전부 또는 일부 없이 실시될 수도 있다는 것이 당업자에게는 명백할 것이다. 다른 예에서, 공지의 프로세스 및/또는 구조는 본 발명을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않았다.
반도체 VFTL (via first trench last) 듀얼 다마신 (DD) 프로세싱에서, 더 낮은 유전율을 제공하기 위해서 유기 성분이 추가된 실리콘 산화물계 저유전율 (low-k) 재료는 에칭 및 레지스트 박리 프로세스 중에 다양한 반응물에 노출된다. 노출된 저유전율 유전체 재료는 종종 에칭/박리 플라즈마 및 화학물질에 의해 손상된다. 일반적으로, 저유전율 손상은 재료 조성 (예를 들어, 카본 공핍 (depletion)), 형태학 (밀도 또는 다공성), 및/또는 표면 특성 (예를 들어, 소수성 내지 친수성) 의 변화를 포함한다. 손상된 층은 더 이상 의도된 유전 특성을 갖지 않고, 디바이스 수율 손실 및/또는 신뢰성 부재를 초래할 수 있다. 따라서, 저유전율 유전체 에칭/박리 동안에 손상을 감소시키는 것은 반도체 프로세싱에서 가장 중대한 도전 중 하나가 되었다. 본래의 (손상되지 않은) 저유전율 재료와 달리, 손상된 층은 HF 희석액에 의해 손쉽게 제거될 수 있다. HF 희석액에 샘플을 디핑한 후에 재료 손실을 측정함으로써 에칭 및 박리 후에 저유전율 재료 손상을 정량화하는 것이 일반적인 관행이다.
저유전율 유전체 에칭 및 박리 프로세스 중에 손상을 감소시키기 위한 노력이 이루어져 왔다. 종래 기술의 방법은 주로 프로세스 화학작용, 하드웨어 구성, 및/또는 플라즈마 소스 (예를 들어, RF 대 마이크로파) 등을 최적화함으로써 에칭 및 박리 프로세스를 최적화한다. 이들 종래 기술의 노력은 제한된 성공만을 가져왔다. 유전율 (k 값) 이 계속 감소하고, 재료가 더욱 다공성으로 되며, 임계 치수가 더욱 작아짐에 따라, 가장 진보한 집적 회로 프로세싱에서 손상은 보다 심각한 문제가 되었다.
다른 종래 기술의 방법은 저유전율 유전체 재료의 에칭 및 박리 후에 손상된 층을 복구하는 것이다. 이 접근법은 저유전율 유전체 재료의 손상의 일부를 복구할 수 있지만, 이는 개별적인 상이한 툴 세트를 필요로 한다. 따라서, 이는 생산 비용을 증가시키고 스루풋을 감소시킨다.
또한, 에칭이 완료된 후에 저유전율 유전체층을 손상시키지 않고 포토레지스트 마스크가 신속하게 박리되는 것이 바람직하다. 일부 박리 프로세스는 너무 느리다. 다른 박리 프로세스는 저유전율 유전체층을 손상시킨다. 다른 박리 프로세스는 에칭된 피처의 네킹 (necking) 또는 다른 왜곡을 야기한다.
본 발명의 실시형태는, 저유전율 유전체에 대한 손상이 감소되면서 신속하고, 감소된 왜곡을 갖는, 저유전율 유전체층이 에칭된 후에 포토레지스트 마스크가 박리되는 방법을 제공한다.
도 1 은 본 발명의 일 실시형태의 하이 레벨 흐름도이다. 이 실시형태에서, 저유전율 유전체층 위에 패터닝된 유기 마스크가 형성된다 (단계 104). 도 2 의 (a) 는 기판 (210) 의 개략적인 단면도인데, 이 기판 위에 저유전율 유전체층 (208) 이 배치되고, 이 저유전율 유전체층 위에 패터닝된 유기 마스크 (204) 가 형성되었다. 기판 (웨이퍼; 210) 과 저유전율 유전체층 (208) 사이에 하나 이상의 중간층이 배치될 수도 있다. 반사방지 코팅 및/또는 하드 마스크 층과 같은 하나 이상의 중간층은 저유전율 유전체층 (208) 과 패터닝된 유기 마스크 (204) 사이에 배치될 수도 있다.
기판 (210) 은 플라즈마 프로세싱 챔버에 위치한다 (단계 106). 도 3 은 본 발명의 바람직한 실시형태에 이용될 수도 있는 플라즈마 프로세싱 챔버 (300) 의 개략도이다. 이 실시형태에서, 플라즈마 프로세싱 챔버 (300) 는 한정 링 (confinement ring; 302), 상부 전극 (304), 하부 전극 (308), 가스 소스 (310), 및 배기 펌프 (320) 를 포함한다. 가스 소스 (310) 는 에칭 가스 소스 (312), 플루오로카본 박리 가스 소스 (314), 및 감소된 플루오로카본 박리 가스 소스 (316) 를 포함한다. 플라즈마 프로세싱 챔버 (300) 내에서, 기판 (210) 은 하부 전극 (308) 위에 위치한다. 하부 전극 (308) 은 기판 (210) 을 홀딩하기에 적합한 기판 처킹 메커니즘 (예를 들어, 정전, 기계적 클램핑 등) 을 포함한다. 반응기 상단 (328) 은 하부 전극 (308) 의 바로 정반대에 배치된 상부 전극 (304) 을 포함한다. 상부 전극 (304), 하부 전극 (308), 및 한정 링 (302) 은 한정된 플라즈마 볼륨 (340) 을 정의한다. 가스는 가스 유입구 (343) 를 통해 가스 소스 (310) 에 의해 한정된 플라즈마 볼륨으로 공급되고, 배기 펌프 (320) 에 의해 한정 링 (302) 및 배기 포트를 통해 한정된 플라즈마 볼륨으로부터 배기된다. 배기 펌프 (320) 는 플라즈마 프로세싱 챔버에 대한 가스 배출구를 형성한다. 제 1 RF 소스 (344) 는 상부 전극 (304) 에 전기적으로 접속된다. 제 2 RF 소스 (348) 는 하부 전극 (308) 에 전기적으로 접속된다. 챔버 벽 (352) 은, 한정 링 (302), 상부 전극 (304), 및 하부 전극 (308) 이 배치된 플라즈마 인클로저를 정의한다. 제 1 RF 소스 (344) 와 제 2 RF 소스 (348) 둘 다는 60 MHz 전원, 27 MHz 전원, 및 2 MHz 전원을 포함할 수도 있다. 전극에 RF 전력을 접속하는 상이한 조합도 가능하다. 캘리포니아 프레몬트의 Lam Research CorporationTM 에 의해 제조된 2300® Exelan® Flex3x 유전체 에칭 시스템이 본 발명의 바람직한 실시형태에서 이용될 수도 있다. 제어기 (335) 는 제 1 RF 소스 (344), 제 2 RF 소스 (348), 배기 펌프 (320), 에칭 가스 소스 (312) 에 접속된 제 1 제어 밸브 (337), 플루오로카본 박리 가스 소스 (314) 에 접속된 제 2 제어 밸브 (339), 및 감소된 플루오로카본 박리 가스 소스 (316) 에 접속된 제 3 제어 밸브 (341) 에 제어가능하게 접속된다. 가스 유입구 (343) 는 가스 소스 (312, 314, 316) 로부터 플라즈마 프로세싱 인클로저로 가스를 제공한다. 샤워헤드가 가스 유입구 (343) 에 접속될 수도 있다. 가스 유입구 (343) 는 가스 소스 각각에 대한 단일 유입구이거나 가스 소스 각각에 대한 상이한 배출구 또는 가스 소스 각각에 대한 복수의 유입구 또는 다른 가능한 조합일 수도 있다.
도 4a 및 도 4b 는 제어기 (335) 로서 이용하기에 적합한 컴퓨터 시스템 (400) 을 도시한다. 도 4a 는 제어기 (335) 에 이용할 수도 있는 컴퓨터 시스템의 하나의 가능한 물리적 형태를 도시한다. 물론, 이 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 핸드헬드 디바이스에서부터 대형 슈퍼 컴퓨터까지 이르는 많은 물리적 형태를 가질 수도 있다. 컴퓨터 시스템 (400) 은 모니터 (402), 디스플레이 (404), 하우징 (406), 디스크 드라이브 (408), 키보드 (410), 및 마우스 (412) 를 포함한다. 디스크 (414) 는 컴퓨터 시스템 (400) 으로부터 그리고 컴퓨터 시스템 (400) 으로 데이터를 전송하는데 이용되는 컴퓨터-판독가능 매체이다.
도 4b 는 컴퓨터 시스템 (400) 에 대한 블록도의 일 실시예이다. 매우 다양한 서브시스템이 시스템 버스 (420) 에 연결된다. 프로세서(들) (422; 중앙 처리 장치, 또는 CPU 로도 지칭됨) 는 메모리 (424) 를 포함하는 저장 디바이스에 커플링된다. 메모리 (424) 는 RAM (random access memory) 및 ROM (read-only memory) 을 포함한다. 당업계에 공지된 바와 같이, ROM 은 CPU 에 단방향으로 데이터 및 명령을 전송하는 역할을 하고, RAM 은 양방향으로 데이터 및 명령을 전송하는데 통상적으로 이용된다. 이들 타입의 메모리 둘 다는 후술할 컴퓨터-판독가능 매체 중 임의의 적절한 타입을 포함할 수도 있다. 또한, 고정 디스크 (426) 는 CPU (422) 에 양방향으로 커플링되는데; 이것은 추가적인 데이터 저장 용량을 제공하며, 또한 후술할 컴퓨터 판독가능 매체 중 임의의 매체를 포함할 수도 있다. 고정 디스크 (426) 는 프로그램, 데이터 등을 저장하는데 이용될 수도 있고, 통상적으로 주 스토리지보다 느린 (하드 디스크와 같은) 보조 저장 매체이다. 고정 디스크 (426) 내에 보유된 정보가 적절한 경우에 메모리 (424) 의 가상 메모리로서 표준 방식으로 포함될 수도 있다는 것을 알 것이다. 착탈식 디스크 (414) 는 후술할 컴퓨터-판독가능 매체 중 임의의 매체의 형태를 취할 수도 있다.
CPU (422) 는 또한 디스플레이 (404), 키보드 (410), 마우스 (412), 및 스피커 (430) 와 같은 다양한 입/출력 디바이스에 커플링될 수도 있다. 일반적으로, 입/출력 디바이스는 비디오 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치식 디스플레이, 트랜스듀서 카드 판독기, 자기 또는 종이 테이프 판독기, 태블릿, 스타일러스, 음성 또는 핸드라이팅 인식기, 바이오메트릭 판독기, 또는 다른 컴퓨터 중 임의의 것일 수도 있다. CPU (422) 는 옵션으로, 네트워크 인터페이스 (440) 를 이용하여 다른 컴퓨터 또는 전기통신 네트워크에 커플링될 수도 있다. 이러한 네트워크 인터페이스에 의해, CPU 가 네트워크로부터 정보를 수신했을 수도 있거나 상술한 방법 단계를 수행하는 과정에서 네트워크에 정보를 출력했을 수도 있다고 예견된다. 또한, 본 발명의 방법 실시형태는 오직 CPU (422) 상에서만 실행될 수도 있거나, 프로세싱의 일부를 공유하는 원격 CPU 와 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
부가적으로, 본 발명의 실시형태는 또한 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 갖는 컴퓨터 판독가능 매체를 구비한 컴퓨터 저장 제품에 관한 것이다. 이 매체 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계되고 구성된 것들일 수도 있으며, 또는 컴퓨터 소프트웨어 업계의 당업자에게 이용가능하고 공지된 종류의 것일 수도 있다. 유형적 컴퓨터 판독가능 매체의 예는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체; CD-ROM 및 홀로그래픽 디바이스와 같은 광학 매체; 플롭티컬 디스크와 같은 자기광학 매체; 그리고 주문형 집적회로 (ASIC), 프로그래머블 논리 디바이스 (PLD) 및 ROM 과 RAM 디바이스와 같이 프로그램 코드를 저장하고 실행하도록 특별히 구성된 하드웨어 디바이스를 포함하지만, 이에 한정되지 않는다. 컴퓨터 코드의 예는 인터프리터를 사용하여 컴퓨터에 의해 실행되는 보다 하이 레벨의 코드를 포함하는 파일들 및 컴파일러에 의해 생성되는 것과 같은 머신 코드를 포함한다. 컴퓨터 판독가능 매체는 또한 프로세서에 의해 실행가능한 명령의 시퀀스를 나타내며 반송파에 구현된 컴퓨터 데이터 신호로 송신되는 컴퓨터 코드일 수도 있다.
플라즈마 프로세싱 챔버 (300) 는 패터닝된 유기 마스크 (204) 를 통해 저유전율 유전체층 (208) 에 피처를 에칭하는데 이용된다 (단계 108). 도 2 의 (b) 는 기판 (210) 의 개략적인 단면도인데, 이 기판 위에 저유전율 유전체층 (208) 이 배치되고, 저유전율 유전체층 (208) 에 피처 (212) 가 에칭 (단계 108) 된 후에 이 저유전율 유전체층 위에 패터닝된 유기 마스크 (204) 가 형성되었다. 유기 마스크의 박리가 수행된다 (단계 110). 이 박리는 플루오로카본 박리 페이즈 (단계 112) 및 감소된 플루오로카본 박리 페이즈 (단계 116) 의 적어도 하나의 사이클을 포함한다.
도 5 는 플루오로카본 박리 페이즈 (단계 112) 의 더욱 상세한 흐름도이다. 플루오로카본 성분을 포함하는 플루오로카본 박리 가스는 플라즈마 프로세싱 챔버로 흐른다 (단계 504). 플루오로카본 박리 가스는 플라즈마로 형성된다 (단계 508). 플라즈마는 포토레지스트 마스크를 박리하고, 에칭 피처의 측면에 측벽을 형성한다. 플루오로카본 박리 가스의 흐름이 중지된다 (단계 512). 도 2 의 (c) 는 기판 (210) 의 개략적인 단면도인데, 이 기판 위에 저유전율 유전체층 (208) 이 배치되고, 저유전율 유전체층 (208) 에 피처 (212) 가 에칭 (단계 108) 된 후에 그리고 제 1 플루오로카본 박리 페이즈 (단계 110) 후에 이 저유전율 유전체층 위에 패터닝된 유기 마스크 (204) 가 형성되었다. 유기 마스크가 더욱 얇아지고 플루오로카본 성분으로부터 측벽 (218) 이 형성되도록, 유기 마스크의 일부가 박리되었다.
도 6 은 감소된 플루오로카본 박리 페이즈 (단계 116) 의 더욱 상세한 흐름도이다. 감소된 플루오로카본 박리 가스가 플라즈마 프로세싱 챔버로 흐른다 (단계 604). 감소된 플루오로카본 박리 가스는 플라즈마로 형성된다 (단계 608). 플라즈마는 포토레지스트 마스크를 박리하고, 에칭 피처의 측면 상의 측벽의 적어도 일부를 제거한다. 감소된 플루오로카본 박리 가스의 흐름이 중지된다 (단계 612). 도 2 의 (d) 는 기판 (210) 의 개략적인 단면도인데, 이 기판 위에 저유전율 유전체층 (208) 이 배치되고, 감소된 플루오로카본 박리 페이즈 (단계 116) 후에, 이 저유전율 유전체층 위에 패터닝된 유기 마스크 (204) 가 형성되었다. 유기 마스크가 더 얇아지도록 유기 마스크는 더욱 박리되었다. 바람직하게는, 감소된 플루오로카본 박리 페이즈는 플루오로카본 박리 페이즈보다 더욱 빠르게 박리하여, 더 많은 유기 마스크가 박리된다. 감소된 플루오로카본 박리 페이즈는 또한 측벽을 박리하여, 이 페이즈 동안에 측벽이 감소된다. 일 실시형태에서, 측벽은 완전히 박리될 수도 있다.
일 실시형태에서, 유기 마스크는 단일 사이클에서 완전히 박리된다. 다른 실시형태에서, 유기 마스크를 완전히 박리하는데 복수의 사이클이 이용된다.
실시예:
일 실시예에서, 유기 마스크는 패터닝된 포토레지스트 마스크였다. 저유전율 유전체층은 유기 성분을 갖는 실리콘 산화물계 유전 재료의 다공성 초저유전율 유전체층이었다. 플라즈마 프로세싱 챔버는 램 리써치 코포레이션의 300 mm 유전체 에칭 반응기 (Flex3x) 였다.
이 실시예에서, 메인 에칭을 포함하는 유전체 에칭 (단계 108) 은 80 sccm 의 CF4, 160 sccm 의 CO, 및 180 sccm 의 Ar 의 메인 에칭 가스를 제공함으로써 수행되었다. 압력은 120 mTorr 로 설정되었다. 2 MHz 에서 100 와트, 그리고 27 MHz 에서 1000 와트로 전력이 공급되어, 17 초 동안 메인 에칭을 제공하였다. 유전체 에칭은, 100 sccm 의 CO, 6 sccm 의 C4F8, 90 sccm 의 N2, 및 200 sccm 의 Ar 의 오버 에칭 (over etch) 가스를 제공함으로써 수행되었던 오버 에칭을 더 포함한다. 압력은 20 mTorr 로 설정되었다. 2 MHz 에서 500 와트로, 그리고 27 MHz 에서 1000 와트로 전력이 공급되었다. 2 MHz 의 더 낮은 주파수에서의 전력은 바이어스 전압을 제공하여 유전체층으로 이온을 가속화함으로써, 에칭을 제공한다. 이 실시예에서, 에칭 피처는 저유전율 비아이다.
이 실시예에서, 유기 마스크의 박리 (단계 110) 는 먼저 감소된 플루오로카본 박리 페이즈 (단계 116) 를 제공함으로써 수행되었다. 감소된 플루오로카본 박리 페이즈는 1000 sccm 의 CO2 의 감소된 플루오로카본 박리 가스를 제공함으로써 수행되었다 (단계 604). 이 실시예에서, 감소된 플루오로카본 박리 가스는 순수 CO2 와 무플루오르 (fluorine free) 였다. 40 mTorr 의 압력이 제공되었다. 27 MHz 에서 1200 와트를 제공함으로써 감소된 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 6 초 동안 유지되었다 (단계 608). 이후 감소된 플루오로카본 박리 가스의 흐름이 중지되었다 (단계 612). 감소된 플루오로카본 박리 페이즈 이후에, 100 sccm 의 CO, 6 sccm 의 C4F8, 90 sccm 의 N2, 및 200 sccm 의 Ar 의 플루오로카본 박리 가스를 제공함으로써 플루오로카본 박리 페이즈 (단계 112) 가 뒤따른다 (단계 504). 20 mTorr 의 압력이 제공되었다. 27 MHz 에서 500 와트 그리고 2 MHz 에서 250 와트를 제공함으로써 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 10 초 동안 유지되었다 (단계 508). 이후 플루오로카본 박리 가스의 흐름은 중지되었다 (단계 512). 플루오로카본의 더 높은 유량의 존재는, 포토레지스트 마스크 층을 박리하면서, 저유전율 유전체층을 손상시키지 않고 측벽 퇴적을 제공하는 것을 돕는다.
유기 마스크의 박리 (단계 110) 의 제 2 사이클은 제 2 감소된 플루오로카본 박리 페이즈 (단계 116) 를 제공함으로써 수행되었다. 제 2 감소된 플루오로카본 박리 페이즈는 1000 sccm 의 CO2 의 감소된 플루오로카본 박리 가스를 제공함으로써 수행되었다. 42.5 mTorr 의 압력이 제공되었다. 27 MHz 에서 1000 와트를 제공함으로써 제 2 감소된 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 6 초 동안 유지되었다. 이후 제 2 감소된 플루오로카본 박리 가스의 흐름이 중지되었다. 제 2 감소된 플루오로카본 박리 페이즈 이후에, 100 sccm 의 CO, 6 sccm 의 C4F8, 90 sccm 의 N2, 및 200 scccm Ar 의 제 2 플루오로카본 박리 가스를 제공함으로써 제 2 플루오로카본 박리 페이즈 (단계 112) 가 뒤따른다 (단계 504). 20 mTorr 의 압력이 제공되었다. 27 MHz 에서 250 와트를 제공함으로써 제 2 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 7 초 동안 유지되었다 (단계 508). 이후 제 2 플루오로카본 박리 가스의 흐름은 중지되었다 (단계 512).
유기 마스크의 박리 (단계 110) 의 제 3 사이클은 제 3 감소된 플루오로카본 박리 페이즈 (단계 116) 를 제공함으로써 수행되었다. 1000 sccm 의 CO2 의 감소된 플루오로카본 박리 가스를 제공함으로써 제 3 감소된 플루오로카본 박리 페이즈가 수행되었다. 45 mTorr 의 압력이 제공되었다. 27 MHz 에서 800 와트를 제공함으로써 제 3 감소된 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 6 초 동안 유지되었다. 이후 제 3 감소된 플루오로카본 박리 가스의 흐름은 중지되었다. 제 3 감소된 플루오로카본 박리 페이즈 이후에, 100 sccm 의 CO, 6 sccm 의 C4F8, 90 sccm 의 N2, 및 200 sccm 의 Ar 의 제 3 플루오로카본 박리 가스를 제공함으로써 제 3 플루오로카본 박리 페이즈 (단계 112) 가 뒤따른다 (단계 504). 20 mTorr 의 압력이 제공되었다. 27 MHz 에서 125 와트를 제공함으로써 제 3 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 7 초 동안 유지되었다 (단계 508). 이후 제 3 플루오로카본 박리 가스의 흐름은 중지되었다 (단계 512).
유기 마스크의 박리 (단계 110) 의 제 4 사이클은 제 4 감소된 플루오로카본 박리 페이즈 (단계 116) 를 제공함으로써 수행되었다. 제 4 감소된 플루오로카본 박리 페이즈는 1000 sccm 의 CO2 의 감소된 플루오로카본 박리 가스를 제공함으로써 수행되었다. 47.5 mTorr 의 압력이 제공되었다. 27 MHz 에서 600 와트를 제공함으로써 제 4 감소된 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 7.5 초 동안 유지되었다. 이후 제 4 감소된 플루오로카본 박리 가스의 흐름은 중지되었다. 제 4 감소된 플루오로카본 박리 페이즈 이후에, 100 sccm 의 CO, 6 sccm 의 C4F8, 90 sccm 의 N2, 및 200 sccm 의 Ar 의 제 4 플루오로카본 박리 가스를 제공함으로써 제 4 플루오로카본 박리 페이즈 (단계 112) 가 뒤따른다 (단계 504). 20 mTorr 의 압력이 제공되었다. 27 MHz 에서 65 와트를 제공함으로써 제 4 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 7 초 동안 유지되었다 (단계 508). 이후 제 4 플루오로카본 박리 가스의 흐름은 중지되었다. (단계 512).
유기 마스크의 박리 (단계 110) 의 제 5 사이클은 제 5 감소된 플루오로카본 박리 페이즈 (단계 116) 를 제공함으로써 수행되었다. 1000 sccm 의 CO2 의 감소된 플루오로카본 박리 가스를 제공함으로써 제 5 감소된 플루오로카본 박리 페이즈가 수행되었다. 50 mTorr 의 압력이 제공되었다. 27 MHz 에서 400 와트를 제공함으로써 제 5 감소된 플루오로카본 박리 가스가 플라즈마로 형성되었는데, 이는 10 초 동안 유지되었다. 이후 제 5 감소된 플루오로카본 박리 가스의 흐름은 중지되었다. 제 5 감소된 플루오로카본 박리 페이즈는 박리 프로세스를 완료한다. 박리 프로세스는, 측벽 퇴적이 제거되는 것을 보장하는 감소된 플루오로카본 박리 페이즈로 끝난다.
이 실시예에서, 전력은 연속적인 사이클에 따라 램핑 다운 (ramp down) 되었다. 각 사이클에 대한 전력 램핑 또는 다른 전력 변화 또는 시간 변화는 추가 제어 노브 (knob) 를 제공한다.
그 결과는 또한 HF 디핑 이후에 다양한 샘플의 XSEM 이미지의 면밀한 검사에 의해 확인된다. 도 7 은 종래 기술의 CO2 박리 프로세스를 이용한 나노미터 단위의 초저유전율 손상 (704) 및 진보성 있는 박리 프로세스를 이용한 나노미터 단위의 초저유전율 손상 (708) 을 나타내는 그래프이다. 가변 프로세스 또는 웨이퍼 상태에서 포토레지스트의 완전한 제거가 보장되도록, 약 100% 의 오버(over)박리가 이용된다. 그래프에서 알 수 있는 바와 같이, 진보성 있는 프로세스는 초저유전율 유전체 손상을 감소시켰다.
바람직하게는, 동일한 척 상에 장착되면서 에칭과 박리 둘 다를 위해 동일한 전극 및 전원을 이용하여, 동일한 플라즈마 프로세싱 챔버에서 에칭 및 박리가 수행된다. 다른 실시형태에서, 개별 챔버에서 에칭 및 박리가 수행되도록 기판은 다른 챔버로 이동될 수도 있다.
바람직하게는, 플루오로카본은 적어도 1.5:1 의 플루오르 대 카본 비율을 가진다. 더 바람직하게는, 플루오로카본은 C4F8 이다. 명세서 및 청구범위에서, 플루오로카본은 하이드로플루오로카본을 포함하지 않지만, 대신에 카본과 플루오르만의 분자를 포함한다. 다양한 실시형태에서의 플루오로카본은 CF4, C4F6, 및 C5F8 일 수도 있다.
본 발명의 일 실시형태에서, 박리 프로세스 중에 전력 및/또는 압력이 램핑될 수도 있다. 이러한 램핑은 초기의 박리 사이클 동안에 더 적은 측벽을 제공하며 말기의 박리 사이클 동안에 더 많은 측벽을 제공하는데 이용될 수도 있다. 다른 실시형태에서, 사이클 사이에서 전력 및/또는 전압이 페더링 (feather) 될 수도 있다. 조기 사이클에 대한 더 높은 바이어스는 더 빠른 박리를 허락하는 반면, 나중 사이클에 대한 더 낮은 바이어스는 손상을 감소시키는 것을 돕는다.
박리 중에 플루오로카본을 이용하는 것이 초저유전율 손상을 감소시킨다는 것을 예기치 않게 발견하였지만, 플루오로카본은 박리 중의 간헐 상태에서 플루오르 함유 폴리머 측벽을 제공하는 것으로 생각된다.
본 발명의 다양한 실시형태에서, 감소된 플루오로카본 박리 가스는 O2, CO2, N2 및 H2 또는 NH3 중 적어도 하나를 포함할 수도 있다. 바람직하게는, 이러한 감소된 플루오로카본 박리 가스는 무플루오르이다.
본 발명의 일 실시형태는 원하는 포토레지스트에 대한 박리 백분율을 유지하면서 손상을 완전히 제거할 수 있다.
박리 동안의 플루오로카본의 이용은 저유전율 유전체층을 손상시키는 플루오르 원자를 릴리즈하는 플루오르 함유 폴리머를 형성한다고 이전에 생각하였다. 박리 페이즈가 개재된 박리 프로세스에서의 간헐 스테이지에서 플루오르 폴리머를 적용함으로써, 저유전율 손상 메커니즘이 "턴오프 (turn off)" 될 수 있다는 것이 예기치 않게 발견되었다. 포토레지스트 마스크와 초저유전율 유전체 에칭 층 사이에 하드 마스크가 위치하는 스택에서와 같이, 추가 이점이 또한 제공되는데, 진보성 있는 박리 프로세스는 하드 마스크 탑 네킹 (hard mask top necking) 을 감소시킨다는 것이 발견되었다. 하드 마스크 네킹의 감소는 박리후 프로파일에서의 보잉 (bowing) 을 감소시킨다.
바람직하게는, 플루오로카본 가스 흐름은 플루오로카본 박리 페이즈 중에 2-100 sccm 의 범위에 있다. CO 의 0-200 sccm, N2 의 0-200 sccm, Ar 의 0-300 sccm 등과 같은 다른 첨가 가스 및 희석제는 또한 다양한 실시형태에서 이용될 수도 있다. 바람직하게는, 압력 범위는 10-200 mTorr 이다. 바람직하게는, RF 전력 범위는 50-5000W 이다. 더 바람직하게는, RF 전력 범위는 50-2000W 이다.
본 발명의 다른 실시형태는 마이크로파 또는 다운스트림 RF 박리 프로세스를 이용할 수도 있다.
본 발명은 수개의 바람직한 실시형태의 관점에서 설명되었지만, 본 발명의 범위 내에 있는 변경, 치환, 및 다양한 대체 균등물이 있다. 또한, 본 발명의 방법 및 장치를 구현하는 많은 다른 방법이 있다는 것을 알아야 한다. 따라서, 다음의 첨부된 청구범위는 본 발명의 사상 및 범위 내에 있는 이러한 변경, 치환, 및 다른 다양한 대체 균등물 모두를 포함하는 것으로 해석되는 것으로 의도된다.

Claims (18)

  1. 플라즈마 프로세싱 챔버에서 포토레지스트 마스크 아래에 배치된 저유전율 유전체의 층에 에칭된 피처를 형성하는 방법으로서,
    상기 포토레지스트 마스크를 통해 상기 저유전율 유전체의 층에 피처를 에칭하는 단계; 및
    상기 저유전율 유전체의 층에 상기 피처가 에칭된 후에 상기 포토레지스트 마스크를 박리하는 단계를 포함하며,
    상기 박리하는 단계는 적어도 하나의 사이클을 포함하고,
    각 사이클은,
    플루오로카본 박리 페이즈, 및
    감소된 플루오로카본 박리 페이즈를 포함하며,
    상기 플루오로카본 박리 페이즈는,
    플루오로카본을 포함하는 플루오로카본 박리 가스를 상기 플라즈마 프로세싱 챔버로 흐르게 하는 단계;
    상기 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 플라즈마 프로세싱 챔버로의 상기 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하고;
    상기 감소된 플루오로카본 박리 페이즈는,
    상기 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 상기 플라즈마 프로세싱 챔버로 흐르게 하는 단계;
    상기 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 감소된 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 저유전율 유전체는 유기 성분을 갖는 실리콘 산화물계 유전체인, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  3. 제 2 항에 있어서,
    상기 플루오로카본 박리 페이즈는 측벽을 형성하고, 상기 포토레지스트 마스크를 박리하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  4. 제 3 항에 있어서,
    상기 감소된 플루오로카본 박리 페이즈는 측벽을 제거하고, 상기 포토레지스트 마스크를 박리하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  5. 제 4 항에 있어서,
    상기 에칭하는 단계 및 상기 박리하는 단계는 단일 플라즈마 프로세싱 챔버에서 수행되는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  6. 제 5 항에 있어서,
    상기 감소된 플루오로카본 박리 가스는 무플루오르 (fluorine free) 인, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  7. 제 6 항에 있어서,
    상기 포토레지스트 마스크를 박리하는 단계는 복수의 사이클을 포함하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  8. 제 7 항에 있어서,
    상기 플루오로카본 박리 가스의 플루오로카본은 C4F8 인, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  9. 제 8 항에 있어서,
    상기 플루오로카본 박리 가스는 CO 를 더 포함하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 감소된 플루오로카본 박리 가스는 O2, CO2, N2 및 H2 또는 NH3 중 적어도 하나를 포함하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  11. 제 6 항에 있어서,
    상기 플루오로카본 박리 가스에서의 플루오로카본은 적어도 1.5:1 의 플루오르 대 카본 비율을 갖는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  12. 제 1 항에 있어서,
    상기 플루오로카본 박리 페이즈는 측벽을 형성하고, 상기 포토레지스트 마스크를 박리하는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  13. 제 1 항에 있어서,
    상기 감소된 플루오로카본 박리 가스는 무플루오르인, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  14. 제 1 항에 있어서,
    상기 플루오로카본 박리 가스에서의 플루오로카본은 C4F8 인, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  15. 제 1 항에 있어서,
    상기 플루오로카본 박리 가스에서의 플루오로카본은 적어도 1.5:1 의 플루오르 대 카본 비율을 갖는, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  16. 제 1 항에 있어서,
    상기 저유전율 유전체의 층은 초저유전율 유전체층인, 저유전율 유전체층에 에칭된 피처를 형성하는 방법.
  17. 프로세싱 챔버에서 에칭된 저유전율 유전체층 위로부터 유기 마스크의 층을 박리하는 방법으로서,
    적어도 하나의 사이클을 포함하여, 상기 에칭된 저유전율 유전체층으로부터 상기 유기 마스크를 박리하는 단계를 포함하며,
    각 사이클은,
    플루오로카본 박리 페이즈, 및
    감소된 플루오로카본 박리 페이즈를 포함하며,
    상기 플루오로카본 박리 페이즈는,
    플루오로카본을 포함하는 플루오로카본 박리 가스를 상기 프로세싱 챔버로 흐르게 하는 단계;
    상기 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 프로세싱 챔버로의 상기 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하고;
    상기 감소된 플루오로카본 박리 페이즈는,
    상기 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 상기 프로세싱 챔버로 흐르게 하는 단계;
    상기 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 감소된 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는, 유기 마스크의 층을 박리하는 방법.
  18. 포토레지스트 마스크 아래에 배치된 저유전율 유전체층에 피처를 형성하는 장치로서,
    플라즈마 프로세싱 챔버;
    가스 유입구와 유체 연통하는 가스 소스; 및
    상기 가스 소스 및 적어도 하나의 전극에 제어가능하게 접속되는 제어기를 포함하며,
    상기 플라즈마 프로세싱 챔버는,
    플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽;
    상기 플라즈마 프로세싱 챔버 인클로저 내에서 기판을 지지하는 기판 지지체;
    상기 플라즈마 프로세싱 챔버 인클로저의 압력을 조절하는 압력 조절기;
    플라즈마를 지속하기 위해 상기 플라즈마 프로세싱 챔버 인클로저에 전력을 제공하는 상기 적어도 하나의 전극;
    상기 플라즈마 프로세싱 챔버 인클로저로 가스를 제공하는 상기 가스 유입구; 및
    상기 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배기하는 가스 배출구를 포함하고;
    상기 가스 소스는,
    에칭 가스 소스;
    플루오로카본 박리 가스 소스; 및
    감소된 플루오로카본 박리 가스 소스를 포함하고;
    상기 제어기는,
    적어도 하나의 프로세서; 및
    컴퓨터 판독가능 매체를 포함하고,
    상기 컴퓨터 판독가능 매체는,
    상기 포토레지스트 마스크를 통해 상기 저유전율 유전체층에 피처를 에칭하는 컴퓨터 판독가능 코드; 및
    상기 저유전율 유전체층에 상기 피처가 에칭된 후에 상기 포토레지스트 마스크를 박리하는 컴퓨터 판독가능 코드를 포함하고,
    상기 박리하는 컴퓨터 판독가능 코드는 적어도 하나의 사이클을 포함하고,
    각 사이클은,
    플루오로카본 박리 페이즈, 및
    감소된 플루오로카본 박리 페이즈를 포함하며,
    상기 플루오로카본 박리 페이즈는,
    상기 플루오로카본 박리 가스 소스로부터 상기 플라즈마 프로세싱 챔버로, 플루오로카본을 포함하는 플루오로카본 박리 가스를 흐르게 하는 단계;
    상기 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 플라즈마 프로세싱 챔버로의 상기 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하고;
    상기 감소된 플루오로카본 박리 페이즈는,
    상기 감소된 플루오로카본 박리 가스 소스로부터 상기 플라즈마 프로세싱 챔버로, 상기 플루오로카본 박리 가스보다 더 낮은 플루오로카본 유량을 갖는 감소된 플루오로카본 박리 가스를 흐르게 하는 단계;
    상기 감소된 플루오로카본 박리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 감소된 플루오로카본 박리 가스의 흐름을 중지하는 단계를 포함하는, 저유전율 유전체층에 피처를 형성하는 장치.
KR1020100042910A 2009-05-08 2010-05-07 저유전율 유전체 손상이 감소된 박리 KR101723685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/463,155 2009-05-08
US12/463,155 US8691701B2 (en) 2009-05-08 2009-05-08 Strip with reduced low-K dielectric damage

Publications (2)

Publication Number Publication Date
KR20100121440A true KR20100121440A (ko) 2010-11-17
KR101723685B1 KR101723685B1 (ko) 2017-04-05

Family

ID=43054548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042910A KR101723685B1 (ko) 2009-05-08 2010-05-07 저유전율 유전체 손상이 감소된 박리

Country Status (4)

Country Link
US (1) US8691701B2 (ko)
KR (1) KR101723685B1 (ko)
CN (1) CN101882580B (ko)
TW (1) TW201044461A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011382A1 (en) * 2012-07-10 2014-01-16 Applied Materials, Inc. Method of patterning a low-k dielectric film

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839870B (zh) * 2012-11-20 2016-08-17 中微半导体设备(上海)有限公司 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching
US10361091B2 (en) * 2017-05-31 2019-07-23 Lam Research Corporation Porous low-k dielectric etch
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2023069346A1 (en) * 2021-10-22 2023-04-27 Lam Research Corporation Strip with bevel cleaning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070032967A (ko) * 2004-06-03 2007-03-23 램 리써치 코포레이션 가스 화학물 및 탄화 수소 첨가의 주기적 변조를 이용하는플라즈마 스트리핑 방법
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6316354B1 (en) * 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6455431B1 (en) * 2000-08-01 2002-09-24 Applied Materials Inc. NH3 plasma descumming and resist stripping in semiconductor applications
US7235479B2 (en) * 2004-08-26 2007-06-26 Applied Materials, Inc. Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
US7501350B2 (en) * 2004-11-05 2009-03-10 Tokyo Electron Limited Plasma processing method
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
JP2008078582A (ja) * 2006-09-25 2008-04-03 Hitachi High-Technologies Corp プラズマエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070032967A (ko) * 2004-06-03 2007-03-23 램 리써치 코포레이션 가스 화학물 및 탄화 수소 첨가의 주기적 변조를 이용하는플라즈마 스트리핑 방법
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011382A1 (en) * 2012-07-10 2014-01-16 Applied Materials, Inc. Method of patterning a low-k dielectric film
US8802572B2 (en) 2012-07-10 2014-08-12 Applied Materials, Inc. Method of patterning a low-k dielectric film

Also Published As

Publication number Publication date
TW201044461A (en) 2010-12-16
KR101723685B1 (ko) 2017-04-05
US20100285671A1 (en) 2010-11-11
CN101882580B (zh) 2012-05-23
CN101882580A (zh) 2010-11-10
US8691701B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
JP5081917B2 (ja) フッ素除去プロセス
US8500951B2 (en) Low-K damage avoidance during bevel etch processing
US7772122B2 (en) Sidewall forming processes
US7838426B2 (en) Mask trimming
US8815745B2 (en) Reducing damage to low-K materials during photoresist stripping
KR101723685B1 (ko) 저유전율 유전체 손상이 감소된 박리
US7981699B2 (en) Method for tunably repairing low-k dielectric damage
US20110097904A1 (en) Method for repairing low-k dielectric damage
JP4791964B2 (ja) ランピングによるエッチング方法及び装置
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
US8470715B2 (en) CD bias loading control with ARC layer open
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
WO2006028673A1 (en) Etch with uniformity control
US8236188B2 (en) Method for low-K dielectric etch with reduced damage
US20090311871A1 (en) Organic arc etch selective for immersion photoresist

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right