JP5486883B2 - 被処理体の処理方法 - Google Patents

被処理体の処理方法 Download PDF

Info

Publication number
JP5486883B2
JP5486883B2 JP2009207490A JP2009207490A JP5486883B2 JP 5486883 B2 JP5486883 B2 JP 5486883B2 JP 2009207490 A JP2009207490 A JP 2009207490A JP 2009207490 A JP2009207490 A JP 2009207490A JP 5486883 B2 JP5486883 B2 JP 5486883B2
Authority
JP
Japan
Prior art keywords
photoresist layer
electrode
gas
processing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009207490A
Other languages
English (en)
Other versions
JP2011060916A (ja
Inventor
和樹 成重
和男 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009207490A priority Critical patent/JP5486883B2/ja
Priority to US12/876,811 priority patent/US8759227B2/en
Priority to KR1020100087628A priority patent/KR101682724B1/ko
Priority to TW099130188A priority patent/TWI550707B/zh
Priority to CN201010279990.9A priority patent/CN102013397B/zh
Publication of JP2011060916A publication Critical patent/JP2011060916A/ja
Application granted granted Critical
Publication of JP5486883B2 publication Critical patent/JP5486883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H10P50/244—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials comprising alternated and repeated etching and passivation steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Drying Of Semiconductors (AREA)

Description

この発明は、被処理体の処理方法に関する。
エッチング対象層をプラズマエッチングする際にはフォトレジスト等のレジストマスクが用いられている。特に最近では微細加工の要請に応えて約０．１３μｍ以下の開口パターンを形成するのに適したＡｒＦフォトトレジストやＦ２フォトレジスト、すなわち、ＡｒＦガスやＦ２ガスを発光源としたレーザー光で露光するフォトレジストがよく使用されている。
しかし、ＡｒＦフォトレジスト層やＦ２フォトレジスト層は耐プラズマ性が低いため、エッチング途中でフォトレジスト層の表面が荒れてしまうという事情がある。フォトレジスト層の表面が荒れてしまうことで、エッチングの進行とともに開口部の形状が変化して、設計した形状のエッチング孔やエッチング溝が形成できなくなってしまう。
フォトレジスト層の耐プラズマ性を向上させる方法としては、フォトレジスト層表面に紫外線、電子線やイオンビームを照射する方法（特許文献１〜３）、フォトレジストを加熱硬化する方法（特許文献４）や有機Ｓｉ化合物に熱や光のエネルギーを与えて薄い硬化層をフォトレジスト層表面にコーティングする方法（特許文献５）が知られている。
しかし、上記のフォトレジスト層の耐プラズマ性を向上させる方法では、その後のエッチング工程で使用する容器とは別の容器内で耐プラズマ性の向上処理を行わなければならない。フォトレジスト層の耐プラズマ性の向上処理を行う容器からエッチング容器へ被処理体を搬送することは、搬送工程での歩留まりの低下や搬送時間によるスループットの低下を招く。さらに、耐プラズマ性の向上処理を行う容器をエッチング容器と別に設けることは、余分なスペースが必要であるばかりでなくコストアップを招く。
一方、エッチング対象層を直接フォトレジスト層で覆うと、その後のフォトレジスト層を露光・現像して開口パターンを形成する工程で、開口パターンの設計寸法精度が落ちてしまう。このため、エッチング対象層とフォトレジストマスク層の間に反射防止層を挿入することが行われている。この反射防止層をＣとＦとを有する物質を含むガス、例えば、Ｃ４Ｆ８とＯ２の混合ガス、ＨＢｒとＣＦ４とＨｅの混合ガス、ＣＨ２Ｆ２とＣＦ４とＨｅの混合ガスのプラズマでエッチングすることが提案されている（特許文献６）。反射防止層をエッチングするエッチングガスとしては、例えばＣＦ４とＯ２との混合ガスも知られている（特許文献７）。
しかしながら、反射防止層をＣ４Ｆ８とＯ２の混合ガスやＣＦ４とＯ２の混合ガスのプラズマでエッチングした場合は、フォトレジスト層の表面が荒れたり、フォトレジスト層に縦筋が入ったり、マスク層であるフォトレジスト層も相当量エッチングされてしまいマスクとしての機能を果たせなくなることもある。
そこで、フォトレジスト層の耐プラズマ性を向上させながら、反射防止層をエッチングする方法が、特許文献８に記載されている（特に、第３の実施形態参照）。
特開昭６０−１１０１２４号公報 特開平２−２５２２３３号公報 特開昭５７−１５７５２３号公報 特開平４−２３４２５号公報 特開平２−４０９１４号公報 特開平１０−２６１６２７号公報 特開平７−３０７３２８号公報 国際公開第２００４／００３９８８号パンフレット
特許文献８では、エッチング容器内を排気した後、処理ガスとしてエッチング容器内にＨ２ガス、又はＨ２ガスとＡｒガスとを供給し、処理ガスをプラズマ化させることで、フォトレジスト層の耐プラズマ性を向上させながら、反射防止層をエッチングする。
特許文献８のようにフォトレジスト層の耐プラズマ性を向上させることで、フォトレジスト層に耐プラズマ性の向上処理を施さない場合に比較して、フォトレジスト層の耐プラズマ性が向上し、反射防止膜をエッチングしている最中にフォトレジスト層の高さが減少する度合いが改善される。
しかしながら、フォトレジスト層の高さが減少することに変わりはなく、場合によっては、以降のエッチングに対してフォトレジスト層の高さが足りなくなってしまう事情がある。
この発明は、上記事情に鑑みて為されたもので、フォトレジスト層の高さの減少をより強力に抑制できる被処理体の処理方法を提供する。
上記課題を解決するため、この発明の一態様に係る被処理体の処理方法は、処理容器内に、第１電極および被処理体を支持する第２電極を対向して配置し、前記処理容器内に処理ガスを供給し、前記第１電極および前記第２電極間に高周波電力を印加して前記第１電極および前記第２電極間に前記処理ガスのプラズマを生成させて、前記第２電極に支持された前記被処理体にプラズマ処理を施す被処理体の処理方法であって、前記被処理体が、シリコン含有膜と、前記シリコン含有膜上に形成された有機膜と、前記有機膜上に形成されたフォトレジスト層とを備え、前記処理ガスとして水素およびアルゴンからなる第１の処理ガスを用い、前記第１電極に第１の直流負電圧を印加しながら、前記フォトレジスト層をマスクに用いて、前記有機膜を、前記第１の処理ガスのプラズマによりエッチングする途中で、前記フォトレジスト層を硬化させながらエッチングする第１の工程と、前記第１の工程の後、前記処理ガスとして水素、四フッ化炭素およびアルゴンを含む第２の処理ガスを用い、前記第１の工程において硬化された前記フォトレジスト層を、前記第１電極に前記第１の直流負電圧よりも大きい絶対値を有する第２の直流負電圧を印加しながら、前記第２の処理ガスのプラズマにより、さらに硬化させる第２の工程と、前記第２の工程の後、前記第２の工程においてさらに硬化された前記フォトレジスト層をマスクに用いて、前記有機膜下の前記シリコン含有膜をエッチングする第３の工程とを備え、前記第１の工程、前記第２の工程および前記第３の工程を同一の処理容器内で連続して行う。
この発明によれば、フォトレジスト層の高さの減少をより強力に抑制できる被処理体の処理方法を提供できる。
この発明の第１の実施形態に係る被処理体の処理方法を実行することが可能な処理装置の一例を概略的に示す断面図 この発明の第１の実施形態に係る被処理体の処理方法の一例に用いたサンプルを示す断面図 この発明の第１の実施形態に係る被処理体の処理方法の一例を示す流れ図 エッチングのメカニズムを示す断面図 エッチングのメカニズムを示す断面図 この発明の第１の実施形態に係る被処理体の処理方法の効果を示す図面代用写真 フォトレジスト層の硬化の例を示す図面代用写真 この発明の第２の実施形態に係る被処理体の処理方法の一例を示す断面図 この発明の第３の実施形態に係る被処理体の処理方法の一例を示す流れ図 この発明の第３の実施形態に係る被処理体の処理方法の効果を示す図面代用写真
以下、この発明の実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
（第１の実施形態）
図１は、この発明の第１の実施形態に係る被処理体の処理方法を実行することが可能な処理装置の一例を概略的に示す断面図である。本例では、処理装置の一例とし、被処理体として半導体ウエハ（以下ウエハという）を取り扱い、このウエハ上の有機膜をエッチングする容量結合型平行平板プラズマエッチング装置を例示する。
プラズマエッチング装置１は、気密に構成され、ウエハＷが搬入される略円筒状のチャンバ２を有している。
チャンバ２内の底部には、セラミックス等からなる誘電体板３を介して下部電極として機能するウエハＷを載置するためのステージ４が設けられている。ステージ４は、アルミニウム等の金属製であり、上面にウエハＷを静電吸着するための静電チャック（図示せず）が設けられており、また内部に冷却媒体を通流してウエハＷを冷却するための冷却媒体流路（図示せず）が設けられている。
チャンバ２内の上部には、ステージ４に対向して上部電極として機能するシャワーヘッド５が設けられている。これにより、上部電極として機能するシャワーヘッド５と下部電極として機能するステージ４とで平行平板電極が構成される。本例のシャワーヘッド５は、ステージ４への対向面にシリコン又はシリコンカーバイドを含むように構成され、直流の負電源６に接続されている。シャワーヘッド５は、上部にガス導入口７を有し、内部にガス拡散空間８を有し、底部に複数のガス吐出孔９を有している。ガス導入口７にはガス供給配管１０が接続されている。ガス供給配管１０の他端にはエッチングのための処理ガスを供給する処理ガス供給系１１が接続されている。エッチングのための処理ガスは、処理ガス供給系１１からガス供給配管１０およびシャワーヘッド５を介してチャンバ２内に供給される。エッチングのための処理ガスは、本例では、Ｈ２ガスにＡｒガスを加えたガスが用いられる。
チャンバ２の底部には、排気管１２が接続されている。排気管１２には、真空ポンプや圧力調整バルブ等を含む排気機構１３が接続されている。排気機構１３によりチャンバ２内が排気されてチャンバ２内が所定の真空度に維持されるようになっている。
本例では、下部電極として機能するステージ４には、二つの高周波が供給される。一つは、プラズマ生成に適した高い周波数を持つ第１の高周波であり、残りの一つはイオン引き込みに適した第１の高周波よりも低い周波数を持つ第２の高周波である。第１の高周波の周波数の例は、例えば、１０ＭＨｚ以上１００ＭＨｚ以下であり、第２の高周波の周波数の例は、例えば、１５ＭＨｚ以下０．１ＭＨｚ以上である。本例では、第１の高周波の周波数を一例として４０ＭＨｚとし、第２の高周波の周波数を一例として１３ＭＨｚとしている。第１の高周波は、第１の高周波電源１４ａから整合器１５ａを介してステージ４に供給される。第２の高周波は、第２の高周波電源１４ｂから整合器１５ｂを介してステージ４に供給される。なお、ステージ４に供給する高周波は、二つの高周波を供給することに限られるものではなく、一つの高周波、即ち、単周波を供給するようにしても良い。
制御部５０は、プラズマエッチング装置１を制御する。制御部５０は、プロセスコントローラ５１、ユーザーインターフェース５２、及び記憶部５３を含んで構成される。プロセスコントローラ５１は、マイクロプロセッサ（コンピュータ）からなる。ユーザーインターフェース５２は、オペレータがプラズマエッチング装置１を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置１の稼働状況を可視化して表示するディスプレイ等を含む。記憶部５３は、プラズマエッチング装置１において実施される処理を、プロセスコントローラ５１の制御にて実現するための制御プログラム、各種データ、及び処理条件に応じてプラズマエッチング装置１に処理を実行させるためのレシピが格納される。レシピは、記憶部５３の中の記憶媒体に記憶される。記憶媒体はコンピュータ読み取り可能なもので、例えば、ハードディスクであっても良いし、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば、専用回線を介してレシピを適宜伝送させるようにしてもよい。任意のレシピはユーザーインターフェース５２からの指示等にて記憶部５３から呼び出され、プロセスコントローラ５１において実行されることで、プロセスコントローラ５１の制御のもと、プラズマエッチング装置１において、ウエハＷ上に形成された有機膜に対するエッチングが実施される。
次に、この発明の第１の実施形態に係る被処理体の処理方法の一例を説明する。
図２はこの発明の第１の実施形態に係る被処理体の処理方法の一例に用いたサンプルを示す断面図、図３はこの発明の第１の実施形態に係る被処理体の処理方法の一例を示す流れ図である。
まず、図２に示すように、サンプル１００は、図示せぬウエハ上に、シリコン含有膜１０１を形成し、シリコン含有膜１０１上に有機膜１０２を形成し、有機膜１０２上にフォトレジスト層１０３を形成したものである。このフォトレジスト層１０３をマスクに用いて、有機膜１０２がエッチングされる。本例では、シリコン含有膜１０１をシリコン酸化膜（ＳｉＯ２）とし、有機膜１０２をＢＡＲＣとし、フォトレジスト層１０３をＡｒＦ用フォトレジストとした。
このようなサンプル１００、即ち、ウエハＷに対し、次のような流れで処理を行う。
図３に示すように、まず、ウエハＷをチャンバ２内に搬送し、ステージ４上に載置する（ステップ１）。次いで、チャンバ２内を排気し、チャンバ２内の圧力を、例えば、１００ｍＴ未満に減圧する（ステップ２）。次いで、処理ガスとしてＨ２ガスを含むガス、例えば、Ｈ２ガスとＡｒガスをチャンバ２内に供給する（ステップ３）。流量の一例は、“Ｈ２／Ａｒ＝４５０ｓｃｃｍ／４５０ｓｃｃｍ”である。また、処理ガス供給後のチャンバ２内の圧力の一例は、１００ｍＴである。
次に、高周波をステージ４に供給し、ステージ４とシャワーヘッド５との間に高周波を供給するとともに、直流負電圧をシャワーヘッド５に供給する（ステップ４）。高周波の一例は、第１の高周波として４０ＭＨｚ、第２の高周波として１３ＭＨｚである。高周波のパワーの一例は、第１の高周波として５００Ｗ、第２の高周波として０Ｗである。また、直流負電圧の一例は、−４５０Ｖである。これにより、フォトレジスト層１０３をマスクに用いて、有機膜１０２がエッチングされる。エッチング時間の一例は、２５ｓｅｃである。このエッチングのメカニズムを図４Ａ、図４Ｂ、図５Ａ、及び図５Ｂに示す。
図４Ａに示すように、処理ガスをチャンバ２内に供給した時点においては、ステージ４とシャワーヘッド５との間に規定される処理空間１０４に、水素ガス（Ｈ２）とアルゴンガス（Ａｒ）とが漂っている状態である。
このような状態で、ステージ４とシャワーヘッド５との間に高周波を供給すると、図４Ｂに示すように、プラズマが生成され、処理空間１０４に漂っている水素ガスは水素分子が別れて水素ラジカル（Ｈ＊）となり、アルゴンガスはアルゴンイオン（Ａｒ＋）になる。この状態でシャワーヘッド５に直流負電圧を供給すると、正電荷であるアルゴンイオン（Ａｒ＋）はシャワーヘッド５に向かって飛ぶ。アルゴンイオン（Ａｒ＋）はシャワーヘッド５にぶつかり、シャワーヘッド５のステージ４への対向面に含まれたシリコン（Ｓｉ）がスパッタされ、シリコン（Ｓｉ）が処理空間１０４に叩き出される。それと同時に電子（ｅ−）が放出される。
このような状態で、フォトレジスト層１０３をマスクに用いた有機膜１０２のエッチングが行われると、図５Ａに示すように、Ｓｉがフォトレジスト層１０３に反応することで、フォトレジスト層１０３の表面がＳｉＣ化されながら、有機膜１０２のエッチングが進行する、と推測される。さらに、電子線がフォトレジスト層１０３に照射されることにより、架橋等の反応が進むので、フォトレジスト層１０３が改質されながら、有機膜１０２のエッチングが進行する。なおかつ、水素ラジカル（Ｈ＊）がフォトレジスト層１０３に反応することでも、フォトレジスト層１０３の改質が進み、有機膜１０２のエッチングが進行する。この結果、図５Ｂに示すように、フォトレジスト層１０３の高さの減少を抑制しながら、有機膜１０２をエッチングすることができる。
このように、この発明の第１の実施形態に係る被処理体の処理方法によれば、フォトレジスト層１０３のＳｉＣ化、及び電子線並びに水素ラジカルによるフォトレジスト層１０３の改質の双方を伴いながら、フォトレジスト層１０３をマスクに用いて有機膜１０２がエッチングされる、と推測される。これにより、フォトレジスト層１０３の高さの減少をより強力に抑制できる被処理体の処理方法を得ることができる。
この発明の第１の実施形態に係る被処理体の処理方法の効果として、サンプル１００の、エッチング前の実際の断面写真を図６Ａに、第１の実施形態に係る被処理体の処理方法に従ってエッチングした後の実際の断面写真を図６Ｂに示す。また、比較例として、シャワーヘッド５を接地したままでエッチングした後の実際の断面写真を図６Ｃに示す。
図６Ｂに示すように、第１の実施形態に係る被処理体の処理方法によれば、図６Ｃに示す比較例に比較して、有機膜１０２をエッチングする際のフォトレジスト層１０３の高さの減少が抑制されていることが分かる。なお、比較例によるエッチング条件は、シャワーヘッド５に直流負電圧を供給せずに接地することのみが異なり、圧力、処理ガス、処理ガス流量、エッチング時間は、第１の実施形態に係る被処理体の処理方法と同じである。
この発明の第１の実施形態によれば、フォトレジスト層１０３を硬化させることも可能である。フォトレジスト層１０３の硬化の例を図７Ａ〜図７Ｃに示す。フォトレジスト層１０３の硬化を確認する試験は、次のようにして行った。
（レシピ１）
レシピ１は、フォトレジスト層を硬化する条件である。処理条件は以下の通りとした。
チャンバ内圧力 ：１００ｍＴ
処理ガス ：Ｈ２ガス＋Ａｒガス
処理ガス流量 ：Ｈ２／Ａｒ＝４５０ｓｃｃｍ／４５０ｓｃｃｍ
高周波パワー ：５００Ｗ（４０ＭＨｚ）
上部電極直流電圧：−４５０Ｖ
処理時間 ：２０ｓｅｃ
（レシピ２）
レシピ２は、フォトレジスト層をエッチングする条件である。処理条件は以下の通りとした。
チャンバ内圧力 ：１０ｍＴ
処理ガス ：ＣＯガス＋Ｏ２ガス
処理ガス流量 ：ＣＯ／Ｏ２＝１２０ｓｃｃｍ／１２０ｓｃｃｍ
高周波パワー ：１００Ｗ（４０ＭＨｚ）
上部電極直流電圧：無し
処理時間 ：２０ｓｅｃ
図７Ａにサンプルの実際の断面写真を示す。サンプルは、図示せぬウエハ上に、下地膜を形成し、下地膜上にフォトレジスト層１０３を形成したものである。本例では、下地膜をＳｉＯＮとし、フォトレジスト層１０３をＡｒＦ用フォトレジストとした。
レシピ１の後、レシピ２を行った後の断面写真を図７Ｂに示す。レシピ１にしたがってフォトレジスト層１０３を硬化させた後、レシピ２にしたがってフォトレジスト層１０３をエッチングすると、２０ｓｅｃのエッチングの後においても、充分な高さのフォトレジスト層１０３が残った。
これ対し、レシピ１を行わず、直接にレシピ２を行うと、図７Ｃに示すように、フォトレジスト層１０３の高さが、図７Ｂに示す場合に比較して大きく減少した。
この試験により、レシピ１を行うことで、フォトレジスト層１０３が硬化し、酸素プラズマ耐性が向上することが確認された。
（第２の実施形態）
図８Ａ〜図８Ｄは、この発明の第２の実施形態に係る被処理体の処理方法の一例を示す断面図である。
第１の実施形態により説明したように、フォトレジスト層１０３が硬化することが確認されたので、フォトレジスト層１０３のトリミング（サイズのスリム化）にも有用である。
図８Ａに示すように、ウエハＷ上にシリコン含有膜１０１を形成し、シリコン含有膜１０１上に有機膜１０２を形成し、有機膜１０２上にフォトレジスト層１０３を形成する。
次いで、図８Ｂに示すように、第１の実施形態により説明した処理方法に従って、有機膜１０２をエッチングする。
次いで、図８Ｃに示すように、処理ガスとして酸素を含有するガスとし、図示せぬステージ４とシャワーヘッド５との間に高周波を印加してプラズマを生成する。有機膜１０２及びフォトレジスト層１０３は、酸素含有ガスプラズマに含まれる酸素ラジカル（Ｏ＊）によりエッチングされ、有機膜１０２及びフォトレジスト層１０３のサイズがスリム化される。
次いで、図８Ｄに示すように、スリム化された有機膜１０２及びフォトレジスト層１０３をマスクに用いて、下層のシリコン含有膜１０１をエッチングする。これにより、小さいサイズ、例えば、最小露光寸法よりも小さいサイズのシリコン含有膜１０１によるパターンが形成される。
このように、この発明に係る被処理体の処理方法によれば、フォトレジスト層１０３が硬化し、プラズマ耐性が向上することから、有機膜１０２及びフォトレジスト層１０３を同時にトリミングすることも可能となる。このため、この発明に係る被処理体の処理方法は、小さいサイズ、例えば、最小露光寸法よりも小さいサイズのシリコン含有膜１０１の形成にも有利である。
なお、本発明を適用しない今までの処理条件であると、トリミングの際に有機膜１０２及びフォトレジスト層１０３が消失、又はパターン倒れが発生してしまうので、このようなトリミング処理は不可能であった。
（第３の実施形態）
第２の実施形態により説明したように、この発明の被処理体の処理方法によれば、有機膜１０２をエッチングしている最中に、フォトレジスト層１０３を硬化させることができる。
しかし、以下に説明するフォトレジスト層１０３を硬化させる硬化工程を、さらに備えることで、フォトレジスト層１０３を、さらに硬く硬化させることができる。以下、このような例を第３の実施形態として説明する。
図９は、この発明の第３の実施形態に係る被処理体の処理方法の一例を示す流れ図である。
図９に示すように、図３を参照して説明したステップ１〜ステップ４を実行し、フォトレジスト層１０３をマスクに用いて有機膜１０２をエッチングする。なお、本例では、有機膜エッチング用の処理ガス、処理ガスの流量、チャンバ２内の圧力は、図３を参照して説明したステップ３、４と同じとしたが、ステップ４における直流負電圧は−２５０Ｖ、エッチング時間は２０ｓｅｃとした。これにより有機膜１０２がエッチングされる。
次に、チャンバ２内を排気し、チャンバ２内の圧力を、例えば、５０ｍＴ未満に減圧する（ステップ５）。次いで、硬化処理用の処理ガスとして水素ガスを含む処理ガス、例えば、Ｈ２ガスとＣＦ４ガスとＡｒガスとをチャンバ２内に供給する（ステップ６）。流量の一例は、“Ｈ２／ＣＦ４／Ａｒ＝１００ｓｃｃｍ／４０ｓｃｃｍ／８００ｓｃｃｍ”である。また、処理ガス供給後のチャンバ２内の圧力の一例は、５０ｍＴである。
次に、高周波をステージ４に供給し、ステージ４とシャワーヘッド５との間に高周波を供給するとともに、直流負電圧をシャワーヘッド５に供給する（ステップ７）。高周波の一例は、第１の高周波として４０ＭＨｚ、第２の高周波として１３ＭＨｚである。高周波のパワーの一例は、第１の高周波として３００Ｗ、第２の高周波として０Ｗである。また、直流負電圧の一例は、−９００Ｖである。これにより、フォトレジスト層１０３が硬化される。処理時間の一例は３０ｓｅｃである。
次に、チャンバ２内を排気し、チャンバ２内の圧力を、例えば、３０ｍＴ未満に減圧する（ステップ８）。次いで、シリコン含有膜エッチング用処理ガスとしてＣＦ４ガスとＣＨＦ３ガスとＡｒガスとをチャンバ２内に供給する（ステップ９）。流量の一例は、“ＣＦ４／ＣＨＦ３／Ａｒ＝１２５ｓｃｃｍ／２０ｓｃｃｍ／９００ｓｃｃｍ”である。また、処理ガス供給後のチャンバ２内の圧力の一例は、３０ｍＴである。
次に、高周波をステージ４に供給し、ステージ４とシャワーヘッド５との間に高周波を供給するとともに、直流負電圧をシャワーヘッド５に供給する（ステップ１０）。高周波の一例は、第１の高周波として４０ＭＨｚ、第２の高周波として１３ＭＨｚである。高周波のパワーの一例は、第１の高周波として０Ｗ、第２の高周波として８００Ｗである。また、直流負電圧の一例は、−３００Ｖである。これにより、シリコン含有膜１０１、例えば、シリコン酸化膜（ＳｉＯ２）がエッチングされる。処理時間の一例は４５ｓｅｃである。
図９に示す流れでシリコン含有膜１０１をエッチングした後の実際の平面写真を図１０Ａに示す。
図１０Ａに示すように、図９に示す流れでシリコン含有膜１０１をエッチングすると、ラインエッジラフネス（ＬＥＲ）が２．８ｎｍという、均整のとれたシリコン含有膜１０１のパターンを形成することができた。
比較例１として、有機膜１０２のエッチングを、従前の有機膜エッチングの条件として行い、有機膜エッチングの後、シリコン含有膜１０１のエッチングを行った場合の平面写真を図１０Ｂに示す。なお、従前の有機膜エッチングの条件は、以下の通りである。
チャンバ内圧力 ：３０ｍＴ
有機膜エッチング用処理ガス：ＣＦ４ガス／Ｏ２ガス
処理ガス流量 ：ＣＦ４／Ｏ２＝２５０ｓｃｃｍ／５ｓｃｃｍ
高周波パワー ：４００Ｗ（４０ＭＨｚ）
上部電極直流電圧 ：無し
処理時間 ：１８ｓｅｃ
また、シリコン含有膜エッチング条件は第３の実施形態と同様である。
この場合には、ＬＥＲが８．７ｎｍであった。
また、比較例２として、有機膜エッチングの後、第３の実施形態による硬化処理を行い、硬化処理後、シリコン含有膜エッチングを行った場合の平面写真を図１０Ｃに示す。
比較例２において、有機膜エッチングの条件は比較例１と同じ、硬化処理の条件、及びシリコン含有膜のエッチング条件は、第３の実施形態と同じである。
この場合には、ＬＥＲが６．４ｎｍまで改善された。
このように、第３の実施形態によれば、直流負電圧をシャワーヘッド５に供給しながら、水素及びアルゴンを含むガスのプラズマを用いて有機膜エッチングをし、さらに直流負電圧をシャワーヘッド５に供給しながら、水素、炭素、弗素及びアルゴンを含むガスのプラズマを用いてフォトレジスト層１０３の硬化処理を行うことで、ＬＥＲが改善される、という利点を得ることができる。
さらに、図１０Ａの平面写真に示すように、第３の実施形態によれば、比較例１（図１０Ｂ）、及び比較例２（図１０Ｃ）に比較してウィグリング（パターンのうねり）も改善される、という利点を得ることができる。
このように、第３の実施形態によれば、ＬＥＲ、ウィグリングを改善できる被処理体の処理方法を得ることができる。
以上、この発明をいくつかの実施形態にしたがって説明したが、この発明は上記実施形態に限定されるものではなく、その主旨を逸脱しない範囲で様々に変形することができる。
例えば、上記実施形態においては、シリコン含有膜１０１をＳｉＯ２としたが、シリコン含有膜はＳｉＯ２に限られるものではなく、Ｓｉ、ＳｉＮ、ＳｉＯＮ、ＳｉＯＣなどシリコンを含有する膜であれば良い。
その他、この発明は、その趣旨を逸脱しない範囲で様々に変形することができる。
１０１…シリコン含有膜、１０２…有機膜、１０３…フォトレジスト層、１０４…処理空間

Claims (2)

  1. 処理容器内に、第１電極および被処理体を支持する第２電極を対向して配置し、
    前記処理容器内に処理ガスを供給し、前記第１電極および前記第２電極間に高周波電力を印加して前記第１電極および前記第２電極間に前記処理ガスのプラズマを生成させて、前記第２電極に支持された前記被処理体にプラズマ処理を施す被処理体の処理方法であって、
    前記被処理体が、シリコン含有膜と、前記シリコン含有膜上に形成された有機膜と、前記有機膜上に形成されたフォトレジスト層とを備え、
    前記処理ガスとして水素およびアルゴンからなる第１の処理ガスを用い、
    前記第１電極に第１の直流負電圧を印加しながら、前記フォトレジスト層をマスクに用いて、前記有機膜を、前記第１の処理ガスのプラズマによりエッチングする途中で、前記フォトレジスト層を硬化させながらエッチングする第１の工程と、
    前記第１の工程の後、前記処理ガスとして水素、四フッ化炭素およびアルゴンを含む第２の処理ガスを用い、前記第１の工程において硬化された前記フォトレジスト層を、前記第１電極に前記第１の直流負電圧よりも大きい絶対値を有する第２の直流負電圧を印加しながら、前記第２の処理ガスのプラズマにより、さらに硬化させる第２の工程と、
    前記第２の工程の後、前記第２の工程においてさらに硬化された前記フォトレジスト層をマスクに用いて、前記有機膜下の前記シリコン含有膜をエッチングする第３の工程とを備え、
    前記第１の工程、前記第２の工程および前記第３の工程を同一の処理容器内で連続して行うことを特徴とする被処理体の処理方法。
  2. 前記第１電極を、シリコンを含む材料で構成し、
    前記第１電極に直流負電圧を印加することで前記第１電極をスパッタし、前記スパッタされたシリコン、前記水素、及び電子により前記フォトレジスト層を硬化させながら、前記有機膜を、前記フォトレジスト層をマスクに用いてエッチングすることを特徴とする請求項１に記載の被処理体の処理方法。
JP2009207490A 2009-09-08 2009-09-08 被処理体の処理方法 Active JP5486883B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009207490A JP5486883B2 (ja) 2009-09-08 2009-09-08 被処理体の処理方法
US12/876,811 US8759227B2 (en) 2009-09-08 2010-09-07 Method for processing a target object
KR1020100087628A KR101682724B1 (ko) 2009-09-08 2010-09-07 피처리체의 처리 방법
TW099130188A TWI550707B (zh) 2009-09-08 2010-09-07 The processing method of the object to be processed, and the computer-readable memory medium
CN201010279990.9A CN102013397B (zh) 2009-09-08 2010-09-08 被处理体的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207490A JP5486883B2 (ja) 2009-09-08 2009-09-08 被処理体の処理方法

Publications (2)

Publication Number Publication Date
JP2011060916A JP2011060916A (ja) 2011-03-24
JP5486883B2 true JP5486883B2 (ja) 2014-05-07

Family

ID=43648119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207490A Active JP5486883B2 (ja) 2009-09-08 2009-09-08 被処理体の処理方法

Country Status (5)

Country Link
US (1) US8759227B2 (ja)
JP (1) JP5486883B2 (ja)
KR (1) KR101682724B1 (ja)
CN (1) CN102013397B (ja)
TW (1) TWI550707B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法
JP5934523B2 (ja) * 2012-03-02 2016-06-15 東京エレクトロン株式会社 半導体装置の製造方法及びコンピュータ記録媒体
JP6226668B2 (ja) * 2012-09-25 2017-11-08 東京エレクトロン株式会社 プラズマ処理方法
JP5435523B1 (ja) * 2012-10-12 2014-03-05 エルシード株式会社 半導体発光素子及びその製造方法
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
WO2014126016A1 (ja) * 2013-02-12 2014-08-21 エルシード株式会社 Ｌｅｄ素子及びその製造方法
US9520270B2 (en) * 2014-07-25 2016-12-13 Tokyo Eelctron Limited Direct current superposition curing for resist reflow temperature enhancement
JP6374781B2 (ja) * 2014-12-10 2018-08-15 東京エレクトロン株式会社 プラズマ処理方法
JP6236481B2 (ja) 2016-02-17 2017-11-22 東京エレクトロン株式会社 パターン形成方法
US9852924B1 (en) * 2016-08-24 2017-12-26 Lam Research Corporation Line edge roughness improvement with sidewall sputtering
US10170329B2 (en) 2016-09-20 2019-01-01 Tokyo Electron Limited Spacer formation for self-aligned multi-patterning technique
JP7175162B2 (ja) * 2018-11-05 2022-11-18 東京エレクトロン株式会社 被処理体のプラズマエッチング方法及びプラズマエッチング装置
CN115985845A (zh) * 2022-11-30 2023-04-18 联合微电子中心有限责任公司 大马士革结构的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157523A (en) 1981-03-25 1982-09-29 Hitachi Ltd Forming method for pattern
JPS60110124A (ja) 1983-11-18 1985-06-15 Matsushita Electronics Corp 微細パタ−ン加工方法
JPH0240914A (ja) 1988-07-30 1990-02-09 Nec Corp パターン形成方法
JPH02252233A (ja) 1989-03-27 1990-10-11 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JPH0423425A (ja) 1990-05-18 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
JP3438313B2 (ja) 1994-05-12 2003-08-18 富士通株式会社 パターン形成方法
JP3484317B2 (ja) 1997-03-19 2004-01-06 沖電気工業株式会社 半導体装置の製造方法
JP2000012293A (ja) 1998-06-23 2000-01-14 Nippon Telegr & Teleph Corp <Ntt> 中性ビーム発生装置
JP2003045821A (ja) * 2001-07-30 2003-02-14 Fujitsu Ltd シリコンの加工方法と半導体装置の製造方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
CN100423192C (zh) * 2003-03-31 2008-10-01 东京毅力科创株式会社 用于多层光致抗蚀剂干式显影的方法和装置
JP5036143B2 (ja) * 2004-06-21 2012-09-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7053003B2 (en) * 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US7399712B1 (en) * 2005-10-31 2008-07-15 Novellus Systems, Inc. Method for etching organic hardmasks
US7268080B2 (en) * 2005-11-09 2007-09-11 Infineon Technologies Ag Method for printing contacts on a substrate
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP4928832B2 (ja) * 2006-05-25 2012-05-09 東京エレクトロン株式会社 エッチング方法及びコンピュータ読み取り可能な記録媒体
JP4912907B2 (ja) 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2008198659A (ja) * 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
CN101809723B (zh) * 2007-09-27 2012-04-04 朗姆研究公司 蚀刻蚀刻层的方法和装置
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
JP2011060916A (ja) 2011-03-24
US8759227B2 (en) 2014-06-24
TWI550707B (zh) 2016-09-21
TW201131639A (en) 2011-09-16
CN102013397A (zh) 2011-04-13
KR20110027597A (ko) 2011-03-16
KR101682724B1 (ko) 2016-12-05
CN102013397B (zh) 2019-07-26
US20110059616A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP5486883B2 (ja) 被処理体の処理方法
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
TWI508162B (zh) Plasma processing methods and computer readable memory media
US10763123B2 (en) Method for processing workpiece
US8642482B2 (en) Plasma etching method, control program and computer storage medium
KR20120022582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN109219866B (zh) 蚀刻方法
US9330935B2 (en) Plasma etching method and plasma etching apparatus
JP6550278B2 (ja) エッチング方法
TWI722187B (zh) 蝕刻方法
JP6578145B2 (ja) エッチング方法
TW201818465A (zh) 被處理體之處理方法
JP6788400B2 (ja) 被処理体を処理する方法
WO2017170405A1 (ja) 被処理体を処理する方法
TWI713486B (zh) 蝕刻方法（二）
KR101097025B1 (ko) 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체
KR102362282B1 (ko) 피처리체를 처리하는 방법
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R150 Certificate of patent or registration of utility model

Ref document number: 5486883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250