KR101813954B1 - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR101813954B1
KR101813954B1 KR1020110074880A KR20110074880A KR101813954B1 KR 101813954 B1 KR101813954 B1 KR 101813954B1 KR 1020110074880 A KR1020110074880 A KR 1020110074880A KR 20110074880 A KR20110074880 A KR 20110074880A KR 101813954 B1 KR101813954 B1 KR 101813954B1
Authority
KR
South Korea
Prior art keywords
gas
resist film
film
plasma
etching
Prior art date
Application number
KR1020110074880A
Other languages
English (en)
Other versions
KR20120022582A (ko
Inventor
마사노리 호소야
마사히로 이토
료이치 요시다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120022582A publication Critical patent/KR20120022582A/ko
Application granted granted Critical
Publication of KR101813954B1 publication Critical patent/KR101813954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(과제) 레지스트막을 마스크로 한 반사 방지막의 에칭 공정의 전에, 양호하게 레지스트막을 개질한다.
(해결 수단) 플라즈마 처리 방법은, 피에칭층 상에 반사 방지막인 Si-ARC(15)가 형성되고, 반사 방지막 상에 패턴화된 ArF 레지스트막(16)이 형성된 적층막에 대하여, 에칭 가스로부터 생성된 플라즈마에 의해 상기 레지스트막을 마스크로 하여 상기 반사 방지막을 에칭하는 에칭 공정과, 상기 에칭 공정의 전에 실행되고, 플라즈마 처리 장치 내에 CF4 가스와 COS 가스와 Ar 가스를 포함하는 개질용 가스를 도입하여, 당해 개질용 가스로부터 생성된 플라즈마에 의해 ArF 레지스트막(16)을 개질하는 개질 공정을 포함한다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 발명은, 레지스트막을 이용하여 피(被)에칭층을 플라즈마 처리하는 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
반도체의 제조 공정 중 원하는 패턴을 형성하는 마스크 공정에서는, 피에칭층 상에 감광막을 코팅한 후, 노광 및 현상에 의해 패터닝이 행해진다. 그때, 노광에 있어서의 반사를 방지하기 위해, 피에칭층 상으로서 감광막 아래에 반사 방지막 ARC(Anti　Reflection　Coating　Layer)가 형성되어 있다. 예를 들면, 특허문헌 1에는, 피에칭층(유기막, 실리콘 산화 질화막(SiON막)) 상의 반사 방지막을 이용하여 반사를 억제하면서 ArF 레지스트막을 원하는 패턴으로 에칭할 때, 고(高)에칭 레이트이고, 또한 고선택비로 에칭이 가능한 에칭 방법이 개시되어 있다.
그러나, ArF 레지스트막을 마스크로 한 에칭 공정에서는, ArF 레지스트막의 플라즈마 내성이 낮기 때문에, 레지스트막의 감소량이 많아, 레지스트막의 잔막이 적어진다는 문제가 발생했었다. 또한, 패턴의 라인 폭에 불균일이 발생하여, 패턴이 변형되어 LWR(Line　Width　Roughness)가 악화된다는 문제가 발생했었다.
이에 대하여, 특허문헌 2에는, ArF 레지스트막을 마스크로 하여 반사 방지막을 에칭하는 공정의 전(前) 공정에서, H2 가스를 포함하는 가스를 플라즈마화하고, 레지스트막을 플라즈마 처리(하드닝 처리)함으로써, 레지스트막에 H＋이온을 주입하여 레지스트막의 내(耐)에칭성을 높이는 방법이 제안되어 있다.
일본공개특허공보 2007-180358호 일본공개특허공보 2004-163451호
그러나, 하드닝 스텝에 H2 가스를 사용하면, 처리 용기 내의 오픈 에어리어(큰 구멍 등)에 실리콘이 퇴적되어 잔사(殘渣)가 발생해, 그 후의 에칭 처리에 좋지 않은 영향을 주고 있었다.
상기 과제에 대하여, 본 발명의 목적으로 하는 바는, 레지스트막을 마스크로 한 반사 방지막의 에칭 공정의 전에, 양호하게 레지스트막을 개질하는 공정을 실행하는 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명의 어느 관점에 의하면, 피에칭층 상에 반사 방지막이 형성되고, 상기 반사 방지막 상에 패턴화된 레지스트막이 형성된 적층막에 대하여, 에칭 가스로부터 생성된 플라즈마에 의해 상기 레지스트막을 마스크로 하여 상기 반사 방지막을 에칭하는 에칭 공정과, 상기 에칭 공정의 전에 실행되고, 플라즈마 처리 장치 내에 CF4 가스와 COS 가스와 불활성 가스를 포함하는 개질용 가스를 도입하여, 당해 개질용 가스로부터 생성된 플라즈마에 의해 상기 레지스트막을 개질하는 개질 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법이 제공된다.
이에 따르면, 레지스트막을 마스크로 하여 반사 방지막을 에칭하는 에칭 공정의 전에, CF4 가스와 COS 가스와 불활성 가스를 포함하는 개질용 가스로부터 생성된 플라즈마에 의해 상기 레지스트막을 개질하는 개질 공정이 실행된다. 발명자의 실험 및 연구의 결과, COS 가스를 베이스로 한 개질 가스를 플라즈마화하여, 레지스트막을 플라즈마 처리(하드닝 처리)하는 편이, H2 가스를 베이스로 한 개질 가스를 이용하여 레지스트막을 개질하는 것보다, 레지스트막의 잔막을 개선할 수 있는 것을 알 수 있었다. 따라서, 본 발명에 의하면, 레지스트막의 잔막을 개선한 상태에서 레지스트막을 마스크로 하여 반사 방지막을 에칭함으로써, 피에칭층에 정밀한 패턴을 형성할 수 있다.
상기 에칭 공정에서는, 상기 에칭 가스로부터 플라즈마를 생성하기 위해, 플라즈마 처리 장치 내에 설치된 제1 전극에 고주파 전력을 인가하고, 상기 개질 공정에서는, 상기 개질용 가스로부터 플라즈마를 생성하기 위해, 상기 플라즈마 처리 장치 내에 설치된 제1 전극에 고주파 전력을 인가함과 함께, 상기 플라즈마 처리 장치 내에 설치된 제2 전극에 부(負)의 직류 전압을 인가해도 좋다.
상기 플라즈마 처리 장치는, 처리 용기와, 상기 처리 용기 내에 설치되고, 상기 적층막을 적층시킨 기판의 재치대로서 기능하는 상기 제1 전극으로서의 하부 전극과, 상기 처리 용기 내에 설치되고, 상기 하부 전극에 대향하도록 배치된, 상기 제 2 전극으로서의 상부 전극을 가져도 좋다.
상기 개질용 가스에 포함되는 CF4 가스와 COS 가스와의 유량의 비율(CF4／COS)은, 4／3≤(CF4／COS)≤4라도 좋다.
상기 개질용 가스에 포함되는 CF4 가스와 COS 가스와의 유량의 비율(CF4／COS)은, 2≤(CF4／COS)≤3이라도 좋다.
상기 레지스트막은, ArF 노광용의 레지스트막 또는 EUV 노광용의 레지스트막 중 어느 것이라도 좋다.
상기 제2 전극에 인가하는 부의 직류 전압의 값은, 0V보다 작고, -900V 이상이라도 좋다.
상기 개질용 가스에 포함되는 불활성 가스는, 아르곤 가스라도 좋다.
상기 반사 방지막은, 실리콘을 함유해도 좋다.
또한, 상기 과제를 해결하기 위해, 본 발명의 다른 관점에 의하면, 피에칭층상에 반사 방지막이 형성되고, 상기 반사 방지막 상에 패턴화된 레지스트막이 형성된 적층막을 에칭하는 플라즈마 처리 장치로서, 처리 용기와, 상기 처리 용기 내에 설치되고, 상기 적층막을 적층시킨 기판의 재치대로서 기능하는 하부 전극과, 상기 처리 용기 내에 설치되고, 상기 하부 전극에 대향하도록 배치된 상부 전극과, 상기 하부 전극에 고주파 전력을 인가하는 고주파 전원과, 상기 상부 전극에 부의 직류 전압을 인가하는 가변 직류 전원과, 상기 레지스트막을 마스크로 하여 상기 반사 방지막을 에칭하기 전에, 상기 처리 용기 내에 CF4 가스와 COS 가스와 불활성 가스를 포함하는 개질용 가스를 도입하는 가스 공급원을 구비하고, 상기 고주파 전력에 의해 상기 개질용 가스로부터 플라즈마를 생성하고, 상기 부의 직류 전압과 상기 생성된 플라즈마에 의해 상기 레지스트막을 개질하는 것을 특징으로 하는 플라즈마 처리 장치가 제공된다.
이상 설명한 바와 같이 본 발명에 의하면, 레지스트막을 마스크로 한 반사 방지막의 에칭 공정의 전에, 레지스트막을 개질하는 공정을 실행함으로써, 피에칭층에 정밀한 패턴을 형성할 수 있다.
도 1은 본 발명의 제1 및 제2 실시 형태에 따른 플라즈마 처리 장치의 개략적인 단면도이다.
도 2는 도 1의 플라즈마 처리 장치를 보다 상세히 나타낸 단면도이다.
도 3은 본 발명의 제1 실시 형태에 따른 하드닝 공정 및 에칭 공정도이다.
도 4는 제1 실시 형태의 하드닝 공정의 실행 및 직류 전압의 인가에 대한 레지스트막의 상태를 설명하기 위한 그래프 및 표이다.
도 5는 제1 실시 형태의 하드닝 공정의 효과를 설명하기 위한 도면이다.
도 6은 제1 실시 형태의 하드닝 공정에 있어서의 COS 유량 제어를 설명하기 위한 도면이다.
도 7은 제1 실시 형태의 하드닝 공정에 있어서의 CF4 유량 제어를 설명하기 위한 도면이다.
도 8은 제1 실시 형태의 하드닝 공정의 효과를 설명하기 위한 다른 도면이다.
도 9는 본 발명의 제2 실시 형태에 따른 하드닝 공정 및 에칭 공정도이다.
도 10은 제2 실시 형태의 하드닝 공정의 효과를 설명하기 위한 도면이다.
(발명을 실시하기 위한 형태)
이하에 첨부 도면을 참조하면서, 본 발명의 각 실시 형태에 대해서 상세히 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
우선, 후술하는 제1 및 제2 실시 형태에 따른 플라즈마 처리 방법을 실시 가능한 플라즈마 처리 장치의 전체 구성에 대해서, 도 1 및 도 2를 참조하면서 설명한다. 도 1은 본 발명의 제1 및 제2 실시 형태에 따른 플라즈마 처리 장치의 개략적인 단면도이다. 도 2는 도 1의 플라즈마 처리 장치를 보다 상세히 나타낸 단면도이다.
플라즈마 처리 장치(10)는, 예를 들면 표면이 양극(陽極) 산화 처리된 알루미늄으로 이루어지는 대략 원통 형상의 챔버(처리 용기(100))를 갖고 있다. 처리 용기(100)는 접지되어 있다. 플라즈마 처리 장치(10)는, 처리 용기(100)의 내부에서 하부 전극인 서셉터(20)와, 상부 전극(25)이 대향 배치된 하부 RF2 주파 인가 타입의 용량 결합형 평행 평판 플라즈마 에칭 장치이다. 플라즈마 처리 장치 (10)에는, 서셉터(20)에 제1 고주파 전원(200)으로부터 플라즈마 생성용의 27㎒ 이상의 주파수, 예를 들면 40㎒의 고주파(RF) 전력이 인가됨과 함께, 제2 고주파 전원(210)으로부터 이온 인입용(바이어스용)의 13.56㎒ 이하의 주파수, 예를 들면 2 ㎒의 고주파 전력이 인가된다. 또한, 플라즈마 처리 장치(10)에는, 상부 전극(25)에 접속된 가변 직류 전원(220)으로부터 소정의 직류(DC) 전압이 인가된다.
도 2를 참조하면서 더욱 상세히 설명한다. 처리 용기(100)의 저부(底部)에는, 세라믹스 등으로 이루어는 절연판(22)를 개재하여 원주(圓柱) 형상의 서셉터 지지대(24)가 배치되고, 이 서셉터 지지대(24) 상에, 예를 들면 알루미늄으로 이루어지는 서셉터(20)가 설치되어 있다. 전술한 바와 같이, 서셉터(20)는 하부 전극을 구성하고, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 올려놓여진다.
서셉터(20)의 상면에는, 반도체 웨이퍼(W)를 정전력으로 흡착 보지(保持; holding)하는 정전 척(26)이 설치되어 있다. 이 정전 척(26)은, 도전막으로 이루어지는 전극 (28)을 한 쌍의 절연층 또는 절연 시트로 끼운 구조를 갖는 것으로, 전극(28)에는 직류 전원(30)이 전기적으로 접속되어 있고, 직류 전원(30)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 반도체 웨이퍼(W)가 정전 척(26)에 흡착 보지된다.
반도체 웨이퍼(W)의 주위에서 서셉터(20)의 상면에는, 에칭의 균일성을 향상시키기 위한, 예를 들면 실리콘으로 이루어지는 도전성의 포커스 링(32)이 배치되어 있다. 서셉터(20) 및 서셉터 지지대(24)의 측면에는, 예를 들면 석영으로 이루어지는 원통 형상의 내벽 부재(34)가 설치되어 있다.
서셉터 지지대(24)의 내부에는, 예를 들면 원주(圓周) 상에 냉매실(36)이 설치되어 있고, 냉매실(36)에는, 장치 외부에 설치된 칠러 유닛(chiller unit)(도시하지 않음)으로부터 배관(36a, 36b)을 개재하여 소정 온도의 냉매가 순환 공급되고, 이에 따라 서셉터 상의 반도체 웨이퍼(W)의 처리 온도가 제어된다. 정전 척(26)의 상면과 반도체 웨이퍼(W)의 이면의 사이에는, 전열(轉熱) 가스로서, 예를 들면 He 가스가 가스 공급 라인(38)을 개재하여 공급된다.
상부 전극(25) 및 하부 전극인 서셉터(20) 간은 플라즈마 여기(excitation) 공간이 된다. 상부 전극(25)은, 절연성 차폐 부재(40)를 개재하여 처리 용기(100)의 상부에 지지되어 있다. 상부 전극(25)은, 다수의 가스 토출공(42a)을 갖는 전극판(42)과, 전극판(42)을 착탈 자유롭게 지지하고, 도전성 재료, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지는 전극 지지체(44)를 갖고 있다. 전극판(42)은, 줄(Joule) 열이 적은 저(低)저항의 도전체 또는 반도체가 바람직하고, 실리콘이나 SiC로 구성되는 것이 바람직하다. 전극 지지체(44)의 내부에는, 가스 확산실(46)이 설치되고, 가스 확산실(46)로부터는 가스 토출공(42a)에 연통(communication)되는 다수의 가스 통류공(48)이 하방으로 연장되어 있다. 이러한 구성에 의해, 상부 전극(25)은 원하는 가스를 공급하기 위한 샤워 헤드로서 기능한다.
전극 지지체(44)에는 가스 확산실(46)로 처리 가스를 유도하는 가스 도입구 (50)가 형성되어 있다. 가스 도입구(50)에는 가스 공급관(52)이 접속되어 있다. 가스 공급관(52)에는, 개폐 밸브(54) 및 매스 플로우 컨트롤러(MFC)(56)를 개재하여 가스 공급원(58)이 접속되어 있다.
에칭 공정에서는, 가스 공급원(58)으로부터는 에칭 가스로서 F계 가스를 포함하는 혼합 가스가 공급되고, 가스 공급관(52)으로부터 가스 확산실(46)에 이르러, 가스 통류공(48) 및 가스 토출공(42a)을 개재하여 샤워 형상으로 플라즈마 여기 공간에 도입된다.
에칭 공정 전에 실행되는 레지스트막의 개질 공정에서는, 가스 공급원(58)으로부터는, 개질용 가스로서, 예를 들면 CF4 가스와 COS 가스와 아르곤 가스가 공급된다. 또한, 개질용 가스에 포함되는 아르곤 가스는 일 예이며, 불활성 가스이면 다른 가스를 사용해도 좋다.
상부 전극(25)에는, 로우 패스 필터(Low Pass Filter; LPF)(60)를 개재하여 가변 직류 전원(220)이 전기적으로 접속되어 있다. 가변 직류 전원(220)은 바이폴러(bipolar) 전원이라도 좋다. 이 가변 직류 전원(220)은, 온·오프 스위치(62)에 의해 급전(給電)의 온·오프가 가능하게 되어 있다. 가변 직류 전원(220)의 극성 및 전류·전압, 또한 온·오프 스위치(62)의 온·오프는 제어 장치(64)에 의해 제어된다. 로우 패스 필터(LPF)(60)는, 후술하는 제1 및 제2 고주파 전원으로부터의 고주파를 트랩하기 위한 것으로, 적합하게는 LR 필터 또는 LC 필터로 구성된다.
처리 용기(100)의 측벽으로부터 상부 전극(25)의 높이 위치보다도 상방으로 연장되도록 원통 형상의 접지 도체(100a)가 설치되어 있다. 이 원통 형상 접지 도체(100a)는, 그의 상부에 천벽을 갖고 있다.
서셉터(20)에는, 정합기(70)를 개재하여 플라즈마 여기용의 고주파 전력을 출력하는 제1 고주파 전원(200)이 전기적으로 접속되어 있다. 서셉터(20)에는, 또한 정합기(72)를 개재하여 바이어스용의 고주파 전력을 출력하는 제2 고주파 전원 (210)이 접속되어 있다.
정합기(70, 72)는, 각각 제1 및 제2 고주파 전원(200, 210)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 처리 용기(100) 내에 플라즈마가 생성되어 있을 때에 제1 및 제2 고주파 전원(200, 210)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
처리 용기(100)의 저부에는 배기구(80)가 형성되고, 이 배기구(80)에 배기관 (82)을 개재하여 배기 장치(84)가 접속되어 있다. 배기 장치(84)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(100) 내를 원하는 진공도까지 감압 가능하게 되어 있다.
처리 용기(100)의 측벽에는 반도체 웨이퍼(W)의 반입 출구(86)가 설치되어 있고, 이 반입 출구(86)는 게이트 밸브(88)에 의해 개폐 가능하게 되어 있다. 또한, 처리 용기(100)의 내벽을 따라서, 처리 용기(100)에 에칭 부생물(디포)이 부착되는 것을 방지하기 위한 디포 실드(90)가 착탈 자유롭게 설치되어 있다. 즉, 디포 실드(90)는 챔버벽을 구성하고 있다. 또한, 디포 실드(90)는, 내벽 부재(34)의 외주(外周)에도 설치되어 있다. 처리 용기(100) 저부의 챔버벽측의 디포 실드(90)와 내벽 부재(34)측의 디포 실드(90)의 사이에는 배기 플레이트(92)가 설치되어 있다. 디포 실드(90) 및 배기 플레이트(92)로서는, 알루미늄재에 Y2O3 등의 세라믹스를 피복한 것을 적합하게 이용할 수 있다. 디포 실드(90)의 챔버 내벽을 구성하는 부분의, 반도체 웨이퍼(W)와 거의 동일한 높이 부분에는, 그라운드에 DC적으로 접속된 도전성 부재(GND 블록)(94)가 설치되어 있어, 이에 따라 이상(異常) 방전을 방지한다.
제어 장치(64)는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 플라즈마 처리 장치(10)의 각 구성부에 처리를 실행시키기 위한 프로그램으로서의 레시피에 따라 플라즈마 처리 장치(10)에 플라즈마 처리를 실행시킨다. 레시피는, 도시하지 않는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CD-ROM, DVD 등의 가반성(portable type)의, 컴퓨터에 의해 판독 가능한 기억 매체에 수용되어 있어도 좋다.
이러한 구성의 플라즈마 처리 장치(10)에 있어서 개질 공정 및 에칭 공정을 행할 때에는, 우선, 게이트 밸브(88)를 열린 상태로 하고, 반입출구(86)를 개재하여 에칭 대상인 반도체 웨이퍼(W)를 처리 용기(100) 내에 반입하고, 서셉터(20) 상에 올려놓는다. 그리고, 가스 공급원(58)으로부터 개질용의 가스 또는 에칭용의 가스를 소정의 유량으로 가스 확산실(46)에 공급하고, 가스 통류공(48) 및 가스 토출공(42a)을 개재하여 처리 용기(100) 내에 공급하면서, 배기 장치(84)에 의해 처리 용기(100) 내를 배기하고, 처리 용기 내의 압력을 레시피의 설정값으로 제어한다.
처리 용기(100) 내에 개질용 가스 또는 에칭 가스를 도입한 상태에서, 서셉터(20)에, 제1 고주파 전원(200)으로부터 플라즈마 여기용의 고주파 전력을 인가한다. 또한, 적절히 제2 고주파 전원(210)으로부터 이온 인입용의 고주파 전력을 인가한다. 그리고, 가변 직류 전원(220)으로부터 소정의 부의 직류 전압을 상부 전극(25)에 인가한다. 또한, 직류 전원(30)으로부터 직류 전압을 정전 척(26)의 전극(28)에 인가하고, 반도체 웨이퍼(W)를 서셉터(20)에 고정한다.
상부 전극(25)의 전극판(42)에 형성된 가스 토출공(42a)으로부터 토출된 가스는, 고주파 전력에 의해 발생한 상부 전극(25)과 하부 전극(서셉터(20)) 간의 글로우 방전 중에서 플라즈마화되고, 이 플라즈마로 생성되는 라디칼이나 이온에 의해 반도체 웨이퍼(W)의 피처리면이 개질 또는 에칭된다.
또한, 하부 전극인 서셉터(20)는, 플라즈마를 생성하기 위해, 플라즈마 처리 장치 내에 설치된 제1 전극에 상당한다. 에칭 공정에서는, 에칭 가스로부터 플라즈마를 여기하기 위해 제1 전극에 플라즈마 여기용의 고주파 전력이 인가된다. 또한, 상부 전극(25)은, 플라즈마 처리 장치 내에 설치된 제2 전극에 상당한다. 개질 공정에서는, 개질용 가스로부터 플라즈마를 여기하기 위해 제1 전극에 고주파 전력이 인가됨과 함께, 상기 플라즈마 처리 장치 내에 설치된 제2 전극에 부의 직류 전압이 인가된다.
＜제1 실시 형태＞
다음으로, 이상에 설명한 플라즈마 처리 장치(10)에서 실행되는 본 발명의 제1 실시 형태에 따른 플라즈마 처리 방법에 대해서 설명한다. 제1 실시 형태에 따른 플라즈마 처리 방법은, ArF 레지스트막을 마스크로 한 Si-ARC막의 에칭에 적용 가능하다. 도 3은, 본 실시 형태에 따른 레지스트막의 개질 방법 및 피에칭층의 에칭 방법을 설명하기 위한 적층막의 단면도이다.
(패터닝)
도 3(1)에 나타낸 바와 같이, 반도체 웨이퍼(W)의 실리콘 함유 기판(Si-Sub; 11) 상에는, 열산화막 단층(Th-Ox; 12), 실리콘 질화막(SiN막; 13)이 형성되어있다. 그 바로 위에는 피에칭층인 유기막(14)이 형성되고, 그 위에는 실리콘 함유 무기 반사막(Si－ARC막; 15)이 형성되어 있다. Si－ARC막(15)은, 감광막의 노광 공정시에 있어서의 반사를 방지하기 위한 것이다. 또한, 유기막(14) 및 SiN막(13)은 피에칭층의 일 예로, 피에칭층은 이에 한정되지 않으며, 예를 들면 절연막 또는 도전막이라도 좋다. 피에칭층은, 실리콘 기판(Si－Sub; 11)이라도 좋다.
Si-ARC막(15) 상에는 ArF 레지스트막(ArF PR; 16)이 형성되어 있다. ArF 레지스트막(16)은, Si-ARC막(15) 상에 ArF 리소그래피를 사용하여 형성된다. 구체적으로는, Si-ARC막(15) 상에 감광제를 도포하고, 번인(burn in)하고 싶은 패턴을 기입한 마스크라고 불리는 차광재를 통하여, 파장 193㎚의 ArF 레이저 광선을 조사(照射)해 노광한다. 노광 후, 감광 부분을 화학적으로 부식(에칭)시킴으로써, ArF 레지스트막(16)에 원하는 패턴을 형성한다. 이와 같이 하여, ArF 레이저를 노광 광원으로 하는 ArF 리소그래피를 사용하여 단(短)파장화를 진행시킴으로써, 회로의 미세화가 달성된다.
(하드닝 : 개질 공정)
도 3(2)의 하드닝(개질 공정)은, 황화 카보닐 가스(COS 가스)를 포함한 개질 가스에 의해 ArF 레지스트막(16)을 개질하여 경화시킨다. 구체적으로는, 하드닝 공정은 에칭 공정 전에 실행되고, 플라즈마 처리 장치 내에 4불화 메탄(CF4) 가스와 황화 카보닐 가스(COS 가스)와 아르곤(Ar) 가스로 이루어지는 개질용 가스를 도입하여, 개질용 가스로부터 여기된 플라즈마에 의해 ArF 레지스트막(16)을 개질한다.
ArF 레지스트막(16)은 플라즈마 내성이 낮기 때문에, 종래부터 ArF 레지스트막(16)을 마스크로 하여 반사 방지막을 에칭하는 공정의 전 공정으로서, H2 가스를 포함하는 가스를 플라즈마화하고, ArF 레지스트막(16)을 플라즈마 처리함으로써, ArF 레지스트막(16)에 H＋ 이온을 주입하여 ArF 레지스트막(16)의 내에칭성을 높이는 하드닝 공정이 제안되어 있었다.
그러나, ArF 레지스트막(16)의 하드닝 공정에 H2 가스를 사용하면, 처리 용기 내의 오픈 에어리어(큰 구멍 등)에 실리콘이 퇴적되어 잔사가 되고, 퇴적된 잔사가 그 후의 에칭 처리에 좋지 않은 영향을 주고 있었다.
발명자의 실험 및 연구의 결과, COS 가스를 베이스로 한 개질 가스에 기초하여 ArF 레지스트막(16)을 플라즈마 처리한 경우, H2 가스를 베이스로 한 개질 가스에 기초하여 ArF 레지스트막(16)을 플라즈마 처리하는 경우에 비해, 잔사가 발생하지 않고, 또한 ArF 레지스트막(16)의 감소량이 적은 것을 알 수 있었다. 이는, 하드닝 공정 중, COS＋CF4→CO＋SOx＋SFx＋CS의 화학 반응에 의해 ArF 레지스트막(16)의 표면이 CS로 개질되었기 때문이다.
또한, 하드닝 스텝시, 처리 용기(100)에 설치된 상부 전극(25)에 가변 직류 전원(220)으로부터 출력된 부의 직류 전압(DCS)을 인가함으로써, 인가하지 않는 경우보다 ArF 레지스트막(16)의 표면에 형성되는 개질의 막을 두껍게 할 수 있다. 그 결과, ArF 레지스트막(16)의 잔막 및 LWR의 양쪽을 개선할 수 있는 것을 알 수 있었다. 또한, CD(Critical　Dimension)를 적정값으로 유지하는 효과도 있었다. 이상의 COS 가스의 도입 및 직류 전압의 인가에 의한 ArF 레지스트막(16)의 개질에 대해서는, 뒤에 더욱 자세히 설명한다. 또한, 후술하는 프로세스 조건 중, 가변 직류 전원(220)으로부터 공급되는 직류 전압은 절대값으로 나타나지만, 실제는 부의 값을 인가한다.
(Si-ARC막의 에칭 공정)
도 3(3)의 Si-ARC막(15)의 에칭 공정에서는, 4불화 메탄(CF4) 가스와 산소(O2) 가스를 포함하는 혼합 가스를 에칭 가스로 하여 Si-ARC막(15)을 에칭한다. 이 때, ArF 레지스트막(16)은 마스크로 하여 기능한다. 에칭의 결과, Si-ARC막(15)에는 ArF 레지스트막(16)의 패턴이 전사(轉寫)된다.
(유기막의 에칭 공정)
도 3(4)의 유기막(14)의 에칭 공정에서는, 황화 카보닐 가스(COS 가스)와 산소(O2) 가스를 포함하는 혼합 가스를 에칭 가스로 하여 유기막(14)을 에칭한다.
이때, Si-ARC막(15)은 마스크로서 기능한다. 에칭의 결과, 유기막(14)에는 Si-ARC막(15)의 패턴이 전사된다.
(SiN막의 에칭 공정)
도 3(5)의 SiN막(13)의 에칭 공정에서는, 4불화 메탄(CF4) 가스와 트리플루오로메탄(CHF3) 가스와 산소(O2) 가스와 아르곤(Ar) 가스를 포함하는 혼합 가스를 에칭 가스로 하여 SiN막(13)을 에칭한다. 이때, 유기막(14)은 마스크로서 기능한다. 에칭의 결과, SiN막(13)에는 유기막(14)의 패턴이 전사된다.
(유기막의 애싱 공정)
도 3(6)의 유기막(14)의 애싱 공정에서는, 산소(O2) 가스를 애싱 가스로 하여 유기막(14)을 애싱한다. 애싱의 결과, 반도체 웨이퍼(W)의 실리콘 함유 기판(Si-Sub; 11) 상에는, 원하는 패턴으로 미세 가공된 SiN막(13)이 형성된다.
(COS 가스의 도입 및 직류 전압의 인가에 의한 ArF 레지스트막의 개질)
다음으로, COS 가스의 도입 및 직류 전압의 인가에 의한 ArF 레지스트막(16)의 개질에 대해서, 발명자가 행한 실험 결과에 기초하여 상세히 설명한다.
발명자는, CF4 가스와 COS 가스와 Ar 가스로 이루어지는 혼합 가스를 이용하여 ArF 레지스트막(16)을 하드닝한 경우, ArF 레지스트막(16)의 ER(Etching Rate) 과 CD(Critical　Dimension)를 향상시킬 수 있는 것을 실험에 의해 증명했다. 그의 결과를 도 4(a)(b)에 나타낸다.
도 4(a)는, ArF 레지스트막(16)의 에칭 레이트(ER)를 나타낸다. (1)에서 나타낸 좌단의 한 쌍의 막대 그래프는, COS 가스에 의한 ArF 레지스트막(16)의 개질을 행하고 있지 않은 경우(Initial)의 ArF 레지스트막(16)의 ER이다. (2)에서 나타낸 중앙의 한 쌍의 막대 그래프는, COS 가스에 의한 ArF 레지스트막(16)의 개질 및, 300V의 직류 전압(DCS)을 인가한 경우의 ArF 레지스트막(16)의 ER이다. (3)에서 나타낸 우단의 한 쌍의 막대 그래프는, COS 가스에 의한 ArF 레지스트막(16)의 개질 및, 900V의 직류 전압(DCS)을 인가한 경우의 ArF 레지스트막(16)의 ER이다. 각 한 쌍의 막대 그래프의 좌측은 ArF 레지스트막(16)의 중앙부의 에칭 레이트, 우측은 ArF 레지스트막(16)의 단부(端部)의 에칭 레이트이다. 이하에, 상기 (1)∼(3)의 3개의 프로세스 조건을 더욱 자세히 서술한다.
ㆍ(1)에 있어서의 ArF 레지스트막(16)의 에칭 가스종 CF4／CHF3 :
(1)에서는, 에칭 공정 전의 하드닝은 행하지 않는다.
ㆍ(2)에 있어서의 ArF 레지스트막(16)의 하드닝 조건 :
직류 전압 300V, 개질 가스종 및 유량 COS／CF4／Ar＝20／40／800sccm
(2)에서는, 상기 하드닝 조건으로 ArF 레지스트막(16)을 개질한 후, (1)과 동일한 에칭 조건으로 에칭을 행한다.
ㆍ(3)에 있어서의 ArF 레지스트막(16)의 하드닝 조건 :
직류 전압 900V, 개질 가스종 및 유량 COS／CF4／Ar＝20／40／800sccm
(3)에서는, 상기 하드닝 조건으로 ArF 레지스트막(16)을 개질한 후, (1)과 동일한 에칭 조건으로 에칭을 행한다. (2)와 (3)의 하드닝 조건의 차이는, 직류 전압값 뿐이다.
(에칭 레이트 ER)
도 4(a)의 결과를 참조하면, (2), (3)의 COS 가스에 의한 ArF 레지스트막(16)의 개질을 행하고 있는 경우는, (1)의 개질을 행하고 있지 않은 경우에 비해, ArF 레지스트막(16)의 에칭 레이트가 저하되고, 플라즈마 내성이 향상되어 있는 것을 알 수 있다. 또한, (3)의 개질 중에 직류 전압 900V를 인가한 경우는, (2)의 개질 중에 직류 전압 300V를 인가한 경우에 비해, ArF 레지스트막(16)의 에칭 레이트가 보다 저하되고, 또한 플라즈마 내성이 향상되어 있는 것을 알 수 있다.
플라즈마 여기 중, 플라즈마 생성 공간의 상부 전극(25) 근방에는 주로 전자가 생성된다. 이러한 상황에서 개질 공정에 있어서, 상부 전극(25)에 가변 직류 전원(220)으로부터 직류 전압을 인가하면, 인가한 직류 전압값과 플라즈마 전위와의 전위차에 의해, 전자는 플라즈마 여기 공간의 연직 방향으로 가속된다. 여기에서, 가변 직류 전원(220)의 극성, 전압값, 전류값을 원하는 것으로 함으로써, 전자는 반도체 웨이퍼(W)에 조사된다. 조사된 전자는, COS 가스에 의한 ArF 레지스트막(16)의 조성을 보다 효과적으로 개질시킨다. 이 때문에, 직류 전압의 인가에 의해 ArF 레지스트막(16)의 개질은 보다 강화된다. 즉, 본 실시 형태에서는, 가변 직류 전원(220)의 인가 전압값을 가변(300V, 900V)으로 하여, 인가 전류값에 의해 상부 전극(25) 근방에서 생성하는 전자의 양과, 이러한 전자의 반도체 웨이퍼(W)로의 가속 전압을 제어함으로써, ArF 레지스트막(16)에 대한 플라즈마 내성을 보다 향상시킬 수 있었다. 이에 따라, 피에칭층의 선택비를 향상시킬 수 있다.
(CD값)
다음으로, 개질 효과로서 CD(Critical　Dimension)에 대해서 언급한다. 도 4(b)에 있어서의 ArF 레지스트막(16)의 하드닝 조건은, 직류 전압 300V, 개질 가스종 및 유량은 개질 가스(H2 또는 COS)／CF4／Ar＝(100, 20)／40／800sccm이었다.
도 4(b)의 결과를 참조하면, ArF 레지스트막(16)의 개질 전(Initial)의 CD값은 「49.85」였다. 이에 대하여, 개질 가스에 H2 가스를 이용하고, 그의 유량을 100 sccm으로 한 경우의 CD값은 「53.72」였다. 한편, 본 실시 형태에 따른 개질 가스인 COS 가스를 이용하고, 그의 유량을 20sccm로 한 경우의 CD값은 「51.72」였다. 이 결과로부터, 본 실시 형태에 따른 COS 가스를 사용한 플라즈마 처리에 의해 ArF 레지스트막(16)을 개질한 경우, CD값을 보다 적정값으로 유지할 수 있어, 보다 정밀한 미세 가공이 가능해지는 것을 알 수 있었다.
(LWR)
다음으로, 개질 효과로서 LWR(Line　Width　Roughness)에 대해서 언급한다. 도 5는, ArF 레지스트막(16)을 하드닝한 경우와 하지 않는 경우에 있어서, 에칭 후의 ArF 레지스트막(16)의 잔막과 LWR를 나타낸 도면이다.
ㆍ도 5의 경우의 ArF 레지스트막(16)의 하드닝 조건 :
직류 전압 900V, 개질 가스종 및 유량 COS／CF4／Ar＝20／40／800sccm
ㆍ도 5의 경우의 ArF 레지스트막(16)의 에칭 가스종 CF4／O2
도 5(a)는, 에칭 전(하드닝 전)의 ArF 레지스트막(16)(Initial)의 상태를 나타낸 도면이다. 이 상태에 있어서의 ArF 레지스트막(16)의 높이는 「113㎚」이고, LWR는 「6.0㎚」이다.
이에 대하여, 도 5(b)는, ArF 레지스트막(16)을 하드닝 처리하지 않고 Si-ARC막(15)을 에칭한 후의 ArF 레지스트막(16)의 상태를 나타낸 도면이다. 이 상태에 있어서의 ArF 레지스트막(16) 잔막의 높이는 「69㎚」이고, LWR은 「8.1㎚」이다.
한편, 도 5(c)는, ArF 레지스트막(16)을 하드닝 처리하고, 개질 후에 Si-ARC막(15)을 에칭한 후의 ArF 레지스트막(16)의 상태를 나타낸 도면이다. 하드닝 후 의 상태에 있어서의 ArF 레지스트막(16)의 높이는 「103㎚」이고, LWR은「4.0㎚」이다. 개질된, Si-ARC막(15)을 에칭한 후의 ArF 레지스트막(16) 잔막의 높이는 「85㎚」이고, LWR은 「4.0㎚」이다.
이상으로부터, 본 실시 형태에 따른 프로세스 조건에 기초하여 ArF 레지스트막(16)을 개질 후, 에칭 처리를 실행하면, ArF 레지스트막(16)의 잔막이 많아지고, 또한 LWR의 값을 작게 할 수 있는 것을 알 수 있었다. 이 결과, 다음 공정인 에칭 공정에서 피에칭층에 정밀한 패턴을 형성할 수 있다.
(COS／CF4 가스 유량비 : CF4 가스 고정)
다음으로, 발명자는, COS 가스와 CF4 가스의 유량비(비율)를 제어함으로써 개질 가스에 포함되는 F의 양을 제어할 수 있는 것에 착안하여, ArF 레지스트막이 가장 양호하게 개질되는 COS／CF4 가스의 유량비를 실험에 의해 구했다. 도 6은, CF4 가스 및 Ar 가스의 유량을 각각 40, 800sccm으로 고정한 상태에서, COS 가스의 유량을 0∼40sccm의 범위에서 10sccm씩 가변시킨 경우의 실험 결과인 유기막 에칭 후의 패턴 형상을 나타낸다.
ㆍArF 레지스트막(16)의 하드닝 조건 :
직류 전압 900V, 개질 가스종 및 유량 COS／CF4／Ar＝가변(0, 10, 20, 30, 40)／40／800sccm
ㆍSi-ARC막(15)의 에칭 가스종 CF4／CHF3／O2
ㆍ유기막(14)의 에칭 가스종 O2／COS
도 6의 결과를 고찰하면, COS 가스에 의한 레지스트막의 개질을 행하지 않았던 경우(COS＝0sccm : 하드닝 공정 없음)에서는, 에칭 전후의 CD의 차분값이 큰 값이 되어 있다. 한편, COS 가스에 의한 레지스트막의 개질을 행한 경우(COS＝10, 20, 30, 40sccm)에서는, CD의 차분값이 작은 값이 되어, COS 가스에 의한 레지스트막의 개질을 행하지 않았던 경우보다 패턴 형상이 갖추어져 있는 것을 알 수 있다. 단, COS＝40sccm의 경우에는 잔사가 발생해 버려, 에칭 공정에 좋지 않은 영향을 미치는 상태가 되어 있다.
도 6의 결과로부터, CF4 가스의 유량이 40sccm일 때, COS 가스의 유량은 10∼30sccm인 것이 바람직한 것을 알 수 있었다. 즉, 개질용 가스에 포함되는 CF4 가스와 COS 가스와의 유량의 비율(CF4／COS)은, 4／3≤(CF4／COS)≤4인 것이 바람직하다.
(COS／CF4 가스 유량비 : COS 가스 고정)
다음으로, 발명자는, COS 가스 유량을 고정값으로 하고, CF4 가스를 가변으로하여 유량비(비율)를 제어한 경우의 ArF 레지스트막(16)의 개질 상태를 실험에 의해 구했다.
하드닝 조건 및 에칭 조건은, CF4 가스 유량을 고정값으로 한 도 6의 실험과 거의 동일하다. 상기와 같이, 본 실험에서는, 개질 가스의 유량만이 도 6의 실험의 경우의 조건과 상이하여, CF4／COS／Ar＝가변(40, 60, 80)／20／800sccm이 된다.이 조건에서의 실험 결과인 유기막 에칭 후의 패턴 형상을 도 7에 나타낸다.
도 7의 결과를 고찰하면, COS 가스에 의한 레지스트막의 개질을 행하지 않았던 경우(하드닝 없음)에는, CD의 차분값이 큰 값이 되어 있다. COS 가스에 의한 레지스트막의 개질을 행한 경우(CF4＝40, 60sccm)에는, CD의 차분값이 하드닝이 없는 경우보다 작은 값이 되고, 레지스트막의 개질을 행하지 않았던 경우보다 패턴 형상이 갖추어져 있는 것을 알 수 있다. 단, CF4＝80sccm의 경우에는, CD의 차분값이 그다지 작은 값이 아니며, COS 가스에 의한 레지스트막의 개질을 행하지 않았던 경우에 가까운 상태가 되어 있다.
도 7의 결과로부터, COS 가스의 유량이 20sccm일 때, CF4 가스의 유량은 40∼60sccm인 것이 바람직하다. 즉, 개질용 가스에 포함되는 CF4 가스와 COS 가스와의 유량의 비율(CF4／COS)은, 2≤(CF4／COS)≤3인 것이 바람직하다.
또한, 개질 공정 중, 상부 전극(25)에 직류 전압을 인가함으로써, 레지스트막의 개질층의 두께를 증가시킬 수 있다. 이에 대해서, 도 8을 참조하면서 설명한다. 도 8의 좌측틀 내는, CF4 가스／H2 가스／Ar 가스를 개질 가스로서 이용한 경우의 CF4 가스 플라즈마에 있어서의 에칭량을 나타낸다. 도 8의 우측틀 내는, 본 실시 형태에 따른 CF4 가스／COS 가스／Ar 가스를 개질 가스로서 이용한 경우의 CF4 가스 플라즈마에 있어서의 에칭량을 나타낸다.
각 틀 내의 막대 그래프는, 왼쪽부터 순서대로, 하드닝 공정(개질 공정)을 행하지 않고 CF4 가스 플라즈마로 피에칭층을 에칭한 경우, 하드닝 공정을 행한 후에 CF4 가스 플라즈마로 피에칭층을 에칭한 경우(직류 전압을 인가하지 않음), 하드닝 공정을 행한 후에 CF4 가스 플라즈마로 피에칭층을 에칭한 경우(직류 전압 900V를 인가함)를 나타낸다.
도 8에서는, 막대 그래프가 작을수록 에칭 공정시에 ArF 레지스트막의 삭감량이 적은 것을 나타내고 있다. 이에 따르면, 하드닝 공정을 행한 후에 CF4 가스 플라즈마로 피에칭층을 에칭한 경우에는, 하드닝 공정(개질 공정)을 행하지 않고 CF4 가스 플라즈마로 피에칭층을 에칭한 경우보다 ArF 레지스트막의 삭감량이 적은 것을 알 수 있다. 또한, 개질 가스에 CF4 가스／COS 가스／Ar 가스를 이용한 경우, 개질 가스에 CF4 가스／H2 가스／Ar 가스를 이용한 경우보다 ArF 레지스트막의 삭감량이 적은 것을 알 수 있다. 또한, 개질 공정 중에 부의 직류 전압 900V를 인가한 경우, 개질 공정 중에 직류 전압을 인가하지 않는 경우보다 ArF 레지스트막의 삭감량이 적은 것을 알 수 있다.
이상의 결과 및 전술한, 개질 가스에 CF4 가스／COS 가스／Ar 가스를 이용한 경우에는 레지스트막이 CS로 개질되기 때문에 잔사가 발생하기 어렵지만, 개질 가스에 CF4 가스／H2 가스／Ar 가스를 이용한 경우에는 실리콘이 퇴적되기 때문에, 실리콘 함유의 잔사가 발생하기 쉽다는 사실로부터, 본 실시 형태에 따른 플라즈마 처리 방법에서는, ArF 레지스트막(16)을 마스크로 하여 Si-ARC의 반사 방지막을 에칭하는 에칭 공정 전에, CF4 가스와 COS 가스와 Ar 가스를 포함하는 개질용 가스로부터 생성된 플라즈마에 의해 ArF 레지스트막(16)을 개질하는 개질 공정을 실행하는 것이 바람직한 것을 알 수 있었다. 이에 따라, ArF 레지스트막(16)의 표면을 개질, 경화하고, 에칭시의 ArF 레지스트막(16)의 잔막을 증가시킬 수 있어, 에칭 선택비를 향상시킬 수 있다.
또한, 개질 공정 중에 부의 직류 전압을 인가함으로써 ArF 레지스트막 개질층의 두께를 늘릴 수 있다. 이에 따라, 더욱 에칭 선택비를 향상시킬 수 있다.
또한, 상기 실험에서는, 상부 전극(25)에 인가되는 부의 직류 전압은 -900V였지만, 부의 직류 전압을 조금이라도 인가하면, 인가하지 않았던 경우보다 레지스트막 개질층의 두께를 증가시킬 수 있다. 따라서, 개질 공정 중에 인가되는 부의 직류 전압은, 0V보다 작고 -900V 이상이면 좋다.
＜제2 실시 형태＞
다음으로, 본 발명의 제2 실시 형태에 따른 플라즈마 처리 방법에 대해서, 도 9를 참조하면서 설명한다. 제2 실시 형태에 따른 플라즈마 처리 방법은, EUV 레지스트막(17)을 마스크로 한 Si-ARC막의 에칭에 적용 가능하다. 도 9는, 본 실시 형태에 따른 레지스트막의 개질 방법 및 피에칭층의 에칭 방법을 설명하기 위한 적층막의 단면도이다.
(패터닝)
도 9(1)에 나타낸 바와 같이, 반도체 웨이퍼(W)의 실리콘 함유 기판(Si-Sub; 11) 상에는, 열산화막 단층(Th-Ox; 12)이 형성되어 있다. 그 바로 위에는 피에칭층인 실리콘 질화막(SiN막; 13) 및 유기막(14)이 형성되고, 그 위에는 실리콘 함유 무기 반사막(Si-ARC막; 15)이 형성되어 있다. Si-ARC막(15) 상에는 EUV 레지스트막(EUV PR; 17)이 형성되어 있다. 제1 실시 형태의 피에칭층과 상이한 점은, 레지스트막의 종류뿐이다. 또한, 도 9(2)∼(6)에 나타낸 하드닝 공정 및 각 에칭 공정은, 제1 실시 형태에 따른 하드닝 공정 및 각 에칭 공정과 동일하다. 따라서, 여기에서는, 도 9(2)∼(6)의 각 공정의 설명을 생략한다.
(COS 가스 및 직류 전압의 인가에 의한 EUV 레지스트막의 개질)
다음으로, COS 가스 및 직류 전압의 인가에 의한 EUV 레지스트막(17)의 개질에 대해서, 발명자가 행한 실험 결과에 기초하여 상세히 설명한다.
ㆍEUV 레지스트막(17)의 하드닝 조건 :
직류 전압 900V, 개질 가스종 및 유량 CF4／COS／Ar＝40／20／900sccm
ㆍSi-ARC막(15)의 에칭 가스종 CF4／O2
ㆍ유기막(14)의 에칭 가스종 O2／COS
ㆍSiN막(13)의 에칭 가스종 CF4／CHF3／Ar／O2
ㆍ유기막(14)의 애싱 가스종 O2
도 10은, 상단이 도 9에 나타낸 적층막의 측면도를 나타내고, 하단이 적층막의 상면도를 나타내고 있다. 도 10의 각 열은, 왼쪽부터 순서대로, 에칭 전(하드닝 전)의 EUV 레지스트막(17)(Initial)을 나타낸 도면, 하드닝 처리하지 않고 에칭 처리를 행한 후의 SiN막(13)을 나타낸 도면, CF4／H2／Ar으로 이루어지는 개질 가스로 하드닝 처리한 후에 에칭 처리를 행한 후의 SiN막(13)을 나타낸 도면, CF4／COS／Ar으로 이루어지는 개질 가스로 하드닝 처리한 후에 에칭 처리를 행한 후의 SiN막(13)을 나타낸 도면이다.
가장 왼쪽에 나타낸 에칭 전(하드닝 전)의 EUV 레지스트막(17)(Initial)의 CD는 「28.9㎚」이고, LWR는 「6.6㎚」이다.
이에 대하여, 하드닝 처리하지 않고 에칭 처리를 행한 후의 SiN막(13)의 CD는 「19.6㎚」이고, LWR는 「5.8㎚」이다. CF4／H2／Ar으로 이루어지는 개질 가스로 하드닝 처리한 후에 에칭 처리를 행한 후의 SiN막(13)의 CD는 「25.4㎚」이고, LWR는 「4.0㎚」이다. CF4／COS／Ar으로 이루어는 개질 가스로 하드닝 처리한 후에 에칭 처리를 행한 후의 SiN막(13)의 CD는 「30.7㎚」이고, LWR는 「3.9㎚」이다.
이상으로부터, 본 실시 형태에 따른 CF4／COS／Ar으로 이루어지는 개질 가스에 기초하여 EUV 레지스트막(17)을 개질 후, 에칭 처리를 실행하면, 에칭 처리 후의 SiN막(13)의 CD값은 가장 적정값을 유지할 수 있고, 또한 LWR의 값을 작게 할 수 있다. 이에 따라, 다음 공정인 에칭 공정에서 피에칭층에 정밀한 패턴을 형성할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시 형태에 대해서 상세히 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 본 발명이 속하는 기술의 분야에 있어서의 통상의 지식을 가진 자라면, 특허 청구의 범위에 기재된 기술적 사상의 범주 내에 있어서, 각종의 변경예 또는 수정예에 생각이 이를 수 있는 것은 분명하며, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들면, 본 발명에 따른 레지스트막은, ArF 노광용의 레지스트막 또는 EUV 노광용의 레지스트막 중 어느 것에 한정되지 않고, 다른 레지스트막이라도 좋다. 또한, 본 발명에 따른 반사 방지막은 Si-ARC막에 한정되지 않지만, 실리콘 함유의 반사 방지막이 바람직하다.
본 발명에 따른 에칭 처리 장치는, 플라즈마 처리 장치이면 평행 평판형의 플라즈마 처리 장치에 한정되지 않고, ICP(Inductiｖely　Coupled　Plasma) 플라즈마 처리 장치 등의 플라즈마 처리 장치라도 좋다.
10 : 플라즈마 처리 장치
11 : Si-Sub
12 : Th-Ox
13 : SiN막
14 : 유기막
15 : Si-ARC막
16 : ArF 레지스트막
17 : EUV 레지스트막
20 : 서셉터
25 : 상부 전극
100 : 처리 용기
200 : 제1 고주파 전원
210 : 제2 고주파 전원
220 : 가변 직류 전원

Claims (10)

  1. 피(被)에칭층 상에 반사 방지막이 형성되고, 상기 반사 방지막 상에 패턴화된 레지스트막이 형성된 적층막에 대하여, 에칭 가스로부터 생성된 플라즈마에 의해 상기 레지스트막을 마스크로 하여 상기 반사 방지막을 에칭하는 에칭 공정과,
    상기 에칭 공정의 전에 실행되고, 플라즈마 처리 장치 내에 CF4 가스와 COS 가스와 불활성 가스를 포함하는 개질용 가스를 도입하여, 당해 개질용 가스로부터 생성된 플라즈마에 의해 상기 레지스트막의 표면을 CS로 개질하여 하드닝하는 하드닝 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제1항에 있어서,
    상기 에칭 공정에서는,
    상기 에칭 가스로부터 플라즈마를 생성하기 위해, 플라즈마 처리 장치 내에 설치된 제1 전극에 고주파 전력을 인가하고,
    상기 하드닝 공정에서는,
    상기 개질용 가스로부터 플라즈마를 생성하기 위해, 상기 플라즈마 처리 장치 내에 설치된 제1 전극에 고주파 전력을 인가함과 함께, 상기 플라즈마 처리 장치 내에 설치된 제2 전극에 부(負)의 직류 전압을 인가하는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제2항에 있어서,
    상기 플라즈마 처리 장치는,
    처리 용기와,
    상기 처리 용기 내에 설치되고, 상기 적층막을 적층시킨 기판의 재치대로서 기능하는 상기 제1 전극으로서의 하부 전극과,
    상기 처리 용기 내에 설치되고, 상기 하부 전극에 대향하도록 배치된, 상기 제2 전극으로서의 상부 전극을 갖는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제1항에 있어서,
    상기 개질용 가스에 포함되는 CF4 가스와 COS 가스와의 유량의 비율(CF4／COS)은,
    4／3≤(CF4／COS)≤4
    인 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제4항에 있어서,
    상기 개질용 가스에 포함되는 CF4 가스와 COS 가스와의 유량의 비율(CF4／COS)은,
    2≤(CF4／COS)≤3
    인 것을 특징으로 하는 플라즈마 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 레지스트막은, ArF 노광용의 레지스트막 또는 EUV 노광용의 레지스트막 중 어느 것인 것을 특징으로 하는 플라즈마 처리 방법.
  7. 제2항 또는 제3항에 있어서,
    상기 제2 전극에 인가하는 부의 직류 전압의 값은, 0V보다 작고, -900V 이상인 것을 특징으로 하는 플라즈마 처리 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 개질용 가스에 포함되는 불활성 가스는, 아르곤 가스인 것을 특징으로 하는 플라즈마 처리 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반사 방지막은, 실리콘을 함유하는 것을 특징으로 하는 플라즈마 처리 방법.
  10. 피에칭층 상에 반사 방지막이 형성되고, 상기 반사 방지막 상에 패턴화된 레지스트막이 형성된 적층막을 에칭하는 플라즈마 처리 장치로서,
    처리 용기와,
    상기 처리 용기 내에 설치되고, 상기 적층막을 적층시킨 기판의 재치대로서 기능하는 하부 전극과,
    상기 처리 용기 내에 설치되고, 상기 하부 전극에 대향하도록 배치된 상부 전극과,
    상기 하부 전극에 고주파 전력을 인가하는 고주파 전원과,
    상기 상부 전극에 부의 직류 전압을 인가하는 가변 직류 전원과,
    상기 레지스트막을 마스크로 하여 상기 반사 방지막을 에칭하기 전에, 상기 처리 용기 내에 CF4 가스와 COS 가스와 불활성 가스를 포함하는 개질용 가스를 도입하는 가스 공급원을 구비하고,
    상기 고주파 전력에 의해 상기 개질용 가스로부터 플라즈마를 생성하고,
    상기 부의 직류 전압과 상기 생성된 플라즈마에 의해 상기 레지스트막의 표면을 CS로 개질하여 하드닝하는 것을 특징으로 하는 플라즈마 처리 장치.
KR1020110074880A 2010-08-03 2011-07-28 플라즈마 처리 방법 및 플라즈마 처리 장치 KR101813954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-174149 2010-08-03
JP2010174149A JP5674375B2 (ja) 2010-08-03 2010-08-03 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20120022582A KR20120022582A (ko) 2012-03-12
KR101813954B1 true KR101813954B1 (ko) 2018-01-02

Family

ID=45545784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074880A KR101813954B1 (ko) 2010-08-03 2011-07-28 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US8569178B2 (ko)
JP (1) JP5674375B2 (ko)
KR (1) KR101813954B1 (ko)
CN (1) CN102347230B (ko)
TW (1) TWI540636B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6339866B2 (ja) * 2014-06-05 2018-06-06 東京エレクトロン株式会社 プラズマ処理装置およびクリーニング方法
WO2016007303A1 (en) * 2014-07-08 2016-01-14 Tokyo Electron Limited Negative tone developer compatible photoresist composition and methods of use
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
US9512517B2 (en) * 2015-01-23 2016-12-06 Varian Semiconductor Equipment Associates, Inc. Multiple exposure treatment for processing a patterning feature
KR102403736B1 (ko) * 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법
JP6236481B2 (ja) * 2016-02-17 2017-11-22 東京エレクトロン株式会社 パターン形成方法
KR102362282B1 (ko) 2016-03-29 2022-02-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP6688763B2 (ja) * 2017-05-30 2020-04-28 東京エレクトロン株式会社 プラズマ処理方法
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
KR102392058B1 (ko) 2017-11-06 2022-04-28 삼성전자주식회사 집적회로 소자의 제조 방법
US11124659B2 (en) * 2018-01-30 2021-09-21 Lam Research Corporation Method to selectively pattern a surface for plasma resistant coat applications
IL277055B1 (en) * 2018-03-06 2024-02-01 Asml Holding Nv Anti-reflection optical infrastructures and manufacturing methods
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
KR20230124754A (ko) * 2020-09-18 2023-08-25 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템및 프로그램
KR102595941B1 (ko) * 2022-09-20 2023-10-27 성균관대학교산학협력단 플라즈마 식각 방법 및 플라즈마 식각 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
JP2009267352A (ja) * 2008-03-31 2009-11-12 Tokyo Electron Ltd プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
JP2004163451A (ja) 2002-11-08 2004-06-10 Fujitsu Ltd パターン形成方法及び半導体装置の製造方法
ITMI20042206A1 (it) * 2004-11-17 2005-02-17 St Microelectronics Srl Procedimento per la definizione di cirfuiti integrati di dispositivi elettronici a semicondutture
JP4827081B2 (ja) 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008198659A (ja) * 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
CN101809723B (zh) * 2007-09-27 2012-04-04 朗姆研究公司 蚀刻蚀刻层的方法和装置
US20090105574A1 (en) * 2007-10-23 2009-04-23 National Yang-Ming University Magnetic electrode device and an electrocardiograph detecting method thereof
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
JP2009267352A (ja) * 2008-03-31 2009-11-12 Tokyo Electron Ltd プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体

Also Published As

Publication number Publication date
US8569178B2 (en) 2013-10-29
US20120031875A1 (en) 2012-02-09
CN102347230A (zh) 2012-02-08
TW201218269A (en) 2012-05-01
KR20120022582A (ko) 2012-03-12
JP2012033833A (ja) 2012-02-16
JP5674375B2 (ja) 2015-02-25
TWI540636B (zh) 2016-07-01
CN102347230B (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
KR101813954B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5128421B2 (ja) プラズマ処理方法およびレジストパターンの改質方法
KR101916459B1 (ko) 플라즈마 에칭 방법 및 기억 매체
TWI450328B (zh) Plasma etch methods and computer-readable memory media
US10763123B2 (en) Method for processing workpiece
TWI508162B (zh) Plasma processing methods and computer readable memory media
US9330935B2 (en) Plasma etching method and plasma etching apparatus
JPH11219942A (ja) ドライエッチング方法および半導体装置の製造方法
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100984634B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
US11823903B2 (en) Method for processing workpiece
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2021007186A (ja) 被処理体を処理する方法
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
US7943523B2 (en) Plasma etching method and computer readable storage medium
TW201618156A (zh) 電漿處理裝置及電漿處理方法
KR20090104779A (ko) 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
CN111989766A (zh) 蚀刻方法及基板处理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant