CN102347230B - 等离子体处理方法以及等离子体处理装置 - Google Patents

等离子体处理方法以及等离子体处理装置 Download PDF

Info

Publication number
CN102347230B
CN102347230B CN201110221425.1A CN201110221425A CN102347230B CN 102347230 B CN102347230 B CN 102347230B CN 201110221425 A CN201110221425 A CN 201110221425A CN 102347230 B CN102347230 B CN 102347230B
Authority
CN
China
Prior art keywords
gas
mentioned
resist film
plasma processing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110221425.1A
Other languages
English (en)
Other versions
CN102347230A (zh
Inventor
细谷正德
伊藤雅大
吉田亮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102347230A publication Critical patent/CN102347230A/zh
Application granted granted Critical
Publication of CN102347230B publication Critical patent/CN102347230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供一种等离子体处理方法以及等离子体处理装置，在对将抗蚀剂膜作为掩模的防反射膜进行蚀刻工序之前，使抗蚀剂膜良好地改性。等离子体处理方法包括以下工序：蚀刻工序，对在被蚀刻层上形成作为防反射膜的Si-ARC(15)而在防反射膜上形成图案形成后的ArF抗蚀剂膜(16)而成的层叠膜，使用从蚀刻气体生成的等离子体来将上述抗蚀剂膜作为掩模对上述防反射膜进行蚀刻；以及改性工序，在上述蚀刻工序之前，执行对等离子体处理装置导入含有CF4气体、COS气体以及Ar气体的改性用气体，用从该改性用气体生成的等离子体使ArF抗蚀剂膜(16)改性。

Description

等离子体处理方法以及等离子体处理装置
技术领域
本发明涉及一种使用抗蚀剂膜对被蚀刻层进行等离子体处理的等离子体处理方法以及等离子体处理装置。
背景技术
在半导体制造工序中形成期望图案的掩模工序中，在被蚀刻层上涂敷感光膜之后，通过曝光和显影来进行图案形成。此时，为了防止曝光中的反射，在被蚀刻层上即感光膜下面形成防反射膜ARC(Anti Reflection Coating Layer：防反射涂层)。例如在专利文献1中公开了以下蚀刻方法：在使用被蚀刻层(有机膜、氮氧化硅膜(SiON膜))上的防反射膜抑制反射的同时蚀刻成ArF抗蚀剂膜的期望图案时，能够以高蚀刻率且高选择比进行蚀刻。
然而，在以ArF抗蚀剂膜作为掩模的蚀刻工序中，ArF抗蚀剂膜的耐等离子体性较低，因此产生抗蚀剂膜的减少量变大、抗蚀剂膜的残膜(residual film)较少这种问题。另外，还产生在图案的线宽上产生偏差、图案变形而LWR(Line WidthRoughness：测量线宽粗糙度)恶化这种问题。
对于此，在专利文献2中提出了以下方法：在以ArF抗蚀剂膜为掩模并对防反射膜进行蚀刻的工序的前一道工序中，使含有H2气体的气体等离子体化，对抗蚀剂膜进行等离子体处理(硬化处理)，由此对抗蚀剂膜注入H+离子来提高抗蚀剂膜的耐蚀刻性。
专利文献1：日本特开2007-180358号公报
专利文献2：日本特开2004-163451号公报
发明内容
发明要解决的问题
然而，当在硬化步骤中使用H2气体时，在处理容器内的开放区域(较大的孔等)内堆积硅而产生残渣，给随后的蚀刻处理带来不良影响。
为了应对上述问题，本发明的目的在于提供一种在以抗蚀剂膜为掩模的防反射膜的蚀刻工序之前执行使抗蚀剂膜良好地改性的工序的等离子体处理方法以及等离子体处理装置。
用于解决问题的方案
为了解决上述问题，根据本发明的某一观点，提供一种等离子体处理方法，其特征在于，包括以下工序：蚀刻工序，对在被蚀刻层上形成防反射膜且在上述防反射膜上形成图案化后的抗蚀剂膜而得到的层叠膜，使用从蚀刻气体生成的等离子体将上述抗蚀剂膜作为掩模对上述防反射膜进行蚀刻；以及改性工序，在上述蚀刻工序之前执行，向等离子体处理装置内导入含有CF4气体、COS气体以及惰性气体的改性用气体，使用由该改性用气体生成的等离子体使上述抗蚀剂膜改性。
由此，在以抗蚀剂膜为掩模并对防反射膜进行蚀刻的蚀刻工序之前，执行改性工序，该改性工序用由含有CF4气体、COS气体以及惰性气体的改性用气体生成的等离子体使上述抗蚀剂膜改性。从发明者进行测试和研究的结果可知，与使用以H2气体为基础气体的改性气体对抗蚀剂膜改性相比，使以COS气体为基础气体的改性气体等离子体化并对抗蚀剂膜进行等离子体处理(硬化处理)更能够改善抗蚀剂膜的残膜。于是，根据本发明，在改善了抗蚀剂膜的残膜的状态下以抗蚀剂膜为掩模并对防反射膜进行蚀刻，由此能够在被蚀刻层上形成精密图案。
还可以在上述蚀刻工序中，为了从上述蚀刻气体生成等离子体，对设置于上述等离子体处理装置内的上述第一电极施加高频电力，在上述改性工序中，为了从上述改性用气体生成等离子体，对设置于上述等离子体处理装置内的上述第一电极施加高频电力，并且也可以对设置于上述等离子体处理装置内的第二电极施加负的直流电压。
上述等离子体处理装置还可以具有：处理容器；下部电极，其作为上述第一电极，设置于上述处理容器内，作为层叠了上述层叠膜的衬底的载置台而发挥功能；以及上部电极，其作为上述第二电极，设置于上述处理容器内，配置成与上述下部电极相向。
上述改性用气体中含有的CF4气体与COS气体的流量的比(CF4/COS)还可以为4/3≤(CF4/COS)≤4。
上述改性用气体中含有的CF4气体与COS气体的流量的比(CF4/COS)还可以为2≤(CF4/COS)≤3。
上述抗蚀剂膜还可以为ArF曝光用的抗蚀剂膜和EUV曝光用的抗蚀剂膜中的任一个。
施加到上述第二电极的负的直流电压的值还可以小于0V且大于等于-900V。
上述改性用气体中含有的惰性气体还可以为氩气。
上述防反射膜还可以含有硅。
另外，为了解决上述问题，根据本发明的其它观点，提供一种等离子体处理装置，对在被蚀刻层上形成防反射膜且在上述防反射膜上形成图案化后的抗蚀剂膜而得到的层叠膜进行蚀刻，该等离子体处理装置的特征在于，具备：处理容器；下部电极，其设置于上述处理容器内，作为层叠了上述层叠膜的衬底的载置台发挥功能；上部电极，其设置于上述处理容器内，配置成与上述下部电极相向；高频电源，其对上述下部电极施加高频电力；可变直流电源，其对上述上部电极施加负的直流电压；以及气体供给源，其在以上述抗蚀剂膜为掩模对上述防反射膜进行蚀刻之前，向上述处理容器内导入含有CF4气体、COS气体以及惰性气体的改性用气体，其中，使用上述高频电力从上述改性用气体生成等离子体，使用上述负的直流电压和所生成的上述等离子体使上述抗蚀剂膜改性。
发明的效果
如以上说明，根据本发明，在以抗蚀剂膜为掩模的防反射膜的蚀刻工序之前，执行使抗蚀剂膜改性的工序，由此能够在被蚀刻层上形成精密图案。
附图说明
图1是本发明的第一实施方式和第二实施方式所涉及的等离子体处理装置的概要截面图。
图2是更详细地表示图1的等离子体处理装置的截面图。
图3是本发明的第一实施方式所涉及的硬化工序和蚀刻工序的图。
图4是用于说明相对于第一实施方式中执行硬化工序和施加直流电流的抗蚀剂膜的状态的图形以及表格。
图5是用于说明第一实施方式的硬化工序的效果的图。
图6是用于说明第一实施方式的硬化工序中的COS流量控制的图。
图7是用于说明第一实施方式的硬化工序中的CF4流量控制的图。
图8是用于说明第一实施方式的硬化工序的效果的其它图。
图9是本发明的第二实施方式所涉及的硬化工序和蚀刻工序的图。
图10是用于说明第二实施方式的硬化工序的效果的图。
附图标记说明
10：等离子体处理装置；11：Si-Sub；12：Th-Ox；13：SiN；14：有机膜；15：Si-ARC；16：ArF抗蚀剂膜；17：EUV抗蚀剂膜；20：基座；25：上部电极；100：处理容器；200：第一高频电源；210：第二高频电源；220：可变直流电源。
具体实施方式
下面，参照附图来详细说明本发明的各实施方式。此外，在本说明书和附图中，通过对实质上具有相同功能特征的结构要素附加相同的附图标记从而省略重复说明。
首先，参照图1以及图2来说明能够实施后述的第一实施方式和第二实施方式所涉及的等离子体处理方法的等离子体处理装置的整体结构。图1是本发明的第一实施方式和第二实施方式所涉及的等离子体处理装置的概要截面图。图2是更详细地表示图1的等离子体处理装置的截面图。
等离子体处理装置10具有例如由表面被阳极氧化处理过的铝构成的、大致呈圆筒状的腔室(处理容器100)。处理容器100被接地。等离子体处理装置10是在处理容器100内部将作为下部电极的基座20与上部电极25相向配置的、下部RF双频率施加类型的电容耦合型平行平板等离子体蚀刻装置。在等离子体处理装置10中，从第一高频电源200对基座20施加等离子体生成用的27MHz以上的频率、例如40MHz的高频(RF)电力，并且从第二高频电源210对基座20施加离子引入用(偏压用)的13.56MHz以下的频率、例如2MHz的高频电力。并且，从连接于上部电极25的可变直流电源220对等离子体处理装置10施加规定的直流(DC)电压。
参照图2来更详细地进行说明。在处理容器100底部通过由陶瓷等组成的绝缘板22来配置圆柱状的基座支承台24，在该基座支承台24上例如设置有含有铝的基座20。如上所述，基座20构成下部电极，在基座20上载置作为被处理衬底的半导体晶圆W。
在基座20上表面设置有静电卡盘26，该静电卡盘26通过静电力来吸附保持半导体晶圆W。该静电卡盘26具有使用一对绝缘层或者绝缘片来夹持由导电膜组成的电极28的结构，电极28与直流电源30电连接，通过由来自直流电源30的直流电压产生的库仑力等静电力来将半导体晶圆W吸附保持在静电卡盘26上。
在半导体晶圆W周围，在基座20的上表面配置有用于提高蚀刻的均匀性的、例如含有硅的导电性聚焦环32。在基座20和基座支承台24的侧面设置有例如含有石英的圆筒状内壁部件34。
在基座支承台24内部例如在圆周上设置有制冷剂室36，由设置于装置外部的冷却装置(未图示)通过配管36a、36b向制冷剂室36循环提供规定温度的制冷剂，由此来控制基座上的半导体晶圆W的处理温度。在静电卡盘26上表面与半导体晶圆W背面之间通过气体供给线38例如提供He气体用作传热气体。
在上部电极25与作为下部电极的基座20之间形成等离子体激励空间。上部电极25通过绝缘性屏蔽部件40而被支承在处理容器100上部。上部电极25具有电极板42和电极支承体44，该电极板42具有多个排出孔42a，该电极支承体44以使极板42拆卸自如的方式来支承电极板42，电极支承体44由导电性材料例如表面被阳极氧化处理过的铝构成。电极板42优选为焦耳热较少的低电阻的导电体或者半导体，优选由硅、SiC构成。在电极支承体44内部设置有气体扩散室46，与气体排出孔42a连通的多个气体通流孔48从该气体扩散室46起向下方延伸。根据上述结构，上部电极25作为用于提供期望的气体的喷头而发挥功能。
在电极支承体44形成有向扩散室46导入处理气体的气体导入口50。气体导入口50与气体供给管52相连接。气体供给管52通过开闭阀54和质量流量控制器(MFC)56与气体供给源58相连接。
在蚀刻工序中，从气体供给源58提供含F类气体的混合气体作为蚀刻气体，该蚀刻气体从气体供给管52到气体扩散室46，通过气体通流孔48和气体排出孔42a呈喷射状地被导入到等离子体激励空间。
在蚀刻工序前执行的抗蚀剂膜的改性工序中，从气体供给源58提供例如CF4气体、COS气体以及氩气作为改性用气体。此外，改性用气体中包含的氩气是一例，只要是惰性气体则还可以使用其它气体。
上部电极25经由低通滤波器(LPF)60电连接于可变直流电源220。可变直流电源220还可以是双向电源。该可变直流电源220通过开关62能够使供电接通/断开。通过控制装置64可控制变直流电源220的极性、电流/电压以及开关62的接通/断开。低通滤波器(LPF)60用于捕获来自后述的第一高频电源和第二高频电源的高频电力，优选由LR滤波器或者LC滤波器构成。
将圆筒状的接地导体100a被设置成从处理容器100的侧壁向比上部电极25的高度位置更高的上方延伸。该圆筒状接地导体100a的上部具有顶壁。
输出等离子体激励用的高频电力的第一高频电源200经由匹配器70电连接于基座20。输出偏压用的高频电力的第二高频电源210经由匹配器72电连接于基座20。
匹配器70、72用于使负载阻抗分别与第一高频电源200和第二高频电源210内部(或者输出)阻抗匹配，并发挥功能以在处理容器100内生成等离子体时使第一高频电源200和第二高频电源210的内部阻抗与负载阻抗表观上一致。
在处理容器100底部设置有排气口80，排气装置84经由排气管82连接于该排气口80。排气装置84具有涡轮分子泵等真空泵，能够将处理容器100内减压到期望的真空度。
在处理容器100侧壁上设置有半导体晶圆W的搬入搬出口86，通过闸阀88能够开闭该搬入搬出口86。另外，沿处理容器100内壁拆卸自如地设置有沉积物屏蔽件90，该沉积物屏蔽件90用于防止在处理容器100上附着蚀刻副生物(沉积物)。即，沉积物屏蔽件90构成腔室壁。另外，沉积物屏蔽件90还设置于内壁部件34的外周。在处理容器100底部的腔室壁侧的沉积物屏蔽件90与内壁部件34侧的沉积物屏蔽件90之间设置有排气板92。作为沉积物屏蔽件90和排气板92能够优选使用在铝材料上覆盖Y2O3等陶瓷而得到的材料。在构成沉积物屏蔽件90的腔室内壁的一部分中与晶圆W大致相同高度的部分上设置有直流接地连接的导电性部件(GND块)94，由此防止异常放电。
控制装置64按照制程来使等离子体处理装置10执行等离子体处理，该制程是作为用于实现在等离子体处理装置10中执行的各种处理的控制程序、用于根据处理条件使等离子体处理装置10的各结构部执行处理的程序。制程可以存储在未图示的硬盘、半导体存储器中，还可以容纳在CDROM、DVD等由便携式计算机可读取的存储介质中。
在上述结构的等离子体处理装置10中进行改性工序和蚀刻工序时，首先，将闸阀88设为打开状态，通过搬入搬出口86将作为蚀刻对象的半导体晶圆W搬入到处理容器100，载置于基座20上。然后，从气体供给源58以规定流量将改性用气体或者蚀刻用气体提供给气体扩散室46，通过气体通流孔48和气体排出孔42a提供给处理容器100，并且使用排气装置84对处理容器100内部进行排气，将处理容器内的压力控制为制程的设定值。
在处理容器100内导入了改性用气体或者蚀刻气体的状态下，从第一高频电源200对基座20施加等离子体激励用的高频电力。另外，适当地通过第二高频电源210施加离子引入用高频电力。然后，从可变直流电源220将规定的负的直流电压施加给上部电极25。并且，从直流电源30将直流电压施加给静电卡盘26的电极28，将半导体晶圆W固定于基座20。
从形成于上部电极25的电极板42的气体排出孔42a排出的气体因高频电力而在上部电极25与下部电极(基座20)之间产生的辉光放电中被等离子体化，通过在该等离子化中生成的自由基、离子来使半导体晶圆W的被处理面改性或者蚀刻。
此外，作为下部电极的基座20为了生成等离子体，而相当于设置于等离子体处理装置内的第一电极。在蚀刻工序中，为了从蚀刻气体激励等离子体而对第一电极施加等离子体激励用的高频电力。另外，上部电极25相当于设置于等离子体处理装置内的第二电极。在改性工序中，为了从改性用气体激励等离子体而对第一电极施加等离子体激励用的高频电力，并且对设置于上述等离子体处理装置内的第二电极施加负的直流电压。
<第一实施方式>
接着，说明由上述说明的等离子体处理装置10执行的、本发明的第一实施方式所涉及的等离子体处理方法。第一实施方式所涉及的等离子体处理方法能够应用于以ArF抗蚀剂膜为掩模的、Si-ARC膜的蚀刻。图3是用于说明本实施方式所涉及的抗蚀剂膜的改性方法以及被蚀刻层的蚀刻方法的层叠膜的截面图。
(图案形成)
如图3的(1)所示，在半导体晶圆W的含硅衬底(Si-Sub 11)上形成有热氧化膜单层(Th-Ox 12)、硅氮化膜(SiN膜13)。在硅氮化膜13的正上方形成有作为被蚀刻层的有机膜14，在该有机膜14上形成有含硅无机反射膜(Si-ARC膜15)。Si-ARC膜15是感光膜在曝光工序中用于防止反射的膜。此外，有机膜14和SiN膜13是被蚀刻层的一例，被蚀刻层并不限于此，例如还可以是绝缘膜或者导电膜。被蚀刻层还可以是硅衬底(Si-Sub 11)。
在Si-ARC膜15上形成有ArF抗蚀剂膜16(ArF PR)。使用ArF光刻法将ArF抗蚀剂膜16形成在Si-ARC膜15上。具体地说，在Si-ARC膜15上涂敷感光剂，通过已被写入要烧附图案的、被称为掩模的遮光材料，来照射波长193nm的ArF激光线进行曝光。在曝光之后，使感光部分化学腐蚀(蚀刻)，由此在ArF抗蚀剂膜16上形成期望的图案。这样，使用将ArF激光作为曝光光源的ArF光刻法来推进短波长化，由此达到电路的微细化。
(硬化：改性工序)
图3的(2)的硬化(改性工序)，使用含有硫化羰基气体(COS气体)的改性气体使ArF抗蚀剂膜16改性而硬化。具体地说，硬化工序在蚀刻工序之前执行，向等离子体处理装置内导入含有四氟甲烷(CF4)气体、硫化羰基气体(COS气体)以及氩(Ar)气体的改性用气体，使用从改性用气体激励被得到的等离子体来使ArF抗蚀剂膜16改性。
ArF抗蚀剂膜16的耐等离子体性较低，因此，以往在以ArF抗蚀剂膜16作为掩模而对防反射膜进行蚀刻的工序之前一道工序，提出了以下硬化工序：使含H2气体的气体等离子体化，对ArF抗蚀剂膜16进行等离子体处理，由此向ArF抗蚀剂膜16注入H+离子从而提高ArF抗蚀剂膜16的耐蚀刻性。
然而，当在ArF抗蚀剂膜16的硬化工序中使用H2气体时，在处理容器内的开放区域(较大的孔等)内堆积硅而产生残渣，堆积而成的残渣对之后的蚀刻处理带来不良影响。
根据发明者进行测试和研究的结果可知，与基于以H2气体为基础气体的改性气体对ArF抗蚀剂膜16进行等离子体处理的情况相比，在基于以COS气体为基础气体的改性气体对ArF抗蚀剂膜16进行等离子体处理的情况下不产生残渣且ArF抗蚀剂膜16的减少量较小。这是由于，在硬化工序中通过COS+CF4→CO+SOX+SFX+CS这一化学反应而ArF抗蚀剂膜16的表面被改性为CS。
并且，在硬化步骤时，对设置于处理容器100的上部电极25施加从可变直流电源220输出的负的直流电压(DCS)，由此能够使形成于ArF抗蚀剂膜16表面的改性膜比不施加直流电压的情况时更厚。从其结果可知，能够改善ArF抗蚀剂膜16的残膜和LWR。并且，还具有将CD(Critical Dimension：临界尺寸)维持在适当值的效果。后面进一步详细说明由上述导入的COS气体以及施加的直流电压而引起的ArF抗蚀剂膜16的改性。另外，后述的工艺条件下的、从可变直流电源220提供的直流电压以绝对值进行表示，但是实际上施加负值。
(Si-ARC膜的蚀刻工序)
在图3的(3)的Si-ARC膜15的蚀刻工序中，使用含有四氟甲烷(CF4)气体和氧气(O2)的混合气体作为蚀刻气体对Si-ARC膜15进行蚀刻。此时，ArF抗蚀剂膜16作为掩模而发挥功能。蚀刻的结果是，将ArF抗蚀剂膜16的图案转印到Si-ARC膜15。
(有机膜的蚀刻工序)
在图3的(4)的有机膜14的蚀刻工序中，使用含有硫化羰基气体(COS气体)和氧气(O2)的混合气体作为蚀刻气体对有机膜14进行蚀刻。此时，Si-ARC膜15作为掩模而发挥功能。蚀刻的结果是，将Si-ARC膜15的图案转印到有机膜14。
(SiN膜的蚀刻工序)
在图3的(5)的SiN膜13的蚀刻工序中，使用含有四氟甲烷(CF4)气体、三氟甲烷(CHF3)、氧气(O2)以及氩气(Ar)的混合气体作为蚀刻气体对SiN膜13进行蚀刻。此时，有机膜14作为掩模而发挥功能。蚀刻的结果是，将有机膜14的图案转印到SiN膜13。
(有机膜的灰化工序)
在图3的(6)的有机膜14的灰化工序中，使用氧气(O2)作为灰化气体对有机膜14进行灰化。灰化的结果是，将被微细加工成期望的图案的SiN膜13形成到半导体晶圆W的含硅衬底(Si-Sub11)上。
(通过导入COS气体以及施加直流电压而引起ArF抗蚀剂膜的改性)
接着，根据发明者所进行的测试结果来详细说明通过导入COS气体以及施加直流电压而引起ArF抗蚀剂膜16的改性。
发明者通过实验证明了，在使用含有CF4气体、COS气体以及Ar气体组成的混合气体来使ArF抗蚀剂膜16硬化的情况下，能够提高ArF抗蚀剂膜16的ER(Etching Rate：蚀刻率)和CD(Critical Dimension：临界尺寸)。图4的(a)和(b)示出该结果。
图4的(a)示出ArF抗蚀剂膜16的蚀刻率ER。(1)所示出的左端的一对棒状图为不进行用COS气体使ArF抗蚀剂膜16改性的情况下(Initial)的ArF抗蚀剂膜16的ER。(2)所示出的中央的一对棒状图为用COS气体使ArF抗蚀剂膜16改性以及施加了300V的直流电压(DCS)的情况下的ArF抗蚀剂膜16的ER。(3)所示出的右端的一对棒状图为用COS气体使ArF抗蚀剂膜16改性以及施加了900V的直流电压(DCS)的情况下的ArF抗蚀剂膜16的ER。各对棒状图的左侧是ArF抗蚀剂膜16的中央部的蚀刻率，右侧是ArF抗蚀剂膜16的端部的蚀刻率。下面，更详细地说明上述(1)至(3)这三个工艺条件。
·(1)中的ArF抗蚀剂膜16的蚀刻气体种类CF4/CHF3
在(1)中，不进行蚀刻工序之前的硬化。
·(2)中的ArF抗蚀剂膜16的硬化条件：
直流电压300V、改性气体种类以及流量为COS/CF4/Ar＝20/40/800sccm
在(2)中，在上述硬化条件下使ArF抗蚀剂膜16改性之后，在与(1)相同的蚀刻条件下进行蚀刻。
·(3)中的ArF抗蚀剂膜16的硬化条件：
直流电压900V、改性气体种类以及流量为COS/CF4/Ar＝20/40/800sccm
在(3)中，在上述硬化条件下使ArF抗蚀剂膜16改性之后，在与(1)相同的蚀刻条件下进行蚀刻。(2)和(3)的硬化条件的不同仅在于直流电压值。
(蚀刻率ER)
如果参照图4的(a)的结果可知，在用(2)和(3)中的COS气体使ArF抗蚀剂膜16改性的情况下，与(1)中没有改性的情况相比，ArF抗蚀剂膜16的蚀刻率下降，耐等离子体性提高。并且，可知在(3)的改性中施加了直流电压900V的情况，与在(2)的改性中施加了直流电压300V的情况相比，ArF抗蚀剂膜16的蚀刻率进一步下降，并且耐等离子体性提高。
在等离子体激励中，在等离子体生成空间的上部电极25附近主要生成电子。在这种状况下在改性工序中，当从可变直流电源220向上部电极25施加直流电压时，由于施加的直流电压值与等离子体电位之间的电位差而电子向等离子体激励空间的铅直方向加速。在此，将可变直流电源220的极性、电压值、电流值设定为期望的值，由此电子照射到半导体晶圆W。所照射的电子使得用COS气体使ArF抗蚀剂膜16的组分更有效地改性。因此，通过施加直流电压而使得ArF抗蚀剂膜16的改性进一步加强。也就是说，在本实施方式中，将可变直流电源220的施加电压值设定为可变(300V、900V)，通过施加电流值来控制在上部电极25附近生成的电子的量以及这种向电子的晶圆W的加速电压，由此能够进一步提高对于ArF抗蚀剂膜16的耐等离子体性。由此，能够提高被蚀刻层的选择比。
(CD值)
接着，作为改性效果提到CD(Critical Dimension：临界尺寸)。图4的(b)中的ArF抗蚀剂膜16的硬化条件是直流电压300V、改性气体种类以及流量、改性气体流量为(H2或者COS)/CF4/Ar＝(100、200)/40/800sccm。
当参照图4的(b)的结果时可知，ArF抗蚀剂膜16在改性前(Initial)的CD值为“49.85”。与此相对，在改性气体中使用H2气体而将其流量设定为100sccm的情况下的CD值为“53.72”。另一方面，使用本实施方式所涉及的改性气体的COS气体将其流量设定为20sccm的情况下的CD值为“51.72”。根据该结果可知，在通过使用了本实施方式所涉及的COS气体的等离子体处理使ArF抗蚀剂膜16改性的情况下，能够将CD值维持为更加适当的值，能够进行更加精密的微细加工。
(LWR)
接着，作为改性效果提及LWR(Line Width Roughness：测量线宽粗糙度)。图5是表示在尚未对ArF抗蚀剂膜16进行硬化的情况下蚀刻后的ArF抗蚀剂膜16的残膜和LWR的图。
·图5的情况的ArF抗蚀剂膜16的硬化条件：
直流电压900V、改性气体种类以及流量为COS/CF4/Ar＝20/40/800sccm
·图5的情况的ArF抗蚀剂膜16的蚀刻气体种类为CF4/O2。
图5的(a)是表示蚀刻前(硬化前)的ArF抗蚀剂膜16(Initial)的状态的图。这种状态下的ArF抗蚀剂膜16的高度为“113nm”，LWR为“6.0nm”。
相对于此，图5的(b)是表示不对ArF抗蚀剂膜16进行硬化处理而对Si-ARC膜15进行蚀刻之后的ArF抗蚀剂膜16的状态的图。这种状态下的ArF抗蚀剂膜16的残膜的高度为“69nm”，LWR为“8.1nm”。
另一方面，图5的(c)是表示对ArF抗蚀剂膜16进行硬化处理并在改性后对Si-ARC膜15进行蚀刻之后的ArF抗蚀剂膜16的状态的图。硬化后的状态下的ArF抗蚀剂膜16的高度为“103nm”，LWR为“4.0nm”。对改性后的Si-ARC膜15进行蚀刻之后的ArF抗蚀剂膜16的残膜高度为“85nm”，LWR为“4.0nm”。
根据以上可知，当根据本实施方式所涉及的工艺条件使ArF抗蚀剂膜16改性之后执行蚀刻处理时，ArF抗蚀剂膜16的残膜增加，并且能够减小LWR的值。其结果是在作为下一道工序的蚀刻工序中能够在被蚀刻层上形成精密图案。
(COS/CF4气体流量比：CF4气体固定)
接着，发明者关注通过控制COS气体和CF4气体的流量比(比例)来控制改性气体中含有的F的量，通过实验求出使ArF抗蚀剂膜最佳改性的COS/CF4气体的流量比。图6示出在将CF4气体和Ar气体的流量分别固定为40、800sccm的状态下，在0～40sccm的范围内使COS气体的流量以10sccm为刻度变化的情况下的测试结果的有机膜蚀刻后的图案形状。
·ArF抗蚀剂膜16的硬化条件：
直流电压900V、改性气体种类以及流量为COS/CF4/Ar＝可变(0、10、20、30、40)/40/800sccm
·Si-ARC膜15的蚀刻气体种类为CF4/CHF3/O2
·有机膜14的蚀刻气体种类为O2/COS。
参考图6的结果，在没有进行用COS气体使抗蚀剂膜改性的情况下(COS＝0sccm：没有硬化工序)，蚀刻前后的CD的差值变为较大的值。另一方面，在用COS气体使抗蚀剂膜改性的情况下(COS＝10、20、30、40sccm)，CD的差值变为较小的值，与没有进行用COS气体使抗蚀剂膜改性的情况相比，用COS气体使抗蚀剂膜改性的情况下的图案形状较整齐。但是，在COS＝40sccm的情况下产生残渣，变为对蚀刻工序带来不良影响的状态。
根据图6的结果可知，在CF4气体的流量为40sccm时，优选COS气体的流量为10至30sccm。也就是说，改性用气体中含有的CF4气体与COS气体的流量比例(CF4/COS)优选为4/3≤(CF4/COS)≤4。
(COS/CF4气体流量比：COS气体固定)
接着，发明者通过实验求出在将COS气体流量设定为固定值而将CF4气体设定为可变从而控制流量比(比例)的情况下的ArF抗蚀剂膜16的改性状态。
硬化条件和蚀刻条件与将CF4气体流量设定为固定值的图6的测试大致相同。如上所述，在本实验中，仅改性气体的流量与图6的实验的情况下的条件不同，变为CF4/COS/Ar＝可变(40、60、80)/20/800sccm。图7示出作为该条件下的测试结果的有机膜蚀刻后的图案形状。
参照图7的结果可知，在没有进行用COS气体使抗蚀剂膜改性的情况下(没有硬化)，CD的差值变为较大的值。在用COS气体使抗蚀剂膜改性的情况下(CF4＝40、60sccm)，CD的差分值变为比没有硬化的情况下小的值，与没有进行使抗蚀剂膜改性的情况相比，用COS气体使抗蚀剂膜改性的情况下的图案形状较整齐。但是，在CF4＝80sccm的情况下，CD的差值不是那样小的值，变为接近没有进行用COS气体使抗蚀剂膜改性的情况的状态。
根据图7的结果可知，在COS气体的流量为20sccm时，优选CF4气体的流量为40～60sccm。也就是说，改性用气体中含有的CF4气体与COS气体的流量比例(CF4/COS)优选为2≤(CF4/COS)≤3。
并且，在改性工序中向上部电极25施加直流电压，由此能够增加抗蚀剂膜的改性层的厚度。对于此，参照图8来进行说明。图8的左侧框内示出将CF4气体/H2气体/Ar气体用作改性气体的情况下的CF4气体等离子体中的蚀刻量。图8的右侧框内示出将本实施方式所涉及的CF4气体/COS气体/Ar气体用作改性气体的情况下的CF4气体等离子体中的蚀刻量。
各框内的棒状图从左起依次表示不进行硬化工序(改性工序)而在CF4气体等离子体内对被蚀刻层进行蚀刻的情况、在进行了硬化工序之后在CF4气体等离子体内对被蚀刻层进行蚀刻的情况(不施加直流电压)以及在进行硬化工序之后在CF4气体等离子体内对被蚀刻层进行蚀刻的情况(施加直流电压900V)。
在图8中示出棒状图越小在进行蚀刻工序时ArF抗蚀剂膜的切削量越小。据此可知，在进行硬化工序之后用CF4气体等离子体对被蚀刻层进行蚀刻的情况下的ArF抗蚀剂膜的切削量小于不进行硬化工序(改性工序)而使用CF4气体等离子体对被蚀刻层进行蚀刻的情况下的ArF抗蚀剂膜的切削量。另外，与使用CF4气体/COS气体/Ar气体作为改性气体的情况相比，在使用CF4气体/H2气体/Ar气体作为改性气体的情况下的ArF抗蚀剂膜的切削量较小。并且，与在改性工序中不施加直流电压的情况相比，在改性工序中施加负直流电压900V的情况下的ArF抗蚀剂膜的切削量较小。
根据上述结果以及前述的将CF4气体/COS气体/Ar气体用作改性气体的情况下，抗蚀剂膜改性为CS，因此不易产生残渣，但是在将CF4气体/H2气体/Ar气体用于改性气体的情况下会堆积硅，因此容易产生含硅的残渣，由以上事实可知，在本实施方式所涉及的等离子体处理方法中，优选在将ArF抗蚀剂膜16作为掩模并对Si-ARC防反射膜进行蚀刻的蚀刻工序之前执行改性工序，该改性工序用由含有CF4气体、COS气体以及Ar气体的改性用气体生成的等离子体使ArF抗蚀剂膜16改性。由此，能够使ArF抗蚀剂膜16的表面改性并硬化而在进行蚀刻时增加ArF抗蚀剂膜16的残膜，从而能够提高蚀刻选择比。
另外，通过在改性工序中施加负的直流电压从而能够增加ArF抗蚀剂膜的改性层的厚度。由此，能够进一步提高蚀刻选择比。
此外，在上述实验中，施加到上部电极25的负的直流电压为-900V，但是如果稍微施加负直流电压，则与不施加的情况相比能够增加抗蚀剂膜的改性层的厚度。于是，在改性工序中施加的负直流电压小于0V大于-900V即可。
<第二实施方式>
接着，参照图9说明本发明的第二实施方式所涉及的等离子体处理方法。第二实施方式所涉及的等离子体处理方法能够应用于将EUV抗蚀剂膜17作为掩模的Si-ARC膜的蚀刻。图9是用于说明本实施方式所涉及的抗蚀剂膜的改性方法以及被蚀刻层的蚀刻方法的层叠膜的截面图。
(图案形成)
如图9的(1)所示，在半导体晶圆W的含硅衬底(Si-Sub 11)上形成有热氧化膜单层(Th-Ox 12)。在其正上方形成有作为被蚀刻层的硅氮化膜(SiN膜13)和有机膜14，在该有机膜14上形成有含硅无机反射膜(Si-ARC膜15)。在Si-ARC膜15上形成有EUV抗蚀剂膜17(EUV PR)。与第一实施方式的被蚀刻层不同的点仅为抗蚀剂膜的种类。另外，图9的(2)至(6)示出的、硬化工序和各蚀刻工序与第一实施方式所涉及的各蚀刻工序相同。于是，在此省略说明图9的(2)至(6)的各工序。
(通过施加COS气体以及直流电压的EUV抗蚀剂膜的改性)
接着，根据发明者进行的测试结果来详细说明通过施加COS气体以及直流电压而引起的EUV抗蚀剂膜17的改性。
·EUV抗蚀剂膜17的硬化条件：
直流电压900V、改性气体种类以及流量为CF4/COS/Ar＝40/20/900sccm
·Si-ARC膜15的蚀刻气体种类为CF4/O2
·有机膜14的蚀刻气体种类为O2/COS
·SiN膜13的蚀刻气体种类为CF4/CHF3/Ar/O2
·有机膜14的灰化气体种类为O2。
图10的上段表示图9示出的层叠膜的侧视图、下段表示层叠膜的俯视图。图10的各列从左起依次为表示蚀刻前(硬化前)的EUV抗蚀剂膜17(Initial)的图、表示不进行硬化处理而进行蚀刻处理之后的SiN膜13的图、表示用含有CF4/H2/Ar的改性气体进行硬化处理后进行蚀刻处理之后的SiN膜13的图以及表示用含有CF4/COS/Ar的改性气体进行硬化处理后进行蚀刻处理之后的SiN膜13的图。
最左侧示出的蚀刻前(硬化前)的EUV抗蚀剂膜17(Initial)的CD为“28.9nm”，LWR为“6.6nm”。
对于此，不进行硬化处理而进行蚀刻处理之后的SiN膜13的CD为“19.6nm”，LWR为“5.8nm”。用含有CF4/H2/Ar的改性气体进行硬化处理后进行蚀刻处理之后的SiN膜13的CD为“25.4nm”，LWR为“4.0nm”。用含有CF4/COS/Ar的改性气体进行硬化处理后进行蚀刻处理之后的SiN膜13的CD为“30.7nm”，LWR为“3.9nm”。
以上，当根据含有本实施方式所涉及的CF4/COS/Ar的改性气体使EUV抗蚀剂膜17改性之后执行蚀刻处理时，蚀刻处理后的SiN膜13的CD值能够维持最适当的值，并且能够减小LWR的值。由此，在作为下一道工序的蚀刻工序中能够在被蚀刻层上形成精密图案。
以上，参照附图说明了本发明的优选实施方式，但是本发明并不限于上述示例。只要具有本发明所属技术领域的一般知识的本领域技术人员，则在权利要求范围所记载的技术思想的范畴内显然能够想得到各种变更例或者修改例，当然，可知这些也属于本发明的技术范围内。
例如，本发明所涉及的抗蚀剂膜并不限于ArF曝光用的抗蚀剂膜或者EUV曝光用的抗蚀剂膜中的任一个，还可以是其它抗蚀剂膜。另外，本发明所涉及的防反射膜并不限于Si-ARC膜，优选含硅的防反射膜。
关于本发明所涉及的蚀刻处理装置，只要是等离子体处理装置则并不限于平行平板型等离子体处理装置，还可以是ICP(Inductively Coupled Plasma：感应耦合等离子体)等离子体处理装置等的等离子体处理装置。

Claims (9)

1.一种等离子体处理方法，其特征在于，包括以下工序：
蚀刻工序，对在被蚀刻层上形成防反射膜且在上述防反射膜上形成图案化后的抗蚀剂膜而得到的层叠膜，使用从蚀刻气体生成的等离子体将上述抗蚀剂膜作为掩模对上述防反射膜进行蚀刻；以及
改性工序，在上述蚀刻工序之前执行，向等离子体处理装置内导入含有CF4气体、COS气体以及惰性气体的改性用气体，使用从该改性用气体生成的等离子体使上述抗蚀剂膜改性。
2.根据权利要求1所述的等离子体处理方法，其特征在于，
在上述蚀刻工序中，为了从上述蚀刻气体生成等离子体，对设置于上述等离子体处理装置内的第一电极施加高频电力，
在上述改性工序中，为了从上述改性用气体生成等离子体，对设置于上述等离子体处理装置内的上述第一电极施加高频电力，并且对设置于上述等离子体处理装置内的第二电极施加负的直流电压。
3.根据权利要求2所述的等离子体处理方法，其特征在于，
上述等离子体处理装置具有：
处理容器；
下部电极，其作为上述第一电极，设置于上述处理容器内，作为层叠了上述层叠膜的衬底的载置台而发挥功能；以及
上部电极，其作为上述第二电极，设置于上述处理容器内，配置成与上述下部电极相向。
4.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
上述改性用气体中含有的CF4气体与COS气体的流量比(CF4/COS)为，
4/3≤(CF4/COS)≤4。
5.根据权利要求4所述的等离子体处理方法，其特征在于，
上述改性用气体中含有的CF4气体与COS气体的流量比(CF4/COS)为，
2≤(CF4/COS)≤3。
6.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
上述抗蚀剂膜为ArF曝光用的抗蚀剂膜和EUV曝光用的抗蚀剂膜中的任一个。
7.根据权利要求2所述的等离子体处理方法，其特征在于，
施加到上述第二电极的负的直流电压的值小于0V且大于等于-900V。
8.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
上述改性用气体中含有的惰性气体为氩气。
9.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
上述防反射膜含有硅。
CN201110221425.1A 2010-08-03 2011-08-03 等离子体处理方法以及等离子体处理装置 Active CN102347230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010174149A JP5674375B2 (ja) 2010-08-03 2010-08-03 プラズマ処理方法及びプラズマ処理装置
JP2010-174149 2010-08-03

Publications (2)

Publication Number Publication Date
CN102347230A CN102347230A (zh) 2012-02-08
CN102347230B true CN102347230B (zh) 2014-05-07

Family

ID=45545784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110221425.1A Active CN102347230B (zh) 2010-08-03 2011-08-03 等离子体处理方法以及等离子体处理装置

Country Status (5)

Country Link
US (1) US8569178B2 (zh)
JP (1) JP5674375B2 (zh)
KR (1) KR101813954B1 (zh)
CN (1) CN102347230B (zh)
TW (1) TWI540636B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6339866B2 (ja) * 2014-06-05 2018-06-06 東京エレクトロン株式会社 プラズマ処理装置およびクリーニング方法
WO2016007303A1 (en) * 2014-07-08 2016-01-14 Tokyo Electron Limited Negative tone developer compatible photoresist composition and methods of use
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
US9512517B2 (en) * 2015-01-23 2016-12-06 Varian Semiconductor Equipment Associates, Inc. Multiple exposure treatment for processing a patterning feature
KR102403736B1 (ko) * 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법
JP6236481B2 (ja) * 2016-02-17 2017-11-22 東京エレクトロン株式会社 パターン形成方法
KR102362282B1 (ko) 2016-03-29 2022-02-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP6688763B2 (ja) * 2017-05-30 2020-04-28 東京エレクトロン株式会社 プラズマ処理方法
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
KR102392058B1 (ko) 2017-11-06 2022-04-28 삼성전자주식회사 집적회로 소자의 제조 방법
US11124659B2 (en) * 2018-01-30 2021-09-21 Lam Research Corporation Method to selectively pattern a surface for plasma resistant coat applications
IL277055B1 (en) * 2018-03-06 2024-02-01 Asml Holding Nv Anti-reflection optical infrastructures and manufacturing methods
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN114762091B (zh) * 2020-09-18 2023-12-15 东京毅力科创株式会社 蚀刻方法、等离子体处理装置、基板处理系统以及存储介质
KR102595941B1 (ko) * 2022-09-20 2023-10-27 성균관대학교산학협력단 플라즈마 식각 방법 및 플라즈마 식각 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726993A (zh) * 2008-11-03 2010-06-09 朗姆研究公司 双层、三层掩模cd控制
CN102347231A (zh) * 2010-07-26 2012-02-08 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
JP2004163451A (ja) 2002-11-08 2004-06-10 Fujitsu Ltd パターン形成方法及び半導体装置の製造方法
ITMI20042206A1 (it) * 2004-11-17 2005-02-17 St Microelectronics Srl Procedimento per la definizione di cirfuiti integrati di dispositivi elettronici a semicondutture
JP4827081B2 (ja) 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008198659A (ja) * 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
CN101809723B (zh) * 2007-09-27 2012-04-04 朗姆研究公司 蚀刻蚀刻层的方法和装置
US20090105574A1 (en) * 2007-10-23 2009-04-23 National Yang-Ming University Magnetic electrode device and an electrocardiograph detecting method thereof
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726993A (zh) * 2008-11-03 2010-06-09 朗姆研究公司 双层、三层掩模cd控制
CN102347231A (zh) * 2010-07-26 2012-02-08 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Also Published As

Publication number Publication date
US20120031875A1 (en) 2012-02-09
KR101813954B1 (ko) 2018-01-02
KR20120022582A (ko) 2012-03-12
US8569178B2 (en) 2013-10-29
TW201218269A (en) 2012-05-01
TWI540636B (zh) 2016-07-01
CN102347230A (zh) 2012-02-08
JP5674375B2 (ja) 2015-02-25
JP2012033833A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102347230B (zh) 等离子体处理方法以及等离子体处理装置
US11658036B2 (en) Apparatus for processing substrate
TWI450317B (zh) 光罩圖案之形成方法及半導體裝置之製造方法
TWI508162B (zh) Plasma processing methods and computer readable memory media
US20180158684A1 (en) Method of processing target object
US10763123B2 (en) Method for processing workpiece
KR101570551B1 (ko) 에칭층 내에 피쳐들을 에칭하기 위한 방법
CN105210178A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US9330935B2 (en) Plasma etching method and plasma etching apparatus
JP7061653B2 (ja) 被処理体を処理する方法
TWI737785B (zh) 被處理體之處理方法
KR20110027597A (ko) 피처리체의 처리 방법 및 컴퓨터 판독 가능한 기억 매체
TW201403705A (zh) 半導體裝置之製造方法及電腦記錄媒體
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR20090012135A (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
JP6788400B2 (ja) 被処理体を処理する方法
JP2006032908A (ja) 半導体装置の製造方法
JP6767302B2 (ja) 成膜方法
TW201618156A (zh) 電漿處理裝置及電漿處理方法
TWI822918B (zh) 電漿處理方法及電漿處理裝置
TW202018806A (zh) 蝕刻方法及基板處理裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant