JP7061653B2 - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP7061653B2
JP7061653B2 JP2020178083A JP2020178083A JP7061653B2 JP 7061653 B2 JP7061653 B2 JP 7061653B2 JP 2020178083 A JP2020178083 A JP 2020178083A JP 2020178083 A JP2020178083 A JP 2020178083A JP 7061653 B2 JP7061653 B2 JP 7061653B2
Authority
JP
Japan
Prior art keywords
gas
mask
plasma
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020178083A
Other languages
English (en)
Other versions
JP2021007186A (ja
Inventor
嘉英 木原
亨 久松
智之 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2021007186A publication Critical patent/JP2021007186A/ja
Application granted granted Critical
Publication of JP7061653B2 publication Critical patent/JP7061653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/48—Protective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、被処理体を処理する方法に関するものであり、特にマスクの作成を含む方法に関するものである。
半導体の微細化に伴い、次世代のリソグラフィ技術においては、現在の最先端デバイスの製造に使用されているＡｒＦエキシマレーザー光（波長：１９３［ｎｍ］）よりも波長が一桁短い１３．５［ｎｍ］のＥＵＶ（Extreme Ultra-Violet）光が用いられる。波長の短波長化に伴って光の吸収が大きくなること、および、ＥＵＶリソグラフィを用いる世代ではレジストパターン幅が微細化するためレジストパターンのアスペクト比が大きくなりパターン倒れが発生し易くなること等から、ＥＵＶリソグラフィ用レジストの膜厚は薄膜化する。具体的にはレジストパターン幅に対して約３以下のアスペクト比が実用レベルとされる。すなわち積層マスクの最上層であるレジスト膜をＥＵＶ加工する場合、パターン幅が１０［ｎｍ］の世代ではレジスト膜の高さは３０［ｎｍ］程度、パターン幅が７［ｎｍ］の世代ではレジスト膜の高さは２０［ｎｍ］程度となる。
近年の半導体デバイスは、より微細なパターン形成が必要となるので、レジストのラインパターンエッジ形状のゆらぎがデバイス性能へ与える影響が、顕在化している。ラインパターンエッジ形状のラフネス（roughness）は、ＬＷＲ（Line Width Roughness：ライン幅のばらつき［ｎｍ］）およびＬＥＲ（Line Edge Roughness：ライン端の位置のばらつき［ｎｍ］）を指標として表現される。マスク形状のばらつきの指標であるＬＥＲまたはＬＷＲが増加する場合、ゲートのリーク電流や閾値電圧の安定化が妨げられ、ゲート長のゆらぎが引き起こされ、ＬＳＩ回路内での個々のトランジスタ性能にばらつきが生じ得る。
半導体集積回路では、メモリー、ロジック部等が設けられる面積密度の大きい密パターン領域と、周辺回路部等が設けられる面積密度の小さい疎パターン領域とが、同一ウエハ上に存在する。従って、このような半導体集積回路を製造するためのエッチング工程では、パターンの疎密に関わらず、リソグラフィで形成された所望のパターン寸法の精度を実現する制御技術が必要となる。パターン形成に係る技術が、特許文献１，２に開示されている。
特許文献１に記載のプラズマエッチング性能強化方法は、プラズマを用いて、エッチマスクにより定めた構造をエッチングすることによって、半導体ウエハ上の誘電層にボーイングのない特徴部をエッチング形成する方法を提供することを目的としている。特許文献１に記載の方法は、マスクを誘電層上に形成し、保護シリコン含有被覆をマスクの露出面に形成し、マスクおよび保護シリコン含有被覆を介して特徴部をエッチングする。また、他の方法において、当該特徴部は保護シリコン含有被覆を形成する前に部分的にエッチングされる。このように、特許文献１に記載の技術は、プラズマを用いて保護シリコン含有被覆を、レジストマスク上、および、部分的にエッチングされた特徴部の側壁上、に形成するものとなっている。
特許文献２に記載のプラズマエッチング方法は、ＥＵＶ露光されたレジストを用いてプラズマエッチングするプラズマエッチング方法において、加工寸法のばらつきを抑制できるプラズマエッチング方法を提供することを目的としている。特許文献２に記載の方法は、ＥＵＶ露光されたレジストと反射防止膜と無機膜と有機膜とを有する多層レジストをマスクとして被エッチング材をプラズマエッチングするプラズマエッチング方法において、反射防止膜をエッチングする前にレジストの表面に堆積膜を堆積させる第一の工程と、第一の工程後にＣｌ２ガスとＨＢｒガスとＮ２ガスの混合ガスを用いて反射防止膜上に堆積した堆積膜と反射防止膜をエッチングする第二の工程と、第二の工程後に無機膜をエッチングする第三の工程と、第三の工程後に有機膜をエッチングする第四の工程とを有する。このように、特許文献２の技術は、ＥＵＶレジストを用いて加工寸法のばらつきを抑制できる手法として、被エッチング材をエッチングする前にプラズマを用いてレジスト層の表面に堆積膜を堆積させるものとなっている。
特開２００８－６０５６６号公報 特開２０１４－１０７５２０号公報
上記のような高微細なパターン形成に用いるＥＵＶリソグラフィ用レジストは、リソグラフィの限界に起因して、従来のＡｒＦレジストの膜厚の半分以下の膜厚を有する。従って、このような比較的に薄膜で高微細なマスクパターンを形成する場合、キュア（Cure）工程、反射防止膜をエッチングする工程、および、有機膜をエッチングする工程において、マスクの選択比の向上、ＬＷＲおよびＬＥＲの抑制、および、パターンの疎密による影響（パターンの疎密によってパターン形状が相違する等）の抑制、が必要となる。
マスクの選択比を向上するための従来の技術としては、反射防止膜のエッチング時に堆積性ガスを用いてマスク上に保護膜を形成する技術がある。しかしながら、この場合、エッチング時における堆積の重合反応に起因するストレスによって、ＬＷＲおよびＬＥＲが増加し得る。更に、エッチング時における堆積物の付着の程度は、パターン密度に存するので、パターンの疎密によって、堆積物の付着の程度が不均一となり、よって、パターンの疎密による影響が増大し得る。
また、近年では、ＡＬＥ（Atomic Layer Etching）法と同様の手法を用いて反射防止膜をエッチングする技術が提案されている。この技術では、エッチングに起因するイオン量とラジカル量とが別々に独立制御されるので、堆積膜（ラジカル量）を薄膜（少量）にして堆積させることによって、比較的に低いエネルギによって反射防止膜のエッチングが可能となる。この技術では、レジスト上に薄い保護膜が形成され、反射防止膜が選択的にエッチングされるので、マスク（ＥＵＶレジスト）の選択比が向上され得る。更にこの技術では、上記のように堆積膜が薄膜化されるので、パターンの疎密による影響（パターンの疎密によってパターン形状が相違する等）も低減され得る。しかしながら、この技術では、イオンの衝突によって被エッチング層にエネルギが与えられるので、マスク上の保護膜の膜厚が比較的に薄い場合には、保護膜による保護の機能が低下し、レジストスパッタによってＬＷＲおよびＬＥＲが増加し得る。
また、特許文献１に記載の技術では、ＳｉＦ４ガスおよびＨ２ガスのプラズマを用いてシリコン含有膜の保護膜を形成する事は可能である。しかしながら、この技術では、パターンに疎密領域が存在する場合には、パターンの疎密に応じて成膜量にばらつきが生じ得る。
また、特許文献２に記載の技術では、ＣＨＦ３ガスおよびＣｌ２ガスのプラズマを用いて有機膜の保護膜を形成する事は可能である。しかしながら、この技術においても、炭素系の重合膜が形成されるので、特にパターンに疎密領域が存在する場合は、パターンの疎密に応じて保護量にばらつきが生じ得る。
以上のように、高詳細なマスクを形成する場合、マスクの選択比の向上、ＬＷＲおよびＬＥＲの抑制、パターンの疎密による影響の抑制、の全てを実現することが必要となる。
一態様においては、被処理体を処理する方法が提供される。被処理体は、被エッチング層と、該被エッチング層上に設けられた有機膜と、該有機膜上に設けられた反射防止膜と、該反射防止膜上に設けられた第１マスクと、を備える。そして、当該方法は、被処理体が収容されたプラズマ処理装置の処理容器内において、第１マスクの表面に保護膜をコンフォーマル（conformal）に形成する工程（工程ａという）と、工程ａの実行後に、該保護膜が形成された第１マスクを用いて、処理容器内で発生させたプラズマにより反射防止膜を原子層毎に除去し、該反射防止膜をエッチングする工程（工程ｂという）と、を備える。
このように、工程ａが実行されることによって、マスクの疎密差によらずに、第１マスク上に精度良く制御されたコンフォーマルな膜厚の保護膜が形成され、マスクの形状を維持しつつマスクのエッチングに対する耐性が強化され、工程ｂが実行されることによって、マスクの選択比が向上され、マスクの形状（ＬＷＲ（Line Width Roughness）およびＬＥＲ（Line Edge Roughness））がエッチングによって受ける影響が低減される。
一実施形態においては、工程ａの実行前に、処理容器内でプラズマを発生させて処理容器に設けられた平行平板電極の上部電極に負の直流電圧を印加することにより、第１マスクに二次電子を照射する工程（工程ｃという）を更に備える。このように、保護膜を形成する工程ａの実行前において、第１マスクに二次電子を照射するので、保護膜の形成前に第１マスクを改質することができ、後続の工程による第１マスクの損傷を抑制することができる。
一実施形態においては、上部電極の電極板は、シリコンを含有し、工程ｃは、処理容器内でプラズマを発生させて上部電極に負の直流電圧を印加することにより、電極板からシリコンを放出させて該シリコンを含む酸化シリコン化合物で第１マスクを覆う。このように、工程ｃにおいて、酸化シリコン化合物が第１マスクを覆うので、後続の工程による第１マスクの損傷を更に抑制できる。
一実施形態においては、工程ａは、処理容器内に第１のガスを供給する第１工程と、第１工程の実行後に、処理容器内の空間をパージする第２工程と、第２工程の実行後に、処理容器内において第２のガスのプラズマを生成する第３工程と、第３工程の実行後に、処理容器内の空間をパージする第４工程と、を含む第１シーケンスを繰り返し実行することによって、第１マスクの表面に保護膜をコンフォーマルに形成し、第１工程は、第１のガスのプラズマを生成しない。このように、工程ａは、ＡＬＤ（Atomic Layer Deposition）法と同様の方法によって、第１マスクの表面のシリコン化合物上に保護膜がコンフォーマルに形成されるので、マスクに対する保護の強度が向上されると共に、マスクを保護する保護膜が均一な膜厚で形成できる。
一実施形態においては、第１のガスは、有機含有されたアミノシラン系ガスを含む。このように第１のガスが有機含有されたアミノシラン系ガスを含むので、第１工程によって、シリコンの反応前駆体が第１マスクの表面の原子層に沿って第１マスク上に形成される。
一実施形態において、第１のガスのアミノシラン系ガスは、１～３個のケイ素原子を有するアミノシランを含み得る。第１のガスのアミノシラン系ガスは、１～３個のアミノ基を有するアミノシランを含み得る。このように第１のガスのアミノシラン系ガスには、１～３個のケイ素原子を含むアミノシランを用いることができる。また、第１のガスのアミノシラン系ガスには、１～３個のアミノ基を含むアミノシランを用いることができる。
一実施形態においては、第２のガスは、酸素原子および炭素原子を含有するガスを含む。このように第２のガスが酸素原子を含むので、第３工程において、当該酸素原子が第１マスク上に設けられるシリコンの反応前駆体と結合することによって、第１マスク上に酸化シリコンの保護膜がコンフォーマルに形成され得る。また、第２のガスが炭素原子を含むので、酸素原子による第１マスクに対する浸食が当該炭素原子によって抑制され得る。
一実施形態においては、工程ｂは、工程ａの実行後に、処理容器内において第３のガスのプラズマを生成し、該プラズマに含まれるラジカルを含む混合層を反射防止膜の表面の原子層に形成する第５工程と、第５工程の実行後に、処理容器内の空間をパージする第６工程と、第６工程の実行後に、処理容器内において第４のガスのプラズマを生成し、該プラズマにバイアス電圧を印加して混合層を除去する第７工程と、第７工程の実行後に、処理容器内の空間をパージする第８工程と、を含む第２シーケンスを繰り返し実行し、反射防止膜を原子層毎に除去することによって、該反射防止膜をエッチングする。このように、工程ｂは、ＡＬＥ（Atomic Layer Etching）法と同様の方法によって、反射防止膜を原子層毎に除去することができる。
一実施形態においては、第３のガスは、フルオロカーボン系ガスと希ガスとを含む。このように、第３ガスがフルオロカーボン系ガスを含むので、第５工程において、反射防止膜の表面の原子層にフッ素ラジカルおよび炭素ラジカルが供給され、当該表面の原子層に当該両ラジカルを含有する混合層が形成され得る。
一実施形態においては、第４のガスは、希ガスを含む。このように、第４のガスが希ガスを含むので、第７工程において、反射防止膜の表面に形成された混合層は、当該希ガスのプラズマがバイアス電圧によって受けるエネルギによって、当該表面から除去され得る。
一実施形態においては、工程ｂの実行後に、処理容器内で発生させたプラズマにより、第２マスクを用いて有機膜に対しエッチング処理を行う工程を更に備え、第２マスクは、工程ｂにおいて、該反射防止膜から形成される。このように、工程ａ，ｂの実行によって、マスクの疎密によらずに、形状が維持され選択比が向上されたマスクが有機膜上に形成されるので、このような良好な形状のマスクによる有機膜のエッチングが可能となり、有機膜のエッチングが良好に行える。
以上説明したように、高詳細なマスクを形成する場合、マスクの選択比の向上、ＬＷＲおよびＬＥＲの抑制、パターンの疎密による影響の抑制、の全てを実現することができる。
図１は、一実施形態の方法を示す流れ図である。 図２は、プラズマ処理装置の一例を示す図である。 図３は、（ａ）部、（ｂ）部、（ｃ）部を備え、図１に示す各工程の実施前および実施後の被処理体の状態を示す断面図である。 図４は、（ａ）部、（ｂ）部を備え、図１に示す各工程の実施後の被処理体の状態を示す断面図である。 図５は、図１に示す保護膜を形成するシーケンスにおける保護膜の形成の様子を模式的に示す図である。 図６は、図１に示す方法におけるエッチングの原理を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、図面において同一または相当の部分に対しては同一の符号を附すこととする。
以下、図１を参照して、プラズマ処理装置１０を用いて実施することができるエッチング方法（方法ＭＴ）について説明する。図１は、一実施形態の方法を示す流れ図である。図１に示す一実施形態の方法ＭＴは、被処理体（以下、「ウエハ」ということがある）を処理する方法である。方法ＭＴは、ウエハをエッチングする方法の一例である。一実施形態の方法ＭＴでは、一連の工程を単一のプラズマ処理装置を用いて実行することが可能である。
図２は、プラズマ処理装置の一例を示す図である。図２には、被処理体を処理する方法の種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。図２に示すように、プラズマ処理装置１０は、平行平板の電極を備えるプラズマエッチング装置であり、処理容器１２を備えている。処理容器１２は、略円筒形状を有している。処理容器１２は、例えば、アルミニウムから構成されており、その内壁面には陽極酸化処理が施されている。処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、載置台ＰＤの上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥおよび静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａおよび第２プレート１８ｂを含んでいる。第１プレート１８ａおよび第２プレート１８ｂは、例えばアルミアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を、一対の絶縁層の間または一対の絶縁シートの間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。静電チャックＥＳＣは、直流電源２２からの直流電圧により生じるクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジおよび静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニット（図示略）から配管２６ａを介して冷媒が供給される。冷媒流路２４に供給される冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するように供給される。この冷媒の温度を制御することによって、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
プラズマ処理装置１０には、加熱素子であるヒータＨＴが設けられている。ヒータＨＴは、例えば、第２プレート１８ｂ内に埋め込まれている。ヒータＨＴには、ヒータ電源ＨＰが接続されている。ヒータ電源ＨＰからヒータＨＴに電力が供給されることにより、載置台ＰＤの温度が調整され、載置台ＰＤ上に載置されるウエハＷの温度が調整されるようになっている。なお、ヒータＨＴは、静電チャックＥＳＣに内蔵されていてもよい。
プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられており、平行平板電極を構成する。上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。絶縁性遮蔽部材３２は、絶縁材料から構成されており、例えば、石英のように酸素を含み得る。上部電極３０は、電極板３４および電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。電極板３４は、一実施形態では、シリコンを含有する。別の実施形態では、電極板３４は、酸化シリコンを含有し得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２および流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。複数のガスソースは、有機含有されたアミノシラン系ガスのソース、フルオロカーボン系ガス（ＣｘＦｙガス（ｘ、ｙは１～１０の整数））のソース、酸素原子および炭素原子を有するガス（例えば二酸化炭素ガス等）のソース、窒素ガスのソース、水素含有ガスのソース、および、希ガスのソースを含み得る。フルオロカーボン系ガスとしては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスといった任意のフルオロカーボン系ガスが用いられ得る。アミノシラン系ガスとしては、アミノ基の数が比較的に少ない分子構造のものが用いられることができ、例えば、モノアミノシラン（Ｈ３－Ｓｉ－Ｒ（Ｒは有機を含んでおり置換されていても良いアミノ基））が用いられ得る。また、上記のアミノシラン系ガス（後述の第１のガスＧ１に含まれるガス）は、１～３個のケイ素原子を有し得るアミノシランを含むことができ、または、１～３個のアミノ基を有するアミノシランを含むことができる。１～３個のケイ素原子を有するアミノシランは、１～３個のアミノ基を有するモノシラン（モノアミノシラン）、１～３個のアミノ基を有するジシラン、または、１～３個のアミノ基を有するトリシランであり得る。さらに、上記のアミノシランは、置換されていてもよいアミノ基を有し得る。さらに、上記のアミノ基は、メチル基、エチル基、プロピル基、および、ブチル基の何れかによって置換され得る。さらに、上記のメチル基、エチル基、プロピル基、または、ブチル基は、ハロゲンによって置換され得る。希ガスとしては、Ａｒガス、Ｈｅガスといった任意の希ガスが用いられ得る。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースのそれぞれは、バルブ群４２の対応のバルブおよび流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。したがって、プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、処理容器１２内に供給することが可能である。
プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールドは、Ｙ２Ｏ３の他に、例えば、石英のように酸素を含む材料から構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
プラズマ処理装置１０は、第１の高周波電源６２および第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７～１００［ＭＨｚ］の周波数、一例においては６０［ＭＨｚ］の高周波電力を発生する。また、第１の高周波電源６２は、パルス仕様を備えており、周波数５～１０［ｋＨｚ］、Ｄｕｔｙ５０～１００％で制御可能である。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、すなわち高周波バイアス電力を発生する電源であり、４００［ｋＨｚ］～４０．６８［ＭＨｚ］の範囲内の周波数、一例においては１３．５６［ＭＨｚ］の周波数の高周波バイアス電力を発生する。また、第２の高周波電源６４は、パルス仕様を備えており、周波数５～４０［ｋＨｚ］、Ｄｕｔｙ２０～１００％で制御可能である。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子および／またはシリコンが放出される。
一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、制御部Ｃｎｔは、バルブ群４２、流量制御器群４４、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、電源７０、ヒータ電源ＨＰ、およびチラーユニットに接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号により、ガスソース群４０から供給されるガスの選択および流量、排気装置５０の排気、第１の高周波電源６２および第２の高周波電源６４からの電力供給、電源７０からの電圧印加、ヒータ電源ＨＰの電力供給、チラーユニットからの冷媒流量および冷媒温度を制御することが可能である。なお、本明細書において開示される被処理体を処理する方法ＭＴの各工程は、制御部Ｃｎｔによる制御によってプラズマ処理装置１０の各部を動作させることにより、実行され得る。
図３の（ａ）部を参照して、図１に示す方法ＭＴの工程ＳＴ１で準備されるウエハＷの主要な構成を説明する。図３は、図１に示す各工程の実施前および実施後の被処理体の状態を示す断面図である。
工程ＳＴ１において準備されるウエハＷは、図３の（ａ）部に示すように、基板ＳＢと、被エッチング層ＥＬと、有機膜ＯＬと、反射防止膜ＡＬと、マスクＭＫ１（第１マスク）とを備える。被エッチング層ＥＬは、基板ＳＢ上に設けられる。被エッチング層ＥＬは、有機膜ＯＬに対して選択的にエッチングされる材料から構成される層であり絶縁膜が用いられる。被エッチング層ＥＬは、例えば、酸化シリコン（ＳｉＯ２）から構成され得る。なお、被エッチング層ＥＬは、多結晶シリコンといった他の材料から構成されることができる。
有機膜ＯＬは、被エッチング層ＥＬ上に設けられる。有機膜ＯＬは、炭素を含む層であり、例えば、ＳＯＨ（スピンオンハードマスク）層である。反射防止膜ＡＬは、シリコン含有の反射防止膜であり、有機膜ＯＬ上に設けられる。
マスクＭＫ１は、反射防止膜ＡＬ上に設けられる。マスクＭＫ１は、レジスト材料から構成されたレジストマスクであり、フォトリソグラフィ技術によってレジスト層がパターニングされることによって作製される。マスクＭＫ１は、例えば、ＡｒＦレジストであり得る。マスクＭＫ１は、反射防止膜ＡＬを部分的に覆っている。マスクＭＫ１は、反射防止膜ＡＬを部分的に露出させる開口ＯＰ１を画成している。マスクＭＫ１のパターンは、例えば、ライン・アンド・スペースパターンであるが、平面視において円形の開口を提供するパターン、平面視において楕円形状の開口を提供するパターン等、他の種々の形状のパターンを有し得る。反射防止膜ＡＬ上のマスクＭＫ１は、ＨＧ１［ｎｍ］の値の高さを有する。以下では、マスクＭＫ１の幅（Ｗ１［ｎｍ］）と、マスクＭＫ１が提供する開口ＯＰ１の幅（Ｗ２［ｎｍ］）との比が、１：１程度の場合に、マスクが「密」（ウエハ（密））であるといい、１：５程度の場合に、マスクが「疎」（ウエハ（疎））であるという場合がある。
図１に戻って、方法ＭＴについての説明を続ける。以下の説明では、図１と共に、図３、図４、図５を参照して説明する。図３は、図１に示す各工程の実施前および実施後の被処理体の状態を示す断面図である。図４は、図１に示す方法の各工程の実施後の被処理体の状態を示す断面図である。図５は、図１に示す保護膜を形成するシーケンスにおける保護膜の形成の様子を模式的に示す図である。
工程ＳＴ１では、図３の（ａ）部に示すウエハＷが準備され、ウエハＷがプラズマ処理装置１０の処理容器１２内に収容され、静電チャックＥＳＣ上に載置される。工程ＳＴ１において図２に示すウエハＷとして図３の（ａ）部に示す上記のウエハＷを準備した後に、工程ＳＴ２以降の各工程を実行する。
工程ＳＴ１に引き続く工程ＳＴ２では、ウエハＷに二次電子が照射される。工程ＳＴ２は、酸化シリコンの保護膜（保護膜ＳＸ）をマスクＭＫ１にコンフォーマル（conformal）に形成するシーケンスＳＱ１および工程ＳＴ４の実行前に、処理容器１２内でプラズマを発生させて上部電極３０に負の直流電圧を印加することにより、マスクＭＫ１に二次電子を照射する工程である。
以上のように、保護膜ＳＸを形成するシーケンスＳＱ１～工程ＳＴ４の一連の工程の実行前において、マスクＭＫ１に二次電子を照射するので、保護膜ＳＸの形成前にマスクＭＫ１を改質することができ、後続の工程によるマスクＭＫ１の損傷を抑制することができる。
工程ＳＴ２の処理内容を具体的説明する。まず、処理容器１２内に水素ガスおよび希ガスが供給され、第１の高周波電源６２から高周波電力が供給されることによって、処理容器１２内にプラズマが生成される。ガスソース群４０の複数のガスソースのうち選択したガスソースから水素ガスおよび希ガスを処理容器１２内に供給する。従って、処理空間Ｓ中の正イオンが上部電極３０に引き込まれて、当該正イオンが上部電極３０に衝突する。正イオンが上部電極３０に衝突することにより、上部電極３０からは二次電子が放出される。放出された二次電子がウエハＷに照射されることによって、マスクＭＫ１が改質される。さらに、電極板３４に正イオンが衝突することによって、電極板３４の構成材料であるシリコンが、二次電子と共に放出される。放出されたシリコンは、プラズマに晒されたプラズマ処理装置１０の構成部品から放出される酸素と結合する。当該酸素は、例えば、支持部１４、絶縁性遮蔽部材３２、およびデポシールド４６といった部材から放出される。シリコンと酸素の結合により、酸化シリコン化合物が生成され、当該酸化シリコン化合物がウエハＷ上に堆積してマスクＭＫ１を覆い保護する。このように、マスクＭＫ１に二次電子を照射する工程ＳＴ２では、処理容器１２内でプラズマを発生させて上部電極３０に負の直流電圧を印加することにより、マスクＭＫ１に二次電子を照射すると共に、電極板３４からシリコンを放出させて該シリコンを含む酸化シリコン化合物でマスクＭＫ１を覆う。そして、マスクＭＫ１に二次電子を照射し、マスクＭＫ１を酸化シリコン化合物で覆った後に処理容器１２内の空間をパージして、工程ＳＴ２ａに移行する。
以上のように、工程ＳＴ２において、酸化シリコン化合物がマスクＭＫ１を覆うので、後続の工程によるマスクＭＫ１の損傷を更に抑制できる。
なお、工程ＳＴ２では二次電子の照射による改質や保護膜の形成のため、第２の高周波電源６４のバイアス電力を最小限にしてシリコンの放出を抑制してもよい。また、方法ＭＴにおいて工程ＳＴ２を除くことも可能である。
工程ＳＴ２に引き続き、シーケンスＳＱ１、工程ＳＴ５、シーケンスＳＱ２、工程ＳＴ７（シーケンスＳＱ１～工程ＳＴ７）を順次実行する。シーケンスＳＱ１～工程ＳＴ５の一連の工程は、マスクＭＫ１の表面にシリコン酸化膜の保護膜ＳＸをコンフォーマルに形成する工程であり、シーケンスＳＱ２～工程ＳＴ７の一連の工程は、シーケンスＳＱ１～工程ＳＴ５の一連の工程の実行後に、シリコン酸化膜の保護膜ＳＸが形成されたマスクＭＫ１を用いて反射防止膜ＡＬを原子層毎に除去することによって、反射防止膜ＡＬを精密にエッチングする工程である。このように、シーケンスＳＱ１～工程ＳＴ５の一連の工程が実行されることによって、マスクの疎密差によらずに、マスク上に精度良く制御されたコンフォーマルな膜厚の保護膜ＳＸが形成され、マスクの形状を維持しつつマスクのエッチングに対する耐性が強化され、また、シーケンスＳＱ２～工程ＳＴ７の一連の工程が実行されることによって、マスクの選択比が向上され、マスクの形状（ＬＷＲ（Line Width Roughness）およびＬＥＲ（Line Edge Roughness））がエッチングによって受ける影響が低減される。
工程ＳＴ２に引き続き、シーケンスＳＱ１（第１シーケンス）を一回（単位サイクル）以上実行する。シーケンスＳＱ１、工程ＳＴ４は、ＡＬＤ（Atomic Layer Deposition）法と同様の方法によってウエハＷ上に酸化シリコンの保護膜ＳＸを均一の厚みでコンフォーマルに形成する工程であり、シーケンスＳＱ１において順次実行される工程ＳＴ３ａ（第１工程）、工程ＳＴ３ｂ（第２工程）、工程ＳＴ３ｃ（第３工程）、工程ＳＴ３ｄ（第４工程）を含む。
工程ＳＴ３ａは、処理容器１２内に第１のガスＧ１を供給する。具体的には、工程ＳＴ３ａでは、図５の（ａ）部に示すように、処理容器１２内に、シリコンを含有する第１のガスＧ１を導入する。第１のガスＧ１は、有機含有されたアミノシラン系ガスを含む。ガスソース群４０の複数のガスソースのうち選択したガスソースから有機含有されたアミノシラン系ガスの第１のガスＧ１を処理容器１２内に供給する。第１のガスＧ１は、アミノシラン系ガスとして、例えばモノアミノシラン（Ｈ３－Ｓｉ－Ｒ（Ｒは有機を含んだアミノ基））が用いられる。工程ＳＴ３ａでは、第１のガスＧ１のプラズマを生成しない。
第１のガスＧ１の分子は、図５の（ｂ）部に示すように、反応前駆体（層Ｌｙ１）としてウエハＷの表面に付着する。第１のガスＧ１の分子（モノアミノシラン）は、化学結合に基づく化学吸着によってウエハＷの表面に付着するのであり、プラズマは用いられない。工程ＳＴ３ａでは、ウエハＷの温度は、摂氏０度以上且つマスクＭＫ１に含まれる材料のガラス転移温度以下（例えば摂氏２００度以下）の程度である。なお、当該温度範囲で化学結合によって表面に付着可能であって且つシリコンを含有するものであれば、モノアミノシラン以外のガスの利用も可能である。
第１のガスＧ１にモノアミノシランが選択される理由は、モノアミノシランが比較的に高い電気陰性度を有し且つ極性を有する分子構造を有することによって化学吸着が比較的に容易に行われ得る、ということに起因する。第１のガスＧ１の分子がウエハＷの表面に付着することによって形成される反応前駆体の層Ｌｙ１は、当該付着が化学吸着であるために単分子層（単層）に近い状態となる。モノアミノシランのアミノ基（Ｒ）が小さいほど、ウエハＷの表面に吸着される分子の分子構造も小さくなるので、分子の大きさに起因する立体障害が低減され、よって、第１のガスＧ１の分子がウエハＷの表面に均一に吸着でき、層Ｌｙ１はウエハＷの表面に対し均一な膜厚で形成され得る。ウエハＷの表面に対し、層Ｌｙ１が、ウエハＷのパターン密度に依存せずに、均一な膜厚でコンフォーマルに形成され得る。
以上のように、第１のガスＧ１が有機を含んだアミノシラン系ガスを含むので、工程ＳＴ３ａによって、シリコンの反応前駆体（層Ｌｙ１）がマスクＭＫ１の表面の原子層に沿ってマスクＭＫ１上に形成される。
工程ＳＴ３ａに引き続く工程ＳＴ３ｂは、処理容器１２内の空間をパージする。具体的には、工程ＳＴ３ａにおいて供給された第１のガスＧ１が排気される。工程ＳＴ３ｂでは、パージガスとして窒素ガスまたは希ガス（例えばＡｒ等）ガスといった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ３ｂのパージは、不活性ガスを処理容器１２内に流すガスパージ、または真空引きによるパージの何れであってもよい。工程ＳＴ３ｂでは、ウエハＷ上に過剰に付着した分子も除去され得る。以上によって、反応前駆体の層Ｌｙ１は、極めて薄い単分子層となる。
工程ＳＴ３ｂに引き続く工程ＳＴ３ｃでは、図５の（ｂ）部に示すように、処理容器１２内において第２のガスのプラズマＰ１を生成する。第２のガスは、酸素原子および炭素原子を含有するガスを含み、例えば二酸化炭素ガスを含み得る。工程ＳＴ３ｃにおいて、第２のガスのプラズマＰ１が生成される際のウエハＷの温度は、摂氏０度以上且つマスクＭＫ１に含まれる材料のガラス転移温度以下（例えば摂氏２００度以下）である。ガスソース群４０の複数のガスソースのうち選択したガスソースから酸素原子および炭素原子を含有するガスを含む第２のガスが処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給する。この場合、第２の高周波電源６４のバイアス電力を印加することもできる。また、第１の高周波電源６２を用いずに第２の高周波電源６４のみを用いてプラズマを生成することもできる。排気装置５０を動作させることによって処理容器１２内の空間の圧力を予め設定された圧力に設定する。このようにして、第２のガスのプラズマＰ１が処理容器１２内において生成される。
図５の（ｂ）部に示すように、第２のガスのプラズマＰ１が生成されると、酸素の活性種および炭素の活性種、例えば、酸素ラジカル、炭素ラジカルが生成され、図５の（ｃ）部に示すように、シリコン酸化膜である層Ｌｙ２（保護膜ＳＸに対応している）が単分子層として形成される。炭素ラジカルは、マスクＭＫ１への酸素浸食を抑制する機能を奏し得るので、シリコン酸化膜が保護膜としてマスクＭＫ１の表面において安定に形成され得る。シリコン酸化膜のＳｉ－Ｏ結合の結合エネルギは、１９２［ｋｃａｌ］程度であり、マスクを形成している有機膜の様々な結合種であるＣ－Ｃ結合、Ｃ－Ｈ結合、Ｃ－Ｆ結合それぞれの結合エネルギ（５０－１１０［ｋｃａｌ］程度、７０－１１０［ｋｃａｌ］程度、１００－１２０［ｋｃａｌ］程度）よりも高いので、シリコン酸化膜は、保護膜としての機能を奏し得る。
以上のように、第２のガスが酸素原子を含むので、工程ＳＴ３ｃにおいて、当該酸素原子がマスクＭＫ１上に設けられるシリコンの反応前駆体（層Ｌｙ１）と結合することによって、マスクＭＫ１上に酸化シリコン膜の層Ｌｙ２がコンフォーマルに形成され得る。また、第２のガスが炭素原子を含むので、酸素原子によるマスクＭＫ１に対する浸食が当該炭素原子によって抑制され得る。従って、シーケンスＳＱ１においては、ＡＬＤ法と同様に、１回（単位サイクル）のシーケンスＳＱ１の実行によって、シリコン酸化膜の層Ｌｙ２を、ウエハＷの表面上に、マスクＭＫ１の粗密によらず薄く均一な膜厚でコンフォーマルに、形成することができる。
工程ＳＴ３ｃに引き続く工程ＳＴ３ｄでは、処理容器１２内の空間をパージする。具体的には、工程ＳＴ３ｃにおいて供給された第２のガスが排気される。工程ＳＴ３ｄでは、パージガスとして窒素ガスまたは希ガス（例えばＡｒ等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ３ｄのパージは、不活性ガスを処理容器１２内に流すガスパージ、または真空引きによるパージの何れであってもよい。
シーケンスＳＱ１に引き続く工程ＳＴ４では、シーケンスＳＱ１の実行を終了するか否かを判定する。具体的には、工程ＳＴ４では、シーケンスＳＱ１の実行回数が予め設定された回数に達したか否かを判定する。シーケンスＳＱ１の実行回数の決定は、図３の（ｂ）部に示すウエハＷ上に形成される保護膜ＳＸの膜の厚みを決定することである。すなわち、１回（単位サイクル）のシーケンスＳＱ１の実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱ１の実行回数との積によって、最終的にウエハＷ上に形成される保護膜ＳＸの膜の厚みが実質的に決定され得る。したがって、ウエハＷ上に形成される保護膜ＳＸの所望の厚みに応じて、シーケンスＳＱ１の実行回数が設定され得る。このように、シーケンスＳＱ１が繰り返し実行されることによって、マスクＭＫ１の表面にシリコン酸化膜の保護膜ＳＸがコンフォーマルに形成される。
工程ＳＴ４においてシーケンスＳＱ１の実行回数が予め設定された回数に達していないと判定される場合には（工程ＳＴ４：ＮＯ）、シーケンスＳＱ１の実行が再び繰り返される。一方、工程ＳＴ４においてシーケンスＳＱ１の実行回数が予め設定された回数に達していると判定される場合には（工程ＳＴ４：ＹＥＳ）、シーケンスＳＱ１の実行が終了される。これによって、図３の（ｂ）部に示すように、ウエハＷの表面上にシリコン酸化膜である保護膜ＳＸが形成される。すなわち、シーケンスＳＱ１が予め設定された回数だけ繰り返されることによって、予め設定された膜厚を有する保護膜ＳＸが、マスクＭＫ１の粗密によらず均一の膜みでコンフォーマルに、ウエハＷの表面に形成される。マスクＭＫ１上に設ける保護膜ＳＸの膜の厚みは、シーケンスＳＱ１を繰り返し実行することによって、精度良く制御される。
以上のように、シーケンスＳＱ１および工程ＳＴ４の一連の工程は、ＡＬＤ法と同様の方法によって、マスクＭＫ１の表面のシリコン化合物上に保護膜ＳＸがコンフォーマルに形成されるので、マスクＭＫ１に対する保護の強度が向上されると共に、マスクＭＫ１を保護する保護膜ＳＸが均一な膜厚で形成できる。
シーケンスＳＱ１および工程ＳＴ４の一連の工程によって形成された保護膜ＳＸは、図３の（ｂ）部に示すように、領域Ｒ１、領域Ｒ２および領域Ｒ３を含む。領域Ｒ３は、マスクＭＫ１の側面上で当該側面に沿って延在する領域である。領域Ｒ３は、反射防止膜ＡＬの表面から領域Ｒ１の下側まで延在している。領域Ｒ１は、マスクＭＫ１の上面の上および領域Ｒ３上で延在している。領域Ｒ２は、隣接する領域Ｒ３の間、且つ、反射防止膜ＡＬの表面上で延在している。上述したように、シーケンスＳＱ１は、ＡＬＤ法と同様に保護膜ＳＸを形成するので、マスクＭＫ１の粗密によらずに、領域Ｒ１、領域Ｒ２、および領域Ｒ３のそれぞれの膜厚は、互いに略等しい膜厚となる。
工程ＳＴ４に引き続く工程ＳＴ５では、領域Ｒ１および領域Ｒ２を除去するように、保護膜ＳＸをエッチング（エッチバック）する。領域Ｒ１および領域Ｒ２の除去のためには、異方性のエッチング条件が必要である。このため、工程ＳＴ５では、ガスソース群４０の複数のガスソースのうち選択したガスソースからフルオロカーボン系ガスを含む処理ガスを処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２内の空間の圧力を予め設定された圧力に設定する。このようにして、フルオロカーボン系ガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向への引き込みによって、領域Ｒ１および領域Ｒ２を優先的にエッチングする。この結果、図３の（ｃ）部に示すように、領域Ｒ１および領域Ｒ２が選択的に除去され、残された領域Ｒ３によってマスクＭＳが形成される。マスクＭＳとマスクＭＫ１とは、反射防止膜ＡＬの表面上のマスクＭＫ２を構成する。
工程ＳＴ５に引き続き、シーケンスＳＱ２～工程ＳＴ７の一連の工程を実行する。シーケンスＳＱ２～工程ＳＴ７の一連の工程は、反射防止膜ＡＬをエッチングする工程である。
まず、工程ＳＴ５に引き続きシーケンスＳＱ２（第２シーケンス）を一回（単位サイクル）以上実行する。シーケンスＳＱ２は、ＡＬＥ（Atomic Layer Etching）法と同様の方法によって、反射防止膜ＡＬのうちマスクＭＫ２で覆われていない領域を、マスクＭＫ２の疎密によらず高選択比で精密にエッチングする一連の工程であり、シーケンスＳＱ２において順次実行される工程ＳＴ６ａ（第５工程）、工程ＳＴ６ｂ（第６工程）、工程ＳＴ６ｃ（第７工程）、工程ＳＴ６ｄ（第８工程）を含む。
工程ＳＴ６ａは、処理容器１２内において第３のガスのプラズマを生成し、このプラズマに含まれるラジカルを含む混合層ＭＸを反射防止膜ＡＬの表面の原子層に形成する。工程ＳＴ６ａにおいて、ウエハＷが静電チャックＥＳＣ上に載置されている状態で、処理容器１２内に第３のガスを供給し、当該第３のガスのプラズマを生成する。第３のガスは、シリコンを含有する反射防止膜ＡＬのエッチングに適したエッチャントガスであり、フルオロカーボン系ガスと希ガスとを含み、例えばＣｘＦｙ／Ａｒガスであり得る。ＣｘＦｙはＣＦ４であり得る。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースからフルオロカーボン系ガスと希ガスとを含む第３のガスを処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２内の空間の圧力を予め設定された圧力に設定する。このようにして、第３のガスのプラズマが処理容器１２内において生成される。第３のガスのプラズマは炭素ラジカルおよびフッ素ラジカルを含む。
図６は、図１に示す方法（シーケンスＳＱ２）におけるエッチングの原理を示す図である。図６において、白抜きの円（白丸）は、反射防止膜ＡＬを構成する原子を示しており、黒塗りの円（黒丸）はラジカルを示しており、円で囲まれた「＋」は後述の第４のガスに含まれる希ガスの原子のイオン（例えばＡｒ原子のイオン）を示している。図６の（ａ）部に示すように、工程ＳＴ６ａによって、第３のガスのプラズマに含まれる炭素ラジカルおよびフッ素ラジカルが、反射防止膜ＡＬの表面の原子層に供給される。このように、工程ＳＴ６ａによって、反射防止膜ＡＬを構成する原子と炭素ラジカルおよびフッ素ラジカルとを含む混合層ＭＸが、反射防止膜ＡＬの表面の原子層に形成される（図６の（ａ）部と共に図３の（ｃ）部も参照）。
以上のように、第３ガスがフルオロカーボン系ガスを含むので、工程ＳＴ６ａにおいて、反射防止膜ＡＬの表面の原子層にフッ素ラジカルおよび炭素ラジカルが供給され、当該表面の原子層に当該両ラジカルを含有する混合層ＭＸが形成され得る。
なお、ＡｒＦレジストのマスクＭＫ１においては、マスクＭＫ２に含まれるマスクＭＳのＳｉや、第３のガスのプラズマに含まれる炭素ラジカルが、保護膜として機能する。また、フッ素ラジカル量の調整には、電源７０による直流電圧によって制御され得る。
工程ＳＴ６ａに引き続く工程ＳＴ６ｂでは、処理容器１２内の空間をパージする。具体的には、工程ＳＴ６ａにおいて供給された第３のガスが排気される。工程ＳＴ６ｂでは、パージガスとして窒素ガスまたは希ガス（例えばＡｒガス等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ６ｂのパージは、不活性ガスを処理容器１２内に流すガスパージ、または真空引きによるパージの何れであってもよい。
工程ＳＴ６ｂに引き続く工程ＳＴ６ｃにおいて、処理容器１２内において第４のガスのプラズマを生成し、該プラズマにバイアス電圧を印加して混合層ＭＸを除去する。第４のガスは、希ガスを含み、例えばＡｒガスを含み得る。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから希ガス（例えばＡｒガス）を含む第４のガスが処理容器１２内に供給され、第１の高周波電源６２から高周波電力が供給され、第２の高周波電源６４から高周波バイアス電力が供給され、排気装置５０を動作させることによって処理容器１２内の空間の圧力が予め設定された圧力に設定される。このようにして、第４のガスのプラズマが処理容器１２内において生成される。生成されたプラズマ中の第４のガスの原子のイオン（例えばＡｒ原子のイオン）は、高周波バイアス電力による鉛直方向への引き込みによって、反射防止膜ＡＬの表面の混合層ＭＸに衝突し、混合層ＭＸにエネルギを供給する。図６の（ｂ）部に示すように、工程ＳＴ６ｃによって、反射防止膜ＡＬの表面に形成された混合層ＭＸに第４のガスの原子のイオンを介してエネルギが供給され、このエネルギによって反射防止膜ＡＬから混合層ＭＸが除去され得る。
以上のように、第４のガスが希ガスを含むので、工程ＳＴ６ｃにおいて、反射防止膜ＡＬの表面に形成された混合層ＭＸは、当該希ガスのプラズマがバイアス電圧によって受けるエネルギによって、当該表面から除去され得る。
工程ＳＴ６ｃに引き続く工程ＳＴ６ｄでは、処理容器１２内の空間をパージする。具体的には、工程ＳＴ６ｃにおいて供給された第４のガスが排気される。工程ＳＴ６ｄでは、パージガスとして窒素ガスまたは希ガス（例えばＡｒガス等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ６ｄのパージは、不活性ガスを処理容器１２内に流すガスパージ、または真空引きによるパージの何れであってもよい。図６の（ｃ）部に示すように、工程ＳＴ６ｃで行われるパージによって、反射防止膜ＡＬの表面の混合層ＭＸを構成する原子、および、第４のガスのプラズマに含まれる過剰なイオン（例えばＡｒ原子のイオン）も十分に除去され得る。
シーケンスＳＱ２に引き続く工程ＳＴ７では、シーケンスＳＱ２の実行を終了するか否かを判定する。具体的には、工程ＳＴ７では、シーケンスＳＱ２の実行回数が予め設定された回数に達したか否かを判定する。シーケンスＳＱ２の実行回数の決定は、反射防止膜ＡＬに対するエッチングの程度（深さ）を決定することである。シーケンスＳＱ２は、有機膜ＯＬの表面に至るまで反射防止膜ＡＬをエッチングするように、繰り返し実行され得る。すなわち、１回（単位サイクル）のシーケンスＳＱ２の実行によってエッチングされる反射防止膜ＡＬの厚みとシーケンスＳＱ２の実行回数との積が反射防止膜ＡＬ自体の全厚みとなるように、シーケンスＳＱ２の実行回数が決定され得る。したがって、反射防止膜ＡＬの厚みに応じて、シーケンスＳＱ２の実行回数が設定され得る。
工程ＳＴ７においてシーケンスＳＱ２の実行回数が予め設定された回数に達していないと判定される場合には（工程ＳＴ７：ＮＯ）、シーケンスＳＱ２の実行が再び繰り返される。一方、工程ＳＴ７においてシーケンスＳＱ２の実行回数が予め設定された回数に達していると判定される場合には（工程ＳＴ７：ＹＥＳ）、シーケンスＳＱ２の実行が終了される。これによって、図４の（ａ）部に示すように、反射防止膜ＡＬがエッチングされて、マスクＡＬＭが形成される。すなわち、シーケンスＳＱ２が予め設定された回数だけ繰り返されることによって、反射防止膜ＡＬが、マスクＭＫ２の粗密（マスクＭＫ１の疎密）によらずに、マスクＭＫ２が提供する開口ＯＰ２の幅と同一および均一な幅でエッチングされ、また、選択比も向上される。
マスクＡＬＭは、マスクＭＫ２と共に、開口ＯＰ３を提供する。マスクＡＬＭ上のマスクＭＫ２（マスクＭＫ１）は、ＨＧ２［ｎｍ］の値の高さを有する。開口ＯＰ３は、マスクＭＫ２が提供する開口ＯＰ２の幅（図３の（ｃ）部を参照）と同じ幅を備える。マスクＭＫ２とマスクＡＬＭとは、有機膜ＯＬに対するマスクＭＫ３を構成する。マスクＭＫ２とマスクＡＬＭとからなるマスクＭＫ３が提供する開口ＯＰ３の幅の値（Ｗ３［ｎｍ］）は、マスクＭＫ２が提供する開口ＯＰ２の幅の値と同じである。反射防止膜ＡＬのエッチングによって形成される開口ＯＰ３の幅は、シーケンスＳＱ２を繰り返し実行することによって精度良く制御される。
また、均一で精度良く制御された膜厚で安定したシリコン酸化膜が工程ＳＴ５までの一連の工程で反射防止膜ＡＬ上のマスクＭＫ２の側面に形成されているので、反射防止膜ＡＬに対するシーケンスＳＱ２のエッチングによってマスクＭＫ２の形状（ＬＷＲおよびＬＥＲ）が受ける影響を低減できる。このようにマスクＭＫ２の形状がシーケンスＳＱ２のエッチングによって受ける影響を低減できるので、エッチングによって形成される開口ＯＰ３の幅も、シーケンスＳＱ２のエッチングによる影響を低減でき、マスクＭＫ２の疎密（マスクＭＫ１の疎密）による影響も低減できる。
以上のように、シーケンスＳＱ２～工程ＳＴ７の一連の工程は、マスクＭＫ１の表面にシリコン酸化膜（保護膜ＳＸの領域Ｒ３（マスクＭＳ））をコンフォーマルに形成する工程の実行後（工程ＳＴ５の実行後）に行われる工程であって、マスクＭＳが形成されたマスクＭＫ１（マスクＭＫ２）を用いてシーケンスＳＱ２を繰り返し実行して反射防止膜ＡＬを原子層毎に除去することによって反射防止膜ＡＬを精密にエッチングする工程である。従って、シーケンスＳＱ２～工程ＳＴ７の一連の工程は、ＡＬＥ法と同様の方法によって、反射防止膜ＡＬを原子層毎に除去することができる。
工程ＳＴ７：ＹＥＳに引き続く工程ＳＴ８では、有機膜ＯＬをエッチングする。工程ＳＴ８は、反射防止膜ＡＬに対するエッチング処理を行うシーケンスＳＱ１～工程ＳＴ７の実行後に（工程ＳＴ７：ＹＥＳの後に）、処理容器１２内で発生させたプラズマによって、マスクＭＫ３（第２マスク）を用いて有機膜ＯＬに対しエッチング処理を行う工程である。マスクＭＫ３は、反射防止膜ＡＬをエッチングする工程（シーケンスＳＱ１～工程ＳＴ７）において、反射防止膜ＡＬから形成される。
工程ＳＴ８の処理を具体的に説明する。まず、ガスソース群４０の複数のガスソースのうち選択したガスソースから窒素ガスと水素ガスとを含む処理ガスを処理容器１２内に供給する。当該ガスとしては、酸素を含む処理ガスを用いてもよい。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２内の空間の圧力を所定の圧力に設定する。これによって、窒素ガスと水素ガスとを含む処理ガスのプラズマが生成される。生成されたプラズマ中の水素の活性種である水素ラジカルは、有機膜ＯＬの全領域のうちマスクＭＫ３から露出した領域をエッチングする。以上により、図４の（ｂ）部に示すように、有機膜ＯＬがエッチングされて、マスクＭＫ３が提供する開口ＯＰ３の幅（図４の（ａ）部を参照）と同じ幅の開口ＯＰ４を有するマスクＯＬＭが有機膜ＯＬから形成される。マスクＡＬＭとマスクＯＬＭとは、被エッチング層ＥＬに対するマスクＭＫ４を構成する。マスクＭＫ４が提供する開口ＯＰ４の幅の値は、マスクＭＫ３が提供する開口ＯＰ３の幅（Ｗ３［ｎｍ］）の値（Ｗ４［ｎｍ］）と同じである。シーケンスＳＱ２によってマスクＭＫ３の開口ＯＰ３の幅の均一性がマスクＭＫ３の疎密（マスクＭＫ２の疎密）によらずに向上されており、また、マスクＭＫ３の形状（ＬＷＲおよびＬＥＲ）も良好であるので、マスクＭＫ４の開口ＯＰ４の幅の均一性もマスクＭＫ４の疎密（マスクＭＫ３の疎密）によらずに向上され、また、マスクＭＫ４の形状（ＬＷＲおよびＬＥＲ）も良好となる。
以上のように、工程ＳＴ２～ＳＴ７の一連の工程の実行によって、マスクの疎密によらずに、形状が維持され選択比が向上されたマスクＭＫ３が有機膜ＯＬ上に形成されるので、このような良好な形状のマスクＭＫ３による有機膜ＯＬのエッチングが可能となり、有機膜ＯＬのエッチングが良好に行える。
以下、方法ＭＴの評価のために、プラズマ処理装置１０を用いて行った実験について説明する。下記の構成を備えたウエハ（密）およびウエハ（疎）のそれぞれに対し実験が行われた。ウエハ（密）およびウエハ（疎）は、ウエハＷの実施例である。ウエハ（密）は、マスクが密状態で形成されており、ウエハ（疎）は、マスクが疎状態で形成されている。
＜ウエハ（密）＞
・マスクＭＫ１のマスク幅の値（Ｗ１［ｎｍ］）と開口ＯＰ１の幅の値（Ｗ２［ｎｍ］）との比（Ｗ１：Ｗ２）：１対１（１：１）
・マスクＭＫ１のマスク高の値（ＨＧ１［ｎｍ］）：４０［ｎｍ］
・マスクＭＫ１の開口ＯＰ１の幅の値（Ｗ２［ｎｍ］）：４５．０［ｎｍ］
＜ウエハ（疎）＞
・マスクＭＫ１のマスク幅の値（Ｗ１［ｎｍ］）と開口ＯＰ１の幅の値（Ｗ２［ｎｍ］）との比（Ｗ１：Ｗ２）：１対５（１：５）
・マスクＭＫ１のマスク高の値（ＨＧ１［ｎｍ］）：４０［ｎｍ］
・マスクＭＫ１の開口ＯＰ１の幅の値（Ｗ２［ｎｍ］）：２２５［ｎｍ］
ウエハ（密）およびウエハ（疎）のそれぞれに対し、工程ＳＴ２～ＳＴ８の一連の処理に替えて、下記の条件による通常のＲＩＥ（Reactive Ion Etching）によって反射防止膜ＡＬおよび有機膜ＯＬのエッチングを行い、下記の結果を得た。
＜条件＞
（反射防止膜ＡＬのエッチング）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：１５［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、４００［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、１００［Ｗ］
・処理ガス：ＣＦ４ガス
・処理ガスの流量［ｓｃｃｍ］：１５０［ｓｃｃｍ］
・処理時間［ｓ］：３０［ｓ］
（有機膜ＯＬのエッチング）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１０００［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、２００［Ｗ］
・処理ガス：Ｎ２／Ｈ２ガス
・処理ガスの流量［ｓｃｃｍ］：（Ｎ２ガス）２００［ｓｃｃｍ］、（Ｈ２ガス）２００［ｓｃｃｍ］
・処理時間［ｓ］：４０［ｓ］
ウエハ（密）およびウエハ（疎）のそれぞれに対し、工程ＳＴ１～ＳＴ８の一連の処理において、工程ＳＴ２～ＳＴ５の一連の処理を行わずに工程ＳＴ１、シーケンスＳＱ２（工程ＳＴ６ａ～ＳＴ６ｄ）、工程ＳＴ７および工程ＳＴ８のみを行うことによって、反射防止膜ＡＬおよび有機膜ＯＬのエッチングを行い、下記の結果を得た。
＜条件＞
（第１のガスを供給：工程ＳＴ６ａ）
・工程ＳＴ６ａにおける処理容器１２内の圧力の値［ｍＴｏｒｒ］：３０［ｍＴｏｒｒ］
・工程ＳＴ６ａにおける第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１００［Ｗ］
・工程ＳＴ６ａにおける第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：－１０００［Ｖ］
・工程ＳＴ６ａにおける処理ガス：ＣＦ４／Ａｒガス
・工程ＳＴ６ａにおける処理ガスの流量［ｓｃｃｍ］：（ＣＦ４ガス）３００［ｓｃｃｍ］、（Ａｒガス）３００［ｓｃｃｍ］
・工程ＳＴ６ａにおける処理時間［ｓ］：１０［ｓ］
（第２のガスのプラズマを生成：工程ＳＴ６ｃ）
・工程ＳＴ６ｃにおける処理容器１２内の圧力の値［ｍＴｏｒｒ］：３０［ｍＴｏｒｒ］
・工程ＳＴ６ｃにおける第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１００［Ｗ］
・工程ＳＴ６ｃにおける第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、３０［Ｗ］
・工程ＳＴ６ｃにおける処理ガス：Ａｒガス
・工程ＳＴ６ｃにおける処理ガスの流量［ｓｃｃｍ］：３００［ｓｃｃｍ］
・処理時間［ｓ］：２５［ｓ］
（シーケンスＳＱ２の終了の判定：工程Ｓ７）
・シーケンスＳＱ２の繰り返し回数：３０回
（有機膜ＯＬをエッチング：工程ＳＴ８）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１０００［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、２００［Ｗ］
・処理ガス：Ｎ２／Ｈ２ガス
・処理ガスの流量［ｓｃｃｍ］：（Ｎ２ガス）２００［ｓｃｃｍ］、（Ｈ２ガス）２００［ｓｃｃｍ］
・処理時間［ｓ］：４５［ｓ］
ウエハ（密）およびウエハ（疎）のそれぞれに対し、工程ＳＴ１～ＳＴ８の一連の処理を行うことによって、反射防止膜ＡＬおよび有機膜ＯＬのエッチングを行い、下記の結果を得た。
＜条件＞
（二次電子の照射：工程ＳＴ２）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：３０［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１００［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：－１０００［Ｖ］
・処理ガス：Ｈ２／Ａｒガス
・処理ガスの流量［ｓｃｃｍ］：（Ｈ２ガス）６０［ｓｃｃｍ］、（Ａｒガス）３００［ｓｃｃｍ］
・処理時間［ｓ］：１０［ｓ］
（第１のガスを供給：工程ＳＴ３ａ）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：５００［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、０［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、０［Ｗ］
・処理ガス：有機を含んだアミノシラン系ガス
・処理ガスの流量［ｓｃｃｍ］：５０［ｓｃｃｍ］
・処理時間［ｓ］：１５［ｓ］
（第２のガスを供給：工程ＳＴ３ｃ）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：２００［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、３００［Ｗ］
・パルス周波数：１０［ｋＨｚ］、５０％
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、０［Ｗ］
・処理ガス：ＣＯ２ガス
・処理ガスの流量［ｓｃｃｍ］：３００［ｓｃｃｍ］
・処理時間［ｓ］：５［ｓ］
（シーケンスＳＱ１の終了の判定：工程Ｓ４）
・シーケンスＳＱ１の繰り返し回数：２０回
（エッチバック：工程ＳＴ５）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：５０［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、３００［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、１５０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス：ＣＦ４ガス
・処理ガスの流量［ｓｃｃｍ］：１５０［ｓｃｃｍ］
・処理時間［ｓ］：４［ｓ］
（第３のガスのプラズマを生成：工程ＳＴ６ａ）
・工程ＳＴ６ａにおける処理容器１２内の圧力の値［ｍＴｏｒｒ］：３０［ｍＴｏｒｒ］
・工程ＳＴ６ａにおける第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１００［Ｗ］
・工程ＳＴ６ａにおける第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：－１０００［Ｖ］
・工程ＳＴ６ａにおける処理ガス：ＣＦ４／Ａｒガス
・工程ＳＴ６ａにおける処理ガスの流量［ｓｃｃｍ］：（ＣＦ４ガス）３００［ｓｃｃｍ］、（Ａｒガス）３００［ｓｃｃｍ］
・工程ＳＴ６ａにおける処理時間［ｓ］：１０［ｓ］
（第４のガスのプラズマを生成：工程ＳＴ６ｃ）
・工程ＳＴ６ｃにおける処理容器１２内の圧力の値［ｍＴｏｒｒ］：３０［ｍＴｏｒｒ］
・工程ＳＴ６ｃにおける第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１００［Ｗ］
・工程ＳＴ６ｃにおける第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・工程ＳＴ６ｃにおける処理ガス：Ａｒガス
・工程ＳＴ６ｃにおける処理ガスの流量［ｓｃｃｍ］：３００［ｓｃｃｍ］
・処理時間［ｓ］：２５［ｓ］
（シーケンスＳＱ２の終了の判定：工程Ｓ７）
・シーケンスＳＱ２の繰り返し回数：３０回
（有機膜ＯＬのエッチング：工程ＳＴ８）
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の周波数の値［ＭＨｚ］および高周波電力の値［Ｗ］：６０［ＭＨｚ］、１０００［Ｗ］
・第２の高周波電源６４の周波数の値［ＭＨｚ］およびバイアス電力の値［Ｗ］：１３．５６［ＭＨｚ］、２００［Ｗ］
・処理ガス：Ｎ２／Ｈ２ガス
・処理ガスの流量［ｓｃｃｍ］：（Ｎ２ガス）２００［ｓｃｃｍ］、（Ｈ２ガス）２００［ｓｃｃｍ］
・処理時間［ｓ］：４５［ｓ］
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１０…プラズマ処理装置、１２…処理容器、１２ｅ…排気口、１２ｇ…搬入出口、１４…支持部、１８ａ…第１プレート、１８ｂ…第２プレート、２２…直流電源、２３…スイッチ、２４…冷媒流路、２６ａ…配管、２６ｂ…配管、２８…ガス供給ライン、３０…上部電極、３２…絶縁性遮蔽部材、３４…電極板、３４ａ…ガス吐出孔、３６…電極支持体、３６ａ…ガス拡散室、３６ｂ…ガス通流孔、３６ｃ…ガス導入口、３８…ガス供給管、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、４６…デポシールド、４８…排気プレート、５０…排気装置、５２…排気管、５４…ゲートバルブ、６２…第１の高周波電源、６４…第２の高周波電源、６６…整合器、６８…整合器、７０…電源、ＡＬ…反射防止膜、ＡＬＭ…マスク、Ｃｎｔ…制御部、ＥＬ…被エッチング層、ＥＳＣ…静電チャック、ＦＲ…フォーカスリング、Ｇ１…第１のガス、ＨＰ…ヒータ電源、ＨＴ…ヒータ、ＬＥ…下部電極、Ｌｙ１…層、Ｌｙ２…層、ＭＫ１…マスク、ＭＫ２…マスク、ＭＫ３…マスク、ＭＫ４…マスク、ＭＳ…マスク、ＯＬ…有機膜、ＯＬＭ…マスク、ＯＰ１…開口、ＯＰ２…開口、ＯＰ３…開口、ＯＰ４…開口、Ｐ１…プラズマ、ＰＤ…載置台、Ｒ１…領域、Ｒ２…領域、Ｒ３…領域、Ｓ…処理空間、ＳＢ…基板、ＳＸ…保護膜、Ｗ…ウエハ。

Claims (16)

  1. （ａ）被エッチング層と、前記被エッチング層上に設けられた有機膜と、前記有機膜上に設けられた反射防止膜と、前記反射防止膜上に設けられたマスクと、を有する基板を提供する工程と、
    （ｂ）前記マスクの表面に保護膜を形成する工程と、
    （ｃ）前記工程（ｂ）に続いて、前記保護膜が形成された前記マスクを用いて、前記反射防止膜をエッチングする工程と、
    を備え、
    前記工程（ｂ）は、
    （ｂ－１）第１のガスを供給することにより、前記マスクの表面に前駆体の層を形成する工程と、
    （ｂ－２）第２のガスからプラズマを生成することにより、前記前駆体の層から前記保護膜を形成する工程と、
    を含み、
    前記工程（ｃ）は、
    （ｃ－１）第３のガスからプラズマを生成することにより、前記プラズマに含まれるラジカルを含む混合層を形成する工程と、
    （ｃ－２）第４のガスからプラズマを生成することにより、前記混合層を除去する工程と、
    を含む、
    プラズマ処理方法。
  2. 前記第１のガスは、シリコン含有ガスを含む、
    請求項１に記載のプラズマ処理方法。
  3. 前記工程（ｂ－１）では、プラズマを用いずに前記前駆体の層を形成する、
    請求項１または請求項２に記載のプラズマ処理方法。
  4. 前記第２のガスは、酸素原子及び炭素原子を含有するガスを含む、
    請求項１～３の何れか一項に記載のプラズマ処理方法。
  5. 前記第２のガスは、二酸化炭素を含む、
    請求項１～４の何れか一項に記載のプラズマ処理方法。
  6. 前記保護膜は、Ｓｉ－Ｏ結合を含む、
    請求項１～５の何れか一項に記載のプラズマ処理方法。
  7. 前記保護膜は、シリコン酸化物を含む、
    請求項１～６の何れか一項に記載のプラズマ処理方法。
  8. 前記工程（ｂ）において、前記工程（ｂ－１）と前記工程（ｂ－２）を含むシーケンスを繰り返し実行する、
    請求項１～７の何れか一項に記載のプラズマ処理方法。
  9. 前記第３のガスは、フルオロカーボン系ガスを含む、
    請求項１～８の何れか一項に記載のプラズマ処理方法。
  10. 前記混合層は、炭素ラジカルとフッ素ラジカルを含む、
    請求項１～９の何れか一項に記載のプラズマ処理方法。
  11. 前記第４のガスは希ガスを含む、
    請求項１～１０の何れか一項に記載のプラズマ処理方法。
  12. 前記工程（ｃ－２）では、前記第４のガスから生成したプラズマにバイアス電圧を印加する、
    請求項１～１１の何れか一項に記載のプラズマ処理方法。
  13. 前記工程（ｃ）において、前記工程（ｃ－１）と前記工程（ｃ－２）を含むシーケンスを繰り返し実行する、
    請求項１～１２の何れか一項に記載のプラズマ処理方法。
  14. 前記工程（ａ）～（ｃ）は同一の処理容器で実行される、
    請求項１～１３の何れか一項に記載のプラズマ処理方法。
  15. 前記工程（ｃ）は、前記工程（ｃ－１）の前に、前記保護膜のうち、前記マスクの側面上で該側面に沿って延在する第１領域、及び、該マスクの上面の上および該第１領域上で延在している第２領域を除去する工程を更に含む、
    請求項１～１４の何れか一項に記載のプラズマ処理方法。
  16. ガス導入口及び排気口を有する処理容器と、
    プラズマ生成用の高周波電源と、
    制御部と、
    を備え、
    前記制御部は、
    （ａ）被エッチング層と、前記被エッチング層上に設けられた有機膜と、前記有機膜上に設けられた反射防止膜と、前記反射防止膜上に設けられたマスクと、を有する基板を提供する工程と、
    （ｂ）前記マスクの表面に保護膜を形成する工程と、
    （ｃ）前記工程（ｂ）に続いて、前記保護膜が形成された前記マスクを用いて、前記反射防止膜をエッチングする工程と、
    を備え、
    前記工程（ｂ）は、
    （ｂ－１）第１のガスを供給することにより、前記マスクの表面に前駆体の層を形成する工程と、
    （ｂ－２）第２のガスからプラズマを生成することにより、前記前駆体の層から前記保護膜を形成する工程と、
    を含み、
    前記工程（ｃ）は、
    （ｃ－１）第３のガスからプラズマを生成することにより、前記プラズマに含まれるラジカルを含む混合層を形成する工程と、
    （ｃ－２）第４のガスからプラズマを生成することにより、前記混合層を除去する工程と、
    を含む処理を実行するように構成される、
    プラズマ処理装置。
JP2020178083A 2016-03-29 2020-10-23 被処理体を処理する方法 Active JP7061653B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016065806 2016-03-29
JP2016065806 2016-03-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016147477A Division JP6784530B2 (ja) 2016-03-29 2016-07-27 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
JP2021007186A JP2021007186A (ja) 2021-01-21
JP7061653B2 true JP7061653B2 (ja) 2022-04-28

Family

ID=60008666

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016147477A Active JP6784530B2 (ja) 2016-03-29 2016-07-27 被処理体を処理する方法
JP2020178083A Active JP7061653B2 (ja) 2016-03-29 2020-10-23 被処理体を処理する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016147477A Active JP6784530B2 (ja) 2016-03-29 2016-07-27 被処理体を処理する方法

Country Status (4)

Country Link
US (1) US10714340B2 (ja)
JP (2) JP6784530B2 (ja)
CN (1) CN108885991B (ja)
TW (1) TWI707382B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
US11401608B2 (en) * 2020-10-20 2022-08-02 Sky Tech Inc. Atomic layer deposition equipment and process method
US20230068794A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device
WO2024203479A1 (ja) * 2023-03-27 2024-10-03 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005344A (ja) 2004-06-17 2006-01-05 Samsung Electronics Co Ltd 半導体パターン形成方法
JP2011082560A (ja) 2007-06-08 2011-04-21 Tokyo Electron Ltd 微細パターンの形成方法
US20130157388A1 (en) 2011-12-19 2013-06-20 Applied Materials, Inc. Etch rate detection for anti-reflective coating layer and absorber layer etching
JP2013541177A (ja) 2010-08-04 2013-11-07 ラム リサーチ コーポレーション 中性／イオンフラックスの制御のための二重プラズマ空間処理装置
WO2015019765A1 (ja) 2013-08-09 2015-02-12 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1214459B1 (en) 1999-08-17 2009-01-07 Tokyo Electron Limited Pulsed plasma processing method and apparatus
JPWO2004003988A1 (ja) * 2002-06-27 2006-10-26 東京エレクトロン株式会社 プラズマ処理方法
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP2004228231A (ja) * 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
SG140538A1 (en) * 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
US8993072B2 (en) * 2011-09-27 2015-03-31 Air Products And Chemicals, Inc. Halogenated organoaminosilane precursors and methods for depositing films comprising same
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6120527B2 (ja) * 2012-11-05 2017-04-26 東京エレクトロン株式会社 プラズマ処理方法
JP2014107520A (ja) * 2012-11-30 2014-06-09 Hitachi High-Technologies Corp プラズマエッチング方法
JP5519059B2 (ja) * 2013-05-23 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP6240489B2 (ja) * 2013-12-06 2017-11-29 富士フイルム株式会社 パターン形成方法、及び電子デバイスの製造方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005344A (ja) 2004-06-17 2006-01-05 Samsung Electronics Co Ltd 半導体パターン形成方法
JP2011082560A (ja) 2007-06-08 2011-04-21 Tokyo Electron Ltd 微細パターンの形成方法
JP2013541177A (ja) 2010-08-04 2013-11-07 ラム リサーチ コーポレーション 中性／イオンフラックスの制御のための二重プラズマ空間処理装置
US20130157388A1 (en) 2011-12-19 2013-06-20 Applied Materials, Inc. Etch rate detection for anti-reflective coating layer and absorber layer etching
WO2015019765A1 (ja) 2013-08-09 2015-02-12 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Also Published As

Publication number Publication date
US10714340B2 (en) 2020-07-14
TW201807742A (zh) 2018-03-01
JP6784530B2 (ja) 2020-11-11
TWI707382B (zh) 2020-10-11
CN108885991B (zh) 2023-06-30
JP2017183689A (ja) 2017-10-05
JP2021007186A (ja) 2021-01-21
US20190108997A1 (en) 2019-04-11
CN108885991A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP7061653B2 (ja) 被処理体を処理する方法
US10763123B2 (en) Method for processing workpiece
US9911607B2 (en) Method of processing target object
US9607811B2 (en) Workpiece processing method
KR102362462B1 (ko) 피처리체를 처리하는 방법
US11823903B2 (en) Method for processing workpiece
KR102461750B1 (ko) 피처리체를 처리하는 방법
KR102531901B1 (ko) 피처리체를 처리하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R150 Certificate of patent or registration of utility model

Ref document number: 7061653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150