TW201522205A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW201522205A
TW201522205A TW103132283A TW103132283A TW201522205A TW 201522205 A TW201522205 A TW 201522205A TW 103132283 A TW103132283 A TW 103132283A TW 103132283 A TW103132283 A TW 103132283A TW 201522205 A TW201522205 A TW 201522205A
Authority
TW
Taiwan
Prior art keywords
layer
polymer
etched
gas
etching
Prior art date
Application number
TW103132283A
Other languages
English (en)
Inventor
Toshikatsu Tobana
Fumiko Yamashita
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201522205A publication Critical patent/TW201522205A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明提供一種對被處理體的被蝕刻層進行蝕刻的方法。該方法包含：在被蝕刻層上所設置之中間層上形成包含第1聚合物以及第2聚合物的可自組裝的嵌段共聚物層的步驟(a)；對被處理體進行處理，使嵌段共聚物層形成包含第1聚合物之第1區域以及包含第2聚合物之第2區域的步驟(b)；在對被處理體進行處理的步驟(b)之後，蝕刻第2區域以及該第2區域的正下方的中間層以形成遮罩的步驟(c)；在形成遮罩的步驟(c)之後，於收納被處理體的電漿處理裝置的處理容器內產生包含四氯化矽氣體以及氧氣的處理氣體的電漿，以在遮罩上形成保護膜的步驟(d)；以及在形成保護膜的步驟(d)之後，對被蝕刻層進行蝕刻的步驟(e)。

Description

蝕刻方法
本發明之實施態樣係關於一種蝕刻方法。
為了實現半導體元件等裝置的更進一步細微化，必須形成具有比使用現今微影技術之細微加工所得到的臨界尺寸更小的尺寸的圖案。作為用來形成該等尺寸之圖案的一個方法，下一世代之曝光技術，亦即EUV(extreme ultraviolet，極紫外光)，其開發有所進展。EUV，使用比以往之UV光源波長明顯更短之波長的光，例如使用13.5nm等波長非常短的光。因此，EUV仍存在邁向量産化的技術阻礙。例如，EUV具有曝光時間太長等的技術問題。因此，吾人期望能夠開發出一種可提供更細微化之裝置的不同的製造方法。
作為取代以往之微影技術的技術，吾人著眼於使用自發性組織化成規則圖案的自組裝(self-assembled)材料的其中之一的自組裝嵌段共聚物(BCP：block copolymer)形成圖案的技術。該等技術記載於專利文獻1以及2。
專利文獻1所記載之技術，係將含有彼此不會混和的二種以上的聚合物(塊狀成分)A、B的嵌段共聚物層塗布於基底層之上。然後，為了使聚合物(塊狀成分)A、B自發性地相分離，進行熱處理(退火處理)。藉此獲得具有包含聚合物(塊狀成分)A的第1區域以及包含聚合物(塊狀成分)B的第2區域的規則圖案。另外，專利文獻2提出了一種嵌段共聚物的圖案化加工技術作為介層的形成方法。專利文獻2所記載的圖案化加工技術，係藉由將經過相分離之嵌段共聚物層的第1區域以及第2區域之中的第2區域除去，以獲得圖案。 【先前技術文獻】 【專利文獻】
【專利文獻1】 日本特開2007-208255號公報 【專利文獻2】 日本特開2010-269304號公報
【發明所欲解決的問題】
然而，在專利文獻1以及2所記載的技術中，若使用嵌段共聚物圖案化所得到之遮罩對被蝕刻層進行蝕刻，則遮罩的圖案有時會變形。
因此，吾人希望能夠防止嵌段共聚物圖案化所得到之遮罩因為被蝕刻層的蝕刻而變形的問題。 【解決問題的手段】
在本發明之一實施態樣中，提供一種對被處理體的被蝕刻層進行蝕刻的方法。該方法包含：在被蝕刻層上所設置之中間層上形成包含第1聚合物以及第2聚合物的可自組裝的嵌段共聚物層的步驟(a)；對被處理體進行處理以使嵌段共聚物層形成包含第1聚合物之第1區域以及包含第2聚合物之第2區域的步驟(b)；在步驟(b)之後，對第2區域以及該第2區域的正下方的中間層進行蝕刻以形成遮罩的步驟(c)；在步驟(c)之後，於收納被處理體的電漿處理裝置的處理容器內產生包含四氯化矽氣體以及氧氣的處理氣體的電漿，以在遮罩上形成保護膜的步驟(d)；以及在步驟(d)之後，對被蝕刻層進行蝕刻的步驟(e)。
上述一實施態樣的方法，使含有以在步驟(d)中所產生之電漿中的氧以及矽為基礎的氧化矽的保護膜形成於遮罩上。利用該保護膜，保護遮罩不會受到步驟(e)的蝕刻的影響。因此，可防止因為被蝕刻層的蝕刻而導致遮罩變形的情況。
在一態樣中，被蝕刻層亦可為含有矽之層，步驟(e)亦可在處理容器內產生包含氟碳氣體以及氫氟碳氣體其中至少一種的處理氣體的電漿。若根據該態樣，便可利用氟的活性種對被蝕刻層進行蝕刻。另外，亦可將步驟(d)在露出之被蝕刻層的表面上所堆積的保護膜自遮罩除去。
另外，在另一實施態樣中，提供一種對被處理體的被蝕刻層進行蝕刻的不同方法。該方法包含：在被蝕刻層上所設置之中間層上形成包含第1聚合物以及第2聚合物的可自組裝的嵌段共聚物層的步驟(a)；對被處理體進行處理以使嵌段共聚物層形成包含第1聚合物之第1區域以及包含第2聚合物之第2區域的步驟(b)；在步驟(b)之後，對第2區域以及第2區域的正下方的中間層進行蝕刻以形成遮罩的步驟(c)；以及在形成遮罩的步驟之後，對被蝕刻層進行蝕刻的步驟(f)。該方法的蝕刻對象，亦即被蝕刻層，為含有氧化矽或氮化矽之層。對被蝕刻層進行蝕刻的步驟(f)，在電漿處理裝置的處理容器內，產生包含氟碳氣體以及氫氟碳氣體其中至少一種且包含溴化氫氣體之氣體的電漿。
上述另一實施態樣之方法，根據步驟(f)所使用之氣體所包含之溴化氫氣體所含有的原子或分子的活性種，形成包含SiBrO等成分的保護膜。另外，藉由Br的活性種，遮罩受到改質，亦即硬化。結果，便可防止因為被蝕刻層的蝕刻而導致遮罩變形的情況。
另外，在上述的方法的一態樣中，第1聚合物可為聚苯乙烯，該第2聚合物可為聚甲基丙烯酸甲脂。 【發明的功效】
如以上所説明的，若根據一實施態樣以及各種變化態樣，便可防止嵌段共聚物圖案化所得到之遮罩，因為被蝕刻層的蝕刻而變形。
以下，參照圖式針對各種實施態樣詳細説明。另外，在各圖式中對於相同或相當的部分會附上相同的符號。
圖1係表示一實施態樣之蝕刻方法的流程圖。另外，圖2、圖3以及圖4係表示在圖1所示之各步驟中所作成的生産物的剖面圖。如圖1所示的，一實施態樣之蝕刻方法MT1，包含步驟ST1、步驟ST2、步驟ST3、步驟ST4、步驟ST5以及步驟ST6。方法MT1，首先，在步驟ST1中，於被處理體(以下稱為「晶圓」)W的表面上形成中間層NL。
如圖2(a)所示的，晶圓W包含基板Sb以及被蝕刻層EL。基板Sb，例如，由矽所構成。被蝕刻層EL，設置在基板Sb上。被蝕刻層EL，為含有矽之層。例如，被蝕刻層EL，可為SiN層、矽氧化層或含有矽的抗蝕劑層。另外，被蝕刻層EL，例如，可具有15~20nm的膜厚。
如圖2(a)所示的，步驟ST1，在被蝕刻層EL上塗布有機膜OL。有機膜OL，例如，為苯乙烯與甲基丙烯酸甲酯的嵌段共聚物。接著，在塗布後對晶圓W進行熱處理。該熱處理的溫度的適當值相依於有機膜OL的種類，通常為200℃~300℃左右。例如，該熱處理的溫度為250℃。藉由該熱處理，如圖2(b)所示的，有機膜OL整體縮小，從有機膜OL變成中間層NL與變質層RL。另外，變質層RL，為有機膜OL中的碳發生變質所形成之層。
接著，如圖2(c)所示的，變質層RL，利用顯影處理以化學方式除去。藉此，在被蝕刻層EL上形成中間層NL。該中間層NL的表面，具有非疏水亦非親水的中性狀態。後述之嵌段共聚物層中的聚合物，若聚合物長度較短則具有較強的親水性，若聚合物長度較長則具有較強的疏水性。由於像這樣在聚合物中存在親水性較強的種類與疏水性較強的種類，故藉由形成具有中性表面的中間層NL，便可使聚合物相分離成所期望的形狀。
在方法MT1中，接下來，進行步驟ST2。步驟ST2，將嵌段共聚物塗布於晶圓W的表面，亦即，中間層NL的表面。嵌段共聚物，例如，可利用旋轉塗布法等各種方法塗布。藉此，如圖3(a)所示的，便可在中間層NL的表面上形成嵌段共聚物層BCL。
嵌段共聚物，為自組裝(Self-Assembled)嵌段共聚物，包含第1聚合物以及第2聚合物。在一實施態樣中，嵌段共聚物，為聚苯乙烯與聚甲基丙烯酸甲脂的嵌段共聚物(PS-b-PMMA)。PS-b-PMMA，包含聚苯乙烯(PS)作為第1聚合物，並包含聚甲基丙烯酸甲脂(PMMA)作為第2聚合物。
在此，針對嵌段共聚物以及其之自組裝化，以PS-b-PMMA為例，參照圖5進行說明。PS以及PMMA，均係一個分子的直徑為0.7nm的高分子。在將含有彼此未混和之PS以及PMMA的嵌段共聚物塗布於中間層NL上以形成嵌段共聚物層BCL之後，若對晶圓W以常溫(25℃)到300℃以下的溫度進行熱處理(退火)，則會使嵌段共聚物層BCL發生相分離。一般而言，退火係在200℃~250℃的溫度範圍內進行。另一方面，若以比300℃更高之溫度進行熱處理，則嵌段共聚物層BCL不會發生相分離，PS以及PMMA會隨機配置。另外，即使在相分離後令溫度回到常溫，嵌段共聚物層BCL仍會保持在相分離狀態。
若各聚合物的聚合物長度較短則交互作用(斥力)變弱，且親水性變強。另一方面，若聚合物長度較長則交互作用(斥力)變強，且疏水性變強。利用該等聚合物的性質，例如，便可如圖5(a)以及圖5(b)所示的，形成PS以及PMMA的相分離構造。圖5(a)，係表示聚合物A與聚合物B具有大略相同的聚合物長度時的相分離構造。在一例中，聚合物A為PS，聚合物B為PMMA。在圖5(a)所示的情況下，由於各聚合物的交互作用相同，故若對嵌段共聚物層BCL以250℃左右進行熱處理，則聚合物A與聚合物B會自組裝並相分離為線狀。亦即，聚合物A形成線狀的第1區域，在第1區域之間聚合物B形成線狀的第2區域。利用該相分離構造，例如，若除去包含聚合物B的第2區域，便可形成條紋狀(L/S)的週期性圖案。該週期性圖案，可應用作為半導體元件等裝置的製造用圖案。
另外，圖5(b)，係表示當聚合物A與聚合物B的聚合物長度差異很大時，亦即，聚合物A的聚合物長度比聚合物B的聚合物長度更長時的相分離構造。在圖5(b)所示的情況下，聚合物A的交互作用(斥力)較強，聚合物B的交互作用(斥力)較弱。若對該等嵌段共聚物層BCL以250℃左右進行熱處理，則會因為聚合物之間的交互作用的強弱，使聚合物A自組裝於外側，並使聚合物B自組裝於內側。亦即，聚合物B自組裝成圓柱狀並形成第2區域，聚合物A自組裝成包圍該圓柱狀的區域並形成第1區域。利用包含該等第1區域以及第2區域的相分離構造，例如，若將第2區域除去，便可形成孔狀的週期性圖案。該週期性圖案亦可應用作為半導體元件等裝置的製造用圖案。
再度參照圖1。方法MT1的步驟ST3，進行使嵌段共聚物層BCL相分離的處理。一實施態樣的步驟ST3，將晶圓W以200℃~300℃的溫度加熱，使嵌段共聚物層BCL產生相分離。藉由該步驟ST3，如圖3(b)所示的，在嵌段共聚物層BCL中，形成包含第1聚合物之第1區域R1以及包含第2聚合物之第2區域R2。如上所述的，第1區域R1以及第2區域R2，可為交替設置的線狀圖案。或者，亦可第2區域R2為圓柱狀的區域，第1區域R1則包圍圓柱狀的第2區域R2。
接著在步驟ST4之前，先將晶圓W搬運到電漿處理裝置內。圖6，係可用來實行方法MT1的電漿處理裝置的一實施態樣的概略圖。圖6所示之電漿處理裝置1，為電容耦合型的平行平板電漿處理裝置，具有大略圓筒形的處理室(處理容器)10。處理室10接地。於處理室10的內面，實施了氧皮鋁處理(陽極氧化處理)。另外，該處理室10接地。
於處理室10的底部，隔著陶瓷等的絕緣板12配置了圓柱狀的基座支持台14。於基座支持台14之上，設置了例如由鋁所構成的基座16。
於基座16的頂面，設置了以靜電吸附力保持晶圓W的靜電夾頭18。該靜電夾頭18，係將導電膜所構成之夾頭電極20夾入一對絕緣層或絕緣片之間的構件。直流電源22透過開關24與電極20電連接。該電漿處理裝置1，可利用來自直流電源22的直流電壓，將晶圓W以靜電力吸附保持於靜電夾頭18。於靜電夾頭18的周圍且基座16之上，配置了用來提高蝕刻之面內均一性的聚焦環26。聚焦環26，例如，由矽所製。另外，於基座16以及基座支持台14的側面，貼合了例如石英製的圓筒狀的內壁構件28。
在基座支持台14的內部，設置了冷媒室30。冷媒室30，例如，在基座支持台14內延伸成環狀。從設置在外的冷卻單元經由配管32a、32b將既定溫度的冷媒(例如冷卻水)cw循環供給到該冷媒室30。電漿處理裝置1，藉由控制冷媒cw的溫度，來控制基座16上的晶圓W的溫度。再者，來自導熱氣體供給機構(圖中未顯示)的導熱氣體，例如He氣體，經由氣體供給管線34供給到靜電夾頭18的頂面與晶圓W的背面之間。
另外，產生電漿用的第1高頻電源36、牽引離子用的第2高頻電源38分別透過整合器40、42以及供電棒44、46與基座16電連接。
第1高頻電源36，產生適合電漿生成的頻率(例如40MHz)的第1頻率的電力。另外，第1頻率，亦可為60MHz或100MHz等頻率。另一方面，第2高頻電源38，產生適合將電漿離子牽引到基座16上之晶圓W的較低頻率(例如13MHz)的第2頻率的電力。
於基座16的上方，以與該基座平行面對面的方式設置了上部電極48。該上部電極48，係由電極板50以及以可裝卸的方式支持該電極板50的電極支持體52所構成。於電極板50形成了複數個氣孔50a。電極板50，例如，可由Si、SiC等半導體材料所構成。另外，電極支持體52，例如，由鋁所構成，其表面實施了氧皮鋁處理。該等電極板50以及電極支持體52，透過環狀的絕緣體54安裝於處理室10的上部。環狀絕緣體54，例如，可由氧化鋁所構成。將該上部電極48與基座16之間，設定為電漿生成空間，亦即，處理空間S。
於電極支持體52，形成了氣體緩衝室56。另外，於電極支持體52，形成了使氣體緩衝室56與電極板50的氣孔50a連通的複數個氣體通氣孔52a。氣體緩衝室56經由氣體供給管58與氣體供給源60連接。於氣體供給管58，設置了質量流量控制器(MFC)62以及開閉閥64。當處理氣體從氣體供給源60導入氣體緩衝室56時，處理氣體從電極板50的氣孔50a向基座16上的晶圓W以淋浴狀噴出到處理空間S內。像這樣，上部電極48兼作用來對處理空間S供給處理氣體的淋浴頭。
在基座16以及基座支持台14與處理室10的側壁之間所形成的環狀空間為排氣空間。於該排氣空間的底部，設置了處理室10的排氣口72。排氣口72與排氣裝置76連接。排氣裝置76，具有渦輪分子泵等的真空泵，可將處理室10的室內，特別是處理空間S，減壓到吾人所期望的真空度。另外，於處理室10的側壁安裝了使晶圓W的搬入搬出口78開啟或關閉的閘閥80。
控制部88，具有CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)，CPU，根據例如RAM所記憶之各種配方控制程序的實行。
當在該電漿處理裝置1中對晶圓W進行處理時，首先閘閥80打開，搬運臂上所保持之晶圓W搬入處理室10內。然後，晶圓W載置於靜電夾頭18上。晶圓W搬入後，閘閥80關閉，處理氣體從氣體供給源60以既定的流量以及流量比導入處理室10內，處理室10內的壓力藉由排氣裝置76減壓至設定值。然後，高頻電力從第1高頻電源36供給到基座16，高頻偏壓電力也因應需要從第2高頻電源38供給到基座16。藉此，從淋浴頭以淋浴狀導入之處理氣體受到激發而產生電漿。藉由該電漿中的自由基、離子等活性種，晶圓W受到處理。
再度參照圖1。在方法MT1的步驟ST4中形成遮罩。因此，使用電漿處理裝置，對嵌段共聚物層BCL的第2區域R2以及該第2區域R2的正下方的中間層NL進行蝕刻。當以電漿處理裝置1實施步驟ST4時，處理氣體從氣體供給源60供給到處理室10內，處理室10內的壓力藉由排氣裝置76減壓至設定值。另外，高頻電力從第1高頻電源36供給到基座16。另外，在步驟ST4中，亦可因應需要，使來自第2高頻電源38的高頻偏壓電力供給到基座16。在步驟ST4中所使用的處理氣體，由於是用來蝕刻包含第2聚合物之第2區域R2以及其正下方的中間層NL的處理氣體，故可包含氧。例如，該處理氣體，可包含O2 氣體。另外，該處理氣體，亦可更包含Ar氣體等的稀有氣體，或是N2 氣體等的惰性氣體。
在步驟ST4中，藉由氧的活性種使有機材料所構成的嵌段共聚物層BCL從其表面開始受到蝕刻。在此，比起第1聚合物所構成的第1區域R1而言第2聚合物所構成的第2區域R2的蝕刻率較高。因此，藉由步驟ST4，使第2區域R2選擇性地受到蝕刻。另外，因為第2區域R2被除去而露出的中間層NL的一部分也受到蝕刻。藉由該步驟ST4，晶圓W形成圖3(c)所示之狀態。亦即，形成了包含第1區域R1以及其正下方之中間層NL的遮罩MK。
接著，如圖1所示的，在方法MT1中，進行步驟ST5。步驟ST5，係在遮罩MK上形成保護膜PF。因此，步驟ST5，在電漿處理裝置內，產生包含四氯化矽氣體(SiCl4 )以及氧氣(O2 )的處理氣體的電漿，使晶圓W暴露於該電漿中。該電漿，由於包含矽的活性種以及氧的活性種，故藉由步驟ST5，如圖4(a)所示的，使氧化矽所構成的保護膜PF形成於遮罩MK上。另外，步驟ST5所使用的處理氣體，亦可更包含Ar氣等的稀有氣體。
當以電漿處理裝置1實施步驟ST5時，包含四氯化矽氣體以及氧氣的處理氣體從氣體供給源60供給到處理室10內，處理室10內的壓力藉由排氣裝置76減壓至設定值。另外，高頻電力從第1高頻電源36供給到基座16。另外，步驟ST5，亦可因應需要，使來自第2高頻電源38的高頻偏壓電力供給到基座16。
接著，在方法MT1中，進行步驟ST6。步驟ST6，係蝕刻於遮罩MK的開口露出的被蝕刻層EL。因此，步驟ST6，在電漿處理裝置內，產生包含氟碳氣體的處理氣體的電漿，使晶圓W暴露於該電漿中。該電漿，由於包含氟的活性種，故藉由步驟ST6，於遮罩MK的開口露出之被蝕刻層EL上的保護膜PF以及其正下方的被蝕刻層EL受到蝕刻。藉由該步驟ST6，晶圓W形成圖4(b)所示的狀態。亦即，遮罩MK的圖案轉印於被蝕刻層EL。另外，步驟ST6所使用的處理氣體，除了CF4 氣體等的氟碳氣體之外(或取代之)，更可包含CHF3 氣體等的氫氟碳氣體。另外，該處理氣體，更可包含Ar氣體等的稀有氣體。
當以電漿處理裝置1實施步驟ST6時，包含氟碳氣體的處理氣體從氣體供給源60供給到處理室10內，處理室10內的壓力藉由排氣裝置76減壓至設定值。另外，高頻電力從第1高頻電源36供給到基座16。另外，步驟ST6，亦可因應需要，使來自第2高頻電源38的高頻偏壓電力供給到基座16。
以上説明的方法MT1，係在被蝕刻層EL受到蝕刻之前，將保護膜PF形成於遮罩MK上。藉由該保護膜PF，便可保護遮罩MK不會受到步驟ST6的蝕刻。亦即，可防止步驟ST6的蝕刻造成遮罩MK的扭曲等的變形。
以下，針對另一實施態樣的蝕刻方法進行説明。圖7，係表示另一實施態樣的蝕刻方法的流程圖。圖7所示之方法MT2，在不包含步驟ST5而包含取代步驟ST6的步驟ST62此點，與方法MT1不同。步驟ST62，在電漿處理裝置內，產生包含氟碳氣體以及氫氟碳氣體其中至少任一種且包含溴化氫氣體之氣體的電漿。氟碳氣體，例如為CF4 氣體。氫氟碳氣體，例如為CHF3 氣體。
步驟ST62，使步驟ST4後之狀態下的晶圓W暴露於所產生的電漿中。步驟ST62，根據溴化氫氣體的電漿所包含之原子或分子的活性種，使包含SiBrO等成分的保護膜形成於遮罩MK上。另外，藉由Br的活性種，遮罩MK受到改質，亦即硬化。另外，在步驟ST62中所產生的電漿由於含有氟的活性種，故與步驟ST6同樣，被蝕刻層EL受到蝕刻。因此，若根據步驟ST62，便可一邊保護遮罩MK，一邊進行被蝕刻層EL的蝕刻。因此，若根據步驟ST62，便可防止蝕刻所造成之遮罩MK的扭曲等的變形。
以上，係針對實施態樣進行説明，惟並不限於上述實施態樣，可構成各種的變化態樣。例如，可用於步驟ST4、ST5、ST6、ST62的電漿處理裝置，不限於電容耦合型的電漿處理裝置。例如，於該等步驟中，亦可使用電感耦合型的電漿處理裝置，或以微波等表面波為電漿源的電漿處理裝置。
1‧‧‧電漿處理裝置
10‧‧‧處理室(處理容器)
12‧‧‧絕緣板
14‧‧‧支持台
16‧‧‧基座
18‧‧‧靜電夾頭
20‧‧‧電極
22‧‧‧直流電源
24‧‧‧開關
26‧‧‧聚焦環
28‧‧‧內壁構件
30‧‧‧冷媒室
32a‧‧‧配管
32b‧‧‧配管
34‧‧‧氣體供給管線
36‧‧‧第1高頻電源
38‧‧‧第2高頻電源
40‧‧‧整合器
42‧‧‧整合器
44‧‧‧供電棒
46‧‧‧供電棒
48‧‧‧上部電極
50‧‧‧電極板
50a‧‧‧氣孔
52a‧‧‧氣體通氣孔
52‧‧‧電極支持體
54‧‧‧環狀絕緣體
56‧‧‧氣體緩衝室
58‧‧‧氣體供給管
60‧‧‧氣體供給源
62‧‧‧質量流量控制器(MFC)
64‧‧‧開閉閥
72‧‧‧排氣口
76‧‧‧排氣裝置
78‧‧‧搬入搬出口
80‧‧‧閘閥
88‧‧‧控制部
A‧‧‧聚合物
B‧‧‧聚合物
BCL‧‧‧嵌段共聚物層
cw‧‧‧冷媒
EL‧‧‧被蝕刻層
He‧‧‧氦氣
MK‧‧‧遮罩
MT1‧‧‧蝕刻方法
MT2‧‧‧蝕刻方法
NL‧‧‧中間層
OL‧‧‧有機膜
PF‧‧‧保護膜
PMMA‧‧‧聚甲基丙烯酸甲脂
PS‧‧‧聚苯乙烯
R1‧‧‧第1區域
R2‧‧‧第2區域
RL‧‧‧變質層
S‧‧‧處理空間
Sb‧‧‧基板
ST1‧‧‧步驟
ST2‧‧‧步驟
ST3‧‧‧步驟
ST4‧‧‧步驟
ST5‧‧‧步驟
ST6‧‧‧步驟
ST62‧‧‧步驟
W‧‧‧被處理體(晶圓)
【圖1】係表示一實施態樣之蝕刻方法的流程圖。 【圖2】(a)~(c)係表示在圖1所示之各步驟中所形成的生産物的剖面圖。 【圖3】(a)~(c)係表示在圖1所示之各步驟中所形成的生産物的剖面圖。 【圖4】(a)、(b)係表示在圖1所示之各步驟中所形成的生産物的剖面圖。 【圖5】(a)、(b)係嵌段共聚物的自組裝的説明圖。 【圖6】係表示電漿處理裝置的一實施態樣的概略圖。 【圖7】係表示另一實施態樣之蝕刻方法的流程圖。
MT1‧‧‧蝕刻方法
ST1‧‧‧步驟
ST2‧‧‧步驟
ST3‧‧‧步驟
ST4‧‧‧步驟
ST5‧‧‧步驟
ST6‧‧‧步驟

Claims (4)

  1. 一種蝕刻方法，用以對被處理體的被蝕刻層進行蝕刻，其特徵為包含： 在該被蝕刻層上所設置之中間層上形成包含第1聚合物以及第2聚合物的可自組裝的嵌段共聚物層的步驟； 對該被處理體進行處理以由該嵌段共聚物層形成包含該第1聚合物之第1區域與包含該第2聚合物之第2區域的步驟； 在對該被處理體進行處理的步驟之後，對該第2區域以及該第2區域的正下方的中間層進行蝕刻以形成遮罩的步驟； 在形成該遮罩的步驟之後，於收納該被處理體的電漿處理裝置的處理容器內，產生包含四氯化矽氣體以及氧氣的處理氣體的電漿，以在該遮罩上形成保護膜的步驟；以及 在形成該保護膜的步驟之後，對該被蝕刻層進行蝕刻的步驟。
  2. 如申請專利範圍第1項之蝕刻方法，其中， 該被蝕刻層為含有矽之層； 對該被蝕刻層進行蝕刻的步驟，在該處理容器內產生包含氟碳氣體以及氫氟碳氣體其中至少一種的處理氣體的電漿。
  3. 一種蝕刻方法，用以對被處理體的被蝕刻層進行蝕刻，其特徵為包含： 在該被蝕刻層上所設置之中間層上形成包含第1聚合物以及第2聚合物的可自組裝的嵌段共聚物層的步驟； 對該被處理體進行處理以由該嵌段共聚物層形成包含該第1聚合物之第1區域以及包含該第2聚合物之第2區域的步驟； 在對該被處理體進行處理的步驟之後，對該第2區域以及該第2區域的正下方的中間層進行蝕刻以形成遮罩的步驟；以及 在形成該遮罩的步驟之後，對該被蝕刻層進行蝕刻的步驟； 該被蝕刻層，為含有氧化矽或氮化矽之層； 對該被蝕刻層進行蝕刻的步驟，在電漿處理裝置的處理容器內，產生包含氟碳氣體以及氫氟碳氣體其中至少一種且包含溴化氫氣體之氣體的電漿。
  4. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中，該第1聚合物為聚苯乙烯，該第2聚合物為聚甲基丙烯酸甲脂。
TW103132283A 2013-09-19 2014-09-18 蝕刻方法 TW201522205A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013194285 2013-09-19
JP2014020628A JP2015084396A (ja) 2013-09-19 2014-02-05 エッチング方法

Publications (1)

Publication Number Publication Date
TW201522205A true TW201522205A (zh) 2015-06-16

Family

ID=52688697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132283A TW201522205A (zh) 2013-09-19 2014-09-18 蝕刻方法

Country Status (8)

Country Link
US (1) US20160203998A1 (zh)
EP (1) EP3048638A4 (zh)
JP (1) JP2015084396A (zh)
KR (1) KR20160055788A (zh)
CN (1) CN105474368A (zh)
SG (1) SG11201601261SA (zh)
TW (1) TW201522205A (zh)
WO (1) WO2015041043A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6643875B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US20220238349A1 (en) * 2019-06-04 2022-07-28 Lam Research Corporation Polymerization protective liner for reactive ion etch in patterning

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP3883470B2 (ja) * 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
JP3946724B2 (ja) * 2004-01-29 2007-07-18 シャープ株式会社 半導体装置の製造方法
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8877073B2 (en) * 2008-10-27 2014-11-04 Canon Nanotechnologies, Inc. Imprint lithography template
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
WO2011036778A1 (ja) * 2009-09-25 2011-03-31 株式会社 東芝 パターン形成方法
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
EP2608247A1 (en) * 2011-12-21 2013-06-26 Imec EUV photoresist encapsulation
JP5894445B2 (ja) * 2012-01-23 2016-03-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP5802233B2 (ja) * 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
KR20160055788A (ko) 2016-05-18
SG11201601261SA (en) 2016-04-28
CN105474368A (zh) 2016-04-06
JP2015084396A (ja) 2015-04-30
EP3048638A4 (en) 2017-05-03
EP3048638A1 (en) 2016-07-27
US20160203998A1 (en) 2016-07-14
WO2015041043A1 (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
TW201522205A (zh) 蝕刻方法
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US10763123B2 (en) Method for processing workpiece
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR102362462B1 (ko) 피처리체를 처리하는 방법
KR102330411B1 (ko) 피처리체를 처리하는 방법
TWI594320B (zh) 形成圖案之方法
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5580844B2 (ja) エッチング方法
TW200405463A (en) Etching method
KR102662180B1 (ko) 에칭 방법
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
KR102130229B1 (ko) 에칭 방법
JP6204881B2 (ja) 被処理体を処理する方法
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体