KR20160125950A - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR20160125950A
KR20160125950A KR1020167019960A KR20167019960A KR20160125950A KR 20160125950 A KR20160125950 A KR 20160125950A KR 1020167019960 A KR1020167019960 A KR 1020167019960A KR 20167019960 A KR20167019960 A KR 20167019960A KR 20160125950 A KR20160125950 A KR 20160125950A
Authority
KR
South Korea
Prior art keywords
gas
plasma
processed
organic polymer
layer
Prior art date
Application number
KR1020167019960A
Other languages
English (en)
Other versions
KR102330411B1 (ko
Inventor
도시카츠 도바나
겐 요우
소이치로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160125950A publication Critical patent/KR20160125950A/ko
Application granted granted Critical
Publication of KR102330411B1 publication Critical patent/KR102330411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

피처리체를 처리하는 방법은, 플라즈마 처리 장치의 정전 척에 피처리체를 정전 흡착하는 공정(ST1)으로서, 피처리체가 기판 상에 유기 폴리머층 및 레지스트 마스크를 갖는 공정(ST1)과, 제 1 가스의 플라즈마로 레지스트 마스크를 거쳐서 유기 폴리머층을 에칭하는 공정(ST2)과, 제 2 가스의 플라즈마를 생성하면서 정전 척으로부터 피처리체를 탈착하는 공정(ST3)과, 레지스트 마스크를 박리하는 공정(ST4)을 포함한다. 제 2 가스는 산소 가스 또는 아르곤 가스보다 원자량이 작은 희가스와 산소 가스의 혼합 가스이다.

Description

피처리체를 처리하는 방법{METHOD FOR PROCESSING TARGET OBJECT}
본 발명의 실시형태는 피처리체를 처리하는 방법에 관한 것이다.
반도체 소자와 같은 디바이스의 미세화를 더욱 실현하기 위해서, 종래의 리소그래피 기술을 대신하는 기술로서, 질서(秩序) 패턴을 자발적으로 조직화하는 자기 조직화(self-assembled) 재료를 이용하여, 미세 패턴을 형성하는 기술, 즉 자기 조직화 기술이 주목받고 있다.
자기 조직화 기술에서는, 기판 상에 유기 폴리머층을 형성하고, 해당 유기 폴리머층 상에 레지스트 마스크를 형성함으로써, 피처리체가 준비된다. 이어서, 플라즈마 처리 장치 내에서 생성된 가스의 플라즈마에 피처리체가 노출된다. 이에 의해, 유기 폴리머층이 에칭된다. 이어서, 레지스트 마스크가 박리된다. 그 후, 자기 조직화 가능한 블록·공중합체(block-copolymer)층이 피처리체 상에 형성되며, 해당 블록·공중합체층에 포함되는 2종의 폴리머에 자기 조직화를 일으키게 하는 처리가 실행된다. 이에 의해, 블록·공중합체층에 2개의 영역이 형성된다. 마지막으로, 블록·공중합체층의 2개의 영역 중 한쪽을 선택적으로 에칭함으로써, 패턴이 형성된다.
상술한 자기 조직화 기술에서는, 레지스트 마스크를 박리하기 위해서, 유기 폴리머층의 에칭 후, 피처리체는 플라즈마 처리 장치의 정전 척으로부터 탈착되고, 해당 플라즈마 처리 장치로부터 다른 장치로 이동된다.
그런데, 피처리체의 정전 척으로부터의 탈착 시에는, 통상, 플라즈마 처리 장치의 처리 용기 내에서 아르곤 가스 등의 희가스의 플라즈마가 생성된다. 이 희가스의 플라즈마에 피처리체를 노출시키면서, 피처리체를 제전하는 것에 의해, 피처리체에 가해지는 응력을 저감하면서, 해당 피처리체를 정전 척으로부터 탈착하는 것이 가능해진다. 이러한 제전에 대해서는, 하기의 특허문헌 1에 기재되어 있다.
일본 특허 공개 제 1995-273093 호 공보
그렇지만, 희가스의 플라즈마 중에서 피처리체의 제전이 실행되면, 유기 폴리머층에 이물(異物)이 부착된다. 이물은, 기판 재료, 예를 들면 실리콘을 함유한다. 해당 이물은, 레지스트 마스크의 박리 후에도 찌꺼기로 남는다. 유기 폴리머층은 후술하는 블록·공중합체층의 기초가 되는 층이므로, 유기 폴리머층 상에 찌꺼기가 존재하는 상태에서, 블록·공중합체층의 에칭이 실행되면, 형성되는 패턴이 초기의 패턴과는 상이하게 된다.
따라서, 피처리체의 처리에 대하여, 플라즈마 처리 장치의 정전 척으로부터의 제전에 의한 찌꺼기의 발생을 억제하는 것이 요구되고 있다.
일 측면에 있어서는, 피처리체를 처리하는 방법이 제공된다. 이 방법은, (a) 플라즈마 처리 장치의 처리 용기 내에 마련된 정전 척에 대하여 피처리체를 정전 흡착하는 제 1 공정으로서, 피처리체는, 실리콘을 함유하는 기판, 기판 상에 마련된 유기 폴리머층, 및 유기 폴리머층 상에 레지스트 마스크를 갖는, 해당 제 1 공정과, (b) 레지스트 마스크를 거쳐서 유기 폴리머층을 에칭하도록, 처리 용기 내에서 발생시킨 제 1 가스의 플라즈마에 피처리체를 노출시키는 제 2 공정과, (c) 제 2 공정 후, 제 2 가스의 플라즈마를 생성하면서 정전 척으로부터 피처리체를 탈착하는 제 3 공정과, (d) 제 3 공정 후, 레지스트 마스크를 박리하는 제 4 공정과, (e) 제 4 공정 후, 피처리체 상에, 제 1 폴리머 및 제 2 폴리머를 포함하며 자기 조직화 가능한 블록·공중합체층을 형성하는 제 5 공정과, (f) 블록·공중합체층에 제 1 폴리머를 포함하는 제 1 영역 및 제 2 폴리머를 포함하는 제 2 영역을 형성하도록 피처리체를 처리하는 제 6 공정과, (g) 제 6 공정 후, 플라즈마 처리 장치를 이용하여 제 2 영역을 에칭하는 공정을 포함한다. 이 방법에서는, 제 2 가스는 산소 가스, 또는 아르곤 가스보다 원자량이 작은 희가스와 산소 가스의 혼합 가스이다.
상기 방법에서는, 산소 가스, 또는 아르곤 가스보다 원자량이 작은 희가스와 산소 가스의 플라즈마 중에서 정전 척으로부터 피처리체가 탈착되므로, 유기 폴리머층 상에 찌꺼기가 발생하는 것이 억제될 수 있다. 또한, 상기 형태의 방법에 의하면, 찌꺼기의 양이 저감된 폴리머층을 기초로 이용하여 블록·공중합체층을 형성하므로, 해당 블록·공중합체층으로 고정밀도로 패턴을 형성하는 것이 가능해진다.
일 형태에 있어서는, 유기 폴리머층은 스티렌 중합체, 또는 스티렌과 메타크릴산 메틸의 랜덤 공중합체를 포함하고 있어도 좋다.
이상 설명한 바와 같이, 피처리체의 처리에 있어서, 플라즈마 처리 장치의 정전 척으로부터의 제전에 의한 찌꺼기의 발생을 억제하는 것이 가능해진다.
도 1은 일 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다.
도 2는 도 1에 도시하는 방법의 각 공정에 의해 작성되는 생산물을 도시하는 단면도이다.
도 3은 플라즈마 처리 장치의 일 실시형태를 개략적으로 도시하는 도면이다.
도 4는 다른 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다.
도 5는 도 4에 도시하는 방법의 각 공정에 의해 작성되는 생산물을 도시하는 단면도이다.
이하, 도면을 참조하여 여러 가지의 실시형태에 대해 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 1은 일 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법(MT1)은 공정(ST1) 내지 공정(ST7)을 포함하고 있다. 또한, 방법(MT1)은 공정(STa)을 포함하고 있다. 도 2는 도 1에 나타내는 방법의 각 공정에 의해 작성되는 생산물을 도시하는 단면도이다. 이하, 도 1과 함께 도 2를 참조한다.
도 1에 나타내는 방법의 처리 대상인 피처리체(이하, "웨이퍼"라 함)는, 초기적으로는 도 2의 (a)에 도시하는 단면 구조를 갖고 있다. 도 2의 (a)에 도시하는 웨이퍼(W)는 기판(Sb), 피에칭층(EL), 및 유기 폴리머층(OL)을 포함하고 있다. 기판(Sb)은, 예를 들면 실리콘으로 구성되어 있다. 피에칭층(EL)은 기판(Sb) 상에 마련되어 있다. 피에칭층(EL)은 실리콘을 함유하는 층이다. 피에칭층(EL)은, 예를 들면 SiN층, 실리콘 산화층, 또는 실리콘을 함유하는 레지스트층일 수 있다.
유기 폴리머층(OL)은 피에칭층(EL) 상에 마련되어 있다. 유기 폴리머층(OL)은, 예를 들면, 폴리스티렌으로 구성되어 있다. 유기 폴리머층(OL)은, 예를 들면, 폴리스티렌의 희석 용액을 스핀 코트와 같은 방법에 의해 피에칭층(EL) 상에 도포하여 막을 형성하고, 이어서, 막 형성 후의 웨이퍼에 열 처리를 실시하여 가교 반응을 일으키게 함으로써, 형성된다. 열 처리의 온도는, 예를 들면 200℃이다.
이어서, 유기 폴리머층(OL) 상에 레지스트 재료가 도포된다. 레지스트 재료는, 일 실시형태에서는, 포지티브 톤 레지스트(positive-tone resist)이다. 이 레지스트 재료를 포토리소그래피 기술로 패터닝함으로써, 도 2의 (b)에 도시하는 바와 같이, 유기 폴리머층(OL) 상에 레지스트 마스크(RM1)가 형성된다.
이와 같이 준비된 웨이퍼(W)에 대하여, 방법(MT1)에서는, 우선, 공정(ST1)(제 1 공정)이 실행된다. 공정(ST1)에서는, 웨이퍼(W)가 플라즈마 처리 장치 내로 반송되고, 정전 척에 정전 흡착된다. 도 3은 방법(MT1)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일 실시형태를 개략적으로 도시하는 도면이다. 도 3에 도시하는 플라즈마 처리 장치(1)는 용량 결합형의 평행 평판 플라즈마 처리 장치이며, 대략 원통형의 처리 용기(10)를 갖고 있다. 처리 용기(10)는 접지되어 있다. 처리 용기(10)의 내면에는, 알루마이트 처리(양극 산화 처리)가 실시되어 있다.
처리 용기(10)의 저부에는, 세라믹 등의 절연판(12)을 거쳐서 원주형상의 서셉터 지지대(14)가 배치되어 있다. 서셉터 지지대(14) 상에는, 예를 들면 알루미늄으로 구성된 서셉터(16)가 마련되어 있다.
서셉터(16)의 상면에는, 웨이퍼(W)를 정전 흡착력으로 보지하기 위한 정전 척(18)이 마련되어 있다. 이 정전 척(18)은, 도전막으로 이루어지는 척 용의 전극(20)을 한쌍의 절연층 또는 절연 시트 사이에 끼운 것이다. 전극(20)에는 직류 전원(22)이 스위치(24)를 거쳐서 전기적으로 접속되어 있다. 이 플라즈마 처리 장치(1)에서는, 직류 전원(22)으로부터의 직류 전압에 의해, 웨이퍼(W)를 정전기력으로 정전 척(18)에 흡착 보지할 수 있다.
정전 척(18)의 주위 또한 서셉터(16) 상에는, 에칭의 면내 균일성을 향상시키기 위한 포커스 링(26)이 배치되어 있다. 포커스 링(26)은, 예를 들면, 실리콘제이다. 또한, 서셉터(16) 및 서셉터 지지대(14)의 측면에는, 예를 들면 석영제의 원통형의 내벽 부재(28)가 부착되어 있다.
서셉터 지지대(14)의 내부에는, 냉매실(30)이 마련되어 있다. 냉매실(30)은, 예를 들면, 서셉터 지지대(14) 내에서 환상으로 연장되어 있다. 이 냉매실(30)에는, 외부 부착된 칠러 유닛으로부터 배관(32a, 32b)을 거쳐서 소정 온도의 냉매(cw), 예를 들면 냉각수가 순환 공급된다. 플라즈마 처리 장치(1)에서는, 냉매(cw)의 온도를 제어하는 것에 의해, 서셉터(16) 상의 웨이퍼(W)의 온도가 제어된다. 또한, 전열 가스 공급 기구(미도시)로부터의 전열 가스, 예를 들면 He 가스가 가스 공급 라인(34)을 거쳐서 정전 척(18)의 상면과 웨이퍼(W)의 이면 사이에 공급된다.
또한, 서셉터(16)에는, 플라즈마 생성용의 제 1 고주파 전원(36), 이온 인입용의 제 2 고주파 전원(38)이 각각 정합기(40, 42) 및 급전봉(44, 46)을 거쳐서 전기적으로 접속되어 있다.
제 1 고주파 전원(36)은, 플라즈마 생성에 적절한 주파수, 예를 들면 40 ㎒의 제 1 주파수의 전력을 발생한다. 또한, 제 1 주파수는 60 ㎒ 또는 100 ㎒와 같은 주파수라도 좋다. 한편, 제 2 고주파 전원(38)은 서셉터(16) 상의 웨이퍼(W)에 플라즈마의 이온을 인입하는데 적합한 비교적 저주파의 주파수, 예를 들면 13 ㎒의 제 2 주파수의 전력을 발생한다.
서셉터(16)의 상방에는, 해당 서셉터와 평행하게 대면하도록 상부 전극(48)이 마련되어 있다. 이 상부 전극(48)은 전극판(50), 및 해당 전극판(50)을 착탈 가능하게 지지하는 전극 지지체(52)로 구성되어 있다. 전극판(50)에는, 다수의 가스 구멍(50a)이 형성되어 있다. 전극판(50)은, 예를 들면 Si, SiC와 같은 반도체 재료로 구성될 수 있다. 또한, 전극 지지체(52)는, 예를 들면 알루미늄으로 구성되며, 그 표면에는 알루마이트 처리가 실시되어 있다. 이들 전극판(50) 및 전극 지지체(52)는 처리 용기(10)의 상부에 링 형상의 절연체(54)를 거쳐서 장착되어 있다. 절연체(54)는, 예를 들면 알루미나로 구성될 수 있다. 이러한 상부 전극(48)과 서셉터(16)의 사이에는, 플라즈마 생성 공간, 즉 처리 공간(S)이 설정된다.
전극 지지체(52)에는, 가스 버퍼실(56)이 형성되어 있다. 또한, 전극 지지체(52)에는, 가스 버퍼실(56)과 전극판(50)의 가스 구멍(50a)을 연통시키는 다수의 가스 통기 구멍(52a)이 형성되어 있다. 가스 버퍼실(56)에는, 가스 공급관(58)을 거쳐서 가스 공급원(60)이 접속되어 있다. 가스 공급관(58)에는, 매스 플로우 컨트롤러(MFC)(62) 및 개폐 밸브(64)가 마련되어 있다. 가스 공급원(60)으로부터 처리 가스가 가스 버퍼실(56)에 도입되면, 전극판(50)의 가스 구멍(50a)으로부터 서셉터(16) 상의 웨이퍼(W)를 향하여 처리 공간(S)에 처리 가스가 샤워형상으로 분출된다. 이와 같이, 상부 전극(48)은 처리 공간(S)에 처리 가스를 공급하기 위한 샤워 헤드를 겸하고 있다.
서셉터(16) 및 서셉터 지지대(14)와 처리 용기(10)의 측벽의 사이에 형성되는 환상의 공간은 배기 공간으로 되어 있다. 이 배기 공간의 바닥에는, 처리 용기(10)의 배기구(72)가 마련되어 있다. 배기구(72)에는, 배기 장치(76)가 접속되어 있다. 배기 장치(76)는 터보 분자 펌프 등의 진공 펌프를 갖고 있으며, 처리 용기(10)의 실내, 특히 처리 공간(S)을 소망의 진공도까지 감압할 수 있도록 되어 있다. 또한, 처리 용기(10)의 측벽에는 웨이퍼(W)의 반입 출구(78)를 개폐하는 게이트 밸브(80)가 장착되어 있다.
제어부(88)는 CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory)를 구비하며, CPU는, 예를 들면 RAM에 기억된 각종 레시피에 따라서 프로세스의 실행을 제어한다.
이 플라즈마 처리 장치(1)에서 웨이퍼(W)를 처리할 때에는, 우선 게이트 밸브(80)가 개구되고, 반송 아암 상에 보지된 웨이퍼(W)가 처리 용기(10) 내에 반입된다. 그리고, 웨이퍼(W)는 정전 척(18) 상에 탑재된다. 웨이퍼(W)의 반입 후, 게이트 밸브(80)가 폐쇄되고, 가스 공급원(60)으로부터 처리 가스가 소정의 유량 및 유량비로 처리 용기(10) 내에 도입되며, 배기 장치(76)에 의해 처리 용기(10) 내의 압력이 설정값으로 감압된다. 또한, 제 1 고주파 전원(36)으로부터 고주파 전력이 서셉터(16)에 공급되며, 필요에 따라서 제 2 고주파 전원(38)으로부터도 고주파 바이어스 전력이 서셉터(16)에 공급된다. 이에 의해, 샤워 헤드로부터 샤워형상으로 도입된 처리 가스가 여기되어 플라즈마가 생성된다. 이 플라즈마 중의 래디칼, 이온과 같은 활성종으로 웨이퍼(W)가 처리된다.
다시 도 1 및 도 2를 참조한다. 방법(MT1)에서는, 공정(ST1)에서 정전 척에 웨이퍼(W)가 정전 흡착된 후, 공정(ST2)(제 2 공정)이 실행된다. 공정(ST2)에서는, 도 2의 (c)에 도시하는 바와 같이, 유기 폴리머층(OL)이 에칭된다. 이 공정(ST2)에서는, 플라즈마 처리 장치(1) 내에서 제 1 가스의 플라즈마가 생성된다. 공정(ST2)에서는, 해당 플라즈마에 웨이퍼(W)가 노출되는 것에 의해, 레지스트 마스크(RM1)에 의해서 덮이지 않은 영역의 유기 폴리머층(OL)이 에칭된다.
공정(ST2)을 플라즈마 처리 장치(1)를 이용하여 실시하는 경우에는, 가스 공급원(60)으로부터 제 1 가스가 처리 용기(10) 내에 공급되며, 배기 장치(76)에 의해 처리 용기(10) 내의 압력이 설정값으로 감압된다. 또한, 제 1 고주파 전원(36)으로부터 고주파 전력이 서셉터(16)에 공급된다. 또한, 필요에 따라서, 제 2 고주파 전원(38)으로부터의 고주파 바이어스 전력이 서셉터(16)에 공급되어도 좋다. 공정(ST2)에서 이용되는 제 1 가스는, 유기 폴리머층(OL)을 에칭하기 위한 처리 가스이므로, 산소를 포함할 수 있다. 일 예에서는, 제 1 가스는 산소 가스(O2 가스)이다. 또한, 제 1 가스는 질소 가스 및 수소 가스를 포함하고 있어도 좋다. 또한, 제 1 가스는 네온 가스 및 헬륨 가스를 추가로 포함하고 있어도 좋다.
방법(MT1)에서는, 이어서, 공정(ST3)(제 3 공정)이 실행된다. 공정(ST3)에서는, 후술하는 공정(ST4)(제 4 공정)을 다른 장치에서 실행하기 위해서, 정전 척으로부터 웨이퍼(W)가 탈착된다. 이 공정(ST3)에서는, 제 2 가스의 플라즈마가 생성된다. 제 2 가스는, 산소 가스(O2 가스), 또는 산소 가스와 아르곤보다 원자량이 작은 희가스, 예를 들면 He 가스 또는 Ne 가스의 혼합 가스이다. 공정(ST3)에서는, 제 2 가스의 플라즈마에 웨이퍼(W)를 노출시키면서 해당 웨이퍼(W)를 탈착한다. 이에 의해, 웨이퍼(W)를 제전하고, 탈착 시에 웨이퍼(W)에 가해질 수 있는 응력을 저감하는 것이 가능해진다.
공정(ST3)을 플라즈마 처리 장치(1)를 이용하여 실시하는 경우에는, 가스 공급원(60)으로부터 제 2 가스가 처리 용기(10) 내에 공급되며, 배기 장치(76)에 의해 처리 용기(10) 내의 압력이 설정값으로 감압된다. 또한, 제 1 고주파 전원(36)으로부터 고주파 전력이 서셉터(16)에 공급된다. 또한, 공정(ST3)에서는, 제 2 고주파 전원(38)으로부터의 고주파 바이어스 전력은 서셉터(16)에 공급되지 않는다. 또한, 공정(ST3)에서는, 정전 척(18)에 대한 직류 전압의 인가가 정지된다. 이에 의해, 웨이퍼(W)를 제전하고, 정전 척(18)으로부터 웨이퍼(W)를 탈착할 수 있다.
방법(MT1)에서는, 이어서, 플라즈마 처리 장치와는 다른 장치로 웨이퍼(W)가 반송되며, 해당 별도의 장치에서 공정(ST4)이 실행된다. 공정(ST4)에서는, 도 4의 (d)에 도시하는 바와 같이, 레지스트 마스크(RM1)가 박리된다. 레지스트 마스크(RM1)는, 예를 들면 초산 부틸 및 디메틸술폭시드(DMSO) 용매 등의 강알칼리성 용액을 이용함으로써, 박리된다.
방법(MT1)에서는, 이어서, 공정(STa)이 실행된다. 공정(STa)에서는, 도 2의 (e)에 도시하는 바와 같이, 중성막(NL)이 형성된다. 중성막(NL)은, 유기 폴리머층(OL)의 개구 내, 또한 피에칭층(EL) 상에 마련된다. 이 중성막(NL)은, 예를 들면 스티렌과 메타크릴산 메틸의 랜덤 공중합체이다. 중성막(NL)은, 원재료를 웨이퍼(W) 상에 스핀 코트와 같은 방법으로 도포하고, 이어서 원재료가 도포된 웨이퍼(W)에 열 처리를 실시하고, 그 후에, 형성된 막의 과잉인 부분을 제거함으로써, 형성된다. 또한, 열 처리의 온도는, 예를 들면 200 ℃이다. 또한, 형성된 막의 과잉인 부분은, 예를 들면 톨루엔으로 제거될 수 있다.
방법(MT1)에서는, 이어서, 공정(ST5)(제 5 공정)이 실행된다. 공정(ST5)에서는, 도 2의 (f)에 도시하는 생산물이 얻어진다. 제 5 공정(ST5)에서는, 유기 폴리머층(OL) 및 중성막(NL) 상에 블록·공중합체층이 형성된다. 블록·공중합체는 자기 조직화(Self-Assembled) 블록·공중합체이며, 제 1 폴리머 및 제 2 폴리머를 포함하고 있다. 블록·공중합체는, 예를 들면 폴리스티렌-블록-폴리 메틸 메타크릴레이트(PS-b-PMMA)이다. PS-b-PMMA는, 제 1 폴리머로서 폴리스티렌(PS)을 포함하며, 제 2 폴리머로서 폴리 메틸 메타크릴레이트(PMMA)를 포함한다. 블록·공중합체층은, 예를 들면 스핀 코트법과 같은 여러 가지의 방법에 의해 형성될 수 있다.
방법(MT1)에서는, 이어서, 공정(ST6)(제 6 공정)이 실행된다. 이 공정(ST6)에서는, 블록·공중합체층의 자기 조직화에 의한 상분리를 위한 처리가 실행된다. 이에 의해, 도 2의 (f)에 도시하는 바와 같이, 블록·공중합체층(BCL)의 상분리가 발생한다. 일 실시형태에서는, 제 1 폴리머(PS)의 길이와 제 2 폴리머(PMMA)의 길이가 대략 동일하며, 2개의 폴리머의 상호 작용(척력)도 동일한 정도이므로, 제 1 폴리머(PS)와 제 2 폴리머(PMMA)는 자기 조직화하여 라인 형상으로 상분리된다. 이 때문에, 도 2의 (f)에 도시하는 바와 같이, 제 1 폴리머(PS)가 라인 형상의 제 1 영역(R1)을 형성하고, 제 1 영역 사이에 있어서 제 2 폴리머(PMMA)가 라인 형상의 제 2 영역(R2)을 형성한다. 또한, 유기 폴리머층(OL)은 비극성막이라 불리며, 폴리스티렌(PS)과의 상성(相性)이 양호하다. 그러므로, 제 1 영역(R1)은 유기 폴리머층(OL) 상에 형성되는 경향을 갖는다. 또한, 상분리를 위한 열 처리의 온도는, 예를 들면 200 ℃ 내지 300 ℃의 범위 내의 온도이다.
마지막으로, 방법(MT1)에서는, 공정(ST7)(제 7 공정)이 실행된다. 공정(ST7)에서는, 처리 가스의 플라즈마에 웨이퍼(W)가 노출되는 것에 의해, 제 2 영역(R2)이 선택적으로 에칭된다. 또한, 공정(ST7)에서는, 제 2 영역(R2)의 바로 아래의 중성막(NL)도 에칭된다. 이에 의해, 도 2의 (g)에 도시하는 패턴이 피에칭층(EL) 상에 형성된다.
플라즈마 처리 장치(1)를 이용하여 공정(ST7)을 실행하는 경우에는, 가스 공급원(60)으로부터 처리 가스가 처리 용기(10) 내에 공급되고, 배기 장치(76)에 의해 처리 용기(10) 내의 압력이 설정값으로 감압된다. 또한, 제 1 고주파 전원(36)으로부터 고주파 전력이 서셉터(16)에 공급된다. 또한, 공정(ST7)에서는, 필요에 따라서, 제 2 고주파 전원(38)으로부터의 고주파 바이어스 전력이 서셉터(16)에 공급되어도 좋다. 공정(ST7)에서 이용되는 처리 가스는, 제 2 폴리머(PMMA)를 포함하는 제 2 영역(R2) 및 그 바로 아래의 중성막(NL)을 에칭하기 위한 처리 가스이므로, 산소 가스를 포함할 수 있다. 또한, 해당 처리 가스는 아르곤 가스와 같은 희가스, 또는 질소 가스와 같은 불활성 가스를 추가로 포함하고 있어도 좋다.
이상 설명한 방법(MT1)에 의하면, 공정(ST3)의 웨이퍼(W)의 탈착 시에 제 2 가스의 플라즈마에 웨이퍼(W)가 노출되는 것에 의해, 웨이퍼(W)가 제전된다. 이 제 2 가스는 산소 가스, 또는 산소 가스와 아르곤보다 원자량이 작은 희가스의 혼합 가스이다. 이러한 제 2 가스의 플라즈마에 노출시키면서 웨이퍼(W)를 제전하면, 비교적 원자량이 큰 아르곤 가스와 같은 희가스의 플라즈마와 비교하여, 피에칭층(EL)에 대한 데미지가 억제된다. 따라서, 방법(MT1)에 의하면, 제전 시에 피에칭층(EL)으로부터의 이물이 유기 폴리머층(OL) 상에 부착되는 것을 억제할 수 있다. 따라서, 방법(MT1)에 의하면, 유기 폴리머층(OL) 상에 찌꺼기가 발생하는 것이 억제된다. 또한, 찌꺼기의 양이 저감된 유기 폴리머층(OL)을 기초로 하여 블록·공중합체층(BCL)을 형성하므로, 해당 블록·공중합체층(BCL)으로 고정밀도로 패턴을 형성하는 것이 가능해진다.
이하, 다른 실시형태에 대해 설명한다. 도 4는 다른 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다. 도 5는 도 4에 도시하는 방법의 각 공정에 의해 작성되는 생산물을 도시하는 단면도이다.
도 4에 나타내는 방법(MT2)의 처리 대상인 웨이퍼(W2)는 초기적으로는 도 5의 (a)에 도시하는 단면 구조를 갖고 있다. 구체적으로, 웨이퍼(W2)는 기판(Sb), 및 피에칭층(EL), 및 유기 폴리머층(OL2)을 포함하고 있다. 기판(Sb) 및 피에칭층(EL)은 웨이퍼(W)의 기판(Sb) 및 피에칭층(EL)과 각각 동일한 기판 및 피에칭층이다. 유기 폴리머층(OL2)은 피에칭층(EL) 상에 마련되어 있다. 유기 폴리머층(OL2)은 웨이퍼(W)의 중성막(NL)과 동일한 재료로 구성되어 있다. 유기 폴리머층(OL2)의 형성 방법은 중성막(NL)의 형성 방법과 동일하다.
이어서, 유기 폴리머층(OL2) 상에, 레지스트 재료가 도포된다. 레지스트 재료는, 예를 들면 네거티브 톤 레지스트(negative-tone resist)이다. 이 레지스트 재료를 포토리소그래피 기술로 패터닝함으로써, 도 5의 (b)에 도시하는 바와 같이, 유기 폴리머층(OL2) 상에 레지스트 마스크(RM2)가 형성된다.
방법(MT2)에서는, 이와 같이 준비된 웨이퍼(W2)가, 공정(ST1)에서 플라즈마 처리 장치의 정전 척에 정전 흡착된다. 이 공정(ST1)은 방법(MT1)의 공정(ST1)과 동일하며, 플라즈마 처리 장치(1)를 이용하여 실행될 수 있다.
이어서, 방법(MT2)에서는, 공정(ST2)(제 2 공정)이 실행된다. 이 공정(ST2)에서는, 유기 폴리머층(OL2)이 에칭되며, 웨이퍼(W2)는 도 5의 (c)에 도시하는 상태가 된다. 또한, 공정(ST2)의 에칭을 위한 처리 조건은 방법(MT1)의 공정(ST2)의 처리 조건과 동일하다. 이어서, 방법(MT2)에서는, 방법(MT1)과 마찬가지로 공정(ST3)이 실행되며, 웨이퍼(W2)가 정전 척으로부터 탈착되며, 다른 장치로 반송된다.
그리고, 방법(MT2)에서는, 방법(MT1)과 마찬가지로 공정(ST4)이 실행되며, 레지스트 마스크(RM2)가 박리된다. 방법(MT2)의 공정(ST4)에서는, 레지스트 마스크(RM2)는, 예를 들면 수산화테트라메틸암모늄(tetramethylammonium hydroxide)의 2.38% 수용액, 또는 디메틸술폭시드 용매의 강알칼리성 용액을 이용함으로써 박리된다.
방법(MT2)에서는, 이어서, 공정(STb)이 실행된다. 공정(STb)에서는, 폴리스티렌층(PSL)이 형성된다. 구체적으로, 공정(STb)에서는, 원재료가 스핀 코트법과 같은 방법에 의해, 피에칭층(EL) 및 유기 폴리머층(OL2) 상에 도포된다. 이어서, 웨이퍼(W2)에 열 처리가 실시된다. 열 처리의 온도는, 예를 들면 200 ℃이다. 이에 의해, 웨이퍼(W2)는, 도 5의 (e)에 도시하는 상태가 된다. 이어서, 폴리스티렌층(PSL)의 과잉인 부분이 제거된다. 이에 의해, 웨이퍼(W2)는 도 5의 (f)에 도시하는 상태가 된다. 또한, 폴리스티렌층(PSL)의 과잉인 부분의 제거에는, 예를 들면 톨루엔이 이용된다.
이어서, 방법(MT2)에서는, 도 5의 (f)에 도시하는 웨이퍼(W2) 상에 대하여 공정(ST5)이 실행된다. 또한, 방법(MT2)에서는, 공정(ST5) 후에 공정(ST6)이 실행되며, 도 5의 (g)에 도시하는 상태의 웨이퍼(W2)가 얻어지고, 공정(ST6) 후에 공정(ST7)이 형성된다. 방법(MT2)의 공정(ST5), 공정(ST6), 및 공정(ST7)은 방법(MT1)의 공정(ST5, ST6), 및 공정(ST7)과 동일하다.
이 방법(MT2)에서도, 공정(ST3)의 웨이퍼(W2)의 탈착 시에 제 2 가스의 플라즈마에 웨이퍼(W)가 노출되는 것에 의해, 웨이퍼(W)가 제전된다. 따라서, 방법(MT2)에 의하면, 유기 폴리머층(OL2) 상에 찌꺼기가 발생하는 것이 억제된다. 또한, 찌꺼기의 양이 저감된 유기 폴리머층(OL2)을 기초로 하여 블록·공중합체층(BCL)을 형성하므로, 해당 블록·공중합체층(BCL)으로 고정밀도로 패턴을 형성하는 것이 가능해진다.
이상, 실시형태에 대해 설명했지만, 상술한 실시형태에 한정되는 일 없이 여러 가지의 변형 형태를 구성 가능하다. 예를 들면, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치로 한정되는 것은 아니다. 예를 들면, 이러한 공정에는, 유도 결합형의 플라즈마 처리 장치, 또는 마이크로파와 같은 표면파를 플라즈마원으로 하는 플라즈마 처리 장치를 이용하는 것이 가능하다.
1 : 플라즈마 처리 장치 10 : 처리 용기
16 : 서셉터 18 : 정전 척
36 : 제 1 고주파 전원 38 : 제 2 고주파 전원
48 : 상부 전극 W : 웨이퍼
Sb : 기판 EL : 피에칭층
OL : 유기 폴리머층 RM1 : 레지스트 마스크
NL : 중성막 BCL : 블록·공중합체층
R1 : 제 1 영역 R2 : 제 2 영역
W2 : 웨이퍼 OL2 : 유기 폴리머층
RM2 : 레지스트 마스크 PSL : 폴리스티렌층

Claims (2)

  1. 피처리체를 처리하는 방법에 있어서,
    플라즈마 처리 장치의 처리 용기 내에 마련된 정전 척에 대하여 피처리체를 정전 흡착하는 제 1 공정으로서, 해당 피처리체는 실리콘을 함유하는 기판, 상기 기판 상에 마련된 유기 폴리머층, 및 상기 유기 폴리머층 상에 레지스트 마스크를 갖는, 상기 제 1 공정과,
    상기 레지스트 마스크를 거쳐서 상기 유기 폴리머층을 에칭하도록, 상기 처리 용기 내에서 발생시킨 제 1 가스의 플라즈마에 상기 피처리체를 노출시키는 제 2 공정과,
    상기 제 2 공정 후, 상기 처리 용기 내에서 제 2 가스의 플라즈마를 생성하면서 상기 정전 척으로부터 상기 피처리체를 탈착하는 제 3 공정과,
    상기 제 3 공정 후, 상기 레지스트 마스크를 박리하는 제 4 공정과,
    상기 제 4 공정 후, 상기 피처리체 상에, 제 1 폴리머 및 제 2 폴리머를 포함하며 자기 조직화 가능한 블록·공중합체층을 형성하는 제 5 공정과,
    상기 블록·공중합체층에 상기 제 1 폴리머를 포함하는 제 1 영역 및 상기 제 2 폴리머를 포함하는 제 2 영역을 형성하도록 상기 피처리체를 처리하는 제 6 공정과,
    상기 제 6 공정 후, 상기 플라즈마 처리 장치를 이용하여 상기 제 2 영역을 에칭하는 제 7 공정을 포함하며,
    상기 제 2 가스는 산소 가스, 또는 아르곤 가스보다 원자량이 작은 희가스와 산소 가스의 혼합 가스인
    피처리체 처리 방법.
  2. 제 1 항에 있어서,
    상기 유기 폴리머층은 폴리스티렌, 또는 폴리스티렌과 폴리 메틸 메타크릴레이트의 랜덤 공중합체를 포함하는
    피처리체 처리 방법.
KR1020167019960A 2014-02-25 2015-01-16 피처리체를 처리하는 방법 KR102330411B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-034050 2014-02-25
JP2014034050A JP6234271B2 (ja) 2014-02-25 2014-02-25 被処理体を処理する方法
PCT/JP2015/051029 WO2015129322A1 (ja) 2014-02-25 2015-01-16 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
KR20160125950A true KR20160125950A (ko) 2016-11-01
KR102330411B1 KR102330411B1 (ko) 2021-11-23

Family

ID=54008651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019960A KR102330411B1 (ko) 2014-02-25 2015-01-16 피처리체를 처리하는 방법

Country Status (6)

Country Link
US (1) US9911621B2 (ko)
JP (1) JP6234271B2 (ko)
KR (1) KR102330411B1 (ko)
SG (1) SG11201606375QA (ko)
TW (1) TWI628711B (ko)
WO (1) WO2015129322A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651697B1 (ko) * 2015-09-07 2024-03-27 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
JP6346132B2 (ja) * 2015-09-11 2018-06-20 株式会社東芝 パターン形成方法
US10192743B2 (en) * 2016-08-29 2019-01-29 Tokyo Electron Limited Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures
JP6822561B2 (ja) 2016-11-30 2021-01-27 エルジー・ケム・リミテッド 積層体
JP6458174B1 (ja) * 2018-01-12 2019-01-23 デクセリアルズ株式会社 パターン形成方法及び偏光板の製造方法
JP7389845B2 (ja) 2022-04-18 2023-11-30 セメス カンパニー，リミテッド 基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273093A (ja) 1994-04-01 1995-10-20 Sony Corp プラズマエッチング方法
JPH08279487A (ja) * 1993-05-20 1996-10-22 Hitachi Ltd プラズマ処理方法
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
KR20100018454A (ko) * 2008-08-06 2010-02-17 도쿄엘렉트론가부시키가이샤 정전 흡착 장치의 제전 처리 방법, 기판 처리 장치, 및 기억 매체
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869401A (en) * 1996-12-20 1999-02-09 Lam Research Corporation Plasma-enhanced flash process
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
TW527646B (en) * 2001-07-24 2003-04-11 United Microelectronics Corp Method for pre-cleaning residual polymer
US20030236004A1 (en) * 2002-06-24 2003-12-25 Applied Materials, Inc. Dechucking with N2/O2 plasma
US20050066994A1 (en) * 2003-09-30 2005-03-31 Biles Peter John Methods for cleaning processing chambers
JP2007027816A (ja) * 2005-07-12 2007-02-01 Ricoh Co Ltd 符号化処理装置および方法、並びにプログラムおよび記録媒体
EP2034296B1 (en) * 2007-09-07 2012-09-26 Imec Quantification of hydrophobic and hydrophilic properties of materials
US8525139B2 (en) * 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
JP5284300B2 (ja) 2010-03-10 2013-09-11 株式会社東芝 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
WO2012084558A1 (en) * 2010-12-23 2012-06-28 Asml Netherlands B.V. Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US8832916B2 (en) * 2011-07-12 2014-09-16 Lam Research Corporation Methods of dechucking and system thereof
US8691925B2 (en) * 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US8975009B2 (en) * 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279487A (ja) * 1993-05-20 1996-10-22 Hitachi Ltd プラズマ処理方法
JPH07273093A (ja) 1994-04-01 1995-10-20 Sony Corp プラズマエッチング方法
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
KR20100018454A (ko) * 2008-08-06 2010-02-17 도쿄엘렉트론가부시키가이샤 정전 흡착 장치의 제전 처리 방법, 기판 처리 장치, 및 기억 매체
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Also Published As

Publication number Publication date
US20170148641A1 (en) 2017-05-25
KR102330411B1 (ko) 2021-11-23
SG11201606375QA (en) 2016-09-29
WO2015129322A1 (ja) 2015-09-03
TWI628711B (zh) 2018-07-01
TW201539572A (zh) 2015-10-16
JP2015159233A (ja) 2015-09-03
JP6234271B2 (ja) 2017-11-22
US9911621B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
KR102330411B1 (ko) 피처리체를 처리하는 방법
US10763123B2 (en) Method for processing workpiece
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
EP3048638A1 (en) Etching method
JP2017050509A (ja) フォーカスリング及び基板処理装置
EP2975633B1 (en) Method for forming pattern
KR20080054430A (ko) 에칭 방법 및 에칭 장치
KR20160149151A (ko) 플라즈마 처리 방법
TWI682426B (zh) 電漿處理裝置及電漿處理方法
TW201940257A (zh) 清潔方法及處理裝置
JP6204881B2 (ja) 被処理体を処理する方法
JP7175160B2 (ja) 基板処理装置
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP6643875B2 (ja) エッチング方法
US20070049013A1 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP6643876B2 (ja) エッチング方法
US9922841B2 (en) Plasma processing method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant