TW201539572A - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TW201539572A
TW201539572A TW104105529A TW104105529A TW201539572A TW 201539572 A TW201539572 A TW 201539572A TW 104105529 A TW104105529 A TW 104105529A TW 104105529 A TW104105529 A TW 104105529A TW 201539572 A TW201539572 A TW 201539572A
Authority
TW
Taiwan
Prior art keywords
gas
plasma
organic polymer
layer
wafer
Prior art date
Application number
TW104105529A
Other languages
English (en)
Other versions
TWI628711B (zh
Inventor
Toshikatsu Tobana
Gen You
Soichiro Okada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201539572A publication Critical patent/TW201539572A/zh
Application granted granted Critical
Publication of TWI628711B publication Critical patent/TWI628711B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

在被處理體之處理中，能抑制因電漿處理裝置之靜電夾頭之除電導致之殘渣的產生。被處理體之處理方法包含：步驟ST1，其係將被處理體以靜電吸附於電漿處理裝置之靜電夾頭；被處理體在基板上具有有機聚合物層及光阻遮罩；步驟ST2，其係藉第1氣體之電漿藉由光阻遮罩而對有機聚合物層進行蝕刻；步驟ST3，其係一面產生第2氣體之電漿一面使被處理體從靜電夾頭脫離；及步驟ST4，其係進行光阻遮罩之剝離。第2氣體係氧氣、或是原子量小於氬氣之稀有氣體與氧氣之混合氣體。

Description

被處理體之處理方法
本發明之實施形態，係有關被處理體之處理方法。
為了要使半導體元件之類的元件朝更微細化發展，用以取代以往的微影技術之受矚目者，係使用能使排列性圖案自發性進行組織化之自組化(self-assembled)材料，以形成微細圖案之技術，亦即自組化技術。
在自組化技術中，係在基板上形成有機聚合物層，藉著在該有機聚合物層上形成光阻遮罩，以製備被準備體。接著，使被處理體曝露於在電漿處理裝置內所產生之氣體的電漿。藉此而使有機聚合物層受到蝕刻。接著使光阻遮罩剝離。之後，在被處理體上形成可進行自組化之嵌段共聚物層，使內含於該嵌段共聚物層之二種聚合物進行自組化處理。藉此，在嵌段共聚物層形成二個區域。最後，對於嵌段共聚物層的二個區域之其中一方進行選擇性蝕刻，以形成圖案。
在上述之自組化技術中，為了要剝離光阻遮罩，在有機聚合物層之蝕刻後，係將被處理體從電漿處理裝置之靜電夾頭脫離，從該電漿處理裝置移向其他裝置。
此外，在被處理體從靜電夾頭脫離時，通常，在電漿處理裝置之處理容器內產生氬氣等稀有氣體的電漿。係一面將被處理體曝露於該稀有氣體之電漿一面進行被處理體之除電(電中性化)，藉此而能一面降低施加於被處理體之應力，一面使該被處理體從靜電夾頭脫離。有關該除電內容，已載於下述之專利文獻1。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開平7-273093號公報
［發明所欲解決之課題］
然而，在稀有氣體之電漿中進行被處理體之除電時，在有機聚合物層會有異物附著。異物係含有基板材料，例如矽。該異物在光阻遮罩剝離後仍會以殘渣形態留存。由於有機聚合物層係作為後述嵌段共聚物層之底層，在有機聚合物層上存有殘渣之狀態下而對嵌段共聚物層進行蝕刻時，所形成之圖案將異於初期的圖案。
因此，在被處理體的處理中，希能抑制因電漿處理裝置之靜電夾頭之除電而導致之殘渣的產生。 ［解決課題之手段］
在一實施樣態中，提供被處理體之處理方法。該方法包含：(a)第1步驟，係使被處理體以靜電吸附於設置在電漿處理裝置之處理容器內之靜電夾頭；該第1步驟之被處理體係含矽之基板，包含設置在基板上之有機聚合物層、及在有機聚合物層上之光阻遮罩；(b)第2步驟，係將被處理體曝露於在處理容器內產生之第1氣體之電漿，以藉由光阻遮罩而對有機聚合物層進行蝕刻；(c)第3步驟，係在第2步驟之後，一面產生第2氣體之電漿一面使被處理體從靜電夾頭脫離；(d)第4步驟，係在第3步驟之後，使光阻遮罩剝離；(e)第5步驟，係在第4步驟之後，在被處理體上形成包含第1聚合物及第2聚合物之可自組化之嵌段共聚物層；(f)第6步驟，係將被處理體處理成，在嵌段共聚物層形成含第1聚合物之第1區域及含第2聚合物之第2區域；及(g)蝕刻步驟，係在第6步驟之後，使用電漿處理裝置以對第2區域進行蝕刻。該方法中，第2氣體係氧氣、或是原子量小於氬氣之稀有氣體與氧氣之混合氣體。
上述方法中，由於係在氧氣、或是原子量小於氬氣之稀有氣體與氧氣之電漿中，使被處理體從靜電夾頭脫離，因此，可抑制在有機聚合物層上之殘渣的產生。又，依照上述形態之方法，由於係使用殘渣量已經減少之聚合物層作為底層來形成嵌段共聚物層，因此可從該嵌段共聚物層形成高精度的圖案。
在一實施形態中，有機聚合物層可包含苯乙烯聚合物、或是苯乙烯與甲基丙烯酸甲酯之無規共聚物。 ［發明之效果］
如上述，在被處理體之處理中，可抑制因電漿處理裝置之靜電夾頭之除電導致之殘渣產生。
以下參照圖面以詳述各實施形態。再者，在各圖面中對相同或相當的部分係賦與同一符號。
圖1係一實施形態之被處理體之處理方法的流程圖。圖1所示之方法MT1，包含步驟ST1~步驟ST7。又，方法MT1包含步驟STa。圖2係以圖1所示方法之各步驟所作成之產出物之截面圖。以下參照圖1及圖2。
在圖1所示方法之處理對象、亦即被處理體(以下稱為「晶圓」)，在初期具有圖2(a)所示之截面構造。在圖2(a)所示之晶圓W，包含基板Sb、被蝕刻層EL、及有機聚合物層OL。基板Sb由例如矽所構成。被蝕刻層EL係設置在基板Sb上。被蝕刻層EL係含有矽之層。被蝕刻層EL可為例如SiN層、氧化矽層、或是含矽之光阻層。
有機聚合物層OL係設置在被蝕刻層EL上。有機聚合物層OL係由例如聚苯乙烯所構成。有機聚合物層OL之形成方式可舉例為，將聚苯乙烯之稀釋溶液以旋塗等方法塗布於被蝕刻層EL上以形成膜層，接著對於成膜後之晶圓施以熱處理以使產生架橋反應而形成之。熱處理的溫度例如為200°C。
接著，在有機聚合物OL之上塗布光阻材料。在一實施形態中的光阻材料係正型光阻。藉由微影技術對該光阻材料進行圖案化，而能如圖2(b)所示，在有機聚合物層OL上形成光阻遮罩RM1。
在方法MT1中，先對於經上述方法而製備之晶圓W進行步驟ST1(第1步驟)。在步驟ST1中，係將晶圓W搬送至電漿處理裝置內，而以靜電吸附於靜電夾頭。圖3係可供實施方法MT1之電漿處理裝置之一實施形態的概略圖。圖3所示之電漿處理裝置1，係電容耦合型的平行平板電漿處理裝置，具有大致圓筒形之處理容器10。處理容器10有接地。處理容器10的內面有施以陽極處理(陽極氧化處理)。
在處理容器10的底部，隔著陶瓷等之絕緣板12，配置有圓柱狀的晶座支持台14。在晶座支持台14之上，設有由例如鋁所構成之晶座16。
在晶座16的上面，設有用以藉靜電吸附力來保持晶圓W之靜電夾頭18。該靜電夾頭18，係將導電膜所構成之夾頭用的電極20挾於一對絕緣層或絕緣片之間。在電極20，係藉由開關24而與直流電源22成電性連接。在該電漿處理裝置1中，係藉由來自直流電源22之直流電壓，而能以靜電力將晶圓W吸附保持於靜電夾頭18。
在靜電夾頭18的周圍及晶座16上，配置有用以提昇蝕刻之面內均勻性之聚焦環26。聚焦環26可為矽製。又，在晶座16及晶座支持台14的側面，貼附著石英製(例)之圓筒狀的內壁構件28。
在晶座支持台14的內部，設有冷卻媒介室30。冷卻媒介室30係例如在晶座支持台14內呈環狀延展。在該冷卻媒介室30，係藉由安裝在外的冰水機元件透過配管32a、32b而循環供應著既定溫度的冷卻媒介cw(例如冷卻水)。在電漿處理裝置1中，係藉著控制冷卻媒介cw的溫度，而控制晶座16上之晶圓W的溫度。再者，來自導熱氣體供應機構(未圖示)之導熱氣體，例如氦氣，係透過供氣管34而供應至靜電夾頭18的上面與晶圓W的內面之間。
又，在晶座16中，與電漿產生用之第1高頻電源36、及離子引入用的第2高頻電源38，係分別透過匹配器40、42及供電棒44、46而成電性連接。
第1高頻電源36係用以產生適於電漿產生之頻率，例如40MHz之第1頻率之電力。再者，第1頻率亦可為60MHz或100MHz之類的頻率。另一方面，第2高頻電源38係用以產生較適於將電漿離子引入晶座16上之晶圓W之較低頻率，例如13MHz之第2頻率之電力。
在晶座16的上方，設有與該晶座呈平行而對向設置之上部電極48。該上部電極48的構成中包含電極板50，以及以可裝卸自如的方式支持該電極板50之電極支持體52。在電極板50中，形成有多數個氣孔50a。電極板50可由例如Si、SiC之類的半導體材料所構成。又，電極支持體52由例如鋁所構成，其表面被施以陽極處理。其等電極板50及電極支持體52，係在處理容器10的上部隔著環狀之絕緣體54而被安裝。絕緣體54可由例如鋁所構成。在該上部電極48與晶座16之間，係設定為電漿產生空間，亦即處理空間S。
在電極支持體52形成有氣體緩衝室56。又，在電極支持體52中，形成有能連通氣體緩衝室56與電極板50之氣孔50a之多數個通氣孔52a。在氣體緩衝室56，係透過供氣管58而與氣體供應源60連接。在供氣管58中，設有質流控制器(MFC)62及開閉閥64。一旦來自氣體供應源60之處理氣體被導入氣體緩衝室56後，處理氣體係以噴霧狀從電極板50之氣孔50a朝晶座16上之晶圓W而噴向處理空間S。如所示，上部電極48係兼用為對處理空間S供應處理氣體之噴頭。
在晶座16及晶座支持台14與處理容器10之側壁間所形成之環狀空間，係成為排氣空間。在該排氣空間的底部，設有處理容器10之排氣口72。排氣口72與排氣裝置76連接。排氣裝置76係具有渦輪分子泵等之真空泵，可對於處理容器10之室內，特別是處理空間S，減壓至所要的真空度。又，在處理容器10的側壁，安裝有用以開閉晶圓W之搬入搬出口78之球閥80。
控制部88具有CPU(Central Processing Unit：中央處理單元)、ROM(Read Only Memory：唯讀記憶體)、RAM(Random Access Memory：隨機存取記憶體)，CPU係根據例如儲存在RAM之各種程式而控制程序之執行。
在該電漿處理裝置1中處理晶圓W之際，係先使球閥80打開，將保持於搬送臂上之晶圓W搬入處理容器10內。又，使晶圓W被載置於靜電夾頭18上。在搬入晶圓W後，將球閥80關閉，使來自氣體供應源60之處理氣體以既定之流量及流量比被導入處理容器10內，並藉由排氣裝置76將處理容器10內之壓力減壓至設定值。又，從第1高頻電源36將高頻電力供應至晶座16，根據必要性亦可從第2高頻電源38將高頻偏壓電力供應至晶座16。藉此，從噴頭以噴霧狀導入之處理氣體將受到激發而產生電漿。藉由該電漿中的自由基、離子等活性種來處理晶圓W。
再次參照圖1及圖2。在方法MT1中，於步驟ST1將晶圓W以靜電吸附於靜電夾頭後，實施步驟ST2(第2步驟)。在步驟ST2，如圖2(c)所示，有機聚合物層OL受到蝕刻。在該步驟ST2中，於電漿處理裝置1內產生第1氣體之電漿。在步驟ST2，係藉由將晶圓W曝露於該電漿，而使得未被光阻遮罩RM1所遮蔽之區域的有機聚合物層OL受到蝕刻。
在步驟ST2使用電漿處理裝置1以實施時，係從氣體供應源60將第1氣體供應至處理容器10內，藉排氣裝置76將處理容器10內的壓力減壓至設定值。又，從第1高頻電源36將高頻電力供應至晶座16。再者，亦可依必要性，從第2高頻電源38供應高頻偏壓電力至晶座16。在步驟ST2所使用之第1氣體，係用以對有機聚合物層OL進行蝕刻之處理氣體，因此可含有氧。舉一例而言，第1氣體為氧氣(O2 氣體)。又，第1氣體亦可含氮氣及氫氣。又，第1氣體可進一步包含氖氣及氦氣。
在方法MT1中，接著實施步驟ST3(第3步驟)。在步驟ST3，為了使後述之步驟ST4(第4步驟)在其他裝置實施，而使晶圓W自靜電夾頭脫離。在該步驟ST3，係產生第2氣體之電漿。第2氣體係氧氣(O2 氣體)、或是氧氣與原子量小於氬之稀有氣體(例如氦氣或氖氣)的混合氣體。在步驟ST3，係一面使晶圓W曝露於第2氣體之電漿一面使該晶圓W脫離。藉此，可使晶圓W除電，降低脫離時施加於晶圓W的應力。
在步驟ST3係使用電漿處理裝置1以實施時，係從氣體供應源60將第2氣體供應至處理容器10內，藉排氣裝置76以將處理容器10內的壓力減壓至設定值。又，從第1高頻電源36將高頻電力供應至晶座16。再者，在步驟ST3，並未將第2高頻電源38之高頻偏壓電力供應至晶座16。又，在步驟ST3中，係停止了對靜電夾頭18之直流電壓的施加。藉此，可使晶圓W除電，使晶圓W從靜電夾頭18脫離。
在方法MT1中，接著係將晶圓W搬送至有別於電漿處理裝置之其他裝置，在該其他裝置實施步驟ST4。步驟ST4中，係如圖2(d)所示，使光阻遮罩RM1受到剝離。光阻遮罩RM1之剝離，舉例而言，可使用乙酸丁酯及二甲基亞碸(DMSO)溶媒等強鹼性溶液。
在方法MT1中，接著實施步驟STa。在步驟STa，如圖2(e)所示般的形成中性膜NL。中性膜NL係設置在有機聚合物層OL的開口內，且在被蝕刻層EL上。該中性膜NL，例如為苯乙烯與甲基丙烯酸甲酯之共聚物。中性膜NL之形成，係將原材料以旋塗等方法塗布於晶圓W上，接著對於塗布有原材料之晶圓W實施熱處理，之後，去除所形成之膜的多餘部分。再者，熱處理的溫度例如為200°C。又，所形成之膜的多餘部分，可藉由例如甲苯予以去除。
在方法MT1中，接著實施步驟ST5(第5步驟)。在步驟ST5，得到圖2(f)所示般的產出物。在第5步驟ST5中，係在有機聚合物層OL及中性膜NL上形成嵌段共聚物層。嵌段共聚物為自組化(Self-Assembled)嵌段共聚物，包含第1聚合物及第2聚合物。嵌段共聚物可舉例為聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)。PS-b-PMMA包含聚苯乙烯(PS)作為第1聚合物，包含聚甲基丙烯酸甲酯(PMMA)作為第2聚合物。嵌段共聚物層可藉由例如旋塗等各種方法來形成。
在方法MT1中，接著實施步驟ST6(第6步驟)。在該步驟ST6係用以進行嵌段共聚物層之自組化的相分離之處理。藉此，如圖5(f)所示，乃形成嵌段共聚物層BCL的相分離。在一實施形態中，由於第1聚合物(PS)的長度與第2聚合物(PMMA)的長度大致相同，二個聚合物的相互作用(斥力)亦大致相同，因此，第1聚合物(PS)與第2聚合物(PMMA)遂進行自組化而相分離成為線狀。因此，如圖2(f)所示，第1聚合物(PS)乃形成線狀之第1區域R1，而在第1區域間，第2聚合物(PMMA)形成線狀之第2區域R2。又，有機聚合物層OL被稱為非極性膜，與聚苯乙烯(PS)有良好的相性。因之，第1區域R1具有在有機聚合物層OL上形成之傾向。再者，相分離時之熱處理溫度，例如在200°C~300°C範圍內之溫度。
最後，在方法MT1中實施步驟ST7(第7步驟)。步驟ST7中，係將晶圓W曝露於處理氣體之電漿，藉以使第2區域R2受到選擇性蝕刻。又，在步驟ST7，在第2區域R2正下方之中性膜NL亦受到蝕刻。藉此，圖2(g)所示之圖案乃形成於被蝕刻層EL上。
使用電漿處理裝置1以進行步驟ST7時，係從氣體供應源60將處理氣體供應至處理容器10內，藉排氣裝置76將處理容器10內的壓力減壓至設定值。又，從第1高頻電源36將高頻電力供應至晶座16。再者，在步驟ST7，亦可依必要性，從第2高頻電源38將高頻偏壓電力供應至晶座16。在步驟ST7中所使用之處理氣體，係用以蝕刻包含第2聚合物(PMMA)之第2區域R2及其正下方之中性膜NL，因此可含有氧氣。又，該處理氣體可為氬氣之類的稀有氣體，或是進一步包含氮之類的具惰性之氣體。
若根據上述方法MT1，在步驟ST3之晶圓W脫離時係使晶圓W曝露於第2氣體之電漿，藉此而使晶圓W除電。該第2氣體係氧氣、或是氧氣與原子量小於氬之稀有氣體的混合氣體。如上述，一面將晶圓W曝露於第2氣體之電漿一面使其除電，相較於原子量較大、如氬氣之類的稀有氣體的電漿，較能抑制對於被蝕刻層EL的損害。因此，若依照方法MT1，可抑制在除電時來自被蝕刻層EL之異物附著於有機聚合物層OL上。因此，依照方法MT1，可抑制在有機聚合物層OL上產生殘渣。又，由於係以殘渣量已經降低之有機聚合物層OL作為底層來形成嵌段共聚物層BCL，因此，可從該嵌段共聚物層BCL高精度的形成圖案。
以下說明另一實施形態。圖4係另一實施形態之被處理體之處理方法的流程圖。圖5係藉圖4所示方法之各步驟所作成之產出物的截面圖。
圖4所示方法MT2之處理對象、即晶圓W2，在初期具有圖5(a)所示之截面構造。具體而言，晶圓W2包含基板Sb、被蝕刻層EL、及有機聚合物層OL2。基板Sb及被蝕刻層EL，與晶圓W之基板Sb及被蝕刻層EL各是相同的基板及被蝕刻層。有機聚合物層OL2係設置在被蝕刻層EL上。有機聚合物層OL2係由與晶圓W之中性膜NL相同的材料所構成。有機聚合物層OL2的形成方法，與中性膜NL的形成方法相同。
接著在有機聚合物層OL2之上塗布光阻材料。光阻材料例如為負型光阻。對該光阻材料以微影技術施以圖案化，藉此，如圖5(b)所示，在有機聚合物層OL 2上形成光阻遮罩RM2。
在方法MT2中，以上述方式而製備之晶圓W2，在步驟ST1被靜電吸附於電漿處理裝置之靜電夾頭。該步驟ST1與方法MT1之步驟ST1相同，可使用電漿處理裝置1實施之。
接著，在方法MT2中實施步驟ST2(第2步驟)。在該步驟ST2，有機聚合物層OL2受到蝕刻，晶圓W２成為圖5(c)所示狀態。再者，步驟ST2之蝕刻的處理條件，與方法MT1之步驟ST2的處理條件相同。接著，在方法MT2中，與方法MT1相同的實施步驟ST3，將晶圓W2從靜電夾頭脫離，搬送至其他裝置。
又，在方法MT2中，與方法MT1同樣地實施步驟ST4，使光阻遮罩RM2受到剝離。在方法MT2的步驟ST4中，光阻遮罩RM2的剝離，例如可使用氫氧化四甲銨的2.38%水溶液、或是二甲基亞碸溶媒之強鹼性溶液。
在方法MT2中，接著實施步驟STb。在步驟ST6中形成聚苯乙烯層PSL。具體而言，在步驟STb，係將原材料以旋塗等方法塗布於被蝕刻層EL及有機聚合物層OL2上。接著對晶圓W2實施熱處理。熱處理的溫度例如為200°C。藉此，晶圓W2成為圖5(e)所示狀態。繼而，去除聚苯乙烯層PSL之多餘部分。藉此，晶圓W2成為圖5(f)所示狀態。再者，聚苯乙烯層PSL之多餘部分的去除，可使用例如甲苯。
接著，在方法MT2中，對於圖5(f)所示之晶圓W2上實施步驟ST5。繼而，在方法MT2，於步驟ST5之後實施ST6，在步驟ST6之後形成步驟ST7。方法MT2之步驟ST5、步驟ST6、及步驟ST7，與方法MT1之步驟ST5、ST6、及步驟ST7相同。
該方法MT2，同樣是在步驟ST3之晶圓W2之脫離時，將晶圓W曝露於第2氣體之電漿，藉此而使晶圓W除電。因此，依照方法MT2，可抑制在有機聚合物層OL2上產生殘渣。又，由於係以殘渣量已經減少之有機聚合物層OL2作為底層來形成嵌段共聚物層BCL，因而能從該嵌段共聚物層BCL高精度的形成圖案。
以上雖已說明實施形態，但其並不侷限於上述實施形態而能有各種形態之構成方式。例如，電漿處理裝置並不侷限於電容耦合型之電漿處理裝置。例如，在其等之步驟中，可使用誘導耦合型之電漿處理裝置，亦可使用以微波之類的表面波作為電漿源之電漿處理裝置。
1‧‧‧電漿處理裝置
10‧‧‧處理容器
12‧‧‧絕緣板
14‧‧‧晶座支持台
16‧‧‧晶座
18‧‧‧靜電夾頭
20‧‧‧電極
22‧‧‧直流電源
24‧‧‧開關
26‧‧‧聚焦環
28‧‧‧內壁構件
30‧‧‧冷卻媒介室
32a、32b‧‧‧配管
34‧‧‧供氣管
36‧‧‧第1高頻電源
38‧‧‧第2高頻電源
40、42‧‧‧匹配器
44、46‧‧‧供電棒
48‧‧‧上部電極
50‧‧‧電極板
50a‧‧‧氣孔
52‧‧‧電極支持體
52a‧‧‧通氣孔
54‧‧‧絕緣體
56‧‧‧氣體緩衝室
58‧‧‧供氣管
60‧‧‧氣體供應源
62‧‧‧質流控制器(MFC)
64‧‧‧開閉閥
72‧‧‧排氣口
76‧‧‧排氣裝置
78‧‧‧開閉晶圓W之搬入搬出口
80‧‧‧球閥
88‧‧‧控制器
BCL‧‧‧嵌段共聚物層
cw‧‧‧冷卻媒介
EL‧‧‧被蝕刻層
MT1‧‧‧一實施形態之被處理體之處理方法
NL‧‧‧中性膜
OL‧‧‧有機聚合物層
OL2‧‧‧有機聚合物層
PSL‧‧‧聚苯乙烯層
R1‧‧‧第1區域
R2‧‧‧第2區域
RM1、RM2‧‧‧光阻遮罩
S‧‧‧處理空間
Sb‧‧‧基板
ST1～ST7、STa‧‧‧步驟
W‧‧‧晶圓
W2‧‧‧晶圓
［圖1］係一實施形態之被處理體之處理方法之流程圖。 ［圖2］(a)~(g)係以圖1所示方法之各步驟所作成之產出物之截面圖。 ［圖3］係電漿處理裝置之一實施形態之概略圖。 ［圖4］係另一實施形態之被處理體之處理方法之流程圖。 ［圖5］(a)~(g)係以圖4所示方法之各步驟所作成之產出物之截面圖。
MT1‧‧‧一實施形態之被處理體之處理方法
ST1~ST7、STa‧‧‧步驟

Claims (2)

  1. 一種被處理體之處理方法，包含： 第1步驟，係將被處理體以靜電吸附於設置在電漿處理裝置之處理容器內之靜電夾頭；該被處理體係含矽之基板，具有設於該基板上之有機聚合物層，以及在該有機聚合物層上之光阻遮罩； 第2步驟，係將該被處理體曝露於在該處理容器內產生之第1氣體之電漿，以藉由該光阻遮罩對該有機聚合物層進行蝕刻； 第3步驟，係在該第2步驟之後，一面在該處理容器內產生第2氣體之電漿，一面使該被處理體從靜電夾頭脫離； 第4步驟，係在該第3步驟之後，將該光阻遮罩剝離； 第5步驟，係在該第4步驟之後，在該被處理體上形成包含第1聚合物及第2聚合物之可自組化的嵌段共聚物層； 第6步驟，係將該被處理體處理成：在該嵌段共聚物層形成包含該第1聚合物之第1區域及包含該第2聚合物之第2區域；及 第7步驟，係在該第6步驟之後，使用該電漿處理裝置對該第2區域進行蝕刻； 該第2氣體係氧氣、或是原子量小於氬氣之稀有氣體與氧氣之混合氣體。
  2. 如申請專利範圍第1項之被處理體之處理方法，其中該有機聚合物層包含聚苯乙烯、或聚苯乙烯與聚甲基丙烯酸甲酯之無規共聚物。
TW104105529A 2014-02-25 2015-02-17 被處理體之處理方法 TWI628711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014034050A JP6234271B2 (ja) 2014-02-25 2014-02-25 被処理体を処理する方法
JP2014-034050 2014-02-25

Publications (2)

Publication Number Publication Date
TW201539572A true TW201539572A (zh) 2015-10-16
TWI628711B TWI628711B (zh) 2018-07-01

Family

ID=54008651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105529A TWI628711B (zh) 2014-02-25 2015-02-17 被處理體之處理方法

Country Status (6)

Country Link
US (1) US9911621B2 (zh)
JP (1) JP6234271B2 (zh)
KR (1) KR102330411B1 (zh)
SG (1) SG11201606375QA (zh)
TW (1) TWI628711B (zh)
WO (1) WO2015129322A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI656968B (zh) * 2016-11-30 2019-04-21 南韓商Ｌｇ化學股份有限公司 層積物

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651697B1 (ko) * 2015-09-07 2024-03-27 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
JP6346132B2 (ja) * 2015-09-11 2018-06-20 株式会社東芝 パターン形成方法
WO2018044727A1 (en) * 2016-08-29 2018-03-08 Tokyo Electron Limited Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures
JP6458174B1 (ja) * 2018-01-12 2019-01-23 デクセリアルズ株式会社 パターン形成方法及び偏光板の製造方法
JP7389845B2 (ja) * 2022-04-18 2023-11-30 セメス カンパニー，リミテッド 基板処理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279487A (ja) * 1993-05-20 1996-10-22 Hitachi Ltd プラズマ処理方法
JP3360404B2 (ja) 1994-04-01 2002-12-24 ソニー株式会社 プラズマエッチング方法
US5869401A (en) * 1996-12-20 1999-02-09 Lam Research Corporation Plasma-enhanced flash process
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
TW527646B (en) * 2001-07-24 2003-04-11 United Microelectronics Corp Method for pre-cleaning residual polymer
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
US20030236004A1 (en) * 2002-06-24 2003-12-25 Applied Materials, Inc. Dechucking with N2/O2 plasma
US20050066994A1 (en) * 2003-09-30 2005-03-31 Biles Peter John Methods for cleaning processing chambers
JP2007027816A (ja) * 2005-07-12 2007-02-01 Ricoh Co Ltd 符号化処理装置および方法、並びにプログラムおよび記録媒体
EP2034296B1 (en) * 2007-09-07 2012-09-26 Imec Quantification of hydrophobic and hydrophilic properties of materials
JP2010040822A (ja) 2008-08-06 2010-02-18 Tokyo Electron Ltd 静電吸着装置の除電処理方法、基板処理装置、及び記憶媒体
US8525139B2 (en) * 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
JP5284300B2 (ja) 2010-03-10 2013-09-11 株式会社東芝 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
WO2012084558A1 (en) * 2010-12-23 2012-06-28 Asml Netherlands B.V. Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US8832916B2 (en) * 2011-07-12 2014-09-16 Lam Research Corporation Methods of dechucking and system thereof
US8691925B2 (en) * 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US8975009B2 (en) * 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI656968B (zh) * 2016-11-30 2019-04-21 南韓商Ｌｇ化學股份有限公司 層積物
US11174360B2 (en) 2016-11-30 2021-11-16 Lg Chem, Ltd. Laminate for patterned substrates
US11732098B2 (en) 2016-11-30 2023-08-22 Lg Chem, Ltd. Laminate for patterned substrates

Also Published As

Publication number Publication date
TWI628711B (zh) 2018-07-01
US20170148641A1 (en) 2017-05-25
KR20160125950A (ko) 2016-11-01
US9911621B2 (en) 2018-03-06
JP2015159233A (ja) 2015-09-03
WO2015129322A1 (ja) 2015-09-03
JP6234271B2 (ja) 2017-11-22
KR102330411B1 (ko) 2021-11-23
SG11201606375QA (en) 2016-09-29

Similar Documents

Publication Publication Date Title
TW201539572A (zh) 被處理體之處理方法
TWI624902B (zh) Modification method of electrostatic fixture and plasma processing device
KR101744625B1 (ko) 에칭 방법
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
KR101916459B1 (ko) 플라즈마 에칭 방법 및 기억 매체
US10763123B2 (en) Method for processing workpiece
EP3048638A1 (en) Etching method
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
KR20160149151A (ko) 플라즈마 처리 방법
TW201909272A (zh) 電漿處理裝置之洗淨方法
TW201940257A (zh) 清潔方法及處理裝置
JP2010199475A (ja) プラズマ処理装置のクリーニング方法及び記憶媒体
JP2009239062A (ja) プラズマ処理装置および方法
JP2010263244A (ja) プラズマ処理方法
TW201534762A (zh) 電漿處理方法及電漿處理裝置
JP2016032028A (ja) プラズマ処理装置及びプラズマ処理方法
JP6204881B2 (ja) 被処理体を処理する方法
US11367590B2 (en) Plasma processing method and plasma processing apparatus
TW201729285A (zh) 蝕刻方法
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
TWI850243B (zh) 電漿處理方法及電漿處理裝置
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体