JP2011187787A - 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法 - Google Patents

半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2011187787A
JP2011187787A JP2010052809A JP2010052809A JP2011187787A JP 2011187787 A JP2011187787 A JP 2011187787A JP 2010052809 A JP2010052809 A JP 2010052809A JP 2010052809 A JP2010052809 A JP 2010052809A JP 2011187787 A JP2011187787 A JP 2011187787A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
metal electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010052809A
Other languages
English (en)
Other versions
JP5284300B2 (ja
Inventor
Akira Fujimoto
本 明 藤
Ryota Kitagawa
川 良 太 北
Eishi Tsutsumi
栄 史 堤
Kouji Asakawa
川 鋼 児 浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010052809A priority Critical patent/JP5284300B2/ja
Priority to TW099130066A priority patent/TWI481076B/zh
Priority to CN201010520326.9A priority patent/CN102194954B/zh
Priority to US12/876,318 priority patent/US8680549B2/en
Priority to KR1020100092875A priority patent/KR101265911B1/ko
Publication of JP2011187787A publication Critical patent/JP2011187787A/ja
Priority to KR1020130025061A priority patent/KR101388832B1/ko
Application granted granted Critical
Publication of JP5284300B2 publication Critical patent/JP5284300B2/ja
Priority to US14/168,030 priority patent/US9040324B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract


【課題】改善された輝度特性を有する半導体発光素子、およびそれを用いた照明装置、ならびにその半導体素子の製造方法の提供。
【解決手段】化合物半導体層と、その上に形成された複数の開口部を有する金属電極層と、さらにその上に形成された特定の光取り出し層を具備する半導体発光素子。金属電極層は特定の大きさの開口部を有している。また、光取り出し層は、金属電極層を被覆する20〜70nmの厚さのもの、または表面に凹凸構造が形成されており、金属電極層の表面から凸部頂点までの高さが200nm以上700nm以下のものとされる。
【選択図】図1

Description

本発明は、開口部を含む金属電極を備えた半導体発光素子に関するものである。
昨今、画像表示装置や照明装置に半導体発光素子を用いることが検討されている。このような半導体発光素子は、基本的に半導体層の両面に電極が設けられ、電極間に電流を流すことによって発光させるものである。一般的な半導体発光素子は、半導体層の表面にオーミック接触したパッド電極を具備している。このパッド電極に電流を流すことによって、そのパッド電極の周辺部から発光が認められる。ここで、照明装置などでは比較的大きな発光素子が望まれるが、パッド電極を大きくしても、それに応じて発光部分の面積を広くするができないのが一般的である。このため、パッド電極から半導体層表面に沿って伸びた細線電極を追加して、発光部分の面積を広くする工夫がなされている。しかしながら、細線電極を多くすれば電極構造が複雑になるという問題点もある。
一方、半導体発光素子を照明装置に用いることを意図した場合、その発光強度を上げるためのもう一つの方法として、素子に流す電流を多くすることも考えられる。しかし、従来のパッド電極を具備した半導体発光素子は、電流を大きくしていくとある電流値でピークを持ち、それ以上電流を大きくしても輝度は低下するという特性を示すのが一般的である。ある電流量を超えたときに輝度が低下する大きな原因は、半導体発光素子内部に多くの電流を流したことにより熱が発生し、その熱を十分に放熱できないことが大きな原因である。そのため、従来の半導体発光素子において、高輝度化を可能にするためには半導体発光素子の冷却を十分に行うことが好ましい。このために半導体発光素子直下に放熱性のよい基板を設けることも考えられているが、現状では発熱部分と基板との距離があるため、十分な効果を得ることができていない。
なお、半導体素子に用いることができる電極として、開口部を具備した金属電極が検討されている(特許文献1)。この電極は、液晶表示装置などに用いることを意図して研究されたものであるが、本発明者らは照明などに用いることのできる半導体発光素子への応用も検討した。すなわち、半導体発光素子の発光表面全面に金属電極層を形成し、その金属電極に微細な開口を形成した。このように発光表面全面に金属電極層を設けることにより、半導体発光素子内部から発生する熱をその金属電極を介して十分に放熱することが可能となり、多くの電流を半導体発光素子に流しても輝度は低下することなく、電流増加とともにより高い輝度を達成することができることがわかった。また、金属電極を発光表面全面に形成することにより、半導体発光素子自体の直列抵抗を下げ、順方向電圧を低下させることが可能となる。そのことから半導体発光素子内部で発生する熱も少なくなり、半導体発光素子の高輝度化に有利であった。
しかしながら、全面に微細な開口を有する金属電極を形成するため、金属部分での反射が大きく、必ずしも発光表面での透過率が高いわけではないので、より高い輝度を得るためには改良の余地があることがわかった。
特開2009−076361号公報
Jpn. J. Appl. Phys. Vol. 41 (2002) pp. L 1431-L 1433
本発明は、照明装置に用いるような大型の半導体発光素子において、より輝度の高い半導体発光素子を提供するものである。
本発明による第一の実施態様による半導体発光素子は、
結晶基板と、
前記結晶基板の一方の面に形成された化合物半導体層と、
前記化合物半導体層の上に形成された、膜厚が10nm以上50nm以下である金属電極層と、
前記金属電極層の上に形成された光取り出し層と、
前記結晶基板の反対側面に形成された対抗電極と
を具備する半導体発光素子であって、
前記金属電極層が、
任意の2点間が切れ目無く連続した金属部位と
前記金属電極層を貫通し、円相当平均直径が10nm以上5μm未満である複数の開口部を有しており、
前記光取り出し層が、
前記金属電極層の金属部位を少なくとも部分的に被覆しており、
20nm以上120nm以下の膜厚を有している
ことを特徴とするものである。
また、本発明による第二の実施態様による半導体発光素子は、
結晶基板と、
前記結晶基板の一方の面に形成された化合物半導体層と、
前記化合物半導体層の上に形成された、膜厚が10nm以上50nm以下である金属電極層と、
前記金属電極層の上に形成された、微細な凹凸構造を有する光取り出し層をと、
前記結晶基板の反対側面に形成された対抗電極と
を具備する半導体発光素子であって、
前記金属電極層が、
任意の2点間が切れ目無く連続した金属部位と
前記金属電極層を貫通し、円相当平均直径が10nm以上5μm未満である複数の開口部を有しており、
前記光取り出し層が、
前記金属電極層の金属部位を少なくとも部分的に被覆しており、
前記光取り出し層の凸部頂点間隔が100nm以上600nm以下であり、前記金属電極層の表面から凸部頂点までの高さが200nm以上700nm以下である
ことを特徴とするものである。
また、本発明による照明装置は、前記の半導体発光素子を具備してなることを特徴とするものである。
また、本発明による第一の半導体発光素子の製造方法は、前記のいずれかの半導体発光素子を製造するためのものであり、
結晶基板上に化合物半導体層を形成させる工程と、
前記化合物半導体層の上に金属電極層を形成させる工程と、
前記金属電極層の上に光取り出し層を形成させる工程と、
前記結晶基板の前記化合物半導体層と反対側面に対向電極層を形成させる工程とを含み、前記金属電極層を形成させる工程が、
金属薄膜層を形成させる工程と、
前記金属薄膜層の少なくとも一部の表面にブロックコポリマーを含む組成物を塗布してブロックコポリマー膜を形成させる工程と、
前記ブロックコポリマーの相分離を起こさせることでドット状のミクロドメインを生成させる工程と、
前記ミクロドメインのパターンをエッチングマスクとして前記金属薄膜をエッチングして開口部を有する前記金属電極層を形成させる工程と、
を含むことを特徴とするものである。
また、本発明による第二の半導体発光素子の製造方法は、前記のいずれかの半導体発光素子を製造するためのものであり、
結晶基板上に化合物半導体層を形成させる工程と、
前記化合物半導体層の上に金属電極層を形成させる工程と
前記金属電極層の上に光取り出し層を形成させる工程と、
前記結晶基板の前記化合物半導体層と反対側面に対向電極層を形成させる工程とを含み、前記金属電極層を形成させる工程が、
金属薄膜層を形成させる工程と、
形成させようとする金属電極層の形状に対応した微細凹凸パターンを表面に有するスタンパーを準備する工程と、
前記金属薄膜層の少なくとも一部に前記スタンパーを利用してレジストパターンを転写する工程と、
前記レジストパターンをエッチングマスクとして前記金属薄膜層に開口部を形成させる工程と、
を含むことを特徴とするものである。
本発明による半導体発光素子は、発光表面全面に微細な開口を含む金属電極上へ特定の光取り出し層を形成することにより、金属電極層での反射による光取り出し効率の低下が抑制されたものである。すなわち、本発明によれば、半導体発光素子により多くの電流を流してより輝度が高い半導体発光素子、およびそれを用いた照明装置が提供される。
本発明による第一の実施態様による半導体素子(A)および第二の実施態様による半導体素子(B)の断面図、および金属電極層の構造を示す上面図(C)。 実施例1の半導体素子の製造方法を説明するための概念図。 半導体素子の電圧−電流特性を示すグラフ。 半導体素子の電流−電力特性を示すグラフ。 実施例2の半導体素子の製造方法を説明するための概念図。 実施例10の半導体素子の製造方法を説明するための概念図。 実施例11の半導体素子の製造方法を説明するための概念図。 実施例12の半導体素子の製造方法を説明するための概念図。 実施例13の半導体素子の製造方法を説明するための概念図。 実施例14の半導体素子の製造方法を説明するための概念図。 実施例15の半導体素子の製造方法を説明するための概念図。 実施例16の半導体素子の製造方法を説明するための概念図。 実施例17の半導体素子の製造方法を説明するための概念図。 実施例18の半導体素子の製造方法を説明するための概念図。 実施例19の半導体素子の製造方法を説明するための概念図。
以下、本発明の実施の形態について、詳細に説明する。
本発明における金属電極層の材料となる金属は、十分な導電性および熱伝導性を有しているものであれば特に限定されず、一般的に電極として用いられる任意の金属を用いることができる。しかし、吸収損失の観点からAg、またはAuがベースとした金属であることが好ましく、例えば、これらの含有率が90重量%以上であることが好ましい。また、オーミック性、密着性、耐熱性確保の点からAl、Zn、Zr、Si、Ge、Pt、Rh、Ni、Pd、Cu、Sn、C、Mg、Cr、Te、Se、およびTiから選択される少なくとも一つの金属をさらに含むことが好ましい。
本発明による半導体素子の金属電極層は、その層を貫通する複数の開口部を有している。本発明における金属電極層は、面積を比較的大きくすることができるので高い放熱性を達成することができ、半導体発光素子の温度上昇を抑制することができる。さらに、金属電極層に設けられた開口部のサイズや配置などを調整することによっても温度上昇を抑制することができる。すなわち開口部のサイズや配置などを調整し、半導体発光素子の順方向の電圧を低下させることによって直列抵抗を低下させ、発熱自体を減少させることができるのである。このような効果を実現するためには、開口部を有する金属電極層から化合物半導体層に対して全面に均一に電流を流すことが好ましい。化合物半導体層に均一に電流を流すためには開口部の大きさ、開口部の中心間隔を制御することが必要である。シミュレーション等の計算による検討を行うと、電流が流れる範囲は、電流を流す半導体層のドーピング濃度等にも依存するが、金属電極層端からおおよそ5μmまでの範囲である。すなわち、円相当平均直径がそれ以上であると電流が流れない範囲が生じて、直列抵抗を下げることが出来ず順方向電圧を下げることが出来ない。実際に、間隔が5μm以上であるメッシュ構造を有する金属電極を具備した半導体発光素子においては特に、順方向電圧が低下したという報告は無い(非特許文献1参照)。そのため、円相当平均直径の上限は5μm以下、好ましくは1μm以下である。一方、下限に関しては抵抗値の観点からは特に制約は無いが、作製の容易性の観点から円相当平均直径は一般に10nm以上、好ましくは30nm以上である。なお、ここで円相当平均直径は、開口部の面積を基準として
2×(面積/π)1/2
で表されるものであり、開口部が円形である場合には、その直径に相当するものである。
なお、本発明における金属電極層の金属部位の任意の2点間は切れ目無く連続していることが必要である。これは前記した通り、抵抗値を低く保つという観点から重要である。また、発光素子として化合物半導体層全体から発光を得るためにも、金属部位が連続していることは重要である。このように金属電極層の抵抗値の観点からは、金属電極層のシート抵抗が10Ω/□以下であることが好ましく、5Ω/□以下であることがより好ましい。面抵抗が小さいほど発熱が小さく、本発明の効果がより顕著となる。
また、一般的に半導体層上に金属電極を形成させるためには、半導体層上に金属層を形成させ、その後、金属層と半導体層との界面に熱処理によりドーパントをドーピングしてオーミック接触を形成させるのが一般的である。例えば、一般的な赤色発光素子の場合の電極形成方法は、GaAs、GaP等の化合物半導体層へAu/Au−Zn(ドーパント、p層の場合)の積層構造を形成した後、熱処理を行うことにより金属−半導体層界面へZnのドーピングを行い、オーミック接触を実現している。本発明においても、同様にして金属層を形成させ、さらに後述する方法によって金属層に開口部を形成させることによって金属電極層を形成させることができる。ここで金属電極層の厚さが薄すぎるとドーパントの量が少なくなりドーピングが不十分となり、その結果十分なオーミック接触が実現できず、抵抗値が上昇してしまう傾向にある。実験により調べた結果、十分なオーミック接触を実現するためには、金属電極層の厚さは10nm以上であることが必要であり、30nm以上であることが好ましいことがわかった。一方、金属電極層の厚さの上限は、抵抗値の観点からは特に制限は無いが、透過率を確保する点から、50nm以下であることが好ましい。
同じであるが大きいチップ 上記のような微細な開口を有する金属電極層により、本発明による半導体発光素子は優れた電気的特性、および温度特性を有する。しかし、発光層の表面に透過率が比較的低い金属層存在するため、発光層からの光を十分に取り出すことが難しい。このために、半導体発光素子の輝度を高くするためには、金属電極層を透過する光量を増大させることが望まれる。
金属電極層を透過させる光量を増大させるための方法として、金属電極層上に光取り出し層を形成することが挙げられる。この光取り出し層は透過率の高い誘電体膜、または導電膜であることが要求される。ここで、発光層から放射される光の波長における光取り出し層の透過率は50%以上であることが好ましく、60%以上であることがより好ましい。発光層の表面に存在する電流拡散層の屈折率よりも高い屈折率を有する光取り出し層を形成することにより反射損失の低減が可能となる。具体的には屈折率は1.8以上であることが好ましい。半導体素子は最終的に屈折率が1.5前後の樹脂によって封止されるのが一般的であるため、光取出し層の屈折率がそれより低いと改善効果が十分表れないことがある。また、屈折率は2.5以下であることが好ましい。屈折率が大きすぎると、屈折率が1.5前後の樹脂によって封止されたときに、光取り出し層と封止樹脂との屈折率差が大きくなり、改善効果が小さくなる傾向にあり、光取り出し層の膜厚を調整することが必要となる場合もある。また、実用的に存在する高誘電体材料の屈折率の上限は2.5程度であるため、屈折率がそれ以上の材料を用いることは困難である。光取り出し層の材料として上記を満たすものとして、SiN、SiON、Ta、TiO、ZnS、ZrO、Y、ITO、Ce、ZnOなどが上げられる。
また、光取り出し層の膜厚は、20nm以上120nm以下とされる。膜厚が20nm未満であると膜厚が薄いため改善効果が十分表れない傾向にある。また、膜厚が適切でないと発光波長での反射損失を低減する効果が小さくなる傾向にあるので、そのことを考慮に入れると膜厚が120nm以下であることが必要となる。この光取り出し層は、金属電極層の表面を完全に被覆している必要はなく、部分的に、または一部分だけを被覆していてもよい。すなわち、この光取り出し層は金属電極層と光取り出し層との界面における屈折率の差を利用して、金属電極層を透過する光量を増大させるので、金属電極層の金属部位の少なくとも一部が被覆されていることで効果が発現する。したがって、開口部は全く被覆されていなくても効果はほとんど変わらない。なお、本発明において、光取り出し層の厚さとは、特に断らない限り、金属電極層が接している化合物半導体層またはコンタクト層の表面から、光取り出し層の表面までの厚さをさすものとする。すなわち、金属電極層の表面上に存在する層の厚さ、すなわち金属電極層の表面から光取り出し層表面までの厚さではない。したがって、本願発明において、光取り出し層の厚さは、金属電極層の厚さよりも薄いことはない。
金属電極層を透過させる光量を増大させるためのもう一つの方法として、金属電極層上へ微細な凹凸構造を有する光取り出し層を設けることが挙げられる。このような微細な凹凸構造によって、反射防止効果と回折効果とが得られ、それらにより金属電極層と光取り出し層との界面における反射損失を低減させることができる。この結果、金属電極層を透過する光量を向上させることが可能となる。このような効果を得るためには、凹凸構造の凸部頂点間隔が100nm以上600nm以下であり、凸部の高さが金属電極層の金属部上から200nm以上700nm以下である必要がある。また、凹凸構造の凸部と凹部との高さの差は特に限定されないが、一般に200〜700nm、好ましくは300〜700nmとされる。
本発明の一実施形態にかかる半導体発光素子の構造を表わす断面図は図1に示す通りである。
図1(A)に示された、本発明の第一の実施態様による半導体発光素子100Aは、例えばn型のGaAsからなる基板101を具備するものである。この基板上に、例えばn型InAlPクラッド層、InGaP活性層、およびp型InAlPクラッド層などを含むヘテロ構造部102が形成され、その上に例えばp型のInGaAlPからなる電流拡散層103が形成されている。なお、これらの化合物半導体層の構成はこれに限定されるものではなく、必要に応じて任意の構成とすることができる。電流拡散層上面全てに開口部を有するp側Au/Au−Znの金属電極層が形成されている。そして、開口部を有する金属電極層と電流拡散層の間にはオーミックコンタクトを取るためのGaAsコンタクト層104が薄く形成されている。特に電流拡散層が多元素からなる層である場合、例えばInGaAlP、AlGaAsのような3元以上の元素からなる層である場合、このようなコンタクト層が無いと、その上に形成される金属電極層105が十分にオーミック接触しにくくなる。ここで、コンタクト層の材料として用いられる材料は、コンタクト層の両側に隣接する半導体層を形成する半導体や金属電極層を形成する金属の種類により異なるが、一般的にはGaAs、またはGaPなどが好ましい。そして、この金属電極層105は、この層を貫通する複数の開口部を有している。図1(C)は、金属電極層105の上面図である。図1(C)に示された金属電極層は、連続した金属部105Xに開口部105Yが形成されている。ここで図においては開口部105Yの大きさおよび配置がランダムになっているが、これに限定されるものではない。必要に応じて開口部の大きさが揃っていてもよいし、また開口部が規則的に配置されていてもよい。
その開口部が形成された金属電極層105上に光取り出し層106Aが形成されている。光取り出し層としては、例えばZnS膜(屈折率2.3)が20nm以上70nmの厚さで形成されている。ZnSは400nmの波長程度まで実質的に吸収はないため、紫外光を除く半導体素子の発光波長に対して透明である。
基板の裏面側には、例えばAuからなるn側対向電極107が形成されている。そして活性層における発光は、電流拡散層全面から取り出されるようになっている。
また、図1(B)は、本発明の第二の実施態様による半導体発光素子100Bの断面図である。この半導体素子においては、第一の半導体発光素子とは光取り出し層の形状が異なっている、すなわちその開口部が形成された金属電極層105上にZnS膜(屈折率2.3)を200nm以上500nm以下の厚さで形成され、さらにその表面の一部を削り取られることによって、形成されている。この結果、その光取り出し層106Bに微細な凹凸構造を形成したものとなっている。
このような半導体発光素子は任意の方法により製造することができる。ここで、本発明による半導体発光素子は金属電極層と光取り出し層とに大きな特徴を有している。このため、本発明による半導体発光素子の製造方法において、金属電極層および微細凹凸構造を有する光取り出し層の形成には特定の方法を用いることが好ましい。一方で化合物半導体層や対向電極等の形成、光取り出し層の形成方法は従来知られている任意の方法を組み合わせて用いることができる。
本発明による半導体発光素子の金属電極層への微細な開口の製造方法には、以下の(A)〜(D)の方法が挙げられる。
(A)ブロックコポリマーの自己組織化を利用する方法
本発明による半導体発光素子の製造方法のひとつは、ブロックコポリマーの自己組織化による相分離を利用するものである。その方法は、
結晶基板上に化合物半導体層を形成させる工程と
前記化合物半導体層の光取り出し面側に金属電極層を形成させる工程と
前記結晶基板の光取り出し面と反対側面に対向電極層を形成させる工程とを含み、前記金属電極層を形成させる工程が、
金属薄膜層を形成させる工程と、
前記金属薄膜層の少なくとも一部の表面にブロックコポリマーを含む組成物を塗布してブロックコポリマー膜を形成させる工程と、
前記ブロックコポリマーの相分離を起こさせることでドット状のミクロドメインを生成させる工程と、
前記ミクロドメインのパターンをエッチングマスクとして前記金属薄膜をエッチングして開口部を有する光入射面側電極層を形成させる工程と、
を含むことを特徴とするものである。
この方法をもう少し詳細に説明すると以下の通りである。まず、結晶基板上に化合物半導体層を形成させる。次いで、結晶基板の化合物半導体層が形成された面と反対側の面に、例えばAu/Znなどの金属を真空蒸着により製膜して対向電極層を形成させる。これらの結晶基板、化合物半導体層および対向電極については、従来知られている任意の材用および形成方法を用いることができる。例えば、図1において説明した材料と同様のものを用いてもよい。
次いで、化合物半導体層上にAu/Znなどの金属を蒸着させて金属薄膜を形成させる。さらに金属薄膜の上に、レジスト組成物を塗布および加熱してレジスト層を形成させる。
その後、この上に必要に応じて有機ポリマー層を塗布し、熱硬化させる。最終的に、この有機ポリマー層部でのリフトオフにより金属薄膜加工用のマスク形成を行う。そのため、有機ポリマー層の膜厚がマスク高を決定し、有機ポリマー層の膜厚は50〜400nmが好ましい。
次に、有機ポリマー膜の上に、ブロックコポリマーを含む組成物を回転塗布してブロックコポリマー層を形成させる。さらに、ホットプレート上でベークし溶媒を蒸発させ、相分離化させるために加熱処理を行う加熱処理は例えば150〜250℃で行うことが好ましい。使用することのできるブロックコポリマーは、例えばポリスチレン(以下、PSという)ブロックとポリメチルメタクリレート(以下、PMMAという)ブロックを有するものであり、PSマトリクス中にドット状のPMMAが形成される。
PS及びPMMAは適当なガス種を用いた反応性イオンエッチング(RIE)に対するエッチング速度が大きく異なる。そのため、RIEにより相分離したPMMAドット部分を選択的に除去して空洞部を形成させることにより、PSのメッシュパターンが得られる。
通常、ブロックコポリマーを構成する典型的なポリマーは、硬い基板のエッチングに耐えられうるほどの耐性を持っていなため、本実施態様では無機物質を使ったパターントランスファー法を採用した。まず、塗布法または物理気相成長法により空洞部に無機物質を埋める。その後、RIEにより一部のPSのメッシュパターンを除去することにより、無機物質のドットパターンを得ることが出来る。
次に、RIEにより、形成した無機物質のドットパターンを下地となる有機ポリマー層に転写することで、円柱状の有機ポリマー層を形成させる。さらに、リフトオフ法により、有機ポリマー層の円柱パターンを反転させてメッシュパターンのマスクを形成させる。この際用いる材料としては、有機ポリマーとエッチング選択性が大きい無機物質が好ましい。
最後に、イオンミリングまたはRIEによって、メッシュパターンの無機物質マスクを下地の金属薄膜に転写することにより、化合物半導体層にオーミック接触した開口部を有する金属電極層が形成される。
(B)ナノインプリントを利用する方法
本発明による半導体発光素子の製造方法の別のひとつは、ナノインプリントを利用するものである。その方法は、
結晶基板上に化合物半導体層を形成させる工程と
前記化合物半導体層の光取り出し面側に金属電極層を形成させる工程と
前記結晶基板の光取り出し面と反対側面に対向電極層を形成させる工程とを含み、前記金属電極層を形成させる工程が、
金属薄膜層を形成させる工程と、
形成させようとする金属電極の形状に対応した微細凹凸パターンを表面に有するスタンパーを準備する工程と、
前記金属薄膜層の少なくとも一部に前記スタンパーを利用してレジストパターンを転写する工程と、
前記レジストパターンをエッチングマスクとして前記金属薄膜層に開口部を形成させる工程と、
を含むことを特徴とするものである。
この方法をもう少し詳細に説明すると以下の通りである。まず、結晶基板上に化合物半導体層を形成させる。次いで反対側の面に対向電極層を形成させる。これらは前記した方法と同様の方法で形成させることができる。
次いで、化合物半導体層上に、AuまたはAu/Zn等を真空蒸着により製膜して、金属薄膜を形成させる。
次にレジスト組成物を金属薄膜上に塗布し、加熱により熱硬化反応させ、レジスト層を形成させる。
このレジスト層に、鋳型であるスタンパーを用いて本発明において特定された開口構造に対応した微細凹凸パターンを転写する。
スタンパーは、例えば石英上に電子線リソグラフィーにて所望の構造を形成させることにより製造することができる、そのほか、本発明による半導体発光素子の製造方法では、スタンパーの材料及びスタンパーの微細凹凸構造形成手法は限定されない。例えば、スタンパーを前述したブロックコポリマーの自己組織化や、後述する微粒子マスクを用いた方法により形成することも可能である。
前記レジスト層に前記スタンパーを、必要に応じて加熱しながら押し付け、放冷後、離型することでレジスト層にスタンパーの逆パターンを転写させる。これにより、柱状突起を有する開口レジストパターンが形成される。
なお、本発明は、熱ナノインプリントに限定されるものではなく、光インプリントやソフトインプリントなど、種々のインプリント技術を用いて同様のパターンを形成しても汎発明が提供する半導体発光素子の機能を損なうものではない。
このレジストパターンマスクとして、金属薄膜のエッチングを行って金属薄膜に開口部を形成させ、さらに、レジストパターンマスクを除去することにより、本発明による半導体発光素子を得ることができる。
(C)微粒子のマスクを利用する方法
本発明による半導体発光素子の製造方法のさらに別のひとつは、シリカ等の微粒子の単分子層をマスクとして利用するものである。その方法は、
結晶基板上に化合物半導体層を形成させる工程と
前記化合物半導体層の光取り出し面側に金属電極層を形成させる工程と
前記結晶基板の光取り出し面と反対側面に対向電極層を形成させる工程とを含み、前記金属電極層を形成させる工程が、
前記金属薄膜層の少なくとも一部にレジスト組成物を塗布してレジスト層を形成させる工程と、
前記レジスト層の表面に微粒子の単粒子層を形成させる工程と、
前記単粒子層をエッチングマスクとして前記レジスト層をエッチングしてレジストパターンを形成させる工程と、
前記レジストパターンの開口部に無機物質を充填して逆パターンマスクを形成させる工程と、
前記逆パターンマスクをエッチングマスクとして前記金属薄膜層に開口部を形成させる工程と、
を含むことを特徴とするものである。
この方法をもう少し詳細に説明すると以下の通りである。まず、結晶基板上に化合物半導体層を形成させる。次いで反対側の面に対向電極層を形成させる。これらは前記した方法と同様の方法で形成させることができる。
次いで、化合物半導体層上に、AuまたはAu/Zn等を真空蒸着により製膜して、金属薄膜を形成させる。
次に、金属薄膜上にレジスト組成物を塗布し、レジスト層を形成させる。引き続き、このレジスト層の表面を反応性リアクティブエッチング(RIE)処理して、レジスト層の表面を親水化させることができる。この処理により、以後の分散液塗布時の濡れ性を改善させることができる。
次に、例えば粒子径が200nmであるシリカ微粒子を含む分散液を、前記レジスト層が形成された基板上に塗布し、必要に応じてアニール処理および冷却することにより、シリカ粒子の単分子層が形成される。用いられる微粒子の大きさは目的とする開口部のデザインに応じて、任意の粒子径および分布を有するものを用いることができる。
次に、シリカ微粒子単粒子膜に対して、エッチングを行う。このプロセスでシリカ微粒子がエッチングされ半径が小さくなることで、隣接していた粒子間に隙間が生じていく。エッチング条件は下地のレジスト層はほとんどエッチングされることがないものを選択する。そのようにエッチングの速度差があることで、シリカ微粒子のみをエッチングして粒子の間に隙間を形成させることができる。
次に、残ったシリカ微粒子をエッチングマスクに用いて、下地の熱硬化性レジストをエッチングする。この結果、初期にシリカ微粒子があった部位に、アスペクト比の高い柱状のレジストパターンが得られる。
次に、スピンオングラス(以下、SOGという)の溶液を、前記柱状レジストパターン上に塗布し、加熱する。これによりレジストパターンの間の隙間にSOGが充填される。
次に、柱状レジストパターン上のSOGおよびシリカ微粒子をエッチングにより除去し、柱状レジストパターンとその隙間にSOG509が充填された構造を形成させる。
次に、残った柱状の熱硬化性レジストをエッチングにより除去して、前記柱状レジストパターンを反転した構造のSOGマスクを金属薄膜上に作製する。
次に、金属薄膜を、前記SOGマスクを介してエッチングして、開口部を有する金属電極層を形成させる。
さらに、SOGマスクを除去することにより、本発明の一実施態様である半導体発光素子を得ることができる。
(D)電子線描画を利用する方法
開口部を有する金属電極層を形成させる方法のもうひとつは、電子線描画による方法である。この方法を利用した本発明による半導体素子の製造方法は、
結晶基板上に化合物半導体層を形成させる工程と
前記化合物半導体層の光取り出し面側に金属電極層を形成させる工程と
前記結晶基板の光取り出し面と反対側面に対向電極層を形成させる工程とを含み、前記金属電極層を形成させる工程が、
金属薄膜層を形成させる工程と、
金属薄膜上に電子線用レジストを塗布してレジスト膜を形成させる工程と、
前記レジスト膜に電子線により形成させようとする開口部の形状に対応したパターンを描画し、現像してレジストパターンを形成させる工程と、
前記レジストパターンをエッチングマスクとして前記金属薄膜層に開口部を形成させる工程と、
を含むものである。
なお、本発明による第二の実施態様による半導体発光素子は、光取り出し層に特定の凹凸構造を有している。このような微細な凹凸構造を形成する方法は、金属電極層への微細な開口を形成する方法で説明した(A)〜(D)の方法を応用することで形成可能である。すなわち微細な凹凸構造形成は、光取り出し層のもととなる、透過率の高い誘電体膜または導電膜を比較的厚く、例えば200〜500nmの厚さで形成させ、その膜を(A)〜(D)の方法により形成されたパターンマスクを用いてRIEを用いて形成することにより形成することができる。
より具体的には、例えば以下のようにして半導体発光素子を得ることができる。結晶基板上に任意の方法で形成された化合物半導体層上にAu/Au−Zn(3%)の金属薄膜を蒸着法により形成する。引き続き、電流拡散層と十分にオーミック接触させるため、窒素雰囲気下で450℃、30分間アニールを行うことが好ましい。アニール後、良好なオーミック性が達成される。そのAu/Au−Zn膜上へ電子線用レジストを300nmの厚さで形成させる。そして、電子線描画装置によりレジストへ描画を行い、現像を行って所望の開口部配置がデザインされたパターンマスクを形成させる。その後、イオンミリング装置によりパターンマスクを介してAu/Au−Zn膜をエッチングして、開口部を形成させる。
その後、半導体発光素子の形状に応じた方法で、光取り出し層を形成する。第一の実施態様による半導体発光素子を製造する場合は、開口部が形成されたAu/Au−Zn膜上へ蒸着法によりZnS膜を50nm形成する。
第二の実施態様による半導体発光素子を製造する場合は、まず開口部が形成されたAu/Au−Zn膜上へ蒸着法によりZnS膜を400nm形成する。そのZnS膜上へ電子線用レジストを300nmの厚さで形成させる。そして、電子線描画装置によりレジストへ描画を行い、現像を行って所望の凹凸構造に対応するパターンマスクを形成させる。その後、RIE装置によってパターンマスクを介してZnS膜をエッチングして、微細な凹凸構造を有する光取り出し層を形成する。
最後に、この金属電極層の一部にボンディング用のパッド電極を形成させることにより、本発明による半導体発光素子が得られる。
本発明を、実施例を用いて詳細に説明すると以下の通りである。従来の金属パッド電極が形成された半導体発光素子と、本発明による、開口部を有する金属電極を有する半導体発光素子の特性の評価を行った。
(実施例1および比較例1)
前記した方法に準じて半導体発光素子を作製した。実施例1においては開口を有する金属電極と光取り出し層を含む半導体発光素子の特性を調べるため、従来の一般的な大きさである300μm角の半導体発光素子にて評価した。
図2(A)に示すように、n−GaAs基板101上にn型InAlPクラッド層、InGaP活性層、p型InAlPクラッド層などを含むヘテロ構造部102を形成させた。その上にp型のInGaAlPの4元元素を含む電流拡散層103をエピタキシャル成長させた。電流拡散層の上にオーミック接触をとるためにp型のGaAsコンタクト層104(厚さ0.1μm)を形成させた。基板の裏面側にはn側対向電極107を形成させた。
次いで、p型GaAsコンタクト層にAu(10nm)/Au−Zn(3%)(厚さ30nm)からなる金属薄膜105Aを蒸着法により形成した。その後、p型GaAs層と十分にオーミック接触させるため、窒素雰囲気下で450℃、30分間アニールを行った。
次いで、金属薄膜層の上に電子線用レジスト(フジフィルム株式会社製:商品名FEP−301)の層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で開口径100nm、200nmの間隔を有するホールパターン201を形成させた(図2(B))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で90秒間、金属薄膜層のエッチングを行って開口部を有する金属電極層105を形成させた。エッチング後、レジストを除去するため、酸素アッシングを行った(図2(C))。
次いで、ZnS(屈折率2.3)を蒸着法により蒸着して絶縁膜を50nmの厚さで形成した(図2(D))。
最後に、ZnSは絶縁膜であるため、パッド電極を形成する部分のZnS膜を除去し、パッド電極を形成させて半導体発光素子を完成させた(図2(E))。この半導体発光素子の発光波長は635nmであった。
比較のため、コンタクト層の上にパッド電極のみを形成した半導体発光素子(比較例1)を形成した。それぞれを300μm角の半導体発光素子にダイシングを行い、ベアチップにて半導体発光素子の特性を比較した。その結果は図3(A)に示す通りであった。図3(A)は電圧−電流特性を示すグラフである。開口を有する金属電極を形成することにより、同じ電流値に対して電圧値が低下していることが分かる。次に、図3(B)は電流−輝度特性を示すグラフである。光取り出し層(ZnS膜)を形成することにより透過率が向上し、開口を有する金属電極の方の輝度が大きかった。また、電流を多く流していくと比較例1の半導体素子の輝度は大きく低下していったが、開口を有する金属電極と光取り出し層を有する、本発明による半導体素子は電流を多く流しても輝度は低下することは無く維持され、100mAの電流値の場合の輝度は開口を有する金属電極と光取り出し層を有する方が輝度を大きく上回った。
このような効果は金属電極層が発光素子全面にあることで放熱性が向上していることと、光取り出し層により金属電極層の透過率を向上させたにより達成されたものである。
(実施例2)
実施例1と同様のn−GaAs/n−InAlP/InGaP/p−InAlP/p−InGaAlP/p−GaAsの半導体発光素子を用意した。
次いで、p型GaAsコンタクト層にAu(10nm)/Au−Zn(3%)(厚さ30nm)からなる金属薄膜105Aを蒸着法により形成した(図4(A))。その後、コンタクト層と十分にオーミック接触させるため、窒素雰囲気下で450℃、30分間アニールを行った。
次いで、金属薄膜層の上に実施例1と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で開口径100nm、200nmの間隔を有するホールパターン201を形成させた(図4(B))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で90秒間、金属薄膜層のエッチングを行って開口部を有する金属電極層を形成させた。エッチング後、レジストを除去するため、酸素アッシングを行った(図4(C))。
次いで、ZnS(屈折率2.3)を蒸着法により400nmの厚さで形成させて絶縁膜106Aを形成した(図4(D))。ZnS膜上へ上記と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で大きさ200nm、300nmの間隔を有するドットパターンマスク401を形成させた(図4(E))。
次いで、RIE装置を用いて、Cl/Ar=10/10sccm、5mTorr、ICP/Bias=100/300Wの条件でドットパターンマスク401を介して1分間絶縁層106Aのエッチングを行った。その後、Oアッシャーにより残留したレジストを除去した。エッチング後、絶縁層に大きさ200nm、間隔300nm、高さ300nmの凹凸構造を有する光取り出し層106Bが形成できた(図4(F))。
最後に、ZnSは絶縁膜であるため、パッド電極を形成する部分の凹凸構造を有するZnS膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図4(g))。
比較のため、実施例2の金属電極層と光取り出し層に代えてパッド電極のみを形成した半導体発光素子(比較例2)を用いてベアチップにて特性を比較した。開口を有する金属電極と微細な凹凸構造を有する光取り出し層を形成することにより、同じ電流値に対して電圧値が低下していることが分かる。また、図5は電流−輝度特性を示すグラフである。電流が数十mAと大きくない場合は実施例2による発光素子と比較例2による発光素子とでは輝度はほとんど同じであった。しかし、電流を多く流していくと比較例1による発光素子は輝度が大きく低下していったが、実施例2の発光素子は電流を多く流しても輝度は低下することは無く維持され、100mAの電流値の場合の輝度は実施例2による発光素子の輝度は比較例2を大きく上回った。
この効果は、金属電極層が発光素子全面にあることで放熱性が向上していることと、微細な凹凸構造を有する光取り出し層により金属電極層の透過率が向上していることによるものである。
(実施例3および比較例3)
実施例1と同様の構造を有するが、従来の一般的な半導体素子に比較して大きな、1mm角の半導体発光素子を用意した。
比較のため、実施例3の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子(比較例3)を形成した。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例3の半導体素子が比較例3の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例3の半導体発光素子の方が比較例3の半導体発光素子よりも2.5倍輝度が大きかった。
この結果より、大チップの半導体発光素子において、本発明による、開口部を有する金属電極と特定の光取り出し層とを含む半導体発光素子の有効性が示された。
(実施例4および比較例4)
実施例2と同様の構造を有するが、従来の一般的な半導体素子に比較して大きな、1mm角の半導体発光素子を用意した。
比較のため、実施例4の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子(比較例4)を形成した。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例4の半導体発光素子の方が比較例4の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例4の半導体発光素子の方が比較例4の半導体発光素子よりも2.5倍輝度が大きかった。
この結果より、大チップの半導体発光素子において、本発明による、開口部を有する金属電極と特定の光取り出し層とを含む半導体発光素子の有効性が示された。
(実施例5および比較例5)
実施例3と同様にして1mm角の半導体発光素子を用意した。ただし、絶縁膜としてZnS膜を形成する代わりに、SiN(屈折率2.0)膜をCVD法により60nmの厚さで形成した。
比較のため、実施例5の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例5)。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例5の半導体発光素子の方が比較例5の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例5の半導体発光素子の方が比較例5の半導体発光素子よりも2.3倍輝度が大きかった。ただし、効果が少し薄れ、輝度の向上率が低下していた。これは光取り出し層の屈折率が実施例3に比較して低くなったためと考えられる。
(実施例6および比較例6)
実施例3と同様にして1mm角の半導体発光素子を用意した。ただし、絶縁膜であるZnS膜を形成する代わりに、導電性膜であるITO(屈折率2.0)膜をスパッタリング法により60nmの厚さで形成した。またITO膜は導電性膜であるため、パッド電極を形成する際のITO膜は除去せずにその上にパッド電極を形成させて半導体発光素子を完成させた。
比較のため、実施例6の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例6)。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例6の半導体発光素子の方が比較例6の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例6の半導体発光素子の方が比較例6の半導体発光素子よりも2.25倍輝度が大きかった。
(実施例7および比較例7)
実施例3と同様にして1mm角の半導体発光素子を用意した。ただし、金属電極層に開口部を形成させる際に用いる電子線レジストの代わりに、i線用レジストを用いた。具体的には、パターンマスクを形成するのに、金属薄膜層にi線用レジスト(東京応化株式会社製:商品名THMR−iP3650)の塗膜を1μmの厚さで形成させ、i線用のステッパー露光装置で開口径500nm、1μmの間隔を有するホールパターンを形成させた。その後は実施例3と同様にして半導体発光素子を完成させた。
比較のため、実施例7の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成させた(比較例7)。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例7の半導体発光素子の方が比較例7の半導体発光素子よりも順方向電圧が0.15V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例7の半導体発光素子の方が比較例7の半導体発光素子よりも2.0倍輝度が大きかった。
(実施例8および比較例8)
実施例4と同様にして1mm角の半導体発光素子を用意した。ただし、金属電極層に開口部を形成させる際に用いる電子線レジストの代わりに、i線用レジストを用いた。具体的には、パターンマスクを形成するのに、金属薄膜層へi線用レジスト(東京応化株式会社製:商品名THMR−iP3650)の塗膜を1μmの厚さで形成させ、i線用のステッパー露光装置で開口径500nm、1μmの間隔を有するホールパターンを形成させた。その後は実施例4と同様にして半導体発光素子を完成させた。
比較のため、実施例8の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成させた(比較例8)。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例8の半導体発光素子の方が比較例8の半導体発光素子よりも順方向電圧が0.15V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例8の半導体発光素子の方が比較例8の半導体発光素子よりも1.9倍輝度が大きかった。
(実施例9および比較例9)
実施例7と同様にして1mm角の半導体発光素子を用意した。ただし、ホールパターンは、開口径1.5μm、間隔2μmとした。その後は実施例7と同様にして半導体発光素子を完成させた。
比較のため、実施例9の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例9)。これらのベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例9の半導体発光素子の方が比較例9の半導体発光素子よりも順方向電圧が0.1V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例9の半導体発光素子の方が比較例9の半導体発光素子よりも1.7倍輝度が大きかった。
このことから、開口部直径の大きさ、および間隔が大きくなると、輝度特性の向上率が低下する傾向にあることがわかった。これは電流の広がりに変化が現れるためと考えられる。
(実施例10および比較例10)
実施例1と同様のn−GaAs/n−InAlP/InGaP/p−InAlP/p−InGaAlP/p−GaAsの半導体発光素子を用意した。p型GaAs層(コンタクト層)104にAu(厚さ10nm)/Au−Zn(3%)膜(厚さ30nm)を蒸着して金属薄膜層105Aを形成し、窒素雰囲気下で450℃、30分間アニールを行った。
次に、金属薄膜層105Aへレジスト(東京応化工業株式会社製;商品名THMR−iP3250)を乳酸エチル(EL)で1:1に希釈した溶液を2000rpm、30秒でスピンコートを行ったのち、ホットプレート上において110℃で90秒間加熱して溶媒を蒸発させた。次いでレジストを窒素雰囲気下において250℃でアニール行い熱硬化させた。レジスト層601Aの膜厚は300nmであった。
次いで、乳酸エチル中に、直径200nmのシリカ粒子を分散させた。シリカ粒子の濃度は8重量%に調整した。その分散液に体積比率でシリカ:アクリルモノマー=1:3の比率になるようにアクリルモノマーを加えて分散液を作成した。アクリルモノマーはEthoxylated (6) trimethylolpropane triacrylate(以下、E6TPTAという)を用いた。その分散液を上記のレジスト付きシリコン基板へ滴下し、2000rpm、60秒間の条件でスピンコートした。スピンコート後、溶媒を完全に除去するため、110℃で60秒間ベークした。その後、窒素雰囲気下において150℃で1時間硬化アニールを行った。アニール後、規則配列したシリカ粒子602Aの単粒子層が形成された(図6(A))。
次いで、配列されたシリカ粒子層をリアクティブエッチング(RIE)装置によって、CF流量30sccm、圧力1.33Pa(10mTorr)、パワー100Wで2分間エッチングし、シリカ粒子の粒径を150nmに縮小化した(図6(B))。縮小化されたシリカ粒子の間には隙間が生じていた。
次いで、そのシリカ粒子層をマスクとして、O流量30sccm、圧力1.33Pa(10mTorr)、パワー100Wで5分間レジスト層をエッチングし、レジストピラーパターンを形成した(図6(C))。
次に、有機SOG組成物(東京応化工業株式会社製:商品名OCD−T7 T−14000)をレジストピラーパターン付き基板へ滴下し、2000rpm、60秒間の条件でスピンコートした。スピンコート後、溶媒を完全に除去するため、110℃で60秒間ベークした。その後、窒素雰囲気下において250℃で1時間硬化アニールを行った。硬化後、レジストピラーパターンは完全にSOG層603Aによって埋め込まれ、また表面は平坦化された(図6(D))。
次いで、SOGによって平坦化された基板をCF流量30sccm、圧力1.33Pa(10mTorr)、パワー100Wで10分間エッチバックした。エッチバック後、レジストピラーパターンの頂部が露出された(図6(E))。
次いで、O流量30sccm、圧力1.33Pa(10mTorr)、パワー100Wで3分間エッチングし、レジストピラー601を完全に除去した。除去後、SOGのホールパターン603が形成された(図6(F))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で90秒間、金属薄膜層105Aのエッチングを行って、開口部を有する金属電極層105を形成させた。エッチング後、基板を5%のフッ酸溶液に浸漬してSOGを除去した(図6(G))。
次いで、金属電極層105の上にZnS膜(屈折率2.3)106Aを蒸着法により60nmの厚さで形成した。
最後に、パッド電極を形成する部分のZnS膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図6(H))。
比較のため、実施例10の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例10)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例10の半導体発光素子の方が比較例10半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例10の半導体発光素子の方が比較例10半導体発光素子よりも2.5倍輝度が大きかった。
(実施例11および比較例11)
実施例10と同様にして、化合物半導体層の上に金属電極層105を形成させた(図7(A)〜(G))。
次いで、金属電極層105の上にZnS膜(屈折率2.3)106Aを蒸着法により500nmの厚さで形成した。形成したZnS膜の上へ実施例2と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で大きさ300nm、500nmの間隔を有するドットパターン401を形成させた(図7(H))。ここで、大きさとは上面からみたパターンの断面面積から求められる円換算直径である。
次いで、RIE装置を用いて、Cl/Ar=10/10sccm、5mTorr、ICP/Bias=100/300Wの条件で1分間エッチングを行った。その後、Oアッシャーにより残留したレジストを除去した。エッチング後、ZnSへ大きさ300nm、間隔500nm、高さ300nmの凹凸構造を有する光取り出し層106Bが形成できた(図7(I))。
最後に、パッド電極を形成する部分のZnS膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図7(J))。
比較のため、実施例11の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例11)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例11の半導体発光素子の方が比較例11の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例11の半導体発光素子の方が比較例11の半導体発光素子よりも2.4倍輝度が大きかった。
(実施例12および比較例12)
実施例1と同様のn−GaAs/n−InAlP/InGaP/p−InAlP/p−InGaAlP/p−GaAsの半導体発光素子を用意した。p型GaAs層104にAu(厚さ10nm)/Au−Zn(3%)(厚さ10nm)層105Aを蒸着法により形成し、窒素雰囲気下で450℃、30分間アニールを行った。
次に、Au/Au−Zn層105Aへレジスト(東京応化工業株式会社製:商品名THMR−iP3250)を乳酸エチル(EL)で1:3に希釈した溶液を2000rpm、30秒でスピンコートを行ったのち、ホットプレート上において110℃で90秒間加熱して溶媒を蒸発させた。次いでレジストを窒素雰囲気下において250℃でアニール行い熱硬化させた。レジスト層801Aの膜厚は100nmであった。
次に、形成したレジスト上へ有機SOG組成物(東京応化工業株式会社製:商品名OCD−T7 T−5500)を乳酸エチル(EL)で1:5に希釈した溶液を2000rpm、60秒間の条件でスピンコートした。スピンコート後、溶媒を完全に除去するため、110℃で60秒間ベークした。その後、窒素雰囲気下において250℃で1時間硬化アニールを行った。SOG層802Aの膜厚は30nmであった(図8(A))。
次に、分子量160,000のポリスチレン(以下、PSという)ブロックと、分子量45,000のポリメチルメタクリレート(以下、PMMAという)ブロックを有するブロックコポリマーを溶剤に溶かした液をスピンコート法で3000rpmで塗布した。さらに、110℃、90秒の条件下でプリベークして溶剤を除去して70nmの膜厚のブロックコポリマー膜803Aを得た(図8(B))。その膜を窒素雰囲気中で210℃、4時間の条件でアニールを行い、PSとPMMAの相分離を行い、大きさ40nm、60nm間隔のPMMAのドットパターン803を形成させた(図8(C))。
次いで、相分離したブロックコポリマー付き基板を、O流量30sccm、圧力13.3Pa(100mTorr)、パワー100Wの条件で10秒間RIEすることにより、相分離したブロックコポリマー膜をエッチングした。このとき、PSとPMMAのエッチング速度差により、PMMAが選択的にエッチングされ、PSのホールパターンが形成された。
次いで、PSホールパターンをマスクにしてRIE装置によって、CF流量30sccm、圧力1.33Pa(10mTorr)、パワー100Wで1分間SOGをエッチングした。
次いで、SOGホールパターンをマスクにしてRIE装置によって、O流量30sccm、圧力1.33Pa(10mTorr)、パワー100Wの条件で60秒間RIEすることによりレジストホールマスクを形成した(図8(D))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で100秒間、Au/Au−Zn層のエッチングを行って、開口部を有する金属電極層105を形成させた(図8(E))。
次いで、ZnS(屈折率2.3)膜106Aを蒸着法により50nmの厚さで形成した(図8(F))。
最後に、パッド電極を形成する部分のZnS膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図8(G)))。
比較のため、実施例12の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例12)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例12の半導体発光素子の方が比較例12の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例12の半導体発光素子の方が比較例11の半導体発光素子よりも2.4倍輝度が大きかった。
(実施例13および比較例13)
実施例12と同様にして、化合物半導体層の上に金属電極層105を形成させた(図9(A)〜(E))。
次いで、金属電極層105の上にZnS膜(屈折率2.3)106Aを蒸着法により400nmの厚さ形成した。形成したZnS膜の上へ実施例2と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で大きさ150nm、200nmの間隔を有するドットパターン401を形成させた(図9(F))。
次いで、RIE装置を用いて、Cl/Ar=10/10sccm、5mTorr、ICP/Bias=100/300Wの条件で90秒間エッチングを行った。その後、Oアッシャーにより残留したレジストを除去した。エッチング後、ZnSへ大きさ150nm、間隔200nm、高さ400nmの凹凸構造を有する光取り出し層106Bが形成できた(図8(G))。
最後に、パッド電極を形成する部分のZnS膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図8(H))。
比較のため、実施例13の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例13)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例13の半導体発光素子の方が比較例13の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例13の半導体発光素子の方が比較例13の半導体発光素子よりも2.45倍輝度が大きかった。
(実施例14および比較例14)
実施例1と同様のn−GaAs/n−InAlP/InGaP/p−InAlP/p−InGaAlP/p−GaAsの半導体発光素子を用意した。p型GaAs層104にAu(厚さ10nm)/Au−Zn(3%)(厚さ40nm)105Aを蒸着法により形成し、窒素雰囲気下で450℃、30分間アニールを行った。
次いで、Au/Au−Zn層上へレジスト(東京応化工業株式会社製:商品名THMR−iP3250)を乳酸エチル(EL)で1:2に希釈した溶液を2000rpm、30秒でスピンコートを行ったのち、ホットプレート上において110℃で90秒間加熱して溶媒を蒸発させた。レジスト層801Aの膜厚は150nmであった(図10(A))。次いで、大きさ200nm、300nmの間隔、高さ150nmの高さを持つ凸形状が形成された石英のモールド(形状は9cm内に形成されている)1001を用意し、レジスト付き基板を120℃に加熱した状態で石英のモールドの凸形状がある方をレジストに10MPaの圧力で押し付けてインプリントを行った(図10(B))。インプリント後、基板を室温まで冷却し石英モールドをリリースした。インプリント後、レジスト上へ大きさ200nm、300nmの間隔、深さ100nmの凹形状のパターン801Bが形成された(図10(C))。
次いで、凹パターンが形成されたレジストパターンを、O:30sccm、10mTorr、RFパワー100Wの条件で30秒間エッチングを行った。ORIE後、レジストの底だしが行われAu/Au−Zn膜105Aが露出した(図10(D))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で90秒間、Au/Au−Zn層105Aのエッチングを行って、開口部を有する金属電極層105を形成させた。エッチング後、レジストを除去するため、酸素アッシングを行った(図10(E))。
次いで、SiN(屈折率2.0)膜106AをCVD法により60nmの厚さで形成した(図10(F))。
最後に、パッド電極を形成する部分のSiN膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図10(G))。
比較のため、実施例14の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例14)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例14の半導体発光素子の方が比較例14の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例14の半導体発光素子の方が比較例14の半導体発光素子よりも2.3倍輝度が大きかった。
(実施例15および比較例15)
実施例14と同様にして、化合物半導体層の上に金属電極層105を形成させた(図11(A)〜(E))。
次いで、金属電極層105の上にSiN膜(屈折率2.0)106AをCVD法により500nmの厚さで形成した。形成したSiN膜の上へ実施例2と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で大きさ200nm、300nmの間隔を有するドットパターン401を形成させた(図11(F))。
次いで、RIE装置を用いて、Cl/Ar=10/10sccm、5mTorr、ICP/Bias=100/300Wの条件で90秒間エッチングを行った。その後、Oアッシャーにより残留したレジストを除去した。エッチング後、ZnSへ大きさ200nm、間隔300nm、高さ400nmの凹凸構造を有する光取り出し層106Bが形成できた(図11(G))。
最後に、パッド電極を形成する部分のSiN膜を除去し、パッド電極202を形成させて半導体発光素子を完成させた(図11(H))。
比較のため、実施例15の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例15)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例15の半導体発光素子の方が比較例15の半導体発光素子よりも順方向電圧が0.2V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例15の半導体発光素子の方が比較例15の半導体発光素子よりも2.3倍輝度が大きかった。
(実施例16および比較例16)
サファイア基板1201上にGaNバッファー層1202を形成した上にn−GaN:Si層1203、InGaN/GaNのMQW(Multi Quantum Well)層1204、p−Al0.2Ga0.8N:Mg層1205、p−GaN:Mg層1206をエピタキシャル成長させた。p−GaN:Mg層のl上にNi(厚さ10nm)/Au(厚さ40nm)層1207Aを蒸着法により形成し、急速高温アニールによりオーミックコンタクトを形成した(図12(A))。
次いで、Ni/Au層1207Aの上へ実施例2と同様にして電子線用レジスト層を形成してパターンジェネレーターで開口径100nm、200nmの間隔を有するホールパターン1208を形成した(図12(B))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で120秒間、Ni/Au層のエッチングを行って、開口部を有する金属電極層1207を形成させた。エッチング後、レジストを除去するため、酸素アッシングを行った(図12(C))。
次いで、金属電極層の上にZnS(屈折率2.3)膜106Aを蒸着法により60nmの厚さで形成した(図12(D))。
次いで、n−GaN層1203の表面にn型電極を形成するため、パターニングを行ってn−GaN層1203を露出させた(図12(E))。最後に、n型電極1209とp型電極のためのパッド電極1210を形成して半導体発光素子を完成させた(図12(F))。この半導体発光素子の発光波長は450nmであった。
比較のため、実施例16の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例16)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例16の半導体発光素子の方が比較例16の半導体発光素子よりも順方向電圧が0.25V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例16の半導体発光素子の方が比較例16の半導体発光素子よりも1.8倍輝度が大きかった。この結果から、本発明によって特定された構造を有するGaN系の半導体発光素子も、本発明の効果を奏することが確認された。
(実施例17および比較例17)
実施例16と同様にして、化合物半導体層の上に金属電極層1207を形成させた(図13(A)〜(C))。
次いで、ZnS膜(屈折率2.3)106Aを蒸着法により400nmの厚さで形成した。ZnS膜上へ実施例2と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で大きさ200nm、300nmの間隔を有するドットパターン401を形成させた(図13(D))。
次いで、RIE装置を用いて、Cl/Ar=10/10sccm、5mTorr、ICP/Bias=100/300Wの条件で1分間エッチングを行った。その後、Oアッシャーにより残留したレジストを除去した。エッチング後、ZnSへ大きさ200nm、間隔300nm、高さ300nmの凹凸構造を有する光取り出し層106Bが形成できた(図13(E))。
次いで、n−GaN層1203の表面にn型電極を形成するため、パターニングを行ってn−GaN層1203を露出させた(図13(G))。最後に、n型電極1209とp型電極のためのパッド電極1210を形成して半導体発光素子を完成させた(図13(H))。この半導体発光素子の発光波長は450nmであった。
比較のため、実施例17の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例17)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップにて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例17半導体発光素子の方が比較例17の半導体発光素子よりも順方向電圧が0.25V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例17の半導体発光素子の方が比較例17の半導体発光素子よりも1.8倍輝度が大きかった。この結果から、本発明によって特定された構造を有するGaN系の半導体発光素子も、本発明の効果を奏することが確認された。
(実施例18および比較例18)
実施例16と同様のサファイア基板/GaNバッファー層/n−GaN:Si層/InGaN/GaNのMQW層/p−Al0.2Ga0.8N:Mg層/p−GaN:Mg層の半導体発光素子を用意した。p−GaN:Mg層の上にNi(厚さ2nm)/Ag(厚さ30nm)を蒸着して金属薄膜層1207Aを形成し、急速高温アニールによりオーミックコンタクトを形成した。
次いで、Ni/Ag層上へレジスト(東京応化工業株式会社製:商品名THMR−iP3250)を乳酸エチル(EL)で1:2に希釈した溶液を2000rpm、30秒でスピンコートを行ったのち、ホットプレート上において110℃で90秒間加熱して溶媒を蒸発させた。得られたレジスト層1401Aの膜厚は150nmであった(図14(A))。次いで、大きさ200nm、300nmの間隔、高さ150nmの高さを持つ凸形状が形成された石英のモールド1402(形状は9cm内に形成されている)を用意し、レジスト付き基板を120℃に加熱した状態で石英のモールドの凸形状がある方をレジストに10MPaの圧力で押し付けてインプリントを行った。インプリント後、基板を室温まで冷却し石英モールドをリリースした。インプリント後、レジスト上へ大きさ200nm、300nmの間隔、深さ100nmの凹形状を有するパターン1401Bが形成された(図14(B))。
次いで、凹パターンが形成されたレジストパターンを、O:30sccm、10mTorr、RFパワー100Wの条件で30秒間エッチングを行った。ORIE後、レジストの底だしが行われNi/Ag層1207Aが露出した(図14(C))。
次いで、イオンミリング装置を用いて、加速電圧500V、イオン電流40mAの条件で100秒間、Ni/Ag層のエッチングを行って、開口部を有する金属電極層1207を形成させた。エッチング後、レジストを除去するため、酸素アッシングを行った(図14(D))。
次いで、金属電極層の上にSiN膜(屈折率2.0)106AをCVD法により80nmの厚さで形成した(図14(E))。
次いで、n−GaN層1203の表面にn型電極を形成するため、パターニングを行ってn−GaN層1203を露出させた(図14(F))。最後に、n型電極1209とp型電極のためのパッド電極1210を形成して半導体発光素子を完成させた(図14(G))。
比較のため、実施例18の金属電極層と光取り出し層に代えて細線付きのパッド電極のみを形成した半導体発光素子を形成した(比較例18)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例18の半導体発光素子の方が比較例18の半導体発光素子よりも順方向電圧が0.25V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例18の半導体発光素子の方が比較例18の半導体発光素子よりも1.8倍輝度が大きかった。
(実施例19および比較例19)
実施例18と同様にして、化合物半導体層の上に金属電極層1207を形成させた(図15(A)〜(D))。
次いで、SiN膜(屈折率2.0)106AをCVD法により500nmの厚さで形成した。SiN膜上へ実施例2と同様にして電子線用レジスト層を300nmの厚さで形成させた。そして、パターンジェネレーターを装備した50kVの加速電圧を持つ電子線露光装置で大きさ200nm、300nmの間隔を有するドットパターン401を形成させた(図15(E))。
次いで、RIE装置を用いて、Cl/Ar=10/10sccm、5mTorr、ICP/Bias=100/300Wの条件で90秒間エッチングを行った。その後、Oアッシャーにより残留したレジストを除去した。エッチング後、SiN膜へ大きさ200nm、間隔300nm、高さ400nmの凹凸構造を有する光取り出し層106Bが形成できた(図15(E))。
次いで、n−GaN層1203の表面にn型電極を形成すため、パターニングを行ってn−GaN層1203を露出させた(図15(G))。最後に、n型電極1209とp型電極のためのパッド電極1210を形成して半導体発光素子を完成させた(図15(H))。
比較のため、実施例19の金属電極層と光取り出し層に代えて細線付きのパッド電極を形成した半導体発光素子を形成した(比較例19)。それぞれを1mm角の半導体発光素子にダイシングを行い、ベアチップについて半導体発光素子の特性を比較した。それぞれの半導体発光素子の電流値が1Aの場合の順方向電圧値を比較すると、実施例19の半導体発光素子の方が比較例19の半導体発光素子よりも順方向電圧が0.25V低かった。また、それぞれの半導体発光素子の電流値が500mAの場合の輝度を比較すると、実施例19の半導体発光素子の方が比較例19の半導体発光素子よりも1.8倍輝度が大きかった。
100A、100B 半導体発光素子
101 結晶基板
102 ヘテロ構造部
103 電流拡散層
104 コンタクト層
105 金属電極層
106A、106B 光取り出し層
107 対向電極
105X 開口部
105Y 金属部位
202 パッド電極
401 ドットパターンマスク
602A シリカ粒子
603A SOG膜
801A レジスト層
803A ブロックコポリマー層
1001 石英モールド
1201 サファイア基板
1202は、GaNバッファー層
1203 n−GaN:Si層
1204 MQW層
1205 p−Al0.2Ga0.8N:Mg層
1206 p−GaN:Mg層
1207A Ni/Au層
1208 ホールパターン
1209 n型電極
1210 パッド電極

Claims (12)

  1. 結晶基板と、
    前記結晶基板の一方の面に形成された化合物半導体層と、
    前記化合物半導体層の上に形成された、膜厚が10nm以上50nm以下である金属電極層と、
    前記金属電極層の上に形成された光取り出し層と、
    前記結晶基板の反対側面に形成された対抗電極と、
    を具備する半導体発光素子であって、
    前記金属電極層が、
    任意の2点間が切れ目無く連続した金属部位と、
    前記金属電極層を貫通し、円相当平均直径が10nm以上5μm未満である複数の開口部を有しており、
    前記光取り出し層が、
    前記金属電極層の金属部位を少なくとも部分的に被覆しており、
    20nm以上120nm以下の膜厚を有している
    ことを特徴とする半導体発光素子。
  2. 結晶基板と、
    前記結晶基板の一方の面に形成された化合物半導体層と、
    前記化合物半導体層の上に形成された、膜厚が10nm以上50nm以下である金属電極層と、
    前記金属電極層の上に形成された、微細な凹凸構造を有する光取り出し層と、
    前記結晶基板の反対側面に形成された対抗電極と、
    を具備する半導体発光素子であって、
    前記金属電極層が、
    任意の2点間が切れ目無く連続した金属部位と、
    前記金属電極層を貫通し、円相当平均直径が10nm以上5μm未満である複数の開口部を有しており、
    前記光取り出し層が、
    前記金属電極層の金属部位を少なくとも部分的に被覆しており、
    前記光取り出し層の凸部頂点間隔が100nm以上600nm以下であり、前記金属電極層の表面から凸部頂点までの高さが200nm以上700nm以下である
    ことを特徴とする半導体発光素子。
  3. 前記金属電極層が、Ag、またはAuを主成分とし、Al、Zn、Zr、Si、Ge、Pt、Rh、Ni、Pd、Cu、Sn、C、Mg、Cr、Te、Se、およびTiからなる群から選択される少なくとも一つの元素をさらに含有するものであることを特徴とする請求項1または2記載の半導体発光素子。
  4. 前記光取り出し層が誘電体膜または透明導電性膜であることを特徴とする請求項1または2記載の半導体発光素子。
  5. 前記光取り出し層の屈折率が1.8以上2.5以下であることを特徴とする請求項1または2記載の半導体発光素子。
  6. 前記金属電極層の面積が1mm以上であることを特徴とする請求項1または2のいずれか1項に記載の半導体発光素子。
  7. 前記金属電極層と、前記化合物半導体層とがオーミック接触をしていることを特徴とする請求項1または2記載の半導体発光素子。
  8. 前記金属電極層のシート抵抗が10Ω/□以下であることを特徴とする請求項1または2記載の半導体発光素子。
  9. 前記金属電極層の、前記化合物半導体層から放射される光の波長における光透過率が10%以上であることを特徴する請求項1または2に記載の半導体発光素子。
  10. 請求項1または2記載の半導体発光素子を具備してなることを特徴とする照明装置。
  11. 結晶基板上に化合物半導体層を形成する工程と、
    前記化合物半導体層の上に金属電極層を形成する工程と、
    前記金属電極層の上に光取り出し層を形成する工程と、
    前記結晶基板の前記化合物半導体層と反対側面に対向電極層を形成する工程と、を有する半導体発光素子の製造方法であって、
    前記金属電極層を形成させる工程が、
    金属薄膜層を形成する工程と、
    前記金属薄膜層の少なくとも一部の表面にブロックコポリマーを含む組成物を塗布してブロックコポリマー膜を形成する工程と、
    前記ブロックコポリマーの相分離を起こさせることでドット状のミクロドメインを生成する工程と、
    前記ミクロドメインのパターンをエッチングマスクとして前記金属薄膜をエッチングして開口部を有する前記金属電極層を形成する工程と、
    を備えたことを特徴とする請求項1または2記載の半導体発光素子の製造方法。
  12. 結晶基板上に化合物半導体層を形成する工程と、
    前記化合物半導体層の上に金属電極層を形成する工程と
    前記金属電極層の上に光取り出し層を形成する工程と、
    前記結晶基板の前記化合物半導体層と反対側面に対向電極層を形成する工程と、を有する半導体発光素子の製造方法であって、
    前記金属電極層を形成する工程が、
    金属薄膜層を形成する工程と、
    形成する金属電極層の形状に対応した微細凹凸パターンを表面に有するスタンパーを準備する工程と、
    前記金属薄膜層の少なくとも一部に前記スタンパーを利用してレジストパターンを転写する工程と、
    前記レジストパターンをエッチングマスクとして前記金属薄膜層に開口部を形成する工程と、
    を備えたことを特徴とする請求項1または2に記載の半導体発光素子の製造方法。
JP2010052809A 2010-03-10 2010-03-10 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法 Expired - Fee Related JP5284300B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010052809A JP5284300B2 (ja) 2010-03-10 2010-03-10 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
TW099130066A TWI481076B (zh) 2010-03-10 2010-09-06 半導體發光裝置、使用其之照明器具以及該半導體發光裝置之製造程序
US12/876,318 US8680549B2 (en) 2010-03-10 2010-09-07 Semiconductor light-emitting device and lighting instrument employing the same
CN201010520326.9A CN102194954B (zh) 2010-03-10 2010-09-07 半导体发光器件、使用其的发光装置以及制造该半导体发光器件的方法
KR1020100092875A KR101265911B1 (ko) 2010-03-10 2010-09-24 반도체 발광 장치 및 그 장치를 채용한 조명 기구와, 반도체 발광 장치의 제조 방법
KR1020130025061A KR101388832B1 (ko) 2010-03-10 2013-03-08 반도체 발광 장치 및 그 장치를 채용한 조명 기구
US14/168,030 US9040324B2 (en) 2010-03-10 2014-01-30 Semiconductor light-emitting device, lighting instrument employing the same and process for production of the semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052809A JP5284300B2 (ja) 2010-03-10 2010-03-10 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011187787A true JP2011187787A (ja) 2011-09-22
JP5284300B2 JP5284300B2 (ja) 2013-09-11

Family

ID=44559114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052809A Expired - Fee Related JP5284300B2 (ja) 2010-03-10 2010-03-10 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法

Country Status (5)

Country Link
US (2) US8680549B2 (ja)
JP (1) JP5284300B2 (ja)
KR (2) KR101265911B1 (ja)
CN (1) CN102194954B (ja)
TW (1) TWI481076B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069941A (ja) * 2011-09-24 2013-04-18 Toshiba Corp 半導体発光素子
WO2014030670A1 (ja) * 2012-08-21 2014-02-27 王子ホールディングス株式会社 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法
JP2015515146A (ja) * 2012-04-19 2015-05-21 ヒューネット プラス カンパニー リミテッドHunet Plus Co., Ltd. ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法(MethodForFabricatingNanoPatternedSubstrateForHighEfficiencyNitridebasedLightEmittingDiode)
JP2015159233A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 被処理体を処理する方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020995B1 (ko) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5433609B2 (ja) 2011-03-03 2014-03-05 株式会社東芝 半導体発光素子及びその製造方法
JP6223341B2 (ja) * 2011-08-31 2017-11-01 オーエルイーディーワークス ゲーエムベーハーOLEDWorks GmbH 出射結合デバイスおよび光源
CN104332546B (zh) * 2011-12-29 2016-04-06 义乌市运拓光电科技有限公司 一种led芯片
US9653639B2 (en) * 2012-02-07 2017-05-16 Apic Corporation Laser using locally strained germanium on silicon for opto-electronic applications
CN102709433B (zh) * 2012-05-30 2014-08-06 中国科学院半导体研究所 GaN基LED网孔电极的制作方法
CN104037345A (zh) * 2013-03-06 2014-09-10 海洋王照明科技股份有限公司 有机电致发光器件及其制备方法
TWI536605B (zh) * 2013-08-20 2016-06-01 隆達電子股份有限公司 發光二極體
KR102190675B1 (ko) * 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102224061B1 (ko) * 2014-04-15 2021-03-09 엘지이노텍 주식회사 발광소자
JP6285573B2 (ja) * 2014-05-08 2018-02-28 エルジー イノテック カンパニー リミテッド 発光素子
CN104377288B (zh) * 2014-10-17 2017-03-29 厦门乾照光电股份有限公司 一种具有电极出光的发光二极管制作方法
CN104319351A (zh) * 2014-10-31 2015-01-28 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板、显示装置
US9818909B2 (en) * 2015-03-16 2017-11-14 International Business Machines Corporation LED light extraction enhancement enabled using self-assembled particles patterned surface
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
CN108203635A (zh) * 2018-02-26 2018-06-26 信阳农林学院 一种具有冷水冷却功能的蒸饭盘

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016286A (ja) * 2000-06-27 2002-01-18 Sharp Corp 半導体発光素子
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
WO2006082687A1 (ja) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN系発光ダイオードおよび発光装置
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP2007288002A (ja) * 2006-04-18 2007-11-01 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2009076361A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 極微細構造を有する光透過型金属電極およびその製造方法
JP2009094219A (ja) * 2007-10-05 2009-04-30 Oji Paper Co Ltd 半導体発光素子、単粒子エッチングマスク及び微細構造体
JP2009231689A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989658B2 (ja) 1999-11-19 2007-10-10 昭和電工株式会社 半導体発光ダイオード
JP2004055646A (ja) 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のp側電極構造
JP2004363572A (ja) * 2003-05-12 2004-12-24 Showa Denko Kk 半導体発光素子および発光ダイオード
JP4130163B2 (ja) * 2003-09-29 2008-08-06 三洋電機株式会社 半導体発光素子
KR100639683B1 (ko) 2004-01-07 2006-10-27 학교법인 조선대학교 광자 결정 구조를 이용한 led 발광소자 및 그의 제조방법
KR100579320B1 (ko) 2004-11-15 2006-05-11 광주과학기술원 질화물계 발광소자의 제조방법
KR100624449B1 (ko) 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
TW200812113A (en) 2006-05-23 2008-03-01 Alps Electric Co Ltd Semiconductor light emitting element and method for manufacturing the same
US7714339B2 (en) * 2007-05-29 2010-05-11 Neoton Optoelectronics Corp. Light emitting diode
JP2011054598A (ja) 2009-08-31 2011-03-17 Toshiba Corp 半導体発光素子およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016286A (ja) * 2000-06-27 2002-01-18 Sharp Corp 半導体発光素子
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
WO2006082687A1 (ja) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN系発光ダイオードおよび発光装置
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP2007288002A (ja) * 2006-04-18 2007-11-01 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2009076361A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 極微細構造を有する光透過型金属電極およびその製造方法
JP2009094219A (ja) * 2007-10-05 2009-04-30 Oji Paper Co Ltd 半導体発光素子、単粒子エッチングマスク及び微細構造体
JP2009231689A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069941A (ja) * 2011-09-24 2013-04-18 Toshiba Corp 半導体発光素子
JP2015515146A (ja) * 2012-04-19 2015-05-21 ヒューネット プラス カンパニー リミテッドHunet Plus Co., Ltd. ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法(MethodForFabricatingNanoPatternedSubstrateForHighEfficiencyNitridebasedLightEmittingDiode)
WO2014030670A1 (ja) * 2012-08-21 2014-02-27 王子ホールディングス株式会社 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法
JPWO2014030670A1 (ja) * 2012-08-21 2016-07-28 王子ホールディングス株式会社 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法
US9515223B2 (en) 2012-08-21 2016-12-06 Oji Holdings Corporation Semiconductor light emitting device substrate including an uneven structure having convex portions, and a flat surface therebetween
US9748441B2 (en) 2012-08-21 2017-08-29 Oji Holdings Corporation Dry etching method of manufacturing semiconductor light emitting device substrate
JP2015159233A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 被処理体を処理する方法
WO2015129322A1 (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 被処理体を処理する方法
US9911621B2 (en) 2014-02-25 2018-03-06 Tokyo Electron Limited Method for processing target object

Also Published As

Publication number Publication date
CN102194954B (zh) 2015-07-29
US20110220936A1 (en) 2011-09-15
KR20110102121A (ko) 2011-09-16
KR20130038893A (ko) 2013-04-18
TWI481076B (zh) 2015-04-11
KR101265911B1 (ko) 2013-05-22
US20140145232A1 (en) 2014-05-29
CN102194954A (zh) 2011-09-21
TW201131814A (en) 2011-09-16
US9040324B2 (en) 2015-05-26
US8680549B2 (en) 2014-03-25
JP5284300B2 (ja) 2013-09-11
KR101388832B1 (ko) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5284300B2 (ja) 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
JP5204177B2 (ja) 半導体発光素子及びその製造方法
KR100709655B1 (ko) 반도체 발광 장치 및 그것의 제조 방법
JP4481894B2 (ja) 半導体発光装置及びその製造方法
US9324914B2 (en) Semiconductor light-emitting device and process for production thereof
TWI407588B (zh) Semiconductor light emitting element and manufacturing method thereof
US9142728B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20060186424A1 (en) White LED and manufacturing method therefor
JP2012186195A (ja) 半導体発光素子及びその製造方法
US8680561B2 (en) Semiconductor light emitting device and method for manufacturing same
JP2010067928A (ja) 半導体発光素子及びその製造方法
US9444012B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP5674389B2 (ja) 半導体発光素子及びその製造方法
JP2012059969A (ja) 半導体発光素子
JP5433609B2 (ja) 半導体発光素子及びその製造方法
JP2013141038A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

LAPS Cancellation because of no payment of annual fees