JP2010067928A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2010067928A
JP2010067928A JP2008235513A JP2008235513A JP2010067928A JP 2010067928 A JP2010067928 A JP 2010067928A JP 2008235513 A JP2008235513 A JP 2008235513A JP 2008235513 A JP2008235513 A JP 2008235513A JP 2010067928 A JP2010067928 A JP 2010067928A
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
layer
multilayer film
concavo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008235513A
Other languages
English (en)
Other versions
JP5512109B2 (ja
Inventor
Ryota Kitagawa
良太 北川
Akira Fujimoto
明 藤本
Kouji Asakawa
鋼児 浅川
Takeyuki Suzuki
健之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008235513A priority Critical patent/JP5512109B2/ja
Priority to US12/404,807 priority patent/US8089081B2/en
Publication of JP2010067928A publication Critical patent/JP2010067928A/ja
Application granted granted Critical
Publication of JP5512109B2 publication Critical patent/JP5512109B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】従来の自己組織化を用いたナノ凹凸構造によるLEDの光取り出し効率の向上法においては、光取り出し面全領域において完全に分離(孤立)したドットパターンを形成することは難しく、凸部同士が連結することにより光取り出し効率が低下してしまうという問題があった。
【解決手段】本発明では、自己組織化を利用した凹凸構造において、高い光取り出し効率を有する凹凸構造を備えることにより、分離性の高いブロックコポリマーの自己組織化パターンが従来よりも短い熱処理時間で可能となり、高い光取り出し効率を有する凹凸構造の形成が可能となる。さらに、本発明では、凸部同士の連結による光回折及び散乱効果の低下を抑えて半導体発光素子内部に発生する光を高効率で外部へ取り出すことができる。
【選択図】 図2

Description

本発明は、高い光取り出し効果を示す凹凸構造を光取り出し面に具備する半導体発光素子及びその製造方法に関する。
発光ダイオード(LED)は小型、低消費電力、長寿命の特長から照明、ディスプレイ分野での応用が期待されており、特に近年、車載用ヘッドライトや家庭用照明としての高輝度・高効率のLEDが望まれている。一般に、LEDの全発光効率は内部量子効率と光取り出し効率の積で表される。内部量子効率は発生した電子・正孔対のうち、目的の波長の光を発生する電子・正孔対の割合であり、材料の結晶品質や欠陥の有無に影響される。一方、光取り出し効率は発生した光エネルギーのうちで外部に取り出される光エネルギーの割合で、LEDと空気の界面における光の損失が影響する。高輝度LEDの開発においては内部量子効率と比較して光取り出し効率が乏しいことから、主として光取り出し効率の向上が行われている。
これまで提案されてきた光取り出し効率の向上法としては、LED表面にナノスケールの凹凸構造を形成することで、散乱・回折効果を利用してLEDと空気の界面での光反射を防止して光取り出し効率の向上に成功している。このような凹凸構造はLEDの発光波長よりも短いサイズでの形成が要求され、代表的な形成方法としては、電子線描画、ナノインプリント法、及び材料の自己組織化を利用した加工法が挙げられる。特に、自己組織化法においては大面積化が可能、大型装置が不要で低コストなどの利点があり、LED輝度向上のための有用な凹凸加工法として注目を集めている。
自己組織化を利用した加工法においては、ブロックコポリマーのミクロ相分離ドットパターン(特許文献1参照)やナノ粒子の自己配列ドットパターン(特許文献2参照)をエッチングマスクとして利用することでナノスケールの凹凸構造を実現することが可能となる。しかしながら、ブロックコポリマーの場合、通常ドット間距離50nm以下のパターンを分離性良く容易に形成することができるが、通常のドット間距離が50nm以上より大きい光の波長以下の大きさに対しては高分子量のブロックコポリマーを使用して、十分な熱処理時間が必要となってくる。そのため、有限の熱処理時間では相分離不足によりドット同士が連結したパターンが形成されるといった問題がある。
以上の説明から、ブロックコポリマーの自己組織化を用いたナノ凹凸構造によるLEDの光取り出し効率の向上法においては、光取り出し面全領域において完全に分離(孤立)したドットパターンを形成することは難しく、凸部同士が連結することにより光取り出し効率が低下してしまうという問題があった。
登録第4077312号 特開2006−261659号 特開2000−100419号 特開2006−108635号
本発明はこのような問題を考慮してなされたもので、ブロックコポリマーの自己組織化を利用した凹凸構造において、高い光取り出し効率を有する凹凸構造を具備する半導体発光素子及びその製造方法を目的とするものである。
上記目的を達成するために、本発明の半導体発光素子は、「基板上に、少なくとも、活性層と、前記活性層を挟んで配置されたn型半導体層及びp型半導体層と、が積層してなる半導体多層膜を備え、前記半導体多層膜上に電極層が形成された半導体発光素子であって、前記半導体多層膜表面の前記電極が形成されていない光取り出し面に凹凸構造が形成され、前記凹凸構造の内、凸部は周期及び円相当径に分布があるように配置され、前記凹凸構造の内、円形度係数(4π×(面積)/(周囲長))が0.7以上の凸部が90%以上の割合である」ことを特徴としている。
また、本発明の半導体発光素子の製造方法は、「基板上に、少なくとも、活性層と、前記活性層を挟んで配置されたn型半導体層及びp型半導体層と、が積層してなる半導体多層膜を備え、前記半導体多層膜上に電極層が形成された半導体発光素子の製造方法であって、基板上に前記半導体膜を積層して半導体多層膜を形成する工程と、前記半導体多層膜上に電極を形成する工程と、ブロックコポリマーを含有した樹脂組成物薄膜を、前記半導体多層膜上または無機組成物薄膜上に形成する工程と、前記樹脂組成物薄膜を熱処理により相分離させる工程と、相分離した前記樹脂組成物をマスクとしてエッチングすることにより、前記半導体多層膜表面上に凹凸構造を形成する工程と、を含む」ことを特徴としている。
本発明によれば、LED輝度向上法の課題である凸部同士の連結による輝度低下を抑えるため、ナノ凹凸構造のもつ光回折及び散乱効果を維持して半導体発光素子内部に発生する光を高効率で外部へ取り出すことが可能となり、実用的には極めて有用である。
まず、本発明の基本原理について説明する。
本発明では、半導体発光素子の光取り出し面上に形成されたナノ凹凸構造の凸部の分離性を評価するために円形度係数C(4π×(面積)/(周囲長))を用いた。凸部が真円のときにC=1となり、楕円状に近づくにつれてCの値は小さくなる。
ここでCを用いて凸部が分離しているか連結しているかを判別する方法について考えてみる。凸部の分離性の悪い場合、すなわち凸部同士が連結した場合を考えると、Cは0に近づき、凸部の分離性の良い場合は1に近づくことが予想される。サイズの異なる2つの凸部同士が連結した場合においてはそのサイズの差が大きいほど真円状に近づいていきCは高い値(<1)をとる。また、同サイズの凸部が複数個連結した場合においてはその数が多いほどCは低くなっていく(C<0.5)。以上のことを考慮し、凸部同士が連結した場合において最も高い円形度係数Cmaxとすると、Cmaxのとり方はサイズの異なる2つの凸部が連結した場合である。つまり、C>Cmaxにおいては凸部が連結していないと考えることができる。
ブロックコポリマーの自己組織化で形成されたドットパターンを考えた場合、ドット部の円相当径はある一定の値をとらず、様々な値をもち円相当径は正規分布をとる。このことより最小円相当径と最大円相当径のドット部同士が連結しあった場合にCは最も高い値をとる。形成されたドット部の最大円相当径と最小円相当径の比がmである場合、Cmax=(1+m)/(1+m)である。
本発明者らは鋭意研究を重ねた結果、実用的な熱処理条件(温度<260℃、時間<12h)で形成されるブロックコポリマーのドット部の最大円相当径と最小円相当径の比はおよそ5(m=5)となることを見出した。つまり、ブロックコポリマーの自己組織化を用いたナノ凹凸構造パターンの凸部はC>0.7において分離した状態となる。また、この考えを基づいて、LED表面に形成された凸部パターンの巨視的な分離性を次の式で示すことができる。以下、この凹凸構造の凸部の巨視的な分離性を示すIを分離度と呼ぶ。
Figure 2010067928
次に、LED表面にブロックコポリマーの相分離を利用して形成されたナノ凹凸構造の分離度とLEDの光取り出し効率の関係を図1に示す。ナノ凹凸構造は電流拡散層であるp−GaP層に形成されている。LEDの光取り出し効率はPL(フォトルミネッセンス)測定により見積もられ、LED表面をナノ凹凸加工していない平坦な表面のときの光取り出し効率を1として相対的な光取り出し効率で表している。各サンプルの凸部高さは平均360nm(標準偏差12nm)であった。また、凸部の全体に占める面積率(占有率)は約50%であり、各サンプルの凹凸構造の凸部は分離状態以外ほぼ同一の形状を有している。図1(a)、(b)はLED表面に形成された分離度98%及び66%の凹凸構造の上部写真を示す。図1より、形成された凸部の分離性が光取り出し効率に大きく影響しており、その関係はほぼ直線的な関係であることがわかる。このことより本発明によれば、凹凸構造の内、円形度係数が0.7以上の凸部が90%以上の割合で形成されている、もしくは、隣接の凸部と連結せずに分離している凸部が90%以上で形成されている場合に完全分離状態で得られる光取り出し効率の90%以上の光取り出し効率をもつ半導体発光素子の実現が可能となる。
本発明において、微細な凹凸を施す表面を、発光素子を構成する半導体多層膜の光放射側最外層表面としたのは、発光素子からの光放射を効率的に外部に取り出すためには、光伝達経路を構成する複数の物質の接合界面において屈折率が大きく異なっている( 例えば1 .5 以上異なっている)界面で、光の透過損失が大きくなるため、その界面を構成する表面に微細な凹凸を設けるものである。この界面としては、発光素子を構成する半導体多層膜と空気層との界面、或いは、発光素子を保護するためのプラスチックなどの保護膜を形成している場合には、半導体多層膜と保護膜との界面などが挙げられる。
本発明が提案する凹凸構造は回折効果により、通常、臨界角内のみから外部(空気、樹脂)へと取り出される活性層からの光を、高次の回折光として臨界角外からでも取り出すことにより光取り出し効率を向上させる効果がある。この凹凸構造では凸部間の距離が回折格子の間隔に相当するため、発光波長に対して以下の式が適用できる。
n0×sinθm - ns×sinθi = m×λ/d (2)
ここで、θmは外部への出射角、θiは半導体発光素子側の入射角、λは発光波長、dは凸部間距離であり、mは回折次数であり、整数(m=0、±1、±2、・・・)であり、nsは半導体多層膜最上層の半導体層の屈折率、n0は外部の屈折率である。式(1)より、自己組織化による相分離不足により凸部同士が連結して新たな凸部を形成した場合、周りとの凸部間距離dは広くなり回折条件を満足できず、回折効果による光取り出しが期待できない。また、凸部同士が連結して1次元な広がりをみせると光取り出し特性はある一定の偏向をもった出射光に対して作用してしまうため取り出された光は異方性を有するだけでなく、光取り出し量自体も減少してしまう。本発明の関わる凹凸構造では、凸部同士の連結による回折効果の低減を抑え、高い光取り出し効率を実現することが可能となる。
以下、本発明に係わる実施形態の詳細について説明する。
[半導体発光素子の形態]
本発明における発光素子とは、発光ダイオード(LED)及びレーザダイオード(LD)の半導体発光素子を示す。
本発明による半導体発光素子の一実施態様は図2に示すとおりのものである。図2(a)及び(b)は、本発明の半導体発光素子の構成例を示す断面図及び上部平面図である。図2(a)に示すように、結晶基板上1にn型半導体層(クラッド層)2、活性層3、p型半導体層(クラッド層)4、及び電流拡散層5が順次形成され、半導体多層膜を形成している。電流拡散層5上にはp側電極6が、結晶基板1下部にはn側電極7が取り付けられ、それぞれ電流拡散層5、結晶基板1に対してオーミック接触が形成されている。ここまでの基本構成は従来素子と実質的に同じであるが、電流拡散層5の電極を形成していない露出表面に微小な凹凸8が形成されている。p側電極6下に凹凸8を形成すると接触抵抗が増加するため、凹凸8はp側電極6下には形成されていない。
ここで、電流拡散層5とは、素子内部での電流分布を広げて活性層の発光領域を広げるために設けられるものである。また、光取り出し面とは素子から外部に光が放射される素子最外面であり、半導体多層膜の基板と接触する面の反対面を指す。図2(a)では電流拡散層5表面に該当する。さらに、光取り出し側とは、活性層に対しての光取り出し面の方向を指す。
また、図2(b)に示すように、電流拡散層5上に形成されたp側電極6の周りに微小な凹凸8が形成されているが、当該凹凸8が連結している部分が存在する。
半導体多層膜を構成する半導体層としては、例えばGaP、InGaAlP、AlGaAs、GaAsPや窒化物半導体等が挙げられる。これらの製造方法としては、有機化学金属気相成長(MOCVD)法、分子線エピタキシー(MBE)法や、気相エピタキシー(VPE)法、及び液相エピタキシー(LPE)法等が挙げられる。結晶基板としては、例えば、ガリウム砒素、サファイア、シリコン、窒化シリコン、炭化珪素、及び酸化亜鉛からなる。また、半導体発光素子の構造としては、上部電極がp側、下部電極がn側の構造に限ることはなく、上部電極がn側、下部電極がp側の逆の場合でも適用可能である。必要に応じて、結晶基板と半導体多層膜の間にバッファ層が形成されている。電極層と半導体多層膜の間においても、電流拡散層及びコンタクト層が形成されていても良い。活性層としては、単純なpn接合の構造に限らず、公知のいずれかの構造、例えばダブルへテロ(DH)構造、単一量子井戸(SQW)構造、または多重量子井戸(MQW)構造であっても良い。本発明における半導体発光素子の電極層を構成する材料は、半導体とオーミック接触が可能な材料が望ましい。具体的には、Au、Ag、Al、Zn、Ge、Pt、Rd、Ni、Pd、及びZrの少なくとも一つから構成される金属または合金であって、単一または多層膜構造の形態をとる。
[半導体発光素子の製造方法]
本発明において必要とされるような、一般的なリソグラフィーの限界解像度を超えるパターンの凹凸構造を有する半導体発光素子の作製には、材料の自己組織化を利用したナノ加工法が有用である。
以下ブロックコポリマーのミクロ相分離パターンを利用する製造方法について図3を参照しながら詳しく述べる。
まず、基板1上に活性層3をクラッド層2,4で挟んだDH構造部を形成した後に、その上に電流拡散層5を形成し、さらに電流拡散層5上の一部にp側電極6を、基板1の裏面側にn側電極7を形成する(図3(a))。
次いで、ブロックコポリマーを含有した樹脂組成物を有機溶媒で溶解させた溶液をスピンコート法により塗布し、これをホットプレート上で有機溶媒が蒸発するまで熱処理することで電流拡散層5上にブロックコポリマーを含有した樹脂組成物膜9を形成する(図3(b))。
その後、窒素雰囲気オーブン内でブロックコポリマーを構成するポリマー種のガラス転移温度よりも高い温度で熱処理することによりブロックコポリマーのミクロ相分離を発生させる。この際、得られる相分離パターンはドットパターンであり、ドット部を構成するポリマー種がマトリクス部を構成するポリマー種よりも耐エッチング性に優れる。そのため、適切なエッチングガスを用いた反応性イオンエッチング(RIE)によりドット部10を残したままマトリクス部のみを除去することが可能となる(図3(c))。
また、このときマトリクス部の除去が完了した後も続けてエッチングを行うこと(オーバーエッチング)により、ドット部10の形状をシュリンク(収縮)させて連結したドット同士を分離させ、分離性の高いドットパターンを得ることが可能である。
続いて、このポリマードット部10をマスクとしてCl系ガスを用いたRIEにより下地層である電流拡散層5のエッチングを行う。最後に残存するポリマードット部10を、酸素ガスを用いたアッシングを行うことにより除去して、電流拡散層5表面に円柱状の凹凸構造8を形成させ、本発明に係わる半導体発光素子の製造が実現される。
なお、本発明の提案する半導体発光素子の製造方法は、上記工程順のみによって製造されるものでなく、例えば、p側電極層6を形成する前に、電流拡散層5上に凹凸構造8を形成し、その後p側電極層6を形成することによっても製造され、上記各工程を組み合わせた方法で製造が可能である。
また、本発明に係わる製造方法は、パターントランスファー法を用いることが可能である。パターントランスファー法についての詳細は特許文献3に開示されている。具体的に説明すると、通常ポリマーと化合物半導体のエッチング選択比が低いため、高アスペクト比の凹凸構造を形成することは困難である。ここで、ハードマスクとして電流拡散層上に無機組成物薄膜を形成した後にブロックコポリマーを含有した樹脂組成物を形成しミクロ相分離を発生させ、その後のRIEもしくはウェットエッチングプロセスにより無機組成物薄膜にブロックコポリマーのドットパターンを転写する方法(パターントランスファー法)により、ポリマーよりも耐エッチング性の高い無機組成物マスクを形成させることで、高アスペクト比の凹凸構造を電流拡散層上に作製することが可能となる。ここで、無機組成物としては、O、Ar、及びClガスを用いたRIEに対してブロックコポリマーを構成するポリマー種よりもエッチング耐性があることが好ましく、その材料としてスパッタリング法、真空蒸着法、化学気相成長法によって成膜されたシリコン、チッ化シリコン、酸化シリコンなどが挙げられる。また、回転塗布したシロキセンポリマー、ポリシラン、スピンオングラス(SOG)なども有効な材料である。
また、本発明にかかわる製造方法は、形成した円柱型凹凸構造に対してアルゴンガスを用いたスパッタリングを行うことで、凸部の先鋭化を行い、円錐、円柱、メサ構造を形成することで屈折率勾配効果を付与した凹凸構造を形成することも可能である。詳細については(特許文献4)に開示してある。
[ブロックコポリマーを含有した樹脂組成物]
本発明に係わる凹凸構造を有する半導体発光素子を製造する場合、ブロックコポリマーのモルフォロジー(morphology)としてドット状構造であることが最適である。
本発明に係わる光取り出し効果を備えた凹凸構造の凸部の円相当径は、半導体発光素子の発光波長に対してレイリー散乱が発生しない大きさ、すなわち、発光波長の1/10以上が望ましい。紫外〜赤外域の発光波長(300−900nm)を考えた場合、凸部の円相当径としては30〜90nm以上が必要となる。そのため、本発明において使用するブロックコポリマーの分子量としては、50万以上300万以下が望ましい。分子量300万以上の高分子量になると有機溶媒中に溶解させた場合、溶液粘度が高くなり、スピンコート時にムラが発生するといった塗布性の問題が生じるため実用的でない。
また、50万以上300万以下のブロックコポリマーを使用する際においては、高分子量のポリマーであるため、ミクロ相分離発生のための熱処理が長時間要し、有限の熱処理時間では相分離不足によりドット同士が連結した状態になるという問題が起こる。最終的に、得られる半導体発光素子上の凹凸構造の分離状態に大きく影響し、得られる光取り出し効率が低下してしまう。このようなブロックコポリマーの相分離不足問題を解決する手段として、本発明者らが発案したブロックコポリマーを含有した樹脂組成物にブロックコポリマーを構成する複数のモノマーのうちの少なくとも一つの低分子量ホモポリマーを添加する手法が有用である(特許文献1参照)。
さらに本発明者らは分離性の高い相分離状態を実現するため、様々な検討を重ねた結果、(1)添加するホモポリマーのうち少なくとも一つは、数平均分子量(M)が3000以下、分子量分布(重量平均分子量(M)と数平均分子量の比:M/M)が1.2以下であり、(2)ブロックコポリマーを含有した樹脂組成物の30wt%以上の一つまたは複数の低分子量ホモポリマーを添加することにより、高い分離状態(分離度90%以上)のミクロ相分離パターンが、従来のブロックコポリマーの熱処理時間よりも劇的に短い時間で得られることを見出した。
ブロックコポリマーを含有した樹脂組成物薄膜の形成時に、ブロックコポリマーを含有した樹脂組成物を溶解する溶媒としては、ブロックコポリマーを構成する2種のポリマーに対して良溶媒であることが望ましい。ポリマー鎖どうしの斥力は2種のポリマー鎖の溶解度パラメーターの差の2乗に比例する。そこで、2種のポリマーに対する良溶媒を用いれば、2種のポリマー鎖の溶解度パラメーターの差が小さくなり、系の自由エネルギーが小さくなって相分離に有利になる。ブロックコポリマー及びホモポリマーを溶解する溶媒としては、均一溶液を調製できるように、150℃以上の例えば、エチルセロソルブアセテート(ECA)、プロピレングリコールモノメチルエーテルアセテート(PGMEA)、エチルラクテート(EL)などの高沸点を有する溶媒を用いることが好ましい。
また、本発明者らは形成するブロックコポリマーを含有した樹脂組成物薄膜の膜厚と発生する相分離パターンとの関係について種々の実験を行った結果、ブロックコポリマーを含有した樹脂組成物薄膜の膜厚が薄いほど高い分離性のドットパターンが得られ、本発明の係る半導体発光素子の凸部の円相当径(30〜90nm以上)に対して膜厚平均150nm以下であるときに高い分離度が得られることを実験的に見出した。
本発明に係わるブロックコポリマーとしては、芳香環ポリマーとアクリルポリマーの組み合わせから構成されるものが望ましい。その理由として、この2種のポリマーの間には、適当なガス種を用いたRIE処理に対してエッチング速度の違いがあるからである。本原理については、特許文献1に開示されている。芳香環ポリマーとして、ポリスチレン(PS)、ポリビニルナフタレン、ポリヒドロキシスチレン、これらの誘導体が挙げられる。アクリルポリマーの例として、ポリメチルメタクレレート(PMMA)、ポリブチルメタクリレート、ポリヘキシルメタクリレートなどのアルキルメタクリレート、ポリフェニルメタクリレート、ポリシクロヘキシルメタクリレートなどが挙げられ、これらの誘導体が含まれる。また、これらのメタクリレートの代わりに、アクリレートを用いても同様の性質を示す。これらの中では、PSとPMMAのブロックコポリマーが、合成が容易であり、かつ各ポリマーの分子量の制御が容易な点から好ましいといえる。
(実施例1)
活性層にInGaAlPのDH構造を有する半導体発光素子の作製を行った。本実施例の半導体発光素子の概略図は図2に該当する。
結晶基板としては、Siドープしたn型(100)面GaAsを用いた。その上に、MOCVD法によりトリメチルインジウム(TMI)、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、PH3、及びSiH4を原料に用いてn型半導体層のSiドープn‐In0.5(Ga0.3Al0.7)0.5P層(厚さ1μm)を形成した。次に、TMI、TMG、TMA、及びPH3を用いて、活性層として厚さ0.6μmのIn0.5(Ga0.8Al0.2)0.5Pを成長させ、さらに、p型半導体層として、TMI、TMG、TMA、PH3、及びジメチルジンク(DMZ)を原料として用いて、Znドープp−In0.5(Ga0.3Al0.7)0.5P(厚さ1μm)を成長させた。さらに、電流拡散層として、TMG、PH3、及びDMZを用いて、Znドープp‐GaP(5μm)を成長させた。
次に、n型GaAs基板の下部全面に、真空蒸着法によりAu薄膜(50nm)を堆積した後、AuGe合金薄膜(200nm)を堆積させn側電極層とした。また、電流拡散層上には、真空蒸着法によりAu薄膜(50nm)、AuZn合金薄膜(200nm)を順次形成して、n側電極層とした。その後、n側、p側電極層を所望の形状に加工した。続いて、窒素雰囲気中で400℃、20分間熱処理することで、n側電極層/n型GaAs基板及びp−GaP/p側電極層界面にオーミック接触を形成させた。
以下に、光取出し側に位置する電流拡散層上に凹凸構造を形成する工程について詳しく述べる。
まず、PS−PMMAブロックコポリマー(M=895,000、M/M=1.08)をPGMEAを用いて4.0wt%希釈した溶液と、PMMAホモポリマー(M=1,720、M/M=1.15)およびPSホモポリマー(M=1,790、M/M=1.06)をそれぞれPGMEAで4.0wt%希釈した溶液とを、重量比4(PS−PMMA):6(PMMA):1(PS)になるよう秤量した。その後、0.2μmメッシュのフィルターによるフィルタリングを行って、ブロックコポリマーを含有した樹脂組成物溶液を調製した。
この溶液を前記p−GaP上に回転数3000rpmでスピンコートし、ホットプレート上で110℃、90秒間で加熱した後、オーブンに入れ、窒素雰囲気で250℃、8時間の条件で熱処理を行った。得られた相分離パターンは、PMMAのマトリックス中にPSのドット状のミクロドメインが約80nm径、平均ドット間距離140nmで構成されるモルフォロジーであり、PSドットが完全に分離した状態(円形度係数0.7以上)のドットが全体の98%(分離度98%)であった。また、熱処理後のブロックコポリマー層の膜厚は100nmであった。
次に、酸素プラズマRIE(O=30nm、圧力:100mTorr、バイアス:100W)により、ブロックコポリマーのPMMAマトリクス部分を選択的に除去し、PSドットのマスクを得た。PMMAは酸素プラズマRIEによってPSよりも3倍早くエッチングされるため、PMMAを完全に除去してPS相のみを残すことが可能である。
続いて、p−GaP上に形成した前記PSドットマスクを元に誘導結合プラズマ(ICP)−RIE装置によりエッチングを行った。エッチング条件は、Cl=5sccm、Ar=15sccm、圧力:5mTorr、バイアス:100W、ICP:30Wである。エッチング後酸素アッシングを1分間行うことにより残存するPSマスクを除去し、p−GaP上に凹凸構造を得た。作製された半導体発光素子に形成された凸部の高さは200nmであり、凸部間の平均距離は140nm、凸部が全体に占める面積率(占有率)は48%であった。また、分離度はブロックコポリマーを含有した樹脂組成物の相分離パターンと同じ98%であった。
実施例1で作製した半導体発光素子の効果を検証した。比較例の発光素子として、表面加工を行っていない以外は実施例1と同様の構造を有する半導体発光素子及び凸部の分離度が66%のパターンを有する以外は実施例1と同様の構造からなる半導体発光素子の2種類を用意した。
分離度66%の凹凸構造を有する半導体発光素子は、実施例1で使用したPS−PMMAブロックコポリマーをPGMEAに3.5wt%に希釈した溶液とPMMAホモポリマー(Mn=3000、M/M=1.5)をPGMEAに3.5wt%希釈した溶液とを重量比7(PS−PMMA):3(PMMA)で混合した溶液を、回転数2000rpmでスピンコートさせてブロックコポリマーを含有した樹脂組成物薄膜を形成した以外は、実施例1と同様の製造方法で作製した。
実施例1及び2種の比較例の半導体発光素子の全出力をチップテスターで測定した結果、表面加工を行っていない比較例の素子の出力を1とした場合、分離度66%の凹凸構造を持つ比較例の素子では1.22倍、実施例1の素子は1.44倍の出力を示した(表1参照)。
Figure 2010067928
(実施例2)
第二に、実施例1と同様のInGaAlPのDH構造であるが、光取り出し側にn型半導体層が位置する半導体発光素子を作製した。図4は本実施例によって作製された半導体発光素子を示す。
p‐GaAs基板上に、MOCVD法により、p型半導体層のZnドープp‐In0.5(Ga0.3Al0.7)0.5P層(厚さ1μm)を形成した。次に、活性層として厚さ0.6μmのIn0.5(Ga0.8Al0.2)0.5Pを成長させ、さらに、n型半導体層として、Siドープn−In0.5(Ga0.3Al0.7)0.5P(厚さ1μm)を成長させた。続いて電流拡散層としてn‐GaP(5μm)を成長させた。
次に、p−GaAs基板の下部全面に、真空蒸着法によりAu薄膜(50nm)を堆積した後、AuZn合金薄膜(200nm)を堆積させp側電極層とした。また、電流拡散層上には、真空蒸着法によりAu薄膜(50nm)、AuGe合金薄膜(200nm)を順次堆積して、n側電極層とした。その後、n側、p側電極層を所望の形状に加工した。続いて、窒素雰囲気中で400℃、20分間熱処理することで、n側電極層/n−GaP及びp−GaAs/p側電極層界面にオーミック接触を形成させた。
電流拡散層n−GaP上に凹凸構造を形成する方法は、実施例1と同様の方法によって形成を行った。最終的にn−GaP上に形成された凹凸構造は、高さ200nm、平均凸部間距離140nm、占有率49%であった。また、凸部の分離度は98%であった。
比較例の発光素子として、表面加工を行っていない以外は実施例2と同様の構造を有する半導体発光素子及び凸部の分離度が65%のパターンを有する以外は実施例2と同様の構造からなる半導体発光素子の2種類を用意した。分離度65%のパターンを有する発光素子は素子構造が異なる以外は実施例1の比較例と同様の製造法によって作製された。
本実施例で半導体発光素子の全出力をチップテスターで測定した結果、表面加工を行っていない比較例の素子の出力を1とした場合、分離度65%の凹凸構造を持つ比較例の素子では1.18倍、実施例1の素子は1.41倍の出力を示した(表2参照)。
Figure 2010067928
(実施例3)
実施例3においては、ブロックコポリマーを含有した樹脂組成物のミクロ相分離パターンをパターントランスファー法によりSOG膜に転写することによりSOGマスクを形成し、高アスペクト比の凹凸構造を有する発光素子を作製した。
本実施例で用いた半導体発光素子の構造は、実施例1で用いた構造と同様のものを作製した(図5(a))。続いて、形成されたp−GaP上に乳酸エチルで希釈した6.0wt%のSOG溶液を回転数1800rpmで30秒間スピンコートを行った。ホットプレート上で110℃、90秒間熱処理することで乳酸エチルを蒸発させた後、窒素雰囲気中にて300℃で30分間焼成を行うことで、p−GaP上に厚さ100nmのSOG膜を形成した。次に、SOG膜上に実施例1と同様のブロックコポリマーを含有した樹脂組成物薄膜を形成して、ホットプレート上で熱処理、さらに、窒素雰囲気中で熱処理を行った(図5(b))。実施例1と同様のRIE処理によりミクロ相分離したブロックコポリマーを含有した樹脂組成物中のPMMA相を除去した後(図5(c))、F2系ガスを用いたRIE(CF=15sccm、CHF=15sccm、10mTorr、100W)を行うことで、PSドットマスクパターンを下地のSOG膜に転写して、SOGマスクを形成させた(図5(d))。残存したPSマスクは酸素アッシングにより除去した。続いて、実施例1と同様のICP−RIE条件により、SOGマスクを用いて下地のp−GaPに凹凸構造を形成した(図5(e))。形成された凹凸構造は高さ450nmであること以外は、実施例1と同等の形状(凸部間距離140nm、占有率48%、分離度98%)の凹凸構造であった。
本実施例における比較例としても、表面加工を行っていない発光素子と上述のパターントランスファー法により高さ450nmの凹凸構造を形成したこと以外は実施例1の比較例と同程度の凹凸構造(凸部間距離140nm、占有率48%、分離度67%)をもつ発光素子を用意した。
本実施例で作製した半導体発光素子の全出力をチップテスターで測定した結果、表面加工を行っていない比較例の素子の出力を1とした場合、分離度67%の凹凸構造を持つ比較例の素子では1.31倍、実施例3の素子は1.65倍の出力を示した(表3参照)。
Figure 2010067928
(実施例4)
本実施例は、実施例1で用いた発光素子の電流拡散層上に凸部間距離の異なる4種の凹凸構造をパターントランスファー法により形成し、4つの素子の取り出し効率の比較を行った。
まずブロックコポリマーを含有した樹脂溶液の調製法に述べる。使用するブロックコポリマーはPSがMn=315,000、PMMAがMn=815,000のPS−PMMAブロックコポリマー(M/M=1.18)と、PMMAホモポリマー(Mn=1720)と、PSホモポリマー(Mn=3000)とを、それぞれPGMEAを溶媒として3.5wt%に溶解させた後、各溶液を所定の混合量で配合した。次いで、スピンコート法により所定の膜厚になるようにして発光素子基板の電流拡散層上に形成されたSOG膜(膜厚100nm)上にブロックコポリマーを含有した樹脂組成物薄膜を形成した。その後、相分離のための熱処理を窒素雰囲気中で250℃、8時間の条件で行った。(表4)にPS−PMMAブロックコポリマーとPMMAホモポリマーとPSホモポリマーの混合率と、その際のホモポリマー含有量と、得られたミクロ相分離パターンの平均ドット間距離と、分離度を示す。この結果、ブロックコポリマーとホモポリマーの配合量を変化させることにより、分離度90%以上で平均ドット間距離を制御できることが分かる。
Figure 2010067928
その後、ブロックコポリマーを含有した樹脂組成物薄膜に対して、実施例3と同様に、O2RIE処理(O2=30sccm、100mTorr,100W)、ついでF2系ガスを用いたRIE(CF=15sccm、CHF=15sccm、10mTorr、100W)を行うことで、SOGマスクを形成させた。その後、実施例1と同様のICP−RIE条件により、SOGマスクを用いて下地のp−GaPに凹凸構造を形成した。各素子上に形成した凸部高さは300nmであり、分離度95%、凸部占有率は50%であった。
本実施例で作製した半導体発光素子(発光波長635nm)の光出力測定を行った結果は(表5)の通りであった。光取り出し効率とは、表面加工を行っていない半導体発光素子の光出力を1とした相対値で表している。
Figure 2010067928
このように本実施例よりホモポリマーを添加し、ブロックコポリマーを含有した樹脂組成物の配合率を制御することで高分離度を維持したまま平均凸部間距離を任意に制御することが可能となる。その得られる効果としては、半導体発光素子の発光波長に対して最適な凸部間距離に設定することでより強い回折効果が得られ、高い光取り出し効率を有する凹凸構造の形成が可能となる。
なお、本発明は、上記した各実施の形態には限定されず、種々変形して実施できることは言うまでもない。
要するに、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の形態を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の一実施形態で得られた分離度と光取り出し効率の関係図 本発明の一実施形態に係わる半導体発光素子の断面図及び上面図。 本発明の一実施形態において半導体発光素子の製造方法の一例。 第2の実施例に係わる半導体発光素子の断面図。 第3の実施例に係わる半導体発光素子の製造方法。
符号の説明
1…結晶基板
2…n型半導体層
3…活性層
4…p型半導体層
5…電流拡散層
6…p側電極層
7…n側電極層
8…凹凸部
9…ブロックコポリマーを含有した樹脂組成物薄膜
10…ポリマードット部
11…SOG薄膜
12…SOGマスク

Claims (8)

  1. 基板上に、少なくとも、活性層と、前記活性層を挟んで配置されたn型半導体層及びp型半導体層と、が積層してなる半導体多層膜を備え、前記半導体多層膜上に電極層が形成された半導体発光素子であって、
    前記半導体多層膜表面の前記電極が形成されていない光取り出し面に凹凸構造が形成され、
    前記凹凸構造の内、凸部は周期及び円相当径に分布があるように配置され、
    前記凹凸構造の内、円形度係数(4π×(面積)/(周囲長))が0.7以上の凸部が90%以上の割合であることを特徴とする半導体発光素子。
  2. 基板上に、少なくとも、活性層と、前記活性層を挟んで配置されたn型半導体層及びp型半導体層と、が積層してなる半導体多層膜を備え、電極層が前記半導体多層膜上に形成された半導体発光素子であって、
    前記半導体多層膜表面の前記電極が形成されていない光取り出し面に凹凸構造が形成され、
    前記凹凸構造の内、凸部は周期及び円相当径に分布があるように配置され、
    前記凹凸構造の内、隣接の凸部と連結せずに分離している凸部が90%以上の割合であることを特徴とする半導体発光素子。
  3. 前記凹凸構造は、形成された凸部の円形度係数(4π×(面積)/(周囲長))がCmax((1+m2)/(1+m)2:最大円相当径と最小円相当径の比をmとする)以上の割合であることを特徴とする請求項1又は2記載の半導体発光素子。
  4. 前記半導体多層膜の最上層に電流拡散層が形成されていることを特徴とする請求項1乃至3に記載の半導体発光素子。
  5. 基板上に、少なくとも、活性層と、前記活性層を挟んで配置されたn型半導体層及びp型半導体層と、が積層してなる半導体多層膜を備え、前記半導体多層膜上に電極層が形成された半導体発光素子の製造方法であって、
    基板上に前記半導体膜を積層して半導体多層膜を形成する工程と、
    前記半導体多層膜上に電極を形成する工程と、
    ブロックコポリマーを含有した樹脂組成物薄膜を、前記半導体多層膜上または中間マスク層としての無機組成物薄膜上のいずれかを介して形成する工程と、
    前記樹脂組成物薄膜を熱処理により相分離させる工程と、
    相分離した前記樹脂組成物をマスクとしてエッチングすることにより、前記半導体多層膜表面上に凹凸構造を形成する工程と、
    を含むことを特徴とする半導体発光素子の製造方法。
  6. 前記樹脂組成物は、前記ブロックコポリマーを構成する複数のモノマーのうちの少なくとも一つのホモポリマーを添加して得られ、添加される前記ホモポリマーのうち少なくとも一つは、数平均分子量(M)が3000以下、分子量分布(重量平均分子量(M)と数平均分子量との比:M/M)が1.2以下のホモポリマーであることを特徴とする請求項5に記載の半導体発光素子の製造方法。
  7. 前記樹脂組成物は、一つまたは複数の前記ホモポリマーを30wt%以上添加して得られることを特徴とする請求項5に記載の半導体発光素子の製造方法。
  8. 前記樹脂組成物膜の熱処理後の膜厚が150nm以下であることを特徴とする請求項5に記載の半導体発光素子の製造方法。
JP2008235513A 2008-09-12 2008-09-12 半導体発光素子 Expired - Fee Related JP5512109B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008235513A JP5512109B2 (ja) 2008-09-12 2008-09-12 半導体発光素子
US12/404,807 US8089081B2 (en) 2008-09-12 2009-03-16 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008235513A JP5512109B2 (ja) 2008-09-12 2008-09-12 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2010067928A true JP2010067928A (ja) 2010-03-25
JP5512109B2 JP5512109B2 (ja) 2014-06-04

Family

ID=42006421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008235513A Expired - Fee Related JP5512109B2 (ja) 2008-09-12 2008-09-12 半導体発光素子

Country Status (2)

Country Link
US (1) US8089081B2 (ja)
JP (1) JP5512109B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012018163A1 (en) * 2010-08-02 2012-02-09 Gwangju Institute Of Science And Technology Fabricating method of nano structure for antireflection and fabricating method of photo device integrated with antireflection nano structure
KR101436743B1 (ko) 2013-06-20 2014-09-02 고려대학교 산학협력단 수직형 발광 소자의 제조 방법
WO2016125344A1 (ja) * 2015-02-03 2016-08-11 ソニー株式会社 発光ダイオード

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571870B2 (ja) 2007-09-21 2014-08-13 株式会社東芝 極微細構造を有する光透過型金属電極およびその製造方法
JP2010192645A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体発光素子及びその製造方法
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
KR101798231B1 (ko) * 2010-07-05 2017-11-15 엘지이노텍 주식회사 발광 소자
CN102332509A (zh) * 2011-09-15 2012-01-25 协鑫光电科技(张家港)有限公司 一种利用化学镀制备LED芯片的p电极的方法
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
US10879420B2 (en) 2018-07-09 2020-12-29 University Of Iowa Research Foundation Cascaded superlattice LED system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218383A (ja) * 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法
JP2008109152A (ja) * 2001-12-28 2008-05-08 Toshiba Corp 発光素子の製造方法および発光素子
JP2008113049A (ja) * 2004-06-28 2008-05-15 Matsushita Electric Ind Co Ltd 発光素子
WO2010095297A1 (ja) * 2009-02-18 2010-08-26 株式会社 東芝 半導体発光素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512612B2 (ja) 1990-07-18 1996-07-03 新王子製紙株式会社 着色炭酸カルシウムの製造方法
US6107644A (en) * 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP4481894B2 (ja) 2004-09-10 2010-06-16 株式会社東芝 半導体発光装置及びその製造方法
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2006261659A (ja) 2005-02-18 2006-09-28 Sumitomo Chemical Co Ltd 半導体発光素子の製造方法
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109152A (ja) * 2001-12-28 2008-05-08 Toshiba Corp 発光素子の製造方法および発光素子
JP2003218383A (ja) * 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法
JP2008113049A (ja) * 2004-06-28 2008-05-15 Matsushita Electric Ind Co Ltd 発光素子
WO2010095297A1 (ja) * 2009-02-18 2010-08-26 株式会社 東芝 半導体発光素子及びその製造方法
JP2010192645A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012018163A1 (en) * 2010-08-02 2012-02-09 Gwangju Institute Of Science And Technology Fabricating method of nano structure for antireflection and fabricating method of photo device integrated with antireflection nano structure
KR101436743B1 (ko) 2013-06-20 2014-09-02 고려대학교 산학협력단 수직형 발광 소자의 제조 방법
WO2016125344A1 (ja) * 2015-02-03 2016-08-11 ソニー株式会社 発光ダイオード
JPWO2016125344A1 (ja) * 2015-02-03 2017-11-09 ソニー株式会社 発光ダイオード
US10811562B2 (en) 2015-02-03 2020-10-20 Sony Corporation Light emitting diode

Also Published As

Publication number Publication date
US20100065868A1 (en) 2010-03-18
US8089081B2 (en) 2012-01-03
JP5512109B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5512109B2 (ja) 半導体発光素子
KR100709655B1 (ko) 반도체 발광 장치 및 그것의 제조 방법
JP4481894B2 (ja) 半導体発光装置及びその製造方法
US7737460B2 (en) White LED and manufacturing method therefor
WO2010095297A1 (ja) 半導体発光素子及びその製造方法
TW575984B (en) Semiconductor light emitting device and its manufacturing method
TWI407588B (zh) Semiconductor light emitting element and manufacturing method thereof
TWI531086B (zh) An optical substrate, a semiconductor light-emitting element, and a semiconductor light-emitting element
JP5284300B2 (ja) 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
US20120009768A1 (en) Method for forming sapphire substrate and semiconductor device
JP2010034530A (ja) 光電素子粗化構造及びその製造工程
CN109863610A (zh) 半导体发光元件及半导体发光元件的制造方法
JP2011054598A (ja) 半導体発光素子およびその製造方法
Kasugai et al. High-efficiency nitride-based light-emitting diodes with moth-eye structure
CN114902432A (zh) 具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质通孔以及无等离子损坏的顶部接触体的微led台面结构的形成
KR100887856B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI437736B (zh) 發光裝置
Huang et al. Improved light output power of GaN-based light-emitting diodes using double photonic quasi-crystal patterns
Byeon et al. Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer
WO2008035932A1 (en) Iii-nitride based light-emitting diode structure with monolithically integrated sidewall deflectors and method thereof
Huang et al. Light extraction efficiency enhancement of GaN-based light emitting diodes on n-GaN layer using a SiO2 photonic quasi-crystal overgrowth
TW202026233A (zh) 具有提升發光效率之圖案化光電基板、發光二極體及其製作方法
KR20090009176A (ko) 질화물 반도체 발광소자
Chiu et al. High efficiency white LEDs with 2D photonic quasi-crystal and patterned sapphire substrate
JP2013168493A (ja) 窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

LAPS Cancellation because of no payment of annual fees