KR101436743B1 - 수직형 발광 소자의 제조 방법 - Google Patents

수직형 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR101436743B1
KR101436743B1 KR1020130070693A KR20130070693A KR101436743B1 KR 101436743 B1 KR101436743 B1 KR 101436743B1 KR 1020130070693 A KR1020130070693 A KR 1020130070693A KR 20130070693 A KR20130070693 A KR 20130070693A KR 101436743 B1 KR101436743 B1 KR 101436743B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
resist pattern
pattern
light emitting
forming
Prior art date
Application number
KR1020130070693A
Other languages
English (en)
Inventor
이헌
조중연
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020130070693A priority Critical patent/KR101436743B1/ko
Application granted granted Critical
Publication of KR101436743B1 publication Critical patent/KR101436743B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

수직형 발광 소자의 제조 방법에 있어서, 기판을 준비하고, 상기 기판 상에, 제1 전도성 타입을 갖는 제1 반도체층, 활성층 및 제2 전도성 타입을 갖는 제2 반도체층을 구비한 화합물 반도체층 구조물을 형성한다. 이후, 상기 제2 반도체층 상에, 서브 마이크론 이하의 크기를 갖는 레지스트 패턴을 전사시킨다. 이후, 상기 레지스트 패턴을 식각 마스크로 이용하여 상기 제2 반도체층의 상부 표면을 이방성 식각하여 상기 제2 반도체층의 상부에 요철 패턴을 형성한다.

Description

수직형 발광 소자의 제조 방법{METHOD OF MANUFACTURING A VERTICAL LIGHT EMITTING DIODE}
본 발명은 수직형 발광 소자의 제조 방법에 관한 것으로, 보다 상세하게는 3족 질화물로 이루어지며 P-N 접합을 통하여 광을 발생시키는 수직형 발광 소자의 제조 방법에 관한 것이다.
일반적으로 발광다이오드의 성능은 내부양자효율 및 광추출 효율에 따라 결정될 수 있다. 상기 내부양자효율은 주입된 전자가 얼마나 많은 광자를 생성하는지를 나타내는 지수에 해당하는 반면에, 상기 광추출 효율은 생성된 광자가 얼마나 많이 발광다이오드 소자 외부로 방출될 수 있는지를 나타내는 지수에 해당한다.
최근에는 적색 발광 다이오드의 개발에 있어서 에피택셜 성장 기술의 발전으로 인하여 내부양자효율이 크게 향상 되었으나 그 반면에, 광추출 효율은 이에 비해 그 기술 발전이 매우 느린 상황이다.
상기 적색 발광 다이오드의 활성층(active layer)인 multi quantum well (MQW) region에서 생성된 광이 방출될 경우, 발광 다이오드 소자와 외부 공기, 외부 봉지재인 에폭시, 기판 등과의 경계에서 전반사가 발생할 수 있다. 예를 들면, 공기의 굴절율(nair=1), epoxy의 굴절율(nepoxy=1.5), 기판에 비해서 AlGaInP의 경우 굴절률이 약 3.3 정도로 큰 값을 가지기 때문에 MQW에서 생성된 광은 각 경계면에서 매우 낮은 임계각을 갖으며 이 임계각 범위를 벗어나 소자 외부 방향으로 입사하는 광은 외부로 진행하지 못하고 소자 내부에서 흡수될 때까지 계속 전반사 되어 광추출 효율은 매우 낮다. 또한 이는 소자의 발열로 연결되는 문제를 야기시킬 수 있다.
이러한 적색 발광 다이오드의 광추출 효율을 개선하기 위해서 발광다이오드 소자 표면의 AlGaInP 층에 요철 구조를 형성하여 광의 난반사를 발생시켜, 그 계면에서의 전반사를 감소시키는 연구가 진행되어 왔다.
본 발명의 일 목적은 개선된 광추출 효율을 가질 수 있는 수직형 발광 소자의 제조 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예에 따른 수직형 발광 소자의 제조 방법에 있어서, 기판을 준비하고, 상기 기판 상에, 제1 전도성 타입을 갖는 제1 반도체층, 활성층 및 제2 전도성 타입을 갖는 제2 반도체층을 구비한 화합물 반도체층 구조물을 형성한다. 이후, 상기 제2 반도체층 상에, 서브 마이크론 이하의 크기를 갖는 레지스트 패턴을 전사시킨다. 이후, 상기 레지스트 패턴을 식각 마스크로 이용하여 상기 제2 반도체층의 상부 표면을 이방성 식각하여 상기 제2 반도체층의 상부에 요철 패턴을 형성한다.
본 발명의 일 실시예에 있어서, 상기 레지스트 패턴을 상기 제2 반도체층 상에 전사시키기 위하여, 상기 요철 패턴에 대응되는 리세스 패턴이 상부에 형성된 유연 몰드를 준비한 후, 상기 유연 몰드 상부에, 상기 제2 반도체층에 대하여 식각 선택비를 갖는 물질로 이루어진 레지스트 패턴을 형성한다. 이후, 상기 레지스트 패턴을 상기 제2 반도체 층에 대하여 가압하여 상기 레지스트 패턴을 상기 제2 반도체층 상에 전달할 수 있다. 여기서, 상기 레지스트 패턴은 스핀 코팅 공정을 통하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 레지스트 패턴은, SOG 물질, SON 물질, 에폭시 물질 및 금속 산화물이 분산된 수지 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 반도체층 상에, 서브 마이크론 이하의 크기를 갖는 레지스트 패턴을 전사시키기 전에, 상기 제2 반도체 층에 대하여 표면 처리할 수 있다.
본 발명의 일 실시예에 있어서, 상기 레지스트 패턴에 대하여 자외선-오존 처리함으로써 상기 레지스트 패턴의 식각 선택비를 증대시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 요철 패턴은 반구형, 삼각뿔형, 사각뿔형, 육각뿔형, 원뿔형, 잘린 구형 중 적어도 하나의 형상을 가질 수 있다.
본 발명에 따른 수직형 발광 소자의 제조 방법에 따르면 프린팅 공정을 통하여 서브 마이크론 이하의 크기를 갖는 마스크 패턴을 반도체층 구조물에 전사시킬 수 있다. 이로써 상기 마스크 패턴을 식각 마스크로 이용하여 반도체층 구조물 상부에 요철을 형성함으로써 수직형 발광 소자가 개선된 광추출 효율을 가질 수 있다. 나아가, 상기 마스크 패턴으로 이용되는 레지스트 패턴이 유연 몰드 상에 형성됨에 따라 단차가 있는 반도체층 구조물 상에도 용이하게 상기 레지스트 패턴을 전사시킬 수 있다. 또한, 상기 반도체층 구조물에 대하여 표면 처리함으로써 상기 레지스트 패턴이 용이하게 전사될 수 있으며, 나아가, 상기 레지스트 패턴에 대하여 자외선-오존 처리함으로써 상기 레지스트 패턴의 내식각성을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 수직형 발광 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 수직형 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 6 내지 도 8은 도 1의 S130인 레지스트 패턴을 반도체층 구조물에 전사시키는 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 대상물들의 크기와 양은 본 발명의 명확성을 기하기 위하여 실제보다 확대 또는 축소하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 명세서 상에 기재된 특징, 단계, 기능, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 다른 특징들이나 단계, 기능, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 수직형 발광 소자의 제조 방법을 설명하기 위한 흐름도이다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 수직형 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 수직형 발광 소자의 제조 방법에 있어서, 기판(105)을 준비한다(S110). 상기 기판(105)은 예를 들면, 사파이어로 이루어진 투명 기판을 포함할 수 있다.
이어서, 상기 기판(105) 상에 반도체층 구조물(110)을 형성한다(S120). 상기 반도체층 구조물(110)은 제1 전도성 타입을 갖는 제1 반도체층(111), 활성층(113) 및 제2 전도성 타입을 갖는 제2 반도체층(115)을 구비한다. 예를 들면, 상기 반도체층 구조물(110)은 p형 AlxGayInP(1-x-y)층(0≤x≤1, 0≤y≤1, 0≤x+y≤1), 활성층 및 n형 AlmGanInP(1-m-n)층(0≤m≤1, 0≤n≤1, 0≤m+m≤1)이 순차적으로 적층된 구조를 포함할 수 있다. 이와 다르게, 상기 반도체층 구조물(110)은 역전된 순서의 적층 구조를 포함할 수 있다.
한편, 상기 반도체층 구조물(110)은 에피텍셜 성장 공정에 의하여 순차적으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 반도체층 구조물(110)을 형성하기 전에, 상기 기판(105) 상에 언도프 질화갈륨(GaN)층(미도시)을 형성할 수 있다. 상기 질화갈륨층은 후속하는 반도체층 구조물(110)을 형성하기 위한 에피텍셜 성장 공정에서 시드층으로 기능할 수 있다.
도 6 내지 도 8은 도 1의 S130인 레지스트 패턴을 반도체층 구조물에 전사시키는 방법을 설명하기 위한 단면도들이다.
한편, 유연 몰드를 준비한다(S115). 상기 유연 몰드(10)는 플렉서블한 성질을 가질 수 있다. 상기 유연 몰드(10)의 상부 표면에는 리세스 패턴이 형성된다. 상기 리세스 패턴은 서브 마이크론(sub-micron) 이하의 크기를 가질 수 있다. 또한, 상기 리세스 패턴의 형상에 대응되게 상기 제2 반도체층(110) 상부 표면에 요철이 형성될 수 있다.
상기 유연 몰드(10)는 고투습성을 갖는 물질로 이루어 질 수 있다. 따라서, 상기 유연 몰드(10) 상에 레지스트 패턴(20)을 이루는 용액이 위치할 경우, 용액내의 용제를 효과적으로 흡수할 수 있다. 예를 들면, 상기 유연 몰드(10)는 폴리디메틸실록산(polydimethylsiloxane; PDMS), 페르플루오로폴리에테르(perfluoropolyether; PFPE), 폴리비닐알콜(polyvinyl alcohol; PVA) 등과 같은 고분자 물질로 이루어질 수 있다.
이어서, 상기 유연 몰드(10)의 상부 표면에 레지스트 물질을 코팅하여 상기 유연 몰드(10) 상부에 레지스트 패턴(20)을 형성한다. 상기 레지스트 패턴(20)은 서브 마이크론 이하의 크기를 가질 수 있다.
상기 레지스트 패턴(20)은 스핀 코팅 공정을 통하여 형성될 수 있다. 이때 상기 스핀 코팅 고정의 회전수(rmp) 및 공정 시간은 적절히 조절될 수 있다.
상기 레지스트 패턴(20)은 제2 반도체 층(115)에 대하여 우수한 식각 선택비를 갖는 물질로 이루어질 수 있다. 또한 상기 레지스트 패턴(20)은 이를 식각 마스크로 이용하는 이방성 식각 공정 이후에 용이하게 제거될 수 있는 물질로 이루어질 수 있다. 예를 들면, 상기 레지스트 패턴(20)은 SOG (Spin on glass) 물질, SON(spin on nitride) 물질, 에폭시 및 금속산화물이 분산된 레진 중 적어도 하나를 포함할 수 있다.
이어서, 상기 레지스트 패턴(20)을 상기 제2 반도체층(115) 상에 전사시킨다(S130). 이를 위하여, 상기 유연 몰드(10) 및 레지스트 패턴(20)을 상기 제2 반도체층(115) 상부에 위치시킨 후 상기 레지스트 패턴(20) 및 상기 제2 반도체층(115)을 상호 마주보도록 정렬시킨다. 이후, 상기 유연 몰드(10)를 상기 제2 반도체층(115)로 향하여 가압하여 상기 레지스트 패턴(20)을 상기 제2 반도체층(115) 상에 형성한다. 상기 레지스트 패턴(20)이 후속하는 이방성 식각 공정에서 식각 마스크로 이용될 수 있다.
상기 레지스트 패턴(20)을 상기 제2 반도체층(115) 상에 전사시키기 위하여 프린팅 공정이 이용될 수 있다. 상기 프린팅 공정에 있어서, 가압력은 1 내지 30 bar 로 조절될 수 있으며, 상기 프린팅 공정에서의 공정 온도은 약 100 내지 250ㅀC의 온도로 조절될 수 있다.
한편, 상기 유연 몰드(10)는 플렉서블한 성질을 가짐에 따라 상기 제2 반도체층(115)의 상부 표면이 균일하지 않을 경우에도 상기 레지스트 패턴이 상기 제2 반도체층 상에 전사될 수 있다.
예를 들면, 상기 제2 반도체층(115) 상에 금속 도전막(120), 상기 금속 도전막(120) 상에 형성된 금속 전극(130) 및 상기 금속 전극(130)을 감싸는 보호막 패턴(140)과 같은 다른 구조물이 형성되어 단차(h)가 있는 경우에도 상기 유연 몰드(10)에 형성된 레지스트 패턴(20)이 균일하게 상기 제2 반도체층(115) 및 다른 구조물 상에도 전사될 수 있다.
본 발명의 일 실시예에 있어서, 상기 레지스트 패턴(20)을 상기 제2 반도체층(115) 상에 전사시키는 프린팅 공정 이전에, 상기 제2 반도체층(115)에 대하여 표면 처리할 수 있다. 상기 표면 처리 공정을 통하여 상기 제2 반도체층(115) 및 상기 레지스트 패턴(20) 사이의 접착력이 증대될 수 있다. 상기 표면 처리 공정의 예로는, 자외선-오존 처리 공정, 피라나(piranha) 용액을 이용하는 피라나 공정, 산소 플라즈마 공정 중 적어도 하나를 들 수 있다.
이어서, 상기 레지스트 패턴(20)을 식각 마스크로 이용하여 상기 제2 반도체층(115)의 상부 표면을 이방성 식각하여 상기 제2 반도체층(115)의 상부에 요철 패턴(117)을 형성한다(S140).
상기 요철 패턴(117)은 상기 레지스트 패턴(20)의 크기 및 형상에 대응되는 크기 및 형상을 가질 수 있다. 예를 들면 상기 요철 패턴(117)은 서브 마이크론 이하의 크기를 가질 수 있다.
또한 상기 요철 패턴(117)은 반구형, 각뿔형, 사각뿔형, 육각뿔형, 원뿔형, 잘린 구형 중 적어도 하나의 형상을 가질 수 있다. 특히, 상기 요철 패턴(117)운 광추출 효율 향상을 위하여 완벽한 뿔 형상을 가질 수 있다. 따라서 상기 요철 패턴(117)은 상기 레지스트 패턴(20)에 따라 그 형상 및 크기를 조절할 수 있다. 결과적으로 상기 제2 반도체층(115)의 상부 표면에 형성된 요철 패턴들(117)은 각각 균일한 형상 및 크기를 가질 수 있고 나아가 우수한 종횡비를 가질 수 있음으로써 개선된 광추출 효율을 갖는 수직형 발광소자가 제조될 수 있다.
상기 이방성 식각 공정은 예를 들면, 반응성 이온 식각(Reactive Ion Etch; RIE) 공정을 포함할 수 있다. 상기 반응성 이온 식각 공정에 있어서, 10 내지 200 W의 RF 파워, 50-200 mTorr의 압력의 공정 조건 및 산소 가스와 사불화탄소 가스로 이루어진 공정 가스를 이용하여 수행될 수 있다.
이후, 상기 제2 반도체층(115)의 상부에 잔류하는 레지스트 패턴(20)을 제거함으로써 상기 수직형 발광 소자가 완성될 수 있다. 특히, 상기 레지스트 패턴(20)은 제2 반도체층(115)에 대한 우수한 식각 선택비를 가짐에 따라 상기 레지스트 패턴(20)은 용이하게 선택적으로 제거될 수 있다. 따라서, 상기 레지스트 패턴 제거 공정 중 상기 반도체층 구조물(110)에 대한 손상이 억제될 수 있다.
본 발명의 일 실시예에 있어서, 상기 레지스트 패턴(20)에 대하여 자외선-오존 처리함으로써 상기 레지스트 패턴(20)의 식각 선택비를 증대시킬 수 있다. 따라서, 후속하는 이방성 식각 공정에서 상기 레지스트 패턴(20)이 상기 제2 반도체층(115)에 대하여 우수한 식각 선택비를 가질 수 있음에 따라 상기 요철 패턴(117)이 보다 균일하게 형성될 수 있다.
본 발명의 실시예들에 따른 수직형 발광 소자의 제조 방법에 있어서, 서브 마이크론 이하의 크기를 갖는 레지스트 패턴을 반도체층 구조물 상에 전사시킴으로써 제2 반도체층의 상부 표면에 균일한 크기 및 형상의 요철 패턴이 형성될 수 있다. 이로써 상기 수직형 발광 소자가 개선된 광추출 효율을 가질 수 있다. 또한 유연 몰드에 상기 레지스트 패턴을 형성함으로써 상기 반도체층 구조물의 상부에 단차가 있을 경우에도 용이하게 레지스트 패턴이 전사될 수 있다. 또한, 상기 레지스트 패턴은 제2 반도체층에 대한 우수한 식각 선택비를 가짐에 따라 상기 레지스트 패턴은 용이하게 선택적으로 제거될 수 있다. 따라서, 상기 레지스트 패턴의 제거 공정 중 반도체층 구조물에 대한 손상이 억제될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 기판을 준비하는 단계;
    상기 기판 상에, 제1 전도성 타입을 갖는 제1 반도체층, 활성층 및 제2 전도성 타입을 갖는 제2 반도체층을 구비한 화합물 반도체층 구조물을 형성하는 단계;
    상기 제2 반도체층 상에, 서브 마이크론 이하의 크기의 폭을 갖는 레지스트 패턴을 전사시키는 단계; 및
    상기 레지스트 패턴을 식각 마스크로 이용하여 상기 제2 반도체층의 상부 표면을 이방성 식각하여 상기 제2 반도체층의 상부에 요철 패턴을 형성하는 단계를 포함하고,
    상기 레지스트 패턴을 상기 제2 반도체층 상에 전사시키는 단계는,
    상기 요철 패턴에 대응되는 리세스 패턴이 상부에 형성된 유연 몰드를 준비하는 단계;
    상기 유연 몰드 상부에, 상기 제2 반도체층에 대하여 식각 선택비를 갖는 물질로 이루어진 레지스트 패턴을 형성하는 단계; 및
    상기 레지스트 패턴을 상기 제2 반도체 층에 대하여 가압하여 상기 레지스트 패턴을 상기 제2 반도체층 상에 전달하는 단계를 포함하는 수직형 발광 소자의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 레지스트 패턴을 형성하는 단계는 스핀 코팅 공정을 통하여 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  4. 제1항에 있어서, 상기 레지스트 패턴은, SOG 물질, SON 물질, 에폭시 물질 및 금속 산화물이 분산된 수지 중 적어도 하나를 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  5. 제1항에 있어서, 상기 제2 반도체층 상에, 서브 마이크론 이하의 크기를 갖는 레지스트 패턴을 전사시키기 전,
    상기 제2 반도체 층에 대하여 자외선-오존 처리 공정, 피라나(piranha) 용액을 이용하는 피라나 공정, 산소 플라즈마 공정 중 어느 하나를 이용하여 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  6. 제1항에 있어서, 상기 레지스트 패턴에 대하여 자외선-오존 처리함으로써 상기 레지스트 패턴의 식각 선택비를 증대시키는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  7. 제1항에 있어서, 상기 요철 패턴은 반구형, 삼각뿔형, 사각뿔형, 육각뿔형, 원뿔형, 잘린 구형 중 적어도 하나의 형상을 갖는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
KR1020130070693A 2013-06-20 2013-06-20 수직형 발광 소자의 제조 방법 KR101436743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130070693A KR101436743B1 (ko) 2013-06-20 2013-06-20 수직형 발광 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130070693A KR101436743B1 (ko) 2013-06-20 2013-06-20 수직형 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR101436743B1 true KR101436743B1 (ko) 2014-09-02

Family

ID=51759088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130070693A KR101436743B1 (ko) 2013-06-20 2013-06-20 수직형 발광 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101436743B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108635A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体発光装置及びその製造方法
KR100593939B1 (ko) 2005-04-21 2006-06-30 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2010067928A (ja) 2008-09-12 2010-03-25 Toshiba Corp 半導体発光素子及びその製造方法
KR101233062B1 (ko) 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108635A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体発光装置及びその製造方法
KR100593939B1 (ko) 2005-04-21 2006-06-30 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2010067928A (ja) 2008-09-12 2010-03-25 Toshiba Corp 半導体発光素子及びその製造方法
KR101233062B1 (ko) 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법

Similar Documents

Publication Publication Date Title
KR101763460B1 (ko) 광학 기판, 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
Li et al. Investigation of light-extraction mechanisms of multiscale patterned arrays with rough morphology for GaN-based thin-film LEDs
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
CN105185883A (zh) 侧壁粗化的AlGaInP基LED及其制造方法
US10090437B2 (en) LED having etched light emitting surface for increased light extraction
CN109065449B (zh) 外延结构的减薄方法
US8530251B2 (en) Manufacturing method of high-efficiency LED
Huang et al. Enhanced light output from a nitride-based power chip of green light-emitting diodes with nano-rough surface using nanoimprint lithography
US20150084088A1 (en) Light-Emitting Diode And Manufacturing Method Therefor
CN103811598B (zh) 硅基氮化物材料的氧化铪悬空谐振光子器件及其制备方法
JP2013510445A5 (ko)
CN111599674A (zh) 复合衬底的刻蚀方法
US8951820B2 (en) Method of fabricating nano-imprint mold for a light emitting diode
Kao et al. Light–output enhancement of nano-roughened GaN laser lift-off light-emitting diodes formed by ICP dry etching
JP2007123446A (ja) 半導体発光素子の製造方法
KR20160138419A (ko) 에피택셜 성장용 기판 및 이것을 사용한 발광 소자
KR101535852B1 (ko) 나노구조체 전사를 이용한 발광다이오드 제조방법과 그 발광다이오드
Huang et al. Enhancement of light output power of GaN-based light-emitting diodes using a SiO2 nano-scale structure on a p-GaN surface
Lee et al. High-efficiency InGaN-based LEDs grown on patterned sapphire substrates using nanoimprinting technology
KR101436743B1 (ko) 수직형 발광 소자의 제조 방법
Huang et al. GaN-based light-emitting diodes with hybrid micro/nano-textured indium-tin-oxide layer
Byeon et al. High-brightness vertical GaN-based light-emitting diodes with hexagonally close-packed micrometer array structures
CN105336824A (zh) 一种图形化衬底的制备方法及图形化衬底
KR102003391B1 (ko) 반도체 발광소자 및 그 제조 방법
CN111063779A (zh) 一种发光二极管结构制备方法及其用途

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 6