KR101798231B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101798231B1
KR101798231B1 KR1020100064559A KR20100064559A KR101798231B1 KR 101798231 B1 KR101798231 B1 KR 101798231B1 KR 1020100064559 A KR1020100064559 A KR 1020100064559A KR 20100064559 A KR20100064559 A KR 20100064559A KR 101798231 B1 KR101798231 B1 KR 101798231B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
oxide
light emitting
conductive
Prior art date
Application number
KR1020100064559A
Other languages
English (en)
Other versions
KR20120003774A (ko
Inventor
정환희
이상열
문지형
송준오
최광기
성태연
정세연
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064559A priority Critical patent/KR101798231B1/ko
Priority to US13/175,424 priority patent/US8525215B2/en
Priority to EP11172594.1A priority patent/EP2405497B1/en
Publication of KR20120003774A publication Critical patent/KR20120003774A/ko
Application granted granted Critical
Publication of KR101798231B1 publication Critical patent/KR101798231B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상의 적어도 일부분에 배치되는 산화물 돌기; 및 상기 발광 구조층 및 산화물 돌기 상에 전류 퍼짐층을 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명은 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템에 관한 것이다.
최근, 발광 소자로써 LED(Light Emitting Diode)를 이용한 장치가 많이 연구되고 있다.
LED는 화합물 반도체의 특성을 이용하여 전기 신호를 빛으로 변환시키는 것으로, 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층이 적층되어 전원이 인가됨에 따라 상기 활성층에서 빛을 방출한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공한다.
실시예는 광 효율이 향상된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공한다.
실시예는 전류 주입 특성이 우수한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공한다.
실시예는 제조 공정이 용이한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공한다.
실시예에 따른 발광 소자는 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상의 적어도 일부분에 배치되는 산화물 돌기; 및 상기 발광 구조층 및 산화물 돌기 상에 전류 퍼짐층을 포함한다.
실시예에 따른 발광 소자 제조방법은 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 활성층을 포함하는 발광 구조층을 형성하는 단계; 상기 발광 구조층 상에 알루미늄층을 형성하는 단계; 상기 알루미늄층에 양극산화공정을 수행하여 포어를 가진 양극산화알루미늄층을 부분적으로 형성하는 단계; 상기 양극산화알루미늄층을 제거하는 단계; 상기 알루미늄층에 다시 양극산화공정을 수행하여 양극산화알루미늄층을 형성하고 동시에 상기 발광 구조층을 부분적으로 산화시켜 산화물 돌기를 형성하는 단계; 및 상기 양극산화알루미늄층을 제거하고 상기 발광 구조층 및 산화물 돌기 상에 전류 퍼짐층을 형성하는 단계를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공할 수 있다.
실시예는 광 효율이 향상된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공할 수 있다.
실시예는 전류 주입 특성이 우수한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공할 수 있다.
실시예는 제조 공정이 용이한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면.
도 2와 도 3은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 4는 제1 실시예에 따른 발광 소자의 다른 예를 설명하는 도면.
도 5는 제2 실시예에 따른 발광 소자를 설명하는 도면.
도 6 내지 도 8은 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 9는 제2 실시예에 따른 발광 소자의 다른 예를 설명하는 도면.
도 10 내지 도 15는 실시예에 따른 발광 소자 제조방법에서 상기 산화물 돌기를 형성하는 방법을 설명하는 도면.
도 16은 질화물층과 전류 퍼짐층 사이에 배치되는 산화물 돌기가 쇼트키 장벽의 높이를 국부적으로 낮추어 전류 주입 특성을 향상시키는 것을 설명하는 도면.
도 17은 실시예에 따른 양극산화공정을 이용하여 형성한 산화물 돌기의 이미지.
도 18은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도.
도 19는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면.
도 20은 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛의 사시도
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면들을 참조하여 실시예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템에 대해 상세히 설명하도록 한다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면이다.
도 1을 참조하면, 제1 실시예에 따른 발광 소자는 성장 기판(10) 상에 언도프트 질화물층(20)과, 상기 언도프트 질화물층(20) 상에 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)을 포함하는 발광 구조층(60)과, 상기 제2 도전형의 반도체층(50) 상에 산화물 돌기(55)와, 상기 제2 도전형의 반도체층(50) 및 상기 산화물 돌기(55) 상에 전류 퍼짐층(70)과, 상기 제1 도전형의 반도체층(30) 상에 제1 전극(110)과, 상기 전류 퍼짐층(70) 상에 제2 전극(120)을 포함한다.
상기 성장 기판(10)은 예를 들어, 사파이어, SiC, Si, GaAs, ZnO, MgO, GaN, Glass 또는 Ga2O3 중 어느 하나로 형성될 수 있다.
상기 언도프트 질화물층(20)은 버퍼층을 포함할 수도 있으며, 예를 들어, 언도프트 GaN 기반 반도체층으로 형성될 수도 있다. 상기 언도프트 질화물층(20)은 도펀트가 도핑되지 않아, 상기 제1 도전형의 반도체층(30)에 비해 현저히 낮은 전기 전도성을 갖는 층으로, 상기 제1 도전형의 반도체층(30)의 결정성 향상을 위해 성장되는 층이다.
상기 제1 도전형의 반도체층(30)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 제1 도전형의 반도체층(30) 상에는 상기 활성층(40)이 형성될 수 있다. 상기 활성층(40)은 상기 제1 도전형의 반도체층(30)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 반도체층(50)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(40)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(40)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(40)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(40)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(40)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
상기 활성층(40)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(40) 상에는 상기 제2 도전형의 반도체층(50)이 형성될 수 있다. 상기 제2 도전형의 반도체층(50)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 앞에서 설명한 것과는 달리, 상기 제1 도전형의 반도체층(30)이 p형 반도체층을 포함하고 상기 제2 도전형의 반도체층(50)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 반도체층(50) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며 이에 따라, 상기 발광 소자는 np, pn, npn, 또는 pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 반도체층(30) 및 상기 제2 도전형의 반도체층(50) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층(60)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 산화물 돌기(55)는 상기 제2 도전형의 반도체층(50)의 산화물로 형성되며, 상기 제2 도전형의 반도체층(50)이 산화되면서 돌출된 형태를 갖는다. 상기 산화물 돌기(55)는 상면이 위로 볼록하게 형성되며, 나노 사이즈의 미세한 크기를 갖는다.
상기 전류 퍼짐층(70)은 투명 전극층으로 형성될 수 있으며, 예를 들어, ITO(Indium-Tin Oxide), ZnO, AZO(Aluminum doped Zinc Oxide), IZO(Indium Zinc Oxide), ATO(Antimony Tin Oxide), ZITO(Zinc Indium-Tin Oxide)과 같은 투명 전도 산화물로 형성될 수 있다.
실시예에 따른 발광 소자는 상기 제2 도전형의 반도체층(50)과 상기 전류 퍼짐층(70) 사이에 상기 산화물 돌기(55)를 형성한다. 상기 산화물 돌기(55)는 상기 제2 도전형의 반도체층(50)을 부분적으로 산화시켜 형성함으로써, 별도의 산화물을 증착하기 위한 산화물 타겟이 요구되지 않아 제조 공정이 용이한 장점이 있다.
또한, 상기 산화물 돌기(55)는 상기 제2 도전형의 반도체층(50)과 상기 전류 퍼짐층(70) 사이의 계면에서 빛이 난반사되도록 함으로써 상기 발광 소자의 외부로 추출되는 빛의 양을 증가시켜 광 효율을 향상되도록 할 수 있다.
또한, 상기 산화물 돌기(55)는 상기 제2 도전형의 반도체층(50)과 상기 전류 퍼짐층(70) 사이의 계면의 쇼트키 장벽의 높이를 국부적으로 낮추어 전류 주입 특성을 향상시켜 발광 소자의 전기적 특성이 향상되도록 할 수 있다.
도 2와 도 3은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 2를 참조하면, 상기 성장 기판(10)이 준비되고, 상기 성장 기판(10) 상에 상기 언도프트 질화물층(20)을 형성한다.
그리고, 상기 언도프트 질화물층(20) 상에 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)을 포함하는 발광 구조층(60)을 형성한다.
도 3을 참조하면, 상기 발광 구조층(60)을 선택적으로 제거하는 메사 에칭 공정을 통해 상기 제1 도전형의 반도체층(30)의 일부가 상측 방향으로 노출되도록 한다.
그리고, 상기 제2 도전형의 반도체층(50) 상에 산화물 돌기(55)를 형성한다. 상기 산화물 돌기(55)의 형성 방법에 대해서는 후술하도록 한다.
그리고, 도 1에 도시된 바와 같이, 상기 제2 도전형의 반도체층(50) 및 산화물 돌기(55) 상에 상기 전류 퍼짐층(70)을 형성하고, 상기 제1 도전형의 반도체층(110) 상에 제1 전극(110) 및 상기 전류 퍼짐층(70) 상에 제2 전극(120)을 형성한다. 따라서, 상술한 제1 실시예에 따른 발광 소자가 제작될 수 있다.
도 4는 제1 실시예에 따른 발광 소자의 다른 예를 설명하는 도면이다.
도 4에 도시된 실시예를 설명함에 있어서 도 1에서 설명한 내용과 중복되는 설명은 생략하도록 한다.
도 4를 참조하면, 제2 도전형의 반도체층(50)은 제1 반도체층(51)과 제2 반도체층(52)을 포함할 수 있다. 상기 제1 반도체층(51)과 제2 반도체층(52)은 서로 다른 조성을 가진 반도체층으로 형성될 수 있으며, 상기 제1 반도체층(51)은 상기 활성층(40)과 접하고 상기 제2 반도체층(52)은 상기 제1 반도체층(51) 상에 배치된다. 상기 산화물 돌기(55)는 상기 제2 반도체층(52)이 산화되면서 돌출된 형태를 가질 수 있다. 또한, 상기 제2 반도체층(52)은 상기 제1 반도체층(51)과 다른 도전형을 가진 물질로 형성될 수 있으며, 앞서 언급한 바와 같은 제3 도전형의 반도체층으로 형성될 수도 있다.
도 5는 제2 실시예에 따른 발광 소자를 설명하는 도면이다.
제2 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에서 설명된 내용과 중복되는 설명은 생략하도록 한다.
도 5를 참조하면, 제2 실시예에 따른 발광 소자는 전도성 지지기판(80) 상에 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)을 포함하는 발광 구조층(60)과, 상기 제1 도전형의 반도체층(30) 상에 산화물 돌기(35)와, 상기 제1 도전형의 반도체층(30) 및 상기 산화물 돌기(35) 상에 전류 퍼짐층(70)과, 상기 전류 퍼짐층(70) 상에 전극(90)을 포함한다.
상기 전도성 지지기판(80)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중 적어도 어느 하나를 포함할 수 있다. 비록 도시되지는 않았지만, 상기 전도성 지지기판(80) 상에는 반사층이 형성되고, 상기 반사층 상에는 오믹 접촉층이 더 형성될 수도 있다.
상기 제2 도전형의 반도체층(50)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 제2 도전형의 반도체층(50) 상에는 상기 활성층(40)이 형성될 수 있다. 상기 활성층(40)은 상기 제1 도전형의 반도체층(30)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 반도체층(50)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(40)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(40)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(40)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(40)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(40)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
상기 활성층(40)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(40) 상에는 상기 제1 도전형의 반도체층(30)이 형성될 수 있다.
상기 제1 도전형의 반도체층(30)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 산화물 돌기(35)는 상기 제1 도전형의 반도체층(30)의 산화물로 형성되며, 상기 제1 도전형의 반도체층(30)이 산화되면서 돌출된 형태를 갖는다. 상기 산화물 돌기(35)는 상면이 위로 볼록하게 형성되며, 나노 사이즈의 미세한 크기를 갖는다.
상기 전류 퍼짐층(70)은 투명 전극층으로 형성될 수 있으며, 예를 들어, ITO(Indium-Tin Oxide), ZnO, AZO(Aluminum doped Zinc Oxide), IZO(Indium Zinc Oxide), ATO(Antimony Tin Oxide), ZITO(Zinc Indium-Tin Oxide)과 같은 투명 전도 산화물로 형성될 수 있다.
도 6 내지 도 8은 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 6을 참조하면, 성장 기판(10)이 준비되고, 상기 성장 기판(10) 상에 상기 언도프트 질화물층(20)을 형성한다. 그리고, 상기 언도프트 질화물층(20) 상에 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)을 포함하는 발광 구조층(60)을 형성한다.
또한, 상기 제2 도전형의 반도체층(50) 상에 상기 전도성 지지기판(80)을 형성한다.
도 7을 참조하면, 상기 성장 기판(10) 및 언도프트 질화물층(20)을 레이저 리프트 오프 또는 화학적 리프트 오프 방법을 이용하여 제거한다.
도 8을 참조하면, 상기 제1 도전형의 반도체층(30) 상에 상기 산화물 돌기(35)를 형성한다. 상기 산화물 돌기(35)의 형성 방법에 대해서는 후술하도록 한다.
그리고, 도 5에 도시된 바와 같이, 상기 제1 도전형의 반도체층(30) 및 산화물 돌기(35) 상에 상기 전류 퍼짐층(70)을 형성하고, 상기 전류 퍼짐층(70) 상에 전극(90)을 형성한다. 따라서, 상술한 제2 실시예에 따른 발광 소자가 제작될 수 있다.
도 9는 제2 실시예에 따른 발광 소자의 다른 예를 설명하는 도면이다.
도 9에 도시된 실시예를 설명함에 있어서 도 5에서 설명한 내용과 중복되는 설명은 생략하도록 한다.
도 9를 참조하면, 제1 도전형의 반도체층(30)은 제1 반도체층(31)과 제2 반도체층(32)을 포함할 수 있다. 상기 제1 반도체층(31)과 제2 반도체층(32)은 서로 다른 조성을 가진 반도체층으로 형성될 수 있으며, 상기 제1 반도체층(31)은 상기 활성층(40)과 접하고 상기 제2 반도체층(32)은 상기 제1 반도체층(31) 상에 배치된다. 상기 산화물 돌기(35)는 상기 제2 반도체층(32)이 산화되면서 돌출된 형태를 가질 수 있다.
도 10 내지 도 15는 실시예에 따른 발광 소자 제조방법에서 상기 산화물 돌기를 형성하는 방법을 설명하는 도면이다.
도 10을 참조하면, 질화물층(150)이 준비되고, 상기 질화물층(150) 상에 알루미늄층(160)을 형성한다. 상기 질화물층(150)은 앞서 설명한 제1 도전형의 반도체층(30) 또는 제2 도전형의 반도체층(50)이 될 수도 있다.
도 11을 참조하면, 상기 알루미늄층(160)에 대한 양극산화공정을 수행하여 상기 알루미늄층(160)에 양극산화알루미늄층(Anodic Alumina Oxide)(161)을 형성한다. 상기 양극산화알루미늄층(161)에는 포어(pore)(162)가 형성된다.
도 12를 참조하면, 상기 양극산화알루미늄층(161)을 에칭하여 제거한다. 예를 들어, 황산, 크롬산, 인산, 또는 옥살산 중 어느 하나를 이용하여 상기 양극산화알루미늄층(161)을 제거한다. 이때, 상기 양극산화알루미늄층(161) 아래에 배치되는 상기 질화물층(150)이 상기 포어(162)의 아래 부분에서 부분적으로 노출될 수 있다.
도 13을 참조하면, 상기 알루미늄층(160)에 대한 양극산화공정을 다시 수행하여 양극산화알루미늄층(161)을 형성한다. 이 경우, 상기 알루미늄층(160)이 산화되고, 동시에 상기 질화물층(150)이 산화되면서 상기 질화물층(150)의 일부가 산화 과정에서 부피가 증가하면서 돌출되어 산화물 돌기(155)를 형성한다.
도 14 및 도 15를 참조하면, 상기 산화알루미늄층(161)을 에칭하여 제거하면 상기 질화물층(150) 상에는 상기 질화물층(150)이 산화되어 형성된 산화물 돌기(155)가 남고, 상기 질화물층(150) 및 산화물 돌기(155) 상에 전류 퍼짐층(170)을 형성한다.
실시예에 따른 산화물 돌기 형성방법은 양극산화공정을 이용하여 상기 질화물층(150)을 산화시킴으로 별도의 산화물 타겟이 필요하지 않고, 균일하고 일정한 크기의 산화물 돌기(155)를 형성할 수 있는 장점이 있다.
상기 질화물층(150)은 GaN층으로 형성될 수도 있으며, 이 경우 상기 산화물 돌기(155)는 Ga-O로 형성될 수 있다.
또한, 상기 질화물층(150)은 InN, InGaN, AlInN, AlGaN, AlN, 또는 AlInGaN 중 어느 하나로 형성될 수 있으며, 이 경우 상기 산화물 돌기(155)는 InO, InGaO, AlInO, AlGaO, AlO, 또는 AlInGaO로 형성될 수도 있다.
도 17은 실시예에 따른 양극산화공정을 이용하여 형성한 산화물 돌기의 이미지이다. 도 17에 도시된 바와 같이, 산화물 돌기는 균일한 크기를 가지며, 일정한 간격으로 배열된다.
도 16은 질화물층과 전류 퍼짐층 사이에 배치되는 산화물 돌기가 쇼트키 장벽의 높이를 국부적으로 낮추어 전류 주입 특성을 향상시키는 것을 설명하는 도면이다.
도 16에 도시된 바와 같이, 상기 질화물층(150)에 대응하는 반도체층(Semiconductor)과 상기 전류 퍼짐층(170)에 대응하는 금속층(Metal) 사이에는 쇼트키 장벽이 형성되는데, 상기 산화물 돌기(155)는 상기 쇼트키 장벽의 높이를 국부적으로 낮추게 된다. 따라서, 상기 산화물 돌기(155)가 형성된 부분은 에너지 밴드갭이 낮아지는 현상이 발생되고 전체적인 에너지 밴드갭이 감소된다.
즉, 다른 일함수를 갖는 산화물 돌기(155)가 삽입되면 균일한 에너지 밴드 구조가 2개로 불균일하게 나누어지게 된다. 이때 두 가지 이유로 접촉저항이 낮추어진다. 먼저 다른 일함수를 갖는 산화물 돌기(155)가 삽입되어 산화물 돌기(155)/질화물층(150)과 전류 퍼짐층(170)/질화물층(150) 사이에 쇼트키 장벽 높이의 차이가 전체 쇼트키 장벽 높이를 낮추는 역할을 한다. 두번째로 산화물 돌기(155)가 삽입되면 주위에 커다란 전위가 생성된다. 그러므로 전체적으로 산화물 돌기(155)의 삽입 때문에 포텐셜 차이가 생성되고 이는 궁극적으로 쇼트키 장벽의 높이를 낮추는 결과를 가져오게 된다.
도 18은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 18을 참조하면, 실시예에 따른 발광 소자 패키지(200)는 몸체(330)와, 상기 몸체(330)에 설치된 제1 도전층(310) 및 제2 도전층(320)과, 상기 몸체(330)에 설치되어 상기 제1 도전층(310) 및 제2 도전층(320)으로부터 전원을 공급받는 제1 실시예 또는 제2 실시예들에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(340)를 포함한다.
상기 몸체(330)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 도전층(310) 및 제2 도전층(320)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다.
또한, 상기 제1,2 도전층(310,320)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 제1 도전층(310), 제2 도전층(320) 및 상기 몸체(330) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식, 플립칩 방식 등에 의해 상기 제1,2 도전층(310,320)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
실시예에서는 제1 실시예에 따른 발광 소자(100)가 예시되어 있으며, 두개의 와이어(350)를 통해 상기 제1,2 도전층(310,320)과 전기적으로 연결된 것이 예시되어 있으나, 제2 실시예에 따른 발광 소자(100)의 경우 하나의 와이어(350)를 이용하여 상기 제1,2 도전층(310,320)과 전기적으로 연결될 수 있으며, 제1 실시예에 따른 발광 소자(100)를 플립칩 방식으로 실정하는 경우 상기 와이어(350)없이 상기 제1,2 도전층(310,320)과 전기적으로 연결될 수 있다.
상기 몰딩부재(340)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(340)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
또한, 상기 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(330)의 상면은 평평하고, 상기 몸체(330)에는 복수의 발광 소자(100)가 설치될 수도 있다.
실시예에 따른 발광 소자 패키지(200)는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지(200)에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(200), 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다. 또 다른 실시예는 상술한 실시예들에 기재된 발광 소자(100) 또는 발광 소자 패키지(200)를 포함하는 조명 유닛으로 구현될 수 있으며, 예를 들어, 조명 유닛은 표시 장치, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 19는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면이다. 다만, 도 19의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 19를 참조하면, 상기 백라이트 유닛(1100)은 바텀 커버(1140)와, 상기 바텀 커버(1140) 내에 배치된 광가이드 부재(1120)과, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.
상기 바텀 커버(1140)는 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1110)은 기판(300)과, 상기 기판(300)에 탑재된 복수개의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함할 수 있다. 상기 복수개의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 다만, 도면에서는 상기 기판(300) 상에 상기 발광 소자 패키지(200)가 설치된 것이 예시되어 있다.
도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 커버(1140)의 내측면 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 일 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1110)은 상기 바텀 커버(1140) 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1120)는 상기 바텀 커버(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC, 또는 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.
상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도상승 시트, 또는 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.
상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 20은 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함하는 조명 유닛(1200)의 사시도이다. 다만, 도 20의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 20을 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광모듈부(1230)와, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1230)는 기판(300)과, 상기 기판(300)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함할 수 있다. 다만, 실시예에서는 상기 발광 소자 패키지(200)가 상기 기판(300) 상에 설치된 것이 예시되어 있다.
상기 기판(300)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(300) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1230)는 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광모듈부(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광모듈부(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광모듈부(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광모듈부(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
상기 연결 단자(1220)는 상기 발광모듈부(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 20에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 활성층을 포함하는 발광 구조층;
    상기 발광 구조층 상의 적어도 일부분에 배치되는 산화물 돌기; 및
    상기 발광 구조층 및 상기 산화물 돌기 상에 전류 퍼짐층을 포함하며,
    상기 산화물 돌기는 복수로 형성되며 상호 이격되어 배치되고,
    상기 제2 도전형의 반도체층은 상기 복수의 산화물 돌기 사이로 노출되며,
    상기 전류 퍼짐층은 상기 노출되는 제2 도전형 반도체층과 접하며,
    상기 제2 도전형의 반도체층은 InN, InGaN, AlInN, AlGaN, AlN, 또는 AlInGaN 중 어느 하나로 형성되고,
    상기 산화물 돌기는 상기 제2 도전형의 반도체층의 적어도 일부분의 산화물인 InO, InGaO, AlInO, AlGaO, AlO, 또는 AlInGaO 중 어느 하나로 형성되는 발광 소자.
  2. 삭제
  3. 제1 항에 있어서,
    상기 전류 퍼짐층은 상기 산화물 돌기의 상면을 커버하는 발광 소자.
  4. 삭제
  5. 제1 항 또는 제3항에 있어서,
    상기 산화물 돌기는 상기 발광 구조층과 상기 전류 퍼짐층 사이의 계면의 쇼트키 장벽을 낮추는 발광 소자.
  6. 제1 항 또는 제3항에 있어서,
    상기 산화물 돌기는 나노 사이즈의 균일한 크기를 가지며, 일정한 간격으로 배열되는 발광 소자.
  7. 제1 항 또는 제3항에 있어서,
    상기 전류 퍼짐층은 ITO(Indium-Tin Oxide), ZnO, AZO(Aluminum doped Zinc Oxide), IZO(Indium Zinc Oxide), ATO(Antimony Tin Oxide), 또는 ZITO(Zinc Indium-Tin Oxide) 중 어느 하나를 포함하는 발광 소자.
  8. 제1 항 또는 제3항에 있어서,
    상기 제1 도전형의 반도체층은 n형 반도체층이고, 상기 제2 도전형의 반도체층은 p형 반도체층이며,
    상기 산화물 돌기는 상기 제2 도전형의 반도체층 상에 상기 제2 도전형의 반도체층의 적어도 일부분의 산화물로 형성되는 발광 소자.
  9. 제1 항 또는 제3항에 있어서,
    상기 제2 도전형의 반도체층은,
    상기 활성층 상에 제1 반도체층; 및
    상기 제1 반도체층 상에 제2 반도체층;을 포함하고,
    상기 제1 반도체층은 제2 도전형의 물질로 도핑된 제2 도전형의 반도체층이며,
    상기 제2 반도체층은 상기 제2 도전형의 물질과 다른 물질로 도핑된 제3 도전형의 반도체층인 발광 소자.
  10. 삭제
  11. 제 9항에 있어서,
    상기 제1 도전형의 반도체층은 n형 반도체층이고, 상기 제2 도전형의 반도체층은 p형 반도체층이며, 상기 제3 도전형의 반도체층은 n형 반도체층인 발광 소자.
  12. 삭제
  13. 제1 항 또는 제3항에 있어서,
    상기 제2 도전형의 반도체층은 서로 다른 조성을 가진 제1 반도체층과 제2 반도체층을 포함하고,
    상기 제1 반도체층은 상기 활성층과 인접하고 상기 제2 반도체층은 상기 활성층의 반대측면에 위치하며,
    상기 산화물 돌기는 상기 제2 반도체층 상에 상기 제2 반도체층의 적어도 일부분의 산화물인 발광 소자.
  14. 삭제
  15. 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 활성층을 포함하는 발광 구조층;
    상기 발광 구조층 상의 적어도 일부분에 배치되는 산화물 돌기; 및
    상기 발광 구조층 및 상기 산화물 돌기 상에 전류 퍼짐층을 포함하며,
    상기 산화물 돌기는 복수로 형성되며 상호 이격되어 배치되고,
    상기 제2 도전형의 반도체층은 상기 복수의 산화물 돌기 사이로 노출되며,
    상기 전류 퍼짐층은 상기 노출되는 제2 도전형 반도체층과 접하며,
    상기 제2 도전형의 반도체층은 질화갈륨으로 형성되고,
    상기 산화물 돌기는 상기 제2 도전형의 반도체층의 적어도 일부분의 산화물인 Ga-O로 형성되는 발광 소자.
KR1020100064559A 2010-07-05 2010-07-05 발광 소자 KR101798231B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100064559A KR101798231B1 (ko) 2010-07-05 2010-07-05 발광 소자
US13/175,424 US8525215B2 (en) 2010-07-05 2011-07-01 Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
EP11172594.1A EP2405497B1 (en) 2010-07-05 2011-07-04 Light emitting device having an roughened surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064559A KR101798231B1 (ko) 2010-07-05 2010-07-05 발광 소자

Publications (2)

Publication Number Publication Date
KR20120003774A KR20120003774A (ko) 2012-01-11
KR101798231B1 true KR101798231B1 (ko) 2017-11-15

Family

ID=44806531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064559A KR101798231B1 (ko) 2010-07-05 2010-07-05 발광 소자

Country Status (3)

Country Link
US (1) US8525215B2 (ko)
EP (1) EP2405497B1 (ko)
KR (1) KR101798231B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569480B2 (ja) * 2011-07-21 2014-08-13 豊田合成株式会社 Iii族窒化物半導体発光素子
WO2014007867A1 (en) * 2012-07-02 2014-01-09 The Regents Of The University Of California Semi-transparent, transparent, stacked and top-illuminated organic photovoltaic devices
US10001442B2 (en) * 2013-06-13 2018-06-19 The Regents Of The University Of California Optical fiber-based hybrid SERS platform for in vivo detection of bio-molecules
KR102373677B1 (ko) 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
CN105633236B (zh) * 2016-01-06 2019-04-05 厦门市三安光电科技有限公司 发光二极管及其制作方法
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102407739B1 (ko) * 2017-11-24 2022-06-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11624126B2 (en) 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US20090078954A1 (en) * 2007-09-21 2009-03-26 Shim Sang Kyun Semiconductor light emitting device and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282938A (ja) 2002-03-27 2003-10-03 Kyocera Corp 発光ダイオード
KR100581831B1 (ko) * 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
KR100616596B1 (ko) * 2004-07-09 2006-08-28 삼성전기주식회사 질화물 반도체 소자 및 제조방법
KR100672077B1 (ko) 2004-11-05 2007-01-19 광주과학기술원 질화물계 발광소자의 제조방법
US8097897B2 (en) * 2005-06-21 2012-01-17 Epistar Corporation High-efficiency light-emitting device and manufacturing method thereof
JP4839478B2 (ja) * 2005-10-03 2011-12-21 Dowaエレクトロニクス株式会社 垂直共振器型発光ダイオード及びその製造方法
TWI270222B (en) * 2005-10-07 2007-01-01 Formosa Epitaxy Inc Light emitting diode chip
KR100801617B1 (ko) 2006-02-24 2008-02-11 서울옵토디바이스주식회사 광추출을 위한 나노구조체들을 갖는 발광 다이오드 및그것을 제조하는 방법
KR100813598B1 (ko) 2006-07-10 2008-03-17 삼성전기주식회사 질화물계 반도체 발광다이오드
KR100832070B1 (ko) 2006-08-10 2008-05-27 삼성전기주식회사 질화갈륨계 발광 다이오드 소자
KR100784065B1 (ko) * 2006-09-18 2007-12-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100901618B1 (ko) * 2007-04-19 2009-06-08 엘지이노텍 주식회사 발광 다이오드 패키지 및 제조방법
TWI338387B (en) * 2007-05-28 2011-03-01 Delta Electronics Inc Current spreading layer with micro/nano structure, light-emitting diode apparatus and its manufacturing method
KR101459763B1 (ko) * 2008-01-15 2014-11-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5512109B2 (ja) * 2008-09-12 2014-06-04 株式会社東芝 半導体発光素子
JP5191866B2 (ja) * 2008-11-12 2013-05-08 スタンレー電気株式会社 半導体発光素子の製造方法及び半導体発光素子
KR101103882B1 (ko) * 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102473808B (zh) * 2010-05-07 2014-11-26 松下电器产业株式会社 发光二极管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US20090078954A1 (en) * 2007-09-21 2009-03-26 Shim Sang Kyun Semiconductor light emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
US20120001196A1 (en) 2012-01-05
KR20120003774A (ko) 2012-01-11
EP2405497A2 (en) 2012-01-11
EP2405497A3 (en) 2015-03-11
US8525215B2 (en) 2013-09-03
EP2405497B1 (en) 2018-05-02

Similar Documents

Publication Publication Date Title
KR101683898B1 (ko) 발광 소자
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
KR101798231B1 (ko) 발광 소자
EP2562814B1 (en) Light emitting device and light emitting device package
EP2315271A2 (en) Light emitting device, light emitting device package, and lighting system
EP2333851B1 (en) Light emitting device, light emitting device package, and lighting system
KR20120003775A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
US8390006B2 (en) Light emitting device including a plurality of GaN-based reflective layers
KR20140106946A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102075151B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140043635A (ko) 발광소자
KR20130088556A (ko) 발광소자 및 발광 소자 패키지
KR101781305B1 (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR101956019B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101830144B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130113061A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101914077B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20120057670A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101956016B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101830950B1 (ko) 발광소자
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant