KR20130088556A - 발광소자 및 발광 소자 패키지 - Google Patents

발광소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20130088556A
KR20130088556A KR1020120009868A KR20120009868A KR20130088556A KR 20130088556 A KR20130088556 A KR 20130088556A KR 1020120009868 A KR1020120009868 A KR 1020120009868A KR 20120009868 A KR20120009868 A KR 20120009868A KR 20130088556 A KR20130088556 A KR 20130088556A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
light
phosphor layer
Prior art date
Application number
KR1020120009868A
Other languages
English (en)
Other versions
KR101896690B1 (ko
Inventor
김광호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120009868A priority Critical patent/KR101896690B1/ko
Publication of KR20130088556A publication Critical patent/KR20130088556A/ko
Application granted granted Critical
Publication of KR101896690B1 publication Critical patent/KR101896690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 형광체층; 및 상기 발광 구조물 상면의 둘레에서 상기 형광체층의 측면들 중 제1측면에 배치된 투광성 측벽을 포함하며, 상기 형광체층은 측면들 중 상기 제1측면의 반대측 제2측면이 상기 투광성 측벽으로부터 개방된다.

Description

발광소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광소자 및 발광소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.
최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
실시 예는 발광 구조물 상에 배치된 형광체층의 어느 한 측면에 접촉된 투광성 측벽을 배치한 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.
실시 예는 발광 구조물 상에 배치된 형광체층의 인접한 두 측면에 접촉된 가이드 벽을 배치한 발광소자 및 발광소자 패키지를 제공한다.
실시 예는 발광 구조물 상에 배치된 형광체층의 측면들 중 적어도 2측면이 개방되며, 적어도 한 측면에 투광성 측벽이 배치된 발광 소자 및 발광 소자 패키지를 제공한다.
실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 형광체층; 및 상기 발광 구조물 상면의 둘레에서 상기 형광체층의 측면들 중 제1측면에 배치된 투광성 측벽을 포함하며, 상기 형광체층은 측면들 중 상기 제1측면의 반대측 제2측면이 상기 투광성 측벽으로부터 개방된다.
실시 예에 발광 소자 패키지는, 상기의 발광 소자; 캐비티를 갖는 몸체; 상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다.
실시예는 발광 소자의 광량을 개선시켜 줄 수 있다.
실시예는 형광체층을 가이드하는 투광성 측벽을 배치함으로써, 형광체층의 제조 공정을 개선시켜 줄 수 있다.
실시예는 투광성 측벽의 면적을 최소화시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2의 (A)-(D)는 도 1의 발광 소자의 평면의 다른 예를 나타낸 도면이다.
도 3 내지 도 11은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 12는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 제4실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 15는 제5실시 에에 따른 발광 소자를 나타낸 평면도이다.
도 16은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
도 17은 도 16의 발광 소자 패키지를 갖는 표시 장치를 나타낸 사시도이다.
도 18은 도 16의 발광 소자 패키지를 갖는 표시 장치의 다른 예를 나타낸 측 단면도이다.
도 19는 도 16의 발광 소자 패키지를 갖는 조명 장치를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1실시 예에 따른 발광소자의 단면도이다.
도 1을 참조하면, 발광소자(100)는 발광 구조물(120), 제1전극(122), 형광체층(183), 투광성 측벽(181), 전류 블록킹층(161), 복수의 전도층(163,165,167)을 갖는 제2전극층(170), 및 전도성 지지부재(173)를 포함한다.
상기 발광 구조물(120) 위에는 형광체층(183)이 배치될 수 있으며, 상기 형광체층(183)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 계열 또는 에폭시 계열과 같은 투광성 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 입사된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다.
상기 형광체층(183)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 10㎛~40㎛의 두께로 형성될 수 있다. 상기 형광체층(183)의 두께는 발광 구조물(120)의 성장 방향의 길이일 수 있다. 또한 상기 형광체층(183)은 균일한 두께로 형성될 수 있으며, 이러한 균일한 두께의 형광체층(183)은 예컨대, 컨포멀 코팅(confinal coating) 방식으로 형성될 수 있다.
상기 형광체층(183)과 상기 발광 구조물(120)의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광체층(183)의 인접한 두 측면 또는 어느 한 측면에는 투광성 측벽(181)이 배치된다. 상기 투광성 측벽(181)은 상기 발광 구조물(120)의 상면 위에 배치되고 상기 형광체층(183)의 한 측면 또는 인접한 두 측면에 접촉된다.
상기 투광성 측벽(181)은 절연 물질 또는 전도성 물질로 형성될 수 있다. 상기 투광성 측벽(181)은 실리콘, 에폭시와 같은 투광성 물질로 형성되거나, 투광성 필름 예컨대 PI(폴리 이미드) 필름, 또는 수지 필름(PE, PP, PET)를 포함할 수 있다. 상기 투광성 측벽(181)은 SiO2, Al2O3 와 같은 투광성 절연 물질 중에서 선택될 수 있다.
상기 형광체층(183)과 상기 투광성 측벽(181)은 굴절률이 다른 재질 예컨대, 형광체층(183)의 굴절률이 상기 투광성 측벽(181)의 굴절률보다 더 높거나 낮을 수 있다. 또는 상기 형광체층(183)과 상기 투광성 측벽(181)은 동일한 굴절률을 갖는 재질로 형성될 수 있으며, 이에 따라 상기 형광체층(183)과 상기 투광성 측벽(181)이 동일한 수지 재질일 수 있으며, 이때 서로 간의 접착력은 개선될 수 있다. 이에 따라 형광체층(183)을 효과적으로 지지 및 보호할 수 있다.
상기 투광성 측벽(181)에는 TIO2, SiO2와 같은 확산제가 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 투광성 측벽(181)은 다른 예로서, 굴절율이 높은 금속 산화물을 30% 이상 포함하여, 입사된 광의 반사율을 향상시킬 수 있는 반사성 측벽으로 구현될 수도 있다.
상기 투광성 측벽(181)은 도 2의 (A)와 같이 형광체층(183)의 측면(S1-S4) 중에서 인접한 제2측면(S2)과 제3측면(S3)에 접촉되며, 이때 상기 형광체층(183)의 제2 및 제3측면(S2,S3)에 대응되는 제1 및 제4측면(S1,S4)은 상기 투광성 측벽(181)으로부터 개방된다.
상기 투광성 측벽(181)은 도 2의 (B)와 같이 형광체층(183)의 측면(S1-S4)중에서 제1측면(S1)과 제3측면(S3)에 접촉되며, 이때 상기 형광체층(183)의 제1 및 제3측면(S1,S3)에 대응되는 제2 및 제4측면(S2,S4)은 상기 투광성 측벽(181)으로부터 개방된다.
상기 투광성 측벽(181)은 도 2의 (C)와 같이 형광체층(183)의 측면(S1-S4) 중에서 인접한 제1측면(S1)과 제4측면(S4)에 접촉되며, 이때 상기 형광체층(183)의 제1 및 제4측면(S1,S4)에 대응되는 제2 및 제3측면(S2,S3)은 상기 투광성 측벽(181)으로부터 개방된다.
상기 투광성 측벽(181)은 도 2의 (D)와 같이 형광체층(183)의 측면(S1-S4) 중에서 인접한 제4측면(S4)과 제2측면(S2)에 접촉되며, 이때 상기 형광체층(183)의 제4 및 제2측면(S4,S2)에 대응되는 제1 및 제3측면(S1,S3)은 상기 투광성 측벽(181)으로부터 개방된다.
도 2의 (A)-(D)에 도시된 투광성 측벽(181)은 상기 형광체층(183)의 인접한 2 측면에 접촉되어 측벽으로 기능하고, 상기 형광체층(183)의 다른 2 측면은 상기 투광성 측벽(181)이 형성되지 않고 개방된다.
상기 투광성 측벽(181)의 두께와 상기 형광체층(183)의 두께는 동일하거나, 다를 수 있다. 예컨대 상기 투광성 측벽(181)의 두께가 상기 형광체층(183)의 두께보다 더 두껍게 형성되어, 상기 투광성 측벽(181)의 외 측면을 통해 광이 효과적으로 추출되도록 할 수 있다. 여기서, 상기의 투광성 측벽(181)의 두께는 상기 발광 구조물(120)의 성장 방향일 수 있다.
상기 형광체층(183)의 두께는 상기 제1전극(122)의 두께보다 두껍거나 얇을 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광체층(183)의 면적은, 도 2의 (A)-(D)와 같이 투광성 측벽(181)이 상기 형광체층(183)의 전 측면을 커버하지 않기 때문에 증가될 수 있다. 또한 상기 형광체층(183)의 적어도 2측면은 상기 발광 구조물(120)의 측면들 예컨대, 상기 제1도전형 반도체층(121)의 측면과 동일 평면 상에 배치될 수 있다. 또한 상기 형광체층(183)의 한 변의 길이는 이에 대응되는 각 칩의 한 변의 길이(T1) 또는 상기 투광성 측벽(181)의 길이 보다는 짧을 수 있으며, 이에 대해 한정하지는 않는다. 상기의 길이(T1)는 제1도전형 반도체층(121)의 한 변의 길이가 될 수 있다.
발광 구조물(120)은 복수의 화합물 반도체층을 포함하며, 예를 들면 제1도전형 반도체층(121), 활성층(123), 제2도전형 클래드층(125) 및 제2도전형 반도체층(127)을 포함한다.
상기 제1도전형 반도체층(121)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족과 같은 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트를 포함할 수 있다. 상기 제1도전형 반도체층(121)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제1도전형 반도체층(121)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(121)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. 상기 제1도전형 반도체층(121)은 단층 또는 다층으로 형성될 수 있으며, 다층 구조의 반도체층은 서로 동일한 도펀트 농도 또는 서로 다른 도펀트 농도를 포함할 수 있다.
상기 제1도전형 반도체층(121)은 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층 또는 제2층의 두께는 수 A 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(121)의 상면에는 평탄하거나, 평탄하지 않는 구조로 형성될 수 있다. 상기 제1도전형 반도체층(121)의 상면의 제1영역에는 제1전극(122)이 형성되며, 상기 제1전극(122)은 상기 제1도전형 반도체층(121)과 전기적으로 연결될 수 있다. 상기 제1전극(122)은 위에서 볼 때, 원형 또는 다각형 형상을 포함하며, 패드 및 상기 패드에 연결된 암(arm) 형태의 전극 패턴을 포함할 수 있다. 상기 제1전극(122)과 상기 제1도전형 반도체층(121) 사이에는 투광성 전극층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(121)과 활성층(123) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(123)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. 또한, 상기 제1 도전형 클래드층은 n형 또는 p형 도펀트가 도핑될 수 있다.
상기 제1도전형 반도체층(121) 아래에는 활성층(123)이 형성된다. 상기 활성층(123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW) 구조, 양자 선 구조, 및 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(123)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. 상기 활성층(123)은 가시광선 대역에서 자외선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 적어도 하나의 피크 파장을 발생하게 된다.
상기 활성층(123) 아래에는 제2도전형 클래드층(125)이 배치되며, 상기 제2도전형 클래드층(125)은 활성층(123)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 갖는 물질 예를 들면, GaN계의 반도체층을 포함한다. 상기 제2도전형 클래드층(125)은 상기 활성층(123)과 제2도전형 반도체층(127) 사이에서 전자 장벽층으로 기능할 수 있으며, 이에 대해 한정하지는 않는다. 또한, 상기 제2 도전형 클래드층(125)은 n형 또는 p형 도펀트가 도핑될 수 있다.
한편, 상기 제2도전형 클래드층(125) 아래에는 제2도전형 반도체층(127)이 형성되며, 상기 제2도전형 반도체층(127)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 상기 제2도전형 반도체층(127)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(127)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(120)의 층들의 도전형 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(125,127)은 n형 반도체층, 상기 제1도전형의 반도체층(121)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(127) 아래에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형의 제3반도체층 예컨대, n형 반도체층이 더 형성할 수도 있다. 상기 발광소자(100)는 상기 제1도전형 반도체층(121), 활성층(123), 제2도전형 클래드층(125) 및 상기 제2도전형 반도체층(127)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다. 또한 상기 각 접합 구조의 n층 및 p층의 위 및 아래 중 적어도 하나에는 다른 반도체층이 더 추가될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2도전형 반도체층(127) 위에는 제2전극층(170)이 배치되며, 전류 블록킹층(161)은 제2도전형 반도체층(127)와 제2전극층(170) 사이에 배치된다. 상기 제2전극층(170)은 오믹 접촉층(163), 반사층(165) 및 본딩층(167)을 포함한다.
상기 전류 블록킹층(161)은 절연 물질이거나, 상기 오믹 접촉층(163)보다 저항이 높은 전도성 물질 중에서 선택적으로 형성될 수 있다. 상기 전류 블록킹층(161)은 절연물질 또는 상기 제2 도전형 반도체층(125) 보다 전기 전도성이 낮은 물질로 형성될 수 있다. 상기 전류 블록킹층(161)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함하거나, 금속 또는 합금으로 형성될 수 있다.
상기 전류 블록킹층(161)은 상기 제1전극(122)의 영역과 수직 방향으로 대응되도록 적어도 하나가 배치될 수 있으며, 상기 제2도전형 반도체층(127)의 하면과 물리적으로 접촉될 수 있다.
상기 오믹 접촉층(163)은 상기 제2도전형 반도체층(127) 아래에 물리적으로 접촉된다. 상기 오믹 접촉층(163)은 반도체와의 오믹 특성을 향상 시킬 수 있는 물질로 형성될 수 있다. 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO와 같은 저 전도성 물질 또는 오믹 접촉 물질이거나 Ni, Ag의 금속을 이용할 수 있다.
상기 오믹 접촉층(163) 아래에 반사층(165)이 형성되며, 상기 반사층(165)은 반사율이 70% 이상인 금속으로 형성될 수 있다. 예를 들면, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(165)은 상기 제2도전형 반도체층(127) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이 경우 상기의 오믹 접촉층(163)은 형성하지 않을 수 있다. 또한 상기 반사층은(165)은 굴절률이 다른 복수의 절연물질로 형성될 수 있다.
상기 반사층(165) 아래에는 본딩층(167)이 형성되며, 상기 본딩층(167)은 베리어층 또는 접합층으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(167) 아래에는 전도성 지지부재(173)가 형성되며, 상기 지지 부재(173)는 금속 또는 캐리어 웨이퍼로 형성될 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 중 적어도 하나 또는 그 이상의 합금을 포함하거나, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
실시 예는 발광 구조물(120) 위에 제1전극(122)이 배치되고, 아래에 전도성 지지 부재(173)를 갖는 수직형 발광 소자를 제공할 수 있다.
도 3 내지 도 11은 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 3을 참조하면, 기판(111) 위에는 화합물 반도체층이 성장된다. 상기의 기판(111)은 성장 기판일 수 있으며, 상기 성장 기판은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111)의 상면에는 복수의 돌출부가 형성될 수 있으며, 상기의 복수의 돌출부는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113) 위에는 질화물 계열의 언도프드 반도체층 또는 저 전도성 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 또는 상기 기판(111) 위에는 제1도전형 반도체층(121)이 형성될 수 있다. 상기 제1도전형 반도체층(121)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(121)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 제1도전형 반도체층(121)은 제1도전형 클래드층을 포함할 수 있으며, 상기 제1도전형 클래드층은 상기 활성층(123)에 인접한 반도체층으로서, GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(123)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다.
상기 제1도전형 반도체층(121) 위에는 활성층(123)이 형성된다. 상기 활성층(123)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(123)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. 상기 우물층의 두께는 2~5nm 정도이며, 상기 장벽층의 두께는 5~10nm 정도이다.
상기 활성층(123) 위에는 제2도전형 클래드층(125)이 형성될 수 있으며, 상기 제2도전형 클래드층(125)은 제2도전형 도펀트가 도핑되는 질화물계 반도체층으로서, 상기 장벽층의 밴드 갭보다 더 높은 밴드 갭을 갖는 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 제2도전형 클래드층(125) 위에는 제2도전형 반도체층(127)이 형성되며, 상기 제2도전형 반도체층(127)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(127)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(127)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(120)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(125,127)은 N형 반도체층, 상기 제1도전형의 반도체층(121)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(125,127) 위에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 4를 참조하면, 단위 칩 길이(T1)의 경계 영역 내에는 전류 블록킹층(161)이 형성되며, 상기 전류 블록킹층(161)은 보호 영역에 대해 마스크층으로 보호한 다음 스퍼터 방식, 증착 방식 또는 프린팅 방식으로 형성할 수 있으며, 이에 대해 한정하지는 않는다.
상기 전류 블록킹층(161)은 유전체층, 전도층, 쇼트키 접촉을 위한 금속층이거나, 서로 다른 굴절률을 갖는 유전체층의 페어 구조로 형성되거나, 금속층과 유전체층의 페어 구조로 형성될 수 있다.
상기 전류 블록킹층(161)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함한다. 상기 금속층은 Ag, Ni, Pd, Pt 중 적어도 하나를 포함할 수 있다. 상기 유전체층은 SiO2, TiO2 및 Al2O3 중 적어도 하나를 포함할 수 있다.
상기 전류 블록킹층(161)의 영역은 도 1의 전극 위치에 대응되는 영역에 형성되며, 예컨대 전류 블록킹층(161)의 개수 및 패턴은 전극의 개수 및 패턴에 대응된다.
도 5 및 도 6을 참조하면, 상기 발광 구조물(135)의 상면에는 제2전극층(170)이 형성된다. 상기 제2전극층(170)은 스퍼터, 증착 방식 또는 도금 방식으로 형성될 수 있으며, 그 하면이 상기 제2도전형 반도체층(130)의 상면에 오믹 접촉된다.
상기 제2전극층(170)은 오믹 접촉층(163), 반사층(165) 및 본딩층(167)을 포함한다.
상기 오믹 접촉층(163)은 상기 제2도전형 반도체층(127) 위에 물리적으로 접촉된다. 상기 오믹 접촉층(163)은 반도체와의 오믹 특성을 향상 시킬 수 있는 물질로 형성될 수 있다. 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO와 같은 저 전도성 물질 또는 오믹 접촉 물질이거나 Ni, Ag의 금속을 이용할 수 있다.
상기 오믹 접촉층(163) 위에 반사층(165)이 형성되며, 상기 반사층(165)은 반사율이 70% 이상인 금속으로 형성될 수 있다. 예를 들면, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(165)은 상기 제2도전형 반도체층(127) 위에 접촉될 수 있으며, 금속으로 오믹 접촉될 수 있다. 또한 상기 반사층은(165)은 굴절률이 다른 복수의 절연물질로 형성될 수 있다.
상기 반사층(165) 위에는 본딩층(167)이 형성되며, 상기 본딩층(167)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
도 6을 참조하면, 상기 본딩층(167) 위에는 전도성 지지부재(173)가 도금 방식, 증착 방식 또는 스퍼터 방식으로 형성될 수 있다. 상기 지지 부재(173)는 금속 또는 캐리어 웨이퍼로 형성될 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 중 적어도 하나 또는 그 이상의 합금을 포함하거나, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
도 6 및 도 7을 참조하면, 상기 전도성 지지부재(173)를 베이스에 위치시키고, 상기 기판(111)을 최 상측에 위치시키게 된다. 이후, 상기 발광 구조물(120) 위에 배치된 상기 기판(111)을 제거하게 된다.
상기 기판(111)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거할 수 있다. 상기 레이저 리프트 오프 방식은 상기 기판(111)에 일정 영역의 파장을 가지는 레이저를 조사하여 분리시키는 방식이다. 여기서, 상기 기판(111)과 제 1도전형 반도체층(121) 사이에 다른 반도체층(예: 버퍼층)이나 에어 갭이 있는 경우, 습식 식각 액을 이용하여 상기 기판을 분리할 수도 있으며, 이러한 기판 제거 방법에 대해 한정하지는 않는다. 상기 버퍼층(113)은 화학적 방식으로 전 층을 제거하거나, 부분적으로 제거할 수 있다.
도 8을 참조하면, 상기 발광 구조물(120) 위에 투광성 측벽(181)을 형성하게 된다. 상기 투광성 측벽(181)은 복수의 칩 단위의 영역의 둘레에 형성되며, 그 형성 방법은 프린트 방식, 디스펜싱 방식 또는 포토 리소그래피(photolithography)로 배치될 수 있다.
상기 투광성 측벽(181)은 투광성 물질 예컨대, 실리콘, 에폭시와 같은 수지 재질이거나, SiO2, Al2O3 와 같은 절연 물질이거나, 수지 계열의 투광성 필름을 포함할 수 있다.
상기 투광성 측벽(181)의 내측 영역은 개방 영역으로서, 상기 발광 구조물(120)의 상면이 노출된다. 상기 개방 영역에는 형광체층(183)이 형성된다. 상기 형광체층(183)은 프린트 방식, 디스펜싱 방식으로 형성될 수 있다. 상기 형광체층(183)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 계열 또는 에폭시 계열과 같은 투광성 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 입사된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 상기 형광체층(183)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. 상기 형광체층(183)의 두께는 발광 구조물(120)의 성장 방향의 길이일 수 있다. 여기서, 각 칩 단위에는 제1전극 구멍(122A)이 형성될 수 있으며, 이러한 제1전극 구멍(122A)은 형광체층의 형성 전 또는 후에 형성될 수 있다.
도 9와 같이, 복수의 칩 영역(A1) 예컨대, 4개의 칩 영역(A1)의 둘레에 투광성 측벽(181)이 배치된다. 상기 투광성 측벽(181) 내에는 형광체층(183)이 배치되며, 상기 형광체층(183) 내에는 제1전극 구멍(122A)이 형성된다. 상기 제1전극 구멍(122A)은 각 칩 단위의 길이(T1)의 경계 선(L1, L2)에 의해 분할된 영역(A1)에 적어도 하나가 배치될 수 있다.
상기의 도 9와 같은 복수의 칩 영역(A1)을 분할할 경우, 도 2의 (A)-(D)와 같이 4개의 개별 칩 영역(A1)으로 각각 분할될 수 있다.
또는 도 10과 같이 4개 이상의 칩 영역(A1) 예컨대, 8개의 칩 영역 둘레에 투광성 측벽(181)을 배치하고, 상기 투광성 측벽(181) 내에 형광체층(183)을 배치하게 된다. 그리고, 개별 칩 단위의 경계 선(L1,L2)에 의해 분할할 경우, 도 11과 같이 8개의 개별 칩 영역(A1)으로 분할될 수 있다. 여기서, 일부 칩들에는 투광성 측벽(181)이 형광체층(183)의 한 측면에 배치될 수 있고, 다른 칩들에는 투광성 측벽(181)이 형광체층(183)의 두 측면에 배치될 수 있다. 또는 상기 형광체층(183)은 3개의 오픈된 측면을 갖거나, 2개의 오픈된 측면을 제공할 수 있다.
그리고, 도 1 및 도 8을 참조하면, 상기 제1도전형 반도체층(110) 위에 제1전극 구멍(122A)에 제1전극(122)을 형성하고, 상기 제1전극(122)은 증착 방식, 스퍼터 방식 또는 도금 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(122A)의 개수는 하나 이상으로 형성될 수 있다. 그리고, 단위 칩 길이(T1)의 경계 영역을 기준으로 개별 칩 단위로 분리하여 도 1과 같이 제조될 수 있다. 이때 칩 단위의 분리 방식은 커팅 공정, 레이저 또는 브레이킹 공정을 선택적으로 이용할 수 있다.
도 12는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 12를 참조하면, 발광 소자는 발광 구조물(120)의 상면에 러프니스와 같은 광 추출 구조(121A)를 포함한다. 상기 광 추출 구조(121A)는 제1도전형 반도체층(121)의 상면에 요철 패턴 또는 복수의 돌기들로 형성될 수 있으며, 그 형성 방식은 상기 제1도전형 반도체층(121)의 상면을 에칭하여 형성할 수 있다.
도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제3실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 13을 참조하면, 발광 소자는 발광 구조물(120) 위에 제1형광체층(184) 및 상기 제1형광체층(184) 위에 제2형광체층(185)을 포함한다.
상기 제1형광체층(184)과 상기 제2형광체층(185)은 서로 다른 피크 파장을 갖는 형광체를 포함할 수 있으며, 예컨대 상기 제1형광체층(184)은 470nm의 피크 파장보다 낮은 피크 파장을 발광하거나, 상기 제2형광체층(185)은 460nm의 피크 파장보다 높은 피크 파장을 발광할 수 있다.
상기 제1형광체층(184)은 청색 형광체를 포함하거나, 상기 제2형광체층(185)은 적색, 황색 또는 녹색 형광체 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2형광체층(184,185)은 투광성 수지층은 실리콘 계열 또는 에폭시 계열과 같은 투광성 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다.
상기 제1형광체층(184) 및 상기 제2형광체층(185)은 동일한 두께 또는 서로 다른 두께로 형성될 수 있으며, 각 층(184,185)의 두께는 1~100,000㎛로 형성될 수 있다.
투광성 측벽(181)은 상기 제1 및 제2형광체층(184,185)의 측면 중에서 한 측면 또는 2측면에 접촉되게 형성될 수 있다. 상기 투광성 측벽(181)의 두께는 상기 제1 및 제2형광체층(184,185)의 두께와 동일한 두께 또는 다른 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 14는 제4실시 예에 따른 발광 소자를 나타낸 평면도이다. 상기 제4실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 14를 참조하면, 투광성 측벽(181)은 형광체층(183)의 제2측면(S2) 및 제3측면(S3)의 전체를 커버한다. 상기 투광성 측벽(181)은 제1돌기(11) 및 제2돌기(12)를 포함하며, 상기 제1돌기(11)는 상기 형광체층(183)의 제3측면(S3)에서 제1측면(S1) 방향으로 부분 돌출되어 상기 형광체층(183)의 제1측면(S1)의 일부를 커버하며, 상기 제2돌기(12)는 상기 형광체층(183)의 제2측면(S2)에서 제4측면(S4) 방향으로 부분 돌출되어 상기 형광체층(183)의 제4측면(S1)의 일부를 커버하게 된다.
상기 제1 및 제2돌기(11,12)를 갖는 투광성 측벽(181)은 상기 형광체층(183)의 2측면 전체를 커버하며, 다른 2측면의 일부를 커버할 수 있다. 이러한 투광성 측벽(181)은 도 9 또는 도 10과 같은 구조에서, 각 변의 중심부인 칩 경계(L1,L2) 방향으로 돌기를 돌출시켜 형성할 수 있다.
도 15는 제5실시 에에 따른 발광 소자를 나타낸 평면도이다. 상기 제5실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 15를 참조하면, 투광성 측벽(181)의 내측면은 상기 형광체층(183)의 측면과 접촉된다. 상기 투광성 측벽(181)의 내 측면에는 복수의 홈(13)이 형성되며, 상기 복수의 홈(13)은 상기 형광체층(183)과의 접착 면적을 증가시켜 줄 수 있다. 상기 홈(13)의 형상은 다각형 형상, 또는 반구형 형상와 같은 오목한 형상으로 형성될 수 있으며 이에 대해 한정하지는 않는다.
도 16은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 16을 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 설치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(100)와, 상기 몸체(210) 상에 상기 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(100)에 전원을 공급하고, 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.
상기 와이어(216)는 발광 소자(100)와 제2 리드전극(212)을 전기적으로 연결시켜 줄 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(100)에서 방출된 광의 파장이 변화될 수 있다. 실시 예는 상기 몰딩 부재(220)에 형광체를 첨가하지 않을 수 있으며, 이는 발광 소자의 표면에 형성된 복수의 형광체층에 의해 타켓 광을 구현할 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 17 및 도 18에 도시된 표시 장치, 도 19에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 17는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 17를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 18은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 18을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1160) 위에 배치되며, 상기 발광 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 19는 실시 예에 따른 조명 장치의 사시도이다.
도 19를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 120: 발광 구조물
121: 제1도전형 반도체층 122: 제1전극
123: 활성층 125: 제2도전형 클래드층
127: 제2도전형 반도체층 161: 전류 블록킹층
163: 오믹 접촉층 165: 반사층
167: 본딩층 170: 제2전극층
173: 전도성 지지부재 181: 투광성 측벽
183: 형광체층

Claims (17)

  1. 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
    상기 발광 구조물 위에 형광체층; 및
    상기 발광 구조물 상면의 둘레에서 상기 형광체층의 측면들 중 제1측면에 배치된 투광성 측벽을 포함하며,
    상기 형광체층은 측면들 중 상기 제1측면의 반대측 제2측면이 상기 투광성 측벽으로부터 개방되는 발광 소자.
  2. 제1항에 있어서, 상기 투광성 측벽은 상기 형광체층의 측면들 중 상기 제1측면에 인접한 제3측면에 더 배치되며,
    상기 형광체층은 측면들 중 상기 제3측면에 대응되는 제4측면이 상기 투광성 측벽으로부터 개방되는 발광 소자.
  3. 제2항에 있어서, 상기 투광성 측벽은 상기 형광체층의 제2측면 및 제4측면 중 적어도 하나의 일부에 더 연장되는 발광 소자.
  4. 제1항에 있어서, 상기 형광체층은 서로 다른 피크 파장의 광을 발광하는 복수의 형광체층을 포함하는 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 투광성 측벽은 상기 형광체층과 접촉되는 내 측면에 적어도 하나의 홈을 포함하는 발광 소자.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 형광체층의 두께는 상기 투광성 측벽과 동일한 두께로 형성되는 발광 소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 투광성 측벽은 확산제를 포함하는 발광소자.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 투광성 측벽의 외 측면은 상기 제1도전형 반도체층의 측면과 동일 평면 상에 배치되는 발광 소자.
  9. 제1항에 있어서, 상기 형광체층의 길이는 상기 제1도전형 반도체층의 길이보다는 짧은 발광 소자.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 투광성 측벽은 절연 물질을 포함하는 발광소자.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 투광성 측벽은 투광성 필름을 포함하는 발광소자.
  12. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 형광체층과 상기 투광성 측벽의 굴절률은 상이한 발광소자.
  13. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 형광체층과 상기 투광성 측벽의 굴절률은 동일한 발광소자.
  14. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 형광체층의 두께는 10㎛~40㎛의 두께로 형성되는 발광소자.
  15. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 형광체층의 두께는 균일하게 형성되는 발광소자.
  16. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 발광구조물의 상면은 요철 패턴을 포함하는 발광소자.
  17. 제1항 내지 제4항 중 어느 한 항의 발광 소자;
    캐비티를 갖는 몸체;
    상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및
    상기 캐비티에 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020120009868A 2012-01-31 2012-01-31 발광소자 및 발광 소자 패키지 KR101896690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120009868A KR101896690B1 (ko) 2012-01-31 2012-01-31 발광소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009868A KR101896690B1 (ko) 2012-01-31 2012-01-31 발광소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20130088556A true KR20130088556A (ko) 2013-08-08
KR101896690B1 KR101896690B1 (ko) 2018-09-07

Family

ID=49214869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009868A KR101896690B1 (ko) 2012-01-31 2012-01-31 발광소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101896690B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097021A (ko) * 2014-02-17 2015-08-26 삼성전자주식회사 발광 다이오드 패키지
KR20160107697A (ko) * 2015-03-05 2016-09-19 엘지이노텍 주식회사 발광 소자
US10718661B2 (en) 2017-06-14 2020-07-21 Texas Instruments Incorporated Integrated microfabricated vapor cell sensor with transparent body having two intersecting signal paths
JP2022003413A (ja) * 2017-09-29 2022-01-11 ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039373A1 (en) * 2007-07-24 2009-02-12 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor light emitting device
KR100986336B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
US20120018765A1 (en) * 2010-07-20 2012-01-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039373A1 (en) * 2007-07-24 2009-02-12 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor light emitting device
KR100986336B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
US20120018765A1 (en) * 2010-07-20 2012-01-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097021A (ko) * 2014-02-17 2015-08-26 삼성전자주식회사 발광 다이오드 패키지
KR20160107697A (ko) * 2015-03-05 2016-09-19 엘지이노텍 주식회사 발광 소자
US10718661B2 (en) 2017-06-14 2020-07-21 Texas Instruments Incorporated Integrated microfabricated vapor cell sensor with transparent body having two intersecting signal paths
JP2022003413A (ja) * 2017-09-29 2022-01-11 ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. 表示装置
US11641008B2 (en) 2017-09-29 2023-05-02 Seoul Viosys Co., Ltd. Light emitting device and display apparatus including the same
US11824145B2 (en) 2017-09-29 2023-11-21 Seoul Viosys Co., Ltd. Light emitting device and display apparatus including the same

Also Published As

Publication number Publication date
KR101896690B1 (ko) 2018-09-07

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
KR101039879B1 (ko) 발광소자 및 그 제조방법
TWI420705B (zh) 發光裝置及發光裝置封裝件
KR101028327B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
US8421112B2 (en) Light emitting device and light emitting device package having the same
KR101125335B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
US8362500B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting system
US8624270B2 (en) Device having a plurality of light emitting structures bonded by adhesive layers and light emitting device package having the same
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20130021300A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR101836368B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20130018072A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101125334B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101916124B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101836373B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20120087038A (ko) 발광 소자
KR20120087039A (ko) 발광 소자
KR20130063419A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130011168A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant