KR102407739B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102407739B1
KR102407739B1 KR1020170158948A KR20170158948A KR102407739B1 KR 102407739 B1 KR102407739 B1 KR 102407739B1 KR 1020170158948 A KR1020170158948 A KR 1020170158948A KR 20170158948 A KR20170158948 A KR 20170158948A KR 102407739 B1 KR102407739 B1 KR 102407739B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
layer
conductivity
dopant
Prior art date
Application number
KR1020170158948A
Other languages
English (en)
Other versions
KR20190060598A (ko
Inventor
최낙준
김병조
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170158948A priority Critical patent/KR102407739B1/ko
Priority to PCT/KR2018/014636 priority patent/WO2019103556A1/ko
Priority to US16/766,172 priority patent/US11227973B2/en
Publication of KR20190060598A publication Critical patent/KR20190060598A/ko
Application granted granted Critical
Publication of KR102407739B1 publication Critical patent/KR102407739B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

실시 예는, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 반도체 구조물은 상기 제2 도전형 반도체층과 상기 제2 전극 사이에 배치되는 제3 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층은 제1 도펀트를 포함하고, 상기 제2 도전형 반도체층은 제2 도펀트를 포함하고, 상기 제3 도전형 반도체층은 상기 제1 도펀트와 상기 제2 도펀트를 포함하고, 상기 제3 도전형 반도체층에 도핑된 제1 도펀트와 제2 도펀트의 농도비는 0.01:1.0 내지 0.8:1.0인 반도체 소자를 개시한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 오믹 특성을 위해 GaN 박막을 사용되는 경우 광 출력이 저하되는 문제가 있다.
실시 예는 오믹 특성이 개선된 반도체 소자를 제공한다.
또한, 광 출력이 향상된 반도체 소자를 제공한다.
또한, 수직형 자외선 발광소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 반도체 구조물은 상기 제2 도전형 반도체층과 상기 제2 전극 사이에 배치되는 제3 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층은 제1 도펀트를 포함하고, 상기 제2 도전형 반도체층은 제2 도펀트를 포함하고, 상기 제3 도전형 반도체층은 상기 제1 도펀트와 상기 제2 도펀트를 포함하고, 상기 제3 도전형 반도체층에 도핑된 제1 도펀트와 제2 도펀트의 농도비는 0.01:1.0 내지 0.8:1.0이다.
실시 예에 따르면, 오믹 특성이 개선되어 동작 전압을 낮출 수 있다.
또한, 반도체 소자 내에서 광 흡수를 억제하여 광 출력을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 반도체 구조물의 개념도이고,
도 2a는 본 발명의 제1 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고,
도 2b는 본 발명의 제1 실시 예에 따른 반도체 구조물의 심스 데이터이고,
도 2c는 알루미늄의 이온 강도를 보여주는 도면이고,
도 3은 본 발명의 제2 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고,
도 4는 본 발명의 제3 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고,
도 5는 본 발명의 제4 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고,
도 6은 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고,
도 7a 및 도 7b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이고,
도 8은 도 6의 A부분 확대도이고,
도 9는 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이고,
도 10은 도 9의 평면도이고,
도 11은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고,
도 12는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 13은 도 12의 변형예이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 구조물의 개념도이고, 도 2a는 본 발명의 일 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고, 도 2b는 본 발명의 일 실시 예에 따른 반도체 구조물의 심스 데이터이다.
도 1 및 도 2a를 참고하면, 실시 예에 따른 반도체 소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치되는 활성층(126)을 포함하는 반도체 구조물(120)을 포함한다.
본 발명의 실시 예에 따른 반도체 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체 구조물(120)의 알루미늄 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
반도체 구조물(120)이 자외선 파장대의 광을 발광할 때, 반도체 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga의 조성은 60%일 수 있고, 이러한 조성비는 Al40Ga60N으로 표현할 수 있다.
또한 실시 예의 설명에 있어서 조성이 낮거나 높다는 의미는 각 반도체층의 조성 %의 차이(% 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30%가 더 높다라고 표현할 수 있다.
제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.
제1 도전형 반도체층(124)은 제1-1 도전형 반도체층(124a), 제1-2 도전형 반도체층(124b), 및 제1-1 도전형 반도체층(124a)과 제1-2 도전형 반도체층(124b) 사이에 배치된 중간층(124c)을 포함할 수 있다.
제1-2 도전형 반도체층(124b)은 제1-1 도전형 반도체층(124a)보다 활성층(126)에 가까이 배치될 수 있다. 제1-2 도전형 반도체층(124b)의 알루미늄 조성은 제1-1 도전형 반도체층(124a)과 동일하거나 낮을 수 있다.
반도체 구조물(120)이 심자외선 파장대의 광(UV-C)을 방출하는 경우, 제1-2 도전형 반도체층(124b)의 알루미늄 조성은 40% 내지 70%이고, 제1-1 도전형 반도체층(124a)의 알루미늄 조성은 50% 내지 80%일 수 있다. 제1-2 도전형 반도체층(124b)의 알루미늄 조성이 40% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광추출효율을 개선할 수 있고, 70% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제1-2 도전형 반도체층(124b) 내에서의 전류 확산 특성을 확보할 수 있다.
또한, 제1-1 도전형 반도체층(124a)의 알루미늄 조성이 50% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광추출 효율을 개선할 수 있고, 80% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제1-1 도전형 반도체층(124a) 내에서의 전류 확산 특성을 확보할 수 있다.
또한, 제1-2 도전형 반도체층(124b)의 알루미늄 조성보다 제1-1 도전형 반도체층(124a)의 알루미늄 조성이 높을 수도 있다. 이 경우 굴절률의 차이에 의해서 활성층(126)에서 반도체 구조물(120) 외부로 광이 추출되기 더 유리할 수 있어 반도체 구조물(120)의 광추출효율이 개선될 수 있다.
제1-2 도전형 반도체층(124b)의 두께는 제1-1 도전형 반도체층(124a)의 두께보다 얇을 수 있다. 제1-1 도전형 반도체층(124a)은 제1-2 도전형 반도체층(124b)의 두께의 130%이상일 수 있다. 이러한 구성에 의하면 알루미늄 조성이 높은 제1-1 도전형 반도체층(124a)의 두께를 충분히 확보한 후에 중간층(124c)이 배치되므로 전체 반도체 구조물(120)의 결정성이 향상될 수 있다.
중간층(124c)의 알루미늄 조성은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(124)의 알루미늄 조성보다 낮을 수 있다. 중간층(124c)은 성장 기판을 제거하는 LLO(Laser Lift-off) 공정시 반도체 구조물(120)에 조사되는 레이저를 흡수하여 활성층(126)이 손상되는 것을 방지하는 역할을 수행할 수 있다. 따라서, 실시 예에 따른 반도체 소자는 LLO(Laser Lift-off) 공정시 활성층(126)의 손상을 방지할 수 있어 광학적 특성 및 전기적 특성이 향상될 수 있다.
중간층(124c)의 두께와 알루미늄 조성은 LLO 공정 시 반도체 구조물(120)에 조사되는 레이저를 흡수하기 위해 적절히 조절될 수 있다. 따라서 중간층(124c)의 알루미늄 조성은 LLO 공정시 사용하는 레이저 파장에 대응될 수 있으며 LLO용 레이저의 파장이 200nm 내지 300nm인 경우 중간층(124c)의 알루미늄 조성은 30% 내지 60%이고, 두께는 1nm 내지 10nm일 수 있다.
예시적으로 LLO용 레이저의 파장이 270nm보다 낮아지는 경우 중간층(124c)의 알루미늄 조성은 50% 내지 70%로 높아질 수 있다. 중간층(124c)의 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 높아지면, 중간층(124c)은 활성층(126)에서 출사된 광을 흡수하지 않을 수 있다. 따라서, 광 추출 효율이 향상될 수 있다.
제1-2 도전형 반도체층(124b)과 활성층(126) 사이에는 제어층(124d)이 배치될 수 있다. 제어층(124d)은 제1 도전형 반도체층(124)에서 활성층 방향으로 주입되는 제1 캐리어 에너지를 저하시켜 활성층에서 재결합하는 제1 및 제2 캐리어의 농도 또는 밀도의 균형을 맞출 수 있다. 따라서 발광 효율을 개선하여 반도체 소자의 광출력 특성을 개선할 수 있다. 제어층(124d)의 알루미늄 조성은 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)보다 높을 수 있다.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(126)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.
활성층(126)은 복수 개의 우물층(126a)과 장벽층(126b)을 포함할 수 있다. 우물층(126a)과 장벽층(126b)은 Inx2Aly2Ga1 -x2- y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층(126a)은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.
제2 도전형 반도체층(127)은 활성층(126) 상에 배치되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2도펀트가 도핑될 수 있다.
제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlN, AlGaAs, AlGaInP 중 선택된 물질로 형성될 수 있다.
제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.
전자 차단층(129)은 활성층(126)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 전자 차단층(129)은 제1 도전형 반도체층(124)에서 공급된 캐리어가 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
전자 차단층(129)의 에너지 밴드갭은 활성층(126) 및/또는 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다. 전자 차단층(129)은 제2 도펀트가 도핑되므로 제2 도전형 반도체층(127)의 일부 영역으로 정의될 수도 있다.
전자 차단층(129)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.
실시 예에 따르면, 제1 도전형 반도체층(124), 활성층(126), 전자 차단층(129), 제2 도전형 반도체층(127), 및 제3 도전형 반도체층(128)은 모두 알루미늄을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 전자 차단층(129), 제2 도전형 반도체층(127), 및 제3 도전형 반도체층(128)은 AlGaN, InAlGaN 또는 AlN 조성을 가질 수 있다.
전자 차단층(129)은 알루미늄 조성이 50% 내지 100%일 수 있다. 전자 차단층(129)의 알루미늄 조성이 50% 미만일 경우 캐리어의 이동을 차단하기 위한 충분한 에너지 장벽을 가질 수 있고, 활성층(126)에서 방출하는 광을 흡수하지 않을 수 있다.
전자 차단층(129)은 제1 차단구간(129a)과 제2 차단구간(129b)을 포함할 수 있다. 제1 차단구간(129a)은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 향하는 방향으로 향할수록 알루미늄 조성이 높아질 수 있다.
제1 차단구간(129a)의 알루미늄 조성은 80% 내지 100%일 수 있다. 따라서, 전자 차단층(129)의 제1 차단구간(129a)은 반도체 구조물(120) 내에서 Al 조성이 가장 높은 부분일 수 있다. 제1 차단구간(129a)은 AlGaN일 수도 있고 AlN일 수도 있다. 또는 제1 차단구간(129a)은 AlGaN과 AlN이 교대로 배치되는 초격자층일 수도 있다.
제1 차단구간(129a)의 두께는 약 0.1nm 내지 4nm일 수 있다. 캐리어(예: 전자)의 이동을 효율적으로 차단하기 위해서는 제1 차단구간(129a)의 두께는 0.1nm이상으로 배치할 수 있다. 또한, 제2 도전형 반도체층(127)에서 활성층(126)으로 캐리어(예: 정공)의 주입 효율을 확보하기 위해 제1 차단구간(129a)의 두께는 4nm이하로 배치할 수 있다.
제1 차단구간(129a)과 제2 차단구간(129b) 사이에 배치된 제3 차단구간(129c)은 도펀트를 포함하지 않는 언도프(undoped)된 구간을 포함할 수 있다. 따라서, 제3 차단구간(129c)은 도펀트가 제2 도전형 반도체층(127)로부터 활성층(126)으로 확산되는 것을 방지하는 역할을 수행할 수 있다.
제2 도전형 반도체층(127)은 제2-1 도전형 반도체층(127a) 및 제2-2 도전형 반도체층(127b)을 포함할 수 있다.
제2-1 도전형 반도체층(127a)의 두께는 10nm 보다 크고 50nm보다 작을 수 있다. 예시적으로 제2-1 도전형 반도체층(127a)의 두께는 25nm일 수 있다. 제2-1 도전형 반도체층(127a)의 두께가 10nm보다 큰 경우 수평 방향으로 저항이 감소하여 전류 확산 효율이 향상될 수 있다. 또한, 제2-1 도전형 반도체층(127a)의 두께가 50nm보다 작은 경우에는 활성층(126)에서 제2-1 도전형 반도체층(127a)로 입사된 광이 흡수되는 경로가 단축될 수 있고, 반도체 소자의 광 추출 효율이 향상될 수 있다.
제2-1 도전형 반도체층(127a)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 높을 수 있다. 심자외선 또는 원자외선 광을 생성하기 위한 우물층(126a)의 알루미늄 조성은 약 20% 내지 60%일 수 있다. 따라서, 제2-1 도전형 반도체층(127a)의 알루미늄 조성은 40%보다 크고 80%보다 작을 수 있다. 예시적으로, 우물층(126a)의 알루미늄 조성이 30%인 경우 제2-1 도전형 반도체층(127a)의 알루미늄 조성은 40%일 수 있다.
만약, 제2-1 도전형 반도체층(127a)의 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 낮은 경우 제2-1 도전형 반도체층(127a)이 자외선 광을 흡수하는 확률이 높기 때문에 광 추출 효율이 떨어질 수 있다.
제2-2 도전형 반도체층(127b)은 상대적으로 균일한 알루미늄 조성을 가져 반도체 구조물의 정공 주입 효율을 향상시키거나 결정성을 개선할 수 있다. 제2-2 도전형 반도체층(127b)의 두께는 20nm 내지 60nm일 수 있다. 제2-2 도전형 반도체층(127b)의 알루미늄 조성은 40% 내지 80%일 수 있다.
제3 도전형 반도체층(128)은 제2 도전형 반도체층(127)상에 배치될 수 있다.
제3 도전형 반도체층(128)은 제2 전극과 접하는 반도체 구조물(120)의 표면 영역일 수 있다. 제2 전극을 통해 제3 도전형 반도체층(128)으로 전류를 주입할 수 있고, 전류 주입 효율은 제3 도전형 반도체층(128)과 제2 전극 사이의 저항에 의해 제어될 수 있다. 제3 도전형 반도체층(128)과 제2 전극 사이의 저항은 오믹 컨택, 쇼트키 컨택, 또는 터널 효과 등 하나 이상의 작용에 의할 수 있으나, 반드시 이에 한정하는 것은 아니다.
제3 도전형 반도체층(128)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제3 도전형 반도체층(128)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InAlGaN, AlN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 즉, 제3 도전형 반도체층(128)은 제1 도전형 반도체층(124)과 동일한 n형 반도체층일 수 있다.
제3 도전형 반도체층(128)은 제1 도펀트와 제2 도펀트를 모두 포함할 수 있다. 제1 도펀트는 의도적으로 도핑된 반면, 제2 도펀트는 제2 도전형 반도체층(127)에 도핑된 제2 도펀트가 확산된 것일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 정공(hole)의 활성화를 위해 제3 도전형 반도체층(128)에 의도적으로 제1 도펀트와 제2 도펀트를 함께 도핑할 수도 있다.
제3 도전형 반도체층(128)에 제1 도펀트만을 도핑하여도 메모리 효과(Memory Effect)에 의해 제2 도펀트의 도핑 농도가 제1 도펀트의 도핑 농도보다 높을 수 있다.
이때, 제3 도전형 반도체층(128)에 도핑된 제1 도펀트와 제2 도펀트의 농도비는 0.01:1.0 내지 0.8:1.0일 수 있다. 농도비가 0.01:1.0보다 큰 경우에는 제1 도펀트의 농도가 증가하므로 터널 효과(Tunnel Effect)에 의해 오믹 저항이 낮아질 수 있다. 또한, 제3 도전형 반도체층(128)는 매우 얇은 박막이므로 농도비가 0.8:1.0보다 커지도록 도핑하기 어렵다.
예시적으로 제3 도전형 반도체층(128)의 제1 도펀트 농도는 1×1018cm-3 내지 2×1020cm-3 일 수 있다. 또한, 제3 도전형 반도체층(128)의 제2 도펀트의 농도는 1×1019cm-3 내지 2×1021cm-3 일 수 있다.
이때, 제3 도전형 반도체층(128)의 제1 도펀트 농도는 제1 도전형 반도체층(124)의 제1 도펀트 농도 및 장벽층(126b)의 제1 도펀트 농도와 동일하거나 높을 수 있다.
제3 도전형 반도체층(128)의 두께는 1nm 내지 10nm일 수 있다. 제3 도전형 반도체층(128)의 두께가 10nm보다 큰 경우에는 정공의 주입 효율이 떨어지는 문제가 있다. 따라서, 제3 도전형 반도체층(128)의 두께는 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)보다 작을 수 있다.
실시 예에 따르면, 제3 도전형 반도체층(128)은 터널 효과에 의해 정공의 주입 효율이 개선되므로 알루미늄 조성을 우물층(126a)보다 상대적으로 높게 제어할 수도 있다.
제3 도전형 반도체층(128)의 알루미늄 조성은 20% 내지 70%일 수 있다. 알루미늄의 조성이 20% 이상인 경우 우물층(126a)과의 알루미늄 조성 차이가 줄어들어 광 흡수가 개선될 수 있다. 또한, 알루미늄의 조성이 70% 이하인 경우 동작 전압이 높아져 광 출력이 감소하는 것을 개선할 수 있다.
실시 예에 따르면, 제2 도전형 반도체층(127)은 활성층(126)에서 멀어지는 방향으로 제2-2 도전형 반도체층(127b)에서는 균일한 알루미늄 조성을 갖다가 제2-1 도전형 반도체층(127a)에서 점차 알루미늄 조성이 감소할 수 있다. 또한, 제3 도전형 반도체층(129)도 두께 방향으로 알루미늄 조성이 감소할 수 있다.
제2-1 도전형 반도체층(127a)의 알루미늄 조성의 감소폭은 제3 도전형 반도체층(128)의 감소폭과 상이할 수도 있고 동일할 수도 있다. 그러나, 이에 한정되는 것은 아니고 제3 도전형 반도체층(128)은 알루미늄 조성이 일정할 수도 있다.
실시 예에 따르면, 제3 도전형 반도체층의 알루미늄 조성(P3)은 우물층의 알루미늄 조성(P10) 및 중간층의 알루미늄 조성(P4) 보다 낮을 수 있다. 이 경우 제2 전극과의 오믹 저항을 효과적으로 낮출 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 후술하는 바와 같이 제3 도전형 반도체층의 알루미늄 조성은 다양하게 변형될 수 있다.
도 2b는 본 발명의 제1 실시 예에 따른 반도체 구조물의 심스 데이터이고, 도 2c는 알루미늄의 이온 강도를 보여주는 도면이다.
도 2b 및 도 2c를 참조하면, 반도체 구조물은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 갈수록 알루미늄(Al), 갈륨(Ga), 제1 도펀트, 제2 도펀트의 조성이 변화할 수 있다. 제1 도펀트는 실리콘(Si)일 수 있고 제2 도펀트는 마그네슘(Mg)일 수 있으나 반드시 이에 한정하지 않는다.
심스 (SIMS) 데이터는 비행 시간형 2차 이온 질량 분석법(TOF-SIMS, Time-of-Flight Secondary Ion Mass Spectrometry)에 의한 분석 데이터일 수 있다.
심스 (SIMS) 데이터는 1차 이온을 타켓의 표면에 조사하여 방출되는 2차 이온의 개수를 카운팅하여 분석할 수 있다. 이때, 1차 이온은 O2 +, Cs+ Bi+등에서 선택될 수 있고, 가속 전압은 20 내지 30 keV 내에서 조절될 수 있고, 조사 전류는 0.1 pA 내지 5.0pA에서 조절될 수 있고, 조사 면적은 20nm×20nm일 수 있다.
심스 (SIMS) 데이터는 제2 도전형 반도체층의 표면(S0, 깊이가 0인 지점)에서 제1 도전형 반도체층 방향으로 점차 식각하면서 2차 이온 질량 스펙트럼을 수집할 수 있다. 2차 이온은 반도체층을 이루는 구성원소일 수 있다. 예시적으로 2차 이온은 알루미늄, 갈륨, 제1도펀트, 및 제2도펀트일 수 있으나 반드시 이에 한정하지 않는다.
다만 이에 한정하지 않고 AlGaN 기반 및/또는 GaN 기반의 반도체 물질, 제1 및 제2 도펀트 물질을 검출하기 위한 측정 조건이 다양하게 이용될 수 있다.
또한, 심스 분석에 의한 결과는 2차 이온의 강도 또는 2차 이온의 도핑 농도에 대한 스펙트럼으로 해석할 수 있는데, 2차 이온 강도 또는 도핑 농도의 해석에 있어서 0.9배 이상 내지 1.1배 이내에 발생하는 노이즈를 포함할 수 있다. 따라서, "같다/동일하다" 라는 기재는 하나의 특정 2차 이온 강도 또는 도핑 농도의 0.9배 이상 내지 1.1배 이내의 노이즈를 포함하여 지칭할 수 있다. 또한, 각 지점에서의 도핑 농도 및 이온 강도는 증감하는 노이즈 중에서 가장 높은 지점을 의미할 수 있다.
도 2b의 심스 (SIMS) 데이터상에서 알루미늄은 2차 이온 강도에 대한 스펙트럼 데이터이고, 제1 도펀트 및 제2 도펀트는 도핑 농도를 측정한 데이터이다. 즉, 도 2b는 심스 데이터와 도핑 농도 데이터를 하나의 도면에 표현한 그래프이다.
도 2b를 참조하면, 알루미늄 이온 강도의 스펙트럼과 제1 및 제2 도펀트의 농도 스펙트럼의 일부가 교차하는 것으로 도시되었으나 이온 강도와 도펀트의 농도에 대한 데이터는 서로 독립적인 관계를 가질 수 있다.
예시적으로 표면(S0)의 근처에서 알루미늄의 이온 강도와 제2 도펀트의 도핑 농도가 교차하는 것으로 표현되었으나, 도핑 농도의 기준점(도면의 좌측 Y축에서 가장 낮은 지점)을 보다 낮게 설정하는 경우 데이터 상에서 도핑 농도 그래프는 낮아질 수 있다. 예를 들면, 제2 도펀트 도핑 농도의 기준점을 1.00E+14에서 1.00E+12로 낮춘다면 제2 도펀트의 농도 그래프는 도면상에서 낮아지게 되므로 제2 도펀트 데이터와 알루미늄 데이터는 교차하지 않을 수도 있다.
제1 도펀트 및 제2 도펀트의 농도를 측정하는 방법은 특별히 한정하지 않는다. 또한, 본 실시 예에서 종축(Y축)은 로그 스케일로 변환하여 도시하였다.
알루미늄의 이온 강도는 표면에서 깊이가 증가할수록 점차 증가하다가 최고 강도 지점 이후에서는 증감을 반복하는 것을 알 수 있다. GaN 기반의 반도체 물질에서 Al 원자는 Ga 원자를 치환하여 AlGaN 물질을 구성하기 때문에 도시하지는 않았으나 갈륨의 이온 강도는 알루미늄의 이온 강도와 서로 대칭을 이룰 수 있다.
실시 예에 따른 이온 강도는 측정 조건에 따라 증감될 수 있다. 그러나, 1차 이온의 강도가 증가하면 2차 이온(알루미늄 이온)의 강도 그래프는 전체적으로 증가하고, 1차 이온의 강도가 감소하면 2차 이온(알루미늄 이온)의 강도 그래프는 전체적으로 감소할 수 있다. 따라서, 두께 방향으로 이온 강도의 변화는 측정 조건을 변경하여도 유사할 수 있다.
제1지점(P1)의 알루미늄의 이온 강도는 반도체 구조물(120)내에서 가장 높을 수 있다. 제1지점(P1)의 알루미늄의 이온 강도가 가장 높기 때문에 제1 캐리어가 제2 도전형 반도체층에서 제2 캐리어와 비발광성 재결합하는 것을 방지할 수 있다. 따라서, 반도체 소자의 광출력을 개선할 수 있다. 제1지점(P1)은 차단층(129)의 제1-1 구간(129a)에 대응되는 영역일 수 있으나, 반드시 이에 한정하지는 않는다.
제2지점(P2)의 제2 이온 강도는 제1지점(P1)에서 제1 방향(D2)으로 연장되는 알루미늄의 이온 강도의 지점 중 알루미늄의 이온 강도가 가장 높은 지점일 수 있다.
제2지점(P2)은 제1 도전형 반도체층(124) 내에서 알루미늄의 이온 강도가 가장 높은 지점일 수 있고, 제1 도전형 반도체층(124)에서 활성층(126)과 가장 인접한 지점일 수 있다.
제2지점(P2)은 도 2a의 제어층일 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2지점(P2)은 제1 도전형 반도체층과 활성층 사이에 배치되는 지점일 수 있다.
제3지점(P3)의 제3 이온 강도는 제1지점(P1)에서 반도체 구조물(120)의 표면을 향하는 방향(D1)으로 알루미늄의 이온 강도가 가장 낮은 지점일 수 있다. 제3지점(P3)은 반도체 구조물의 표면에서의 이온 강도일 수 있다. 실시 예에 따르면, 반도체 구조물의 표면에서 AlGaN 조성을 가지므로 자외선 광의 추출 효율이 개선될 수 있다.
제4지점(P4)의 제4 이온 강도는 제2지점(P2)에서 제1 방향으로 알루미늄의 이온 강도가 가장 낮은 지점일 수 있다. 제4지점(P4)은 반도체 소자의 공정 중에 있어서 Laser Lift-Off(이하 LLO) 공정이 적용되는 경우, 활성층으로 레이저가 침투하지 못하도록 레이저를 흡수함으로써 LLO 공정에 의한 활성층이 손상되는 것을 방지할 수 있다.
또한, 제4지점(P4)은 제1전극이 접할 경우, 제1전극과 제4지점(P4) 사이의 저항을 낮추어 반도체 구조물로 주입하는 전류의 주입 효율을 개선할 수 있다. 이러한 관점에서 제4지점(P4)의 알루미늄의 이온 강도는 제2지점(P2)에서 제1 방향(D2)으로 가장 낮게 배치될 수 있다.
제5지점(P5)은 제2지점(P2)과 제4지점(P4) 사이에 배치될 수 있다. 제5지점(P5)의 알루미늄의 이온 강도는 제2지점(P2)과 제4지점(P4) 사이의 이온 강도를 가질 수 있다. 제5지점(P5)은 하나의 특정 지점일 수 있고, 하나의 층을 구성할 수 있다. 제4지점(P4)을 통해 주입되는 전류가 제5지점(P5)을 포함하는 층에서 균일하게 분포될 수 있도록 하여 활성층으로 주입되는 전류의 면적에 대한 밀도가 균일하도록 개선될 수 있다.
제10지점(P10)은 제1지점(P1)과 제3지점(P3) 사이에 배치될 수 있고, 제1지점(P1)과 제2지점(P2) 사이에서 가장 작은 이온강도를 갖는 지점과 동일한 알루미늄의 이온 강도를 가질 수 있다. 즉, 제10지점(P10)은 우물층의 이온 강도과 동일한 이온 강도를 가질 수 있다.
제11지점(P11)은 제4지점(P4)에서 제1 방향(D2)으로 이격되어 배치될 수 있다. 또한, 제1 방향(D2)으로 알루미늄 이온이 증가하는 제12구간(P12) 및 제13구간(P13)을 포함할 수 있다. 이때, 제13구간(P13)에는 제1 도펀트가 도핑되지 않을 수 있다.
도 2a 및 도 2c를 참조하면, 제1 도펀트(예: Si)의 도핑 곡선은 제1 도전형 반도체층이 배치된 제1구간(S1)에서 일정할 수 있다. 이때, 제1 도전형 반도체층 구간(S1)내에는 도핑 농도가 상대적으로 낮은 제2구간(S2)이 배치될 수 있다. 제2구간(S2)은 제1-1 도전형 반도체층에서 중간층으로 조성이 변화할 때 성장 조건이 달라지면서 제1 도펀트의 도핑 농도가 변화하여 형성될 수 있다. 제2구간(S2)은 알루미늄 이온 강도의 제4지점(P4)와 대응하는 지점일 수 있다.
제1 도펀트(예: Si)의 도핑 곡선은 제1 도전형 반도체층과 활성층과 사이에서 도핑 농도가 낮아지는 제3구간(S3)을 가질 수 있다. 제3구간(S3)은 제1 도펀트가 도핑되지 않는 언도프층일 수 있다. 제3구간(S3)은 제1 도펀트가 상대적으로 적게 도핑되므로 저항이 높아져 전류를 분산시키는 역할을 수행할 수 있다.
제1 도펀트(예: Si)의 도핑 곡선은 활성층 내에서 농도가 증감하는 제4구간(S4)을 포함할 수 있다. 제4구간(S4)내에서 제1 도펀트는 활성층의 장벽층에 도핑될 수 있다. 따라서, 활성층으로 주입하는 제1 캐리어의 주입 효율이 개선될 수 있고, 활성층에서 제1 캐리어와 제2 캐리어가 발광성 재결합하는 효율이 개선될 수 있다. 또한, 동작 전압(Vf)를 낮출 수 있다. 제4구간(S4)내에서 제1 도펀트의 피크는 활성층의 피크(P61)에 대응될 수 있다. 활성층의 피크(P61)의 강도는 밸리(P62)의 강도보다 낮을 수 있다.
제1 도펀트의 도핑 곡선은 제2 도전형 반도체층에서 도핑 농도가 낮아지는 제5구간(S5), 및, 표면(S0)에서 다시 도핑 농도가 상승하는 제6구간(S6)을 포함할 수 있다. 이때, 표면(S0)에서의 도핑 농도는 제1구간(S1)의 도핑 농도와 유사하거나 더 높은 것을 확인할 수 있다. 따라서, 실시 예에 따른 반도체 구조물은 제2 전극이 배치되는 표면층이 n-AlGaN임을 확인할 수 있다.
제2 도펀트(예: Mg)의 도핑 농도는 표면(S0)에서 가장 높고, 표면에서 멀어질수록 점차 감소할 수 있다. 반도체 구조물의 표면(S0)에서 제2 도펀트(예: Mg)의 도핑 농도는 제1 도펀트(예: Si)의 도핑 농도보다 더 높은 것을 확인할 수 있다. 이는 반도체 구조물의 표면에서 제2 도펀트를 도핑하지 않았음에도 불구하고 메모리 효과에 의해 제2 도펀트의 도핑 농도가 높아지기 때문일 수 있다.
제2 도펀트는 표면에서 가까워질수록 도핑 농도가 증가하나, 일정 구간에서는 표면에 가까워질수록 도핑 농도가 감소하는 구간(M2과 M3 사이 구간)을 포함할 수 있다. 이러한 역전 구간에 의하면 제2 도펀트의 농도가 줄어들어 저항이 높아지므로 정공의 분산 효율을 개선할 수 있다.
제2 도펀트는 제2 도전형 반도체층의 모든 영역 및 활성층의 일부 영역에 존재할 수 있으나 반드시 이에 한정하지 않는다. 제2 도펀트는 제2 도전형 반도체층 내에만 배치할 수 있으나, 활성층까지 확산될 수 있다. 따라서, 활성층으로 주입되는 제2 도펀트의 주입 효율이 개선될 수 있다. 하지만 제2 도펀트가 제1 도전형 반도체층까지 확산될 경우 반도체 소자의 누설 전류 및/또는 제1 및 제2 캐리어의 비발광 재결합이 발생하여 반도체 소자의 신뢰성 및/또는 발광효율이 저하될 수 있다.
도 3는 본 발명의 제2 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고, 도 4는 본 발명의 제3 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고, 도 5는 본 발명의 제4 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이다.
도 3을 참조하면, 제3 도전형 반도체층(128)의 알루미늄 조성(P3)은 우물층(126a)의 알루미늄 조성(P1)보다는 높고 중간층(124c)의 알루미늄 조성(P4)보다는 낮을 수 있다. 우물층(126a)의 알루미늄 조성은 생성하는 광의 파장에 따라 제어될 수 있다. 예시적으로 UVB 파장을 생성하기 위해 알루미늄 조성은 20% 내지 30%일 수 있고, UVC 파장을 생성하기 위해 알루미늄 조성은 30% 내지 50%일 수 있다. 이때, 제3 도전형 반도체층(128)의 알루미늄 조성(P3)이 우물층(126a)의 알루미늄 조성(P1)보다 높도록 제어하는 경우 제3 도전형 반도체층(128)의 광 흡수를 개선할 수 있다.
중간층(124c)의 알루미늄 조성은 50% 내지 70%일 수 있다. 따라서, 제3 도전형 반도체층(128)의 알루미늄 조성(P3)이 중간층(124c)의 알루미늄 조성(P4)보다는 낮게 설정되는 경우 과도한 동작 전압 상승을 방지할 수 있다.
실시 예에 따르면 터널 효과에 의해 알루미늄의 조성이 증가하여도 정공 주입 효율이 개선되므로 제3 도전형 반도체층(128)의 알루미늄 조성(P3)을 우물층(126a)의 알루미늄 조성(P1)보다 높여 광 흡수율을 개선할 수 있다.
오믹 특성 관점에서 제3 도전형 반도체층(128)의 알루미늄의 조성은 낮을수록 유리하고 광 흡수 관점에서 알루미늄 조성이 높은 것이 유리할 수 있다. 따라서, 제3 도전형 반도체층의 알루미늄 조성(P3)은 우물층의 알루미늄 조성(P1)보다 높고 제2 도전형 반도체층(127) 또는 중간층(124c)의 알루미늄 조성보다는 낮아지도록 제어할 수 있다. 이때, 제2-1 도전형 반도체층(127a)은 알루미늄 조성이 연속적으로 변화하도록 기울기를 가질 수 있다.
도 4를 참조하면, 제3 도전형 반도체층(128)의 알루미늄 조성(P3)과 제2 도전형 반도체층(127)의 알루미늄 조성 변화는 불연속적일 수 있다. 제2 도전형 반도체층(127)과 제3 도전형 반도체층의 알루미늄 조성(P3)의 차이가 크지 않은 경우 알루미늄의 조성을 줄이는 과정 없이 제3 도전형 반도체층(128)을 형성할 수 있다.
또한, 도 5를 참조하면, 제2 도전형 반도체층(127)과 제3 도전형 반도체층(128)은 알루미늄 조성이 동일할 수도 있다. 전술한 바와 같이 높은 경우 제3 도전형 반도체층(128)은 알루미늄 조성이 높아져도 터널 효과에 의해 정공 주입 효율이 개선될 수 있다. 따라서, 광 추출 관점에서 제2 도전형 반도체층(127)과 제3 도전형 반도체층(128)은 알루미늄 조성을 동일하게 제어하는 것이 유리할 수 있다.
이 경우 적정한 오믹 저항을 갖기 위해 도펀트의 도핑 농도는 최대로 하고 제3 도전형 반도체층(128)의 두께는 최소로 제작할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고, 도 7a 및 도 7b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이고, 도 8은 도 6의 A부분 확대도이다.
도 6을 참고하면, 실시 예에 따른 반도체 소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 활성층(126)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142)과, 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함한다.
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 제1방향(Y방향)으로 배치될 수 있다. 이하에서는 각 층의 두께 방향인 제1방향(Y방향)을 수직방향으로 정의하고, 제1방향(Y방향)과 수직한 제2방향(X방향)을 수평방향으로 정의한다.
실시 예에 따른 반도체 구조물(120)은 전술한 구조가 모두 적용될 수 있다. 반도체 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하여 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 복수 개의 리세스(128)를 포함할 수 있다.
제1 전극(142)은 리세스(128)의 상면에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 제2 전극(146)은 제2 도전형 반도체층(127)의 하부에 배치될 수 있다.
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극은 ITO일 수 있다.
도 7a를 참조하면, GaN 기반의 반도체 구조물(120)이 자외선을 발광하는 경우 알루미늄을 포함할 수 있고, 반도체 구조물(120)의 알루미늄 조성이 높아지면 반도체 구조물(120) 내에서 전류 분산 특성이 저하될 수 있다. 또한, 활성층(126)이 Al을 포함하여 자외선을 발광하는 경우, 활성층(126)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 주로 발생할 수 있다.
자외선 반도체 소자는 청색 GaN 기반의 반도체 소자에 비해 전류 분산 특성이 떨어진다. 따라서, 자외선 반도체 소자는 청색 GaN 기반의 반도체 소자에 비해 상대적으로 많은 제1 전극(142)을 배치할 필요가 있다.
알루미늄의 조성이 높아지면 전류 분산 특성이 악화될 수 있다. 도 7a를 참고하면, 각각의 제1 전극(142)의 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아질 수 있다.
유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1 전극(142)의 중심에서의 전류 밀도를 기준으로 전류 밀도가 40% 이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 유효 발광 영역(P2)은 리세스(128)의 중심으로부터 40㎛이내의 범위에서 주입 전류의 레벨, Al의 조성에 따라 조절될 수 있다.
저전류밀도영역(P3)은 전류밀도가 낮아서 방출되는 광량이 유효 발광 영역(P2)에 비해 적을 수 있다. 따라서, 전류밀도가 낮은 저전류밀도영역(P3)에 제1 전극(142)을 더 배치하거나 반사구조를 이용하여 광 출력을 향상시킬 수 있다.
일반적으로 청색광을 방출하는 GaN 기반의 반도체 소자의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스(128) 및 제1 전극(142)의 면적을 최소화하는 것이 바람직하다. 리세스(128)와 제1 전극(142)의 면적이 커질수록 활성층(126)의 면적이 작아지기 때문이다. 그러나, 실시 예의 경우 알루미늄의 조성이 높아서 전류 분산 특성이 상대적으로 떨어지므로, 활성층(126)의 면적을 희생하더라도 제1 전극(142)의 면적 및/또는 개수를 증가시켜 저전류밀도영역(P3)을 줄이거나, 또는 저전류밀도영역(P3)에 반사구조를 배치하는 것이 바람직할 수 있다.
도 7b를 참고하면, 리세스(128)의 개수가 48개로 증가하는 경우 리세스(128)는 가로 세로 방향으로 일직선으로 배치하지 않고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P3)의 면적을 좁힐 수 있기 때문에 대부분의 활성층(126)이 발광에 참여할 수 있다.
자외선 발광소자에서는 반도체 구조물(120) 내에서 전류 확산 특성이 저하될 수 있고, 반도체 구조물(120) 내에서 균일한 전류 밀도 특성을 확보하여 반도체 소자의 전기적, 광학적 특성 및 신뢰성을 확보하기 위해 원활한 전류 주입이 필요하다. 따라서, 원활한 전류 주입을 위해 일반적인 GaN 기반의 반도체 구조물(120)에 비해 상대적으로 많은 개수의 리세스(128)를 형성하여 제1 전극(142)을 배치할 수 있다.
도 8을 참조하면, 제1절연층(131)은 제1 전극(142)을 활성층(126) 및 제2 도전형 반도체층(127)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 제2 전극(146) 및 제2 도전층(150)을 제1 도전층(165)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 상기 반도체 소자의 공정 중에 상기 활성층(126)의 측면이 산화되는 것을 방지하는 기능을 할 수 있다.
제1절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1절연층(131)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(131)은 다양한 반사 구조를 포함할 수 있다.
제1절연층(131)이 반사기능을 수행하는 경우, 활성층(126)에서 측면을 향해 방출되는 광(L1)을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 이 경우 리세스(128)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.
제1 전극(142)의 직경(W3)은 24㎛ 이상 50㎛ 이하일 수 있다. 이러한 범위를 만족하는 경우 전류 분산에 유리할 수 있고, 많은 개수의 제1 전극(142)을 배치할 수 있다. 제1 전극(142)의 직경(W3)이 24㎛보다 이상일 때, 제1 도전형 반도체층(124)에 주입되는 전류가 충분하게 확보할 수 있고, 50㎛이하일 때, 제1 도전형 반도체층(124)의 면적에 배치되는 복수 개의 제1 전극(142)의 수를 충분히 확보할 수 있고 전류 분산 특성을 확보할 수 있다.
리세스(128)의 직경(W1)은 38㎛ 이상 60㎛ 이하일 수 있다. 리세스(128)의 직경(W1)은 제2 도전형 반도체층(127)의 하부에 배치되어 리세스에서 가장 넓은 면적으로 정의할 수 있다. 상기 리세스(128)의 직경(W1)은 상기 제2 도전형 반도체층(127)의 저면에 배치된 리세스(128)의 직경일 수 있다.
리세스(128)의 직경(W1)이 38㎛이상일 때, 리세스(128) 내부에 배치되는 제1 전극(142)을 형성하는 것에 있어서, 상기 제1 전극(142)이 제1 도전형 반도체층(124)과 전기적으로 연결되기 위한 면적을 확보하기 위한 공정 마진을 확보할 수 있고, 60㎛이하일 때, 제1 전극(142)을 배치하기 위해 감소하는 활성층(126)의 볼륨을 방지할 수 있고, 따라서 발광 효율이 악화될 수 있다.
리세스(128)의 경사각도(θ5)는 70도 내지 90도일 수 있다. 이러한 면적 범위를 만족하는 경우 상면에 제1 전극(142)을 형성하는데 유리할 수 있고, 많은 개수의 리세스(128)를 형성할 수 있다.
경사각도(θ5)가 70도보다 작으면 제거되는 활성층(126)의 면적이 증가할 수 있지만, 상기 제1 전극(142)이 배치될 면적이 작아질 수 있다. 따라서 전류 주입 특성이 저하될 수 있고, 발광 효율이 저하될 수 있다. 따라서, 상기 리세스(128)의 경사각도(θ5)를 이용하여 제1 전극(142)과 제2 전극(146)의 면적비를 조절할 수도 있다.
제2 전극(146)의 두께는 제1절연층(131)의 두께보다 얇을 수 있다. 따라서, 상기 제2 전극(146)을 감싸는 제2도전층(150)과 제2 절연층(132)의 스텝 커버리지 특성을 확보할 수 있고, 상기 반도체 소자의 신뢰성을 개선할 수 있다. 제2 전극(146)은 제1절연층(131)와 1㎛ ~ 4㎛의 제1 이격 거리(S1)를 가질 수 있다. 1㎛ 이상의 이격 거리를 가질 경우, 제1 절연층(131) 사이에 제2 전극(146)을 배치하는 공정의 공정 마진을 확보할 수 있고, 따라서 반도체 소자의 전기적 특성, 광학적 특성 및 신뢰성이 개선될 수 있다. 이격 거리가 4㎛ 이하일 경우, 제2 전극(146)이 배치될 수 있는 전체 면적을 확보할 수 있고 반도체 소자의 동작 전압 특성을 개선할 수 있다.
제2 도전층(150)은 제2 전극(146)을 덮을 수 있다. 따라서, 제2 전극패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다.
제2 도전층(150)은 제2 전극(146)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 제2 도전층(150)은 제1절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(150)이 제1절연층(131)의 측면과 상면에 접하는 경우, 제2 전극(146)의 열적, 전기적 신뢰성을 향상할 수 있다. 또한, 제1절연층(131)과 제2 전극(146) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
제2 도전층(150)은 제1절연층(131)과 제2 전극(146) 사이의 제1 이격 거리(S1)에 배치될 수 있다. 제2 도전층(150)은 제1이격 거리(S1)에서 제2 전극(146)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다. 또한, 제1 이격 거리(S1) 내에서 제2 도전층(150)과 제2도전성 반도체층(126)이 접촉하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다. 다만 이에 한정하지 않고, 상기 제2 전극(146)과 상기 제2 도전형 반도체층(127) 사이의 저항보다 상기 제2 도전층(150)과 상기 제2 도전형 반도체층(127) 사이의 저항이 더 큰 구성 내에서 자유롭게 배치될 수 있다.
제2절연층(132)은 제2 전극(146), 제2 도전층(150)을 제1 도전층(165)과 전기적으로 절연시킬 수 있다. 제1 도전층(165)은 제2절연층(132)을 관통하여 제1 전극(142)과 전기적으로 연결될 수 있다. 상기 제2절연층(132)과 상기 제1절연층(131)은 서로 동일한 물질로 배치될 수 있고, 서로 다른 물질로 배치될 수 있다.
다시 도 6을 참고하면, 제2 도전층(150)은 제2 전극(146)과 제2 전극패드(166)를 전기적으로 연결할 수 있다.
제2 전극(146)은 제2 도전형 반도체층(127)에 직접 배치될 수 있다. 제2 도전형 반도체층(127)이 AlGaN인 경우 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 제2 도전형 반도체층(127)의 Al 조성을 적절히 조절할 필요가 있다. 이에 대해서는 후술한다.
제2 도전층(150)은 Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
반도체 구조물(120)의 하부면과 리세스(128)의 형상을 따라 제1 도전층(165)과 접합층(160)이 배치될 수 있다. 제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(126)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다. 다만 이에 한정하지 않고, 제1 도전층(165)은 상기 제1 전극(142)과 전기적으로 연결되기 위한 기능을 제공할 수 있다. 상기 제1 도전층(165)이 반사율이 높은 물질, 예를 들어 알루미늄 및/또는 은(Ag)을 포함하지 않고 배치될 수 있고, 이러한 경우 상기 리세스(128) 내에 배치되는 제1 전극(142)과 상기 제1 도전층(165) 사이, 제2 도전형 반도체층(127)과 상기 제1 도전층(165) 사이에는 반사율이 높은 물질로 구성되는 반사금속층(미도시)이 배치될 수 있다.
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(170)이 도전성 물질로 구성되는 경우, 상기 제1 전극(142)은 상기 기판(170)을 통해 외부에서 전류를 공급받을 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
반도체 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200nm 이상 내지 500nm 이하일 수 있다. 200nm이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500nm 이하일 경우 반도체 소자에 인가되는 스트레스를 줄일 수 있고, 상기 반도체 소자의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자의 공정 시간이 길어짐에 따라 반도체 소자의 단가가 높아지는 문제점을 개선할 수 있다.
반도체 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이고, 도 10은 도 9의 평면도이다.
도 9를 참조하면, 반도체 구조물(120)은 전술한 구성이 그대로 적용될 수 있다. 또한, 복수 개의 리세스(128)는 제2 도전형 반도체층(127)과 활성층(126)을 관통하여 제1 도전형 반도체층(124)의 일부 영역까지 배치될 수 있다.
반도체 소자는 가장자리에 배치된 측면 반사부(Z1)를 포함할 수 있다. 측면 반사부(Z1)는 제2도전층(150), 제1도전층(165), 및 기판(170)이 두께 방향(Y축 방향)으로 돌출되어 형성될 수 있다. 도 11을 참조하면 측면 반사부(Z1)은 반도체 소자의 가장자리를 따라 배치되어, 반도체 구조물(120)을 감싸면서 배치될 수 있다.
측면 반사부(Z1)의 제2도전층(150)은 활성층(126)보다 높게 돌출되어 활성층(126)에서 방출된 광을 상향 반사할 수 있다. 따라서, 별도의 반사층을 형성하지 않더라고 최외각에서 TM모드로 인해 수평 방향(X축 방향)으로 방출되는 광을 상향 반사할 수 있다.
측면 반사부(Z1)의 경사 각도는 90도 보다 크고 145도보다 작을 수 있다. 경사 각도는 제2도전층(150)이 수평면(XZ 평면)과 이루는 각도일 수 있다. 각도가 90도 보다 작거나 145도 보다 큰 경우에는 측면을 향해 이동하는 광을 상측으로 반사하는 효율이 떨어질 수 있다.
도 11은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고, 도 12는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 13은 도 12의 변형예이다.
도 11을 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
도 12를 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제2 리드프레임(5b)은 제1 리드프레임의 측면을 둘러싸도록 배치될 수 있다.
도 13을 참조하면, 반도체 소자 패키지는 복수 개의 반도체 소자(10a, 10b, 10c, 10d)가 배치될 수도 있다. 이때, 리드프레임은 제1 내지 제5 리드프레임(5a, 5b, 5c, 5d, 5e)을 포함할 수 있다.
제1 반도체 소자(10a)는 제1 리드프레임(5a)상에 배치되고 제2 리드프레임(5b)과 와이어로 연결될 수 있다. 제2 반도체 소자(10b)는 제2 리드프레임(5b)상에 배치되고 제3 리드프레임(5c)과 와이어로 연결될 수 있다. 제3 반도체 소자(10c)는 제3 리드프레임(5c)상에 배치되고 제4 리드프레임(5d)과 와이어로 연결될 수 있다. 제4 반도체 소자(10d)는 제4 리드프레임(5d)상에 배치되고 제5 리드프레임(5e)과 와이어로 연결될 수 있다.
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
    상기 반도체 구조물은 상기 제2 도전형 반도체층과 상기 제2 전극 사이에 배치되는 제3 도전형 반도체층을 포함하고,
    상기 제1 도전형 반도체층은 제1 도펀트를 포함하고,
    상기 제2 도전형 반도체층은 제2 도펀트를 포함하고,
    상기 제3 도전형 반도체층은 상기 제1 도펀트와 상기 제2 도펀트를 포함하고,
    상기 제3 도전형 반도체층에 도핑된 제1 도펀트와 제2 도펀트의 농도비는 0.01:1.0 내지 0.8:1.0인 반도체 소자.
  2. 제1항에 있어서,
    상기 반도체 구조물은 상기 제1 도전형 반도체층과 활성층의 사이에서 상기 제1 도펀트가 도핑되는 않는 언도프 구간을 포함하는 반도체 소자.
  3. 제1항에 있어서,
    상기 반도체 구조물은 상기 제2 전극에 가까워질수록 상기 제2 도펀트의 도핑 농도가 작아지는 역전 구간을 갖는 반도체 소자.
  4. 제1항에 있어서,
    상기 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제3 도전형 반도체층은 알루미늄을 포함하고,
    상기 활성층은 자외선 파장대의 광을 생성하는 반도체 소자.
  5. 제4항에 있어서,
    상기 제3 도전형 반도체층의 알루미늄 조성은 상기 활성층, 및 제1 도전형 반도체층의 알루미늄 조성보다 높은 반도체 소자.
  6. 제4항에 있어서,
    상기 제3 도전형 반도체층의 알루미늄 조성은 상기 활성층, 및 제1 도전형 반도체층의 알루미늄 조성보다 낮은 반도체 소자.
  7. 제1항에 있어서,
    상기 제3 도전형 반도체층의 제1 도펀트 농도는 1×1018cm-3 내지 2×1020cm- 3 인 반도체 소자.
  8. 제7항에 있어서,
    상기 제3 도전형 반도체층의 제1 도펀트 농도는 상기 제1 도전형 반도체층의 제1 도펀트 농도보다 높은 반도체 소자.
  9. 제7항에 있어서,
    상기 제3 도전형 반도체층에서 제2 도펀트의 농도는 1×1019cm-3 내지 2×1021cm-3 인 반도체 소자.
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 제1 도전형 반도체층은 제1-1 도전형 반도체층, 제1-2 도전형 반도체층, 및 상기 제1-1 도전형 반도체층과 상기 제1-2 도전형 반도체층 사이에 배치되는 중간층을 포함하고,
    상기 중간층의 알루미늄 조성은 상기 제1-1 도전형 반도체층과 상기 제1-2 도전형 반도체층의 알루미늄 조성보다 낮은 반도체 소자.
  13. 제12항에 있어서,
    상기 중간층의 알루미늄 조성은 상기 활성층의 우물층의 알루미늄 조성보다 높은 반도체 소자.
  14. 제13항에 있어서,
    상기 제3 도전형 반도체층의 알루미늄 조성은 상기 우물층의 알루미늄 조성보다 높고 상기 중간층의 알루미늄 조성보다 낮은 반도체 소자.
  15. 제1항에 있어서,
    상기 반도체 구조물은 상기 제3 도전형 반도체층, 제2 도전형 반도체층, 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 복수 개의 리세스를 포함하고,
    상기 제1 전극은 상기 리세스의 내부에 배치되고,
    상기 제2 전극은 상기 제3 도전형 반도체층에 접촉하는 반도체 소자.
  16. 제15항에 있어서,
    상기 제1 전극과 전기적으로 연결되는 제1 도전층,
    상기 제2 전극과 전기적으로 연결되는 제2 도전층,
    상기 제1 도전층과 제2도전층 사이에 배치되는 제2 절연층, 및
    상기 제2 도전층의 하부에 배치되는 도전성 기판을 포함하는 반도체 소자.
  17. 제16항에 있어서,
    상기 제2 도전층과 상기 도전성 기판 사이에 배치되는 접합층을 포함하는 반도체 소자.


KR1020170158948A 2017-11-24 2017-11-24 반도체 소자 KR102407739B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170158948A KR102407739B1 (ko) 2017-11-24 2017-11-24 반도체 소자
PCT/KR2018/014636 WO2019103556A1 (ko) 2017-11-24 2018-11-26 반도체 소자
US16/766,172 US11227973B2 (en) 2017-11-24 2018-11-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158948A KR102407739B1 (ko) 2017-11-24 2017-11-24 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190060598A KR20190060598A (ko) 2019-06-03
KR102407739B1 true KR102407739B1 (ko) 2022-06-10

Family

ID=66630696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158948A KR102407739B1 (ko) 2017-11-24 2017-11-24 반도체 소자

Country Status (3)

Country Link
US (1) US11227973B2 (ko)
KR (1) KR102407739B1 (ko)
WO (1) WO2019103556A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115810A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und 3D-Drucker
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
JP7312953B2 (ja) * 2020-07-21 2023-07-24 日亜化学工業株式会社 発光素子及び発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160025A (ja) 2006-12-26 2008-07-10 Sharp Corp 窒化物半導体発光素子
US20110204403A1 (en) 2010-04-15 2011-08-25 Sung Kyoon Kim Light emitting device, light emitting device package, and lighting system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101798231B1 (ko) * 2010-07-05 2017-11-15 엘지이노텍 주식회사 발광 소자
KR20120111364A (ko) * 2011-03-31 2012-10-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102244220B1 (ko) * 2014-10-15 2021-04-27 삼성전자주식회사 반도체 발광 소자
KR102302856B1 (ko) * 2015-01-07 2021-09-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
US11075321B2 (en) * 2017-12-27 2021-07-27 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160025A (ja) 2006-12-26 2008-07-10 Sharp Corp 窒化物半導体発光素子
US20110204403A1 (en) 2010-04-15 2011-08-25 Sung Kyoon Kim Light emitting device, light emitting device package, and lighting system

Also Published As

Publication number Publication date
US20200287076A1 (en) 2020-09-10
KR20190060598A (ko) 2019-06-03
WO2019103556A1 (ko) 2019-05-31
US11227973B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
US10937923B2 (en) Semiconductor device and semiconductor device package including the same
KR102406803B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP7403797B2 (ja) 半導体素子およびこれを含む半導体素子パッケージ
KR102407739B1 (ko) 반도체 소자
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102478996B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102608517B1 (ko) 반도체 소자
KR102648472B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102466006B1 (ko) 반도체 소자
KR102430086B1 (ko) 반도체 소자
KR102533221B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102465061B1 (ko) 반도체 소자
KR102299745B1 (ko) 반도체 소자
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102632215B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102619743B1 (ko) 반도체 소자
KR20210030718A (ko) 반도체 소자
KR20210034206A (ko) 반도체 소자
KR20180024998A (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant