JP7312953B2

JP7312953B2 - 発光素子及び発光素子の製造方法

Info

Publication number: JP7312953B2
Application number: JP2021021054A
Authority: JP
Inventors: 泰伸細川
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2020-07-21
Filing date: 2021-02-12
Publication date: 2023-07-24
Anticipated expiration: 2041-02-12
Also published as: JP2022021293A

Description

本発明は、発光素子及び発光素子の製造方法に関する。

特許文献１には、発光素子の半導体積層体において、活性層上における光取り出し面側に設けられた半導体層の厚さを部分的に薄くして、光抽出効率を改善することが開示されている。

特開２０１３－０８４８７８号公報

本発明の一実施形態は、光取り出し効率の向上が可能な発光素子及び発光素子の製造方法を提供することを目的とする。

本発明の一態様によれば、発光素子は、第１導電型半導体層と、第２導電型半導体層と、前記第１導電型半導体層と前記第２導電型半導体層との間に設けられた活性層とを有する半導体積層体と、前記第１導電型半導体層と電気的に接続された第１導電部材と、前記第２導電型半導体層と電気的に接続された第２導電部材と、を備える。第１導電型半導体層は、ＡｌとＧａを含む窒化物半導体層であり、第１層と第２層とを有し、前記第１層のＡｌ組成比は前記第２層のＡｌ組成比よりも低い。前記第１導電型半導体層は、前記第２導電型半導体層および前記活性層が積層された第１領域と、前記第２導電型半導体層および前記活性層から露出し、前記第１導電部材と接続される第２領域とを有する。前記第１領域に設けられた前記第１層の厚さは、前記第２領域に設けられた前記第１層の厚さよりも薄い、または、前記第１領域には前記第１層が設けられていない。

本発明の一態様によれば、発光素子の製造方法は、基板上に、第１導電型半導体層と、前記第１導電型半導体層上に設けられた活性層と、前記活性層上に設けられた第２導電型半導体層とを含む半導体積層体を形成する工程であって、前記第１導電型半導体層は、ＡｌとＧａを含む窒化物半導体層であり、前記基板上に設けられた第１層と、前記第１層上に設けられた第２層とを有し、前記第１層のＡｌ組成比は前記第２層のＡｌ組成比よりも低い、前記半導体積層体を形成する工程と、前記第２導電型半導体層の一部および前記活性層の一部を除去し、前記第２導電型半導体層および前記活性層から前記第１導電型半導体層の一部を露出させ、前記第１導電型半導体層に、前記第２導電型半導体層および前記活性層が除去されずに残っている第１領域と、前記第２導電型半導体層および前記活性層から露出された前記第１導電型半導体層の前記一部を含む第２領域とを形成する工程と、前記第１領域と前記第２領域を形成した後、前記基板を除去し、前記第１導電型半導体層の前記第１層の表面を露出させる工程と、前記第１層の表面を露出させた後、前記第１領域に設けられた前記第１層の少なくとも一部を除去し、前記第２領域に、前記第１領域に設けられた第１層よりも厚い第１層を残す、または、前記第１領域に設けられた第２層を前記第１層から露出させる工程と、を備える。

本発明の一実施形態によれば、光取り出し効率の向上が可能な発光素子及び発光素子の製造方法を提供することができる。

本発明の第１実施形態の発光素子における構成の一部を示す模式平面図である。図１のII-II線における模式断面図である。本発明の第１実施形態の発光素子における半導体積層体の一部を拡大した模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の一工程を示す模式断面図である。本発明の第１実施形態の発光素子の製造方法の他の工程の例を示す模式断面図である。図１１に示す工程で得られる発光素子の模式断面図である。本発明の第２実施形態の発光素子の模式断面図である。本発明の第３実施形態の発光素子の模式断面図である。第１実施形態の変形例の発光素子の模式断面図である。第１実施形態の他の変形例の発光素子の製造方法の一工程を示す模式断面図である。第１実施形態の他の変形例の発光素子の製造方法の一工程を示す模式断面図である。第１実施形態の他の変形例の発光素子の製造方法の一工程を示す模式断面図である。第１実施形態の他の変形例の発光素子の模式断面図である。

以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ構成には同じ符号を付している。

［第１実施形態］
図１は、本発明の第１実施形態の発光素子１における構成の一部を示す模式平面図である。図２は、図１のII-II線における端面のみを示す模式断面図である。

発光素子１は、支持基板１００と、支持基板１００上に設けられた半導体積層体２０とを有する。

図３は、半導体積層体２０の一部を拡大した模式断面図である。

半導体積層体２０は、第１導電型半導体層１０と、第２導電型半導体層１５と、活性層１４とを有する。活性層１４は、第１導電型半導体層１０と第２導電型半導体層１５との間に設けられ、光を発する発光層である。例えば、活性層１４からの光のピーク波長は４００ｎｍ以下であり、具体的には２１０ｎｍ以上４００ｎｍ以下であり、より具体的には３００ｎｍ以上４００ｎｍ以下である。例えば、活性層１４は紫外光を発する。なお、活性層１４の厚さは、第１導電型半導体層１０及び第２導電型半導体層１５の厚さに比べて薄いため、図２において線で示している。また、図４から図１３、及び図１５～図１９においても同様に、活性層１４は線で示している。

第１導電型半導体層１０、第２導電型半導体層１５、および活性層１４は、窒化物半導体層からなる。窒化物半導体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１－ｘ－ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含む。第１導電型半導体層１０は、ＡｌとＧａを含む窒化物半導体層であり、例えばＡｌＧａＮ層である。第１導電型半導体層１０は、例えばｎ型半導体層である。第１導電型半導体層１０は、ｎ型不純物として、例えばＳｉを含む。第２導電型半導体層１５は、例えばｐ型半導体層である。第２導電型半導体層１５は、ｐ型不純物として、例えばＭｇを含む。

第１導電型半導体層１０は、第１層１１と第２層１２とを有する。第１層１１および第２層１２は、例えばＡｌＧａＮ層である。第１層１１のＡｌ組成比は、第２層１２のＡｌ組成比よりも低い。例えば、第１層１１のＡｌ組成比は１％以上３％以下である。第２層１２のＡｌ組成比は３％以上５％以下である。第１層１１のＡｌ組成比と第２層１２のＡｌ組成比の差は、１％以上４％以下であることが好ましい。例えば、第１層１１のＡｌ組成比は３％であり、第２層１２のＡｌ組成比は５％である。

第１導電型半導体層１０は、第１領域ａ１と第２領域ａ２とを有する。第１領域ａ１および第２領域ａ２は、それぞれ第２層１２を有する。第１領域ａ１の第２層１２には、活性層１４および第２導電型半導体層１５が積層されている。第１領域ａ１の第２層１２における支持基板１００側の面に、活性層１４と第２導電型半導体層１５が順に積層されている。

第１領域ａ１には第１層１１が設けられていない。第１領域ａ１の第２層１２における支持基板１００とは反対側の第１面１２ａには第１層１１が設けられず、第１面１２ａは第１層１１から露出している。第１面１２ａは、光の主な取り出し面として機能する。上面視において、第１領域ａ１は、第１面１２ａが設けられた領域である。断面視において、第１領域ａ１は、第１導電型半導体層１０のうち、第１面１２ａの直下に設けられた領域である。

第２領域ａ２の第２層１２には第１層１１が積層され、活性層１４および第２導電型半導体層１５は積層されていない。第２領域ａ２の第２層１２における支持基板１００側の面（第２面）１２ｂは、第２導電型半導体層１５および活性層１４から露出している。第２面１２ｂは、後述する第１導電部材４０とのコンタクト面として機能する。上面視において、第２領域ａ２は、第２面１２ｂが設けられた領域である。断面視において、第２領域ａ２は、第１導電型半導体層１０のうち、第２面１２ｂの直上に設けられた領域である。

図１に示すように、平面視において、複数の第２領域ａ２が島状に配置され、それぞれの第２領域ａ２の周囲は第１領域ａ１に囲まれている。平面視において、第１領域ａ１の面積は、複数の第２領域ａ２の合計面積よりも大きい。

図３に示す例では、第１領域ａ１と第２領域ａ２との間に、第１層１１、第２層１２、活性層１４、および第２導電型半導体層１５が積層された第３領域ａ３が存在する。第３領域ａ３は、第１領域ａ１と第２領域ａ２の間に位置し、少なくとも第１層１１及び第２層１２を含む。第３領域ａ３における活性層１４および第２導電型半導体層１５が除去され、第１領域ａ１と第２領域ａ２とが連続していてもよい。

第２領域ａ２には、第１層１１と第２層１２が積層されている。第１領域ａ１には、第１層１１は設けられず、第２層１２が設けられている。図２に示す例においては、第１領域ａ１における第１導電型半導体層１０の厚さは、第２領域ａ２における第１導電型半導体層１０の厚さよりも薄い。第１領域ａ１又は第２領域ａ２における第１導電型半導体層１０の厚さとは、第１領域ａ１又は第２領域ａ２における第１導電型半導体層１０の最大厚さを意味する。

第２領域ａ２に設けられた第２層１２の厚さは、第２領域ａ２に設けられた第１層１１の厚さよりも薄いことが好ましい。例えば、第２領域ａ２に設けられた第２層１２の厚さは、第２領域ａ２に設けられた第１層１１の厚さの８０％以下であることが好ましく、７０％以下であることがさらに好ましい。第２領域ａ２に設けられた第１層１１の厚さは、例えば、０．３μｍ以上３μｍ以下であることが好ましく、１μｍ以上２．５μｍ以下であることがさらに好ましい。例えば、第２領域ａ２に設けられた第２層１２の厚さは、例えば、０．３μｍ以上１．５μｍ以下であることが好ましく、０．５μｍ以上１．２μｍ以下であることがさらに好ましい。なお、図１５に示すように、第１層１１の厚さは、第２層１２の厚さと同じとしてもよい。ここで、第２領域ａ２に設けられた第１層１１の厚さとは、第２領域ａ２に設けられた第１層１１の最大厚さを意味する。また、第２領域ａ２に設けられた第２層１２の厚さとは、第２領域ａ２に設けられた第２層１２の最大厚さを意味する。

第２領域ａ２の第１層１１は、第２層１２が積層された面の反対側に第３面１１ａを有する。第１領域ａ１の第２層１２の第１面１２ａと、第２領域ａ２の第１層１１の第３面１１ａとの間には段差が形成されている。図１に示すように、上面視において、第３面１１ａの外縁は、第１導電部材４０のｎ側導通部４０ａと反射電極３０の外縁との間に位置している。

第１領域ａ１の第２層１２の第１面１２ａは粗面化され、第１面１２ａに凹凸が形成されている。第２領域ａ２の第１層１１の第３面１１ａも粗面化され、第３面１１ａに凹凸が形成されている。第１面１２ａの凹凸の大きさ、および第３面１１ａの凹凸の大きさは、第１面１２ａと第３面１１ａとの間の段差の大きさよりも小さい。

第１面１２ａの凹凸は複数の第１凸部１０ａを含む。第３面１１ａの凹凸は複数の第２凸部１０ｂを含む。第１凸部１０ａの算術平均高さは、第２凸部１０ｂの算術平均高さよりも高い。第１凸部１０ａおよび第２凸部１０ｂは、例えば錐体形状に形成されている。第１凸部１０ａおよび第２凸部１０ｂは図３の断面視において三角形で表され、第１凸部１０ａの高さおよび第２凸部１０ｂの高さは、その三角形の高さで表している。

図２に示すように、第１導電型半導体層１０の外周部には、第１層１１および第２層１２が積層されている。その外周部の第２層１２には、活性層１４および第２導電型半導体層１５が積層されず、活性層１４および第２導電型半導体層１５から露出した第４面１２ｃが形成されている。第４面１２ｃは、図１に示す平面視において、第１領域ａ１および第２領域ａ２が形成された領域を囲んでいる。第１導電型半導体層１０の外周部における第１層１１の表面である第５面１１ｂも粗面化され、第５面１１ｂに複数の第２凸部１０ｂが形成されている。第１領域ａ１に形成された第１凸部１０ａの算術平均高さは、第１導電型半導体層１０の外周部の第５面１１ｂに形成された第２凸部１０ｂの算術平均高さよりも高い。

発光素子１は、さらに、第１導電部材４０と、第２導電部材５０と、第３導電部材６０と、反射電極３０と、第１パッド電極７１と、第２パッド電極７２と、第１絶縁膜８１～第４絶縁膜８４とを有する。

第２導電型半導体層１５の表面（活性層１４が積層された面の反対側の面）に、反射電極３０が設けられている。反射電極３０は、第２導電型半導体層１５の表面に接し、第２導電型半導体層１５と電気的に接続されている。反射電極３０は、活性層１４が発する光に対して高い反射性を有することが好ましい。反射電極３０は、例えばＡｇを含む金属層である。ここで、反射電極３０が、活性層１４が発する光に対して高い反射率を有するとは、反射電極３０が活性層１４からの光の波長に対して、７０％以上の反射率、好ましくは８０％以上の反射率を有していることを意味する。

第２導電型半導体層１５の表面は、反射電極３０が設けられていない領域も有する。その領域は第１絶縁膜８１で覆われている。また、第１絶縁膜８１は、反射電極３０の一部も覆っている。第１絶縁膜８１は、例えば、シリコン窒化膜またはシリコン酸化膜である。

第１絶縁膜８１を第２絶縁膜８２が覆っている。第２絶縁膜８２は、第１導電型半導体層１０の第４面１２ｃ、活性層１４の側面、および第２導電型半導体層１５の側面も覆っている。第２絶縁膜８２は、例えば、シリコン酸化膜である。

第２絶縁膜８２の表面に、第２導電部材５０が設けられている。第２導電部材５０は、例えば、ＡｌおよびＣｕの少なくともいずれかを含む金属層である。第２導電部材５０は、ｐ側導通部５０ａを有する。

反射電極３０は第１絶縁膜８１および第２絶縁膜８２から露出された表面を有し、その表面に第２導電部材５０のｐ側導通部５０ａが接している。第２導電部材５０は、ｐ側導通部５０ａおよび反射電極３０を介して、第１領域ａ１に積層された第２導電型半導体層１５と電気的に接続されている。

第２導電部材５０を第３絶縁膜８３が覆っている。第３絶縁膜８３は、例えば、シリコン酸化膜である。

第３絶縁膜８３の表面に、第１導電部材４０が設けられている。第１導電部材４０は、例えば、ＡｌおよびＣｕの少なくともいずれかを含む金属層である。第１導電部材４０は、ｎ側導通部４０ａを有する。

第２領域ａ２の第２層１２の第２面１２ｂの一部は、第２絶縁膜８２に覆われている。第２面１２ｂは平面視において例えば円形に形成され、その外周側に第１絶縁膜８１が配置されている。第２面１２ｂの中心を含む部分は、第１絶縁膜８１から露出され、第１導電部材４０のｎ側導通部４０ａが接している。第１導電部材４０は、ｎ側導通部４０ａを介して、第１導電型半導体層１０と電気的に接続されている。

第１導電部材４０と第２導電部材５０との間には第３絶縁膜８３が設けられ、第１導電部材４０と第２導電部材５０とは第３絶縁膜８３によって絶縁分離されている。

図１に示すように、支持基板１００は平面視において四角形状に形成されている。その支持基板１００の対角位置に第１パッド電極７１と第２パッド電極７２が配置されている。半導体積層体２０は、平面視において、第１パッド電極７１および第２パッド電極７２が配置された対角の角部を欠いた略四角形状に形成されている。

図２に示すように、第１導電部材４０は、第１パッド電極７１の下方に位置するパッド接続部４０ｂを有する。パッド接続部４０ｂ上に第３導電部材６０が設けられている。第３導電部材６０は、例えば、第２導電部材５０と同じ材料且つ同じ工程で形成することができる。第３導電部材６０は、第２導電部材５０から分離した島状に形成されている。第３導電部材６０上に、第１パッド電極７１が設けられている。第１パッド電極７１は、第３導電部材６０を介して第１導電部材４０と電気的に接続されている。

第２導電部材５０は、第２パッド電極７２の下方に位置するパッド接続部５０ｂを有する。パッド接続部５０ｂ上に第２パッド電極７２が設けられ、第２パッド電極７２は第２導電部材５０と電気的に接続されている。

第１パッド電極７１および第２パッド電極７２は、例えば、Ｔｉ、Ｐｔ、およびＡｕからなる群から選択される少なくとも１つの金属材料を含む。

第１導電部材４０は、接合層１０１を介して、支持基板１００に接合されている。接合層１０１は、例えばＳｎ等のはんだ材料を含む金属層である。支持基板１００は、例えばシリコン基板である。

半導体積層体２０の上面および側面は、第４絶縁膜８４に覆われている。半導体積層体２０の上面は、第１領域ａ１の第２層１２の第１面１２ａ、第２領域ａ２の第１層１１の第３面１１ａ、および外周部の第１層１１の第５面１１ｂを含む。第４絶縁膜８４は、例えばシリコン酸化膜である。

第１領域ａ１の第１面１２ａに形成された複数の第１凸部１０ａを含む凹凸を覆う第４絶縁膜８４の表面にも凹凸が形成される。第２領域ａ２の第３面１１ａに形成された複数の第２凸部１０ｂを含む凹凸を覆う第４絶縁膜８４の表面にも凹凸が形成される。第１導電型半導体層１０の外周部の第１層１１の第５面１１ｂに形成された複数の第２凸部１０ｂを含む凹凸を覆う第４絶縁膜８４の表面にも凹凸が形成される。

第１領域ａ１の第４絶縁膜８４の表面に形成された複数の凸部の算術平均高さは、第２領域ａ２の第４絶縁膜８４の表面に形成された複数の凸部の算術平均高さよりも高い。また、第１領域ａ１の第４絶縁膜８４の表面に形成された複数の凸部の算術平均高さは、第１導電型半導体層１０の外周部の第４絶縁膜８４の表面に形成された複数の凸部の算術平均高さよりも高い。活性層１４が積層され、光の取り出し効率に大きく寄与する第１領域ａ１の第４絶縁膜８４の表面に算術平均高さがより高い凸部を形成することで、光取り出し効率を向上できる。

活性層１４が発する光は、第１導電型半導体層１０中を伝播して、半導体積層体２０の外部に取り出される。第１導電型半導体層１０において、第２層１２のＡｌ組成比は第１層１１のＡｌ組成比よりも高いため、第２層１２における光吸収率は第１層１１における光吸収率よりも低い。特に活性層１４からピーク波長が４００ｎｍ以下の比較的波長の短い光が出射される場合、第１導電型半導体層１０にＡｌ組成比の高いＡｌＧａＮを用いることで、第１導電型半導体層１０にＧａＮを用いるよりも第１導電型半導体層１０による光吸収を抑制することができる。活性層１４が積層された第１領域ａ１における光吸収は、活性層１４が積層されていない第２領域ａ２における光吸収よりも、半導体積層体２０からの光取り出し効率に大きく影響する。そのため、第１領域ａ１に、第２層１２よりも光吸収率が高い第１層１１を設けないことで、第１領域ａ１に第１層１１を設けた場合よりも光の取り出し効率を向上させることができる。

また、第１領域ａ１に第１層１１を設けないため、第１領域ａ１の第１導電型半導体層１０の厚さは、第２領域ａ２の第１導電型半導体層１０の厚さよりも薄い。光取り出し効率に大きく影響する第１領域ａ１の第１導電型半導体層１０の薄膜化により、第１領域ａ１における光吸収を抑制し、光取り出し効率を向上させることができる。

第２領域ａ２においては、第１導電部材４０が第１導電型半導体層１０に接続し、第１導電型半導体層１０に対する電流の導通部が配置されている。この第２領域ａ２においては、第２層１２だけでなく、第２層１２よりもＡｌ組成比が低い第１層１１も設けることで、第２領域ａ２に第１層１１を設けない場合に比べて、順方向電圧（駆動電圧）Ｖｆを低減することができ、また、第２領域ａ２における電流集中を抑制できる。さらに、第２領域ａ２の第１導電型半導体層１０の厚さを、第１領域ａ１の第１導電型半導体層１０の厚さより厚くすることで、第２領域ａ２の抵抗を低減し、Ｖｆを低減できる。

ＡｌとＧａを含む窒化物半導体層におけるＡｌ組成比が高くなるにつれて、その窒化物半導体層におけるクラック発生率が上昇しやすい。また、ＡｌとＧａを含む窒化物半導体層の厚さを厚くするにつれて、その窒化物半導体層におけるクラック発生率が上昇しやすい。本実施形態によれば、第１層１１よりもＡｌ組成比が高い第２層１２の厚さを、第１層１１の厚さよりも薄く形成することで、第１導電型半導体層１０におけるクラックの発生を抑制できる。

第１領域ａ１における光吸収の抑制、第２領域ａ２におけるＶｆの低減、および第１導電型半導体層１０におけるクラックの発生の抑制のため、第１導電型半導体層１０のＡｌ組成比は１％以上５％以下が好ましい。また第２領域ａ２に設けられた第２層１２の厚さは第２領域ａ２に設けられた第１層１１の厚さよりも薄いことが好ましい。例えば、第２領域ａ２に設けられた第２層１２の厚さは、第２領域ａ２に設けられた第１層１１の厚さの８０％以下が好ましい。第２領域ａ２に設けられた第２層１２の厚さを第２領域ａ２に設けられた第１層１１の厚さよりも薄くすることで、第１導電型半導体層１０におけるクラックの発生を抑制しつつ、第２領域ａ２におけるＶｆを低減させることができる。

第１領域ａ１から取り出される光の一部は、第２領域ａ２に設けられた第１層１１により吸収される場合があるため、第１領域ａ１と第２領域ａ２との間の距離を離して光吸収を抑制することが好ましい。一方で、第１領域ａ１と第２領域ａ２との間の距離を離しすぎると第２領域ａ２の平面視における面積が小さくなり、第２領域ａ２に電流が集中するおそれがある。本実施形態によれば、上面視において、第３面１１ａの外縁を、第１導電部材４０のｎ側導通部４０ａの外縁と反射電極３０外縁との間に位置させている。これにより、第２領域ａ２に設けられた第１層１１による光吸収を抑制しつつ、第２領域ａ２における電流集中を抑制できる。

第１導電部材４０は、第１導電型半導体層１０の外周部における第２層１２の第４面１２ｃに電気的に接続してもよい。この場合、第１導電型半導体層１０の外周部において、第２層１２だけでなく、第２層１２よりもＡｌ組成比が低い第１層１１も設けることで、外周部に第１層１１を設けない場合に比べてＶｆを低減することができる。また、外周部におけるクラックの発生を抑制することができる。

次に、図４～図１１を参照して、本発明の第１実施形態の発光素子１の製造方法について説明する。

図４に示すように、基板２００上に、例えばアンドープのＧａＮ層を含む下地層２０１を成長させる。下地層２０１の厚さは、例えば、６μｍ以上８μｍ以下である。そして下地層２０１を介して、半導体積層体２０が形成される。基板２００は、窒化物半導体層を成長させるための基板であり、例えば、サファイア基板である。基板２００上に下地層２０１を成長させる前に、例えばＡｌＧａＮやＡｌＮからなるバッファ層を形成してもよい。

半導体積層体２０は、第１導電型半導体層１０と、活性層１４と、第２導電型半導体層１５とを含む。第１導電型半導体層１０は、第１層１１と第２層１２を含む。下地層２０１上に、第１層１１、第２層１２、活性層１４、および第２導電型半導体層１５が順にエピタキシャル成長される。半導体積層体２０に含まれる半導体層の形成には、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法等を用いることができる。

前述したように、第１導電型半導体層１０は、ＡｌとＧａを含む窒化物半導体層であり、第１層１１のＡｌ組成比は第２層１２のＡｌ組成比よりも低い。例えば、第１層１１のＡｌ組成比は３％であり、第２層１２のＡｌ組成比は５％である。

半導体積層体２０を形成する工程において、第１層１１の厚さを、例えば、０．３μｍ以上３μｍ以下で形成することが好ましく、１μｍ以上２．５μｍ以下で形成することがさらに好ましい。例えば、第２層１２の厚さを、例えば、０．３μｍ以上１．５μｍ以下で形成することが好ましく、０．５μｍ以上１．２μｍ以下で形成することがさらに好ましい。例えば、第１層１１の厚さを２μｍとし、第２層１２の厚さを１μｍとする。第１層１１よりもＡｌ組成比が高い第２層１２の厚さを、第１層１１の厚さよりも薄く形成することで、第１導電型半導体層１０を成長させる際に生じるクラックの発生を抑制できる。

半導体積層体２０を形成した後、図５に示すように、第２導電型半導体層１５の一部および活性層１４の一部を除去する。例えば、ＲＩＥ（Reactive Ion Etching）法により、第２導電型半導体層１５の一部および活性層１４の一部を除去する。第２導電型半導体層１５の一部および活性層１４の一部が除去されることで、第２導電型半導体層１５および活性層１４から第１導電型半導体層１０の第２層１２の一部が露出される。

第１領域ａ１は、第２導電型半導体層１５および活性層１４が除去されずに残っている部分に位置する。第２領域ａ２は、第２導電型半導体層１５および活性層１４から露出された第２層１２の一部（第１導電型半導体層１０に対する導通部となる第２面１２ｂ）に位置する。

この後、半導体積層体２０が基板２００上に形成された状態において、図２を参照して前述した反射電極３０、第１絶縁膜８１、第２絶縁膜８２、第２導電部材５０、第３導電部材６０、第３絶縁膜８３、および第１導電部材４０が形成される。反射電極３０、第１絶縁膜８１、第２絶縁膜８２、第２導電部材５０、第３導電部材６０、第３絶縁膜８３、および第１導電部材４０は、例えば、スパッタリング法、蒸着法等を用いて形成することができる。なお、第２導電部材５０と第３導電部材６０は同じ工程で形成することができる。第２導電部材５０のｐ側導通部５０ａは反射電極３０に接し、第１導電部材４０のｎ側導通部４０ａは第１導電型半導体層１０の第２面１２ｂに接する。

この後、図６に示すように、第１導電部材４０を接合層１０１を介して支持基板１００に接合する。なお、図６は、上下関係が図５と反対になっている。基板２００に支持された状態で、半導体積層体２０は支持基板１００に接合される。

半導体積層体２０と支持基板１００とを接合した後、基板２００を除去し、さらに下地層２０１も除去する。これにより、図７に示すように、第１導電型半導体層１０の第１層１１の表面が露出する。

図８に示すように、露出した第１層１１の表面上にマスク９１を形成し、例えばＲＩＥ法で第１導電型半導体層１０を選択的に除去する。第１導電型半導体層１０において活性層１４および第２導電型半導体層１５が積層された第１領域ａ１の第１層１１上にはマスク９１は形成されない。その第１領域ａ１に設けられた第１層１１は除去され、第１領域ａ１に設けられた第２層１２が第１層１１から露出する。この例では、第１領域ａ１に設けられた第１層１１のすべてを除去する。

第１導電部材４０のｎ側導通部４０ａが接続する第２面１２ｂを含む第２領域ａ２の第１層１１はマスク９１で覆われ除去されず、第２領域ａ２には第２層１２と、第２層１２よりも厚く、且つ第２層１２よりもＡｌ組成比が低い第１層１１とが残される。

マスク９１は、第１導電型半導体層１０において第１領域ａ１よりも外側の領域にも設けられ、第１領域ａ１よりも外側の領域の第１層１１も除去されずに、残される。

第１層１１を選択的に除去した後、マスク９１は除去される。マスク９１を除去した後、図９に示すように、第１領域ａ１よりも外側の領域の第１層１１および第２層１２を除去する。第１領域ａ１よりも外側の領域の一部には、第１層１１と第２層１２との積層部が第１導電型半導体層１０の外周部として残される。この外周部よりも外側の領域においては、第２絶縁膜８２が第１層１１および第２層１２から露出する。

これまでの工程により、図９に示すように、第１領域ａ１においては第２層１２の表面が第１面１２ａとして露出し、第２領域ａ２においては第１層１１の表面が第３面１１ａとして露出し、外周部においては第１層１１の表面が第５面１１ｂとして露出する。この後、それら表面は粗面化される。例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）を使って、それら表面を粗面化する。粗面化工程後における第１層１１の厚さは、例えば、０．３μｍ以上３μｍ以下とすることが好ましく、１μｍ以上２．５μｍ以下とすることがさらに好ましい。また、粗面化工程後における第２層１２の厚さは、例えば、０．３μｍ以上１．５μｍ以下とすることが好ましく、０．５μｍ以上１．２μｍ以下とすることがさらに好ましい。

図１０に示すように、第１領域ａ１の第２層１２の第１面１２ａに複数の第１凸部１０ａが形成され、第２領域ａ２の第１層１１の第３面１１ａ、および外周部の第１層１１の第５面１１ｂに複数の第２凸部１０ｂが形成される。

ＡｌとＧａを含む窒化物半導体層に対するＴＭＡＨを使ったウェットエッチングにおいて、Ａｌ組成比が高いほどエッチングレートが高くなり、表面粗さが大きくなる傾向がある。第２層１２のＡｌ組成比は第１層１１のＡｌ組成比よりも高いため、第２層１２の第１面１２ａに形成される第１凸部１０ａの算術平均高さは、第１層１１の第３面１１ａおよび第５面１１ｂに形成される第２凸部１０ｂの算術平均高さよりも高くなる。活性層１４が積層され、光の取り出し効率に大きく寄与する第１領域ａ１の第１面１２ａの第１凸部１０ａを高くすることで、光取り出し効率を向上できる。

一方で、第１層１１のＡｌ組成比は第２層１２のＡｌ組成比よりも低いため、ウェットエッチングにおける第１層１１のエッチングレートは、第２層１２よりも小さい傾向にある。第２領域ａ２の第３面１１ａのエッチング量を抑えることで、第２領域ａ２の第１層１１の膜厚の低減を抑えることができる。第１層１１は第２層１２よりもＡｌ組成比が低いため、第１導電部材４０のｎ側導通部４０ａが接続する第２領域ａ２の第１層１１の膜厚の低減を抑えることにより、前述したように、順方向電圧（駆動電圧）Ｖｆを低減することができる。

第１導電型半導体層１０の表面を粗面化した後、第１導電型半導体層１０及び第２絶縁膜８２を覆う第４絶縁膜８４を形成する。その後、第１導電型半導体層１０より外側の領域に位置する第２絶縁膜８２の一部及び第４絶縁膜８４の一部を除去する。これにより、図２に示すように、第２絶縁膜８２から第２導電部材５０の一部がパッド接続部５０ｂとして露出され、パッド接続部５０ｂ上に第２パッド電極７２が形成される。また、第２絶縁膜８２から第３導電部材６０の一部が露出され、第３導電部材６０に第１パッド電極７１が形成される。

前述した図８に示す工程において、マスク９１を使って第１領域ａ１の第１層１１を除去して、第１領域ａ１の第２層１２の第１面１２ａを第１層１１から露出させた後、そのままマスク９１を用いて第２領域ａ２の第１層１１の第３面１１ａを覆った状態で、第１領域ａ１の第２層１２の第１面１２ａを例えばＴＭＡＨでエッチングすることで粗面化してもよい。

図１１に示すように、マスク９１で第２領域ａ２の第１層１１の第３面１１ａを覆った状態で粗面化することで、第１領域ａ１の第２層１２の第１面１２ａに複数の第１凸部１０ａが形成され、マスク９１で覆われている第２領域ａ２の第１層１１の第３面１１ａには凹凸が形成されない。第１領域ａ１の第１層１１の除去工程で使用するマスク９１を、第１領域ａ１の第２層１２の第１面１２ａの粗面化にも利用でき、工程を簡略化できる。また、このような工程により粗面化することで、図１２に示すように、第２領域ａ２の第１層１１の第３面１１ａがエッチングされず平坦面として残る。これにより、第２領域ａ２の第１層１１をより厚膜にでき、Ｖｆを低減することができる。

［第２実施形態］
図１３は、本発明の第２実施形態の発光素子の模式断面図である。第２実施形態の発光素子は、以下に説明する事項以外は図２に示す第１実施形態と同じ構造を備える。以下の説明においては、原則として第１実施形態との相違点のみを説明する。

本実施形態では、第１導電型半導体層１０は、第１層１１と第２層１２に加えて、さらに第３層１３を有する。第３層１３も、ＡｌとＧａを含む窒化物半導体層であり、例えばＡｌＧａＮ層である。第２層１２のＡｌ組成比は第１層１１のＡｌ組成比よりも高く、第３層１３のＡｌ組成比は第２層１２のＡｌ組成比よりも高い。第１層１１のＡｌ組成比と第２層１２のＡｌ組成比の差は１％以上４％以下であることが好ましい。第２層１２のＡｌ組成比と第３層１３のＡｌ組成比の差は０％より大きく４％以下であることが好ましい。例えば、第１層１１のＡｌ組成比は３％であり、第２層１２のＡｌ組成比は４％であり、第３層１３のＡｌ組成比は５％である。第１導電型半導体層１０による光吸収を抑制する観点から、第１層１１のＡｌ組成比と第２層１２のＡｌ組成比の差は２％以上であることが好ましい。例えば、第１層１１のＡｌ組成比は３％とし、第２層１２のＡｌ組成比は５％とし、第３層１３のＡｌ組成比は６％とする。

本実施形態では、基板２００上に、例えば下地層２０１を介して、第１層１１、第２層１２、および第３層１３が順に形成される。第３層１３上に活性層１４が形成され、活性層１４上に第２導電型半導体層１５が形成される。

第１領域ａ１には、第１層１１が設けられず、第１層１１よりもＡｌ組成比が高い第２層１２と、第２層１２よりもＡｌ組成比が高い第３層１３が設けられている。第１領域ａ１に、第２層１２および第３層１３よりもＡｌ組成比が低く光吸収率が高い第１層１１を設けないことで、第１領域ａ１に第１層１１を設けた場合よりも光の取り出し効率を向上させることができる。さらに、第２層１２よりも活性層１４に近い層に、第２層１２よりもＡｌ組成比が高く光吸収率が低い第３層１３を設けることで、第１領域ａ１における光の吸収をより抑制することができる。

第２領域ａ２には、第１層１１、第２層１２、および第３層１３が積層されている。第２領域ａ２には活性層１４および第２導電型半導体層１５が積層されていない。第２領域ａ２の第３層１３における支持基板１００側の面（第６面）１３ａは、第２導電型半導体層１５および活性層１４から露出している。第６面１３ａに、第１導電部材４０のｎ側導通部４０ａが接している。

第２領域ａ２においては、第２層１２および第３層１３よりもＡｌ組成比が低い第１層１１も設けることで、第２領域ａ２に第１層１１を設けない場合に比べて、順方向電圧（駆動電圧）Ｖｆを低減することができ、また、第２領域ａ２における電流集中を抑制できる。さらに、第２領域ａ２の第１導電型半導体層１０の厚さを、第１領域ａ１の第１導電型半導体層１０の厚さより厚くすることで、第２領域ａ２の抵抗を低減し、Ｖｆを低減できる。

［第３実施形態］
図１４は、本発明の第３実施形態の発光素子の模式断面図である。図１４は、上述した図３と同様に、半導体積層体２０の一部を拡大した模式断面図である。

第３実施形態によれば、第１領域ａ１に第１層１１の一部１１ｃを設けている。第１領域ａ１に設けられた第１層１１の一部１１ｃの厚さは、第１領域ａ１に設けられた第２層１２の厚さよりも薄く、第２領域ａ２に設けられた第１層１１の厚さよりも薄い。第１領域ａ１に設けられた第１層１１の一部１１ｃの厚さとは、第１領域ａ１に設けられた第１層１１の一部１１ｃの最大厚さを意味する。

第３実施形態では、前述した図７に示す工程において、第１層１１の表面を露出させた後、第１領域ａ１に設けられた第１層１１のすべてを除去するのではなく、第１領域ａ１に設けられた第１層１１の一部を除去する。そして、第２領域ａ２には第１領域ａ１に設けられた第１層１１よりも厚い第１層１１を残すようにする。第１層１１の一部を除去する工程において、第１領域ａ１に設けられた第１層１１をすべて除去せず、第１領域ａ１に第２領域ａ２よりも薄い第１層１１と第２層１２を残す。その後、第１領域ａ１及び第２領域ａ２を例えばＴＭＡＨでエッチングすることで粗面化する。

図１４に示す例では、第１領域ａ１の第２層１２の表面に設けられた錐体形状の第１凸部１０ａの頂部に第１層１１の一部１１ｃが設けられている。第１層１１の一部１１ｃの厚さは、第２層１２の第１凸部１０ａの高さよりも小さい。第３実施形態において、第１凸部１０ａは図１４の断面視において台形で表され、第１凸部１０ａの高さは、その台形の高さを表す。第１層１１の一部１１ｃは図１４の断面視において三角形で表され、第１層１１の一部１１ｃの厚さは、その三角形の高さを表す。

第１層１１は第２層１２よりもＡｌ組成比が低く光吸収率が高いが、第１領域ａ１に設ける第１層１１を、第２層１２よりも薄く、且つ第２領域ａ２の第１層１１よりも薄い一部１１ｃに制限することで、第１領域ａ１の第１層１１による光吸収が光取り出し効率にほとんど影響しないようにできる。

次に、図１６～図１８を参照して、第１実施形態の他の変形例の発光素子の製造方法について説明する。なお、この変形例は、第２実施形態及び第３実施形態にも適用することができる。

図４を参照して前述したように基板２００上に半導体積層２０を形成した後、図１６に示すように、第２導電型半導体層１５の表面の一部を改質させる工程を行ってもよい。図１６及び以降の図において、第２導電型半導体層１５のドットハッチングで表される領域の表面を改質させる。例えば、第２導電型半導体層１５の表面のうち、前述した第１導電型半導体層１０の第１領域ａ１上に位置することになる第２導電型半導体層１５の表面の一部にマスク５００を形成する。そして、例えば、酸素を含む雰囲気において、マスク５００から露出する第２導電型半導体層１５の表面をプラズマ処理する。

第２導電型半導体層１５の表面のうち改質された第２導電型半導体層１５の表面は、改質されていない第２導電型半導体層１５の表面よりも抵抗が高くなる。すなわち、第２導電型半導体層１５の表面に、低抵抗部（非改質部）１５ａと、低抵抗部１５ａよりも抵抗率が高い高抵抗部（改質部）１５ｂとが形成される。

その後、図１７に示すように、低抵抗部１５ａと高抵抗部１５ｂに跨がるように、第２導電型半導体層１５の表面上に反射電極３０を形成する。反射電極３０は、低抵抗部１５ａの全面に接する。反射電極３０は、高抵抗部１５ｂの一部に接する。反射電極３０が低抵抗部１５ａに接する面積は、反射電極３０が高抵抗部１５ｂに接する面積よりも大きい。反射電極３０を形成した後、反射電極３０及び第２導電型半導体層１５の表面を覆うように、第１絶縁膜８１を形成する。

その後、図１８に示すように、第１絶縁膜８１の一部、第２導電型半導体層１５の一部、及び活性層１４の一部を除去する。これにより、第２導電型半導体層１５及び活性層１４から、第１導電型半導体層１０の第２層１２の一部が露出される。除去されずに残った第２導電型半導体層１５の表面は、低抵抗部１５ａと高抵抗部１５ｂとを含む。

その後、前述した図６以降の工程が続けられ、図１９に示す発光素子が得られる。第１導電型半導体層１０の第１領域ａ１に積層された第２導電型半導体層１５の表面は、低抵抗部１５ａと高抵抗部１５ｂとを含む。高抵抗部１５ｂは、低抵抗部１５ａよりも第２領域ａ２の近くに位置する高抵抗部１５ｂｃを含む。また、高抵抗部１５ｂは、低抵抗部１５ａよりも、第１導電型半導体層１０の外周部の近くに位置する高抵抗部１５ｂａを含む。高抵抗部１５ｂの電流密度は低抵抗部１５ａの電流密度よりも低くなり、高抵抗部１５ｂが設けられた領域の活性層１４よりも低抵抗部１５ａが設けられた領域の活性層１４が強く発光しやすくなる。

第１導電型半導体層１０において第２層１２よりも光吸収率が高い第１層１１が設けられた第２領域１１ａ及び外周部に近い位置に高抵抗部１５ｂを位置させることで、第１層１１に近い領域の発光を少なくして、第１層１１による光吸収を抑制することができる。反射電極３０は高抵抗部１５ｂにも接しているため、反射電極３０の面積を維持しつつ、第１層１１による光吸収を抑制し、光取り出し効率を向上させることができる。

図１９の断面において、反射電極３０が高抵抗部１５ｂに接する幅は、例えば、３μｍ以上２５μｍ以下であることが好ましく、５μｍ以上２０μｍ以下であることがより好ましい。

図１９の断面において、高抵抗部１５ｂのうち、第１導電型半導体層１０の外周部に近い側に位置する高抵抗部１５ｂａの幅は、第２領域ａ２に近い側に位置する高抵抗部１５ｂｃの幅より大きいことが好ましい。第２領域ａ２よりも第１層１１が広範囲に配置されている外周部側の高抵抗部ｂａの幅を高抵抗部１５ｂｃよりも大きくすることで、第１層１１による光吸収の抑制効果を高くできる。

以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。

１…発光素子、１０…第１導電型半導体層、１０ａ…第１凸部、１０ｂ…第２凸部、１１…第１層、１１ａ…第３面、１１ｂ…第５面、１２…第２層、１２ａ…第１面、１２ｂ…第２面、１２ｃ…第４面、１３…第３層、１３ａ…第６面、１４…活性層、１５…第２導電型半導体層、２０…半導体積層体、３０…反射電極、４０…第１導電部材、５０…第２導電部材、６０…第３導電部材、７１…第１パッド電極、７２…第２パッド電極、８１…第１絶縁膜、８２…第２絶縁膜、８３…第３絶縁膜、８４…第４絶縁膜、１００…支持基板、１０１…接合層、２００…基板、ａ１…第１領域、ａ２…第２領域

Claims

第１導電型半導体層と、第２導電型半導体層と、前記第１導電型半導体層と前記第２導電型半導体層との間に設けられた活性層とを有する半導体積層体と、
前記第１導電型半導体層と電気的に接続された第１導電部材と、
前記第２導電型半導体層と電気的に接続された第２導電部材と、
を備え、
前記第１導電型半導体層は、ＡｌとＧａを含む窒化物半導体層であり、第１層と、前記第１層よりも前記活性層及び前記第１導電部材側に位置する第２層とを有し、前記第１層のＡｌ組成比は前記第２層のＡｌ組成比よりも低く、
前記第１導電型半導体層は、前記第２導電型半導体層および前記活性層が積層された第１領域と、前記第２導電型半導体層および前記活性層から露出し、前記第１導電部材と接続される第２領域とを有し、
前記第１領域には前記第１層が設けられておらず、
前記第１領域において、前記第２層と前記第２導電部材との間に前記第２導電型半導体層および前記活性層が位置し、
前記第２領域において、前記第１層と前記第１導電部材との間に前記第２層が位置し、且つ前記第２層が前記第１導電部材と接続されている発光素子。
前記第２領域に設けられた前記第２層の厚さは、前記第２領域に設けられた前記第１層の厚さよりも薄い請求項１記載の発光素子。
前記第２領域に設けられた前記第２層の厚さは、前記第２領域に設けられた前記第１層の厚さの８０％以下である請求項１または２に記載の発光素子。
前記第１領域の前記第２層の表面に複数の第１凸部が形成され、前記第２領域の前記第１層の表面に複数の第２凸部が形成され、
前記第１凸部の算術平均高さは、前記第２凸部の算術平均高さよりも高い請求項１～３のいずれか１つに記載の発光素子。
前記活性層が発する光のピーク波長は、４００ｎｍ以下である請求項１～４のいずれか１つに記載の発光素子。
前記第２導電部材は、前記第１領域に積層された前記第２導電型半導体層に接している請求項１～５のいずれか１つに記載の発光素子。
基板上に、第１導電型半導体層と、前記第１導電型半導体層上に設けられた活性層と、前記活性層上に設けられた第２導電型半導体層とを含む半導体積層体を形成する工程であって、前記第１導電型半導体層は、ＡｌとＧａを含む窒化物半導体層であり、前記基板上に設けられた第１層と、前記第１層上に設けられた第２層とを有し、前記第１層のＡｌ組成比は前記第２層のＡｌ組成比よりも低い、前記半導体積層体を形成する工程と、
前記第２導電型半導体層の一部および前記活性層の一部を除去し、前記第２導電型半導体層および前記活性層から前記第１導電型半導体層の一部を露出させ、前記第１導電型半導体層に、前記第２導電型半導体層および前記活性層が除去されずに残っている第１領域と、前記第２導電型半導体層および前記活性層から露出された前記第１導電型半導体層の前記一部を含む第２領域とを形成する工程と、
前記第１領域と前記第２領域を形成した後、前記基板を除去し、前記第１導電型半導体層の前記第１層の表面を露出させる工程と、
前記第１層の表面を露出させた後、前記第１領域に設けられた前記第１層の少なくとも一部を除去し、前記第１領域に設けられた前記第２層を前記第１層から露出させる工程と、
を備える発光素子の製造方法。
前記第１領域に設けられた前記第１層の少なくとも一部を除去した後、前記第１領域の前記第２層の表面に複数の第１凸部を形成し、前記第２領域の前記第１層の表面に複数の第２凸部を形成する工程をさらに備え、
前記第１凸部の算術平均高さは、前記第２凸部の算術平均高さよりも高い請求項７記載の発光素子の製造方法。
前記第１領域に設けられた前記第１層の少なくとも一部を除去した後、前記第１領域の前記第２層の表面に複数の第１凸部を形成する工程をさらに備え、
前記第１領域に設けられた前記第１層の少なくとも一部を除去する工程において、前記第２領域の前記第１層の表面をマスクで覆った状態で、前記第１領域の前記第１層の少なくとも一部を除去し、
前記マスクを用いて、前記第１領域をエッチングして、複数の前記第１凸部を形成する請求項７記載の発光素子の製造方法。
前記半導体積層体を形成する工程において、前記第２層を、前記第１層よりも薄く形成する請求項７～９のいずれか１つに記載の発光素子の製造方法。
前記半導体積層体を形成する工程において、前記第２層の厚さを、前記第１層の厚さの８０％以下として形成する請求項７～１０のいずれか１つに記載の発光素子の製造方法。
前記活性層が発する光のピーク波長は、４００ｎｍ以下である請求項７～１１のいずれか１つに記載の発光素子の製造方法。
前記第１導電型半導体層の前記第１領域上の第２導電型半導体層の表面に、低抵抗部と、前記低抵抗部よりも抵抗率が高く、前記低抵抗部よりも前記第２領域の近くに位置する高抵抗部とを形成する工程と、
前記低抵抗部に接する面積が前記高抵抗部に接する面積よりも大きくなるように、前記第２導電型半導体層の前記表面上に電極を形成する工程と、
を備える請求項７～１２のいずれか１つに記載の発光素子の製造方法。
前記第２導電型半導体層の前記表面をプラズマ処理することで、前記高抵抗部を形成する請求項１３記載の発光素子の製造方法。
第１導電型半導体層と、第２導電型半導体層と、前記第１導電型半導体層と前記第２導電型半導体層との間に設けられた活性層とを有する半導体積層体と、
前記第１導電型半導体層と電気的に接続された第１導電部材と、
前記第２導電型半導体層と電気的に接続された第２導電部材と、
を備え、
前記第１導電型半導体層は、ＡｌとＧａを含む窒化物半導体層であり、第１層と、前記第１層よりも前記活性層及び前記第１導電部材側に位置する第２層と、を有し、前記第１層のＡｌ組成比は前記第２層のＡｌ組成比よりも低く、
前記第１導電型半導体層は、前記第２導電型半導体層および前記活性層が積層された第１領域と、前記第２導電型半導体層および前記活性層から露出し、前記第１導電部材と接続される第２領域とを有し、
前記第２領域において、前記第１層と前記第１導電部材との間に前記第２層が位置し、且つ前記第２層が前記第１導電部材と接続され、
前記第１領域において、前記第２層の表面に錐体形状の複数の第１凸部が設けられ、前記第１凸部上に前記第１層の一部が設けられ、前記第１層の前記一部の厚さは、前記第２層の前記第１凸部の高さよりも小さく、
前記第２領域において、前記第１層の表面に、前記第１凸部よりも算術平均高さが小さい複数の錐体形状の第２凸部が設けられている発光素子。
基板上に、第１導電型半導体層と、前記第１導電型半導体層上に設けられた活性層と、前記活性層上に設けられた第２導電型半導体層とを含む半導体積層体を形成する工程であって、前記第１導電型半導体層は、ＡｌとＧａを含む窒化物半導体層であり、前記基板上に設けられた第１層と、前記第１層上に設けられた第２層とを有し、前記第１層のＡｌ組成比は前記第２層のＡｌ組成比よりも低い、前記半導体積層体を形成する工程と、
前記第２導電型半導体層の一部および前記活性層の一部を除去し、前記第２導電型半導体層および前記活性層から前記第１導電型半導体層の一部を露出させ、前記第１導電型半導体層に、前記第２導電型半導体層および前記活性層が除去されずに残っている第１領域と、前記第２導電型半導体層および前記活性層から露出された前記第１導電型半導体層の前記一部を含む第２領域とを形成する工程と、
前記第１領域と前記第２領域を形成した後、前記基板を除去し、前記第１導電型半導体層の前記第１層の表面を露出させる工程と、
前記第１層の表面を露出させた後、前記第１領域に設けられた前記第１層の一部を除去し、前記第１領域に前記第２層と前記第２層上の前記第１層の残部とを残し、前記第２領域に前記第２層と前記第２層上の前記第１層とを残す工程と、
前記第１領域に設けられた前記第１層の前記一部を除去した後、前記第１領域において、前記第２層に錐体形状の複数の第１凸部を形成するとともに、前記第１凸部上に前記第１凸部の高さよりも小さい前記第１層の前記残部を残し、前記第２領域の前記第１層の表面に前記第１凸部よりも算術平均高さが小さい複数の錐体形状の第２凸部を形成する工程と、
を備える発光素子の製造方法。