JPWO2014030670A1 - 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法 - Google Patents

半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法 Download PDF

Info

Publication number
JPWO2014030670A1
JPWO2014030670A1 JP2014531650A JP2014531650A JPWO2014030670A1 JP WO2014030670 A1 JPWO2014030670 A1 JP WO2014030670A1 JP 2014531650 A JP2014531650 A JP 2014531650A JP 2014531650 A JP2014531650 A JP 2014531650A JP WO2014030670 A1 JPWO2014030670 A1 JP WO2014030670A1
Authority
JP
Japan
Prior art keywords
substrate
light emitting
particles
semiconductor light
particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014531650A
Other languages
English (en)
Other versions
JP6036830B2 (ja
Inventor
嘉久 八田
嘉久 八田
啓 篠塚
啓 篠塚
紘太郎 大
紘太郎 大
康仁 梶田
康仁 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Oji Paper Co Ltd
Oji Holdings Corp
Original Assignee
Oji Holdings Corp
Oji Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oji Holdings Corp, Oji Paper Co Ltd filed Critical Oji Holdings Corp
Publication of JPWO2014030670A1 publication Critical patent/JPWO2014030670A1/ja
Application granted granted Critical
Publication of JP6036830B2 publication Critical patent/JP6036830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285—Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

この半導体発光素子の製造方法は、基板Ｓに複数の粒子Ｍを単一層で配列させる粒子配列工程と、粒子Ｍがエッチングされ、基板Ｓが実質的にエッチングされない条件で、配列した複数の粒子Ｍをドライエッチングして粒子Ｍ間に間隙を設ける粒子エッチング工程と、粒子エッチング工程後の複数の粒子Ｍ１をエッチングマスクとして基板Ｓをドライエッチングし、基板Ｓの一方の面Ｘに凹凸構造を形成する基板エッチング工程を備える。

Description

本発明は、半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法に関する。特にIII−Ｖ族窒化物半導体発光素子に適した半導体発光素子用基板、及び前記方法により得られる基板を用いた半導体発光素子、並びにこれらの製造方法に関する。
本願は、２０１２年８月２１日に、日本に出願された特願２０１２−１８２３０２号及び２０１３年６月１４日に、日本に出願された特願２０１３−１２６０２５号に基づき優先権を主張し、その内容をここに援用する。
半導体発光素子は、紫外、青色もしくは緑色発光ダイオード素子、または紫外、青色もしくは緑色レーザダイオード素子として用いられている。とりわけ、Ｖ族元素として窒素を用いたIII-Ｖ族窒化物半導体からなる発光層を有するIII-Ｖ族窒化物半導体発光素子が汎用されている。
この発光構造体を支持する半導体発光素子用基板は、サファイア、炭化珪素、あるいは、シリコンなどから形成されて、発光構造体を構成する半導体層などよりも、通常、低い屈折率を有している。
III-Ｖ族窒化物半導体発光素子は、基本的には、サファイア等の基板上に、ｎ型半導体層、発光層、ｐ型半導体層が順次積層されており、ｎ型半導体層にｎ型電極、ｐ型半導体層にｐ型電極が形成された構造となっている。そして、発光層にて発光した光は、ｐ型電極側及び／または基板側から取り出される。
発光構造体の生成する光の一部は、半導体発光素子用基板と発光構造体との間の屈折率の差異に従い、半導体発光素子用基板と発光構造体との間で全反射を繰り返す。結果として、発光構造体の生成する光は、発光構造体の内部で減衰してしまう。
この問題を解決するため、基板に予め凹凸構造を形成してから半導体層を積層することにより、前記凹凸状基板の凹凸構造を利用して光の角度を変えて全反射を抑制し、光取り出し効率を向上させる方法が種々提案されている（特許文献１〜３、非特許文献１）。
例えば、特許文献１、２では、フォトリソグラフィー法を用いて基板上にマスクパターンを形成し、このマスクパターンを用いて前記基板をドライエッチングすることで基板上に凹凸構造を形成し、その後この凹凸構造上に半導体層を形成することが提案されている。
また、特許文献３では、基板上に配置した無機粒子をエッチングマスクとして前記基板をドライエッチングすることで基板上に凹凸構造を形成し、その後この凹凸構造上に半導体層を形成することが提案されている。特許文献３において、基板上に無機粒子を配置する好ましい方法として、無機粒子を水等の媒体に分散させたスラリーを用いて、前記スラリー中へ前記基板を浸漬させるかまたは、前記スラリーを前記基板上に塗布あるいは噴霧した後に乾燥させる方法が提案されている。また、良好な半導体層を形成するために、無機粒子は９０％以下の被覆率で基板に配置されるべきであるとされている。
また、非特許文献１では、基板上に形成する凹凸構造のピッチと、光取り出し効率の向上効果との関係について検討がなされている。そして、１０００ｎｍピッチの凹凸構造では、殆ど光取り出し効率の向上効果が得られなかったのに対して、５００ｎｍピッチの凹凸構造によって、平坦な基板の場合と比べて１７０％の光取り出し効率が得られたことが記載されている。
なお、ピッチが１μｍ以下の凹凸構造を有する微細構造体の作製方法としては、従来電子線描画法や干渉露光法などが知られている。
特開２００２−２８０６１１号公報 特開２００３−３１８４４１号公報 特開２００７−１９３１８号公報
Taku Shinagawa, Yuki Abe, Hiroyuki Matsumoto, BoCheng Li, Kazuma Murakami, Narihito Okada, Kazuyuki Tadatomo, Masato Kannaka, and Hideo Fujii, Light-emitting diodes fabricated on nanopatterned sapphire substrates by thermal lithography, 2010 WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim
しかし、特許文献１、２の方法によるとフォトリソグラフィーの工程が増えるためにコストが増大する問題があった。また、半導体発光素子用基板の有する微細な凹凸構造は、発光構造体形成面に並ぶ多数の凸部から構成されている。微細な凹凸構造にて凸部の数が多いほど、また、微細な凹凸構造にて凸部同士の間隔が小さいほど、全反射の抑制効果は高まる。半導体発光素子用基板が有する微細な凹凸構造は、例えば、特許文献１、２に記載されるように、発光構造体形成面のドライエッチングによって形成され、ドライエッチングに用いられるマスクは、フォトリソグラフィーによって形成されている。この際に、マスクのサイズを小さくすることには限界があるため、凹凸構造の微細化にも自ずと限りがある。非特許文献１に示すように、凹凸構造のピッチを１μｍ以下とすることが望まれているが、実用的なフォトリソグラフィーの手法であるレーザーリソグラフィ−では、数μｍピッチが限界である。そのため、特許文献１、２の方法では、充分な光取り出し効率を得ることが困難であった。
一方で、それゆえに、発光構造体の生成した光の取り出される効率を高める点では、上述された微細な凹凸構造でも、依然として改善の余地が残されている。
また、回折光の影響により、半導体発光素子にカラーシフトや、見る角度によって放射強度が異なる（面内異方性が高い）問題が発生することがあった。
さらに、平坦性の低い基板を用いると、レジストが基板の凹部で厚くなる傾向があるため、エッチング時にマスクの消失までに要する時間にバラツキが生じ、結果として凹凸構造の高さや形状にバラツキが生じ、充分な光取り出し効率が得られなくなる。また、ナノインプリントによるエッチングマスクを平坦性の低い基板上に適用すると、非パターン（予定）部がレジスト残膜によって汚染される問題もあった。
そのため、従来のフォトリソグラフィーによる半導体発光素子用基板の作製においては、平坦性の高い基板を用いなければならなかった。しかし、平坦性の高い基板、特に平坦性の高いサファイア基板は、高度な研磨技術がなければ得られないため、非常に高価であるという問題があった。
また、電子線描画法や干渉露光によれば、凹凸のピッチが１μｍ以下の微細構造体を作製できるものの、半導体発光素子用の基板のように、φ２インチ〜φ６インチ程度の大面積の基板の加工には適していない。
すなわち、電子線描画法は１インチの描画に約２週間を要するほど描画速度が遅く、大面積の基板の加工には、非常にコストと時間がかかる。また、大面積を長時間掛けて描画する間の環境（電圧、振動、気温等）を一定に保つことが難しく、均質な微細構造体の作製が難しい。
また、干渉露光法では、光源にガウシアンビームを使用しており、露光対象の面積が大きくなると中央部と周辺部での適正露光時間が異なることとなる。また、振動（地面や建物の振動、空気の振動など）に弱く、露光時間中に少しでも振動が加わると像がぶれて解像度が低下する。そのため、均質な微細構造体を大面積で作製することは難しい。
電子線描画装置や干渉露光法は、必要な装置が大がかりであり、高価であることも、工業的実施を妨げる要因となっている。
また、特許文献３の無機粒子を水等の媒体に分散させたスラリーを用いて基板上に無機粒子を配置する方法では、無機粒子が何層にも重なりやすく、均一な厚みのエッチングマスクとすることが困難であった。無機粒子の使用量を、基板の９０％以下を被覆する程度に減らしたとしても、部分的な重なりを避けることは困難である。
さらに、本発明者が検討した結果、仮に部分的な重なりを避けたとしても、無機粒子同士が接触した箇所が多数生じ、その部分の基板は、断面が略逆三角形状にエッチングされることが分かった。基板上での半導体層のエピタキシャル成長には、凹部に平坦な底面が存在することが必要である。そのため、特許文献３の方法では、半導体層に結晶欠陥が発生する懸念があった。
本発明の一態様は、上記事情に鑑みてなされたものであって、充分な光取り出し効率が得られると共にカラーシフトや面内異方性が高くなる問題が防止された半導体発光素子を提供することを課題とする。
また、本発明の他の態様は、結晶欠陥が少ない半導体層を形成することができ、上記課題を解決する半導体発光素子の製造に好適な半導体発光素子用基板を提供することを課題とする。
また、本発明のさらに他の態様は、上記課題を解決する半導体発光素子用基板を製造でき、簡便な手法で、低コストかつ短時間でピッチが１μｍ以下の凹凸構造も形成できる半導体発光素子用基板の製造方法を提供することを課題とする。
また、本発明のさらに他の態様は、上記課題を解決する半導体発光素子用基板の製造方法を用いることにより、上記課題を解決する半導体発光素子を製造できる半導体発光素子の製造方法を提供することを課題とする。
上記の課題を達成するために、本発明のいくつかの態様は以下の構成を採用した。
［１］ 基板に下記式（１）で定義される配列のずれＤ（％）が１５％以下となるように、複数の粒子を単一層で配列させる粒子配列工程と、
前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、
前記粒子エッチング工程後の複数の粒子をエッチングマスクとして前記基板をドライエッチングし、前記基板の一方の面に凹凸構造を形成する基板エッチング工程を備えることを特徴とする半導体発光素子用基板の製造方法。
Ｄ［％］＝｜Ｂ−Ａ｜×１００／Ａ・・・（１）
但し、式（１）中、Ａは粒子の平均粒径、Ｂは粒子間の最頻ピッチである。また、｜Ｂ−Ａ｜はＡとＢとの差の絶対値を示す。
［２］ 前記粒子配列工程が、水槽内の水の液面に水よりも比重が小さい溶剤中に粒子が分散した分散液を滴下する滴下工程と、前記溶剤を揮発させることにより前記粒子からなる単粒子膜を水の液面上に形成する単粒子膜形成工程と、前記単粒子膜を基板に移し取る移行工程とを有する［１］に記載の半導体発光素子用基板の製造方法。
［３］ 前記粒子間の最頻ピッチが５μｍ以下である［１］または［２］に記載の半導体発光素子用基板の製造方法。
［４］ 前記粒子間の最頻ピッチが１μｍ以下である［１］または［２］に記載の半導体発光素子用基板の製造方法。
［５］ 前記粒子間の最頻ピッチが２００ｎｍ〜７００ｎｍである［１］または［２］に記載の半導体発光素子用基板の製造方法。
［６］ 前記基板がサファイアであり、前記粒子がシリカであり、前記粒子エッチング工程が、エッチングガスとしてＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３からなる群から選択される少なくとも１種のガスを用いる工程であり、前記基板エッチング工程が、エッチングガスとしてＣｌ２、Ｂｒ２、ＢＣｌ３、ＳｉＣｌ４、ＨＢｒ、ＨＩ、ＨＣｌ、およびＡｒからなる群から選択される少なくとも１種のガスを用いる工程である［１］〜［５］のいずれか一項に記載の半導体発光素子用基板の製造方法。
［７］ 基板に複数の粒子を単一層で配列させる粒子配列工程と、
前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、
前記粒子エッチング工程後の複数の粒子をエッチングマスクとして前記基板をドライエッチングし、前記基板の一方の面に凹凸構造を形成する基板エッチング工程を備え、
前記基板がサファイアであり、前記粒子がシリカであり、前記粒子エッチング工程が、エッチングガスとしてＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３からなる群から選択される少なくとも１種のガスを用いる工程であり、前記基板エッチング工程が、エッチングガスとしてＣｌ２、Ｂｒ２、ＢＣｌ３、ＳｉＣｌ４、ＨＢｒ、ＨＩ、ＨＣｌ、およびＡｒからなる群から選択される少なくとも１種のガスを用いる工程であることを特徴とする半導体発光素子用基板の製造方法。
［８］ 前記粒子配列工程が、水槽内の水の液面に水よりも比重が小さい溶剤中に粒子が分散した分散液を滴下する滴下工程と、前記溶剤を揮発させることにより前記粒子からなる単粒子膜を水の液面上に形成する単粒子膜形成工程と、前記単粒子膜を基板に移し取る移行工程とを有する［７］に記載の半導体発光素子用基板の製造方法。
［９］ 前記基板のＡＳＴＭ Ｆ６５７で規定される最大厚み及び最小厚みの間の絶対差（ＴＴＶ）が５μｍ〜３０μｍ、ＡＳＴＭ Ｆ１３９０規定される基準面からのズレの最大値と最小値の差（ＷＡＲＰ）が１０μｍ〜５０μｍ、ＡＳＴＭ Ｆ５３４．３．１．２で規定される基板の中心部での基準面からの隔たりの絶対値（｜ＢＯＷ｜）が１０μｍ〜５０μｍである［１］〜［８］のいずれか一項に記載の半導体発光素子用基板の製造方法。
［１０］ 基板の上面に複数の粒子を単一層で配列させて単粒子膜を形成する粒子配列工程と、
前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、
前記単粒子膜をマスクにして前記上面をエッチングする基板エッチング工程と、を含み、
前記基板エッチング工程では、
前記粒子エッチング工程後に前記基板の上面において露出している領域に段差を形成する半導体発光素子用基板の製造方法。
［１１］ 前記粒子エッチング工程では、前記複数の粒子の各々を縮小する［１０］に記載の半導体発光素子用基板の製造方法。
［１２］ 前記基板エッチング工程において、
複数の粒子のうち、２つの粒子の間の隙間が大きいほど、前記段差が小さくなる［１０］または［１１］に記載の半導体発光素子用基板の製造方法。
［１３］ 前記粒子配列工程では、前記複数の粒子をＬＢ法によって配列する［１２］に記載の半導体発光素子用基板の製造方法。
［１４］ ［１０］から［１３］のいずれか１つに記載の半導体発光素子用基板の製造方法によって半導体発光素子用基板を形成する工程と、
前記半導体発光素子用基板にて前記段差が形成された前記上面に、半導体層を含む発光構造体を形成する工程と、を含む半導体発光素子の製造方法。
［１５］［１］〜［１４］のいずれか一項に記載の製造方法により半導体発光素子用基板を得る工程と、得られた半導体発光素子用基板の凹凸構造が形成された面に、少なくとも発光層を含む半導体機能層を積層する工程を備える半導体発光素子の製造方法。
［１６］ 基板の一方の面に凹凸構造を有する半導体発光素子用基板であって、
前記凹凸構造は、多数の凸部と各凸部の間の平坦面とを有し、
かつ、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係で連続して整列しているエリアを複数備え、
前記複数のエリアの面積、形状及び格子方位がランダムである半導体発光素子用基板。
［１７］ 前記凹凸構造の最頻ピッチが５μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０である［１６］に記載の半導体発光素子用基板。
［１８］ 前記凹凸構造の最頻ピッチが１μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０である［１６］に記載の半導体発光素子用基板。
［１９］ 前記凹凸構造の最頻ピッチが２００ｎｍ〜７００ｎｍであり、前記多数の凸部のアスペクト比が０．５〜１．０である［１６］に記載の半導体発光素子用基板。
［２０］ 前記凸部間を連結するブリッジ部を更に備える［１６］から［１９］のいずれか１つに記載の半導体発光素子用基板。
［２１］前記基板がサファイアである［１６］〜［２０］のいずれか一項に記載の半導体発光素子用基板。
［２２］［１６］〜［２０］のいずれか一項に記載の半導体発光素子用基板と、前記半導体発光素子用基板上に積層された半導体機能層を備え、前記半導体機能層は少なくとも発光層を含む半導体発光素子。
［２３］前記半導体機能層の光取出し側に、前記発光層から出射される発光を、前記発光の波長より長波長側に波長変換する波長変換層を備える［２２］に記載の半導体発光素子。
［２４］前記波長変換層が、ピーク波長４１０ｎｍ〜４８３ｎｍの蛍光を発する青色蛍光体、ピーク波長４９０ｎｍ〜５５６ｎｍの蛍光を発する緑色蛍光体、およびピーク波長５８５ｎｍ〜７７０ｎｍの蛍光を発する赤色蛍光体を含有する［２３］に記載の半導体発光素子。
［２５］前記波長変換層がピーク波長５７０ｎｍ〜５７８ｎｍの蛍光を発する黄色蛍光体を含有する［２４］に記載の半導体発光素子。
本発明のいくつかの態様によれば、充分な光取り出し効率が得られると共にカラーシフトや面内異方性が高くなる問題が防止された半導体発光素子を提供できる。
また、本発明のいくつかの態様によれば、結晶欠陥が少ない半導体層を形成することができ、上記課題を解決する半導体発光素子の製造に好適な半導体発光素子用基板を提供できる。
また、本発明のいくつかの態様は、上記課題を解決する半導体発光素子用基板を製造でき、簡便な手法で、低コストかつ短時間でピッチが１μｍ以下の凹凸構造も形成できる半導体発光素子用基板の製造方法を提供できる。
また、本発明のいくつかの態様は、上記課題を解決する半導体発光素子用基板の製造方法を用いることにより、上記課題を解決する半導体発光素子を製造できる半導体発光素子の製造方法を提供できる。
本発明の半導体発光素子用基板を模式的に示す断面図である。 本発明の半導体発光素子用基板を模式的に示す平面図である。 本発明の半導体発光素子用基板の製造方法の説明図であり、粒子配列工程後の状態を示す。 本発明の半導体発光素子用基板の製造方法の説明図であり、粒子エッチング工程後の状態を示す。 本発明の半導体発光素子用基板の製造方法の説明図であり、基板エッチング工程の途中の状態を示す。 本発明の半導体発光素子用基板の製造方法の説明図であり、基板エッチング工程後の状態を示す。 単粒子膜形成工程で配列された粒子を模式的に示す平面図である。 ＬＢ法を利用した粒子配列工程についての説明図であり、移行工程開始前の状態を示す。 ＬＢ法を利用した粒子配列工程についての説明図であり、移行工程中の状態を示す。 本開示の技術における一実施の形態の半導体発光素子用基板にて半導体発光素子用基板の一部を拡大して示す部分斜視図である。 一実施の形態における半導体発光素子用基板の平面構造の一部を拡大して示す部分平面図である。 一実施の形態における半導体発光素子用基板の断面構造の一部を示す部分断面図であり、図７における２３−２３線から見た部分断面図である。 一実施の形態における半導体発光素子用基板の断面構造の一部を示す部分断面図であり、図７における２４−２４線から見た部分断面図である。 一実施の形態の半導体発光素子用基板の製造方法における単粒子膜の形成工程にて形成される単粒子膜の平面構造の一部を示す部分平面図である。 一実施の形態の半導体発光素子用基板の製造方法における単粒子膜のエッチング工程にてエッチングされた単粒子膜の平面構造の一部を示す部分平面図である。 一実施の形態の半導体発光素子用基板の製造方法における発光構造体形成面のエッチング工程にてエッチングされた発光構造体形成面の平面構造の一部を示す部分平面図である。 一実施の形態における半導体発光素子の断面構造の一部を模式的に示す部分断面図である。 本開示の技術における変形例の半導体発光素子用基板にて半導体発光素子用基板の断面構造の一部を拡大して示す部分斜視図であり、左側が一実施の形態にて説明される図８に対応する図であり、右側が一実施の形態にて説明される図９に対応する図である。 本開示の技術における変形例の半導体発光素子用基板にて半導体発光素子用基板の断面構造の一部を拡大して示す部分斜視図であり、左側が一実施の形態にて説明される図８に対応する図であり、右側が一実施の形態にて説明される図９に対応する図である。
［第１実施形態］
＜半導体発光素子用基板＞
図１、２を用いて、本発明の一実施形態に係る半導体発光素子用基板１１について説明する。図１に示すように、半導体発光素子用基板１１は基板の一方の面に凹凸構造を有している。
基板表面の凹凸構造は多数の凸部ｃ１１〜ｃ１ｎを有している。また、各凸部の間は平坦面ｆ１１〜ｆ１ｎとなっている。
図１におけるｔ１１〜ｔ１ｎは各凸部ｃ１１〜ｃ１ｎの中心点である。ＡＦＭ（原子間力顕微鏡）の測定結果に基づき、基準面と平行に各凸部について２０ｎｍ毎に複数の等高線を引き、各等高線の重心点（ｘ座標とｙ座標で決定される点）を求める。これらの各重心点の平均位置（各ｘ座標の平均とｙ座標の平均で決定される位点）が、前記凸部の中心点である。
図１におけるｍ１１〜ｍ１ｎは、ＡＦＭで求めた隣接する中心点の中点である。また、平坦面ｆ１１〜ｆ１ｎは、ＡＦＭの測定結果に基づき、その領域内の中点における表面高さと、その領域内における任意の点の表面高さとを結ぶ直線の、ＡＦＭの基準面に対する傾きが±１０゜以下である領域である。
各平坦面ｆ１１〜ｆ１ｎの周辺は、凹凸構造の最頻ピッチＰが１μｍ以下の場合は、各中点ｍ１〜ｍｎから、２ｎｍ〜３００ｎｍの距離にあることが好ましく、５ｎｍ〜１００ｎｍの距離にあることがより好ましい。凹凸構造の最頻ピッチＰが１μｍ超の場合は、各平坦面ｆ１１〜ｆ１ｎの周辺が、各中点ｍ１１〜ｍ１ｎから、１００ｎｍ〜３０００ｎｍの距離にあることが好ましく、２００ｎｍ〜２０００ｎｍの距離にあることがより好ましい。
各平坦面の周辺と各中点との距離が好ましい下限値以上であれば、充分な平坦面の面積が確保され、基板上でに半導体層を安定してエピタキシャル成長させやすい。また、各平坦面の周辺と各中点との距離が好ましい上限値以下であれば、充分な密度で凸部を形成して、光取り出し効率向上の効果を得やすい。
また、各平坦面ｆ１１〜ｆ１ｎは、以下のような配置となるように凸部ｃ１１〜ｃ１ｎを形成する。凸部ｃ１１〜ｃ１ｎの頂点を通り、基板に垂直な断面、即ち図１に示す断面で見たときの平坦面ｆ１１〜ｆ１ｎの長さが、凸部ｃ１１〜ｃ１ｎのうちの隣り合う二つの凸部の頂点同士を結ぶ直線に対し、５％〜４０％、好ましくは１５％〜２５％となるよう凸部ｃ１１〜ｃ１ｎが形成される。
凸部の形状としては、円錐、円錐台、円錐の斜面が外側に膨出したタケノコ状や半球状、円錐台の斜面が外側に膨出した形状（タケノコ状や半球状の頂部を切断した形状）等が挙げられる。
凹凸構造の最頻ピッチＰは、１００ｎｍ〜５μｍが好ましく、１００ｎｍ〜１μｍがより好ましく、２００ｎｍ〜７００ｎｍの範囲がさらに好ましく、３００ｎｍ〜６００ｎｍの範囲が特に好ましい。最頻ピッチＰが好ましい範囲内であれば、光の全反射を防止しやすい。特に、最頻ピッチＰが１μｍ以下であると、青〜紫外の光取り出し効率をより効果的に高めることが可能である。そのため、ＧａＮやＩｎＧａＮなどの成膜を行って発光波長が青〜紫外の領域の半導体発光素子に使用する基板の凹凸構造として好適である。
最頻ピッチＰは、具体的には次のようにして求められる。
まず、凹凸面における無作為に選択された領域で、一辺が最頻ピッチＰの３０〜４０倍の正方形の領域における基板面と平行な面をＡＦＭ基準面とし、当前記正方形の領域について、ＡＦＭイメージを得る。例えば、最頻ピッチが３００ｎｍ程度の場合、９μｍ×９μｍ〜１２μｍ×１２μｍの領域のイメージを得る。そして、このイメージをフーリエ変換により波形分離し、ＦＦＴ像（高速フーリエ変換像）を得る。ついで、ＦＦＴ像のプロファイルにおける０次ピークから１次ピークまでの距離を求める。こうして求められた距離の逆数がこの領域における最頻ピッチＰである。このような処理を無作為に選択された合計２５カ所以上の同面積の領域について同様に行い、各領域における最頻ピッチを求める。こうして得られた２５カ所以上の領域における最頻ピッチＰ１〜Ｐ２５の平均値が最頻ピッチＰである。なお、この際、各領域同士は、少なくとも１ｍｍ離れて選択されることが好ましく、より好ましくは５ｍｍ〜１ｃｍ離れて選択される。
凸部の最頻高さＨは、５０ｎｍ〜５μｍの間で調整されることが好ましい。特に最頻ピッチＰが１μｍ以下である場合においては、凸部の最頻高さＨが５０ｎｍ以上１μｍ以下であることが好ましく、１００ｎｍ以上７００ｎｍ以下であることが更に好ましい。
最頻高さＨが好ましい範囲内であれば、その後成膜される窒化化合物の成膜欠陥が低減され、更には光の全反射を防止し、光取り出し効率を改善することができる。
凸部の最頻高さＨは、具体的には次のようにして求められる。
まず、ＡＦＭイメージから、任意の方向と位置における長さ１ｍｍの線に沿った凸部ｃ１１〜ｃ１ｎの頂点を通り、基板に垂直な断面、即ち図１のような断面を得る。この断面の凸部が３０個以上含まれる任意の部分を抽出し、その中に含まれる各凸部について、その頂点の高さと、当前記凸部に隣接する凸部との間の平坦部における最も低い位置の高さとの差を求める。得られた値を有効桁数２桁で丸め各凸部の高さとし、その最頻値を最頻高さＨとする。
半導体発光素子用基板１１は、図２に示すように複数のエリアＣ１１〜Ｃ１ｎを有している。
各エリアＣ１１〜Ｃ１ｎは、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係で連続して整列している領域である。なお、図２では、各凸部の中心点の位置を、便宜上、その中心点を中心とする円ｕ１で示している。円ｕ１は、図１に示すように、各凸部だけでなく、その周辺の平坦面を含む領域に相当する。
本実施形態において、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係とは、具体的には、以下の条件を満たす関係をいう。
まず、１つの中心点ｔ１１から、隣接する中心点ｔ１２の方向に長さが最頻ピッチＰと等しい長さの線分Ｌ１を引く。次いで中心点ｔ１１から、線分Ｌ１に対して、６０゜、１２０゜、１８０゜、２４０゜、３００゜の各方向に、最頻ピッチＰと等しい長さの線分Ｌ２〜Ｌ６を引く。中心点ｔ１１に隣接する６つの中心点が、中心点ｔ１１と反対側における各線分Ｌ１〜Ｌ６の終点から、各々最頻ピッチＰの１５％以内の範囲にあれば、これら７つの中心点は、正六角形の６つの頂点と対角線の交点となる位置関係にある。
各エリアＣ１１〜Ｃ１ｎの最頻面積Ｑ（各エリア面積の最頻値）は、以下の範囲であることが好ましい。
最頻ピッチＰが５００ｎｍ未満の時、１０ｍｍ×１０ｍｍのＡＦＭイメージ測定範囲内における最頻面積Ｑは、０．０２６μｍ２〜６．５ｍｍ２であることが好ましい。
最頻ピッチＰが５００ｎｍ以上１μｍ未満の時、１０ｍｍ×１０ｍｍのＡＦＭイメージ測定範囲内における最頻面積Ｑは、０．６５μｍ２〜２６ｍｍ２であることが好ましい。
最頻ピッチＰが１μｍ以上の時、５０ｍｍ×５０ｍｍのＡＦＭイメージ測定範囲内における最頻面積Ｑは、２．６μｍ２〜６５０ｍｍ２であることが好ましい。
最頻面積Ｑが好ましい範囲内であれば、光のカラーシフトや面内異方性が高くなる問題を防止しやすい。
また、各エリアＣ１１〜Ｃ１ｎは、図２に示すように、面積、形状及び格子方位がランダムである。なお、ここでいうエリアＣ１１〜Ｃ１ｎの格子方位とは、基板の上面から見た場合、同一エリア内で近接する凸部の頂点を結んで得られる基本並進ベクトル（三角格子の場合は２つ存在する）の方向のことをいう。
面積のランダム性の度合いは、具体的には、以下の条件を満たすことが好ましい。
まず、ひとつのエリアの境界線が外接する最大面積の楕円を描き、その楕円を下記式（α）で表す。
Ｘ２／ａ２＋Ｙ２／ｂ２＝１・・・・・・（α）
最頻ピッチＰが５００ｎｍ未満の時、１０ｍｍ×１０ｍｍのＡＦＭイメージ測定範囲内におけるπａｂの標準偏差は、０．０８μｍ２以上であることが好ましい。
最頻ピッチＰが５００ｎｍ以上１μｍ未満の時、１０ｍｍ×１０ｍｍのＡＦＭイメージ測定範囲内におけるπａｂの標準偏差は、１．９５μｍ２以上であることが好ましい。
最頻ピッチＰが１μｍ以上の時、５０ｍｍ×５０ｍｍのＡＦＭイメージ測定範囲内におけるπａｂの標準偏差は、８．５８μｍ２以上であることが好ましい。
πａｂの標準偏差が好ましい範囲内であれば、回折光の平均化の効果が優れる。
また、各エリアＣ１１〜Ｃ１ｎの形状のランダム性の度合いは、具体的には、前記式（α）におけるａとｂの比、ａ／ｂの標準偏差が０．１以上であることが好ましい。
また各エリアＣ１１〜Ｃ１ｎの格子方位のランダム性は、具体的には、以下の条件を満たすことが好ましい。
まず、任意のエリア（Ｉ）における任意の隣接する２つの凸部の中心点を結ぶ直線Ｋ０を画く。次に、前記エリア（Ｉ）に隣接する１つのエリア（II）を選択し、そのエリア（II）における任意の凸部と、その凸部に隣接する６つの凸部の中心点を結ぶ６本の直線Ｋ１〜Ｋ６を画く。直線Ｋ１〜Ｋ６が、直線Ｋ０に対して、いずれも３度以上異なる角度である場合、エリア（Ｉ）とエリア（II）との格子方位が異なる、と定義する。
エリア（Ｉ）に隣接するエリアの内、格子方位がエリア（Ｉ）の格子方位と異なるエリアが２以上存在することが好ましく、３以上存在することが好ましく、５以上存在することがさらに好ましい。
半導体発光素子用基板１１の凹凸構造は、格子方位が各エリアＣ１１〜Ｃ１ｎの内では揃っているが、巨視的には揃っていない多結晶構造のような配置となっている。巨視的な格子方位のランダム性は、ＦＦＴ（高速フーリエ変換）基本波の最大値と最小値の比で評価できる。ＦＦＴ基本波の最大値と最小値の比は、ＡＦＭ像を取得し、その２次元フーリエ変換像を求め、基本波の波数だけ原点から離れた円周を作図し、この円周上の最も振幅の大きい点と最も振幅の小さな点を抽出し、その振幅の比として求める。この際のＡＦＭ像の取得方法は、最頻ピッチＰを求める際のＡＦＭ像の取得方法と同じである。
ＦＦＴ基本波の最大値と最小値の比が大きい凹凸構造は、格子方位が揃っており、凹凸構造を２次元結晶とみなした場合単結晶性が高い構造配置と言える。反対に、ＦＦＴ基本波の最大値と最小値の比が小さい凹凸構造は、格子方位が揃っておらず、凹凸構造を２次元結晶とみなした場合は多結晶構造のような配置であると言える。
半導体発光素子用基板１１の凹凸構造が、上記好ましい範囲のＦＦＴ基本波の最大値と最小値の比を有する場合、特定の面内方向に回折光が放射されることはなく、均等に回折光が放射される。そのため、半導体発光素子の放射強度が、見る角度によって異なることはない。言い換えれば、面内放射異方性が低い半導体発光素子を得ることができる。
また、半導体発光素子においてカラーシフトが発生することも防止できる。カラーシフトは見る角度によっては色が異なる現象である。たとえば、光が蛍光体により波長変換されたのち素子内で光が再び半導体発光素子用基板１１の凹凸構造による回折を行う場合（上面に反射電極を設け３原色蛍光体により紫外光を白色に変換するボトムエミッション型の白色ＬＥＤなど）、回折光が元のスペクトルに重なり、特定の波長が強められる結果生じる。
上記好ましい範囲のＦＦＴ基本波の最大値と最小値の比を有する凹凸構造であれば、回折光の出射する角度が偏らないようにできるため、カラーシフトを抑制できる。
半導体発光素子用基板１１は、凹凸構造が適度なランダム性を持つ。そのため、充分な光取り出し効率が得られると共に回折光を平均化することによってカラーシフトや面内異方性が高くなる問題を防止できる。また、凸部と凸部の間が平坦面とされているので、半導体層を安定して成長させることができる。
＜半導体発光素子用基板の製造方法＞
本実施形態の半導体発光素子用基板の製造方法は、基板に複数の粒子を配列させる粒子配列工程と、前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、前記粒子エッチング工程後の複数の粒子をエッチングマスクとして前記基板をドライエッチングし、前記基板の一方の面に凹凸構造を形成する基板エッチング工程とを備える。
以下、本実施形態の半導体発光素子用基板の製造方法に用いる基板（加工前基板）について説明した後、各工程を図３Ａ〜図３Ｄに添って順次説明する。なお、図３Ａ〜図３Ｄでは、説明の便宜上、粒子Ｍと基板Ｓに形成される凹凸を極端に拡大している。
［基板］
基板の材質としては、サファイア、ＳｉＣ、Ｓｉ、ＭｇＡｌ2 Ｏ4 、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＺｒＢ2 、ＧａＡｓ、ＧａＰ、ＧａＮ、ＡｌＮ 、ＡｌＧａＮ、ＩｎＰ、ＩｎＳｎ、ＩｎＡｌＧａＮ、又はＣｒＢ2 等の材料から成る板材を用いることができる。中でも、機械的安定性、熱安定性、光学安定性、化学的安定性、また光透過性を有する点で、サファイアが好ましい。
本実施形態の半導体発光素子用基板の製造方法には、平坦性の高い基板だけでなく、平坦性の低い基板にも、所望の凹凸構造を精度良く形成することが可能である。本実施形態で用いる単粒子膜は、基板にある程度の凹凸があっても追従して製膜されるため、平坦性の低い基板でも精度良く単層で均一な単粒子膜マスクを製膜することが可能だからである。
具体的には、ＡＳＴＭ Ｆ６５７で規定される最大厚み及び最小厚みの間の絶対差（ＴＴＶ）が５μｍ〜３０μｍ、ＡＳＴＭ Ｆ１３９０規定される基準面からのズレの最大値と最小値の差（ＷＡＲＰ）が１０μｍ〜５０μｍ、ＡＳＴＭ Ｆ５３４．３．１．２で規定される基板の中心部での基準面からの隔たりの絶対値（｜ＢＯＷ｜）が１０μｍ〜５０μｍである基板を使用しても、下式（３）を満たす半導体発光素子用基板を得ることができる。
Ｈ’＝（２．５±０．５）Ｐ＾（−０．４±０．１）±１．５・・・（３）
ここで、Ｈ’は凹凸構造の高さの変動係数、Ｐは本実施形態により基板に形成される凹凸構造の最頻ピッチ（μｍ）である。
変動係数Ｈ’は一般的に次のようにして求められる。まず、最頻高さＨを前述のように求め、次に平均値μ＝ΣＨ/ｎ（ΣＨ：データ数の総和、ｎ＝データ数）、ならびに標準偏差σ=（（Σ（Ｈ−μ）＾２）／ｎ）＾（１／２）を求めた後に、変動係数Ｈ’＝σ／μ×１００が求められる。また、最頻ピッチＰの求め方は、前述の通りである。本実施形態については、各ピッチにつき変動係数を求めた後に、縦軸に変動係数、横軸にピッチをとることで、経験式（３）を得た。
半導体発光素子用基板の凹凸構造が式（３）を満たせば、その後成膜される窒化化合物の成膜欠陥が低減され、さらには光の全反射を防止し、光取り出し効率を改善することが可能となる。成膜欠陥が低減される条件としては、変動係数Ｈ’が１０％以下の条件であることが好ましく、５％以下であることがより好ましく、３％以下であることがさらに好ましい。本実施形態では、ＴＴＶが５μｍ〜３０μｍ、ＷＡＲＰが１０μｍ〜５０μｍ、｜ＢＯＷ｜が１０μｍ〜５０μｍの範囲内における平坦性の低い基板を使用しても、式（３）が基板全面について、常に成り立つことを見出している。一方、従来法であるフォトリソグラフィー法による半導体発光素子基板によれば、マスクとして用いるフォトレジストの厚さにもよるが、基板全面において、上記ＴＴＶ、ＷＡＲＰ、｜ＢＯＷ｜の範囲において、変動係数Ｈ’を１０％以下にすることは困難である。
［粒子配列工程］
粒子配列工程では、図３Ａに示すように、基板Ｓ１の一方の面である平坦面Ｘに複数の粒子Ｍ１を単一層で配列させる。すなわち、粒子Ｍ１の単粒子膜を形成する。
粒子Ｍ１は無機粒子であることが好ましいが、条件によっては有機高分子材料なども使用できる。無機粒子であれば、粒子エッチング工程において基板Ｍが実質的にエッチングされない条件で容易にエッチングできる。
無機粒子としては、例えば、酸化物、窒化物、炭化物、硼化物、硫化物、セレン化物及び金属等の化合物からなる粒子および金属粒子等を使用することができる。有機粒子としては、ポリスチレン、ＰＭＭＡ等の熱可塑性樹脂、フェノール樹脂、エポキシ樹脂等の熱硬化性樹脂等が使用可能である。
酸化物として用いることができるものとしては、シリカ、アルミナ、ジルコニア、チタニア、セリア、酸化亜鉛、酸化スズ及びイットリウムアルミニウムガーネット（ＹＡＧ）等が挙げられ、さらに、これらの構成元素を他元素で部分置換したものも使用できる。
窒化物として用いることができるものとしては、窒化珪素、窒化アルミニウム、窒化硼素等が挙げられ、さらに、これらの構成元素を他元素で部分置換したものも使用できる。
例えば、シリコンとアルミニウムと酸素と窒素からなるサイアロン等の化合物も用いることができる。
炭化物として用いることができるものとしては、ＳｉＣ、炭化硼素、ダイヤモンド、グラファイト、フラーレン類等が挙げられ、さらに、これらの構成元素を他元素で部分置換したものも用いることができる。
硼化物として用いることができるものとしては、ＺｒＢ２、ＣｒＢ２等が挙げられ、さらに、これらの構成元素を他元素で部分置換したものも用いることができる。
硫化物として用いることができるものとしては、硫化亜鉛、硫化カルシウム、硫化カドミウム、硫化ストロンチウム等が挙げられ、さらに、これらの構成元素を他元素で部分置換したものも用いることができる。
セレン化物として用いることができるのもとしては、セレン化亜鉛、セレン化カドミウム、等が挙げられ、さらに、これらの構成元素を他元素で部分置換したものも用いることができる。
金属として用いることができるものとしては、Ｓｉ、Ｎｉ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｍｇ、Ｃａ、Ａｌ、Ａｕ、ＡｇおよびＺｎからなる群より選ばれる１種類以上の金属からなる粒子を用いることができる。
上記の無機粒子は、それぞれ単独で粒子Ｍ１として用いることができる他、これらの無機粒子を混合したものを粒子Ｍとして用いることもできる。また、窒化物からなる無機粒子を酸化物で被覆したような被覆粒子も粒子Ｍ１として用いることができる。さらに、上記無機粒子中にセリウムやユーロピウムなどの付活剤を導入した蛍光体粒子を粒子Ｍ１として用いることができる。
また、粒子Ｍ１は、互いに異なる材料からなる２種類以上の粒子の混合物であってもよい。また、粒子Ｍ１は、互いに異なる材料からなる積層体であってもよく、例えば、無機窒化物からなる無機粒子が、無機酸化物によって被覆された粒子であってもよい。
上記無機粒子を構成する化合物の中でも、形状安定性の点で酸化物が好ましく、その中でもシリカがより好ましい。
粒子配列工程では、下記式（１）で定義される配列のずれＤ（％）が１５％以下となるように、基板Ｓ１に複数の粒子Ｍ１を単一層で配列させる。
Ｄ［％］＝｜Ｂ−Ａ｜×１００／Ａ・・・（１）
但し、式（１）中、Ａは粒子Ｍ１の平均粒径、Ｂは粒子Ｍ１間の最頻ピッチである。また、｜Ｂ−Ａ｜はＡとＢとの差の絶対値を示す。
ずれＤは、０．５％以上１５％以下であることが好ましく、１．０％以上１０％以下であることがより好ましく、１．０％〜３．０％であることが更に好ましい。
ここで粒子Ｍ１の平均粒径Ａとは、単粒子膜を構成している粒子Ｍ１の平均一次粒径のことであって、粒子動的光散乱法により求めた粒度分布をガウス曲線にフィッティングさせて得られるピークから常法により求めることができる。
一方、粒子Ｍ間のピッチとは、シート面方向における隣り合う２つの粒子Ｍ１の頂点と頂点の距離であり、粒子Ｍ１間の最頻ピッチＢとはこれらの最頻値である。なお、粒子Ｍ１が球形で隙間なく接していれば、隣り合う粒子Ｍ１の頂点と頂点との距離は、隣り合う粒子Ｍ１の中心と中心の距離と等しい。
本実施形態の半導体発光素子用基板の凹凸構造のピッチは粒子Ｍ１間のピッチを反映したものとなるので、好ましい粒子Ｍ１間の最頻ピッチＢは、本実施形態の半導体発光素子用基板の凹凸構造における好ましい最頻ピッチＰと同じである。すなわち、粒子Ｍ１間の最頻ピッチＢは、１００ｎｍ〜５μｍが好ましく、１００ｎｍ〜１μｍがより好ましく、２００ｎｍ〜７００ｎｍの範囲がさらに好ましく、３００ｎｍ〜６００ｎｍの範囲が特に好ましい。
粒子Ｍ１間の最頻ピッチＢは、具体的には次のようにして求められる。
まず、単粒子膜における無作為に選択された領域で、一辺が粒子Ｍ１間の最頻ピッチＢの３０倍〜４０倍のシート面と平行な正方形の領域について、ＡＦＭイメージを得る。例えば粒径３００ｎｍの粒子Ｍ１を用いた単粒子膜の場合、９μｍ×９μｍ〜１２μｍ×１２μｍの領域のイメージを得る。そして、このイメージをフーリエ変換により波形分離し、ＦＦＴ像（高速フーリエ変換像）を得る。ついで、ＦＦＴ像のプロファイルにおける０次ピークから１次ピークまでの距離を求める。こうして求められた距離の逆数がこの領域における最頻ピッチＢ１である。このような処理を無作為に選択された合計２５カ所以上の同面積の領域について同様に行い、各領域における最頻ピッチＢ１〜Ｂ２５を求める。こうして得られた２５カ所以上の領域における最頻ピッチＢ１〜Ｂ２５の平均値が式（１）における最頻ピッチＢである。なお、この際、各領域同士は、少なくとも１ｍｍ離れて選択されることが好ましく、より好ましくは５ｍｍ〜１ｃｍ離れて選択される。
また、この際、ＦＦＴ像のプロファイルにおける１次ピークの面積から、各イメージについて、その中の粒子Ｍ間のピッチのばらつきを評価することもできる。
この配列のずれＤは、粒子Ｍ１の最密充填の度合いを示す指標である。すなわち、粒子の配列のずれＤが小さいことは、最密充填の度合いが高く、粒子の間隔が制御されており、その配列の精度が高いことを意味する。
配列のずれＤ（％）を１５％以下とするため、粒子Ｍ１の粒径の変動係数（標準偏差を平均値で除した値）は、２０％以下であることが好ましく、１０％以下であることがより好ましく、５％以下であることがさらに好ましい。
後述のように、本実施形態によって基板Ｓ１に設けられる凹凸構造のピッチ（凸部の中心点のピッチ）は、粒子Ｍ１間の最頻ピッチＢと同等となる。配列のずれＤ（％）が小さければ、凹凸構造のピッチは、粒子Ｍ１の平均粒径Ａとほぼ同等となるので、粒子Ｍ１の平均粒径Ａを適切に選択することにより、所望のピッチの凹凸構造を精度良く形成することができる。
また、凸部ｃ１１〜ｃ１ｎの底面の最頻寸法Ｒに対する最頻高さＨをアスペクト比とした場合、凸部ｃ１１〜ｃ１ｎのアスペクト比は、０．５〜１．０である。凸部ｃ１１〜ｃ１ｎの底面とは、平坦面ｆ１ｎと凸部ｃ１ｎとの境界に囲まれる面である。凸部ｃ１１〜ｃ１ｎの底面の寸法Ｒ１１〜Ｒ１ｎは、中心点ｔ１ｎを通る直線において、平坦面ｆ１ｎと凸部ｃ１ｎとの境界と交差する二つの点の距離である。最頻寸法Ｒは、以下のように算出することができる。
まず、ＡＦＭイメージから、凸部ｃ１ｎが３０個以上含められる任意の部分を抽出し、その中に含まれる各ｃ１ｎについて上記方法で凸部の底面の寸法を求め、得られた値を有効桁数２桁で丸め、各凸部ｃ１ｎの底面直径Ｒ１１〜Ｒ１ｎとし、その最頻値を最頻寸法Ｒとする。
凸部ｃ１１〜ｃ１ｎのアスペクト比を０．５〜１．０とすることにより、凸部ｃ１１〜ｃ１ｎ間に光が閉じ込められ難くなり、光取り出し効率が向上する。
［ＬＢ法による粒子配列工程］
粒子配列工程は、いわゆるＬＢ法（ラングミュア−ブロジェット法）の考え方を利用した方法により行うことが好ましい。
具体的には、水槽内の水の液面に水よりも比重が小さい溶剤中に粒子が分散した分散液を滴下する滴下工程と、溶剤を揮発させることにより粒子からなる単粒子膜を形成する単粒子膜形成工程と、単粒子膜を基板に移し取る移行工程とを有する方法により粒子配列工程を行うことが好ましい。
この方法は、単層化の精度、操作の簡便性、大面積化への対応、再現性などを兼ね備える。例えばNature, Vol.361, 7 January, 26(1993)などに記載されている液体薄膜法や特開昭５８−１２０２５５号公報などに記載されているいわゆる粒子吸着法に比べて非常に優れ、工業生産レベルにも対応できる。
ＬＢ法による粒子配列工程について、以下に具体的に説明する。
（滴下工程および単粒子膜形成工程）
まず、水よりも比重が小さい溶剤中に、粒子Ｍ１を加えて分散液を調製する。一方、水槽（トラフ）を用意し、これに、その液面上で粒子Ｍ１を展開させるための水（以下、下層水という場合もある。）を入れる。
粒子Ｍ１は、表面が疎水性であることが好ましい。また、溶剤としても疎水性のものを選択することが好ましい。疎水性の粒子Ｍ１及び溶剤と下層水とを組み合わせることによって、後述するように、粒子Ｍ１の自己組織化が進行し、２次元的に最密充填した単粒子膜が形成される。
溶剤は、また、高い揮発性を有することも重要である。揮発性が高く疎水性である溶剤としては、クロロホルム、メタノール、エタノール、イソプロパノール、アセトン、メチルエチルケトン、エチルエチルケトン、トルエン、ヘキサン、シクロヘキサン、酢酸エチル、酢酸ブチルなどの１種以上からなる揮発性有機溶剤が挙げられる。
粒子Ｍ１が無機粒子である場合、通常その表面は親水性のため、疎水化剤で疎水化して使用することが好ましい。疎水化剤としては、例えば界面活性剤、金属アルコキシシランなどが使用できる。
粒子Ｍ１の疎水化は、特開２００９−１６２８３１号公報に記載された疎水化剤と同様の界面活性剤、金属アルコキシシランなどを用い、同様の方法で行うことができる。
また、形成する単粒子膜の精度をより高めるためには、液面に滴下する前の分散液をメンブランフィルターなどで精密ろ過して、分散液中に存在する凝集粒子（複数の１次粒子からなる２次粒子）を除去することが好ましい。このようにあらかじめ精密ろ過を行っておくと部分的に２層以上となった箇所や、粒子が存在しない欠陥箇所が生じにくく、精度の高い単粒子膜が得られやすい。
詳しくは後述する移行工程において、単粒子膜の表面圧を計測する表面圧力センサーと、単粒子膜を液面方向に圧縮する可動バリアとを備えたＬＢトラフ装置を使用すると、形成された単粒子膜の欠陥箇所を表面圧の差に基づきある程度検知することが可能である。
しかし、数μｍ〜数十μｍ程度の大きさの欠陥箇所は、表面圧の差として検知されにくい。あらかじめ精密ろ過を行っておくと、数μｍ〜数十μｍ程度の大きさの欠陥が発生にくくなり、高精度な単粒子膜を得やすくなる。
以上説明した分散液を、下層水の液面に滴下する（滴下工程）。すると、分散媒である溶剤が揮発するとともに、粒子Ｍ１が下層水の液面上に単層で展開し、２次元的に最密充填した単粒子膜を形成することができる（単粒子膜形成工程）。
下層水に滴下する分散液の粒子濃度は１質量％〜１０質量％とすることが好ましい。また、滴下速度を０．００１ｍｌ／秒〜０．０１ｍｌ／秒とすることが好ましい。分散液中の粒子Ｍ１の濃度や滴下量がこのような範囲であると、粒子が部分的にクラスター状に凝集して２層以上となる、粒子が存在しない欠陥箇所が生じる、粒子間のピッチが広がるなどの傾向が抑制される。そのため、各粒子が高精度で２次元に最密充填した単粒子膜がより得られやすい。
単粒子膜形成工程では、粒子Ｍ１の自己組織化によって単粒子膜が形成される。その原理は、粒子が集結すると、その粒子間に存在する分散媒に起因して表面張力が作用し、その結果、粒子Ｍ１同士はランダムに存在するのではなく、２次元的最密充填構造を自動的に形成するというものである。このような表面張力による最密充填は、別の表現をすると横方向の毛細管力による配列化ともいえる。
特に、例えばコロイダルシリカのように、球形であって粒径の均一性も高い粒子Ｍ１が、水面上に浮いた状態で３つ集まり接触すると、粒子群の喫水線の合計長を最小にするように表面張力が作用する。その結果、図４に示すように、３つの粒子Ｍ１は図中Ｔ１で示す正三角形を基本とする配置で安定化する。
単粒子膜形成工程は、超音波照射条件下で実施することが好ましい。下層水から水面に向けて超音波を照射しながら分散液の溶剤を揮発させると、粒子Ｍの最密充填が促進され、各粒子Ｍ１がより高精度で２次元に最密充填した単粒子膜が得られる。この際、超音波の出力は１Ｗ〜１２００Ｗが好ましく、５０Ｗ〜６００Ｗがより好ましい。
また、超音波の周波数には特に制限はないが、例えば２８ｋＨｚ〜５ＭＨｚが好ましく、より好ましくは７００ｋＨｚ〜２ＭＨｚである。振動数が高すぎると、水分子のエネルギー吸収が始まり、水面から水蒸気または水滴が立ち上る現象が起きるため好ましくない。一方、振動数が低すぎると、下層水中のキャビテーション半径が大きくなり、水中に泡が発生して水面に向かって浮上してくる。このような泡が単粒子膜の下に集積すると、水面の平坦性が失われるため不都合である。
超音波照射によって水面に定常波が発生する。いずれの周波数でも出力が高すぎたり、超音波振動子と発信機のチューニング条件によって水面の波高が高くなりすぎたりすると、単粒子膜が水面波で破壊されるため注意が必要である。
以上のことに留意して超音波の周波数及び出力を適切に設定すると、形成されつつある単粒子膜を破壊することなく、効果的に粒子の最密充填を促進することができる。効果的な超音波照射を行うためには、粒子の粒径から計算される固有振動数を目安にするのが良い。しかし、粒径が例えば１００ｎｍ以下など小さな粒子になると固有振動数は非常に高くなってしまうため、計算結果のとおりの超音波振動を与えるのは困難になる。このような場合は、粒子２量体から２０量体程度までの質量に対応する固有振動を与えると仮定して計算を行うと、必要な振動数を現実的な範囲まで低減させることが出来る。粒子の会合体の固有振動数に対応する超音波振動を与えた場合でも、粒子の充填率向上効果は発現する。超音波の照射時間は、粒子の再配列が完了するのに十分であればよく、粒径、超音波の周波数、水温などによって所要時間が変化する。しかし通常の作成条件では１０秒間〜６０分間で行うのが好ましく、より好ましくは３分間〜３０分間である。
超音波照射によって得られる利点は粒子の最密充填化（ランダム配列を６方最密化する）の他に、ナノ粒子の分散液調製時に発生しやすい粒子の軟凝集体を破壊する効果、一度発生した点欠陥、線欠陥、または結晶転移などもある程度修復する効果がある。
（移行工程）
単粒子膜形成工程により液面上に形成された単粒子膜を、ついで、単層状態のまま基板Ｓ１に移し取る（移行工程）。
単粒子膜を基板Ｓ１に移し取る具体的な方法には特に制限はなく、例えば、疎水性の基板Ｓ１を単粒子膜に対して略平行な状態に保ちつつ、上方から降下させて単粒子膜に接触させ、ともに疎水性である単粒子膜と基板との親和力により、単粒子膜を基板Ｓ１に移行させ、移し取る方法；単粒子膜を形成する前にあらかじめ水槽の下層水内に基板Ｓ１を略水平方向に配置しておき、単粒子膜を液面上に形成した後に液面を徐々に降下させることにより、基板Ｓ１に単粒子膜を移し取る方法などがある。
上記各方法によっても、特別な装置を使用せずに単粒子膜を基板Ｓ１に移し取ることができるが、より大面積の単粒子膜であっても、その２次的な最密充填状態を維持したまま基板Ｓ１に移し取りやすい点で、以降工程においては、いわゆるＬＢトラフ法を採用することが好ましい（Journal of Materials and Chemistry, Vol.11, 3333 (2001)、Journal ofMaterials and Chemistry, Vol.12, 3268 (2002)など参照。）
図５Ａ及び図５Ｂは、ＬＢトラフ法の概略を模式的に示すものである。なお、図５Ａ及び図５Ｂでは、説明の便宜上、粒子Ｍを極端に拡大している。
この方法では、水槽Ｖ１内の下層水Ｗ１に基板Ｓ１をあらかじめ略鉛直方向に浸漬しておき、その状態で上述の滴下工程と単粒子膜形成工程とを行い、単粒子膜Ｆ１を形成する（図５Ａ）。そして、単粒子膜形成工程後に、基板Ｓ１を略鉛直方向を保ったまま上方に引き上げることによって、単粒子膜Ｆを基板Ｓ１に移し取ることができる（図５Ｂ）。
なお、この図では、基板Ｓ１の両面に単粒子膜Ｆ１を移し取る状態を示しているが、凹凸構造は、基板Ｓ１の一方の面のみに形成すればよいので、単粒子膜Ｆ１は基板Ｓ１の平坦面Ｘ１のみに移し取ればよい。基板Ｓ１の平坦面Ｘ１と反対側の面（裏面）を厚板で遮蔽することによって、平坦面Ｘ１側から裏面への粒子Ｍ１の回り込みを防止した状態で平坦面Ｘ１のみに単粒子膜Ｆ１を移し取れば、より精密に単粒子膜Ｆ１を移し取れるので好ましい。しかし、両面に移し取っても何ら差し支えない。
ここで単粒子膜Ｆ１は、単粒子膜形成工程により液面上ですでに単層の状態に形成されているため、移行工程の温度条件（下層水の温度）や基板Ｓ１の引き上げ速度などが多少変動しても、移行工程において単粒子膜Ｆ１が崩壊して多層化するなどのおそれはない。なお、下層水の温度は、通常、季節や天気により変動する環境温度に依存し、ほぼ１０℃〜３０℃程度である。
また、この際、水槽Ｖ１として、単粒子膜Ｆ１の表面圧を計測する図示略のウィルヘルミープレート等を原理とする表面圧力センサーと、単粒子膜Ｆ１を液面に沿う方向に圧縮する図示略の可動バリアとを具備するＬＢトラフ装置を使用することが好ましい。このような装置によれば、より大面積の単粒子膜Ｆ１をより安定に基板Ｓ１に移し取ることができる。
すなわちこのような装置によれば、単粒子膜Ｆ１の表面圧を計測しながら、単粒子膜Ｆ１を好ましい拡散圧（密度）に圧縮でき、また、基板Ｓ１の方に向けて一定の速度で移動させることができる。そのため、単粒子膜Ｆ１の液面から基板Ｓ１への移行が円滑に進行し、小面積の単粒子膜Ｆ１しか基板Ｓ１に移行できないなどのトラブルが生じにくい。好ましい拡散圧は、５ｍＮｍ−１〜８０ｍＮｍ−１であり、より好ましくは１０ｍＮｍ−１〜４０ｍＮｍ−１である。このような拡散圧であると、各粒子がより高精度で２次元に最密充填した単粒子膜Ｆ１が得られやすい。また、基板Ｓ１を引き上げる速度は、０．５ｍＮｍ−１〜２０ｍｍ／分が好ましい。下層水の温度は、先述したように、通常１０℃〜３０℃である。なお、ＬＢトラフ装置は、市販品として入手することができる。
このように、各粒子が、できるだけ高精度で２次元に最密充填した単粒子膜Ｆ１の状態で基板Ｓ１に移し取ることが好ましいが、どのように慎重に作業を行っても１００％完全な最密充填とはならず、基板Ｓ１に移し取られた粒子は、多結晶状態となる。これにより、後述の各工程を経て、最終的には、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係で連続して整列しているエリアを複数備える凹凸構造を基板Ｓ１上に形成することが可能となる。
（固定工程）
移行工程により、基板Ｓ１に粒子Ｍ１の単粒子膜Ｆ１を移行させることができるが、移行工程の後には、移行した単粒子膜Ｆ１を基板Ｓ１に固定するための固定工程を行ってもよい。移行工程だけでは、後述の粒子エッチング工程及び基板エッチング工程中に粒子Ｍ１が基板Ｓ１上を移動してしまう可能性がある。特に、各粒子Ｍ１の直径が徐々に小さくなる基板エッチング工程の最終段階になると、このような可能性が大きくなる。
単粒子膜を基板Ｓ１に固定する固定工程を行うことによって、粒子Ｍ１が基板Ｓ１上を移動してしまう可能性が抑えられ、より安定かつ高精度にエッチングすることができる。
固定工程の方法としては、バインダーを使用する方法や焼結法がある。
バインダーを使用する方法では、単粒子膜が形成された基板Ｓ１の平坦面Ｘ側にバインダー溶液を供給して単粒子膜を構成する粒子Ｍ１と基板Ｓ１との間にこれを浸透させる。
バインダーの使用量は、単粒子膜の質量の０．００１倍〜０．０２倍が好ましい。このような範囲であれば、バインダーが多すぎて粒子Ｍ１間にバインダーが詰まってしまい、単粒子膜の精度に悪影響を与えるという問題を生じることなく、十分に粒子を固定することができる。バインダー溶液を多く供給してしまった場合には、バインダー溶液が浸透した後に、スピンコーターを使用したり、基板Ｓ１を傾けたりして、バインダー溶液の余剰分を除去すればよい。
バインダーとしては、先に疎水化剤として例示した金属アルコキシシランや一般の有機バインダー、無機バインダーなどを使用でき、バインダー溶液が浸透した後には、バインダーの種類に応じて、適宜加熱処理を行えばよい。金属アルコキシシランをバインダーとして使用する場合には、４０℃〜８０℃で３分間〜６０分間の条件で加熱処理することが好ましい。
焼結法を採用する場合には、単粒子膜が形成された基板Ｓ１を加熱して、単粒子膜を構成している各粒子Ｍ１を基板Ｓ１に融着させればよい。加熱温度は粒子Ｍ１の材質と基板Ｓ１の材質に応じて決定すればよいが、粒径が１μｍφ以下の粒子Ｍ１はその物質本来の融点よりも低い温度で界面反応を開始するため、比較的低温側で焼結は完了する。加熱温度が高すぎると、粒子の融着面積が大きくなり、その結果、単粒子膜の形状が変化するなど、精度に影響を与える可能性がある。
また、加熱を空気中で行うと、基板Ｓ１や各粒子Ｍ１が酸化する可能性があるため、焼結法を採用する場合には、このような酸化の可能性を考慮して、条件を設定することが必要となる。例えば、基板Ｓ１としてシリコン基板を用い、これを１１００℃で焼結すると、この基板Ｓ１の表面には約２００ｎｍの厚さで熱酸化層が形成されてしまう。Ｎ２ガスやアルゴンガス中で加熱すると、酸化を避けやすい。
［その他の方法による粒子配列工程］
粒子配列工程は、配列のずれＤ（％）を１．０％以上１５％以下にできれば特に限定はなく、ＬＢ法による他、以下の方法を採用することができる。
１）基板をコロイド粒子の懸濁液中に浸漬し、その後、基板と静電気的に結合した第１層目の粒子層のみを残し第２層目以上の粒子層を除去する（粒子吸着法）ことで、単粒子膜からなるエッチングマスクを基板上に設ける方法（特開昭５８−１２０２５５号公報参照）。
２）基板上にバインダー層を形成し、その上に粒子の分散液を塗布し、その後バインダー層を加熱により軟化させることで、第１層目の粒子層のみをバインダー層中に包埋させ、余分な粒子を洗い落とす方法（特開２００５−２７９８０７号公報参照）。
［粒子エッチング工程］
粒子エッチング工程では、基板Ｓ１が実質的にエッチングされない条件で配列された複数の粒子Ｍ１をドライエッチングする。これにより、図３Ｂに示すように、実質的に粒子Ｍ１のみがエッチングされて粒径の小さい粒子Ｍ１１となり、粒子Ｍ１１間に間隙が設けられる。一方、粒子エッチング工程後の基板Ｓ１１は、実質的に基板Ｓ１と同じで、基板Ｓ１１の一方の表面である平坦面Ｘ１１に実質的な凹凸は形成されず、平坦面Ｘ１１と平坦面Ｘ１は同等である。
基板Ｓ１が実質的にエッチングされない条件としては、下式（２）のドライエッチング選択比が２５％以下の条件であることが好ましく、１５％以下の条件であることが好ましく、１０％以下の条件であることが、さらに好ましい。
ドライエッチング選択比［％］＝基板Ｓ１のドライエッチング速度／粒子Ｍ１のドライエッチング速度×１００・・・（２）
このようなドライエッチング条件とするためには、エッチングガスを適切に選択すればよい。例えば、基板Ｓがサファイアであり、粒子Ｍ１がシリカである場合、ＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３から選択される１以上のガスを用いてドライエッチングすれば、基板Ｓ１に殆ど影響を与えずに、粒子Ｍ１をエッチングできる。或いは、基板Ｓがサファイアであり、粒子Ｍ１がチタニア（ＴｉＯ２）である場合、ＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３から選択される１以上のガスを用いてドライエッチングすれば上記同様の効果を得られる。または、基板Ｓがサファイアであり、粒子Ｍ１がポリスチレンである場合、ＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３から選択される１以上のガスを用いてドライエッチングすれば上記同様の効果を得られる。または、基板Ｓがシリコンであり、粒子Ｍ１がポリスチレンである場合、Ｏ２ガスを用いてドライエッチングすれば上記同様の効果を得られる。
粒子エッチング工程後の粒子Ｍ１１は、次の基板エッチング工程においてエッチングマスクとして使用するため、基板Ｓ１の厚み方向（垂直方向）の径（以下「高さ」という。）を充分に残しておく必要がある。また、粒子Ｍ１１同士の間が充分に離間しているエッチングマスクとするため、粒子Ｍ１１の基板Ｓ１の面方向（水平方向）の大きさ（以下「面積」という。）は充分に小さくなっている必要がある。そのため、粒子エッチング工程は、高さの減少を抑制しつつ、面積が縮小する条件で行うことが好ましい。
上記条件とするためには、バイアスパワーを低めに設定したり、圧力を低圧にしたりすればよい。
［基板エッチング工程］
基板エッチング工程では、粒子エッチング工程後の粒子Ｍ１１をエッチングマスクとして粒子エッチング工程後の基板Ｓ１１をドライエッチングする。基板Ｓ１１は、まず、粒子Ｍ１１同士の空隙においてエッチングガスに晒されるので、その部分が先行して、平坦性を保ったままエッチングされる。そして、粒子Ｍ１１も徐々にエッチングされて小さくなるため、各粒子Ｍ１１の周辺の下側部分から中心の下側部分に向かい、徐々に、基板Ｓ１１のエッチングが進行する。その結果、図３Ｃに示すように、粒子Ｍ１１はさらに粒径の小さい粒子Ｍ１２となる。また、この時点での基板Ｓ１２には、各粒子Ｍ１２の下側を頂面とする円錐台状の凸部Ｙ１２が複数形成される。凸部Ｙ１２同士の空隙（凹部の底面）は粒子Ｍ１１同士の空隙とほぼ対応し、その部分は平坦面Ｘ１２となる。
基板エッチング工程をさらに進めると、最終的には各粒子Ｍ１２はエッチングにより消失する。その結果、図３Ｄに示すように、基板エッチング工程終了後の基板Ｓ１３には、各粒子Ｍ１２の中心部分の下側を頂点とする円錐状の凸部Ｙ１３が複数形成される。凸部Ｙ１３同士の空隙（凹部の底面）は平坦面Ｘ１３となる。平坦面Ｘ１３は粒子Ｍ１１同士の空隙および平坦面Ｘ１２とほぼ対応し、平坦面Ｘ１２より、さらに深い凹部の底面となる。
基板エッチング工程は基板Ｓ１２（基板Ｓ１）のドライエッチング速度が粒子Ｍ１２（粒子Ｍ１）のエッチング速度を上回る必要があり、前記式（２）のドライエッチング選択比が１００％より大きいことを要する。基板エッチング工程の前記式（２）のドライエッチング選択比は、２００％以上であることが好ましく、３００％以上であることがより好ましい。
このようなドライエッチング条件とするためには、エッチングガスを適切に選択すればよい。例えば、基板Ｓ１がサファイアであり、粒子Ｍ１がシリカである場合、Ｃｌ２、Ｂｒ２、ＢＣｌ３、ＳｉＣｌ４、ＨＢｒ、ＨＩ、ＨＣｌ、およびＡｒから選択される１以上のガスを用いてドライエッチングすればよい。
使用可能なエッチング装置としては、反応性イオンエッチング装置、イオンビームエッチング装置などの異方性エッチングが可能なものであって、最小で２０Ｗ程度のバイアス電場を発生できるものであれば、プラズマ発生の方式、電極の構造、チャンバーの構造、高周波電源の周波数等の仕様には特に制限ない。
基板エッチング工程では、チャンバー内の温度を６０℃〜２００℃に保持して行うことが好ましく、８０℃〜１５０℃に保持して行うことがより好ましい。
チャンバー内の温度を上記温度に保つことによって、基板のエッチング速度を高め且つ、ハンドリングがしやすいため、製造効率を高めることができる。
前記基板がサファイア基板である場合、特に上記温度で基板エッチング工程を行うことが好ましい。
凸部Ｙ１３の形状は、バイアスパワー、真空チャンバー内の圧力、エッチングガスの種類によって調整することができる。例えば、圧力を低くすれば、傾斜角の緩やかな形状となる。
なお、図３Ｃの段階で基板エッチング工程を終了させ、円錐台状の凸部としてもよい。その場合、残留する粒子Ｍ１２は、粒子Ｍ１２に対してエッチング性があり、基板Ｓ１２に対して耐エッチング性があるエッチングガスを用いる化学的除去方法や、ブラシロール洗浄機などによる物理的除去方法により除去できる。
本実施形態で基板Ｓ１に設けられる凹凸構造のピッチは、前記した粒子Ｍ１間の最頻ピッチＢと同等となる。図３Ａにおける粒子Ｍ１の配列は、細密充填の度合いが高いため、粒子Ｍ１の平均粒径Ａを適切に選択することにより、所望のピッチの凹凸構造を精度良く形成することができる。
また、基板エッチング工程の前に粒子エッング工程を行うため、凸部と凸部の間、すなわち凹部の底面を平坦面とすることができる。そのため、半導体層を平坦面上に安定して成長させることができる。したがって、半導体層の結晶欠陥を発生させにくい半導体発光素子用の基板とすることができる。
本実施形態の製造方法によれば、ピッチが数μｍの比較的大きな凹凸構造を作製するコストと時間より、むしろ、ピッチが１μｍ以下の（サブミクロンピッチの）比較的小さな凹凸構造を作製するコストと時間の方が、少なくて済む。これは、エッチングマスクとなる粒子の製造コストが、粒径が小さいほど低くなるという点と、ドライエッチング工程に要するプロセス時間が、粒径が小さいほど短くなるという点によるものである。なお、ピッチが１μｍ以下の比較的小さな凹凸構造を製造する装置と、ピッチが数μｍの比較的大きな凹凸構造を作製すると装置のコストは同等である。
また、本実施形態の製造方法によれば、巨視的な格子方位がランダムである（即ち、ＦＦＴ基本波の最大値と最小値の比が小さい）多結晶構造のような配置であるの凹凸構造を基板Ｓ１に設けることができる。
＜半導体発光素子＞
本実施形態の半導体発光素子は、本実施形態の半導体発光素子用基板と、その凹凸構造が形成された面に積層された半導体機能層と、ｐ型電極と、ｎ型電極を備える。半導体機能層は少なくとも発光層を含む。
半導体機能層は、Ｖ族元素が窒素であるIII-Ｖ族窒化物半導体で構成されていることが好ましい。例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓＰ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＺｎＯ、ＺｎＳｅ、ＺｎＳ等が挙げられる。III-Ｖ族窒化物半導体は、サファイア等の基板上に形成する必要があるからである。
代表的なIII-Ｖ族窒化物半導体は、窒化ガリウム、窒化インジウムである。窒化アルミニウムは厳密には絶縁体であるが、本実施形態においては、半導体発光素子分野の慣習に従い、III-Ｖ族窒化物半導体に前記当するものとして扱う。
半導体機能層の層構成は、少なくともｎ型の導電性を有する層、ｐ型の導電性を有する層、これらの間に挟まれた発光層を有するIII-Ｖ族窒化物半導体の層からなる構成のものが好ましい。発光層としては、Ｉｎx Ｇａy Ａｌz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表されるIII-Ｖ族窒化物半導体からなる発光層が好ましい。
III-Ｖ族窒化物半導体機能層には、ｎ型の導電性を有する層、ｐ型の導電性を有する層、これらの間に挟まれた発光層に加えて、これらの層を高品質の結晶にするために必要な単層あるいは多層の層（厚膜層、超格子薄膜層である場合を含む）をも含む場合がある。
たとえば、バッファ層を含む場合もある。
また、上記各層も、それぞれ、複数の層から構成されることがある。
具体的な半導体機能層としては、ＧａＮ、ＡｌＮ等からなるバッファ層、ｎ−ＧａＮ、ｎ−ＡｌＧａＮ等からなるｎ型の導電性を有する層（クラッド層）、ＩｎＧａＮ、ＧａＮ等からなる発光層、アンドープＧａＮ、ｐ−ＧａＮ等からなるｐ型の導電性を有する層（クラッド層）、ＭｇドープＡｌＧａＮ、ＭｇドープＧａＮからなるキャップ層が順次積層されてなる多層膜が挙げられる（例えば、特開平６−２６０６８２号公報、特開平７−１５０４１号公報、特開平９−６４４１９号公報、特開平９−３６４３０号公報を参照）。
なお、発光層に電流を供給するためのｎ型電極及びｐ型電極としては、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｔｉ、Ａｌ等の金属からなる電極を用いることができる。
半導体機能層の有する機能は、ｎ型の導電性と、ｐ型の導電性と、キャリアを再結合させる活性とを含むことが好ましい。半導体機能層における積層構造は、ｎ型半導体層とｐ型半導体層との間に活性層が挟まれたダブルヘテロ構造であってもよいし、複数の量子井戸構造が重ねられた多重量子井戸構造であってもよい。
本実施形態の半導体発光素子は、発光波長を調整するために、前記半導体機能層の光取出し側に発光層から出射される発光を、その発光の波長より長波長側に波長変換する波長変換層を積層することもできる。例えば、トップエミッション型素子の場合、発光層にて発光した光がｐ型電極側から取り出されるので、発光層とｐ型電極との間に波長変換層を配置することができる。または、ｐ型電極より外側（素子の外側）に波長変換層を配置しても良い（この場合は、ＬＥＤ素子を包埋する樹脂に蛍光体を含有する）。或いは、ボトムエミッション型素子の場合、発光層にて発光した光が基板を介して取り出されるので、発光層と基板との間に波長変換層を配置することができる。また、発光層にて発光した光が基板を介して取り出される場合は、基板の半導体発光素子が設けられる面とは反対の面に波長変換層を配置することができる。この場合、ＬＥＤ素子を包埋する樹脂に蛍光体を含有する方法で波長変換層を配置しても良い。
例えば、発光層の発光波長が紫外線領域の発光エネルギーを多く含む場合は、前記波長変換層にピーク波長４１０ｎｍ〜４８３ｎｍの蛍光を発する青色蛍光体、ピーク波長４９０ｎｍ〜５５６ｎｍの蛍光を発する緑色蛍光体、およびピーク波長５８５ｎｍ〜７７０ｎｍの蛍光を発する赤色蛍光体を含有させることによって、照明用に適した白色の取出し光を得ることができる。また、発光層の発光波長が青色領域の発光エネルギーを多く含む場合は、前記波長変換層にピーク波長５７０ｎｍ〜５７８ｎｍの蛍光を発する黄色蛍光体を含有させることによって、照明用に適した白色の取出し光を得ることができる。
＜半導体発光素子の製造方法＞
本実施形態の半導体発光素子の製造方法は、本実施形態の発光素子用基板の製造方法により発光素子用基板を得る工程と、得られた発光素子用基板の凹凸構造が形成された面に、少なくとも発光層を含む半導体機能層を積層する工程を備える。
［半導体機能層積層工程］
半導体発光素子用基板に半導体機能層を積層する方法は、ＭＯＶＰＥ法（有機金属気相成長法）、ＭＢＥ法（分子線エピタキシ法）、ＨＶＰＥ法（ハイドライド気相成長法）などの公知のエピタキシャル成長方法を用いることができる。エピタキシャル成長法は、気相エピタキシャル成長法、液相エピタキシャル成長法、分子線エピタキシャル成長法などである。反応性スパッタ法は、化合物半導体層の構成元素からなるターゲットをスパッタし、ターゲットからスパッタされた粒子と気相中の不純物元素との反応によって半導体層の形成材料を生成する。ｎ型半導体層を形成する方法は、ｎ型不純物の添加されるエピタキシャル成長法や反応性スパッタ法であればよい。ｐ型半導体層を形成する方法は、ｐ型不純物の添加されるエピタキシャル成長法や反応性スパッタ法であればよい。
液相エピタキシャル成長法では、化合物半導体層の形成材料を含む過飽和溶液が、固相と液相との平衡状態を保ちながら、化合物半導体層の形成材料を半導体発光素子用基板の発光構造体形成面上に結晶として成長させる。気相エピタキシャル成長法では、原料ガスの流れる雰囲気が、化合物半導体層の形成材料を生成して、化合物半導体層の形成材料を発光構造体形成面上に結晶として成長させる。分子線エピタキシャル成長法では、化合物半導体層の構成元素からなる分子または原子のビームが、発光構造体形成面上を照射して、化合物半導体層の形成材料を発光構造体形成面上に結晶として成長させる。なかでも、Ｖ族原料としてＡｓＨ３やＰＨ３のような水素化物を用いるハライド気相成長法は、成長する化合物半導体層の厚さが大きい点にて好ましい。
III族原料としては、例えばトリメチルガリウム［（ＣＨ3 ）3 Ｇａ、以下ＴＭＧと記すことがある］、トリエチルガリウム［（Ｃ2 Ｈ5 ）3 Ｇａ、以下ＴＥＧと記すことがある］等の一般式Ｒ1 Ｒ2 Ｒ3 Ｇａ（ここで、Ｒ1 、Ｒ2 、Ｒ3 は、低級アルキル基を示す）で表されるトリアルキルガリウム、トリメチルアルミニウム［（ＣＨ3 ）3 Ａｌ、以下ＴＭＡと記すことがある］、トリエチルアルミニウム［（Ｃ2 Ｈ5 ）3 Ａｌ、以下ＴＥＡと記すことがある］、トリイソブチルアルミニウム［（ｉ−Ｃ4 Ｈ9 ）3 Ａｌ］等の一般式Ｒ1 Ｒ2 Ｒ3 Ａｌ（ここで、Ｒ1 、Ｒ2 、Ｒ3 は、低級アルキル基を示す。）で表されるトリアルキルアルミニウム、トリメチルアミンアラン［（ＣＨ3 ）3 Ｎ：ＡｌＨ3 ］、トリメチルインジウム［（ＣＨ3 ）3 Ｉｎ、以下ＴＭＩと記すことがある］、トリエチルインジウム［（Ｃ2 Ｈ5 ）3 Ｉｎ］等の一般式Ｒ1 Ｒ2 Ｒ3 Ｉｎ（ここで、Ｒ1 、Ｒ2 、Ｒ3 は、低級アルキル基を示す）で表されるトリアルキルインジウム、ジエチルインジウムクロライド［（Ｃ2 Ｈ5 ）2 ＩｎＣｌ］などのトリアルキルインジウムから１ないし２つのアルキル基をハロゲン原子に置換したもの、インジウムクロライド［ＩｎＣｌ3 ］など一般式ＩｎＸ3 （Ｘはハロゲン原子）で表されるハロゲン化インジウム等が挙げられる。これらは、単独で用いても混合して用いてもよい。
Ｖ族原料としては、例えばアンモニア、ヒドラジン、メチルヒドラジン、１，１−ジメチルヒドラジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミン、エチレンジアミンなどが挙げられる。これらは単独でまたは任意の組み合わせで混合して用いることができる。これらの原料のうち、アンモニアとヒドラジンは、分子中に炭素原子を含まないため、半導体中への炭素の汚染が少なく好適である。
ＭＯＶＰＥ法においては、成長時雰囲気ガス及び有機金属原料のキャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。
本実施形態によれば、基板の凹凸構造が適度なランダム性を持つ。そのため、充分な光取り出し効率が得られると共にカラーシフトや面内異方性が高くなる問題が防止された半導体発光素子を得ることができる。また、凸部と凸部の間が平坦面とされた基板上に半導体を積層するので、半導体層を平坦面上に安定して成長させることができる。したがって、半導体層の結晶欠陥を発生しくい。
［第２実施形態］
図６から図１３を参照して、本実施形態における半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法の一実施の形態を説明する。
［半導体発光素子用基板］
図６に示されるように、半導体発光素子用基板（以下、素子用基板２１１Ｂと示す）は、１つの側面である発光構造体形成面２１１Ｓを有している。半導体発光素子の製造工程にて、発光構造体形成面２１１Ｓには、発光構造体が形成される。
素子用基板２１１Ｂを形成する材料は、第１実施形態に記載されている基板の材料を用いることができる。発光構造体形成面２１１Ｓは、発光構造体に結晶性を与えることに適した結晶性を自身に有している。
発光構造体形成面２１１Ｓは、多数の微細な凹凸から構成される凹凸構造を有している。微細な凹凸は、発光構造体形成面２１１Ｓの広がる方向に沿って繰り返されている。発光構造体形成面２１１Ｓが有する凹凸構造は、多数の凸部２１２、多数のブリッジ部２１３、および、多数の平坦部２１４から構成されている。
多数の平坦部２１４の各々は、１つの結晶面に沿って広がる平面であり、１つの平面上に配置されている。素子用基板２１１Ｂの結晶系が六方晶系であるとき、平坦部２１４は、例えば、ｃ面、ｍ面、ａ面、ｒ面からなる群から選択される１つの面が連続する平面である。素子用基板２１１Ｂの結晶系が立方晶系であるとき、平坦部２１４は、例えば、（００１）面、（１１１面）、（１１０）面からなる群から選択される１つの面が連なる平面である。なお、平坦部２１４が有する結晶面は、上記指数面よりも高指数面であってもよく、発光構造体に結晶性を与えることに適した１つの結晶面であればよい。複数の平坦部２１４の各々が有する結晶面は、発光構造体形成面２１１Ｓの上で、半導体層が結晶性を有することを促す。
［突起１２］
多数の凸部２１２の各々は、その凸部２１２に接続する平坦部２１４から突き出しており、かつ、平坦部２１４に接続する基端から先端に向かって細くなっている形状を有している。複数の凸部２１２の各々は、半球形状を有している。
なお、凸部２１２の有する形状は、半球形状に限らず、円錐形状であってもよいし、角錐形状であってもよい。また、凸部２１２の頂点を通り、かつ、発光構造体形成面２１１Ｓと垂直な平面によって凸部２１２が切断された際に、その断面に現れる母線は、曲線であってもよい。凸部２１２の有する形状は、基端から先端に向かって細くなる多段形状であってもよし、さらには、先端から基端に向かう途中で一旦太くなる形状であってもよい。多数の凸部２１２の各々の有する形状は、互いに異なっていてもよい。
互いに隣り合う凸部２１２の間の間隔は、凸部２１２のピッチである。凸部２１２のピッチについては、第１実施形態と同様であってもよい。一側面として、ピッチの最頻値は、１００ｎｍ以上５μｍ以下であることが好ましい。凸部２１２のピッチが１００ｎｍ以上５μｍ以下であれば、発光構造体形成面２１１Ｓでの光の全反射が抑えられる程度に、発光構造体形成面２１１Ｓには、それに必要な配置および密度で凸部２１２が形成される。この際、凸部２１２と平坦部２１４のバランスは適宜設計される。また、凸部２１２のピッチの最頻値が５μｍ以下であれば、多数の凸部２１２が視認されることが十分に抑えられ、また、素子用基板２１１Ｂの厚さが不要に大きくなることが抑えられる。
こうしたピッチの最頻値は、第１実施形態に記載される最頻ピッチＰを求める方法により求めることができる。例えば、以下に示されるように、ＡＦＭイメージに基づく画像処理によって求められる。まず、発光構造体形成面２１１Ｓにて任意に選択された矩形領域に対して、ＡＦＭイメージが得られる。この際に、ＡＦＭイメージの得られる矩形領域にて、矩形領域の一辺の長さは、ピッチの最頻値の３０倍〜４０倍である。次に、フーリエ変換を用いたＡＦＭイメージの波形分離によって、ＡＦＭイメージに基づく高速フーリエ変換像が得られる。次いで、高速フーリエ変換像における０次ピークと１次ピークとの間の距離が求められ、その距離の逆数が、１つの矩形領域における凸部２１２のピッチとして取り扱われる。そして、互いに異なる２５カ所以上の矩形領域についてピッチが計測され、こうして得られた計測値の平均値が、凸部２１２のピッチの最頻値である。なお、矩形領域同士は、少なくとも１ｍｍ離れていることが好ましく、５ｍｍ〜１ｃｍ離れていることが、より好ましい。
多数の凸部２１２の各々における平坦部２１４からの高さは、第１実施形態と同様であってもよい。一側面として、多数の凸部２１２の各々における平坦部２１４からの高さは、５０ｎｍ以上３００ｎｍ以下であることが好ましい。複数の凸部２１２の高さが５０ｎｍ以上３００ｎｍ以下であれば、発光構造体形成面２１１Ｓでの光の全反射が抑えられやすい。凸部２１２の高さが５０ｎｍ以上３００ｎｍ以下であれば、発光構造体形成面２１１Ｓに形成される半導体層では、凸部２１２の形成に起因する成膜欠陥の発生が抑えられる。
こうした凸部２１２の高さの最頻値は、例えば、以下に示されるように、ＡＦＭイメージに基づく画像処理によって求められる。まず、発光構造体形成面２１１Ｓにて任意に選択される矩形領域に対して、ＡＦＭイメージが得られ、そのＡＦＭイメージから、凹凸構造の断面形状が得られる。次に、断面形状にて連続する５個以上の凸部２１２に対して、凸部２１２における頂点の高さと、その凸部２１２に接続する平坦部２１４の高さとの差が計測される。次いで、互いに異なる５カ所以上の矩形領域についても同様に凸部２１２の高さが計測され、合計で２５以上の凸部２１２の高さが計測される。なお、矩形領域同士は、少なくとも１ｍｍ離れていることが好ましく、５ｍｍ〜１ｃｍ離れていることが、より好ましい。そして、二次元のフーリエ変換像を用いた赤道方向プロファイルが作成され、その一次ピークの逆数から、凸部２１２における高さの最頻値は求められる。
［ブリッジ部２１３］
本実施形態においては、ブリッジ部を互いに隣り合う凸部２１２間を連結する形で構成できる。ブリッジ部を設けることにより後述する光学的効果や機械強度の効果を得ることができるが、ブリッジ部を設けない場合でも、マスク粒子の粒径縮小によって平坦部２１４の範囲が広がることで、後のＬＥＤ成膜工程におけるエピタキシャル成長を効果的に行うことが可能となる。
多数のブリッジ部２１３の各々は、ブリッジ部２１３に接続する平坦部２１４から突き出しており、かつ、互いに隣り合う凸部２１２の間を連結している。多数のブリッジ部２１３の各々の高さは、凸部２１２の高さよりも低く、かつ、半球形状を有する凸部２１２の中心同士を結ぶ突条形状を有している。なお、ブリッジ部２１３の有する形状は、直線形状に限らず、曲線形状であってもよいし、折線形状であってもよい。多数のブリッジ部２１３の各々の有する形状は、互いに異なっていてもよい。ブリッジ部２１３は、頂面２１３Ｔを含む。頂面２１３Ｔは平面を含んでいる。
ブリッジ部２１３の長手方向に沿った長さは、５０ｎｍ以上３００ｎｍ以下であることが好ましい。ブリッジ部２１３の長手方向に沿った長さが５０ｎｍ以上３００ｎｍ以下であれば、発光構造体形成面２１１Ｓでの光の全反射が抑えられやすい。ブリッジ部２１３の短手方向に沿った長さは、１０ｎｍ以上１００ｎｍ以下であることが好ましい。ブリッジ部２１３の短手方向に沿った長さが１０ｎｍ以上１００ｎｍ以下であれば、発光構造体形成面２１１Ｓでの光の全反射が抑えられやすい。また、発光構造体が有する膜ストレスに対して十分に耐えられる程度に、ブリッジ部２１３の機械的な強度が確保される。
図７に示されるように、発光構造体形成面２１１Ｓの平面視にて、複数の凸部２１２は、複数の凸部対ＴＰ２を有している。１つの凸部対ＴＰ２は、互いに隣り合う２つの凸部２１２から構成され、１つの凸部対ＴＰ２に含まれる２つの凸部２１２は、１つのブリッジ部２１３によって連結されている。発光構造体形成面２１１Ｓにて、１つの平坦部２１４は、３つの凸部対ＴＰ２によって囲まれている。
複数の凸部２１２は、複数の凸部群ＴＧ２を有している。１つの凸部群ＴＧ２は、６つの凸部対ＴＰ２から構成されている。１つの凸部群ＴＧ２では、６つの凸部対ＴＰ２における一方の凸部２１２が、互いに共通している。１つの凸部群ＴＧ２を構成する７つの凸部２１２は、六方充填構造を有している。凸部群ＴＧ２では、６つの凸部２１２が、六角形の有する６つの頂点に配置され、かつ、６つの凸部２１２によって囲まれる部分に、１つの凸部２１２が配置されている。すなわち、複数の凸部群ＴＧ２の各々では、中心となる１つの凸部２１２の周囲に、６つの凸部２１２が等配されている。そして、中心となる１つの凸部２１２から他の凸部２１２に向かって、６本のブリッジ部２１３が、放射状に延びている。１つの凸部群ＴＧ２において、６本のブリッジ部２１３の各々の高さは、ブリッジ部２１３によって連結されている凸部２１２の間の間隔が大きいほど、低くなる傾向がある。
発光構造体形成面２１１Ｓが、複数の凸部群ＴＧ２を有する構成であれば、凸部２１２による全反射の抑制効果が高められる。また、発光構造体形成面２１１Ｓに形成される発光構造体の膜ストレスが、１つの凸部２１２に集中することも抑えられる。そして、凸部２１２に必要とされる機械的な強度も抑えられる。
複数の凸部２１２は、複数の凸部団ＴＬ２を有している。複数の凸部団ＴＬ２の各々は、２以上の凸部群ＴＧ２から構成されている。複数の凸部団ＴＬ２の各々では、互いに異なる２つの凸部群ＴＧ２が、２つ以上の凸部２１２を互いに共有している。複数の凸部団ＴＬ２の各々では、凸部群ＴＧ２の並ぶ方向、１つの凸部団ＴＬ２の占める面積、１つの凸部団ＴＬ２の形状のいずれか１つ、好ましくはいずれか２つ、更に好ましくは全てが互いに異なっている。すなわち、発光構造体形成面２１１Ｓでは、複数の凸部団ＴＬ２の各々が、その大きさ、および、形状を含めてランダムに配置されている。１つの凸部団ＴＬ２において、複数のブリッジ部２１３の各々の高さは、ブリッジ部２１３によって連結されている凸部２１２の間の間隔が大きいほど、低いことが好ましい。
発光構造体形成面２１１Ｓが、複数の凸部団ＴＬ２を有する構成であれば、発光構造体形成面２１１Ｓに入る光の屈折が、発光構造体形成面２１１Ｓ内にて平均化される程度に、微細な凹凸構造は、適度なランダム性を有している。そのため、全反射の抑制効果が、発光構造体形成面２１１Ｓにて平均化される。これに加えて、１つの凸部対ＴＰ２ごとに、１つのブリッジ部２１３が形成されているため、全反射の抑制効果は、さらに高められる。また、こうした多数のブリッジ部２１３が形成される一方で、１つの平坦部２１４は、３つのブリッジ部２１３によって囲まれている。それゆえに、ブリッジ部２１３が１カ所に偏ることが抑えられ、平坦部２１４が１カ所で極端に少なくなることも抑えられる。結果として、発光構造体の結晶性が１カ所で極端に劣ることが抑えられ、かつ、発光構造体形成面２１１Ｓでの全反射が抑えられる。
なお、発光構造体形成面２１１Ｓは、複数の凸部団ＴＬ２の他に、孤立した凸部群ＴＧ２を有してもよいし、孤立した凸部２１２を有してもよい。また、複数の凸部団ＴＬ２の各々は、互いに同じ大きさを有していてもよいし、互いに同じ形状を有していてもよい。また、複数の凸部団ＴＬ２の各々は、凸部群ＴＧ２の並ぶ方向を互いに等しくしてもよく、互いに離れている構成であればよい。
図８に示されるように、平坦部２１４に対する凸部２１２の頂点の高さは、凸部高さＨＴ２である。また、平坦部２１４に対するブリッジ部２１３の頂面２１３Ｔの高さは、ブリッジ高さＨＢ２である。ブリッジ部を積極的に設ける場合は、ブリッジ高さＨＢ２は、凸部高さＨＴ２よりも低く、凸部高さＨＴ２の半分よりも低いことが好ましい。具体的には、ＨＢ２／ＨＴ２＝０．０１〜０．４０の範囲が好ましく、０．０５〜０．２０の範囲が更に好ましい。ブリッジ高さＨＢ２は、ブリッジ部２１３の延びる方向に沿って、ブリッジ部２１３の略全体にわたり一定であることが好ましい。
図９に示されるように、ブリッジ高さＨＢ２は、ブリッジ部２１３の延びる方向と交差する方向に沿って一定でもある。ブリッジ部２１３の頂面２１３Ｔは、平面を含む。平面は、ブリッジ部２１３の延びる方向に沿って延び、かつ、ブリッジ部２１３の延びる方向と交差する方向に沿っても連続している。ブリッジ部２１３の頂面２１３Ｔは、平坦部２１４と同じく、１つの結晶面に沿って延びる平面を含む。
素子用基板２１１Ｂの結晶系が六方晶系であるとき、ブリッジ部２１３の頂面２１３Ｔは、平坦部２１４と同じく、例えば、ｃ面、ｍ面、ａ面、ｒ面からなる群から選択される１つの面が連続する平面である。素子用基板２１１Ｂの結晶系が立方晶系であるとき、ブリッジ部２１３の頂面２１３Ｔは、これもまた、平坦部２１４と同じく、例えば、００１面、１１１面、１１０面からなる群から選択される１つの面が連なる平面である。
ブリッジ部２１３の頂面２１３Ｔが、上述の結晶面を有する構成であれば、平坦部２１４に加えて、ブリッジ部２１３の頂面２１３Ｔにおいても、半導体層が結晶性を有することが促される。それゆえに、平坦部２１４の一部が、ブリッジ部２１３として利用される構成であっても、これに起因して半導体層の結晶性が低下することが抑えられる。
［素子用基板２１１Ｂの製造方法］
半導体発光素子用基板の製造方法は、基板に複数の粒子を配列させる粒子配列工程と、前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程（単粒子膜Ｆ１のエッチング工程）と、前記粒子エッチング工程後の複数の粒子をエッチングマスクとして前記基板をドライエッチングし、前記基板の一方の面に凹凸構造を形成する基板エッチング工程（発光構造体形成面１１Ｓのエッチング工程）とを備える。以下、半導体発光素子用基板の製造方法に含まれる各工程を、処理の順に説明するが、粒子配列工程については、第１実施形態と同様の方法で行うことができるため、説明を省略する。
［単粒子膜Ｆ１のエッチング工程］
単粒子膜Ｆ１のエッチング工程は、基本的に第１実施形態と同様の方法で行うことができる。
一側面として、図１０に示されるように、単層の粒子Ｍ１から構成される単粒子膜Ｆ１は、発光構造体形成面２１１Ｓに形成される。単粒子膜Ｆ１は、直径Ｒ２１を有する粒子Ｍ１の六方充填構造を有している。１つの六方充填構造は、７つの粒子Ｍ１から構成されている。六方充填構造では、６つの粒子Ｍ１が、六角形の有する６つの頂点に配置され、かつ、６つの粒子Ｍ１によって囲まれる部分に、１つの粒子Ｍ１が充填されている。すなわち、１つの六方充填構造では、中心となる１つの粒子Ｍ１の周囲に、６つの粒子Ｍ１が等配されている。
六方充填構造は、三角形の有する３つの頂点に配置された３つの粒子Ｍ１を含んでいる。基板の法線方向から見た場合の３つの粒子Ｍ１によって囲まれる領域は、単粒子膜Ｆ１にて最小の隙間である。基板の法線方向から見た場合、発光構造体形成面２１１Ｓは、こうした最小の隙間を通して、外部に露出する第１の露出部Ｓ２１を有している。
図１１に示されるように、単粒子膜エッチング工程では、素子用基板２１１Ｂが実質的にエッチングされないエッチング条件で、単粒子膜Ｆ１を構成する粒子Ｍ１がエッチングされる。この際に、単粒子膜Ｆ１を構成する粒子Ｍ１の粒径は、選択的なエッチングによって直径Ｒ２２に縮小する。粒子Ｍ１が縮小したことにより、互いに隣り合う粒子Ｍ１の間には、新たな間隙が形成される。発光構造体形成面２１１Ｓは、こうした新たな隙間を通して、外部に露出する第２の露出部Ｓ２２を有している。即ち、第１の露出面Ｓ２１周辺に、新たに第２の露出面Ｓ２２が形成されることにより、第１の露出面Ｓ２１は連続した一つの露出面となる。なお、発光構造体形成面２１１Ｓは、実質的にエッチングされず、粒子Ｍ１の縮径前と同じ状態を保つ。
発光構造体形成面２１１Ｓが実質的にエッチングされないエッチング条件では、粒子Ｍ１のエッチング速度に対する発光構造体形成面２１１Ｓのエッチング速度の割合が、２５％以下であることが好ましい。粒子Ｍ１のエッチング速度に対する発光構造体形成面２１１Ｓのエッチング速度の割合は、１５％以下であることがより好ましく、特に１０％以下であることが好ましい。なお、このようなエッチング条件は、反応性エッチングに用いられるエッチングガスを適切に選択すればよい。例えば、素子用基板２１１Ｂがサファイアであり、粒子Ｍ１がシリカである場合には、ＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、ＮＦ３からなる群から選択される１種類以上のガスをエッチングガスとして用いればよい。
［発光構造体形成面２１１Ｓのエッチング工程］
図１２に示されるように、エッチング工程では、縮径された粒子Ｍ１をマスクとして発光構造体形成面２１１Ｓがエッチングされる。この際に、発光構造体形成面２１１Ｓにて、第１の露出部Ｓ２１は、互いに隣り合う３つの粒子Ｍ１に囲まれた隙間を通じて、エッチングガスのプラズマに曝される。発光構造体形成面２１１Ｓにて、第２の露出部Ｓ２２は、互いに隣り合う２つの粒子Ｍ１の間の隙間を通じて、エッチングガスのプラズマに曝される。そして、単粒子膜を構成する粒子Ｍ１もまた、エッチングガスのプラズマに曝される。
ここで、第１の露出部Ｓ２１と、この第１の露出部Ｓ２１周辺に位置する第２の露出部Ｓ２２を合わせた第１の領域２１４は、互いに隣り合う２つの粒子Ｍ１の間の隙間である第２の露出部Ｓ２２を足し合わせた第２の領域２１３よりも面積が大きい。よって、第１の領域２１４のエッチング速度は、第２の領域２１３のエッチング速度よりも大きい。それゆえに、発光構造体形成面２１１Ｓでは、第１の領域２１４のエッチングが、第２の領域２１３のエッチングよりも早く進行する。また、発光構造体形成面２１１Ｓでは、第２の領域２１３のエッチングが、粒子Ｍ１に覆われた部分のエッチングよりも早く進行する。そして、複数の第１の領域２１４のなかでは、第１の領域２１４の大きさが大きいほど、第１の領域２１４でのエッチング速度は大きくなる。また、複数の第２の領域２１３のなかでは、第２の領域２１３の大きさが大きいほど、第２の領域２１３でのエッチング速度は大きくなる。
結果として、発光構造体形成面２１１Ｓには、深く窪んだ部分として、第１の領域２１４に平坦部２１４が形成される。また、平坦部２１４よりも浅く窪んだ部分として、第２の領域２１３にブリッジ部２１３が形成される。そして、平坦部２１４、および、ブリッジ部２１３以外の部分として、半球形状を有する凸部２１２が形成される。複数のブリッジ部２１３のなかでは、ブリッジ部２１３によって連結される凸部２１２の間の間隔が大きいほど、ブリッジ部２１３の高さが低くなる。ブリッジ部を積極的に作製する場合、例えばシリカ粒子マスクとサファイア基板の組み合わせの場合、最頻ピッチが３．０μｍのとき、凸部２１２間の間隔が３００ｎｍ〜７００ｎｍとなり、その場合ブリッジの高さは１０〜３００ｎｍであり、また、最頻ピッチが４００ｎｍのとき、凸部２１２間の間隔が１０ｎｍ〜１００ｎｍとなり、その場合ブリッジの高さは５ｎｍ〜１００ｎｍである。その他、粒子マスクの材質と基材の材質の組み合わせ、およびガスの選択を含むドライエッチング条件によって凸部２１２間の間隔およびブリッジの高さは変わるため、上記数値は条件によって変動する。
なお、上述した単粒子膜Ｆ１のエッチング工程にて、第２の露出部Ｓ２２の大きさが変わると、それに続く発光構造体形成面２１１Ｓのエッチング工程では、最終的に形成されるブリッジ部２１３の高さが変わる。こうしたブリッジ部２１３の高さの変更方法には、単粒子膜Ｆ１のエッチング工程以外にも、発光構造体形成面２１１Ｓのエッチングで使用されるエッチングガスの変更が挙げられる。
例えば、単粒子膜Ｆ１のエッチング速度を上げ、かつ、素子用基板２１１Ｂのエッチング速度を下げるガスが、発光構造体形成面２１１Ｓのエッチング工程に用いられる。このとき、粒子Ｍ１のエッチング速度は、発光構造体形成面２１１Ｓに対してさらに遅くなり、第２の露出部Ｓ２２の広がる速度も、さらに遅くなる。結局は、第１の露出部Ｓ２２１におけるエッチングの進行度合いと、第２の露出部Ｓ２２におけるエッチングの進行度合いとの間に大きな差が生じ、結果として、ブリッジ部２１３の高さは高くなる。
これに対して、単粒子膜Ｆ１のエッチング速度を下げ、かつ、素子用基板２１１Ｂのエッチング速度を上げるガスが、発光構造体形成面２１１Ｓのエッチングガスに用いられる。このとき、粒子Ｍ１のエッチング速度は、発光構造体形成面２１１Ｓに対して近くなり、第２の露出部Ｓ２２の広がる速度は、さらに速くなる。結局は、第１の露出部Ｓ２２１におけるエッチングの進行度合いと、第２の露出部Ｓ２２におけるエッチングの進行度合いとの間の差は小さくなり、結果として、ブリッジ部２１３の高さは低くなる。なお、この際に用いるガスは１種類のガスから構成されてもよいし、２種類以上のガスから構成されてもよい。
さらに、上述した単粒子膜Ｆ１のエッチング工程にて、ブリッジ部２１３の高さの変更と、上述したエッチングガスの変更によるブリッジ部２１３の高さの変更とが組み合わされてもよい。
なお、ブリッジ部を積極的に作製しなくても（ブリッジ部の高さが実質ゼロに相当する場合でも）、前述のようにマスク粒径縮小によって凸部２１２間の間隔が広がる効果で、ＬＥＤ成膜工程に必要な平坦部の面積をより多く確保することができ、より効率的で結晶欠陥の少ないエピタキシャル結晶成長が可能となるため、結果としてこのような基板上に半導体層を成膜して作製した半導体発光素子の発光効率が向上するという恩恵が得られる。
凸部２１２のピッチは、互いに隣り合う粒子Ｍ１の間の間隔と同等であり、凸部２１２の配置もまた、粒子Ｍ１の配置と同様である。また、ブリッジ部２１３の配置は、互いに隣り合う粒子Ｍ１同士の中心を結ぶ線上であり、ブリッジ部２１３の形状は、互いに隣り合う粒子Ｍ１同士の中心を結ぶ線状である。そして、発光構造体形成面２１１Ｓのうち、単粒子膜の膜要素が積み重ねられた部分には、凸部団ＴＬ２が形成され、粒子Ｍ１の六方充填構造が積み重ねられた部分には、凸部群ＴＧ２が形成される。
エッチング工程では、発光構造体形成面２１１Ｓのエッチング速度が、粒子Ｍ１のエッチング速度よりも高いことが好ましい。粒子Ｍ１のエッチング速度に対する発光構造体形成面２１１Ｓのエッチング速度の割合は、２００％以上であることが好ましく、３００％以下であることがより好ましい。なお、このようなエッチング条件は、反応性エッチングに用いられるエッチングガスを適切に選択すればよい。例えば、素子用基板２１１Ｂがサファイアであり、粒子Ｍ１がシリカである場合、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＨＢｒ、ＨＩ、ＨＣｌからなる群から選択される１種類以上のガスをエッチングガスとして用いればよい。
［半導体発光素子］
図１３に示されるように、半導体発光素子２００は、素子用基板２１１Ｂを基材として有している。半導体発光素子２００は、素子用基板２１１Ｂの発光構造体形成面２１１Ｓに、発光構造体形成面２１１Ｓの凹凸構造を覆う発光構造体２２１を有している。発光構造体２２１は、複数の半導体層から構成される積層体を有し、電流の供給によってキャリアを再結合させて発光する。複数の半導体層の各々は、発光構造体形成面２１１Ｓから順に積み重ねられる。
半導体発光素子２００は、第１実施形態に記載の半導体発光素子と同様の構成を採用することが出来る。また、半導体発光素子２００は、第１実施形態に記載の方法で形成することができる。
本実施形態によれば、以下の効果が得られる。
（１）発光構造体形成面２１１Ｓによる全反射は、ブリッジ部２１３での幾何光学的効果（反射・屈折）によって抑えられる。それゆえに、発光構造体２２１が生成する光の取り出される効率が高められる。
（２）１つの凸部２１２に複数のブリッジ部２１３が連結しているため、１つの凸部２１２に１つのブリッジ部２１３が連結している構成と比べて、上記（１）に準じた効果がさらに高められる。
（３）凸部群ＴＧ２が六方充填構造を有し、六方充填構造を構成する凸部２１２の各々にブリッジ部２１３が連結しているため、上記（１）に準じた効果がさらに高められる。
（４）凸部２１２の配置がランダム性を有するため、発光構造体形成面２１１Ｓの面内において、上記（１）に準じた効果の均一性が高められる。
（５）ブリッジ部２１３の頂面２１３Ｔが結晶面であるため、凸部２１２の形成に起因して半導体層の成長が不足することが抑えられる。
（６）互いに隣り合う粒子Ｍ１の間の隙間が広げられるエッチングによって、ブリッジ部２１３を形成するための第２の露出部Ｓ２２が形成される。それゆえに、１つの単粒子膜Ｆ１は、凸部２１２、および、平坦部２１４を形成するためのマスクと、ブリッジ部２１３を形成するためのマスクとして機能する。結果として、凸部２１２を形成するためのマスクと、ブリッジ部２１３を形成するためのマスクとが各別に必要とされる方法に比べて、素子用基板２１１Ｂの製造に必要とされる工程数が少なくなる。
なお、本実施形態は、以下のように変更して実施することもできる。
単粒子膜Ｆ１は、発光構造体形成面２１１Ｓに移し取られる前に、第１の露出部Ｓ２２１を区画するための隙間と、第２の露出部Ｓ２２を形成するための隙間とを予め有していてもよい。このような構成であれば、単粒子膜Ｆ１を選択的にエッチングする工程が省かれる。
図１４の左側に示されるように、ブリッジ部２１３の頂面２１３Ｔは、ブリッジ部２１３の連結する方向と交差する方向から見て、平坦部２１４に向けて窪んだ凹曲面であってもよい。要は、ブリッジ部２１３は、凸部２１２の高さよりも低い高さを有して、互いに隣り合う凸部２１２の一部同士を連結する部分であればよい。
図１５の左側に示されるように、ブリッジ部２１３の頂面２１３Ｔは、ブリッジ部２１３の連結する方向と交差する方向から見て、平坦部２１４に向けて窪んだ凹曲面であって、かつ、図１５の右側に示されるように、ブリッジ部２１３の連続する方向から見て、平坦部２１４から突き出た凸曲面であってもよい。要するに、ブリッジ部２１３の頂面２１３Ｔは、結晶面でなくともよい。
平坦部２１４は、４つ以上の凸部対ＴＰ２によって囲まれてもよい。さらに、平坦部２１４は、凸部対ＴＰ２によって囲まれていなくともよい。例えば、ブリッジ部２１３の連結する方向と交差する方向にて、２つの平坦部２１４が、１つのブリッジ部２１３を挟む構造であってもよい。
互いに隣り合う凸部２１２の間の間隔が、互いに異なる凸部対ＴＰ２において、ブリッジ部２１３の高さは、互いに等しくてもよい。
本実施形態の半導体発光素子用基板は、半導体層を含む発光構造体が形成される発光構造体形成面を有し、前記発光構造体形成面は、１つの結晶面に沿って広がっている平坦部と、前記平坦部から突き出した２つの凸部と、前記平坦部から突き出した１つのブリッジ部と、を備え、前記平坦部から突き出している量は、前記凸部よりも前記ブリッジ部にて小さく、前記２つの凸部は、前記１つのブリッジ部によって連結されており、前記凸部の最頻ピッチが１００ｎｍ以上５μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０であってもよい。
本実施形態の半導体発光素子用基板は、半導体層を含む発光構造体が形成される発光構造体形成面を有し、前記発光構造体形成面は、１つの結晶面に沿って広がっている平坦部と、前記平坦部から突き出した２つの凸部と、前記平坦部から突き出した１つのブリッジ部と、を備え、前記平坦部から突き出している量は、前記凸部よりも前記ブリッジ部にて小さく、前記２つの凸部は、前記１つのブリッジ部によって連結されており、前記凸部の最頻ピッチが１００ｎｍ以上１μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０あってもよい。
本実施形態の半導体発光素子用基板は、半導体層を含む発光構造体が形成される発光構造体形成面を有し、前記発光構造体形成面は、１つの結晶面に沿って広がっている平坦部と、前記平坦部から突き出した２つの凸部と、前記平坦部から突き出した１つのブリッジ部と、を備え、前記平坦部から突き出している量は、前記凸部よりも前記ブリッジ部にて小さく、前記２つの凸部は、前記１つのブリッジ部によって連結されており、前記凸部の最頻ピッチが２００ｎｍ〜７００ｎｍであり、前記多数の凸部のアスペクト比が０．５〜１．０あってもよい。
本実施形態の半導体発光素子用基板は、半導体層を含む発光構造体が形成される発光構造体形成面を有し、前記発光構造体形成面は、１つの結晶面に沿って広がっている平坦部と、前記平坦部から突き出した２つの凸部と、前記平坦部から突き出した１つのブリッジ部と、を備え、前記平坦部から突き出している量は、前記凸部よりも前記ブリッジ部にて小さく、前記２つの凸部は、前記１つのブリッジ部によって連結されており、前記凸部の最頻ピッチが１００ｎｍ以上５μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０であり、ブリッジ部の長手方向に沿った長さは、５０ｎｍ以上３００ｎｍ以下であってもよい。
本実施形態の半導体発光素子用基板は、半導体層を含む発光構造体が形成される発光構造体形成面を有し、前記発光構造体形成面は、１つの結晶面に沿って広がっている平坦部と、前記平坦部から突き出した２つの凸部と、前記平坦部から突き出した１つのブリッジ部と、を備え、前記平坦部から突き出している量は、前記凸部よりも前記ブリッジ部にて小さく、前記２つの凸部は、前記１つのブリッジ部によって連結されており、前記凸部の最頻ピッチが１００ｎｍ以上５μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０であり、ブリッジ部の短手方向に沿った長さが１０ｎｍ以上１００ｎｍ以下であってもよい。
本実施形態の半導体発光素子用基板は、半導体層を含む発光構造体が形成される発光構造体形成面を有し、前記発光構造体形成面は、１つの結晶面に沿って広がっている平坦部と、前記平坦部から突き出した２つの凸部と、前記平坦部から突き出した１つのブリッジ部と、を備え、前記平坦部から突き出している量は、前記凸部よりも前記ブリッジ部にて小さく、前記２つの凸部は、前記１つのブリッジ部によって連結されており、前記凸部の最頻ピッチが１００ｎｍ以上５μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０であり、ブリッジ部高さは、凸部の高さの半分より低くてもよい。また、ブリッジ部高さは実質ゼロであってもよく、この場合は粒径縮小によって前記２つの凸部間距離が広くなるように調整し、エピタキシャル成長の起点となりうるサファイア結晶ｃ面の露出部を増やすことで、ＬＥＤ成膜工程において結晶転位密度の低い良質な成膜を行い、高効率のＬＥＤ発光素子を得ることに寄与する。
本実施形態の半導体発光素子用基板は、基板の一方の面に凹凸構造を有する半導体発光素子用基板であって、前記凹凸構造は、多数の凸部と各凸部の間の平坦面とを有し、かつ、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係で連続して整列しているエリアを複数備え、前記複数のエリアの面積、形状及び格子方位がランダムであり、前記多数の凸部のアスペクト比が０．５〜１．０であり、凸部の頂点を通り、前記基板に垂直な断面で見たときの平坦面ｆ１１〜ｆ１ｎの長さが、凸部ｃ１１〜ｃ１ｎのうちの隣り合う二つの凸部の頂点同士を結ぶ直線に対し、５％〜４０％であってもよい。
本実施形態の半導体発光素子用基板は、基板の一方の面に凹凸構造を有する半導体発光素子用基板であって、前記凹凸構造は、多数の凸部と各凸部の間の平坦面とを有し、かつ、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係で連続して整列しているエリアを複数備え、前記複数のエリアの面積、形状及び格子方位がランダムであり、前記多数の凸部のアスペクト比が０．５〜１．０であり、凸部の頂点を通り、前記基板に垂直な断面で見たときの平坦面ｆ１１〜ｆ１ｎの長さが、凸部ｃ１１〜ｃ１ｎのうちの隣り合う二つの凸部の頂点同士を結ぶ直線に対し、１５％〜２５％となってもよい。
［実施例１］
＜半導体発光素子の作成＞
直径２インチ、厚さ０．４２ｍｍのサファイア基板上に、φ３μｍのＳｉＯ２コロイダルシリカ粒子を特願２００８−５２２５０６に開示される単層コーティング法によって単層コートした。
具体的には、平均粒径が３．０２μｍのＳｉＯ2コロイダルシリカ粒子（粒径の変動係数＝０．８５％）の球形コロイダルシリカの３.０質量％水分散体（分散液）を用意した。
ついで、この分散液に濃度５０質量％の臭素化ヘキサデシルトリメチルアンモニウム（界面活性剤）を２．５ｍｍｏｌ／Ｌとなるように加え、３０分攪拌して、コロイダルシリカ粒子の表面に臭素化ヘキサデシルトリメチルアンモニウムを吸着させた。この際、臭素化ヘキサデシルトリメチルアンモニウムの質量がコロイダルシリカ粒子の質量の０．０４倍となるように分散液と臭素化ヘキサデシルトリメチルアンモニウムとを混合した。
ついで、この分散液に、この分散液の体積と同体積のクロロホルムを加え十分に攪拌して、疎水化されたコロイダルシリカを油相抽出した。
こうして得られた濃度１．５質量％の疎水化コロイダルシリカ分散液を、単粒子膜の表面圧を計測する表面圧力センサーと、単粒子膜を液面に沿う方向に圧縮する可動バリアとを備えた水槽（ＬＢトラフ装置）中の液面（下層水として水を使用、水温２５℃）に滴下速度０．０１ｍｌ／秒で滴下した。なお、水槽の下層水には、あらかじめ上記サファイア基板を浸漬しておいた。
滴下中より、超音波（出力１２０Ｗ、周波数１．５ＭＨｚ）を下層水中から水面に向けて照射して粒子が２次元的に最密充填するのを促しつつ、分散液の溶剤であるクロロホルムを揮発させ、単粒子膜を形成させた。
ついで、この単粒子膜を可動バリアにより拡散圧が１８ｍＮｍ−１になるまで圧縮し、サファイアウェハを５ｍｍ／分の速度で引き上げ、単粒子膜を基板の片面上に移し取り、コロイダルシリカからなる単粒子膜エッチングマスク付きのサファイアウェハを得た。
こうして得られたサファイアウェハ上のコロイダルシリカからなる単粒子膜エッチングマスクの粒径を縮小するドライエッチングを行った。具体的には、アンテナパワー１５００Ｗ、バイアス８０Ｗ、圧力５Ｐａの条件で、ＣＦ４ガスにて初期値の平均粒径が３．０２μｍのＳｉＯ２粒子を、処理後の平均粒径が２．８０μｍになるように縮小した。
続いて基材であるサファイアウェハを加工するドライエッチングを行った。具体的には、アンテナパワー１５００Ｗ、バイアス３００Ｗ、圧力１Ｐａ、エッチングチャンバー内の温度８０〜１１０℃の条件で、Ｃｌ２ガスにてＳｉＯ２マスク/サファイア基板をドライエッチング加工し、表１に示す最頻ピッチ３μｍ、構造高さ１．５μｍ、平坦部距離０．４μｍ、ブリッジ部に相当する部分の長さ０．４μｍ、ブリッジ部に相当する部分の高さ３ｎｍ以下（実質ブリッジ部は高さを持たないため、ブリッジ部は平坦である）で構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。
こうして得た得られた半導体発光素子用サファイア基板の凹凸構造面に、ｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子を完成した。各ＧａＮ系の半導体層は、一般に広く利用されるＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成した。ＭＯＣＶＤ法において、アンモニアガスとＩＩＩ族元素のトリメチルガリウム、トリメチルアンモニウム、トリメチルインジウムなどのアルキル化合物ガスを、７００℃〜１０００℃の温度環境でサファイア基板上に供給して熱分解反応させ、基板上で目的の結晶をエピタキシャル成長により成膜する。
ｎ型半導体層の構成としては、低温成長バッファ層としてＡｌ０．９Ｇａ０．１ Ｎを１５ｎｍ、アンドープＧａＮを４．５μｍ、ｎクラッド層としてＳｉドープＧａＮを３μｍ、アンドープＧａＮを２５０ｎｍを順次積層した。
活性層は再結合の確率を高くするためバンドギャップの狭い層を数層挟んで内部量子効率の向上を行う多重量子井戸を形成した。その構成としては、アンドープＩｎ０．１５Ｇａ０．８５Ｎ（量子井戸層）を４ｎｍ、ＳｉドープＧａＮ（バリア層）１０ｎｍの膜厚で交互に成膜し、アンドープＩｎ０．１５Ｇａ０．８５Ｎが９層、ＳｉドープＧａＮが１０層となるように積層した。
ｐ型半導体層としては、ＭｇドープＡｌＧａＮを１５ｎｍ、アンドープＧａＮを２００ｎｍ、ＭｇドープＧａＮを１５ｎｍ積層した。
ｎ電極を形成する領域において、最表層であるｐ型半導体層のＭｇドープＧａＮからｎ型半導体層のアンドープＧａＮまでをエッチング除去し、ＳｉドープのＧａＮ層を露出させた。この露出面にＡｌとＷからなるｎ電極を形成し、ｎ電極上にＰｔとＡｕからなるｎパッド電極を形成した。
ｐ型半導体層の表面全面にＮｉとＡｕからなるｐ電極を形成し、ｐ電極上にＡｕからなるｐパッド電極を形成した。
以上の操作でベアチップの状態の半導体素子（一つの素子のサイズが３００μｍ×３５０μｍ）を形成した。
［比較例１］
直径２インチ、厚さ０．４２ｍｍのサファイア基板上にフォトレジストを厚さ７５０ｎｍでスピンコートし、レーザーリソグラフィー法によりピッチ３μｍのマスクを描画したのち、ドライエッチングによる微細加工を行って、表１に示す最頻ピッチ３μｍ、構造高さ１．５μｍ、平坦部距離０．４μｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。
こうして得た得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
［実施例２］
平均粒径が３０５ｎｍのＳｉＯ2コロイダルシリカ粒子（粒径の変動係数＝３．４％）を用い、ｎ型半導体層のアンドープＧａＮを２．５μｍとする以外は、実施例１と同じ方法で粒子マスク法による微細加工を行い、表１に示す最頻ピッチ３００ｎｍ、構造高さ１５０ｎｍ、平坦部距離４０ｎｍ、ブリッジ部に相当する部分の長さ３０ｎｍ、ブリッジ部に相当する部分の高さ３ｎｍ以下（実質ブリッジ部は高さを持たないため、ブリッジ部は平坦である）で構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。
こうして得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
［比較例２］
直径２インチ、厚さ０．４２ｍｍのサファイア基板上にフォトレジストを厚さ１００ｎｍでスピンコートし、電子線リソグラフィー法によりピッチ３００ｎｍのマスクを描画したのち、ドライエッチングによる微細加工を行って、表１に示す最頻ピッチ３００ｎｍ、構造高さ１５０ｎｍ、平坦部距離４０ｎｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。
こうして得た得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
＜評価方法＞
各実施例、比較例で得られた半導体発光素子（樹脂包埋前のベアチップ）をベアチップのまま小型プローバー（ＥＳＳテック社製ｓｐ−０−２Ｌｓ）にマウントし、オープンプローブにて駆動電流２０−４０ｍＡで点灯させ、以下の評価を行った。結果を表１に示す。
［面内放射異方性］
Ｎｅｗｐｏｒｔ製ＰＲ５０ＣＣの回転ステージ上に半導体発光素子を取り付け点灯させた。回転ステージをＺ軸を中心として０．５°／ｓｅｃで３６０度回転させつつ、半導体発光素子の発光面から仰角３０度、距離１５０ｍｍの位置からＣＣＤカメラ（トプコン社製輝度計ＢＭ７Ａ）にて輝度を連続測定した。
縦軸を輝度、横軸を回転角度としたグラフに、測定結果をプロットして得た曲線と、０度〜３６０度の輝度平均値の直線を重ねて書き、以下の式より面内放射異方性を求めた。
面内放射異方性＝（曲線と直線で囲まれた面積の総和）／（平均値×３６０度）
面内放射異方性の数値が大きな半導体発光素子は、面内方向の放射に関して異方性が高く均等性が低い放射特性を示す。反対に、面内放射異方性の数値が小さな半導体発光素子は、面内方向の放射に関して異方性が低く均等性が高い放射特性を示す。
［外部量子効率］
光取り出し効率向上効果を確認するため、外部量子効率を、ｌａｂｓｐｈｅｒｅ社製スペクトラフレクト積分球とＣＤＳ−６００型分光器にて測定した。
Figure 2014030670

表１において、平坦部距離は、隣接する凸部の中心点の間に存在する平坦面の幅の平均値を示す。
表１に示すように、実施例１、実施例２では、低い面内放射異方性が確認された。一方、フォトリソグラフィー法で作製した比較例１、干渉露光法で作製した比較例２では、高い面内放射異方性が確認された。このことから、本発明によれば、従来法よりより簡便な方法で、充分な光取り出し効率と低い面内放射異方性が得られることが分かった。
［実施例３］
ＴＴＶが６．６６μｍ、ＷＡＲＰが１７．０６μｍ、｜ＢＯＷ｜が１１．９８μｍのサファイア基板を使用する以外は実施例１と同じ方法で粒子マスク法による微細加工を行い、表２に示す最頻ピッチ３μｍ、構造高さ１．５μｍ、平坦部距離０．４μｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。また基板中央部、外周部から各２０点のサンプリング位置を抽出し、凸部の形状を計測して変動係数Ｈ’を求めると、各々１．７７、２．１２の値が得られた。
こうして得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
［比較例３］
ＴＴＶが５．２４μｍ、ＷＡＲＰが１７．３１μｍ、｜ＢＯＷ｜が１１．０７μｍのサファイア基板を使用する以外は比較例１と同じ方法で、レーザーリソグラフィー法を使用しピッチ３μｍの円形マスク作製後、ドライエッチングによる微細加工を行い、表２に示す最頻ピッチ３μｍ、構造高さ１．５μｍ、平坦部距離０．４μｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。また基板中央部、外周部の凸部の変動係数Ｈ’は、各々４．８２、１０．４５の値が得られた。
こうして得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
［実施例４］
ＴＴＶが５．８９μｍ、ＷＡＲＰが１８．７８μｍ、｜ＢＯＷ｜が１１．０２μｍのサァイア基板を使用する以外は実施例２と同じ方法で粒子マスク法による微細加工を行い、表１に示す最頻ピッチ３００ｎｍ、構造高さ１５０ｎｍ、平坦部距離４０ｎｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。また基板中央部、外周部の凸部の変動係数Ｈ’は、各々２．５１、２．６８の値が得られた。
こうして得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
［比較例４］
ＴＴＶが５．５６μｍ、ＷＡＲＰが１８．５７μｍ、｜ＢＯＷ｜が１０．８５μｍのサァイア基板を使用する以外は比較例２と同じ方法で電子線リソグラフィー法によりピッチ３００ｎｍの円形マスクを描画したのち、ドライエッチングによる微細加工を行って、表１に示す最頻ピッチ３００ｎｍ、構造高さ１５０ｎｍ、平坦部距離４０ｎｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。また基板中央部、外周部の凸部の変動係数Ｈ’は、各々５．０９、１０．１３の値が得られた。
こうして得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
＜評価方法＞
各実施例、比較例で得られた半導体発光素子（樹脂包埋前のベアチップ）を基板中央部、外周部から各２０点抽出し、ベアチップのまま小型プローバー（ＥＳＳテック社製ｓｐ−０−２Ｌｓ）にマウントし、オープンプローブにて駆動電流２０−４０ｍＡで点灯させ、以下の評価を行った。結果を表２に示す。
［外部量子効率］
光取り出し効率向上効果を確認するため、外部量子効率を、ｌａｂｓｐｈｅｒｅ社製スペクトラフレクト積分球とＣＤＳ−６００型分光器にて測定した。
Figure 2014030670
表２において、凸部の変動係数Ｈ’が大きいほどサファイア基板上の凹凸構造の面内均一性が保たれていないことを示し、また標準偏差は各測定位置における光取り出し効率向上率のバラツキを示している。
表２に示すように、実施例３、実施例４では面内中央部、外周部ともに、変動係数Ｈ’、光取り出し効率向上率および光取り出し効率向上率の標準偏差がほぼ同一な値を示すため、サファイア基板上の凹凸構造の面内均一性が高いことが確認された。一方、フォトリソグラフィー法で作製した比較例３、干渉露光法で作製した比較例４では、面内中央部と外周部で上記の数値に大きな差があることが確認された。このことから、実施例３及び４によれば、ＴＴＶが５μｍ〜３０μｍ、ＷＡＲＰが１０μｍ〜５０μｍ、｜ＢＯＷ｜が１０μｍ〜５０μｍである平坦性の比較的低い基板を使用しても精度良く凹凸構造の面内均一性が保たれ、充分な光取り出し効率が得られることが分かった。
［実施例５］
平均粒径が１．０６μｍのＳｉＯ2コロイダルシリカ粒子（粒径の変動係数＝３．１％）を用い、ｎ型半導体層のアンドープＧａＮを４．０μｍとする以外は、実施例１と同じ方法で粒子マスク法による微細加工を行い、表１に示す最頻ピッチ１．０μｍ、構造高さ５１０ｎｍ、ブリッジ部の長さ２８０ｎｍ、ブリッジ部の高さ１０６ｎｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。
こうして得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
［比較例５］
直径２インチ、厚さ０．４２ｍｍのサファイア基板上にフォトレジストを厚さ３００ｎｍでスピンコートし、レーザーリソグラフィー法によりピッチ１μｍのマスクを描画したのち、ドライエッチングによる微細加工を行って、表３に示す最頻ピッチ１μｍ、構造高さ５００μｍ、平坦部距離２９０nｍで構成される凹凸構造を備える半導体発光素子用サファイア基板を得た。
こうして得た得られた半導体発光素子用サファイア基板の凹凸構造面に、実施例１と同じ構成のｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極およびｎ電極を形成して、半導体発光素子（一つの素子のサイズが３００μｍ×３５０μｍ）を完成した。
＜評価方法＞
各実施例、比較例で得られた半導体発光素子（樹脂包埋前のベアチップ）をベアチップのまま小型プローバー（ＥＳＳテック社製ｓｐ−０−２Ｌｓ）にマウントし、オープンプローブにて駆動電流２０−４０ｍＡで点灯させ、以下の評価を行った。結果を表３に示す。
［外部量子効率］
光取り出し効率向上効果を確認するため、外部量子効率を、ｌａｂｓｐｈｅｒｅ社製スペクトラフレクト積分球とＣＤＳ−６００型分光器にて測定した。
Figure 2014030670

表３に示すように、実施例５はブリッジ部が微細構造体に備わっているため、外部量子効率はブリッジ部のない比較例５に比べて約１０％高い。これは、実施例５においては、ＬＥＤ素子内部で導波モードとなって閉じ込められた光がブリッジ部があるため散乱して光取り出し面から取り出されたためと解釈される。一方、ブリッジ部のない比較例５においては、上記の光取り出し効果がないため、外部量子効率が劣る。
簡便な手法で、半導体層の結晶欠陥を発生させにくく、充分な光取り出し効率が得られると共にカラーシフトが防止された半導体発光素子用基板を提供する。
１１…半導体発光素子用基板、Ｃ１…エリア、ｃ１１…凸部、ｆ１１…平坦面、ｔ１１…中心点、 Ｓ１…基板、Ｍ１…粒子、Ｆ１…単粒子膜、Ｗ１…下層水、Ｖ１…水槽、Ｓ２１…第１の露出部、Ｓ２２…第２の露出部、ＴＰ２…凸部対、ＴＧ２…凸部群、ＴＬ２…凸部団、２１１Ｂ…素子用基板、２１１Ｓ…発光構造体形成面、２１２…凸部、２１３…ブリッジ部２１３Ｔ…頂面、２１４…平坦部、２２１…発光構造体。

Claims (25)

  1. 基板に下記式（１）で定義される配列のずれＤ（％）が１５％以下となるように、複数の粒子を単一層で配列させる粒子配列工程と、
    前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、
    前記粒子エッチング工程後の複数の粒子をエッチングマスクとして前記基板をドライエッチングし、前記基板の一方の面に凹凸構造を形成する基板エッチング工程を備えることを特徴とする半導体発光素子用基板の製造方法。
    Ｄ［％］＝｜Ｂ−Ａ｜×１００／Ａ・・・（１）
    但し、式（１）中、Ａは粒子の平均粒径、Ｂは粒子間の最頻ピッチである。また、｜Ｂ−Ａ｜はＡとＢとの差の絶対値を示す。
  2. 前記粒子配列工程が、水槽内の水の液面に水よりも比重が小さい溶剤中に粒子が分散した分散液を滴下する滴下工程と、前記溶剤を揮発させることにより前記粒子からなる単粒子膜を水の液面上に形成する単粒子膜形成工程と、前記単粒子膜を基板に移し取る移行工程とを有する請求項１に記載の半導体発光素子用基板の製造方法。
  3. 前記粒子間の最頻ピッチが５μｍ以下である請求項１または２に記載の半導体発光素子用基板の製造方法。
  4. 前記粒子間の最頻ピッチが１μｍ以下である請求項１または２に記載の半導体発光素子用基板の製造方法。
  5. 前記粒子間の最頻ピッチが２００ｎｍ〜７００ｎｍである請求項１または２に記載の半導体発光素子用基板の製造方法。
  6. 前記基板がサファイアであり、前記粒子がシリカであり、前記粒子エッチング工程が、エッチングガスとしてＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３からなる群から選択される少なくとも１種のガスを用いる工程であり、前記基板エッチング工程が、エッチングガスとしてＣｌ２、Ｂｒ２、ＢＣｌ３、ＳｉＣｌ４、ＨＢｒ、ＨＩ、ＨＣｌ、およびＡｒからなる群から選択される少なくとも１種のガスを用いる工程である請求項１〜５のいずれか一項に記載の半導体発光素子用基板の製造方法。
  7. 基板に複数の粒子を単一層で配列させる粒子配列工程と、
    前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、
    前記粒子エッチング工程後の複数の粒子をエッチングマスクとして前記基板をドライエッチングし、前記基板の一方の面に凹凸構造を形成する基板エッチング工程を備え、
    前記基板がサファイアであり、前記粒子がシリカであり、前記粒子エッチング工程が、エッチングガスとしてＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｏ２、およびＮＦ３からなる群から選択される少なくとも１種のガスを用いる工程であり、前記基板エッチング工程が、エッチングガスとしてＣｌ２、Ｂｒ２、ＢＣｌ３、ＳｉＣｌ４、ＨＢｒ、ＨＩ、ＨＣｌ、およびＡｒからなる群から選択される少なくとも１種のガスを用いる工程であることを特徴とする半導体発光素子用基板の製造方法。
  8. 前記粒子配列工程が、水槽内の水の液面に水よりも比重が小さい溶剤中に粒子が分散した分散液を滴下する滴下工程と、前記溶剤を揮発させることにより前記粒子からなる単粒子膜を水の液面上に形成する単粒子膜形成工程と、前記単粒子膜を基板に移し取る移行工程とを有する請求項７に記載の半導体発光素子用基板の製造方法。
  9. 前記基板のＡＳＴＭ Ｆ６５７で規定される最大厚み及び最小厚みの間の絶対差（ＴＴＶ）が５μｍ〜３０μｍ、ＡＳＴＭ Ｆ１３９０規定される基準面からのズレの最大値と最小値の差（ＷＡＲＰ）が１０μｍ〜５０μｍ、ＡＳＴＭ Ｆ５３４．３．１．２で規定される基板の中心部での基準面からの隔たりの絶対値（｜ＢＯＷ｜）が１０μｍ〜５０μｍである請求項１〜８のいずれか一項に記載の半導体発光素子用基板の製造方法。
  10. 基板の上面に複数の粒子を単一層で配列させて単粒子膜を形成する粒子配列工程と、
    前記粒子がエッチングされ、前記基板が実質的にエッチングされない条件で、前記配列した複数の粒子をドライエッチングして粒子間に間隙を設ける粒子エッチング工程と、
    前記単粒子膜をマスクにして前記上面をエッチングする基板エッチング工程と、を含み、
    前記基板エッチング工程では、
    前記粒子エッチング工程後に前記基板の上面において露出している領域に段差を形成する
    半導体発光素子用基板の製造方法。
  11. 前記粒子エッチング工程では、前記複数の粒子の各々を縮小する
    請求項１０に記載の半導体発光素子用基板の製造方法。
  12. 前記基板エッチング工程において、
    複数の粒子のうち、２つの粒子の間の隙間が大きいほど、前記段差が小さくなる
    請求項１０または１１に記載の半導体発光素子用基板の製造方法。
  13. 前記粒子配列工程では、前記複数の粒子をＬＢ法によって配列する
    請求項１２に記載の半導体発光素子用基板の製造方法。
  14. 請求項１０から１３のいずれか１つに記載の半導体発光素子用基板の製造方法によって半導体発光素子用基板を形成する工程と、
    前記半導体発光素子用基板にて前記段差が形成された前記上面に、半導体層を含む発光構造体を形成する工程と、を含む
    半導体発光素子の製造方法。
  15. 請求項１〜１４のいずれか一項に記載の製造方法により発光素子用基板を得る工程と、得られた発光素子用基板の凹凸構造が形成された面に、少なくとも発光層を含む半導体機能層を積層する工程を備える半導体発光素子の製造方法。
  16. 基板の一方の面に凹凸構造を有する半導体発光素子用基板であって、
    前記凹凸構造は、多数の凸部と各凸部の間の平坦面とを有し、
    かつ、隣接する７つの凸部の中心点が正六角形の６つの頂点と対角線の交点となる位置関係で連続して整列しているエリアを複数備え、
    前記複数のエリアの面積、形状及び格子方位がランダムである半導体発光素子用基板。
  17. 前記凹凸構造の最頻ピッチが１００ｎｍ以上５μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０である請求項１６に記載の半導体発光素子用基板。
  18. 前記凹凸構造の最頻ピッチが１００ｎｍ以上１μｍ以下であり、前記多数の凸部のアスペクト比が０．５〜１．０である請求項１６に記載の半導体発光素子用基板。
  19. 前記凹凸構造の最頻ピッチが２００ｎｍ〜７００ｎｍであり、前記多数の凸部のアスペクト比が０．５〜１．０である請求項１６に記載の半導体発光素子用基板。
  20. 前記凸部間を連結するブリッジ部を更に備える請求項１６から請求項１９のいずれか１項に記載の半導体発光素子用基板。
  21. 前記基板がサファイアである請求項１６〜２０のいずれか一項に記載の半導体発光素子用基板。
  22. 請求項１６〜２０のいずれか一項に記載の半導体発光素子用基板と、前記半導体発光素子用基板上に積層された半導体機能層を備え、前記半導体機能層は少なくとも発光層を含む半導体発光素子。
  23. 前記半導体機能層の光取出し側に、前記発光層から出射される発光を、前記発光の波長より長波長側に波長変換する波長変換層を備える請求項２２に記載の半導体発光素子。
  24. 前記波長変換層が、ピーク波長４１０ｎｍ〜４８３ｎｍの蛍光を発する青色蛍光体、ピーク波長４９０ｎｍ〜５５６ｎｍの蛍光を発する緑色蛍光体、およびピーク波長５８５ｎｍ〜７７０ｎｍの蛍光を発する赤色蛍光体を含有する請求項２３に記載の半導体発光素子。
  25. 前記波長変換層がピーク波長５７０ｎｍ〜５７８ｎｍの蛍光を発する黄色蛍光体を含有する請求項２４に記載の半導体発光素子。
JP2014531650A 2012-08-21 2013-08-21 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法 Active JP6036830B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012182302 2012-08-21
JP2012182302 2012-08-21
JP2013126025 2013-06-14
JP2013126025 2013-06-14
PCT/JP2013/072296 WO2014030670A1 (ja) 2012-08-21 2013-08-21 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2014030670A1 true JPWO2014030670A1 (ja) 2016-07-28
JP6036830B2 JP6036830B2 (ja) 2016-11-30

Family

ID=50149976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014531650A Active JP6036830B2 (ja) 2012-08-21 2013-08-21 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法

Country Status (7)

Country Link
US (3) US9515223B2 (ja)
EP (2) EP2922103B1 (ja)
JP (1) JP6036830B2 (ja)
KR (1) KR102019058B1 (ja)
CN (2) CN108389944B (ja)
TW (2) TWI599072B (ja)
WO (1) WO2014030670A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108876B4 (de) * 2013-08-16 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
US20170137328A1 (en) * 2014-06-18 2017-05-18 Osram Sylvania Inc. Method of making a ceramic wavelength converter assembly
US10073193B2 (en) * 2014-07-15 2018-09-11 Oji Holdings Corporation Optical element
JP6482120B2 (ja) * 2015-03-31 2019-03-13 デクセリアルズ株式会社 原盤の製造方法、光学体の製造方法、光学部材の製造方法、および表示装置の製造方法
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
CN108886075B (zh) * 2015-07-29 2021-07-13 日机装株式会社 发光元件的制造方法
US10276455B2 (en) * 2016-07-29 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measurement of semiconductor device fabrication tool implement
JP6558326B2 (ja) * 2016-08-23 2019-08-14 信越化学工業株式会社 ハーフトーン位相シフトマスクブランクの製造方法、ハーフトーン位相シフトマスクブランク、ハーフトーン位相シフトマスク及びフォトマスクブランク用薄膜形成装置
JP6772820B2 (ja) * 2016-12-22 2020-10-21 日亜化学工業株式会社 再生基板の製造方法及び発光素子の製造方法
US10395936B2 (en) 2017-04-24 2019-08-27 International Business Machines Corporation Wafer element with an adjusted print resolution assist feature
CN106941074B (zh) * 2017-04-27 2023-03-03 林文华 一种方形晶片加工装置及其工作方法
JP2019082594A (ja) * 2017-10-31 2019-05-30 ソニー株式会社 表示装置
WO2021193183A1 (ja) * 2020-03-24 2021-09-30 デンカ株式会社 蛍光体粒子、複合体、発光装置および自発光型ディスプレイ
CN112750928A (zh) * 2020-12-30 2021-05-04 广东中图半导体科技股份有限公司 桥链型图形化蓝宝石衬底、制备方法及led外延片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP2007223864A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd 酸窒化物、酸窒化物蛍光体及びその酸窒化物蛍光体を用いた発光装置
WO2008001670A1 (fr) * 2006-06-30 2008-01-03 Oji Paper Co., Ltd. Masque de gravure de film monoparticulaire et son procédé de production, procédé de production d'une structure fine avec un masque de gravure de film monoparticulaire et structure fine obtenue à l'aide du procédé de production
JP2009223154A (ja) * 2008-03-18 2009-10-01 Hoya Corp 基板上に規則的に二次元配置した構造体、及びその形成方法
JP2011146522A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 基板の加工方法
JP2011187787A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407695A (en) * 1981-12-31 1983-10-04 Exxon Research And Engineering Co. Natural lithographic fabrication of microstructures over large areas
JPS58120255A (ja) 1981-12-31 1983-07-18 エクソン・リサ−チ・アンド・エンジニアリング・カンパニ− 平版印刷マスクの製造方法
JP2713094B2 (ja) 1993-01-08 1998-02-16 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3538275B2 (ja) 1995-02-23 2004-06-14 日亜化学工業株式会社 窒化物半導体発光素子
EP0731490A3 (en) * 1995-03-02 1998-03-11 Ebara Corporation Ultra-fine microfabrication method using an energy beam
JPH0964419A (ja) 1995-08-28 1997-03-07 Sumitomo Chem Co Ltd ３−５族化合物半導体及び発光素子
US6051149A (en) * 1998-03-12 2000-04-18 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
US6143580A (en) * 1999-02-17 2000-11-07 Micron Technology, Inc. Methods of forming a mask pattern and methods of forming a field emitter tip mask
US6521541B2 (en) * 2000-08-23 2003-02-18 California Institute Of Technology Surface preparation of substances for continuous convective assembly of fine particles
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7005079B2 (en) * 2003-04-07 2006-02-28 Chungwha Picture Tubes, Ltd. Manufacturing method of light-guiding apparatus for using in backlight of liquid crystal display
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4068074B2 (ja) 2004-03-29 2008-03-26 株式会社東芝 凸凹パターンの形成方法および凸凹パターン形成用部材
US7924918B2 (en) 2004-11-29 2011-04-12 Ntt Docomo, Inc. Temporal prediction in video coding
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子
SG140481A1 (en) * 2006-08-22 2008-03-28 Agency Science Tech & Res A method for fabricating micro and nano structures
KR100966367B1 (ko) * 2007-06-15 2010-06-28 삼성엘이디 주식회사 반도체 발광소자 및 그의 제조방법
CN101420003B (zh) * 2007-10-24 2011-11-30 泰谷光电科技股份有限公司 发光二极管的制造方法
EP2211374A4 (en) 2007-11-16 2012-10-10 Ulvac Inc PROCESS FOR TREATING SUBSTRATE AND SUBSTRATE PROCESSED THEREBY
JP5157435B2 (ja) 2007-12-28 2013-03-06 王子ホールディングス株式会社 凹凸パターンシートの製造方法、及び光学シートの製造方法
US8946772B2 (en) * 2008-02-15 2015-02-03 Mitsubishi Chemical Corporation Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
JP5196403B2 (ja) * 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
TWI425643B (zh) * 2009-03-31 2014-02-01 Sony Corp 固態攝像裝置及其製造方法、攝像裝置和抗反射結構之製造方法
WO2010120778A2 (en) 2009-04-13 2010-10-21 Sinmat, Inc. Chemical mechanical fabrication (cmf) for forming tilted surface features
TWI394873B (zh) * 2009-04-27 2013-05-01 Aurotek Corp 具有週期結構之藍寶石基板之製造方法
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子
JP5723377B2 (ja) * 2009-11-09 2015-05-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体のためのエッチングプロセス
CN102754217B (zh) * 2009-11-17 2016-07-06 3M创新有限公司 吸光基材的织构化表面
US8318604B2 (en) * 2009-11-23 2012-11-27 The Board Of Trustees Of The Leland Stanford Junior University Substrate comprising a nanometer-scale projection array
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
CN102259832A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列的制备方法
TWI540756B (zh) * 2010-08-06 2016-07-01 Nichia Corp 藍寶石基板及半導體發光元件
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
CN102064257A (zh) * 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
CN102468392A (zh) * 2010-11-17 2012-05-23 晶发光电股份有限公司 具有网状结构的发光二极管
KR101340845B1 (ko) * 2011-01-13 2013-12-13 한국기계연구원 기능성 표면의 제조방법
WO2012176728A1 (ja) * 2011-06-23 2012-12-27 旭化成株式会社 微細パタン形成用積層体及び微細パタン形成用積層体の製造方法
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP2007223864A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd 酸窒化物、酸窒化物蛍光体及びその酸窒化物蛍光体を用いた発光装置
WO2008001670A1 (fr) * 2006-06-30 2008-01-03 Oji Paper Co., Ltd. Masque de gravure de film monoparticulaire et son procédé de production, procédé de production d'une structure fine avec un masque de gravure de film monoparticulaire et structure fine obtenue à l'aide du procédé de production
JP2009223154A (ja) * 2008-03-18 2009-10-01 Hoya Corp 基板上に規則的に二次元配置した構造体、及びその形成方法
JP2011146522A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 基板の加工方法
JP2011187787A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2014030670A1 (ja) 2014-02-27
TWI650879B (zh) 2019-02-11
US20150221824A1 (en) 2015-08-06
KR20150046032A (ko) 2015-04-29
EP2889922A4 (en) 2016-05-04
US20160197236A1 (en) 2016-07-07
TWI599072B (zh) 2017-09-11
CN104584243B (zh) 2018-12-25
EP2889922B1 (en) 2018-03-07
TW201735396A (zh) 2017-10-01
US9515223B2 (en) 2016-12-06
US9748441B2 (en) 2017-08-29
TW201414009A (zh) 2014-04-01
CN104584243A (zh) 2015-04-29
CN108389944A (zh) 2018-08-10
US20170309784A1 (en) 2017-10-26
CN108389944B (zh) 2021-04-02
EP2922103A1 (en) 2015-09-23
EP2922103B1 (en) 2017-04-05
EP2889922A1 (en) 2015-07-01
JP6036830B2 (ja) 2016-11-30
KR102019058B1 (ko) 2019-09-06

Similar Documents

Publication Publication Date Title
JP6036830B2 (ja) 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法
JP6750713B2 (ja) 半導体発光素子用基板、および、半導体発光素子
JP2007019318A (ja) 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP5130481B2 (ja) 透明材料付半導体発光素子
WO2014123193A1 (ja) 凹凸基板及び発光ダイオードの製造方法、並びに凹凸基板、発光ダイオード及び有機薄膜太陽電池
JP6638245B2 (ja) 半導体発光素子用基板、および、半導体発光素子
Tu et al. Regularly-patterned nanorod light-emitting diode arrays grown with metalorganic vapor-phase epitaxy
JP6206336B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP5114687B2 (ja) 半導体発光素子の製造方法
TWI698031B (zh) 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法
JP6256220B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
Yang et al. Optimization of GaN Nanorod Growth Conditions for Coalescence Overgrowth

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250