TWI650879B - 半導體發光元件用基板及半導體發光元件以及該等之製造方法 - Google Patents

半導體發光元件用基板及半導體發光元件以及該等之製造方法 Download PDF

Info

Publication number
TWI650879B
TWI650879B TW106123595A TW106123595A TWI650879B TW I650879 B TWI650879 B TW I650879B TW 106123595 A TW106123595 A TW 106123595A TW 106123595 A TW106123595 A TW 106123595A TW I650879 B TWI650879 B TW I650879B
Authority
TW
Taiwan
Prior art keywords
substrate
particles
particle
etching
light
Prior art date
Application number
TW106123595A
Other languages
English (en)
Other versions
TW201735396A (zh
Inventor
八田嘉久
篠塚啟
大紘太郎
尾田康仁
Original Assignee
日商王子控股股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商王子控股股份有限公司 filed Critical 日商王子控股股份有限公司
Publication of TW201735396A publication Critical patent/TW201735396A/zh
Application granted granted Critical
Publication of TWI650879B publication Critical patent/TWI650879B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285—Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

本發明之半導體發光元件之製造方法包括：粒子排列步驟，係使複數個粒子M以單層排列於基板S；粒子蝕刻步驟，係以粒子M被蝕刻且基板S實質上未被蝕刻之條件，對排列之複數個粒子M進行乾式蝕刻而於粒子M間設置間隙；以及基板蝕刻步驟，係將粒子蝕刻步驟後之複數個粒子M1 作為蝕刻掩膜對基板S進行乾式蝕刻，而於基板S之一面X形成凹凸構造。

Description

半導體發光元件用基板及半導體發光元件以及該等之製造方法
本發明係關於一種半導體發光元件用基板及半導體發光元件以及該等之製造方法。特別是關於一種適於III-V族氮化物半導體發光元件之半導體發光元件用基板、及使用有藉由上述方法而獲得之基板之半導體發光元件、以及該等之製造方法。 本案係基於2012年8月21日在日本申請之日本專利特願2012-182302號及2013年6月14日在日本申請之日本專利特願2013-126025號而主張優先權，並將其內容引用於此。
半導體發光元件係被用作紫外、藍色或綠色發光二極體元件、或者紫外、藍色或綠色雷射二極體元件。尤其是通用具有包含使用氮作為V族元素之III-V族氮化物半導體之發光層之III-V族氮化物半導體發光元件。 支持該發光構造體之半導體發光元件用基板係由藍寶石、碳化矽、或矽等形成，與構成發光構造體之半導體層等相比，通常具有較低之折射率。 III-V族氮化物半導體發光元件基本而言成為如下之構造：於藍寶石等基板上依序積層有n型半導體層、發光層、及p型半導體層，於n型半導體層形成有n型電極且於p型半導體層形成有p型電極。而且，於發光層發出之光係自p型電極側及/或基板側掠出。 發光構造體所生成之光之一部分係依照半導體發光元件用基板與發光構造體之間之折射率之差異，而於半導體發光元件用基板與發光構造體之間重複全反射。其結果，發光構造體所生成之光於發光構造體之內部衰減。 為了解決該問題，提出有各種方法：預先於基板形成凹凸構造後積層半導體層，藉此，利用上述凹凸狀基板之凹凸構造改變光之角度來抑制全反射，而使光掠出效率提高(專利文獻1～3、非專利文獻1)。 例如，於專利文獻1、2中提出有如下方法：使用光微影法於基板上形成掩膜圖案，藉由使用該掩膜圖案對上述基板進行乾式蝕刻而於基板上形成凹凸構造，其後於該凹凸構造上形成半導體層。 又，於專利文獻3中提出有如下方法：將配置於基板上之無機粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，藉此，於基板上形成凹凸構造，其後於該凹凸構造上形成半導體層。於專利文獻3中，作為於基板上配置無機粒子之較佳之方法，提出有如下方法：使用使無機粒子分散於水等介質中而成之漿料，使上述基板浸漬於上述漿料中或將上述漿料塗佈或噴霧於上述基板上後使漿料乾燥。又，為了形成良好之半導體層，無機粒子應以90%以下之被覆率配置於基板。 又，於非專利文獻1中，對形成於基板上之凹凸構造之間距與光掠出效率之提高效果之關係進行研究。而且，記載有如下內容：於1000 nm間距之凹凸構造中，幾乎無法獲得光掠出效率之提高效果，相對於此，藉由500 nm間距之凹凸構造，與平坦之基板之情形相比可獲得170%之光掠出效率。 再者，作為具有間距為1 μm以下之凹凸構造之微細構造體之製作方法，先前已知有電子束描畫法或干涉曝光法等。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2002-280611號公報 [專利文獻2]日本專利特開2003-318441號公報 [專利文獻3]日本專利特開2007-19318號公報 [非專利文獻] [非專利文獻1] Taku Shinagawa, Yuki Abe, Hiroyuki Matsumoto, BoCheng Li, Kazuma Murakami, Narihito Okada, Kazuyuki Tadatomo, Masato Kannaka, and Hideo Fujii, Light-emitting diodes fabricated on nanopatterned sapphire substrates by thermal lithography, 2010 WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim
[發明所欲解決之問題] 但是，根據專利文獻1、2之方法，光微影法之步驟增加，故而有成本增加之問題。又，半導體發光元件用基板所具有之微細之凹凸構造包括排列於發光構造體形成面之多個凸部。於微細之凹凸構造中凸部之數量越多且於微細之凹凸構造中凸部彼此之間隔越小，全反射之抑制效果越提昇。半導體發光元件用基板所具有之微細之凹凸構造係例如專利文獻1、2中所記載般，藉由發光構造體形成面之乾式蝕刻而形成，乾式蝕刻中所使用之掩膜係藉由光微影法而形成。此時，縮小掩膜之尺寸存在極限，故而凹凸構造之微細化亦自然有極限。如非專利文獻1所示，較理想為使凹凸構造之間距為1 μm以下，但就作為實用之光微影法之方法之雷射微影法而言，數μm間距為極限。因此，於專利文獻1、2之方法中，難以獲得充分之光掠出效率。 另一方面，因此，就提高發光構造體所生成之光之掠出之效率之方面而言，即便為上述微細之凹凸構造，亦依然留有改善之餘地。 又，有如下情況：因繞射光之影響而於半導體發光元件產生色移(color shift)、或放射強度根據觀察角度而不同(面內各向異性較高)之問題。 進而，若使用平坦性較低之基板，則有抗蝕劑於基板之凹部變厚之傾向，故而於蝕刻時直至掩膜消失為止所需之時間產生偏差，其結果，凹凸構造之高度或形狀產生差異，而無法獲得充分之光掠出效率。又，若將利用奈米壓印(nanoimprint)所形成之蝕刻掩膜應用於平坦性較低之基板上，則亦有非圖案(預定)部受到抗蝕劑殘膜污染之問題。 因此，於利用先前之光微影法之半導體發光元件用基板之製作中，必須使用平坦性較高之基板。但是，平坦性較高之基板、尤其是平坦性較高之藍寶石基板存在如下問題：必須具有高度之研磨技術方可獲得，故而非常高價。 又，根據電子束描畫法或干涉曝光，可製作凹凸之間距為1 μm以下之微細構造體，但是不適於如半導體發光元件用之基板般，2英吋～6英吋左右之大面積之基板之加工。 即，電子束描畫法係描畫速度較慢，1英吋之描畫需要約2週，對於大面積之基板之加工，非常花費成本與時間。又，難以將花費長時間對大面積進行描畫之期間之環境(電壓、振動、氣溫等)保持固定，故而難以製作均質之微細構造體。 又，於干涉曝光法中，於光源中使用高斯光束(Gaussian beam)，若曝光對象之面積變大，則於中央部與周邊部之精確曝光時間不同。又，不耐振動(地面或建築物之振動、控制之振動等)，若於曝光時間中稍微施加振動則像模糊而解像度降低。因此，難以大面積製作均質之微細構造體。 電子束描畫裝置或干涉曝光法中，所需之裝置為大規模且為高價之情況亦成為妨礙工業上實施之因素。 又，於專利文獻3之使用使無機粒子分散於水等介質中而成之漿料於基板上配置無機粒子之方法中，無機粒子容易重疊多層，而難以製成均勻之厚度之蝕刻掩膜。即便將無機粒子之使用量減少至被覆基板之90%以下之程度，亦難以避免局部之重疊。 進而，本發明者進行研究之結果可知：即便避免了局部之重疊，亦產生多個無機粒子彼此接觸之部位，該部分之基板係剖面被蝕刻成大致倒三角形狀。對於在基板上之半導體層之磊晶成長，必須於凹部存在平坦之底面。因此，於專利文獻3之方法中，有於半導體層產生結晶缺陷之擔憂。 本發明之一態樣係鑒於上述情況而完成者，其課題在於提供一種可獲得充分之光掠出效率並且可防止色移或面內各向異性變高之問題之半導體發光元件。 又，本發明之又一態樣之課題在於提供一種可形成結晶缺陷較少之半導體層且適於解決上述課題之半導體發光元件之製造之半導體發光元件用基板。 又，本發明之進而又一態樣之課題在於提供一種半導體發光元件用基板之製造方法，其可製造解決上述課題之半導體發光元件用基板，且亦可藉由簡單之方法以低成本且短時間形成間距為1 μm以下之凹凸構造。 又，本發明之進而又一態樣之課題在於提供一種半導體發光元件之製造方法，其藉由使用解決上述課題之半導體發光元件用基板之製造方法，而可製造解決上述課題之半導體發光元件。 [解決問題之技術手段] 為了達成上述之課題，本發明之若干態樣係採用以下之構成。 [1]一種半導體發光元件用基板之製造方法，其特徵在於包括：粒子排列步驟，係以由下述式(1)定義之排列之偏差D(%)成為15%以下之方式使複數個粒子以單層排列於基板； 粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及 基板蝕刻步驟，係將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造， D[%]＝|B－A|×100/A・・・(1) 其中，式(1)中，A為粒子之平均粒徑，B為粒子間之最頻間距，又，|B－A|係表示A與B之差之絕對值。 [2]如[1]之半導體發光元件用基板之製造方法，其中上述粒子排列步驟包括：滴加步驟，係對水槽內之水之液面滴加使粒子分散於比重小於水之溶劑中而成之分散液；單粒子膜形成步驟，係藉由使上述溶劑揮發而於水之液面上形成包含上述粒子之單粒子膜；以及移動步驟，係將上述單粒子膜移取至基板。 [3]如[1]或[2]之半導體發光元件用基板之製造方法，其中上述粒子間之最頻間距為5 μm以下。 [4]如[1]或[2]之半導體發光元件用基板之製造方法，其中上述粒子間之最頻間距為1 μm以下。 [5]如[1]或[2]之半導體發光元件用基板之製造方法，其中上述粒子間之最頻間距為200 nm～700 nm。 [6]如[1]至[5]中任一項之半導體發光元件用基板之製造方法，其中上述基板為藍寶石，上述粒子為二氧化矽，上述粒子蝕刻步驟係使用選自由CF4 、SF6 、CHF3 、C2 F6 、C3 F8 、CH2 F2 、O2 、及NF3 所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述基板蝕刻步驟係使用選自由Cl2 、Br2 、BCl3 、SiCl4 、HBr、HI、HCl、及Ar所組成之群中之至少1種氣體作為蝕刻氣體之步驟。 [7]一種半導體發光元件用基板之製造方法，其特徵在於包括： 粒子排列步驟，係使複數個粒子以單層排列於基板； 粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及 基板蝕刻步驟，係將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造；且 上述基板為藍寶石，上述粒子為二氧化矽，上述粒子蝕刻步驟係使用選自由CF4 、SF6 、CHF3 、C2 F6 、C3 F8 、CH2 F2 、O2 、及NF3 所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述基板蝕刻步驟係使用選自由Cl2 、Br2 、BCl3 、SiCl4 、HBr、HI、HCl、及Ar所組成之群中之至少1種氣體作為蝕刻氣體之步驟。 [8]如[7]之半導體發光元件用基板之製造方法，其中上述粒子排列步驟包括：滴加步驟，係對水槽內之水之液面滴加使粒子分散於比重小於水之溶劑中而成之分散液；單粒子膜形成步驟，係藉由使上述溶劑揮發而於水之液面上形成包含上述粒子之單粒子膜；以及移動步驟，係將上述單粒子膜移取至基板。 [9]如[1]至[8]中任一項之半導體發光元件用基板之製造方法，其中上述基板之由ASTM(American Society for Testing and Materials，美國材料試驗學會) F657規定之最大厚度及最小厚度之間之絕對差(TTV(Total Thickness Variation，總厚度變動))為5 μm～30 μm、由ASTM F1390規定之自基準面之偏移之最大值與最小值之差(WARP(翹曲度))為10 μm～50 μm、由ASTM F534.3.1.2規定之自基板之中心部之基準面之間隔之絕對值(|BOW(彎曲度)|)為10 μm～50 μm。 [10]一種半導體發光元件用基板之製造方法，其包含： 粒子排列步驟，係使複數個粒子以單層排列於基板之上表面而形成單粒子膜； 粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及 基板蝕刻步驟，係將上述單粒子膜作為掩膜對上述上表面進行蝕刻；且 於上述基板蝕刻步驟中， 於上述粒子蝕刻步驟後，於在上述基板之上表面露出之區域形成階差。 [11]如[10]之半導體發光元件用基板之製造方法，其中於上述粒子蝕刻步驟中，使上述複數個粒子之各者縮小。 [12]如[10]或[11]之半導體發光元件用基板之製造方法，其中於上述基板蝕刻步驟中， 複數個粒子中之2個粒子之間之間隙越大，上述階差越小。 [13]如[12]之半導體發光元件用基板之製造方法，其中於上述粒子排列步驟中，藉由LB(Langmuir-Blodgett，蘭慕爾-布羅吉)法排列上述複數個粒子。 [14]一種半導體發光元件之製造方法，其包含如下步驟： 藉由如[10]至13]中任一項之半導體發光元件用基板之製造方法而形成半導體發光元件用基板；以及 於上述半導體發光元件用基板之形成有上述階差之上述上表面形成包含半導體層之發光構造體。 [15]一種半導體發光元件之製造方法，其包括如下步驟：藉由如[1]至[14]中任一項之製造方法而獲得半導體發光元件用基板；以及於所獲得之半導體發光元件用基板之形成有凹凸構造之面，積層至少包含發光層之半導體功能層。 [16]一種半導體發光元件用基板，其係於基板之一面具有凹凸構造者， 上述凹凸構造包括多個凸部與各凸部之間之平坦面，且 包括複數個以鄰接之7個凸部之中心點成為正六邊形之6個頂點及對角線之交點之位置關係連續地整齊排列之區域， 上述複數個區域之面積、形狀及晶格方位為無規。 [17]如[16]之半導體發光元件用基板，其中上述凹凸構造之最頻間距為5 μm以下，上述多個凸部之縱橫比為0.5～1.0。 [18]如[16]之半導體發光元件用基板，其中上述凹凸構造之最頻間距為1 μm以下，上述多個凸部之縱橫比為0.5～1.0。 [19]如[16]之半導體發光元件用基板，其中上述凹凸構造之最頻間距為200 nm～700 nm，上述多個凸部之縱橫比為0.5～1.0。 [20]如[16]至[19]中任一項之半導體發光元件用基板，其進而包括將上述凸部間連結之橋接部。 [21]如[16]至[20]中任一項之半導體發光元件用基板，其中上述基板為藍寶石。 [22]一種半導體發光元件，其包括如[16]至[20]中任一項之半導體發光元件用基板、及積層於上述半導體發光元件用基板上之半導體功能層，上述半導體功能層至少包含發光層。 [23]如[22]之半導體發光元件，其於上述半導體功能層之光掠出側包括波長轉換層，該波長轉換層將自上述發光層出射之發光波長轉換為較上述發光之波長更靠長波長側。 [24]如[23]之半導體發光元件，其中上述波長轉換層含有發出峰波長410 nm～483 nm之螢光之藍色螢光體、發出峰波長490 nm～556 nm之螢光之綠色螢光體、及發出峰波長585 nm～770 nm之螢光之紅色螢光體。 [25]如[24]之半導體發光元件，其中上述波長轉換層含有發出峰波長570 nm～578 nm之螢光之黃色螢光體。 [發明之效果] 根據本發明之若干態樣，可提供一種能獲得充分之光掠出效率並且可防止色移或面內各向異性變高之問題之半導體發光元件。 又，根據本發明之若干態樣，可提供一種可形成結晶缺陷較少之半導體層且適於解決上述課題之半導體發光元件之製造之半導體發光元件用基板。 又，本發明之若干態樣可提供一種半導體發光元件用基板之製造方法，其可製造解決上述課題之半導體發光元件用基板，且亦可利用簡單之方法以低成本且短時間形成間距為1 μm以下之凹凸構造。 又，本發明之若干態樣可提供一種半導體發光元件之製造方法，其藉由使用解決上述課題之半導體發光元件用基板之製造方法，而可製造解決上述課題之半導體發光元件。
[第1實施形態] ＜半導體發光元件用基板＞ 使用圖1、2，對本發明之一實施形態之半導體發光元件用基板11進行說明。如圖1所示，半導體發光元件用基板11係於基板之一面具有凹凸構造。 基板表面之凹凸構造包括多個凸部c11～c1n。又，各凸部之間成為平坦面f11～f1n。 圖1中之t11～t1n係各凸部c11～c1n之中心點。基於AFM(Atomic Force Microscopy，原子力顯微鏡)之測定結果，與基準面平行地針對各凸部引出均為20 nm之複數條等高線，求出各等高線之重心點(由x座標與y座標決定之點)。該等各重心點之平均位置(由各x座標之平均與y座標之平均決定之位點)為上述凸部之中心點。 圖1中之m11～m1n係以AFM求出之鄰接之中心點之中點。又，平坦面f11～f1n係基於AFM之測定結果將該區域內之中點之表面高度與該區域內之任意之點之表面高度連結之直線之相對於AFM之基準面之斜度為±10°以下之區域。 於凹凸構造之最頻間距P為1 μm以下之情形時，各平坦面f11～f1n之周邊較佳為位於自各中點m1～mn起2 nm～300 nm之距離，更佳為位於5 nm～100 nm之距離。於凹凸構造之最頻間距P超過1 μm之情形時，各平坦面f11～f1n之周邊較佳為位於自各中點m11～m1n起100 nm～3000 nm之距離，更佳為位於200 nm～2000 nm。 只要各平坦面之周邊與各中點之距離為較佳之下限值以上，則容易確保充分之平坦面之面積，且容易使半導體層穩定地於基板上磊晶成長。又，只要各平坦面之周邊與各中點之距離為較佳之上限值以下，則容易以充分之密度形成凸部，且容易獲得光掠出效率提高之效果。 又，各平坦面f11～f1n係以成為如下所述之配置之方式形成凸部c11～c1n。以如下方式形成凸部c11～c1n，即：於通過凸部c11～c1n之頂點且與基板垂直之剖面、即圖1所示之剖面進行觀察時之平坦面f11～f1n之長度相對於將凸部c11～c1n中之相鄰之兩個凸部之頂點彼此連結之直線成為5%～40%、較佳為成為15%～25%。 作為凸部之形狀，可列舉圓錐、圓錐台、圓錐之斜面向外側凸出之竹筍狀或半球狀；圓錐台之斜面向外側凸出之形狀(將竹筍狀或半球狀之頂部切割之形狀)等。 凹凸構造之最頻間距P較佳為100 nm～5 μm、更佳為100 nm～1 μm、進而佳為200 nm～700 nm之範圍、特佳為300 nm～600 nm之範圍。只要最頻間距P為較佳之範圍內，則容易防止光之全反射。特別是，若最頻間距P為1 μm以下，則可更有效地提高藍～紫外光掠出效率。因此，作為進行GaN或InGaN等之成膜並使用於發光波長為藍～紫外之區域之半導體發光元件之基板之凹凸構造較佳。 具體而言，最頻間距P係以如下方式求出。 首先，於凹凸面中之無規選擇之區域中，將一邊為最頻間距P之30～40倍之正方形之區域中之與基板面平行之面設為AFM基準面，關於該上述正方形之區域，獲得AFM影像。例如，於最頻間距為300 nm左右之情形時，獲得9 μm×9 μm～12 μm×12 μm之區域之影像。而且，藉由傅立葉轉換將該影像波形分離，獲得FFT(Fast Fourier Transform)像(高速傅立葉轉換像)。繼而，求出FFT像之分佈中之自0次波峰至1次波峰為止之距離。如此求出之距離之倒數為該區域中之最頻間距P。對無規地選擇之合計25處以上之相同面積之區域同樣地進行此種處理，求出各區域中之最頻間距。如此獲得之25處以上之區域中之最頻間距P1 ～P25 之平均值為最頻間距P。再者，此時，各區域彼此較佳為相隔至少1 mm進行選擇，更佳為相隔5 mm～1 cm進行選擇。 凸部之最頻高度H較佳為於50 nm～5 μm之間進行調整。特別是於最頻間距P為1 μm以下之情形時，凸部之最頻高度H較佳為50 nm以上且1 μm以下，更佳為100 nm以上且700 nm以下。 若最頻高度H為較佳之範圍內，則可使其後進行成膜之氮化化合物之成膜缺陷減少，且進而可防止光之全反射，改善光掠出效率。 具體而言，凸部之最頻高度H係以如下方式求出。 首先，根據AFM影像，通過沿任意之方向與位置上之長度1 mm之線之凸部c11～c1n之頂點，獲得與基板垂直之剖面、即如圖1之剖面。選出該剖面之包含30個以上之凸部之任意之部分，關於其中所含之各凸部，求出其頂點之高度與和鄰接於該上述凸部之凸部之間之平坦部之最低位置之高度之差。將所獲得之值以有效位數2位捨入並設為各凸部之高度，且將其最頻值設為最頻高度H。 半導體發光元件用基板11係如圖2所示包括複數個區域C11 ～C1n 。 各區域C11 ～C1n 係以鄰接之7個凸部之中心點成為正六邊形之6個頂點及對角線之交點之位置關係連續地整齊排列之區域。再者，於圖2中，為方便起見，利用以各凸部之中心點為中心之圓u1表示各凸部之中心點之位置。圓u1係如圖1所示，相當於不僅包含各凸部亦包含其周邊之平坦面之區域。 於本實施形態中，鄰接之7個凸部之中心點成為正六邊形之6個頂點及對角線之交點之位置關係具體而言係指滿足以下之條件之關係。 首先，自1個中心點t11向鄰接之中心點t12之方向描畫長度與最頻間距P相等之長度之線段L1。繼而，自中心點t11相對於線段L1，向60°、120°、180°、240°、300°之各方向描畫與最頻間距P相等之長度之線段L2～L6。若鄰接於中心點t11之6個中心點處於自與中心點t11為相反側之各線段L1～L6之終點起各最頻間距P之15%以內之範圍，則存在該等7個中心點成為正六邊形之6個頂點及對角線之交點之位置關係。 各區域C11 ～C1n 之最頻面積Q(各區域面積之最頻值)較佳為以下之範圍。 於最頻間距P未達500 nm時，10 mm×10 mm之AFM影像測定範圍內之最頻面積Q較佳為0.026 μm2 ～6.5 mm2 。 於最頻間距P為500 nm以上且未達1 μm時，10 mm×10 mm之AFM影像測定範圍內之最頻面積Q較佳為0.65 μm2 ～26 mm2 。 於最頻間距P為1 μm以上時，50 mm×50 mm之AFM影像測定範圍內之最頻面積Q較佳為2.6 μm2 ～650 mm2 。 只要最頻面積Q為較佳之範圍內，則容易防止光之色移或面內各向異性變高之問題。 又，各區域C11 ～C1n 係如圖2所示，面積、形狀及晶格方位為無規。再者，此處所提及之區域C11 ～C1n 之晶格方位係指自基板之上表面觀察之情形時，將於同一區域內近接之凸部之頂點連結而獲得之基本平移向量(於三角晶格之情形時存在2個)之方向。 具體而言，面積之無規性之程度較佳為滿足以下之條件。 首先，描畫一個區域之邊界線所外接之最大面積之楕圓，以下述式(α)表示該楕圓。 X2 /a2 ＋Y2 /b2 ＝1・・・・・・(α) 於最頻間距P未達500 nm時，10 mm×10 mm之AFM影像測定範圍內之πab之標準偏差較佳為0.08 μm2 以上。 於最頻間距P為500 nm以上且未達1 μm時，10 mm×10 mm之AFM影像測定範圍內之πab之標準偏差較佳為1.95 μm2 以上。 於最頻間距P為1 μm以上時，50 mm×50 mm之AFM影像測定範圍內之πab之標準偏差為8.58 μm2 以上。 若πab之標準偏差為較佳之範圍內，則繞射光之平均化之效果優異。 又，具體而言，各區域C11 ～C1n 之形狀之無規性之程度較佳為上述式(α)中之a與b之比、a/b之標準偏差為0.1以上。 又，具體而言，各區域C11 ～C1n 之晶格方位之無規性較佳為滿足以下之條件。 首先，描畫將任意之區域(I)中之任意之鄰接之2個凸部之中心點連結之直線K0。其次，選擇鄰接於上述區域(I)之1個區域(II)，描畫將該區域(II)中之任意之凸部與鄰接於該凸部之6個凸部之中心點連結之6條直線K1～K6。於直線K1～K6相對於直線K0均為3度以上不同之角度之情形時，定義為區域(I)與區域(II)之晶格方位不同。 於鄰接於區域(I)之區域內之晶格方位與區域(I)之晶格方位不同之區域較佳為存在2個以上、較佳為存在3個以上、進而佳為存在5個以上。 半導體發光元件用基板11之凹凸構造係晶格方位於各區域C11 ～C1n 內一致，但宏觀而言成為如不一致之多晶構造般之配置。宏觀之晶格方位之無規性可利用FFT(高速傅立葉轉換)基波之最大值與最小值之比進行評估。FFT基波之最大值與最小值之比係獲取AFM像，求出其2維傅立葉轉換像，繪製自原點離開基波之波數之圓周，選出該圓周上之振幅最大之點與振幅最小之點，以其振幅之比之形式求出。此時之AFM像之獲取方法係與求出最頻間距P時之AFM像之獲取方法相同。 可認為FFT基波之最大值與最小值之比較大之凹凸構造係晶格方位一致且於將凹凸構造視為2維結晶之情形時單晶性較高之構造配置。相反，可認為FFT基波之最大值與最小值之比較小之凹凸構造係晶格方位不一致且於將凹凸構造視為2維結晶之情形為如多晶構造般之配置。 於半導體發光元件用基板11之凹凸構造具有上述較佳之範圍之FFT基波之最大值與最小值之比之情形時，不向特定之面內方向放射繞射光，而均勻地放射繞射光。因此，半導體發光元件之放射強度不會因觀察之角度而有所不同。換言之，可獲得面內放射各向異性較低之半導體發光元件。 又，亦可防止於半導體發光元件中產生色移。色移係根據觀察之角度而顏色有所不同之現象。例如，於藉由螢光體對光進行波長轉換後，於元件內光再次進行因半導體發光元件用基板11之凹凸構造而引起之繞射之情形(於上表面設置反射電極且藉由3原色螢光體將紫外光轉換成白色之底部發光型之白色LED(light emitting diode，發光二極體)等)時，繞射光與原本之光譜重疊，產生使特定之波長增強之結果。 若為具有上述較佳之範圍之FFT基波之最大值與最小值之比之凹凸構造，則可使繞射光之出射之角度不偏移，故而可抑制色移。 半導體發光元件用基板11之凹凸構造具有適當之無規性。因此，可獲得充分之光掠出效率並且可藉由使繞射光平均化而防止色移或面內各向異性變高之問題。又，由於將凸部與凸部之間設為平坦面，故而可使半導體層穩定地成長。 ＜半導體發光元件用基板之製造方法＞ 本實施形態之半導體發光元件用基板之製造方法包括：粒子排列步驟，使複數個粒子排列於基板；粒子蝕刻步驟，以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及基板蝕刻步驟，將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造。 以下，對本實施形態之半導體發光元件用基板之製造方法中所使用之基板(加工前基板)進行說明，依照圖3A～圖3D依序說明各步驟。再者，於圖3A～圖3D中，為方便說明，將粒子M與形成於基板S之凹凸極端地放大。 [基板] 作為基板之材質，可使用包含藍寶石、SiC、Si、MgAl2 O4 、LiTaO3 、LiNbO3 、ZrB2 、GaAs、GaP、GaN、AlN、AlGaN、InP、InSn、InAlGaN、或CrB2 等材料之板材。其中，就具有機械穩定性、熱穩定性、光學穩定性、化學穩定性、又具有光透過性之方面而言，較佳為藍寶石。 於本實施形態之半導體發光元件用基板之製造方法中，不僅可於平坦性較高之基板，亦可於平坦性較低之基板精度良好地形成所期望之凹凸構造。其原因在於：於本實施形態中所使用之單粒子膜係即便於基板上存在某種程度之凹凸亦可配合於該凹凸而製膜，故而即便為平坦性較低之基板亦可精度良好地以單層製作均勻之單粒子膜掩膜。 具體而言，即便使用如下之基板，亦可獲得滿足下式(3)之半導體發光元件用基板，上述基板係指：由ASTM F657規定之最大厚度及最小厚度之間之絕對差(TTV)為5 μm～30 μm、由ASTM F1390規定之自基準面之偏移之最大值與最小值之差(WARP)為10 μm～50 μm、由ASTM F534.3.1.2規定之自基板之中心部之基準面之間隔之絕對值(|BOW|)為10 μm～50 μm。 H'＝(2.5±0.5)P＾ (-0.4±0.1)±1.5・・・(3) 此處，H'為凹凸構造之高度之變動係數、P為根據本實施形態而形成於基板上之凹凸構造之最頻間距(μm)。 一般而言，變動係數H'係以如下方式求出。首先，以如上之方式求出最頻高度H，其次，於求出平均值μ＝ΣH/n(ΣH：資料量之總和、n＝資料量)、以及標準偏差σ=((Σ(H－μ)＾ 2)/n)＾ (1/2)後，求出變動係數H'＝σ/μ×100。又，最頻間距P之求法係如上所述。關於本實施形態，對各間距求出變動係數後，於縱軸獲取變動係數、於橫軸獲取間距，藉此獲得實驗式(3)。 若使半導體發光元件用基板之凹凸構造滿足式(3)，則可使其後進行成膜之氮化化合物之成膜缺陷減少，進而可防止光之全反射，而改善光掠出效率。作為使成膜缺陷減少之條件，較佳為變動係數H'為10%以下之條件，更佳為5%以下，進而佳為3%以下。於本實施形態中，發現即便使用TTV為5 μm～30 μm、WARP為10 μm～50 μm、|BOW|為10 μm～50 μm之範圍內之平坦性較低之基板，對於基板整個面式(3)亦始終成立。另一方面，根據利用先前方法即光微影法所得之半導體發光元件基板，亦根據用作掩膜之抗蝕劑之厚度，於基板整個面，於上述TTV、WARP、|BOW|之範圍內，難以使變動係數H'為10%以下。 [粒子排列步驟] 於粒子排列步驟中，如圖3A所示，使複數個粒子M1 於作為基板S1 之一面之平坦面X以單層排列。即，形成粒子M1 之單粒子膜。 粒子M1 較佳為無機粒子，但亦可根據條件而使用有機高分子材料等。若為無機粒子，則於粒子蝕刻步驟中能夠以基板M實質上未被蝕刻之條件容易地進行蝕刻。 作為無機粒子，例如可使用包含氧化物、氮化物、碳化物、硼化物、硫化物、硒化物及金屬等之化合物之粒子及金屬粒子等。作為有機粒子，可使用聚苯乙烯、PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)等熱塑性樹脂；及酚樹脂、環氧樹脂等熱硬化性樹脂等。 作為可用作氧化物者，可列舉二氧化矽、氧化鋁、氧化鋯、氧化鈦、氧化鈰、氧化鋅、氧化錫及釔鋁石榴石(YAG(Yttrium Aluminum Garnet))等，進而，亦可使用由其他元素部分取代該等之構成元素而成者。 作為可用作氮化物者，可列舉氮化矽、氮化鋁、氮化硼等，進而，亦可使用由其他元素部分取代該等之構成元素而成者。 例如亦可使用包含矽、鋁、氧及氮之賽隆等化合物。 作為可用作碳化物者，可列舉SiC、碳化硼、金剛石、石墨、富勒烯類等，進而，亦可使用由其他元素部分取代該等之構成元素而成者。 作為可用作硼化物者，可列舉ZrB2 、CrB2 等，進而，亦可使用由其他元素部分取代該等之構成元素而成者。 作為可用作硫化物者，可列舉硫化鋅、硫化鈣、硫化鎘、硫化鍶等，進而，亦可使用由其他元素部分取代該等之構成元素而成者。 作為可用作硒化物者，可列舉硒化鋅、硒化鎘等，進而，亦可使用由其他元素部分取代該等之構成元素而成者。 作為可用作金屬者，可使用包含選自由Si、Ni、W、Ta、Cr、Ti、Mg、Ca、Al、Au、Ag及Zn所組成之群中之1種以上之金屬的粒子。 上述之無機粒子可分別單獨地使用作粒子M1 ，除此以外，亦可使用將該等無機粒子混合而成者作為粒子M。又，亦可將如以氧化物被覆包含氮化物之無機粒子般之被覆粒子用作粒子M1 。進而，亦可將於上述無機粒子中導入有鈰或銪等活化劑之螢光體粒子使用作粒子M1 。 又，粒子M1 亦可為包含相互不同之材料之2種以上之粒子之混合物。又，粒子M1 亦可為包含相互不同之材料之積層體，例如包含無機氮化物之無機粒子亦可為由無機氧化物被覆之粒子。 於構成上述無機粒子之化合物之中，就形狀穩定性之方面而言較佳為氧化物，其中更佳為二氧化矽。 於粒子排列步驟中，以由下述式(1)定義之排列之偏差D(%)成為15%以下之方式，使複數個粒子M1 以單層排列於基板S1 。 D[%]＝|B－A|×100/A・・・(1) 其中，式(1)中，A為粒子M1 之平均粒徑、B為粒子M1 間之最頻間距。又，|B－A|係表示A與B之差之絕對值。 偏差D較佳為0.5%以上且15%以下，更佳為1.0%以上且10%以下，進而佳為1.0%～3.0%。 此處，所謂粒子M1 之平均粒徑A係指構成單粒子膜之粒子M1 之平均一次粒徑，可藉由常法根據使高斯曲線擬合利用粒子動態光散射法而求出之粒度分佈所獲得之波峰來求出。 另一方面，所謂粒子M間之間距係指片材面方向上之相鄰之2個粒子M1 之頂點與頂點之距離，所謂粒子M1 間之最頻間距B係指該等之最頻值。再者，若粒子M1 為球形且無間隙地接觸，則相鄰之粒子M1 之頂點與頂點之距離係與相鄰之粒子M1 之中心與中心之距離相等。 本實施形態之半導體發光元件用基板之凹凸構造之間距係成為反映粒子M1 間之間距者，較佳之粒子M1 間之最頻間距B係與本實施形態之半導體發光元件用基板之凹凸構造中之較佳之最頻間距P相同。即，粒子M1 間之最頻間距B較佳為100 nm～5 μm，更佳為100 nm～1 μm，進而佳為200 nm～700 nm之範圍，特佳為300 nm～600 nm之範圍。 具體而言，粒子M1 間之最頻間距B係以如下方式求出。 首先，於單粒子膜中之隨機選擇之區域中，針對一邊為粒子M1 間之最頻間距B之30倍～40倍之與片材面平行之正方形之區域，獲得AFM影像。例如於使用粒徑300 nm之粒子M1 之單粒子膜之情形時，獲得9 μm×9 μm～12 μm×12 μm之區域之影像。而且，藉由傅立葉轉換而將該影像波形分離，獲得FFT像(高速傅立葉轉換像)。繼而，求出FFT像之分佈中之自0次波峰至1次波峰為止之距離。如此求出之距離之倒數為該區域中之最頻間距B1 。對隨機地選擇之合計25處以上之相同面積之區域同樣地進行此種處理，求出各區域中之最頻間距B1 ～B25 。如此獲得之25處以上之區域中之最頻間距B1 ～B25 之平均值為式(1)中之最頻間距B。再者，此時，各區域彼此較佳為相隔至少1 mm進行選擇，更佳為相隔5 mm～1 cm進行選擇。 又，此時，亦可根據FFT像之分佈中之1次波峰之面積，針對各影像評估其中之粒子M間之間距之差異。 該排列之偏差D係表示粒子M1 之最密填充之程度之指標。即，粒子之排列之偏差D較小意味最密填充之程度較高，得以控制粒子之間隔，且其排列之精度較高。 為了使排列之偏差D(%)為15%以下，粒子M1 之粒徑之變動係數(將標準偏差除以平均值所得之值)較佳為20%以下，更佳為10%以下，進而佳為5%以下。 如下所述，根據本實施形態設置於基板S1 之凹凸構造之間距(凸部之中心點之間距)成為與粒子M1 間之最頻間距B相等。若排列之偏差D(%)較小，則凹凸構造之間距係成為與粒子M1 之平均粒徑A大致相等，故而藉由適當地選擇粒子M1 之平均粒徑A，可精度良好地形成所期望之間距之凹凸構造。 又，於將相對於凸部c11～c1n之底面之最頻尺寸R之最頻高度H設為縱橫比之情形時，凸部c11～c1n之縱橫比為0.5～1.0。所謂凸部c11～c1n之底面係指由平坦面f1n與凸部c1n之邊界包圍之面。凸部c11～c1n之底面之尺寸R11～R1n係於通過中心點t1n之直線上，與平坦面f1n和凸部c1n之邊界交叉之兩個點之距離。最頻尺寸R能夠以如下之方式算出。 首先，根據AFM影像，選出包含30個以上之凸部c1n之任意之部分，關於其中所含之各c1n，利用上述方法求出凸部之底面之尺寸，將所獲得之值以有效位數2位捨入，並設為各凸部c1n之底面直徑R11～R1n，將其最頻值設為最頻尺寸R。 藉由將凸部c11～c1n之縱橫比設為0.5～1.0，而不易使光封入於凸部c11～c1n間，光掠出效率提高。 [利用LB法之粒子排列步驟] 粒子排列步驟較佳為藉由利用所謂LB法(蘭慕爾-布羅吉法)之想法之方法而進行。 具體而言，較佳為藉由包括如下步驟之方法進行粒子排列步驟，上述步驟係指：滴加步驟，對水槽內之水之液面滴加使粒子分散於比重小於水之溶劑中而成之分散液；單粒子膜形成步驟，藉由使溶劑揮發而形成包含粒子之單粒子膜；以及移動步驟，將單粒子膜移取至基板。 該方法兼具單層化之精度、操作之簡單性、應對大面積化、再現性等。例如與Nature, Vol.361, 7 January, 26(1993)等中所記載之液體薄膜法或日本專利特開昭58-120255號公報等中所記載之所謂粒子吸附法相比非常優異，且亦可應對工業生產水平。 關於利用LB法之粒子排列步驟，以下具體地進行說明。 (滴加步驟及單粒子膜形成步驟) 首先，於比重小於水之溶劑中添加粒子M1 而製備分散液。另一方面，準備水槽(槽(trough))，於該水槽中加入用以使粒子M1 於其液面上展開之水(以下亦有稱為下層水之情形)。 粒子M1 較佳為表面為疏水性。又，作為溶劑亦較佳為選擇疏水性者。藉由將疏水性之粒子M1 及溶劑與下層水組合，如下所述，粒子M1 進行自組化而形成2維地最密填充之單粒子膜。 又，溶劑具有較高之揮發性亦較為重要。作為揮發性較高且疏水性之溶劑，可列舉包含氯仿、甲醇、乙醇、異丙醇、丙酮、甲基乙基酮、二乙基酮、甲苯、己烷、環己烷、乙酸乙酯、及乙酸丁酯等中之1種以上之揮發性有機溶劑。 於粒子M1 為無機粒子之情形時，通常其表面為親水性，故而較佳為利用疏水化劑使其疏水化而使用。作為疏水化劑，例如可使用界面活性劑、金屬烷氧基矽烷等。 粒子M1 之疏水化可使用與日本專利特開2009-162831號公報中所記載之疏水化劑相同之界面活性劑、金屬烷氧基矽烷等，以相同之方法進行。 又，為了進一步提高所形成之單粒子膜之精度，較佳為利用薄膜過濾器等對滴加於液面之前之分散液進行精密過濾，將存在於分散液中之凝聚粒子(包含複數個1次粒子之2次粒子)去除。若如此預先進行精密過濾，則不易產生局部地成為2層以上之部位、或不存在粒子之缺陷部位，可容易獲得精度較高之單粒子膜。 於詳細情況在下文進行敍述之移動步驟中，若使用包括對單粒子膜之表面壓進行測量之表面壓力感測器、及將單粒子膜向液面方向壓縮之可動隔板之LB槽裝置，則可基於表面壓之差在某種程度上檢測出所形成之單粒子膜之缺陷部位。 但是，數μm～數十μm左右之大小之缺陷部位難以以表面壓之差之形式檢測出。若預先進行精密過濾，則不易產生數μm～數十μm左右之大小之缺陷，容易獲得高精度之單粒子膜。 將以上所說明之分散液滴加至下層水之液面(滴加步驟)。於是，作為分散介質之溶劑揮發，並且粒子M1 於下層水之液面上以單層展開，可形成2維地最密填充而成之單粒子膜(單粒子膜形成步驟)。 滴加至下層水之分散液之粒子濃度較佳為設為1質量%～10質量%。又，較佳為將滴加速度設為0.001 ml/秒～0.01 ml/秒。若分散液中之粒子M1 之濃度或滴加量為此種範圍，則得以抑制粒子局部地凝聚成叢集狀而成為2層以上、產生不存在粒子之缺陷部位、粒子間之間距變寬等之傾向。因此，可更容易獲得各粒子以高精度2維地最密填充而成之單粒子膜。 於單粒子膜形成步驟中，藉由粒子M1 之自組化而形成單粒子膜。其原理係如下所述：若粒子集結，則因存在於該粒子間之分散介質而作用有表面張力，其結果，粒子M1 彼此並非無規地存在，而自動地形成2維之最密填充構造。利用此種表面張力而進行之最密填充係若作其他表達則亦可稱為利用橫方向之毛細管力之排列化。 特別是，若例如膠體氧化矽般為球形且粒徑之均一性亦較高之粒子M1 於浮於水面上之狀態下3個聚集並接觸，則表面張力以使粒子群之吃水線之合計長度最小之方式作用。其結果，如圖4所示，3個粒子M1 係藉由以圖中T1 所示之正三角形為基本之配置而穩定化。 單粒子膜形成步驟較佳為於超音波照射條件下實施。若自下層水向水面照射超音波並使分散液之溶劑揮發，則可促進粒子M之最密填充，且可獲得各粒子M1 以更高精度2維地最密填充而成之單粒子膜。此時，超音波之輸出較佳為1 W～1200 W，更佳為50 W～600 W。 又，超音波之頻率並無特別限制，例如較佳為28 kHz～5 MHz，更佳為700 kHz～2 MHz。若振動數過高，則水分子之能量吸收開始，而引起水蒸氣或水滴自水面升起之現象，故而不佳。另一方面，若振動數過低，則下層水中之空泡(cavitation)半徑變大，於水中產生氣泡並向水面浮出。若此種氣泡集聚於單粒子膜下，則水面之平坦性消失，故而不良。 藉由超音波照射而於水面產生駐波(standing wave)。若任一種頻率輸出均過高，或根據超音波振動子與發送機之調整條件而水面之波高變得過高，則單粒子膜受到水面波破壞，故而必須注意。 若注意以上之情況而適當地設定超音波之頻率及輸出，則可不破壞正在形成之單粒子膜而有效地促進粒子之最密填充。為了進行有效之超音波照射，較佳為以根據粒子之粒徑而計算出之固有振動數為標準。但是，若成為粒徑例如為100 nm以下等較小之粒子，則固有振動數變得非常高，故而難以提供依照計算結果之超音波振動。此種情形時，若假定提供與自粒子二聚物至二十聚物程度為止之質量對應之固有振動並進行計算，則可使所需之振動數降低至現實之範圍為止。即便於提供與粒子之聚集體之固有振動數對應之超音波振動之情形時，亦發現粒子之填充率提高效果。超音波之照射時間係只要對於完成粒子之再排列充分便可，根據粒徑、超音波之頻率、水溫等而變化所需時間。但是，於通常之製成條件下較佳為進行10秒～60分鐘，更佳為3分鐘～30分鐘。 藉由超音波照射所獲得之優點係除粒子之最密填充化(使無規排列6方最密化)以外，亦有如下效果：將容易於奈米粒子之分散液製備時產生之粒子之軟凝聚體破壞；亦於某種程度上將發生一次之點缺陷、線缺陷、或結晶轉變等修復。 (移動步驟) 繼而，將藉由單粒子膜形成步驟而形成於液面上之單粒子膜保持單層狀態移取至基板S1 (移動步驟)。 將單粒子膜移取至基板S1 之具體之方法並無特別限制，例如有如下方法等，即：使疏水性之基板S1 相對於單粒子膜保持為大致平行之狀態且自上方下降而接觸於單粒子膜，同時藉由疏水性之單粒子膜與基板之親和力，而使單粒子膜移動並移取至基板S1 ；於形成單粒子膜之前預先將基板S1 沿大致水平方向配置於水槽之下層水內，於在液面上形成單粒子膜後使液面緩慢地下降，藉此將單粒子膜移取至基板S1 。 藉由上述各方法，亦可不使用特別之裝置地將單粒子膜移取至基板S1 ，但就即便為更大面積之單粒子膜，亦可容易於維持其2次之最密填充狀態之狀態下移取至基板S1 之方面而言，於下述步驟中，較佳為採用所謂之LB槽法(參照Journal of Materials and Chemistry, Vol.11, 3333 (2001)、Journal ofMaterials and Chemistry, Vol.12, 3268 (2002)等) 圖5A及圖5B係模式性地表示LB槽法之概略者。再者，於圖5A及圖5B中，為了方便說明，將粒子M極端地放大。 於該方法中，預先將基板S1 沿大致鉛垂方向浸漬於水槽V1 內之下層水W1 中，於該狀態下進行上述之滴加步驟與單粒子膜形成步驟，形成單粒子膜F1 (圖5A)。繼而，於單粒子膜形成步驟後，於保持大致鉛垂方向之狀態下將基板S1 向上方提拉，藉此，可將單粒子膜F移取至基板S1 (圖5B)。 再者，於該圖中，表示將單粒子膜F1 移取至基板S1 之兩面之狀態，但凹凸構造只要僅形成於基板S1 之一面便可，故而單粒子膜F1 只要被移取至基板S1 之平坦面X1 便可。若藉由利用厚板將基板S1 之與平坦面X1 為相反側之面(背面)遮蔽，於防止粒子M1 自平坦面X1 側向背面流回之狀態下將單粒子膜F1 僅移取至平坦面X1 ，則得以更精密地移取單粒子膜F1 ，故而較佳。但是，即便移取至兩面亦無妨。 此處，單粒子膜F1 係藉由單粒子膜形成步驟而於液面上已形成為單層之狀態，故而即便移動步驟之溫度條件(下層水之溫度)或基板S1 之提拉速度等略微變動，亦無於移動步驟中單粒子膜F1 破壞並多層化等之虞。再者，下層水之溫度係通常取決於根據季節或天氣而變動之環境溫度，為大致10℃～30℃左右。 又，此時，作為水槽V1 ，較佳為使用LB槽裝置，該LB槽裝置包括對單粒子膜F1 之表面壓進行測量之省略圖示之以威氏平板法(Wilhelmy Plate)等為原理之表面壓力感測器、及將單粒子膜F1向沿液面之方向壓縮之省略圖示之可動隔板。根據此種裝置，可將更大面積之單粒子膜F1 更穩定地移取至基板S1 。 即，根據此種裝置，可一面測量單粒子膜F1 之表面壓，一面將單粒子膜F1 壓縮為較佳之擴散壓(diffusion pressure)(密度)，又，可使單粒子膜F1 以固定之速度向基板S1 移動。因此，單粒子膜F1 自液面向基板S1 之移動順利地進行，不易發生僅小面積之單粒子膜F1 可移動至基板S1 等之困擾。較佳之擴散壓為5 mNm-1 ～80 mNm-1 ，更佳為10 mNm-1 ～40 mNm-1 。若為此種擴散壓，則可容易獲得各粒子以更高精度2維地最密填充而成單粒子膜F1 。又，提拉基板S1 之速度較佳為0.5 mNm-1 ～20 mm/min。下層水之溫度係如上所述，通常為10℃～30℃。再者，LB槽裝置能夠以市售品之形式獲得。 如此，較佳為各粒子儘可能於以高精度2維地最密填充而成之單粒子膜F1 之狀態下移取至基板S1 ，但不論如何慎重地進行作業亦不會變成100%完全之最密填充，被移取至基板S1 之粒子成為多晶狀態。藉此，經過下述之各步驟，最終，可於基板S1 上形成包括複數個以鄰接之7個凸部之中心點成為正六邊形之6個頂點及對角線之交點之位置關係連續地整齊排列之區域的凹凸構造。 (固定步驟) 藉由移動步驟，可使粒子M1 之單粒子膜F1 移動至基板S1 ，但亦可於移動步驟之後，進行用以將移動之單粒子膜F1 固定於基板S1 之固定步驟。若僅移動步驟，則於下述之粒子蝕刻步驟及基板蝕刻步驟中粒子M1 可能於基板S1 上移動。特別是，當到達各粒子M1 之直徑緩慢地變小之基板蝕刻步驟之最終階段時，此種可能性變大。 藉由進行將單粒子膜固定於基板S1 之固定步驟，得以抑制粒子M1 於基板S1 上移動之可能性，且可更穩定且高精度地進行蝕刻。 作為固定步驟之方法，有使用黏合劑之方法或燒結法。 於使用黏合劑之方法中，對形成有單粒子膜之基板S1 之平坦面X側供給黏合劑溶液並使其滲透於構成單粒子膜之粒子M1 與基板S1 之間。 黏合劑之使用量較佳為單粒子膜之質量之0.001倍～0.02倍。若為此種範圍，則可不產生如下問題地充分地固定粒子，上述問題係指：黏合劑過多而於粒子M1 間充滿黏合劑，對單粒子膜之精度帶來不良影響。於大量供給有黏合劑溶液之情形時，只要於黏合劑溶液滲透後，使用旋轉塗佈機或使基板S1 傾斜，將黏合劑溶液之多餘部分去除便可。 作為黏合劑，可使用先前例示作為疏水化劑之金屬烷氧基矽烷或一般之有機黏合劑、無機黏合劑等，只要於黏合劑溶液滲透之後，根據黏合劑之種類，適當進行加熱處理便可。於使用金屬烷氧基矽烷作為黏合劑之情形時，較佳為於40℃～80℃且3分鐘～60分鐘之條件下進行加熱處理。 於採用燒結法之情形時，只要對形成有單粒子膜之基板S1 進行加熱，使構成單粒子膜之各粒子M1 融著於基板S1 便可。加熱溫度只要根據粒子M1 之材質與基板S1 之材質決定便可，但粒徑為1 μm以下之粒子M1 係於較其物質本來之熔點更低之溫度下開始界面反應，故而於相對低溫側完成燒結。若加熱溫度過高，則粒子之融著面積變大，其結果，有單粒子膜之形狀變化等對精度帶來影響之可能性。 又，若於空氣中進行加熱，則基板S1 或各粒子M1 可能氧化，故而於採用燒結法之情形時，必須考慮此種氧化之可能性來設定條件。例如，若使用矽基板作為基板S1 ，且於1100℃對其進行燒結，則於該基板S1 之表面以約200 nm之厚度形成有熱氧化層。若於氮氣或氬氣中進行加熱，則容易避免氧化。 [利用其他方法之粒子排列步驟] 粒子排列步驟係只要可使排列之偏差D(%)為1.0%以上且15%以下則並無特別限定，除利用LB法以外，亦可採用以下之方法。 1)將基板浸漬於膠體粒子之懸浮液中，其後，僅殘留與基板靜電地結合之第1層之粒子層而將第2層以上之粒子層去除(粒子吸附法)，藉此，將包含單粒子膜之蝕刻掩膜設置於基板上之方法(參照日本專利特開昭58-120255號公報)。 2)於基板上形成黏合劑層，於其上塗佈粒子之分散液，其後藉由加熱而使黏合劑層軟化，藉此，僅使第1層之粒子層包埋於黏合劑層中，將多餘之粒子沖洗掉之方法(參照日本專利特開2005-279807號公報)。 [粒子蝕刻步驟] 於粒子蝕刻步驟中，以基板S1 實質上未被蝕刻之條件對排列之複數個粒子M1 進行乾式蝕刻。藉此，如圖3B所示，實質上僅粒子M1 被蝕刻而成為粒徑較小之粒子M11 ，且於粒子M11 間設置有間隙。另一方面，粒子蝕刻步驟後之基板S11 係實質上與基板S1 相同，於作為基板S11 之一表面之平坦面X11 未形成有實質性之凹凸，平坦面X11 與平坦面X1 係相同。 作為基板S1 實質上未被蝕刻之條件，較佳為下式(2)之乾式蝕刻選擇比為25%以下之條件，且較佳為15%以下之條件，進而佳為10%以下之條件。 乾式蝕刻選擇比[%]＝基板S1 之乾式蝕刻速度/粒子M1 之乾式蝕刻速度×100・・・(2) 為了形成此種乾式蝕刻條件，只要適當地選擇蝕刻氣體便可。例如於基板S為藍寶石、粒子M1 為二氧化矽之情形時，只要使用選自CF4 、SF6 、CHF3 、C2 F6 、C3 F8 、CH2 F2 、O2 、及NF3 中之1種以上之氣體進行乾式蝕刻，便可幾乎不對基板S1 帶來影響地對粒子M1 進行蝕刻。或，於基板S為藍寶石、粒子M1 為氧化鈦(TiO2 )之情形時，只要使用選自CF4 、SF6 、CHF3 、C2 F6 、C3 F8 、CH2 F2 、O2 、及NF3 中之1種以上之氣體進行乾式蝕刻，便可獲得與上述相同之效果。或，於基板S為藍寶石、粒子M1 為聚苯乙烯之情形時，只要使用選自CF4 、SF6 、CHF3 、C2 F6 、C3 F8 、CH2 F2 、O2 、及NF3 中之1種以上之氣體進行乾式蝕刻，便可獲得與上述相同之效果。或，於基板S為矽、粒子M1 為聚苯乙烯之情形時，只要使用氧氣進行乾式蝕刻，便可獲得與上述相同之效果。 粒子蝕刻步驟後之粒子M11 係於接下來之基板蝕刻步驟中用作蝕刻掩膜，故而必須使基板S1 之厚度方向(垂直方向)之直徑(以下稱為「高度」)充分地殘留。又，為了製成粒子M11 彼此之間充分地隔開之蝕刻掩膜，粒子M11 之基板S1 之面方向(水平方向)之大小(以下稱為「面積」)必須充分變小。因此，粒子蝕刻步驟較佳為於一面抑制高度之減少，一面縮小面積之條件下進行。 為了形成上述條件，只要稍低地設定偏壓功率，或使壓力為低壓便可。 [基板蝕刻步驟] 於基板蝕刻步驟中，將粒子蝕刻步驟後之粒子M11 作為蝕刻掩膜對粒子蝕刻步驟後之基板S11 進行乾式蝕刻。首先，基板S11 係於粒子M11 彼此之空隙中被暴露於蝕刻氣體，故而該部分首先於保持平坦性之狀態下被蝕刻。繼而，粒子M11 亦被緩慢地蝕刻而變小，故而基板S11 之蝕刻係自各粒子M11 之周邊之下側部分向中心之下側部分緩慢地進行。其結果，如圖3C所示，粒子M11 成為粒徑更小之粒子M12 。又，於該時間點之基板S12 上形成有複數個以各粒子M12 之下側為頂面之圓錐台狀之凸部Y12 。凸部Y12 彼此之空隙(凹部之底面)係與粒子M11 彼此之空隙大致對應，該部分成為平坦面X12 。 若進一步進行基板蝕刻步驟，則最終各粒子M12 因蝕刻而消失。其結果，如圖3D所示，於基板蝕刻步驟結束後之基板S13 形成有複數個以各粒子M12 之中心部分之下側為頂點之圓錐狀之凸部Y13 。凸部Y13 彼此之空隙(凹部之底面)係成為平坦面X13 。平坦面X13 係與粒子M11 彼此之空隙及平坦面X12 大致對應，與平坦面X12 相比，成為更深之凹部之底面。 基板蝕刻步驟係基板S12 (基板S1 )之乾式蝕刻速度必須大於粒子M12 (粒子M1 )之蝕刻速度，必須使上述式(2)之乾式蝕刻選擇比大於100%。基板蝕刻步驟之上述式(2)之乾式蝕刻選擇比較佳為200%以上，更佳為300%以上。 為了形成此種乾式蝕刻條件，只要適當地選擇蝕刻氣體便可。例如，於基板S1 為藍寶石、粒子M1 為二氧化矽之情形時，只要使用選自Cl2 、Br2 、BCl3 、SiCl4 、HBr、HI、HCl、及Ar中之1種以上之氣體進行乾式蝕刻便可。 作為可使用之蝕刻裝置，只要為反應性離子蝕刻裝置、離子束蝕刻裝置等可進行各向異性蝕刻者，且最小可產生20 W左右之偏壓電場者，則電漿產生之方式、電極之構造、腔室之構造、高頻電源之頻率等規格並無特別限制。 於基板蝕刻步驟中，較佳為將腔室內之溫度保持為60℃～200℃進行，更佳為保持為80℃～150℃進行。 藉由將腔室內之溫度保持為上述溫度，容易提高基板之蝕刻速度且容易進行處理，故而可提高製造效率。 於上述基板為藍寶石基板之情形時，尤其較佳為於上述溫度下進行基板蝕刻步驟。 凸部Y13 之形狀可根據偏壓功率、真空腔室內之壓力、蝕刻氣體之種類進行調整。例如若使壓力降低，則成為傾斜角較緩之形狀。 再者，亦可於圖3C之階段使基板蝕刻步驟結束，形成圓錐台狀之凸部。此情形時，殘留之粒子M12 係藉由使用對粒子M12 具有蝕刻性且對基板S12 具有耐蝕刻性之蝕刻氣體之化學去除方法、或利用刷輥洗淨機等之物理去除方法而去除。 於本實施形態中設置於基板S1 之凹凸構造之間距係成為與上述粒子M1 間之最頻間距B相等。圖3A中之粒子M1 之排列係由於最密填充之程度較高，故而藉由適當地選擇粒子M1 之平均粒徑A，可精度良好地形成所期望之間距之凹凸構造。 又，由於在基板蝕刻步驟之前進行粒子蝕刻步驟，故而可使凸部與凸部之間、即凹部之底面為平坦面。因此，可使半導體層於平坦面上穩定地成長。因此，可製成不易產生半導體層之結晶缺陷之半導體發光元件用之基板。 根據本實施形態之製造方法，與製作間距為數μm之相對大之凹凸構造之成本及時間相比，製作間距為1 μm以下(次微米間距)之相對小之凹凸構造之成本及時間較少便可。其原因在於如下兩個方面，即：成為蝕刻掩膜之粒子之製造成本係粒徑越小越低；及乾式蝕刻步驟所需之製程時間係粒徑越小越短。再者，製造間距為1 μm以下之相對小之凹凸構造之裝置與製作間距為數μm之相對大之凹凸構造之裝置的成本相等。 又，根據本實施形態之製造方法，可將作為宏觀之晶格方位為無規(即，FFT基波之最大值與最小值之比較小)之如多晶構造般之配置之凹凸構造設置於基板S1 。 ＜半導體發光元件＞ 本實施形態之半導體發光元件包括本實施形態之半導體發光元件用基板、積層於形成有該凹凸構造之面之半導體功能層、p型電極、及n型電極。半導體功能層至少包含發光層。 半導體功能層較佳為包括V族元素為氮之III-V族氮化物半導體。例如可列舉GaN、InGaN、AlGaN、InAlGaN、GaAs、AlGaAs、InGaAsP、InAlGaAsP、InP、InGaAs、InAlAs、ZnO、ZnSe、及ZnS等。其原因在於：III-V族氮化物半導體必須形成於藍寶石等基板上。 代表性之III-V族氮化物半導體為氮化鎵、氮化銦。氮化鋁嚴格而言為絕緣體，但於本實施形態中，依照半導體發光元件領域之習慣，可視為上述相當於III-V族氮化物半導體者。 半導體功能層之層構成較佳為包含至少包括具有n型之導電性之層、具有p型之導電性之層、及夾持於該等之間之發光層之III-V族氮化物半導體之層之構成者。作為發光層，較佳為包含由Inx Gay Alz N(其中，0≦x≦1、0≦y≦1、0≦z≦1、x＋y＋z＝1)表示之III-V族氮化物半導體之發光層。 有如下情形：於III-V族氮化物半導體功能層中，除包含具有n型之導電性之層、具有p型之導電性之層、及夾持於該等之間之發光層以外，亦包含為了使該等之層為高品質之結晶而所需之單層或多層之層(包含為厚膜層、超晶格薄膜層之情形)。 例如亦有包含緩衝層之情形。 又，有上述各層亦分別包括複數個層之情況。 作為具體之半導體功能層，可列舉依序積層有包含GaN、AlN等之緩衝層；包含n-GaN、n-AlGaN等之具有n型之導電性之層(包覆層)；包含InGaN、GaN等之發光層；包含不摻雜GaN、p-GaN等之具有p型之導電性之層(包覆層)；及包含Mg摻雜AlGaN、Mg摻雜GaN之頂蓋層而成之多層膜(例如參照日本專利特開平6-260682號公報、日本專利特開平7-15041號公報、日本專利特開平9-64419號公報、日本專利特開平9-36430號公報)。 再者，作為用以對發光層供給電流之n型電極及p型電極，可使用包含Ni、Au、Pt、Pd、Rh、Ti、及Al等金屬之電極。 半導體功能層所具有之功能較佳為包含n型之導電性、p型之導電性、及使載子再結合之活性。半導體功能層中之積層構造可為於n型半導體層與p型半導體層之間夾持有活性層之雙異質(Double-Hetero)構造，亦可為重疊有複數個量子井構造之多重量子井構造。 本實施形態之半導體發光元件為調整發光波長，亦可於上述半導體功能層之光掠出側積層將自發光層出射之發光波長轉換為較其發光之波長更靠長波長側之波長轉換層。例如於頂部發光型元件之情形時，使在發光層發出之光自p型電極側掠出，故而可於發光層與p型電極之間配置波長轉換層。或，亦可於較p型電極更靠外側(元件之外側)配置波長轉換層(此情形係於包埋LED元件之樹脂中含有螢光體)。或，於底部發光型元件之情形時，由於在發光層發出之光經由基板而掠出，故而可於發光層與基板之間配置波長轉換層。又，於在發光層發出之光經由基板而掠出之情形時，可於基板之與設置有半導體發光元件之面相反之面配置波長轉換層。此情形時，亦可藉由於包埋LED元件之樹脂中含有螢光體之方法配置波長轉換層。 例如，於發光層之發光波長包含大量紫外線區域之發光能量之情形時，藉由使上述波長轉換層含有發出峰波長410 nm～483 nm之螢光之藍色螢光體、發出峰波長490 nm～556 nm之螢光之綠色螢光體、及發出峰波長585 nm～770 nm之螢光之紅色螢光體，可獲得適於照明用之白色之掠出光。又，於發光層之發光波長包含大量藍色區域之發光能量之情形時，藉由使上述波長轉換層含有發出峰波長570 nm～578 nm之螢光之黃色螢光體，而可獲得適於照明用之白色之掠出光。 ＜半導體發光元件之製造方法＞ 本實施形態之半導體發光元件之製造方法包括如下步驟：藉由本實施形態之發光元件用基板之製造方法而獲得發光元件用基板；及於所獲得之發光元件用基板之形成有凹凸構造之面，積層至少包含發光層之半導體功能層。 [半導體功能層積層步驟] 於半導體發光元件用基板積層半導體功能層之方法可使用MOVPE(Metal Organic Vapor Phase Epitaxy)法(有機金屬氣相成長法)、MBE(Molecular Beam Epitaxy)法(分子束磊晶法)、及HVPE(Hydride Vapour Phase Epitaxy)法(氫化物氣相成長法)等公知之磊晶成長方法。磊晶成長法為氣相磊晶成長法、液相磊晶成長法、分子束磊晶成長法等。反應性濺鍍法係對包含化合物半導體層之構成元素之靶進行濺鍍，藉由自靶濺射出之粒子與氣相中之雜質元素之反應而生成半導體層之形成材料。形成n型半導體層之方法只要為添加有n型雜質之磊晶成長法或反應性濺鍍法便可。形成p型半導體層之方法只要為添加有p型雜質之磊晶成長法或反應性濺鍍法便可。 於液相磊晶成長法中，包含化合物半導體層之形成材料之過飽和溶液保持固相與液相之平衡狀態，且使化合物半導體層之形成材料於半導體發光元件用基板之發光構造體形成面上以結晶之形式成長。於氣相磊晶成長法中，原料氣體流動之環境生成化合物半導體層之形成材料，使化合物半導體層之形成材料作為結晶而成長於發光構造體形成面上。於分子束磊晶成長法中，包含化合物半導體層之構成元素之分子束或原子束於發光構造體形成面上進行照射，使化合物半導體層之形成材料於發光構造體形成面上以結晶之形式成長。其中，將如AsH3 或PH3 般之氫化物用作V族原料之鹵化物氣相成長法係就成長之化合物半導體層之厚度較大之方面而言較佳。 作為III族原料，例如可列舉三甲基鎵[(CH3 )3 Ga，以下有時記為TMG(Trimethylgallium)]、三乙基鎵[(C2 H5 )3 Ga，以下有時記為TEG(Triethylgallium)]等由通式R1 R2 R3 Ga(此處，R1 、R2 、R3 係表示低級烷基)表示之三烷基鎵；三甲基鋁[(CH3 )3 Al，以下有時記為TMA(Trimethylaluminium)]、三乙基鋁[(C2 H5 )3 Al，以下有時記為TEA(Triethylaluminium)]、三異丁基鋁[(i-C4 H9 )3 Al]等由通式R1 R2 R3 Al(此處，R1 、R2 、R3 表示低級烷基)表示之三烷基鋁；三甲基胺阿蘭[(CH3 )3 N∶AlH3 ]；三甲基銦[(CH3 )3 In，以下有時記為TMI(Trimethylindium)]、三乙基銦[(C2 H5 )3 In]等由通式R1 R2 R3 In(此處，R1 、R2 、R3 表示低級烷基)表示之三烷基銦；二乙基氯化銦[(C2 H5 )2 InCl]等自三烷基銦將1或2個烷基取代為鹵素原子而成者；及氯化銦[InCl3 ]等由通式InX3 (X為鹵素原子)表示之鹵化銦等。該等可單獨使用亦可混合使用。 作為V族原料，例如可列舉氨、肼、甲基肼、1,1-二甲基肼、1,2-二甲基肼、第三丁胺、及乙二胺等。該等可單獨使用或以任意之組合混合使用。該等原料中之氨與肼係由於分子中不含碳原子，故而半導體中之碳污染較少而較佳。 於MOVPE法中，作為成長時環境氣體及有機金屬原料之載氣，可單獨或混合使用氮、氫、氬、氦等氣體，較佳為氫、氦。 根據本實施形態，基板之凹凸構造具有適當之無規性。因此，可獲得能夠獲得充分之光掠出效率並且可防止色移或面內各向異性變高之問題之半導體發光元件。又，於使凸部與凸部之間形成為平坦面之基板上積層半導體，故而可使半導體層於平坦面上穩定成長。因此，不易產生半導體層之結晶缺陷。 [第2實施形態] 參照圖6至圖13，對本實施形態之半導體發光元件用基板、半導體發光元件、半導體發光元件用基板之製造方法、及半導體發光元件之製造方法之一實施形態進行說明。 [半導體發光元件用基板] 如圖6所示，半導體發光元件用基板(以下表示為元件用基板211B)包括作為1個側面之發光構造體形成面211S。於半導體發光元件之製造步驟中，於發光構造體形成面211S形成有發光構造體。 形成元件用基板211B之材料可使用第1實施形態中所記載之基板之材料。發光構造體形成面211S自身具有適於對發光構造體賦予結晶性之結晶性。 發光構造體形成面211S具有包括多個微細之凹凸之凹凸構造。微細之凹凸係沿發光構造體形成面211S之擴展之方向重複。發光構造體形成面211S所具有之凹凸構造包括多個凸部212、多個橋接部213、及多個平坦部214。 多個平坦部214之各者係沿1個結晶面擴展之平面，且配置於1個平面上。於元件用基板211B之結晶系為六方晶系時，平坦部214係例如選自由c面、m面、a面、及r面所組成之群中之1個面連續之平面。於元件用基板211B之結晶系為立方晶系時，平坦部214係例如選自由(001)面、(111面)、及(110)面所組成之群中之1個面相連之平面。再者，平坦部214所包括之結晶面可為較上述指數面更高指數面，只要為適於對發光構造體賦予結晶性之1個結晶面便可。複數個平坦部214之各者所包括之結晶面係促使於發光構造體形成面211S之上半導體層具有結晶性。 [突起12] 多個凸部212之各者具有自連接於該凸部212之平坦部214突出且自連接於平坦部214之基端向前端變細之形狀。複數個凸部212之各者具有半球形狀。 再者，凸部212所具有之形狀並不限定於半球形狀，可為圓錐形狀，亦可為角錐形狀。又，於藉由通過凸部212之頂點且與發光構造體形成面211S垂直之平面切割凸部212時，於其剖面出現之母線亦可為曲線。凸部212所具有之形狀可為自基端向前端變細之多段形狀，進而，亦可為於自前端向基端之途中一度變粗之形狀。多個凸部212之各者所具有之形狀亦可相互不同。 相互相鄰之凸部212之間之間隔為凸部212之間距。關於凸部212之間距，亦可與第1實施形態相同。作為一側面，間距之最頻值較佳為100 nm以上且5 μm以下。若凸部212之間距為100 nm以上且5 μm以下，則以可抑制於發光構造體形成面211S之光之全反射之程度，於發光構造體形成面211S以此所需之配置及密度形成有凸部212。此時，凸部212與平坦部214之平衡係經適當設計。又，若凸部212之間距之最頻值為5 μm以下，則可充分地抑制視認出多個凸部212，又，可抑制元件用基板211B之厚度不必要地變大。 如此之間距之最頻值可藉由第1實施形態中所記載之求最頻間距P之方法而求出。例如，如下所示，藉由基於AFM影像之圖像處理而求出。首先，針對在發光構造體形成面211S任意地選擇之矩形區域獲得AFM影像。此時，於可獲得AFM影像之矩形區域中，矩形區域之一邊之長度為間距之最頻值之30倍～40倍。其次，藉由使用有傅立葉轉換之AFM影像之波形分離，可獲得基於AFM影像之高速傅立葉轉換像。繼而，可求出高速傅立葉轉換像中之0次波峰與1次波峰之間之距離，可將該距離之倒數用作1個矩形區域中之凸部212之間距。繼而，對相互不同之25處以上之矩形區域測量間距，如此獲得之測量值之平均值為凸部212之間距之最頻值。再者，矩形區域彼此較佳為相隔至少1 mm，更佳為相隔5 mm～1 cm。 多個凸部212之各者之自平坦部214起之高度亦可與第1實施形態相同。作為一側面，多個凸部212之各者之自平坦部214起之高度較佳為50 nm以上且300 nm以下。若複數個凸部212之高度為50 nm以上且300 nm以下，則容易抑制於發光構造體形成面211S上之光之全反射。若凸部212之高度為50 nm以上且300 nm以下，則於形成於發光構造體形成面211S之半導體層中，因凸部212之形成而引起之成膜缺陷之產生得到抑制。 如此之凸部212之高度之最頻值係例如以下所示，藉由基於AFM影像之圖像處理而求出。首先，針對在發光構造體形成面211S任意地選擇之矩形區域，獲得AFM影像，根據該AFM影像，獲得凹凸構造之剖面形狀。其次，對剖面形狀中連續之5個以上之凸部212，測量凸部212之頂點之高度與連接於該凸部212之平坦部214之高度之差。繼而，關於相互不同之5處以上之矩形區域亦同樣地測量凸部212之高度，合計測量25處以上之凸部212之高度。再者，矩形區域彼此較佳為相隔至少1 mm，更佳為相隔5 mm～1 cm。繼而，製成使用有二維之傅立葉轉換像之赤道方向分佈，根據其一次峰值之倒數而求出凸部212中之高度之最頻值。 [橋接部213] 於本實施形態中，能夠以將相互相鄰之凸部212間連結之形狀構成n橋接部。藉由設置橋接部可獲得下述之光學效果或機械強度之效果，但即便於不設置橋接部之情形時，亦可藉由掩膜粒子之粒徑縮小而擴大平坦部214之範圍，藉此，可有效地進行後續之LED成膜步驟中之磊晶成長。 多個橋接部213之各者係自連接於橋接部213之平坦部214突出，且將相互相鄰之凸部212之間連結。多個橋接部213之各者之高度係較凸部212之高度低，且具有將具有半球形狀之凸部212之中心彼此連結之突條形狀。再者，橋接部213所具有之形狀並不限定於直線形狀，可為曲線形狀，亦可為摺線形狀。多個橋接部213之各者所具有之形狀亦可相互不同。橋接部213包含頂面213T。頂面213T包含平面。 橋接部213之沿長邊方向之長度較佳為50 nm以上且300 nm以下。若橋接部213之沿長邊方向之長度為50 nm以上且300 nm以下，則容易抑制於發光構造體形成面211S上之光之全反射。橋接部213之沿短邊方向之長度較佳為10 nm以上且100 nm以下。若橋接部213之沿短邊方向之長度為10 nm以上且100 nm以下，則容易抑制於發光構造體形成面211S上之光之全反射。又，可確保橋接部213之能充分承受發光構造體所具有之膜應力之程度之機械強度。 如圖7所示，於發光構造體形成面211S之俯視時，複數個凸部212包括複數個凸部對TP2。1個凸部對TP2包括相互相鄰之2個凸部212，1個凸部對TP2中所含之2個凸部212係藉由1個橋接部213而連結。於發光構造體形成面211S，1個平坦部214係由3個凸部對TP2包圍。 複數個凸部212包括複數個凸部群TG2。1個凸部群TG2包括6個凸部對TP2。於1個凸部群TG2中，6個凸部對TP2中之一個凸部212相互共用。構成1個凸部群TG2之7個凸部212具有六方填充構造。於凸部群TG2中，將6個凸部212配置於六邊形所具有之6個頂點，且於由6個凸部212包圍之部分配置1個凸部212。即，於複數個凸部群TG2之各者中，於成為中心之1個凸部212之周圍均等分配有6個凸部212。而且，6根橋接部213自成為中心之1個凸部212向其他凸部212呈放射狀延伸。於1個凸部群TG2中，6根橋接部213之各者之高度有藉由橋接部213而連結之凸部212之間之間隔越大越低之傾向。 若發光構造體形成面211S為包括複數個凸部群TG2之構成，則可提高利用凸部212之全反射之抑制效果。又，亦可抑制形成於發光構造體形成面211S之發光構造體之膜應力集中於1個凸部212。而且，亦可抑制凸部212所需之機械強度。 複數個凸部212包括複數個凸部團TL2。複數個凸部團TL2之各者包括2個以上之凸部群TG2。於複數個凸部團TL2之各者中，相互不同之2個凸部群TG2相互共有2個以上之凸部212。於複數個凸部團TL2之各者中，凸部群TG2之排列之方向、1個凸部團TL2所佔據之面積、1個凸部團TL2之形狀中之任一者相互不同，較佳為任兩者相互不同，進而佳為全部相互不同。即，於發光構造體形成面211S中，使複數個凸部團TL2之各者包含其大小及形狀在內無規地配置。於1個凸部團TL2中，複數個橋接部213之各者之高度較佳為藉由橋接部213而連結之凸部212之間之間隔越大越低 若發光構造體形成面211S為包括複數個凸部團TL2之構成，則微細之凹凸構造具有入射至發光構造體形成面211S之光之折射於發光構造體形成面211S內得以平均化之程度之適當之無規性。因此，全反射之抑制效果於發光構造體形成面211S得到平均化。除此以外，每一個凸部對TP2均形成有1個橋接部213，故而全反射之抑制效果進一步提高。又，形成有如此之多個橋接部213，另一方面，1個平坦部214係由3個橋接部213包圍。因此，可抑制橋接部213偏向1處，亦可抑制平坦部214於1處極端地變少。其結果，可抑制發光構造體之結晶性於1處極端地變差，且可抑制於發光構造體形成面211S之全反射。 再者，發光構造體形成面211S除包括複數個凸部團TL2以外，亦可包括孤立之凸部群TG2，且亦可包括孤立之凸部212。又，複數個凸部團TL2之各者可具有相互相同之大小，亦可具有相互相同之形狀。又，複數個凸部團TL2之各者亦可以凸部群TG2排列之方向相互相同，只要為相互分離之構成便可。 如圖8所示，凸部212之頂點相對於平坦部214之高度為凸部高度HT2 。又，橋接部213之頂面213T相對於平坦部214之高度為橋接高度HB2 。於積極地設置橋接部之情形時，橋接高度HB2 係較凸部高度HT2 低，且較佳為低於凸部高度HT2 之一半。具體而言，較佳為HB2 /HT2 ＝0.01～0.40之範圍，進而佳為0.05～0.20之範圍。橋接高度HB2 較佳為沿橋接部213延伸之方向，遍及橋接部213之大致整體為固定。 如圖9所示，橋接高度HB2 沿與橋接部213延伸之方向交叉之方向亦為固定。橋接部213之頂面213T包含平面。平面係沿橋接部213延伸之方向延伸，且亦沿與橋接部213延伸之方向交叉之方向連續。橋接部213之頂面213T係與平坦部214相同，包含沿1個結晶面延伸之平面。 於元件用基板211B之結晶系為六方晶系時，橋接部213之頂面213T係與平坦部214相同，例如為選自由c面、m面、a面、及r面所組成之群中之1個面連續之平面。於元件用基板211B之結晶系為立方晶系時，橋接部213之頂面213T係亦又與平坦部214相同，例如為選自由001面、111面、及110面所組成之群中之1個面相連之平面。 若橋接部213之頂面213T為具有上述之結晶面之構成，則可促使除平坦部214以外於橋接部213之頂面213T半導體層亦具有結晶性。因此，即便為平坦部214之一部分被利用作橋接部213之構成，亦可抑制由此而導致半導體層之結晶性降低之情況。 [元件用基板211B之製造方法] 半導體發光元件用基板之製造方法包括：粒子排列步驟，使複數個粒子排列於基板；粒子蝕刻步驟(單粒子膜F1 之蝕刻步驟)，其以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及基板蝕刻步驟(發光構造體形成面11S之蝕刻步驟)，其將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造。以下，依照處理之順序對半導體發光元件用基板之製造方法中所含之各步驟進行說明，關於粒子排列步驟，能夠以與第1實施形態相同之方法進行，故而省略說明。 [單粒子膜F1 之蝕刻步驟] 單粒子膜F1 之蝕刻步驟基本上能夠以與第1實施形態相同之方法進行。 作為一方面，如圖10所示，包含單層之粒子M1 之單粒子膜F1 係形成於發光構造體形成面211S。單粒子膜F1 包括具有直徑R21之粒子M1 之六方填充構造。1個六方填充構造包含7個粒子M1 。於六方填充構造中，將6個粒子M1 配置於六邊形所具有之6個頂點，且，於由6個粒子M1 包圍之部分填充有1個粒子M1 。即，於1個六方填充構造中，於成為中心之1個粒子M1 之周圍均等分配有6個粒子M1 。 六方填充構造包含配置於三角形所具有之3個頂點之3個粒子M1 。自基板之法線方向觀察之情形時之由3個粒子M1 包圍之區域係於單粒子膜F1 中為最小之間隙。於自基板之法線方向觀察之情形時，發光構造體形成面211S包括通過如此之最小之間隙而露出至外部之第1露出部S21。 如圖11所示，於單粒子膜蝕刻步驟中，以元件用基板211B實質上未被蝕刻之蝕刻條件，對構成單粒子膜F1 之粒子M1 進行蝕刻。此時，構成單粒子膜F1 之粒子M1 之粒徑係藉由選擇性之蝕刻而縮小為直徑R22。藉由粒子M1 縮小，於相互相鄰之粒子M1 之間形成有新的間隙。發光構造體形成面211S包括通過如此之新的間隙而露出至外部之第2露出部S22。即，藉由於第1露出面S21周邊新形成第2露出面S22，第1露出面S21成為連續之一個露出面。再者，發光構造體形成面211S實質上未被蝕刻，而保持與粒子M1 之縮徑前相同之狀態。 於發光構造體形成面211S實質上未被蝕刻之蝕刻條件下，發光構造體形成面211S之蝕刻速度相對於粒子M1 之蝕刻速度之比率較佳為25%以下。發光構造體形成面211S之蝕刻速度相對於粒子M1 之蝕刻速度之比率更佳為15%以下，特佳為10%以下。再者，此種蝕刻條件係只要適當地選擇用於反應性蝕刻之蝕刻氣體便可。例如於元件用基板211B為藍寶石、粒子M1 為二氧化矽之情形時，只要將選自由CF4 、SF6 、CHF3 、C2 F6 、C3 F8 、CH2 F2 、O2 、及NF3 所組成之群中之1種以上之氣體作為蝕刻氣體便可。 [發光構造體形成面211S之蝕刻步驟] 如圖12所示，於蝕刻步驟中，將縮徑之粒子M1 作為掩膜對發光構造體形成面211S進行蝕刻。此時，於發光構造體形成面211S，第1露出部S21係通過由相互相鄰之3個粒子M1 包圍之間隙，而被暴露於蝕刻氣體之電漿。於發光構造體形成面211S，第2露出部S22係通過相互相鄰之2個粒子M1 之間之間隙，而被暴露於蝕刻氣體之電漿。而且，構成單粒子膜之粒子M1 亦又被暴露於蝕刻氣體之電漿。 此處，將第1露出部S21與位於該第1露出部S21周邊之第2露出部S22合併而成之第1區域214係面積大於將相互相鄰之2個粒子M1 之間之間隙即第2露出部S22合併而成之第2區域213。因此，第1區域214之蝕刻速度大於第2區域213之蝕刻速度。因此，於發光構造體形成面211S中，第1區域214之蝕刻較第2區域213之蝕刻更快地進行。又，於發光構造體形成面211S中，第2區域213之蝕刻較由粒子M1 覆蓋之部分之蝕刻更快地進行。而且，於複數個第1區域214中，第1區域214之大小越大，於第1區域214中之蝕刻速度越大。又，於複數個第2區域213中，第2區域213之大小越大，於第2區域213中之蝕刻速度越大。 結果，於發光構造體形成面211S，作為較深地凹陷之部分，於第1區域214形成有平坦部214。又，作為與平坦部214相比較淺地凹陷之部分，於第2區域213形成有橋接部213。而且，作為除平坦部214及橋接部213以外之部分，形成有具有半球形狀之凸部212。於複數個橋接部213中，藉由橋接部213而連結之凸部212之間之間隔越大，橋接部213之高度越低。於積極地製作橋接部之情形時，例如於二氧化矽粒子掩膜與藍寶石基板之組合之情形時，於最頻間距為3.0 μm時，凸部212間之間隔成為300 nm～700 nm，此情形時，橋接之高度為10～300 nm，又，於最頻間距為400 nm時，凸部212間之間隔成為10 nm～100 nm，此情形時，橋接之高度為5 nm～100 nm。另外，凸部212間之間隔及橋接之高度係根據包含粒子掩膜之材質與基材之材質之組合及氣體之選擇在內之乾式蝕刻條件而改變，故而上述數值係根據條件而變動。 再者，於上述單粒子膜F1 之蝕刻步驟中，若第2露出部S22之大小變化，則於接下來之發光構造體形成面211S之蝕刻步驟中，最終形成之橋接部213之高度變化。於如此之橋接部213之高度之變更方法中，除單粒子膜F1 之蝕刻步驟以外，亦可列舉於發光構造體形成面211S之蝕刻中所使用之蝕刻氣體之變更。 例如，將使單粒子膜F1 之蝕刻速度提高且使元件用基板211B之蝕刻速度下降之氣體用於發光構造體形成面211S之蝕刻步驟。此時，粒子M1 之蝕刻速度相對於發光構造體形成面211S進一步變遲，第2露出部S22之擴展之速度亦進一步變遲。結果，第1露出部S221中之蝕刻之進行程度與第2露出部S22中之蝕刻之進行程度之間產生較大之差，結果，橋接部213之高度變高。 相對於此，將使單粒子膜F1 之蝕刻速度下降且使元件用基板211B之蝕刻速度提高之氣體用於發光構造體形成面211S之蝕刻氣體。此時，粒子M1 之蝕刻速度相對於發光構造體形成面211S變快，第2露出部S22之擴展之速度進一步變快。結果，第1露出部S221中之蝕刻之進行程度與第2露出部S22中之蝕刻之進行程度之間之差變小，結果，橋接部213之高度變低。再者，此時所使用之氣體可包含1種氣體，亦可包含2種以上之氣體。 進而，於上述單粒子膜F1 之蝕刻步驟中，亦可組合橋接部213之高度之變更與由上述蝕刻氣體之變更而引起之橋接部213之高度之變更。 再者，即便未積極地製作橋接部(即便於橋接部之高度實質上相當於零之情形時)，亦可利用如上所述藉由掩膜粒徑縮小而凸部212間之間隔擴大之效果，更多地確保LED成膜步驟所需之平坦部之面積，且可更有效地進行結晶缺陷較少之磊晶結晶成長，故而，結果可獲得如下好處：於此種基板上成膜半導體層而製作之半導體發光元件之發光效率提高。 凸部212之間距係與相互相鄰之粒子M1 之間之間隔相等，凸部212之配置亦又與粒子M1 之配置相同。又，橋接部213之配置係將相互相鄰之粒子M1 彼此之中心連結之線上，橋接部213之形狀係將相互相鄰之粒子M1 彼此之中心連結之線狀。而且，於發光構造體形成面211S中之堆積有單粒子膜之膜要素之部分形成有凸部團TL2，於堆積有粒子M1 之六方填充構造之部分形成有凸部群TG2。 於蝕刻步驟中，較佳為發光構造體形成面211S之蝕刻速度大於粒子M1 之蝕刻速度。發光構造體形成面211S之蝕刻速度相對於粒子M1 之蝕刻速度之比率較佳為200%以上，更佳為300%以下。再者，此種蝕刻條件係只要適當地選擇用於反應性蝕刻之蝕刻氣體便可。例如於元件用基板211B為藍寶石、粒子M1 為二氧化矽之情形時，只要使用選自由Cl2 、BCl3 、SiCl4 、HBr、HI、及HCl所組成之群中之1種以上之氣體作為蝕刻氣體便可。 [半導體發光元件] 如圖13所示，半導體發光元件200包括元件用基板211B作為基材。半導體發光元件200包括於元件用基板211B之發光構造體形成面211S覆蓋發光構造體形成面211S之凹凸構造之發光構造體221。發光構造體221包括包含複數個半導體層之積層體，藉由電流之供給使載子再結合而發光。複數個半導體層之各者係自發光構造體形成面211S依序堆積。 半導體發光元件200可採用與第1實施形態中所記載之半導體發光元件相同之構成。又，半導體發光元件200可利用第1實施形態中所記載之方法形成。 根據本實施形態，可獲得以下之效果。 (1)因發光構造體形成面211S而引起之全反射係藉由於橋接部213之幾何光學效果(反射、折射)而得以抑制。因此，發光構造體221所生成之光之掠出之效率得到提高。 (2)於1個凸部212連結複數個橋接部213，故而與於1個凸部212連結有1個橋接部213之構成相比，以上述(1)為標準之效果得到進一步提高。 (3)凸部群TG2具有六方填充構造，於構成六方填充構造之凸部212之各者連結有橋接部213，故而以上述(1)為標準之效果得到進一步提高。 (4)由於凸部212之配置具有無規性，故而於發光構造體形成面211S之面內，以上述(1)為標準之效果之均一性得到提高。 (5)由於橋接部213之頂面213T為結晶面，故而可抑制因凸部212之形成而導致半導體層之成長不足。 (6)藉由使相互相鄰之粒子M1 之間之間隙擴大之蝕刻，形成用以形成橋接部213之第2露出部S22。因此，1個單粒子膜F1 係作為用以形成凸部212及平坦部214之掩膜、及用以形成橋接部213之掩膜而發揮功能。結果，與分別需要用以形成凸部212之掩膜及用以形成橋接部213之掩膜之方法相比，元件用基板211B之製造所需之步驟數變少。 再者，本實施形態亦可如下所述般進行變更而實施。 單粒子膜F1 亦可於移取至發光構造體形成面211S之前，預先包括用以區劃第1露出部S221之間隙、及用以形成第2露出部S22之間隙。根據此種構成，可省略選擇性地蝕刻單粒子膜F1 之步驟。 如圖14之左側所示，橋接部213之頂面213T亦可為自與橋接部213之連結之方向交叉之方向觀察時向平坦部214凹陷之凹曲面。總之，橋接部213只要為具有較凸部212之高度低之高度，並將相互相鄰之凸部212之一部分彼此連結之部分便可。 如圖15之左側所示，橋接部213之頂面213T為自與橋接部213之連結之方向交叉之方向觀察時向平坦部214凹陷之凹曲面，且如圖15之右側所示，亦可為自橋接部213連續之方向觀察時自平坦部214突出之凸曲面。總之，橋接部213之頂面213T亦可不為結晶面。 平坦部214亦可由4個以上之凸部對TP2包圍。進而，平坦部214亦可不由凸部對TP2包圍。例如亦可為如下構造：於與橋接部213之連結之方向交叉之方向，2個平坦部214夾著1個橋接部213之構造。 於相互相鄰之凸部212之間之間隔相互不同之凸部對TP2中，橋接部213之高度亦可相互相同。 本實施形態之半導體發光元件用基板包括形成有包含半導體層之發光構造體之發光構造體形成面，上述發光構造體形成面包括沿1個結晶面擴展之平坦部、自上述平坦部突出之2個凸部、及自上述平坦部突出之1個橋接部，自上述平坦部突出之量係於上述橋接部較上述凸部小，上述2個凸部係藉由上述1個橋接部而連結，上述凸部之最頻間距為100 nm以上且5 μm以下，上述多個凸部之縱橫比亦可為0.5～1.0。 本實施形態之半導體發光元件用基板包括形成有包含半導體層之發光構造體之發光構造體形成面，上述發光構造體形成面包括沿1個結晶面擴展之平坦部、自上述平坦部突出之2個凸部、及自上述平坦部突出之1個橋接部，自上述平坦部突出之量係於上述橋接部較上述凸部小，上述2個凸部係藉由上述1個橋接部而連結，上述凸部之最頻間距為100 nm以上且1 μm以下，上述多個凸部之縱橫比亦可為0.5～1.0。 本實施形態之半導體發光元件用基板包括形成有包含半導體層之發光構造體之發光構造體形成面，上述發光構造體形成面包括沿1個結晶面擴展之平坦部、自上述平坦部突出之2個凸部、及自上述平坦部突出之1個橋接部，自上述平坦部突出之量係於上述橋接部較上述凸部小，上述2個凸部係藉由上述1個橋接部而連結，上述凸部之最頻間距為200 nm～700 nm，上述多個凸部之縱橫比亦可為0.5～1.0。 本實施形態之半導體發光元件用基板包括形成有包含半導體層之發光構造體之發光構造體形成面，上述發光構造體形成面包括沿1個結晶面擴展之平坦部、自上述平坦部突出之2個凸部、及自上述平坦部突出之1個橋接部，自上述平坦部突出之量係於上述橋接部較上述凸部小，上述2個凸部係藉由上述1個橋接部而連結，上述凸部之最頻間距為100 nm以上且5 μm以下，上述多個凸部之縱橫比為0.5～1.0，橋接部之沿長邊方向之長度亦可為50 nm以上且300 nm以下。 本實施形態之半導體發光元件用基板包括形成有包含半導體層之發光構造體之發光構造體形成面，上述發光構造體形成面包括沿1個結晶面擴展之平坦部、自上述平坦部突出之2個凸部、及自上述平坦部突出之1個橋接部，自上述平坦部突出之量係於上述橋接部較上述凸部小，上述2個凸部係藉由上述1個橋接部而連結，上述凸部之最頻間距為100 nm以上且5 μm以下，上述多個凸部之縱橫比為0.5～1.0，橋接部之沿短邊方向之長度亦可為10 nm以上且100 nm以下。 本實施形態之半導體發光元件用基板包括形成有包含半導體層之發光構造體之發光構造體形成面，上述發光構造體形成面包括沿1個結晶面擴展之平坦部、自上述平坦部突出之2個凸部、及自上述平坦部突出之1個橋接部，自上述平坦部突出之量係於上述橋接部較上述凸部小，上述2個凸部係藉由上述1個橋接部而連結，上述凸部之最頻間距為100 nm以上且5 μm以下，上述多個凸部之縱橫比為0.5～1.0，橋接部高度亦可低於凸部之高度之一半。又，橋接部高度實質上亦可為零，此情形時係以藉由粒徑縮小而上述2個凸部間距離變寬之方式進行調整，增加可成為磊晶成長之起點之藍寶石結晶c面之露出部，藉此，有助於在LED成膜步驟中進行結晶錯位密度較低之優質之成膜，獲得高效率之LED發光元件。 本實施形態之半導體發光元件用基板係於基板之一面具有凹凸構造之半導體發光元件用基板，上述凹凸構造包括多個凸部及各凸部之間之平坦面，且包括複數個以鄰接之7個凸部之中心點成為正六邊形之6個頂點及對角線之交點之位置關係連續地整齊排列之區域，上述複數個區域之面積、形狀及晶格方位為無規，上述多個凸部之縱橫比為0.5～1.0，以通過凸部之頂點且與上述基板垂直之剖面進行觀察時之平坦面f11～f1n之長度相對於將凸部c11～c1n中之相鄰之兩個凸部之頂點彼此連結之直線亦可為5%～40%。 本實施形態之半導體發光元件用基板係於基板之一面具有凹凸構造之半導體發光元件用基板，上述凹凸構造包括多個凸部及各凸部之間之平坦面，且包括複數個以鄰接之7個凸部之中心點成為正六邊形之6個頂點及對角線之交點之位置關係連續地整齊排列之區域，上述複數個區域之面積、形狀及晶格方位為無規，上述多個凸部之縱橫比為0.5～1.0，以通過凸部之頂點且與上述基板垂直之剖面進行觀察時之平坦面f11～f1n之長度相對於將凸部c11～c1n中之相鄰之兩個凸部之頂點彼此連結之直線亦可成為15%～25%。 [實施例] [實施例1] ＜半導體發光元件之製成＞ 於直徑2英吋、厚度0.42 mm之藍寶石基板上，藉由日本專利特願2008-522506中所揭示之單層塗佈法而單層塗佈3 μm之SiO2 膠體氧化矽粒子。 具體而言，準備平均粒徑為3.02 μm之SiO2 膠體氧化矽粒子(粒徑之變動係數＝0.85%)之球形膠體氧化矽之3.0質量%水分散體(分散液)。 繼而，以成為2.5 mmol/L之方式於該分散液中添加濃度50質量%之溴化十六烷基三甲基銨(界面活性劑)，攪拌30分鐘，使溴化十六烷基三甲基銨吸附於膠體氧化矽粒子之表面。此時，以溴化十六烷基三甲基銨之質量成為膠體氧化矽粒子之質量之0.04倍之方式將分散液與溴化十六烷基三甲基銨混合。 繼而，於該分散液中，添加與該分散液之體積為相同體積之氯仿並充分地進行攪拌，油相選出經疏水化之膠體氧化矽。 將如此獲得之濃度1.5質量%之疏水化膠體氧化矽分散液以0.01ml/秒之滴加速度滴加至水槽(LB槽裝置)中之液面(將水用作下層水，水溫25℃)，該水槽包括對單粒子膜之表面壓進行測量之表面壓力感測器、及將單粒子膜向沿液面之方向壓縮之可動隔板。再者，於水槽之下層水中，預先浸漬有上述藍寶石基板。 自滴加過程中，自下層水中向水面照射超音波(輸出120 W、頻率1.5 MHz)而促進粒子2維地進行最密填充，且使作為分散液之溶劑之氯仿揮發，形成單粒子膜。 繼而，藉由可動隔板對該單粒子膜進行壓縮，直至至擴散壓成為18 mNm-1 為止，以5 mm/min之速度提拉藍寶石晶圓，將單粒子膜移取至基板之單面上，獲得附有包含膠體氧化矽之單粒子膜蝕刻掩膜之藍寶石晶圓。 進行使如此獲得之藍寶石晶圓上之包含膠體氧化矽之單粒子膜蝕刻掩膜之粒徑縮小之乾式蝕刻。具體而言，於天線功率1500 W、偏壓80 W、壓力5 Pa之條件下，藉由CF4 氣體使初始值之平均粒徑為3.02 μm之SiO2 粒子以處理後之平均粒徑成為2.80 μm之方式縮小。 繼而，進行對作為基材之藍寶石晶圓進行加工之乾式蝕刻。具體而言，於天線功率1500 W、偏壓300 W、壓力1 Pa、蝕刻腔室內之溫度80～110℃之條件下，藉由Cl2 氣體對SiO2 掩膜/藍寶石基板進行乾式蝕刻加工，獲得表1所示之包括以最頻間距為3 μm、構造高度為1.5 μm、平坦部距離為0.4 μm、相當於橋接部之部分之長度為0.4 μm、相當於橋接部之部分之高度為3 nm以下(實質上橋接部不具有高度，故而橋接部為平坦)之條件構成之凹凸構造之半導體發光元件用藍寶石基板。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面依序積層n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件。各GaN系之半導體層係藉由一般被廣泛地利用之MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機化學氣相沈積)法而形成。於MOCVD法中，於700℃～1000℃之溫度環境下，將氨氣與III族元素之三甲基鎵、三甲基銨、三甲基銦等烷基化合物氣體供給至藍寶石基板上並使其等進行熱分解反應，藉由磊晶成長於基板上成膜目標之結晶。 作為n型半導體層之構成，依序積層有15 nm之作為低溫成長緩衝層之Al0.9 Ga0.1 N、4.5 μm之不摻雜GaN、3 μm之作為n包覆層之Si摻雜GaN、及250 nm之不摻雜GaN。 活性層係為了提高再結合之機率而夾持數層帶隙較狹窄之層形成進行內部量子效率之提高之多重量子井。作為該構成，使不摻雜In0.15 Ga0.85 N(量子井層)以4 nm之膜厚、Si摻雜GaN(隔板層)以10 nm之膜厚交互地成膜，以不摻雜In0.15 Ga0.85 N成為9層、Si摻雜GaN成為10層之方式進行積層。 作為p型半導體層，積層有15 nm之Mg摻雜AlGaN、200 nm之不摻雜GaN、及15 nm之Mg摻雜GaN。 於形成n電極之區域中，自作為最表層之p型半導體層之Mg摻雜GaN進行蝕刻去除直至n型半導體層之不摻雜GaN為止，使Si摻雜之GaN層露出。於該露出面形成有包含Al與W之n電極，於n電極上形成有包含Pt與Au之n焊墊電極。 於p型半導體層之表面整個面形成有包含Ni與Au之p電極，於p電極上形成有包含Au之p焊墊電極。 藉由以上之操作形成裸晶之狀態之半導體元件(一個元件之尺寸為300 μm×350 μm)。 [比較例1] 於直徑2英吋、厚度0.42 mm之藍寶石基板上以厚度750 nm旋轉塗佈抗蝕劑，藉由雷射微影法繪製間距3 μm之掩膜後，進行利用乾式蝕刻之微細加工，獲得表1所示之包括以最頻間距為3 μm、構造高度為1.5 μm、平坦部距離為0.4 μm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 [實施例2] 使用平均粒徑為305 nm之SiO2 膠體氧化矽粒子(粒徑之變動係數＝3.4%)，使n型半導體層之不摻雜GaN為2.5 μm，除此以外，以與實施例1相同之方法進行利用粒子掩膜法之微細加工，獲得表1所示之包括以最頻間距為300 nm、構造高度為150 nm、平坦部距離為40 nm、相當於橋接部之部分之長度為30 nm、相當於橋接部之部分之高度為3 nm以下(實質上橋接部不具有高度，故而橋接部為平坦)之條件構成之凹凸構造之半導體發光元件用藍寶石基板。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 [比較例2] 於直徑2英吋、厚度0.42 mm之藍寶石基板上以厚度100 nm旋轉塗佈抗蝕劑，藉由電子束微影法繪製間距300 nm之掩膜後，進行利用乾式蝕刻之微細加工，獲得表1所示之包括以最頻間距為300 nm、構造高度為150 nm、平坦部距離為40 nm來構成之凹凸構造之半導體發光元件用藍寶石基板。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 ＜評估方法＞ 將於各實施例、比較例中獲得之半導體發光元件(樹脂包埋前之裸晶)直接以裸晶之狀態安裝於小型探針儀(prober)(ESStech公司製造之sp-0-2Ls)，藉由開放式探針儀以驅動電流20-40 mA點亮，進行以下之評估。將結果示於表1中。 [面內放射各向異性] 於Newport製造之PR50CC之旋轉平台上安裝半導體發光元件並使其點亮。一面使旋轉平台以Z軸為中心以0.5°/sec進行360度旋轉，一面藉由CCD相機(TOPCON公司製造之亮度計BM7A)自半導體發光元件之發光面起自仰角30度且距離150 mm之位置連續測定亮度。 於將縱軸設為亮度、將橫軸設為旋轉角度之曲線圖中，重疊描畫對測定結果進行描畫而獲得之曲線、及0度～360度之亮度平均值之直線，根據以下之式求出面內放射各向異性。 面內放射各向異性＝(由曲線與直線包圍之面積之總和)/(平均值×360度) 面內放射各向異性之數值較大之半導體發光元件係關於面內方向之放射表現出各向異性較大且均勻性較低之放射特性。相反，面內放射各向異性之數值較小之半導體發光元件係關於面內方向之放射表現出各向異性較低且均勻性較高之放射特性。 [外部量子效率] 為了確認光掠出效率提高效果，藉由labsphere公司製造之Spectraflect積分球與CDS-600型光譜儀測定外部量子效率。 [表1] 於表1中，平坦部距離係表示存在於鄰接之凸部之中心點之間之平坦面之寬度之平均值。 如表1所示，於實施例1、實施例2中，可確認較低之面內放射各向異性。另一方面，於藉由光微影法而製作之比較例1、及藉由干涉曝光法而製作之比較例2中，可確認較高之面內放射各向異性。據此，根據本發明，可知可藉由較先前方法更簡單之方法，獲得充分之光掠出效率與較低之面內放射各向異性。 [實施例3] 使用TTV為6.66 μm、WARP為17.06 μm、|BOW|為11.98 μm之藍寶石基板，除此以外，以與實施例1相同之方法進行利用粒子掩膜法之微細加工，獲得表2所示之包括以最頻間距為3 μm、構造高度為1.5 μm、平坦部距離為0.4 μm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。又，若自基板中央部、外周部各選出20點之取樣位置，對凸部之形狀進行測量並求出變動係數H'，則可分別獲得1.77、2.12之值。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 [比較例3] 使用TTV為5.24 μm、WARP為17.31 μm、|BOW|為11.07 μm之藍寶石基板，除此以外，以與比較例1相同之方法使用雷射微影法製作間距3 μm之圓形掩膜後，進行利用乾式蝕刻之微細加工，獲得表2所示之包括以最頻間距為3 μm、構造高度為1.5 μm、平坦部距離為0.4 μm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。又，基板中央部、外周部之凸部之變動係數H'係分別獲得4.82、10.45之值。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 [實施例4] 使用TTV為5.89 μm、WARP為18.78 μm、|BOW|為11.02 μm之藍寶石基板，除此以外係以與實施例2相同之方法進行利用粒子掩膜法之微細加工，獲得表1所示之包括以最頻間距為300 nm、構造高度為150 nm、平坦部距離為40 nm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。又，基板中央部、外周部之凸部之變動係數H'係分別獲得2.51、2.68之值。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 [比較例4] 使用TTV為5.56 μm、WARP為18.57 μm、|BOW|為10.85 μm之藍寶石基板，除此以外係以與比較例2相同之方法，藉由電子束微影法繪製間距300 nm之圓形掩膜後，進行利用乾式蝕刻之微細加工，獲得表1所示之包括以最頻間距為300 nm、構造高度為150 nm、平坦部距離為40 nm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。又，基板中央部、外周部之凸部之變動係數H'係分別獲得5.09、10.13之值。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 ＜評估方法＞ 自基板中央部、外周部各選出20點，將於各實施例、比較例中所獲得之半導體發光元件(樹脂包埋前之裸晶)直接以裸晶之狀態安裝於小型探針儀(ESStech公司製造之sp-0-2Ls)，藉由開放式探針儀以驅動電流20-40 mA使其點亮，進行以下之評估。將結果示於表2中。 [外部量子效率] 為了確認光掠出效率提高效果，藉由labsphere公司製造之Spectraflect積分球與CDS-600型光譜儀測定外部量子效率。 [表2] 於表2中，表示凸部之變動係數H'越大，越無法保持藍寶石基板上之凹凸構造之面內均一性，又，標準偏差係表示各測定位置上之光掠出效率提高率之差異。 如表2所示，於實施例3、實施例4中，面內中央部、外周部之變動係數H'、光掠出效率提高率及光掠出效率提高率之標準偏差均表示大致相同之值，故而可確認出藍寶石基板上之凹凸構造之面內均一性較高。另一方面，於藉由光微影法而製作之比較例3、及藉由干涉曝光法而製作之比較例4中，可確認於面內中央部與外周部上述之數值具有較大之差。據此，根據實施例3及4，可知即便使用TTV為5 μm～30 μm、WARP為10 μm～50 μm、|BOW|為10 μm～50 μm之平坦性相對低之基板，亦可精度良好地保持凹凸構造之面內均一性，且可獲得充分之光掠出效率。 [實施例5] 使用平均粒徑為1.06 μm之SiO2 膠體氧化矽粒子(粒徑之變動係數＝3.1%)，將n型半導體層之不摻雜GaN設為4.0 μm，除此以外係以與實施例1相同之方法進行利用粒子掩膜法之微細加工，獲得表1所示之包括以最頻間距為1.0 μm、構造高度為510 nm、橋接部之長度為280 nm、橋接部之高度為106 nm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 [比較例5] 於直徑2英吋、厚度0.42 mm之藍寶石基板上以厚度300 nm旋轉塗佈抗蝕劑，藉由雷射微影法繪製間距1 μm之掩膜後，進行利用乾式蝕刻之微細加工，獲得表3所示之包括以最頻間距為1 μm、構造高度為500 μm、平坦部距離為290 nm之條件構成之凹凸構造之半導體發光元件用藍寶石基板。 於如此獲得之半導體發光元件用藍寶石基板之凹凸構造面，依序積層與實施例1相同之構成之n型半導體層、活性層、及p型半導體層，繼而形成p電極及n電極，完成半導體發光元件(一個元件之尺寸為300 μm×350 μm)。 ＜評估方法＞ 將於各實施例、比較例中所獲得之半導體發光元件(樹脂包埋前之裸晶)直接以裸晶之狀態安裝於小型探針儀(ESStech公司製造之sp-0-2Ls)，藉由開放式探針儀以驅動電流20-40 mA使其點亮，進行以下之評估。將結果示於表3中。 [外部量子效率] 為了確認光掠出效率提高效果，藉由labsphere公司製造之Spectraflect積分球與CDS-600型光譜儀測定外部量子效率。 [表3] 如表3所示，實施例5係於微細構造體中包括橋接部，故而外部量子效率與無橋接部之比較例5相比高出約10%。該情況可解釋為：於實施例5中，在LED元件內部成為波導模式並且被封入之光因存在橋接部而散射並自光掠出面掠出。另一方面，於無橋接部之比較例5中，無上述之光掠出效果，故而外部量子效率變差。 [產業上之可利用性] 藉由簡單之方法，提供一種不易產生半導體層之結晶缺陷且可獲得充分之光掠出效率並且可防止色移之半導體發光元件用基板。
11‧‧‧半導體發光元件用基板
23‧‧‧線
24‧‧‧線
200‧‧‧半導體發光元件
211B‧‧‧元件用基板
211S‧‧‧發光構造體形成面
212‧‧‧凸部
213‧‧‧橋接部
213T‧‧‧頂面
214‧‧‧平坦部
221‧‧‧發光構造體
C1‧‧‧區域
C11～C16‧‧‧區域
c11～c16‧‧‧凸部
F1‧‧‧單粒子膜
f11～f15‧‧‧平坦面
HB2‧‧‧橋接高度
HT2‧‧‧凸部高度
M1‧‧‧粒子
M11‧‧‧粒子
M12‧‧‧粒子
m11～m15‧‧‧中點
R21‧‧‧直徑
R22‧‧‧直徑
S21‧‧‧第1露出部
S22‧‧‧第2露出部
S1‧‧‧基板
S11‧‧‧基板
S12‧‧‧基板
S13‧‧‧基板
t11～t16‧‧‧中心點
T1‧‧‧正三角形
TG2‧‧‧凸部群
TL2‧‧‧凸部團
TP2‧‧‧凸部對
u1‧‧‧圓
V1‧‧‧水槽
W1‧‧‧下層水
X1‧‧‧平坦面
X11‧‧‧平坦面
X12‧‧‧平坦面
X13‧‧‧平坦面
Y12‧‧‧凸部
Y13‧‧‧凸部
圖1係模式性地表示本發明之半導體發光元件用基板之剖面圖。 圖2係模式性地表示本發明之半導體發光元件用基板之俯視圖。 圖3A係本發明之半導體發光元件用基板之製造方法之說明圖，且表示粒子排列步驟後之狀態。 圖3B係本發明之半導體發光元件用基板之製造方法之說明圖，且表示粒子蝕刻步驟後之狀態。 圖3C係本發明之半導體發光元件用基板之製造方法之說明圖，且表示基板蝕刻步驟之中途之狀態。 圖3D係本發明之半導體發光元件用基板之製造方法之說明圖，且表示基板蝕刻步驟後之狀態。 圖4係模式性地表示於單粒子膜形成步驟中排列之粒子之俯視圖。 圖5A係關於利用LB法之粒子排列步驟之說明圖，且表示移動步驟開始前之狀態。 圖5B係關於利用LB法之粒子排列步驟之說明圖，且表示移動步驟中之狀態。 圖6係於本揭示之技術中之一實施形態之半導體發光元件用基板將半導體發光元件用基板之一部分放大表示之局部立體圖。 圖7係將一實施形態之半導體發光元件用基板之平面構造之一部分放大表示之局部俯視圖。 圖8係表示一實施形態之半導體發光元件用基板之剖面構造之一部分之局部剖面圖，且為自圖7中之23-23線觀察之局部剖面圖。 圖9係表示一實施形態之半導體發光元件用基板之剖面構造之一部分之局部剖面圖，且為自圖7中之24-24線觀察之局部剖面圖。 圖10係表示於一實施形態之半導體發光元件用基板之製造方法中之單粒子膜之形成步驟中形成之單粒子膜之平面構造之一部分之局部俯視圖。 圖11係表示於一實施形態之半導體發光元件用基板之製造方法中之單粒子膜之蝕刻步驟中蝕刻之單粒子膜之平面構造之一部分之局部俯視圖。 圖12係表示於一實施形態之半導體發光元件用基板之製造方法中之發光構造體形成面之蝕刻步驟中蝕刻之發光構造體形成面之平面構造之一部分之局部俯視圖。 圖13係模式性地表示一實施形態之半導體發光元件之剖面構造之一部分之局部剖面圖。 圖14係於本揭示之技術中之變化例之半導體發光元件用基板中將半導體發光元件用基板之剖面構造之一部分放大表示之局部立體圖，左側為與於一實施形態中進行說明之圖8對應之圖，右側為與於一實施形態中進行說明之圖9對應之圖。 圖15係於本揭示之技術之變化例之半導體發光元件用基板中將半導體發光元件用基板之剖面構造之一部分放大表示之局部立體圖，左側為與於一實施形態中進行說明之圖8對應之圖，右側為與於一實施形態中進行說明之圖9對應之圖。

Claims (14)

  1. 一種半導體發光元件用基板之製造方法，其特徵在於包括：粒子排列步驟，係以由下述式(1)定義之排列之偏差D(%)成為15%以下之方式，使複數個粒子以單層排列於基板；粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及基板蝕刻步驟，將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜，對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造；D[%]=|B-A|×100/A‧‧‧(1)其中，式(1)中，A為粒子之平均粒徑，B為粒子間之最頻間距，又，|B-A|係表示A與B之差之絕對值。
  2. 如請求項1之半導體發光元件用基板之製造方法，其中上述粒子排列步驟包括：滴加步驟，係對水槽內之水之液面滴加使粒子分散於比重小於水之溶劑中而成之分散液；單粒子膜形成步驟，係藉由使上述溶劑揮發而於水之液面上形成包含上述粒子之單粒子膜；以及移動步驟，係將上述單粒子膜移取至基板。
  3. 如請求項1或2之半導體發光元件用基板之製造方法，其中上述粒子間之最頻間距為5μm以下。
  4. 如請求項1或2之半導體發光元件用基板之製造方法，其中上述粒子間之最頻間距為1μm以下。
  5. 如請求項1或2之半導體發光元件用基板之製造方法，其中上述粒子間之最頻間距為200nm~700nm。
  6. 如請求項1或2之半導體發光元件用基板之製造方法，其中上述基板為藍寶石，上述粒子為二氧化矽，上述粒子蝕刻步驟係使用選自由CF4、SF6、CHF3、C2F6、C3F8、CH2F2、O2、及NF3所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述基板蝕刻步驟係使用選自由Cl2、Br2、BCl3、SiCl4、HBr、HI、HCl、及Ar所組成之群中之至少1種氣體作為蝕刻氣體之步驟。
  7. 一種半導體發光元件用基板之製造方法，其特徵在於包括：粒子排列步驟，係使複數個粒子以單層排列於基板；粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及基板蝕刻步驟，係將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造；且上述基板為藍寶石，上述粒子為二氧化矽，上述粒子蝕刻步驟係 使用選自由CF4、SF6、CHF3、C2F6、C3F8、CH2F2、O2、及NF3所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述基板蝕刻步驟係使用選自由Cl2、Br2、BCl3、SiCl4、HBr、HI、HCl、及Ar所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述粒子排列步驟包括：滴加步驟，係對水槽內之水之液面滴加使粒子分散於比重小於水之溶劑中而成之分散液；單粒子膜形成步驟，係藉由使上述溶劑揮發而於水之液面上形成包含上述粒子之單粒子膜；以及移動步驟，係將上述單粒子膜移取至基板。
  8. 一種半導體發光元件用基板之製造方法，其特徵在於包括：粒子排列步驟，係使複數個粒子以單層排列於基板；粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及基板蝕刻步驟，係將上述粒子蝕刻步驟後之複數個粒子作為蝕刻掩膜對上述基板進行乾式蝕刻，而於上述基板之一面形成凹凸構造；且上述基板為藍寶石，上述粒子為二氧化矽，上述粒子蝕刻步驟係使用選自由CF4、SF6、CHF3、C2F6、C3F8、CH2F2、O2、及NF3所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述基板蝕刻步驟係使用選自由Cl2、Br2、BCl3、SiCl4、HBr、HI、HCl、及Ar所組成之群中之至少1種氣體作為蝕刻氣體之步驟，上述基板之由ASTM F657規定之最大厚度及最小厚度之間之絕對 差(TTV)為5μm~30μm、由ASTM F1390規定之自基準面之偏移之最大值與最小值之差(WARP)為10μm~50μm、由ASTM F534.3.1.2規定之自基板之中心部之基準面之間隔之絕對值(|BOW|)為10μm~50μm。
  9. 如請求項1或2之半導體發光元件用基板之製造方法，其中上述基板之由ASTM F657規定之最大厚度及最小厚度之間之絕對差(TTV)為5μm~30μm、由ASTM F1390規定之自基準面之偏移之最大值與最小值之差(WARP)為10μm~50μm、由ASTM F534.3.1.2規定之自基板之中心部之基準面之間隔之絕對值(|BOW|)為10μm~50μm。
  10. 一種半導體發光元件之製造方法，其包含：藉由半導體發光元件用基板之製造方法形成半導體發光元件用基板之步驟；以及於上述半導體發光元件用基板之形成有階差之上表面形成包含半導體層之發光構造體之步驟，上述半導體發光元件用基板之製造方法包含：粒子排列步驟，係使複數個粒子以單層排列於基板之上表面而形成單粒子膜；粒子蝕刻步驟，係以上述粒子被蝕刻且上述基板實質上未被蝕刻之條件，對排列之上述複數個粒子進行乾式蝕刻而於粒子間設置間隙；以及基板蝕刻步驟，係以上述單粒子膜為掩膜對上述上表面進行蝕 刻；且於上述基板蝕刻步驟中，於上述粒子蝕刻步驟後，於在上述基板之上表面露出之區域形成階差。
  11. 如請求項10之半導體發光元件之製造方法，其中於上述粒子蝕刻步驟中，使上述複數個粒子之各者縮小。
  12. 如請求項10或11之半導體發光元件之製造方法，其中於上述基板蝕刻步驟中，複數個粒子中之2個粒子之間之間隙越大，上述階差越小。
  13. 如請求項12之半導體發光元件之製造方法，其中於上述粒子排列步驟中，藉由LB法排列上述複數個粒子。
  14. 一種半導體發光元件之製造方法，其包括如下步驟：藉由如請求項1至9中任一項之製造方法獲得發光元件用基板；以及於所獲得之發光元件用基板之形成有凹凸構造之面，積層至少包含發光層之半導體功能層。
TW106123595A 2012-08-21 2013-08-22 半導體發光元件用基板及半導體發光元件以及該等之製造方法 TWI650879B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP??2012-182302 2012-08-21
JP2012182302 2012-08-21
JP??2013-126025 2013-06-14
JP2013126025 2013-06-14

Publications (2)

Publication Number Publication Date
TW201735396A TW201735396A (zh) 2017-10-01
TWI650879B true TWI650879B (zh) 2019-02-11

Family

ID=50149976

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106123595A TWI650879B (zh) 2012-08-21 2013-08-22 半導體發光元件用基板及半導體發光元件以及該等之製造方法
TW102130111A TWI599072B (zh) 2012-08-21 2013-08-22 半導體發光元件用基板及半導體發光元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102130111A TWI599072B (zh) 2012-08-21 2013-08-22 半導體發光元件用基板及半導體發光元件

Country Status (7)

Country Link
US (3) US9515223B2 (zh)
EP (2) EP2922103B1 (zh)
JP (1) JP6036830B2 (zh)
KR (1) KR102019058B1 (zh)
CN (2) CN108389944B (zh)
TW (2) TWI650879B (zh)
WO (1) WO2014030670A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108876B4 (de) * 2013-08-16 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
US20170137328A1 (en) * 2014-06-18 2017-05-18 Osram Sylvania Inc. Method of making a ceramic wavelength converter assembly
WO2016009826A1 (ja) * 2014-07-15 2016-01-21 王子ホールディングス株式会社 光学素子
JP6482120B2 (ja) * 2015-03-31 2019-03-13 デクセリアルズ株式会社 原盤の製造方法、光学体の製造方法、光学部材の製造方法、および表示装置の製造方法
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
TW201712890A (zh) * 2015-07-29 2017-04-01 Nikkiso Co Ltd 發光元件的製造方法
US10276455B2 (en) * 2016-07-29 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measurement of semiconductor device fabrication tool implement
JP6558326B2 (ja) * 2016-08-23 2019-08-14 信越化学工業株式会社 ハーフトーン位相シフトマスクブランクの製造方法、ハーフトーン位相シフトマスクブランク、ハーフトーン位相シフトマスク及びフォトマスクブランク用薄膜形成装置
JP6772820B2 (ja) * 2016-12-22 2020-10-21 日亜化学工業株式会社 再生基板の製造方法及び発光素子の製造方法
US10395936B2 (en) * 2017-04-24 2019-08-27 International Business Machines Corporation Wafer element with an adjusted print resolution assist feature
CN106941074B (zh) * 2017-04-27 2023-03-03 林文华 一种方形晶片加工装置及其工作方法
JP2019082594A (ja) * 2017-10-31 2019-05-30 ソニー株式会社 表示装置
US20230104278A1 (en) * 2020-03-24 2023-04-06 Denka Company Limited Phosphor particle, composite, light- emitting device, and self-light-emitting display
CN112750928A (zh) * 2020-12-30 2021-05-04 广东中图半导体科技股份有限公司 桥链型图形化蓝宝石衬底、制备方法及led外延片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114944A1 (en) * 2006-03-31 2009-05-07 Sumitomo Chemical Company , Limited Method for Fine Processing of Substrate, Method for Fabrication of Substrate, and Light Emitting Device
US20090236629A1 (en) * 2005-07-08 2009-09-24 Sumitomo Chemical Company, Limited Sustrate and Semiconductor Light-Emitting Device
US20100270651A1 (en) * 2009-04-27 2010-10-28 Aurotek Corporation Sapphire substrate with periodical structure
US20110121431A1 (en) * 2009-11-23 2011-05-26 The Board Of Trustees Of The Leland Stanford Junior University Substrate Comprising a Nanometer-scale Projection Array
US20110263061A1 (en) * 2008-07-08 2011-10-27 Samsung Led Co., Ltd. Semiconductor light emitting device having patterned substrate and manufacturing method of the same
US20110294295A1 (en) * 2010-05-27 2011-12-01 Hon Hai Precision Industry Co., Ltd. Method for making three-dimensional nano-structure array

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120255A (ja) 1981-12-31 1983-07-18 エクソン・リサ−チ・アンド・エンジニアリング・カンパニ− 平版印刷マスクの製造方法
US4407695A (en) * 1981-12-31 1983-10-04 Exxon Research And Engineering Co. Natural lithographic fabrication of microstructures over large areas
JP2713094B2 (ja) 1993-01-08 1998-02-16 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3538275B2 (ja) 1995-02-23 2004-06-14 日亜化学工業株式会社 窒化物半導体発光素子
EP0731490A3 (en) * 1995-03-02 1998-03-11 Ebara Corporation Ultra-fine microfabrication method using an energy beam
JPH0964419A (ja) 1995-08-28 1997-03-07 Sumitomo Chem Co Ltd ３−５族化合物半導体及び発光素子
US6051149A (en) * 1998-03-12 2000-04-18 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
US6143580A (en) * 1999-02-17 2000-11-07 Micron Technology, Inc. Methods of forming a mask pattern and methods of forming a field emitter tip mask
US6521541B2 (en) * 2000-08-23 2003-02-18 California Institute Of Technology Surface preparation of substances for continuous convective assembly of fine particles
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7005079B2 (en) * 2003-04-07 2006-02-28 Chungwha Picture Tubes, Ltd. Manufacturing method of light-guiding apparatus for using in backlight of liquid crystal display
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
JP4068074B2 (ja) 2004-03-29 2008-03-26 株式会社東芝 凸凹パターンの形成方法および凸凹パターン形成用部材
US7924918B2 (en) 2004-11-29 2011-04-12 Ntt Docomo, Inc. Temporal prediction in video coding
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP4733535B2 (ja) 2006-02-24 2011-07-27 パナソニック株式会社 酸窒化物蛍光体、酸窒化物蛍光体の製造方法、半導体発光装置、発光装置、光源、照明装置、及び画像表示装置
WO2008001670A1 (fr) 2006-06-30 2008-01-03 Oji Paper Co., Ltd. Masque de gravure de film monoparticulaire et son procédé de production, procédé de production d'une structure fine avec un masque de gravure de film monoparticulaire et structure fine obtenue à l'aide du procédé de production
SG140481A1 (en) * 2006-08-22 2008-03-28 Agency Science Tech & Res A method for fabricating micro and nano structures
KR100966367B1 (ko) * 2007-06-15 2010-06-28 삼성엘이디 주식회사 반도체 발광소자 및 그의 제조방법
CN101420003B (zh) * 2007-10-24 2011-11-30 泰谷光电科技股份有限公司 发光二极管的制造方法
EP2211374A4 (en) 2007-11-16 2012-10-10 Ulvac Inc PROCESS FOR TREATING SUBSTRATE AND SUBSTRATE PROCESSED THEREBY
JP5157435B2 (ja) 2007-12-28 2013-03-06 王子ホールディングス株式会社 凹凸パターンシートの製造方法、及び光学シートの製造方法
CN101939820B (zh) * 2008-02-15 2012-02-08 三菱化学株式会社 外延生长用基板、GaN类半导体膜的制造方法、GaN类半导体膜、GaN类半导体发光元件的制造方法以及GaN类半导体发光元件
JP5237658B2 (ja) 2008-03-18 2013-07-17 ペンタックスリコーイメージング株式会社 基板上に規則的に二次元配置した構造体、及びその形成方法
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
JP5196403B2 (ja) * 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
TWI425643B (zh) * 2009-03-31 2014-02-01 Sony Corp 固態攝像裝置及其製造方法、攝像裝置和抗反射結構之製造方法
TW201103084A (en) * 2009-04-13 2011-01-16 Sinmat Inc Chemical mechanical fabrication (CMF) for forming tilted surface features
KR101417541B1 (ko) * 2009-09-07 2014-07-08 엘시드 가부시끼가이샤 반도체 발광 소자
KR20120095411A (ko) 2009-11-09 2012-08-28 쓰리엠 이노베이티브 프로퍼티즈 컴파니 반도체 식각 방법
JP5690348B2 (ja) * 2009-11-17 2015-03-25 スリーエム イノベイティブ プロパティズ カンパニー 光吸収性基板の表面の微細構造化
JP5298035B2 (ja) 2010-01-14 2013-09-25 パナソニック株式会社 基板の加工方法
JP5284300B2 (ja) 2010-03-10 2013-09-11 株式会社東芝 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
US8993993B2 (en) * 2010-05-11 2015-03-31 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
TWI540756B (zh) * 2010-08-06 2016-07-01 Nichia Corp 藍寶石基板及半導體發光元件
KR20120029767A (ko) 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
CN102064257A (zh) 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
CN102468392A (zh) * 2010-11-17 2012-05-23 晶发光电股份有限公司 具有网状结构的发光二极管
KR101340845B1 (ko) * 2011-01-13 2013-12-13 한국기계연구원 기능성 표면의 제조방법
CN103299396B (zh) * 2011-06-23 2015-11-25 旭化成电子材料株式会社 微细图案形成用积层体及微细图案形成用积层体的制造方法
JP6235459B2 (ja) * 2012-04-02 2017-11-22 旭化成株式会社 光学基板、半導体発光素子及び半導体発光素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236629A1 (en) * 2005-07-08 2009-09-24 Sumitomo Chemical Company, Limited Sustrate and Semiconductor Light-Emitting Device
US20090114944A1 (en) * 2006-03-31 2009-05-07 Sumitomo Chemical Company , Limited Method for Fine Processing of Substrate, Method for Fabrication of Substrate, and Light Emitting Device
US20110263061A1 (en) * 2008-07-08 2011-10-27 Samsung Led Co., Ltd. Semiconductor light emitting device having patterned substrate and manufacturing method of the same
US20100270651A1 (en) * 2009-04-27 2010-10-28 Aurotek Corporation Sapphire substrate with periodical structure
US20110121431A1 (en) * 2009-11-23 2011-05-26 The Board Of Trustees Of The Leland Stanford Junior University Substrate Comprising a Nanometer-scale Projection Array
US20110294295A1 (en) * 2010-05-27 2011-12-01 Hon Hai Precision Industry Co., Ltd. Method for making three-dimensional nano-structure array

Also Published As

Publication number Publication date
US20150221824A1 (en) 2015-08-06
CN108389944B (zh) 2021-04-02
CN108389944A (zh) 2018-08-10
KR102019058B1 (ko) 2019-09-06
JPWO2014030670A1 (ja) 2016-07-28
US9515223B2 (en) 2016-12-06
WO2014030670A1 (ja) 2014-02-27
KR20150046032A (ko) 2015-04-29
CN104584243A (zh) 2015-04-29
US20160197236A1 (en) 2016-07-07
TW201414009A (zh) 2014-04-01
US20170309784A1 (en) 2017-10-26
EP2889922A4 (en) 2016-05-04
EP2922103A1 (en) 2015-09-23
TWI599072B (zh) 2017-09-11
EP2922103B1 (en) 2017-04-05
US9748441B2 (en) 2017-08-29
JP6036830B2 (ja) 2016-11-30
EP2889922B1 (en) 2018-03-07
TW201735396A (zh) 2017-10-01
CN104584243B (zh) 2018-12-25
EP2889922A1 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
TWI650879B (zh) 半導體發光元件用基板及半導體發光元件以及該等之製造方法
JP6750713B2 (ja) 半導体発光素子用基板、および、半導体発光素子
JP2007019318A (ja) 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
TWI598288B (zh) 外延結構體
TWI483893B (zh) 外延襯底
TWI553907B (zh) 外延襯底的製備方法
WO2014123193A1 (ja) 凹凸基板及び発光ダイオードの製造方法、並びに凹凸基板、発光ダイオード及び有機薄膜太陽電池
JP6638245B2 (ja) 半導体発光素子用基板、および、半導体発光素子
JP6206336B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
KR20100041138A (ko) 광자 결정과 경사진 측벽이 집적된 발광 다이오드 및 그 제조방법
TWI698031B (zh) 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法
JP6256220B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法