TWI698031B - 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法 - Google Patents

半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法 Download PDF

Info

Publication number
TWI698031B
TWI698031B TW106101745A TW106101745A TWI698031B TW I698031 B TWI698031 B TW I698031B TW 106101745 A TW106101745 A TW 106101745A TW 106101745 A TW106101745 A TW 106101745A TW I698031 B TWI698031 B TW I698031B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor light
emitting element
crystal
area
Prior art date
Application number
TW106101745A
Other languages
English (en)
Other versions
TW201733156A (zh
Inventor
大紘太郎
篠塚啓
八田嘉久
Original Assignee
日商王子控股股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商王子控股股份有限公司 filed Critical 日商王子控股股份有限公司
Publication of TW201733156A publication Critical patent/TW201733156A/zh
Application granted granted Critical
Publication of TWI698031B publication Critical patent/TWI698031B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

本發明提供一種可減低發光層之中的結晶的結晶轉位密度的半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法。半導體發光元件用之基板，具備：基準面，該基準面包含與構成半導體發光元件用之基板的材料的結晶面為平行的平坦面；以及複數個凸部，該凸部從基準面突出，並在沿著結晶面的二維晶格上排列，並且作為前端面具有與結晶面平行的平坦面，並且在包含基準面的平面之中互相相鄰的凸部的間距（P）為100nm以上5.0μm以下，在和基準面相對向的俯視之下單位面積中的前端面的合計面積為第1面積（S1），單位面積中的基準面的合計面積為第2面積（S2）的時候，滿足0.76≦S1／S2≦7.42。

Description

半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法
本發明關於藉由複數個凸部構成用以成長化合物半導體的結晶層的面的半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法。
利用於發光二極體等的半導體發光元件，具備：具有與結晶面平行的對象面的半導體發光元件用之基板，以及位於該對象面上的發光構造體。構成半導體發光元件用之基板的材料，例如為藍寶石或碳化矽。發光構造體例如為III-V族半導體薄膜的多層體。並且，當對發光構造體供給電流時，發光構造體放出光，並且所放出的光被往半導體發光元件的外部取出。此時，作為提高來自於半導體發光元件的光的取出效率的技術，例如，已知有在對象面具備微細的凹凸構造，透過微細的凹凸構造所造成的幾何光學反射或折射，來抑制發光構造體內光的衰減(例如，參照專利文獻1至3)。
〈先前技術文獻〉
〈專利文獻〉
〈專利文獻1〉 日本特開2002-280611號公報
〈專利文獻2〉 日本特開2003-318441號公報
〈專利文獻3〉 日本特開2012-248874號公報
但是，在構成發光構造體的化合物半導體層上，包含不少結晶轉位等的缺陷。在發光的強度大部份仰賴結晶性的化合物半導體層上，化合物半導體層中所含的缺陷會對於電子物性或光學物性產生影響，使發光構造體的發光效率降低。
半導體發光元件用之基板所具備的對象面包含半導體發光元件用之基板的形成材料之中的結晶面，而在形成化合物半導體層的方法之中，該結晶面具有讓化合物半導體的結晶層成長的功能。化合物半導體層中的結晶轉位密度的大小，根據此對象面上的結晶層成長的方法的不同將會大幅改變。專利文獻1中所揭示的技術，是在半導體發光元件用之基板的對象面上具備複數個凸部，並且將對象面的單位面積內之中凸部所占的面積設定得足夠小，藉此抑制起因於凸部的結晶轉位密度提高。
但是，將單位面積內之中凸部所占的面積設定得足夠小的技術，係基於化合物半導體的層成長的開始位置，是互相相鄰的凸部的間隙者。因此，在作為化合物半導體的層成長的開始位置為凸部的間隙以外的成長方法上，依然留有改善的餘地。特別是，如氮化鋁等般在其結晶間的相互作用高的化合物半導體的層形成上，化合物半導體的結晶核無法得到充分的流動性。亦即，附著於凸部的前端面或凸部的側面的化合物半導體的結晶核，停留在凸部的表面而不會移動至作為互相相鄰的凸部的間隙的凹部，其結果，化合物半導體的層成長將會從凸部的前端面或凸部的側面開始。
本發明提供一種可減低化合物半導體層之中的結晶轉位密度的半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法。
用以解決上述問題的半導體發光元件用之基板，具備：基準面，該基準面包含與構成半導體發光元件用之基板的材料的結晶面為平行的平坦面；以及複數個凸部，該凸部從前述基準面突出，並在沿著前述結晶面的二維晶格上排列，並且作為前端面具有與前述結晶面平行的平坦面。並且，在包含前述基準面的平面之中互相相鄰的前述凸部的間距P為100nm以上5.0μm以下，在和前述基準面相對向的俯視之下單位面積中的前述前端面的合計面積為第1面積S1，前述單位面積中的前述基準面的合計面積為第2面積S2的時候，滿足0.76≦S1/S2≦7.42。
用以解決上述問題的半導體發光元件用之基板的製造方法，具備：將與構成基板的材料的結晶面平行的平坦面作為處理面，在前述基板具備的前述處理面上形成遮罩的製程，以及藉著使用前述遮罩的前述處理面之蝕刻，來在前述基板上形成複數個凸部和基準面的製程，前述凸部作為前端面具有作為在前述處理面之中被前述遮罩覆蓋的部分之平坦面並沿著前述結晶面在二維晶格上排列，前述基準面是作為互相相鄰的前述凸部的間隙之凹部之中的底面，並包含與前述結晶面平行的平坦面。將在包含前述基準面的平面之中互相相鄰的前述凸部的間距設為100nm以上5.0μm以下，在形成前述凸部和前述基準面的方面上，在和前述基準面相對向的俯視之下單位面積之中的前述前端面的合計面積是第1面積S1，前述單位面積之中的前述基準面的合計面積是第2面積S2時，成為0.76≦S1/S2≦7.42。
憑藉上述半導體發光元件用之基板，以及該製造方法，在凸部的前端面具有的合計面積S1，比基準面的合計面積S2更大的情況下，形成化合物半導體層之際，結晶核到達各凸部的前端面的機率，比起到達作為互相相鄰的凸部的間隙的基準面的機率更高。並且，當結晶核具有 到達凸部的前端面的結晶核無法移動到基準面的程度的流動性的時候，化合物半導體的層成長，比起基準面更容易在靠近凸部的前端面開始。此外，從各凸部的前端面成長過一遍的化合物半導體層的結晶層，可抑制化合物半導體的結晶核到達作為凸部的間隙的基準面的情形。另一方面，只要在滿足0.76≦S1/S2的範圍內，就算在凸部的前端面具有的合計面積S1，比基準面的合計面積S2更小的情況下，在前端面具有結晶核可停留在前端面的面積，或前端面具有可供結晶核成長的面積的時候，作為結果，可得到以下的效果。亦即，從各凸部的前端面成長的化合物半導體層的結晶層，和從基準面成長的化合物半導體層的結晶層之間的結合被抑制，而形成從互相相鄰的凸部的前端面成長的結晶層彼此的聚結(coalescence)成長而得的連續的化合物半導體層。因此，可減低化合物半導體層之中的結晶轉位密度。
尚且，在半導體發光元件用之基板之中使化合物半導體層的結晶層成長的側面，係和結晶面平行的單純的平坦面之構成，亦即，在省略了從基準面突出的凸部的側面中，構成化合物半導體層的結晶層的位置，不規則地分佈於該側面全體之中。此點，如果是上述半導體發光元件用之基板，由於凸部重複的間距為100nm以上5.0μm以下，可抑制構成化合物半導體層的結晶層的位置不平均的情況，也可抑制由於結晶層彼此的聚結成長造成結晶轉位密度分佈不平均的情況。
上述半導體發光元件用之基板之中，和前述前端面平行的方向之中的前述前端面的最大寬度是前端寬度Lb，前述前端寬度Lb和前述間距P滿足0.50≦Lb/P≦0.88亦可。
憑藉上述半導體發光元件用之基板，由於可以抑制複數個凸部包含前端寬度Lb過小的凸部，以及複數個凸部包含前端寬度Lb過大的凸部的情況，可更容易得到上述的減低結晶轉位密度的效果。
上述半導體發光元件用之基板，在和前述前端面平行的方向之中前述凸部中的基端的最大寬度是基端寬度La，並且前述凸部的突出方向之中從前述基端到前述前端面為止的距離是凸部高度H時，滿足0.01≦H/La≦1.0亦可。尚且，從在凸部的加工之中提高凸部所具有的形狀的再現性的觀點來看，在間距未達1.0μm的時候以0.1≦H/La≦1.0較佳。
憑藉上述半導體發光元件用之基板，由於將凸部高度H除以基端寬度La的結果之長寬比H/La為0.01以上，可更確實地抑制從凸部的前端面成長的化合物半導體層的結晶層，與從基準面成長的化合物半導體層的結晶層之間的結合。此外，由於長寬比H/La為1.0以下，可抑制凸部高度H設定得過大，或是第2面積S2設定得過小而造成的加工負擔。
上述半導體發光元件用之基板之中，前述凸部的形狀是錐台狀亦可。
憑藉上述半導體發光元件用之基板，相較於凸部的形狀為圓柱狀或逆錐台狀的構成，可加寬連接用以支撐凸部的基準面與該凸部的基端的範圍。因此，可使凸部的構造穩定。
上述半導體發光元件用之基板之中，在形成前述遮罩的方面上，藉著將複數個微粒子排列成層狀的單粒子膜形成於前述處理面來將前述單粒子膜作為前述遮罩亦可。
憑藉上述半導體發光元件用之基板的製造方法，由於可將用以形成遮罩的曝光或用以形成遮罩的顯影從製造製程中省略，可減低施加於基板的處理的製程數。
根據本發明，可減低化合物半導體層之中的結晶轉位密度。
H:凸部高度
La:基端寬度
Lb:前端寬度
Lc:間隙寬度
H/La:長寬比
P:凸部間距
S1:第1面積
S2:第2面積
S1/S2:前端面比例
11:半導體發光元件用之基板
11A:基準面
11B:基板
12:凸部
13:前端面
14:周面
21:遮罩
21P:粒子
31:化合物半導體層
31K:結晶層
31L:各結晶層結合的位置
圖1是表示在將半導體發光元件用之基板具體化的一實施型態之中的半導體發光元件用之基板的平面構造的俯視圖。
圖2是表示在將半導體發光元件用之基板具體化的一實施型態之中的半導體發光元件用之基板的平面構造之中對於前端面和底面附上互不相同的陰影線的俯視圖。
圖3是表示在將半導體發光元件用之基板具體化的一實施型態之中的半導體發光元件用之基板的剖面構造的剖面圖，並且是表示2-2線的剖面圖。
圖4是使用基板的剖面構造來表示形成在將半導體發光元件用之基板的製造方法具體化的一實施型態之中的製造方法中所用的遮罩的製程的製程圖。
圖5是使用基板的剖面構造來表示在將半導體發光元件用之基板的製造方法具體化的一實施型態之中的製造方法中所含的施加蝕刻的製程途中的基板狀態的製程圖。
圖6是使用基板的剖面構造來表示在將半導體發光元件用之基板的製造方法具體化的一實施型態之中的製造方法中所含的施加蝕刻的製程結束時的基板狀態的製程圖。
圖7是使用半導體發光元件用之基板的剖面構造來表示對一實施型態之中的半導體發光元件用之基板成膜化合物半導體層的過程的製程圖。
圖8是使用半導體發光元件用之基板的剖面構造來表示對一實施型態之中的半導體發光元件用之基板成膜有化合物半導體層的狀態的製程圖。
於下述，參照圖1至圖8說明將半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法具體化的一實施型態。
〔半導體發光元件用之基板〕
如圖1所示，半導體發光元件用之基板11具備的1個面，是作為化合物半導體層的形成對象的凹凸面，該1個面是由基準面11A，以及從基準面11A突出的複數個凸部12所構成。基準面11A是表示半導體發光元件用之基板11所具備的1個面之中被凸部12占有的部分以外的部分。化合物半導體層是藉由化合物半導體的結晶層從凹凸面成長而形成。
基準面11A的至少局部包含平坦面，該平坦面與構成半導體發光元件用之基板11的材料的結晶面平行。複數個凸部12沿著結晶面排列，並且該複數個凸部12具備：前端面13，其為與結晶面平行的平坦面；以及周面14，其為將前端面13的周緣和基準面11A連接的筒面。在基準面11A之中，基準面11A的全體為1個結晶面亦可，基準面11A的局部為1個結晶面亦可。在前端面13之中，幾乎全部的前端面13為1個結晶面，前端面13之中的1個結晶面的占有率，比起基準面11A之中的1個結晶面的占有率大足夠多。
尚且，在圖1中，表示在與基準面11A相對向的俯視之中的各前端面13的中心12P位於三角晶格的頂點的排列例子。但是，在複數個凸部12的排列型態之中，例如，各前端面13的中心12P是位於正方晶格的頂點或三角晶格的頂點亦可。亦即，在複數個凸部12的排列型態之中，各前端面13位於二維晶格之中的晶格點上。換言之，在複數個凸部12的排列型態之中，與結晶面平行的前端面13具有周期性，複數個前端面13排列於二維晶格之中的複數個晶格點上。半導體發光元件用之基板11所具備的凹凸面之中，構成為具有周期性地排列的複數個前端面13構成1個群，並在凹凸面之中包含複數個群亦可。
此外，在圖1之中，表示了各凸部12的基端連接於基準面11A，並且是各凸部12所具有的形狀為從基端朝向前端逐漸變細的圓錐台狀的例子。但是，各凸部12所具有的形狀是互相相同的形狀亦可，包含互不相同的形狀亦可。並且，複數個凸部12中所含的形狀，是圓錐台狀，多角錐台狀，逆圓錐台狀，逆多角錐台狀，圓柱狀，多角柱狀，從基端朝向前端變細的多段柱狀亦可，從此等之中選出的2個以上的組合亦可。
構成半導體發光元件用之基板11的材料，在半導體發光元件的製造製程之中，具有熱的，機械的，化學的，以及光學的耐性。構成半導體發光元件用之基板11的材料，例如，從Al2O3，SiC，Si，Ge，MgAl2O4，LiTaO3，LiNbO3，ZrB2，GaP，GaN，GaAs，InP，InSn，AlN，CrB2所成群中選擇的1種。構成半導體發光元件用之基板11的材料，以機械的，熱的，化學的，以及光學的耐性在此等之中較高的點來考量，並且，以具有光透過性的點，具有價格優勢的點，以及具有高供給量的點來考量，以Al2O3較佳。
基準面11A中所含的結晶面，以及構成前端面13的結晶面，具有互相相等的面指數。在形成化合物半導體層之際，從各前端面13成長的化合物半導體層是構成1個化合物半導體層的結晶層31K。構成各前端面13的結晶面，具有對從各前端面13成長的結晶層31K賦予共通結晶性的功能。
例如，在半導體發光元件用之基板11具有的結晶系為六方晶系時，基準面11A和前端面13中所含的結晶面，是從c面，m面，a面，r面所成群中選出的1個。此外，例如，在半導體發光元件用之基板11具有的結晶系為立方晶系時，基準面11A和前端面13中所含的結晶面，是從(001)面，(111)面，(110)面所成群中選出的1個。尚且，基準面11A 中所含的結晶面以及構成前端面13的結晶面，是比起上述的指數面更高的指數面亦可。
如圖2所示般，半導體發光元件用之基板11具備的上述凹凸面，從和基準面11A相對向的方向觀看，包含：以白色空心圓所示的各前端面13；包圍各前端面13的具有圓環形狀的周面14，該圓環形狀中附有淡點；以及占據各周面14的外側的基準面11A，其附有深點。
從與基準面11A相對向的方向觀看，重複的最小單位的構造所占的區域是單位區域，單位區域具有的面積，亦即圖2表示的例子之中三角晶格的單位晶格所占的面積是單位面積。尚且，決定單位面積的單位區域，是在半導體發光元件用之基板11具備的凹凸面之中的重複的區域即可，例如是包含至少1個前端面13的區域亦可，是包含2個以上前端面13的區域亦可。
單位區域中所含的前端面13的面積的合計，亦即，單位面積之中前端面13的合計面積是第1面積S1。單位區域中所含的基準面11A的面積的合計，亦即，單位面積之中基準面11A的合計面積是第2面積S2。第2面積S2相對於第1面積S1的比值是前端面比例S1/S2，並滿足S1/S2≧0.2，較佳為滿足S1/S2≧0.4，此外從提高化合物半導體的結晶成長的觀點來看S1/S2≧1.0較佳。亦即，從與基準面11A相對向的方向觀看，第1面積S1在第2面積S2以上較佳。如根據前端面比例S1/S2為1.0以上的構成，在凹凸面上形成化合物半導體層之際，化合物半導體的結晶核到達各凸部12的前端面13的機率，比到達互相相鄰的凸部12之間的基準面11A的機率更高。其中，相較於S1/S2為0.1左右的構成，從製作半導體發光元件的情況下能夠大幅提高光輸出的觀點來看，滿足S1/S2≧0.76較佳。
此時，當附著在各凸部12的前端面13的結晶核，具有無法從前端面13移動到基準面11A的流動性時，構成化合物半導體層的結晶層31K的成長，比起基準面11A更容易在各凸部12的前端面13開始。此外，從各凸部12的前端面13成長過一次的化合物半導體層的結晶層31K，作為對於基準面11A的屏障發揮功能，而抑制化合物半導體的結晶核到達基準面11A的情形。
其結果，從凸部12的前端面13成長的化合物半導體層的結晶層31K，和從基準面11A成長的化合物半導體層的結晶層31K的結合被抑制。並且，可謀求從互相相鄰的凸部12的前端面13成長的結晶層31K彼此的聚結成長，藉此容易形成連續的化合物半導體層。因此，可減低化合物半導體層之中的結晶轉位密度。
尚且，前端面比例S1/S2以9.0以下較佳。如前端面比例S1/S2為9.0以下之構成，容易得到足以促進從前端面13的結晶成長的凸部12的大小。其中，相較於S1/S2為0.1左右的構成，從在製作半導體發光元件的情況下可大幅提高光輸出的觀點來看，滿足S1/S2≦7.42較佳。
並且，對於使前端面比例S1/S2停留在所望的範圍之中所需的加工，亦可擴大其所採用的方法的範圍。
如圖3所示，在半導體發光元件用之基板11的凹凸面之中，互相相鄰的凸部12的間距是凸部間距P。凸部間距P是100nm以上5.0μm以下。
凸部間距P以任意的適合的裝置測定即可。較佳為，藉由原子力顯微鏡(AFM)或者掃描式電子顯微鏡(SEM)進行測定。例如，在原子力顯微鏡中，係藉由對於凹凸面的攝影影像施加影像處理來求取。亦即，藉由原子力顯微鏡得到在半導體發光元件用之基板11的凹凸面之中任意選擇的正方形區域的影像。此時，藉由原子力顯微鏡攝影的正方形區 域的一邊的長度，是予先推定的凸部間距P的例如30倍以上40倍以下。接下來，藉由使用了高速傅立葉變換的攝影影像的波形分離，可得到基於攝影影像的高速傅立葉變換像。接著，求取高速傅立葉變換像之中的0次峰值和1次峰值之間的距離，將該距離的倒數，作為1個正方形區域之中的測量值而使用。並且，對於互相不同的25個處所以上的正方形區域得出測量值，從全25個的樣本得出的測量值的平均值，亦即，測量值的最頻值，作為上述凸部間距P而使用。尚且，在25個處所的正方形區域之中互相相鄰的正方形區域，至少分離1mm較佳，分離5mm以上1cm以下更佳。此外，在掃描式電子顯微鏡中，對於所得的凹凸面的表面形狀影像，測定鄰接的凸部的中心彼此的距離。對於任意抽出的各凸部進行測定，算出得到的50個點以上的平均值，將該平均值作為凸部間距P而使用。
此外，如凸部間距P在100nm以上，容易得到足以促進從前端面13的結晶成長的凸部12的大小。因此，對於將前端面比例S1/S2停留在所望的範圍所需的加工，可擴大其所採用的方法的範圍。
此外，如凸部間距P在5.0μm以下，藉著第1面積S1過大，可抑制結晶層31K在各前端面13之中偏倚。因此，藉著各前端面13幾乎平均地分散，也能夠容易地確保構成化合物半導體層的各結晶層31K的位置在凹凸面之中均勻。
尚且，在半導體發光元件用之基板11具有的凹凸面是和結晶面平行的單純的平坦面的構成中，亦即，在基準面11A之中省略從基準面11A突出的凸部12的構成中，構成化合物半導體層的結晶層31K的位置，不規則地分佈在平坦面全體之中。
此點，如果是上述的半導體發光元件用之基板11，由於凸部間距P為100nm以上5.0μm以下，而前端面13是依此重複，可抑制構成化合物半導體層的結晶層31K的位置在凹凸面之中不平均，亦可抑制化合物 半導體層之中的結晶轉位密度的分佈在凹凸面之中不平均。換言之，上述的半導體發光元件用之基板11之中的基準面11A，具備將從各前端面13成長的結晶層31K的平均性在凹凸面之中提高的功能。
凸部12的基端所具有的寬度之中的最大寬度，是基端寬度La。此外，在凸部12突出的方向之中從基準面11A到前端面13的距離是凸部高度H。並且，將凸部高度H除以基端寬度La而得的值之長寬比H/La，較佳為滿足0.01≦H/La≦1.0。
基端寬度La和凸部間距P的測量相同，以任意的適當的裝置測定即可。較佳為，用原子力顯微鏡(AFM)或者掃描式電子顯微鏡(SEM)進行測定。例如，原子力顯微鏡，係藉由對於凹凸面的攝影影像施加影像處理而求取。另外，掃描式電子顯微鏡，係針對所得的凹凸面的表面形狀影像，對任意抽出的各凸部的基端寬度La進行測定，算出所得到的50個點以上的平均值，將該平均值作為基端寬度La使用。凸部高度H也一樣，是藉由對於原子力顯微鏡所得到的凹凸面的攝影影像施加影像處理而求得。例如，在半導體發光元件用之基板11的凹凸面之中任意選擇的正方形區域的影像，係藉由原子力顯微鏡而求得，從原子力顯微鏡的攝影影像得到凹凸面的剖面形狀。接下來，對於在剖面形狀之中連續的5個以上的凸部12，作為測量值得出凸部12之中前端面13的高度，和基準面11A之中結晶面的高度之間的差值。接著，對於互不相同的5個處所以上的正方形區域得到測量值，得到總共25個以上的測量值。然後，製作使用二維的高速傅立葉變換像的赤道方向走勢圖(profile)，從該走勢圖之中的一次峰值的倒數，得到凸部高度H的最頻值，將此作為上述凸部高度H使用。此外，於掃描式電子顯微鏡，針對所得到的凹凸面的剖面形狀影像，對任意抽出的各凸部測定高度，算出所得50個點以上的平均值，將該平均值作為凸部高度H使用。
如長寬比H/La為0.01以上，可抑制從前端面13成長的化合物半導體層的結晶層，與從基準面11A成長的化合物半導體層的結晶層之間的結合。此外，如長寬比H/La在1.0以下，容易在半導體發光元件用之基板上加工互相相鄰的凸部12間的凹部。尚且，凸部高度H在100nm以上的話，凸部12的前端面13和基準面11A之間的階差，在控制從各前端面13成長的結晶層31K彼此的聚結成長之上變得明確。如凸部高度H在5.0μm以下，可減輕作為互相相鄰的凸部12間的凹部的形成所需的加工的負擔。
在前端面13的延展的方向之中的前端面13所具有的寬度的最大寬度是前端寬度Lb。此外，互相相鄰的凸部12間的距離是凸部12的間隙寬度Lc。從較大地得到單位面積中所含的前端面13的第1面積S1的觀點來看，較佳為前端寬度Lb較大，基端寬度La和前端寬度Lb之間的差值較小。此外，從容易滿足前端面比例S1/S2≧0.76的觀點來看，較佳為基端寬度La和凸部間距P之間的差值小。此外，從能夠促進結晶成長的觀點來看，前端寬度Lb除以凸部間距P所得的值之前端寬度比Lb/P，較佳為滿足Lb/P≧0.5。前端寬度Lb和凸部間距P的測量相同，藉由任意的適合的裝置進行測定即可。較佳為，用原子力顯微鏡(AFM)或者掃描式電子顯微鏡(SEM)進行測定。例如，原子力顯微鏡，是藉由對於凹凸面的攝影影像施加影像處理來求取。此外，掃描式電子顯微鏡，是針對所得的凹凸面的表面形狀影像，對於任意抽出的各凸部測定前端寬度Lb，算出所得的50個點以上的平均值，將該平均值作為前端寬度Lb來使用。
〔半導體發光元件用之基板的製造方法〕
接下來，對於製造上述的半導體發光元件用之基板11的方法進行說明。
半導體發光元件用之基板11的製造方法，包含：對於成為半導體發光元件用之基板11的基材的基板11B形成遮罩21的製程，以及進行使用了遮罩21之蝕刻的製程。尚且，在圖4至圖6中，表示作為遮罩21使用單粒子膜的製造方法的例子。
如圖4所示，基板11B是由構成半導體發光元件用之基板11的材料構成，並具備作為與構成基板11B的材料的結晶面平行的平坦面之處理面13B。形成於處理面13B的遮罩21，是作為排列成層狀的粒子21P的集合之單粒子膜；構成單粒子膜的粒子21P的粒徑，和凸部間距P幾乎相等。
構成單粒子膜的粒子21P，是從有機粒子，有機無機複合粒子，無機粒子所成的群中選出的1種以上的粒子。形成有機粒子的材料，是例如從鑽石，石墨，富勒烯類所成的群中選出的1種。形成有機無機複合粒子的材料，是例如由SiC，碳化硼所成的群中選出的1種。
粒子21P較佳為無機粒子。如粒子21P是無機粒子，在對由粒子21P所成的單粒子膜選擇性地蝕刻的製程中，容易得到單粒子膜和處理面13B之間的蝕刻的選擇比。形成無機粒子的材料，是例如從無機氧化物，無機氮化物，無機硼化物，無機硫化物，無機硒化物，金屬化合物，金屬所成的群中選出的1種。
在形成單粒子膜的方法中，可使用朗繆爾-布洛傑特(Langmuir-Blodgett)法(LB法)，粒子吸附法，黏合劑層固定法中的任意1個。LB法使用在比重比水更低的溶劑之中分散有粒子的分散液，首先，在水的液面滴下分散液。接著，藉著使溶劑從分散液中揮發，由粒子構成的單粒子膜形成於水面。然後，藉著將形成於水面的單粒子膜移至處理面13B，來形成作為遮罩21的單粒子膜。
於粒子吸附法，首先，在膠體粒子的懸濁液之中浸漬基板11B。接著，以僅使與處理面13B靜電結合的第1層的粒子層殘留的方式，除去第2層以上的粒子。藉此，在處理面13B上形成單粒子膜。於黏合劑層固定法，首先在處理面13B上形成黏合劑層，並在黏合劑層上塗佈粒子的分散液。接著，藉著加熱使黏合劑層軟化，只有第1層的粒子層會被埋入黏合劑層之中，第2層以上的粒子會被沖掉。藉此，在處理面13B上形成單粒子膜。
如圖5所示，在基板11B的處理面13B上形成的遮罩21，首先進行粒子21P的蝕刻。藉由此蝕刻，構成遮罩21的粒子21P的粒徑變小，在互相相鄰的粒子21P之間形成新的間隙。
在遮罩21之中的粒子間形成新的間隙時，被縮徑的粒子21P成為遮罩，處理面13B會被蝕刻。此時，通過互相相鄰的粒子21P的間隙，處理面13B暴露在作為蝕刻劑的蝕刻氣體EP中；構成遮罩21的粒子21P，也暴露在作為蝕刻劑的蝕刻氣體EP中。並且，在處理面13B之中，比起與粒子21P相對向的部位，蝕刻會優先地在與粒子21P的周邊相對向的部位上進行。
如圖6所示，在粒子21P的直徑和前端寬度Lb幾乎相等的時候，停止對於處理面13B的蝕刻。其結果，在處理面13B之中與粒子21P相對向的部分，係保有處理面13B所具有的結晶面之平坦面，此平坦面便成為前端面13。亦即，各前端面13的周圍，是施加蝕刻的加工面，並包含具有和處理面13B相同面指數的新的結晶面。藉此，具有包含前端面13的圓錐台狀的複數個凸部12，在被基準面11A劃分的狀態下形成。
尚且，如果是使用單粒子膜作為遮罩21的方法，由於凸部間距P和粒子21P的直徑相等，可藉由變更粒子21P的粒徑，容易地變更凸部間距P。此外，藉由變更蝕刻條件，例如壓力，施加電力，蝕刻氣體比 ，蝕刻氣體流量，蝕刻時間，可變更前端面比例S1/S2，前端寬度比Lb/P，或是長寬比H/La。
〔半導體發光元件〕
接下來，對於使用上述的半導體發光元件用之基板11所製造的半導體發光元件和其製造方法進行說明。
半導體發光元件具有半導體發光元件用之基板11作為基材。半導體發光元件在半導體發光元件用之基板11的凹凸面上具有發光構造體。發光構造體是由複數個化合物半導體層所構成的多層體，藉由電流的供給使載子再結合而發光。發光構造體包含在比形成作為化合物半導體層中的1個的發光層之際的溫度更低溫下成長的緩衝層。緩衝層是從前端面13成長的結晶層31K，並具有將前端面13所具有的結晶性反映於緩衝層以外的半導體層的功能。
發光構造體具有的功能，包含n型的導電性，p型的導電性，以及使載子再結合的活性。發光構造體之中的層構造，是在n型半導體層和p型半導體層之間包夾有活性層的雙異質結構亦可；是複數個量子井構造重疊的多量子井構造亦可。構成各化合物半導體層的材料，較佳為AlN，InGaN，AlGaN，InAlGaN等的化合物半導體。
半導體發光元件的製造方法，包含：藉由上述的半導體發光元件用之基板的製造方法來製造半導體發光元件用之基板11的製程，以及在半導體發光元件用之基板11的凹凸面上形成發光構造體的製程。
形成各化合物半導體層的方法，是分子束磊晶法或氣相磊晶法等的磊晶成長法亦可，從生產性和控制構造的觀點來看是MOVPE法(MOCVD法)亦可。尚且，形成n型半導體層的方法，是添加n型不純物的磊晶成長法即可。此外，形成p型半導體層的方法，是添加p型不純物的磊晶成長法即可。
例如，分子束磊晶成長法，是使由化合物半導體層的構成元素所構成的分子或原子，到達半導體發光元件用之基板11的凹凸面上，使構成化合物半導體層的材料的結晶在凹凸面上層狀地成長。
此時，如圖7所示，由於半導體發光元件用之基板11之中的前端面比例S1/S2是0.2以上，與前端面比例S1/S2未達0.2的構成相較，化合物半導體的結晶核到達各凸部12的前端面13的機率，比到達互相相鄰的凸部12之間的基準面11A的機率更高。其中，只要是滿足0.76≦S1/S2≦7.42的構成，與S1/S2為0.1左右的構成相較，可使如此的到達機率充分地反映在結晶性的提升上。
並且，當附著於各凸部12的前端面13的結晶核，具有無法從前端面13移動到基準面11A的流動性時，構成化合物半導體層的結晶層31K的成長，容易從各凸部12的前端面13開始，而不是從基準面11A開始。
從各凸部12的前端面13成長的化合物半導體層的結晶層31K，從前端面13成長成逆錐台狀。從前端面13成長的結晶層31K，對於朝向凹凸面前進的化合物半導體的結晶，作為相對於基準面11A的屏障而發揮功能，抑制化合物半導體的結晶核到達基準面11A的情況。
其結果，如圖8所示，可抑制從凸部12的前端面13成長的化合物半導體層的結晶層31K，與從基準面11A成長的化合物半導體層的結晶層31K之間的結合。並且，藉由從互相相鄰的凸部12的前端面13成長的結晶層31K彼此的聚結成長，形成各結晶層結合的位置31L，容易形成僅由從前端面13成長的結晶層31K所構成的連續的化合物半導體層31。
尚且，由於在互相相鄰的凸部12的間隙之中抑制化合物半導體的層成長，故互相相鄰的凸部12的間隙形成為空孔。在抑制此空孔的體積過大的觀點上，較佳為前端面13與各結晶層結合的位置31L之間的距 離較短，具體而言，較佳為前端面比例S1/S2較大，並且前端寬度比Lb/P在0.5以上。
〔實施例1〕
作為基板11B，使用直徑為2寸，厚度為0.43mm，處理面13B具有的結晶面為c面的藍寶石基板。作為粒子21P使用平均粒徑為2.0μm的膠體二氧化矽粒子，藉由單層塗覆法，將作為遮罩21的單粒子膜形成在處理面13B上。接下來，對於形成有遮罩21的處理面13B上施加使用BCl3氣體作為蝕刻氣體EP的電漿蝕刻400秒來形成凸部12。藉此，得到具有表示於下述的參數的實施例1的半導體發光元件用之基板11。
前端面比例S1/S2：2.8
凸部間距P：2.0μm
基端寬度La：1.9μm
前端寬度Lb：1.5μm
間隙寬度Lc：0.5μm
長寬比H/La：0.21
前端寬度比Lb/P：0.75
〔實施例2〕
除了使用平均粒徑為4.0μm的膠體二氧化矽粒子作為粒子21P，將蝕刻時間設定為1000秒，並降低施加電力以外，進行和實施例1同樣的處理，得到具有表示於下述的參數的實施例2的半導體發光元件用之基板11。
前端面比例S1/S2：7.42
凸部間距P：4.0μm
基端寬度La：4.0μm
前端寬度Lb：3.5μm
間隙寬度Lc：0.0μm
長寬比H/La：0.23
前端寬度比Lb/P：0.88
〔實施例3〕
除了使用平均粒徑為600nm的膠體二氧化矽粒子作為粒子21P，將蝕刻時間設定成300秒，並降低施加電力以外，進行和實施例1同樣的處理，得到具有表示於下述的參數的實施例3的半導體發光元件用之基板11。
前端面比例S1/S2：2.09
凸部間距P：600nm
基端寬度La：595nm
前端寬度Lb：300nm
間隙寬度Lc：300nm
長寬比H/La：0.42
前端寬度比Lb/P：0.50
〔實施例4〕
除了使用平均粒徑為2.0μm的膠體二氧化矽粒子作為粒子21P，將蝕刻時間設定為560秒，並使用BCl3和Cl2的混合氣體以外，進行和實施例1同樣的處理，得到具有表示於下述的參數的實施例4的半導體發光元件用之基板11。
前端面比例S1/S2：0.76
凸部間距P：2.0μm
基端寬度La：1.76μm
前端寬度Lb：1.0μm
間隙寬度Lc：1.0μm
長寬比H/La：0.40
前端寬度比Lb/P：0.50
〔參考例〕
使用平均粒徑為2.0μm的膠體二氧化矽粒子作為粒子21P，將蝕刻時間設定為1000秒，此外的條件進行和實施例1同樣的處理，得到具有表示於下述的參數的參考例的半導體發光元件用之基板11。
前端面比例S1/S2：0.13
凸部間距P：2.0μm
基端寬度La：1.6μm
前端寬度Lb：0.5μm
間隙寬度Lc：1.5μm
長寬比H/La：0.30
前端寬度比Lb/P：0.25
相對於在實施例1至4和參考例中製作的具有凹凸面的基板，以及作為比較例的不具有凹凸面的平坦的基板，使用將基板加熱至1200℃來使來源氣體熱分解的MOCVD法，作為化合物半導體層的一例形成膜厚為13.0μm的AlN層。並且，對於各個之中的AlN層進行了利用X光繞射法的搖擺曲線測定。其結果，關於(10-12)面之中的半值寬度，相較於不具有凹凸面的情況，確認到在實施例1中有20.6%的減少，在實施例2中有28.1%的減少，實施例4中有6.7%的減少。此外，關於(10-12)面之中的半值寬度，與前端面比例S1/S2較小的參考例相較，確認到在實施例1中有25.3%的減少，在實施例2中有32.4%的減少，在實施例3中有3.7%的減少，在實施例4中有12.3%的減少。亦即，在滿足0.76≦S1/S2≦7.42的任一個實施例之中，相較於前端面比例S1/S2為0.13的參考例，確認了結晶轉位密度的降低。
此外，以依序積層n型半導體層，活性層，p型半導體層，接著形成p型電極，n型電極的方式來製作半導體發光元件的情況下，實施例1的發光 效率是10.1%，與不具有凹凸面的情況相較確認到26.3%的上昇。此外，實施例2的發光效率是8.3%，與不具有凹凸面的情況下相較確認到3.8%的上昇。此外，實施例3的發光效率是9.1%，與不具有凹凸面的情況下相較確認到13.8%的上昇。此外，實施例4的發光效率是8.2%，與不具有凹凸面的情況下相較確認到2.5%的上昇。此外，與發光效率為4.8%的參考例相較之下，實施例1的光輸出中確認到110.4%的上昇，實施例2的光輸出中確認到72.9%的上昇，實施例3的光輸出中確認到89.6%的上昇，實施例4的光輸出中確認到70.8%的上昇。亦即，在滿足0.76≦S1/S2≦7.42的任一個實施例之中，相較於前端面比例S1/S2為0.13的參考例，確認到超過70%的高光輸出。
如上所述，根據上述實施型態可得到列記於下述的效果。
(1)在凸部12的前端面13所具有的合計面積，比基準面11A的合計面積更大的情況下；或在比基準面11A的合計面積更小，且凸部12的高度具有一定的高度的情況下，在形成化合物半導體的層之際，可抑制從各凸部12的前端面13成長的化合物半導體層的結晶層31K，與從基準面11A成長的化合物半導體層的結晶層之間的結合。並且，可得到從互相相鄰的凸部12的前端面13成長的結晶層31K彼此的聚結成長，以及由其所構成的連續的化合物半導體層的形成。因此，可減低化合物半導體層之中的結晶轉位密度。
(2)由於凸部12重複的間距為100nm以上5.0μm以下，可抑制構成化合物半導體層的結晶層31K的位置不平均，以及因為結晶層31K彼此的聚結成長而造成結晶轉位密度的分佈不平均的情況。
(3)由於前端寬度率Lb/P滿足0.5≦Lb/P，所以容易得到從互相相鄰的凸部12的前端面13成長的結晶層31K彼此的聚結成長，以及由其所構成的連續的化合物半導體層的形成。
(4)由於長寬比H/La為0.01以上，故可更確實地抑制從凸部12的前端面13成長的化合物半導體層的結晶層31K，與從基準面11A成長的化合物半導體層的結晶層之間的結合。
(5)由於長寬比H/La為1.0以下，故可抑制將凸部高度H設定得過大，或著將第2面積S2設定得過小所造成的加工負擔。
(6)與凸部12的形狀是圓柱狀或逆錐台狀的構成相較之下，由於凸部12的形狀是錐台狀，支撐凸部12的基準面11A與該凸部12的基端連接的範圍較廣，藉此可使凸部12的構造穩定。
(7)由於作為遮罩21使用單粒子膜，可從製造製程中省略用以形成遮罩21的曝光或用以形成遮罩的顯影。因此，可減少施加於基板11B的處理的製程數。
尚且，上述實施型態能夠進行如下述般的變更來實施。
‧在複數個凸部12之中，凸部12之中基端的局部，和其他凸部12之中基端的局部連接亦可。
‧形成在處理面13B上的遮罩，不限定於單粒子膜，例如，藉由光微影法形成的阻劑遮罩亦可，藉由各種成膜方法和光微影法等的組合而形成的硬遮罩亦可。
‧基準面11A之中結晶面以外的部分，具有藉由蝕刻形成的階差或曲率亦可。
S1‧‧‧第1面積
S2‧‧‧第2面積
2‧‧‧剖面線
11‧‧‧半導體發光元件用之基板
11A‧‧‧基準面
12‧‧‧凸部
13‧‧‧前端面
14‧‧‧周面

Claims (7)

  1. 一種半導體發光元件用之基板，具備：基準面，該基準面包含與構成半導體發光元件用之基板的材料的結晶面為平行的平坦面；以及複數個凸部，該凸部從前述基準面突出，並在沿著前述結晶面的二維晶格上排列，並且作為前端面具有與前述結晶面平行的平坦面，並且在包含前述基準面的平面之中互相相鄰的前述凸部的間距P為100nm以上5.0μm以下，在和前述基準面相對向的俯視之下單位面積中的前述前端面的合計面積為第1面積S1，前述單位面積中的前述基準面的合計面積為第2面積S2的時候，滿足0.76≦S1/S2≦7.42。
  2. 如請求項1所記載的半導體發光元件用之基板，其中，和前述前端面平行的方向之中的前述前端面的最大寬度是前端寬度Lb，前述前端寬度Lb和前述間距P滿足0.50≦Lb/P≦0.88。
  3. 如請求項1或2所記載的半導體發光元件用之基板，其中，在和前述前端面平行的方向之中前述凸部中的基端的最大寬度是基端寬度La，並且前述凸部的突出方向之中從前述基端到前述前端面為止的距離是凸部高度H時，滿足0.01≦H/La≦1.0。
  4. 如請求項1或2所記載的半導體發光元件用之基板，其中，前述凸部的形狀是錐台狀。
  5. 如請求項3所記載的半導體發光元件用之基板，其中，前述凸部的形狀是錐台狀。
  6. 一種半導體發光元件用之基板的製造方法，具備： 將與構成基板的材料的結晶面平行的平坦面作為處理面，在前述基板具備的前述處理面上形成遮罩的製程，以及藉著使用前述遮罩的前述處理面之蝕刻，來在前述基板上形成複數個凸部和基準面的製程，前述凸部作為前端面具有作為在前述處理面之中被前述遮罩覆蓋的部分之平坦面並沿著前述結晶面在二維晶格上排列，前述基準面是作為互相相鄰的前述凸部的間隙之凹部之中的底面，並包含與前述結晶面平行的平坦面，將在包含前述基準面的平面之中互相相鄰的前述凸部的間距P設為100nm以上5.0μm以下，在形成前述凸部和前述基準面的方面上，在和前述基準面相對向的俯視之下單位面積之中的前述前端面的合計面積是第1面積S1，前述單位面積之中的前述基準面的合計面積是第2面積S2時，成為0.76≦S1/S2≦7.42。
  7. 如請求項6所記載的半導體發光元件用之基板的製造方法，其中，在形成前述遮罩的方面上，藉著將複數個微粒子排列成層狀的單粒子膜形成於前述處理面來將前述單粒子膜作為前述遮罩。
TW106101745A 2016-01-22 2017-01-18 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法 TWI698031B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-010887 2016-01-22
JP2016010887 2016-01-22

Publications (2)

Publication Number Publication Date
TW201733156A TW201733156A (zh) 2017-09-16
TWI698031B true TWI698031B (zh) 2020-07-01

Family

ID=59362426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101745A TWI698031B (zh) 2016-01-22 2017-01-18 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法

Country Status (7)

Country Link
US (1) US20190035975A1 (zh)
EP (1) EP3407394A4 (zh)
JP (1) JP6822417B2 (zh)
KR (1) KR20180104614A (zh)
CN (1) CN108475710B (zh)
TW (1) TWI698031B (zh)
WO (1) WO2017126569A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105557A1 (ja) * 2010-02-26 2011-09-01 京セラ株式会社 半導体成長用基板および発光素子
JP2011238884A (ja) * 2010-05-13 2011-11-24 Mitsubishi Chemicals Corp エピタキシャル成長用基板、ＧａＮ系半導体結晶の成長方法、半導体構造およびＧａＮ系ＬＥＤ素子
JP2012244091A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP2014175601A (ja) * 2013-03-12 2014-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2007305785A (ja) * 2006-05-11 2007-11-22 Nichia Chem Ind Ltd 発光装置
CN101364621B (zh) * 2007-08-08 2010-11-17 晶元光电股份有限公司 发光二极管
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
JP5694253B2 (ja) * 2012-08-02 2015-04-01 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
TWI632696B (zh) * 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105557A1 (ja) * 2010-02-26 2011-09-01 京セラ株式会社 半導体成長用基板および発光素子
JP2011238884A (ja) * 2010-05-13 2011-11-24 Mitsubishi Chemicals Corp エピタキシャル成長用基板、ＧａＮ系半導体結晶の成長方法、半導体構造およびＧａＮ系ＬＥＤ素子
JP2012244091A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP2014175601A (ja) * 2013-03-12 2014-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20190035975A1 (en) 2019-01-31
TW201733156A (zh) 2017-09-16
JP6822417B2 (ja) 2021-01-27
KR20180104614A (ko) 2018-09-21
WO2017126569A1 (ja) 2017-07-27
JPWO2017126569A1 (ja) 2018-11-08
EP3407394A4 (en) 2019-06-12
CN108475710A (zh) 2018-08-31
CN108475710B (zh) 2021-06-01
EP3407394A1 (en) 2018-11-28

Similar Documents

Publication Publication Date Title
TWI599072B (zh) 半導體發光元件用基板及半導體發光元件
JP6049875B2 (ja) Ｌｅｄ用パタンウェハ、及びｌｅｄ用エピタキシャルウェハ
TW201405635A (zh) 半導體材料之選擇性側壁生長技術
TWI582825B (zh) 像素化及圖案化模板之高品質元件生長技術
TWI598288B (zh) 外延結構體
JP2022105740A (ja) 面発光レーザ及び面発光レーザの製造方法
TWI483893B (zh) 外延襯底
TWI553907B (zh) 外延襯底的製備方法
JP2008037665A (ja) 窒化ガリウムの結晶成長方法
TWI698031B (zh) 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法
TWI528580B (zh) 形成獨立式半導體晶圓之方法
JP6724687B2 (ja) ナノロッドの形成方法及び半導体素子の製造方法
KR20180040442A (ko) 광소자 및 이의 제조방법
JP6256220B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP2020132513A (ja) 窒化アルミニウム積層部材および発光デバイス
JP2020132441A (ja) 窒化アルミニウム積層部材および窒化アルミニウム層
Yang et al. Optimization of GaN Nanorod Growth Conditions for Coalescence Overgrowth
JP2013201412A (ja) 半導体構造、その製造方法、および六角棒状結晶の製造方法