KR20180104614A - 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법 - Google Patents

반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법 Download PDF

Info

Publication number
KR20180104614A
KR20180104614A KR1020187019932A KR20187019932A KR20180104614A KR 20180104614 A KR20180104614 A KR 20180104614A KR 1020187019932 A KR1020187019932 A KR 1020187019932A KR 20187019932 A KR20187019932 A KR 20187019932A KR 20180104614 A KR20180104614 A KR 20180104614A
Authority
KR
South Korea
Prior art keywords
substrate
plane
face
convex portion
semiconductor light
Prior art date
Application number
KR1020187019932A
Other languages
English (en)
Inventor
코타로 다이
케이 시노츠가
요시히사 하따
Original Assignee
오지 홀딩스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오지 홀딩스 가부시키가이샤 filed Critical 오지 홀딩스 가부시키가이샤
Publication of KR20180104614A publication Critical patent/KR20180104614A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

발광층에서의 결정의 결정 전위 밀도를 감소시키는 것을 가능하게 하는 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법을 제공한다. 반도체 발광 소자용 기판을 구성하는 재료의 결정면 및 평행인 수평면을 포함한 기준면과 기준면으로부터 돌출된 볼록부에 있어서, 결정면에 따른 이차원 격자상에 배열되는 것과 함께 결정면과 평행인 수평면을 선단면으로 가진 복수의 볼록부를 구비하고, 기준면을 포함한 평면에서 상호 인접한 볼록부 피치(P)는 100 nm 이상 5.0 μm 이하이고, 기준면과 대향하는 평면으로 볼 때, 단위 면적의 선단면의 합계 면적이 제1 면적(S1)이고, 단위 면적의 기준면의 합계 면적이 제2 면적(S2)일 때, 0.76 ≤ S1/S2 ≤ 7.42를 만족한다.

Description

반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법
본 개시의 기술은, 화합물 반도체의 결정층을 성장시키기 위한 면을 복수의 볼록부에 의해서 구성되는 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법에 관한 것이다.
발광 다이오드 등에 이용되는 반도체 발광 소자는 결정면과 평행한 대상면을 가진 반도체 발광 소자용 기판 및 상기 대상면 상에 위치하는 발광 구조체를 포함한다. 반도체 발광 소자용 기판을 구성하는 재료는, 예를 들면, 사파이어와 탄화 규소이다. 발광 구조체는 예를 들어 III-V족 반도체 박막의 다층체이며, 발광 구조체에 전류가 공급될 때 발광 구조체는 빛을 방출하고 방출된 빛은 반도체 발광 소자의 외부로 추출된다. 이때 반도체 발광 소자의 광추출 효율을 높이는 기술로서, 예를 들면, 대상면에 미세한 요철 구조를 갖추고 미세한 요철 구조의 기하 광학적 반사와 굴절을 통해서 발광 구조체 내에서의 빛의 감쇠를 줄일 수 것도 알려져 있다(예를 들어, 특허 문헌 1 내지 3을 참조).
[선행기술문헌]
[특허문헌]
(특허문헌 1) 일본특허출원공개번호 제 특개 2002-2806614호 공보
(특허문헌 2) 일본특허출원공개번호 제 특개 2003-318441호 공보
(특허문헌 3) 일본특허출원공개번호 제 특개 2012-248874호 공보
그런데, 발광 구조체를 구성하는 화합물 반도체층에는, 결정 전위 등의 결함이 적지 않게 포함된다. 발광의 강도가 결정성에 크게 의존하는 화합물 반도체층에서, 화합물 반도체층에 포함되는 결함이 전자 물성 및 광학 물성에 영향을 주고 발광 구조체의 발광 효율을 저하시킨다.
반도체 발광 소자용 기판에 구비된 대상면은, 반도체 발광 소자용 기판의 형성 재료에 구비된 결정면을 포함하고, 화합물 반도체층이 형성되는 방법에 있어서 화합물 반도체의 결정층을 성장시키는 기능을 가진다. 화합물 반도체층의 결정 전위 밀도의 크기는, 상기 대상면에서의 결정층의 성장 방법에 따라 크게 다르다. 특허 문헌 1에 공개되는 기술은, 반도체 발광 소자용 기판의 대상면에 복수의 볼록부를 구비함과 함께, 대상면의 단위 면적 내에서 볼록부가 차지하는 면적을 충분히 작은 설정하고, 따라서 볼록부에 기인한 결정 전위의 밀도가 높아지는 것을 억제한다.
그러나, 단위 면적 내에서 볼록부가 차지하는 면적을 충분히 작은 설정하는 기술은, 화합물 반도체의 층성장의 시작 위치가, 상호 인접하는 볼록부들 사이의 간극에 기초한다. 그래서 화합물 반도체의 층성장의 시작 위치가 볼록부의 간극 이외에서의 성장 방법에서는 여전히 개선의 여지를 남기고 있다. 특히 질화 알루미늄 등과 같이 결정 간의 상호 작용이 큰 화합물 반도체의 층형성에서는, 화합물 반도체의 결정핵의 이동도가 충분하게 확보될 수 없다. 즉, 볼록부의 선단면이나 볼록부의 측면에 부착한 화합물 반도체의 결정핵이, 상호 인접한 볼록부의 간극에 있는 오목부까지는 이동하지 않고 볼록부의 표면에 잔류하고, 결과적으로 볼록부의 선단면이나 볼록부의 측면에서 화합물 반도체의 층성장이 시작된다.
본 발명은 화합물 반도체층의 결정 전위 밀도를 감소시키는 것을 가능하게 하는 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법을 제공한다.
상기 과제를 해결하기 위한 반도체 발광 소자용 기판은, 반도체 발광 소자용 기판을 구성하는 재료의 결정면과 평행인 수평면을 갖는한 기준면과, 상기 기준면으로부터 돌출된 볼록부로서, 상기 결정면에 따른 이차원 격자상으로 배열되는 동시에, 상기 결정면과 평행한 평탄면을 선단면으로 갖는 복수의 상기 볼록부들을 포함하고, 상기 기준면을 포함한 평면에서 상호 인접하는 상기 볼록부의 피치(P)는 100 nm 이상, 5.0μm 이하이며, 상기 기준면에 대향하도록 하는 평면에서 볼 때, 단위 면적의 상기 선단면의 합계 면적이 제1 면적(S1)이며, 상기 단위 면적에서 상기 기준면의 합계 면적이 제2 면적(S2)일 때, 0.76 ≤ S1/S2 ≤ 7.42를 만족한다.
상기 과제를 해결하기 위한 반도체 발광 소자용 기판의 제조 방법은, 기판을 구성하는 재료의 결정면과 평행인 수평면이 처리면에 있어서, 상기 기판이 구비하는 상기 처리면에 마스크를 형성하는 것과, 상기 마스크를 이용한 상기 처리면의 에칭에 의해서, 상기 기판에 복수의 볼록부와 기준면을 형성하는 공정에 있어서, 상기 볼록부는 상기 처리면에서 상기 마스크에 덮인 부분인 평탄면을 선단면으로 구비하는 것과 함께 상기 결정면을 따라 이차원 격자상으로 배열되고, 상기 기준면은 상호 인접하는 상기 볼록부의 간극인 오목부의 저면이며, 상기 결정면에 평행한 수평면을 포함한 것을 구비하고, 상기 기준면을 포함한 평면에서 상호 인접하는 볼록부의 피치를 100 nm 이상 5.0μm 이하로 하고, 상기 볼록부와 상기 기준면을 형성하는 공정은, 상기 기준면에 대향하는 평면으로 볼 때 단위 면적의 상기 선단면의 합계 면적이 제1 면적(S1)이고, 상기 단위 면적의 상기 기준면의 합계 면적이 제2 면적(S2)일 때, 0.76 ≤ S1/S2 ≤ 7.42 이다.
상기 반도체 발광 소자용 기판 및 그 제조 방법에 따르면, 볼록부의 선단면면이 갖는 합계 면적(S1)이 기준면의 합계 면적(S2)보다 클 경우, 화합물 반도체의 층 형성에 있어서 각 볼록부의 선단면에 결정핵이 도달할 확률은 상호 인접하는 볼록부의 간극인 기준면에서 확률보다 높아진다. 그리고 볼록부의 선단면에 도달한 결정핵이 기준면까지 이동하지 못할 정도의 이동성을 결정핵이 가질 때, 화합물 반도체의 층성장은 기준면보다 볼록부의 선단에서 시작되기 쉽다. 또한, 각 볼록부 선단면에서 한번 성장한 화합물 반도체층의 결정층은, 화합물 반도체 결정핵이 볼록부의 간극의 기준면에 도달하는 것 자체를 억제한다. 한편, 0.76 ≤ S1/S2 가 충족되는 범위라면, 볼록부의 선단면이 갖는 합계 면적(S1)이 기준면의 합계 면적(S2)보다 작은 경우라도, 결정핵이 선단면에 유지될 수 있는 면적을 선단면이 가지거나 또는 결정핵이 성장 가능한 면적을 선단면이 가지는 경우의 결과로서, 이하의 효과는 확보할 수 있다. 즉, 각 볼록부의 선단면에서 성장한 화합물 반도체층의 결정층과 기준면에서 성장한 화합물 반도체층의 결정층 간의 회동이 억제되고, 서로 인접한 볼록부의 선단면에서 성장한 결정들끼리의 코어레선스 성장에 의한 연속하는 화합물 반도체층이 형성된다. 따라서 화합물 반도체층의 결정 전위 밀도를 감소시킬 수 있다.
또한 반도체 발광 소자용 기판에서 화합물 반도체층의 결정들을 성장시키는 측면이, 결정면과 평행한 단순한 평탄면이든 구성, 즉 기준면에서 돌출한 볼록부가 생략된 측면에서는 화합물 반도체층을 구성하는 결정층의 위치가 그 측면 전체에서 불규칙하게 분포한다. 이 점에서,반도체 발광 소자용 기판에 있어서, 돌출부가 반복되는 피치가 100 nm 이상, 5.0μm 이하이기 때문에, 화합물 반도체층을 구성하는 결정층의 위치가 불균일한 것, 나아가, 결정층들의 코어레선스 성장에 의해서 결정 전위 밀도의 분포가 불균일이 되는 것 또한 억제된다.
상기 반도체 발광 소자용 기판에서, 상기 선단면과 평행인 방향에서의 상기 선단면의 최대폭이 선단폭(Lb)이며 상기 선단폭(Lb) 및 상기 피치(P)가 0.50 ≤ Lb/P ≤ 0.88 을 만족하여도 좋다.
상기 반도체 발광 소자용 기판에 따르면 선단폭(Lb)이 지나치게 작은 볼록 부를 복수의 볼록부가 포함하는 것 및 선단폭(Lb)이 지나치게 큰 복수의 볼록부를 가 포함되는 것, 이들이 억제되므로써, 상술한 결정 전위 밀도를 감소시키는 효과가 더 얻게 된다.
상기 반도체 발광 소자용 기판은 상기 선단면과 평행인 방향에서 상기 볼록부에 있어서의 기단의 최대폭이 기단폭(La)이다, 전술한 볼록부가 돌추된 방향에서 상기 기단에서 상기 선단면까지의 거리가 볼록부 높이(H)일 경우, 0.01 ≤ H/La ≤ 1.0를 만족하여도 좋으며 볼록부가 가지는 형상의 재현성을 볼록부 가공에서 높일 수 있는 관점에서, 피치가 1.0 μm 미만일 때는 0.1 ≤ H/La ≤ 1.0 이 바람직하다
상기 반도체 발광 소자용 기판에 따르면, 볼록부 높이(H)를 기단폭(La)로 나눈 값인 어스펙트 비(H/La)가 0.01 이상이므로, 볼록부의 선단면에서 성장한 화합물 반도체층의 결정층과 기준면에서 성장한 화합물 반도체층의 결정들 간의 회동이 더욱 확실하게 억제된다. 또한 어스펙트 비(H/La)가 1.0 이하여서 볼록부 높이(H)를 불필요하게 크게 설정하거나 제2 면적(S2)를 불필요하게 작은 설정함에 따른 가공의 부하도 억제된다.
상기 반도체 발광 소자용 기판에서, 전술한 볼록부의 형상이 절두체 상이라도 좋다.
상기 반도체 발광 소자용 기판에 따르면, 볼록부의 형상이 원주상 또는 역추 대상인 구성과 비교할 때, 볼록부를 지지하는 기준면과 그 볼록부과 볼록부의 기단과 연결하는 범위를 확대하는 것이 가능하다. 따라서, 볼록부의 구조적인 안정을 확보할 수도 있다.
상기 반도체 발광 소자용 기판에서, 전술한 마스크를 형성하는 것은 복수의 미립자가 층상으로 단입자막을 상기 처리면에 형성함으로써 상기 단입자막을 상기 마스크로 하여도 좋다.
상기 반도체 발광 소자용 기판의 제조 방법에 따르면, 마스크를 형성하기 위한 노광과 마스크를 형성하기 위한 현상을 제조 공정에서 생략할 수 있어서 기판 처리의 공정수를 줄일 수도 있다.
본 발명에 따르면 화합물 반도체층의 결정 전위 밀도를 저감시킬 수 있다.
도 1은 반도체 발광 소자용 기판을 구체화한 일 실시 형태의 반도체 발광 소자용 기판의 평면 구조를 나타내는 평면도이다.
도 2는 반도체 발광 소자용 기판을 구체화한 일 실시 형태의 반도체 발광 소자용 기판의 평면 구조에서 선단면 및 저면에 서로 다른 해칭을 붙여서 나타내는 평면도이다.
도 3은 반도체 발광 소자용 기판을 구체화한 일 실시 형태의 반도체 발광 소자용 기판 단면 구조를 나타내는 단면도이며, 2-2선의 단면도를 나타낸다.
도 4는 반도체 발광 소자용 기판의 제조 방법을 구체화한 일 실시 형태의 제조 방법에 이용되는 마스크를 형성하는 공정을 기판 단면 구조를 이용하여 나타내는 공정도이다.
도 5는 반도체 발광 소자용 기판의 제조 방법을 구체화한 실시 형태의 제조 방법에 포함되는 에칭을 실시하는 공정 중의 기판 상태를 기판 단면 구조를 이용하여 나타내는 공정도이다.
도 6은 반도체 발광 소자용 기판의 제조 방법을 구체화한 일 실시 형태의 제조 방법에 포함되는 에칭을 실시하는 공정 종료 때의 기판 상태를 기판 단면 구조를 사용하여 나타내는 공정도이다.
도 7은 일 실시 형태의 반도체 발광 소자용 기판에 화합물 반도체층이 성막되는 과정을 반도체 발광 소자용 기판 단면 구조를 이용하여 나타내는 공정도이다.
도 8은 일 실시 형태의 반도체 발광 소자용 기판에 화합물 반도체층이 성막된 상태를 반도체 발광 소자용 기판 단면 구조를 사용하여 나타내는 공정도이다.
도 1 내지 도 8을 참조하고 반도체 발광 소자용 기판, 및 반도체 발광 소자용 기판의 제조 방법을 구체화된 일 실시예의 상태를 설명한다.
[반도체 발광 소자용 기판]
도 1과 같이 반도체 발광 소자용 기판(11)이 구비하는 하나의 면은 화합물 반도체층의 형성의 대상이 되는 요철면이며, 기준면(11A)과 기준면(11A)으로부터 돌출된 복수의 볼록부(12)로 구성된다. 기준면(11A)은 반도체 발광 소자용 기판(11)이 갖춘 하나의 면에서 볼록부(12)가 점유하고 있는 부분 이외를 나타내는 것이다. 화합물 반도체층은, 화합물 반도체 결정층이 요철면으로부터 성장함으로써 형성된다.
기준면(11A)의 적어도 일부는, 반도체 발광 소자용 기판(11)을 구성하는 재료의 결정면과 평행인 수평면을 포함한다. 복수의 볼록부(12)는, 결정면을 따라 배열되고, 결정면에 평행한 수평면인 선단면(13), 및 선단면(13)의 주변과 기준면(11A)을 연결하는 튜브면인 주변면(14)을 포함한다. 기준면(11A)에서는, 기준면(11A) 전체가 하나의 결정면으로 하여도 좋고, 기준면(11A)의 일부가 하나의 결정면이라도 좋다. 선단면(13)에서는, 선단면(13)의 거의 모두가 하나의 결정면이며, 선단면(13)의 하나의 결정면의 점유율은, 기준면(11A)에서 하나의 결정면의 점유율보다도 충분히 크다.
또한, 도 1에는 기준면(11A)을 평면적으로 볼 때 대향하는 각 선단면(13)의 중심(12P)이 삼각 격자의 정점에 위치하도록 배열된 예를 나타낸다. 다만, 복수의 볼록부(12)의 배열 형태에 있어서, 예를 들어 각 선단면(13)의 중심(12P)은 정방 격자의 정점 및 삼각 격자의 정점에 위치해도 좋다. 즉, 복수의 볼록부(12)의 배열 형태에 있어서, 각 선단면(13)은 이차원 격자의 격자점상에 위치한다. 다시 말하면, 복수의 볼록부(12)의 배열 형태에 있어서, 결정면과 평행한 선단면(13)은 주기성을 갖고, 복수의 선단면(13)은 이차원 격자에서의 복수의 격자점 상에 배열된다. 반도체 발광 소자용 기판(11)이 포함하는 요철면에서는, 주기성을 가지고 함께 복수의 선단면(13)이 하나의 군을 구성하고, 요철면에 있어서 복수의 군이 포함되는 구성이라도 좋다.
또한, 도 1에는 각 볼록부(12)의 기단이 기준면(11A)에 연결되고 각 볼록부(12)가 갖는 형상은, 기단부터 선단을 향해서 가늘어지는 원추 대상인 예를 나타낸다. 단, 각 볼록부(12)가 갖는 형상은 서로 같은 형상이라도 좋고 서로 다른 형상이 포함되어도 좋다. 또한 복수의 볼록부(12)에 포함되는 형상은, 원추대상, 다각추대상, 역원추대상, 역다각추대상, 원주상, 다각주상, 기단부터 선단을 향해서 가늘어진 다단 주상이라도 좋고, 이들 중에서 선택될 둘 이상의 조합이라도 좋다.
반도체 발광 소자용 기판(11)을 구성하는 재료는 반도체 발광 소자의 제조 공정에서 열적, 기계적, 화학적 및 광학적 내성을 갖는다. 반도체 발광 소자용 기판(11)을 구성하는 재료는 예를 들어 Al2O3, SiC, Si, Ge, MgAl2O4, LiTaO3, LiNbO3, ZrB2, GaP, GaN, GaAs, InP, InSn, AlN, CrB2의 군에서 선택될 1종류이다. 반도체 발광 소자용 기판(11)을 구성하는 재료는 기계적, 열적, 화학적 및 광학적 내성이 이들 중에서 높은 점에서부터, 광투과성을 갖는다는 점, 가격적인 장점을 갖는다는 점 및 많은 공급량을 지닌 점에서 Al2O3인 것이 좋다.
기준면(11A)에 포함되는 결정면 및 선단면(13)을 구성하는 결정면은 상호 동일한 면지수를 가진다. 화합물 반도체층을 형성할 때 각 선단면(13)에서 성장하는 화합물 반도체층은 하나의 화합물 반도체층을 구성하는 결정층(31K)이다. 각 선단면(13)을 구성하는 결정면은, 각 선단면(13)으부터 성장할 결정층(31K)에 공통되는 결정성을 부여하는 기능을 가진다.
예를 들면, 반도체 발광 소자용 기판(11)의 갖는 결정계가 육방정계일 경우, 기준면(11A)과 선단면(13)에 포함되는 결정면은 c면, m면, a면, r면으로 구성된 군에서 선택될 하나이다. 또한 예를 들면, 반도체 발광 소자용 기판(11)의 갖는 결정계가 입방정계에 있을 때 기준면(11A)과 선단면(13)에 포함되는 결정면은 (001)면, (111)면, (110)면으로 구성된 군에서 선택될 하나이다. 또한 기준면(11A)에 포함되는 결정면과 선단면(13)을 구성하는 결정면은 상술한 지수면보다 높은 지수면이라도 좋다.
도 2와 같이 반도체 발광 소자용 기판(11)이 갖는 상기 요철면은, 기준면(11A)을 향하는 방향으로 볼 때, 흰 원으로 표시된 각 선단면(13)과 각 선단면(13)을 둘러싸도록 얇은 점이 부가된 원환상을 가진 주변면(14)과 각 주변면(14)의 외측을 차지하는 짙은 도트가 부가된 기준면(11A)을 포함한다.
기준면(11A)을 향하는 방향으로 볼 때, 반복되는 최소 단위의 구조가 차지하는 영역이 단위 영역이며, 단위 영역이 차지하는 면적, 즉 도 2의 예에서 삼각 격자의 단위 격자가 차지하는 면적이, 단위 면적에 해당한다. 또한, 단위 면적을 정하는 단위 영역은, 반도체 발광 소자용 기판(11)이 갖는 요철면에서 반복되는 영역에 해당하며, 예를 들면, 적어도 하나의 선단면(13)이 포함되는 영역이라도 좋고 두 개 이상의 선단면(13)이 포함되는 영역이라도 좋다.
단위 영역에 포함될 선단면(13)의 면적의 합계, 즉, 단위 면적 내에 있는 선단면(13)의 합계 면적은 제1 면적(S1)이다. 단위 영역에 포함되는 기준면(11A)의 면적의 합계, 즉, 단위 면적 내에 있는 기준면(11A)의 합계 면적은 제2 면적(S2)이다. 제1 면적(S1)에 대한 제2 면적(S2)의 비율은 선단면 비율(S1/S2)이며, S1/S2 ≥ 0.2를 만족하고, 더욱 바람직하게는 S1/S2 ≥ 0.4, 화합물 반도체 결정 성장을 더욱 높일 수 있는 관점에서 S1/S2 ≥ 1.0 이 바람직하다. 즉, 기준면(11A)을 향하는 방향으로 볼　때, 제1 면적(S1)이 제2 면적(S2) 이상인 것이 바람직하다. 선단면 비율(S1/S2)이 1.0 이상으로 구성되면, 요철면에 화합물 반도체층이 형성되는 것에 있어서 각 볼록부(12)의 선단면(13)에 화합물 반도체의 결정핵이 도달할 확률이, 상호 인접하는 볼록부(12) 사이의 기준면(11A)에서의 확률보다 높아진다. 특히 S1/S2가 0.1 정도인 구성과 비교해서, 반도체 발광 소자를 제작한 경우의 광출력을 크게 높일 수 있는 관점에서 S1/S2 ≥ 0.76을 만족하는 것이 바람직하다.
이 때, 각 볼록부(12)의 선단면(13)에 부착한 결정핵이 선단면(13)으부터 기준면(11A)까지 이동할 수 없을 정도의 이동도를 가질 때, 화합물 반도체층을 구성하는 결정층(31K)의 성장은 기준면(11A)보다 각 볼록부(12)의 선단면(13)에서 시작되기 쉽다. 또한, 각 볼록부(12)의 선단면(13)에서 한번 성장한 화합물 반도체층의 결정층(31K)은 기준면(11A)에 대한 장벽으로 기능하고 화합물 반도체의 결정핵이 기준면(11A)에 도달하는 것 자체를 억제한다.
결과적으로, 볼록부(12)의 선단면(13)에서 성장한 화합물 반도체층의 결정층(31K) 및 기준면(11A)에서 성장한 화합물 반도체층의 결정층(31K) 간의 회합이 억제된다. 그리고 상호 인접한 볼록부(12)의 선단면(13)에서 성장한 결정층(31K)끼리의 코어레선스 성장(coalescence growth; 합체 성장)을 도모할 수 있었고 그로 인해서, 연속한 화합물 반도체층이 형성되기 쉽다. 따라서, 화합물 반도체층의 결정 전위 밀도를 저감할 수 있다.
또한 선단면 비율(S1/S2)은 9.0 이하인 것이 좋다. 선단면 비율(S1/S2)이 9.0 이하로 구성하면, 선단면(13)의 결정 성장을 촉진하기 만한 충분한 볼록부(12)의 크기가 되기 쉽다. 특히 S1/S2가 0.1 정도인 구성과 비교해서 반도체 발광 소자를 제작한 경우의 광출력을 크게 높일 수 있는 관점에서 S1/S2 ≤ 7.42를 만족하는 것이 바람직하다.
그리고 선단면 비율 S1/S2를 원하는 범위에 유지하기 위해서 필요한 가공 방법에 대응되고, 이에 채용되는 방법의 범위를 확장시키는 것도 가능하다.
도 3에 도시된 바와 같이, 반도체 발광 소자용 기판(11)의 요철면에서 상호 인접하는 볼록부(12)의 피치는 볼록부의 피치(P)이다. 볼록부의 피치(P)는 100 nm 이상 5.0 μm 이하이다.
볼록부의 피치(P)는 임의의 적절한 장치에 의해서 측정하면 된다. 바람직하게, 원자간력 현미경(AFM) 혹은 주사형 전자 현미경(SEM)으로 측정된다.
예컨대, 원자간력 현미경에서는, 요철면의 촬영 화상에 대한 화상 처리가 행하는 것이 요구된다. 즉, 반도체 발광 소자용 기판(11)의 요철면에서의 임의로 선택된 정방형 영역의 화상이, 원자간력 현미경에 의해서 얻을 수 있다. 이 때 원자간력 현미경으로 촬영되는 정방형 영역의 한 변의 길이는, 미리 추정되는 볼록부의 피치(P)에 예를 들면, 30배 이상 40배 이하이다. 다음에는 고속 푸리에 변환을 이용한 촬영 화상의 파형 분리에 의해서, 촬영 화상에 근거한 고속 푸리에 변환상이 얻을 수 있다. 이어 고속 푸리에 변환상에서, 0차 피크와 1차 피크 간의 거리가 구해지며, 상기 거리의 역수가, 하나의 정방형 영역에서의 계측값으로 취급된다. 그리고 서로 다른 25개 이상의 정방형 영역에 대해서 계측치가 얻어져서, 전체 25개의 샘플 측정에서 얻어진 계측값의 평균치가, 즉, 계측치의 최빈값이 상기 볼록부 피치(P)로 취급된다. 또한 25 개의 정방형 영역에서 상호 인접하는 정방형 영역은, 적어도 1 mm 이격된 것이 좋고, 5 mm 이상 1 cm 이하 떨어져 있는 것이 더 좋다. 또한, 주사형 전자 현미경에서는 얻은 요철면의 표면 형상 상에 있어서, 인접하는 볼록부의 중심간 거리를 측정한다. 랜덤으로 추출한 각 볼록부에 대해서 측정하고 얻은 50 포인트 이상의 평균치를 산출하고, 그 평균치를 볼록부 피치(P)로 취급된다.
또 볼록부 피치(P)가 100 nm 이상이면 선단면(13)의 결정 성장을 촉진할 만한 볼록부(12)의 크기가 되기 쉽다. 그래서 선단면 비율(S1/S2)을 원하는 범위에 유지하기 위해 요구되는 가공에 대하여, 이에 채용되는 방법에 따라 범위를 확장할 수도 있다.
또 볼록부 피치(P)가 5.0 μm 이하인 경우, 제1 면적(S1)이 지나치게 커짐에 의해 각 선단면(13)에서 결정층(31K)이 편재하는 것이 억제된다. 그래서 화합물 반도체층을 구성하는 각 결정층(31K)의 위치가 요철면에서 균일하게 하여, 각 선단면(13)이 거의 균일하게 분산하고 있는 것에 의해서 확보되기 쉽게 된다.
또한 반도체 발광 소자용 기판(11)이 가진 요철면이, 결정면과 평행한 단순한 평탄면인 구성, 즉 기준면(11A)으로부터 돌출된 볼록부(12)가 기준면(11A)에서 생략된 구성에서는, 화합물 반도체층을 구성하는 결정층(31K)의 위치가 평탄면 전체에서 불규칙하게 분포한다.
이 점에서, 상술한 반도체 발광 소자용 기판(11)일 경우, 볼록부 피치(P)가 100 nm 이상 5.0μm 이하이며, 선단면(13)이 반복되기 때문에 화합물 반도체층을 구성하는 결정층(31K)의 위치가 요철면에서 불균일하게 되는 것, 나아가서 화합물 반도체층의 결정 전위 밀도의 분포가 요철면에서 불균일하게 되는 것도 억제된다. 다시 말하면, 전술한 반도체 발광 소자용 기판(11)의 기준면(11A)은 각 선단면(13)부터 성장할 결정층(31K)의 균일성을 요철면에서 높이는 기능을 갖추고 있다.
볼록부(12)의 기단이 있는 폭 중 최대 폭은, 기단폭(La)이다. 또 볼록부(12)가 돌출된 방향의 기준면(11A)에서부터 선단면(13)까지의 거리는 볼록부 높이 H이다. 그리고 볼록부 높이(H)를 기단폭(La)로 나누어 얻어진 분수인 어스펙트 비(aspect ratio; H/La은 0.01≤ H/La ≤ 1.0 을 만족하는 것이 바람직하다.
기단폭(La)은, 볼록부 피치(P)의 계측과 마찬가지로 임의의 적절한 장치에 의해서 측정하면 된다. 적절한 것으로, 원자간력 현미경(AFM) 혹은 주사형 전자 현미경(SEM)으로 측정된다. 예컨대 원자간력 현미경에서는, 요철면의 촬영 화상에 대한 화상 처리가 수행되는 것이 요구된다. 또한, 주사형 전자 현미경에서는, 획득된 요철면의 표면 형상상에 대해서 무작위로 추출한 각 요철면에 대한 기단폭(La)을 측정하고, 획득된 50 포인트 이상의 평균치를 산출하고, 그 평균치를 기단폭(La)으로 취급한다. 볼록부 높이(H)는, 또한, 원자간력 현미경으로 요철면의 촬영 화상에 대한 화상 처리가 수행하는 것이 요구된다. 예를 들어, 반도체 발광 소자용 기판(11)의 요철면에서 임의로 선택되는 정방형 영역의 화상이 원자간력 현미경에 의해서 얻어지고, 원자간력 현미경의 촬영 화상에서 요철면의 단면 형상이 얻어진다. 이어서, 단면 형상으로 연속하는 5개 이상의 볼록부(12)에 대응하고, 볼록부(12)에서의 선단면(13)의 높이 및 기준면(11A)의 결정면의 높이 간의 차이가 계측치로서 얻어진다. 이어서 상호 다른 5개 이상의 정방형 영역에 대해서 계측치가 확보되고, 전체 25개 이상의 계측값이 얻어진다. 그리고, 이차원의 고속 푸리에 변환상을 이용한 적도 방향 프로파일이 작성되고, 그 프로파일에 있어서의 일차 피크의 역수로부터 볼록부 높이(H)의 최빈치가 얻어지고, 이것이 상기 볼록부 높이(H)로 취급된다. 또한, 주사형 전자 현미경에서 얻은 요철면의 단면 형상상에 대해서 램덤하게 추출한 각 볼록부에 대해서 높이를 측정하고, 얻은 50 포인트 이상의 평균치를 산출하고, 그 평균치를 볼록부 높이(H)로 취급된다.
어스펙트 비(H/La)가 0.01 이상이면, 선단면(13)에서 성장하는 화합물 반도체층의 결정체층 및 기준면(11A)에서 성장하는 화합물 반도체층의 결정층 간의 회동이 억제되기 쉽다. 또 어스펙트 비(H/La)가 1.0 이하이면, 상호 인접하는 볼록부(12) 사이에 있는 오목부를 반도체 발광 소자용 기판에 가공하기가 쉽다. 또한 볼록부 높이(H)가 100 nm이상이면, 볼록부(12)의 선단면(13) 및 기준면(11A) 간의 단차가, 각 선단면(13)으부터 성장할 결정층(31K)끼리의 코어레선스 성장을 제어하는 데에 명확하게 된다. 볼록부 높이(H)가 5.0μm 이하면 상호 인접하는 볼록부(12) 사이의 오목부 형성에 필요한 가공의 부하가 경감된다.
선단면(13)의 확장 방향에서 선단면(13)이 갖는 폭 중 최대폭이, 선단폭(Lb)에 해당한다. 또 상호 인접하는 볼록부(12)간의 거리는 볼록부(12)의 간극폭(S1/S2) 에 해당한다. 단위 면적에 포함되는 선단면(13)의 제1 면적(S1)을 크게 확보하는 관점에서는, 선단폭(Lb)이 큰 것이 바람직하다, 기단폭(La)과 선단폭(Lb)과 차이가 작은 것이 좋다. 또 선단면 비율 S1/S2 ≥ 0.76을 만족하기 쉬운 관점에서는 기단폭(La) 및 볼록부 피치(P)와의 차이는 작은 것이 좋다. 또 결정 성장을 촉진할 수 있는 관점에 있고, 선단폭(Lb)을 볼록부 피치(P)로 나눈 값인 선단폭비(Lb/P)는 Lb/P≥ 0.5를 충족시키는 것이 바람직하다. 선단폭(Lb)은 볼록부 피치(P)의 계측과 마찬가지로 임의의 적절한 장치에 의해서 측정하면 된다. 적절하게, 원자간력 현미경(AFM) 혹은 주사형 전자 현미경(SEM)으로 측정된다. 예컨대 원자간력 현미경에서는 요철면의 촬영 화상에 대한 화상 처리가 시행하는 것이 요구된다. 또한, 주사형 전자 현미경에서는 얻은 요철면의 표면 형상상에 대해서 무작위로 추출한 각 볼록부에 대해서 선단폭(Lb)을 측정하여 얻어진 50 포인트 이상의 평균치를 산출하고, 그 평균치를 선단폭(Lb)로 취급된다.
[반도체 발광 소자용 기판의 제조 방법]
다음에 상술한 반도체 발광 소자용 기판(11)을 제조 방법에 대해서 설명한다.
반도체 발광 소자용 기판(11)의 제조 방법은 반도체 발광 소자용 기판(11)의 기재가 되는 기판(11B)에 마스크(21)를 형성하는 공정과 마스크(21)를 이용한 에칭을 행하는 공정을 포함한다. 또한 도 4 내지 도6에는, 마스크(21)로 단입자막이 이용되는 제조 방법의 예를 나타낸다.
도 4에 도시된 바와 같이, 기판(11B)은 반도체 발광 소자용 기판(11)을 구성하는 재료로 구성되어, 기판(11B)을 구성하는 재료의 결정면에 평행인 평탄면인, 처리면(13B)을 구비한다. 처리면(13B)에 형성되는 마스크(21)는, 층상으로 배열된 입자(21P)의 집합인 단입자막이며, 단입자막을 구성하는 입자(21P)의 입경은, 볼록부 피치(P)와 거의 같다.
단입자막을 구성하는 입자(21P)는 유기 입자, 유기 무기 복합 입자, 무기 입자로 구성된 군에서 선택될 하나의 종류 이상의 입자이다. 유기 입자를 형성하는 재료는 예를 들면 다이아몬드, 그라파이트, 풀로린 류로 구성된 군에서 선택될 일 종류이다. 유기 무기 복합 입자를 형성하는 재료는 예를 들어 SiC, 탄화 붕소의 군에서 선택될 일 종류이다.
입자(21P)는 무기 입자인 것이 좋다. 입자(21P)가 무기 입자라면, 입자(21P)의 단입자막이 선택적으로 에칭되는 공정에서 단입자막 및 처리면(13B) 사이의 식각 선택비가 얻어지기 쉽다. 무기 입자를 형성하는 재료는 예를 들면, 무기 산화물, 무기 질소화합물, 무기 붕화물, 무기 황화물, 무기 셀레나이드, 금속 화합물, 금속으로 된 군에서 선택될 일 종류이다.
단입자막을 형성하는 방법에는, 랭뮤어-블로드젯법(LB법), 입자 흡착법, 바인더층 고정법 중 어느 하나가 이용된다. LB법에 있어서, 물보다 비중이 낮은 용제 속에 입자들이 분산된 분산 용액이 사용되며 먼저 물의 액면에 분산액이 적하된다. 이어서, 분산액에서 용제가 휘발함으로써 입자로 구성된 단일 입자막이 수면에 형성된다. 그리고 수면에 형성된 단입자막이 처리면(13B)으로 이동되면서 마스크(21)인 단입자막이 형성된다.
입자 흡착법에 있어서, 우선 콜로이드 입자의 현탁액에 기판(11)B가 침지된다. 이어서 처리면(13B)에 정전기적으로 결합한 제1 층의 입자층만 남겨지게 제2 층 이상의 입자가 제거된다. 이에 따라, 처리면(13B)에 단입자막이 형성된다. 바인더층 고정 법에 있어서, 우선 처리면(13B)에 바인더층이 형성되면서 바인더층 상에 입자 분산 용액이 도포된다. 이어서 바인더층이 가열에 의해서 연화되고, 제1 층의 입자층만, 바인더층 내에 매립되고 제2 층 이상의 입자들이 제거된다. 이에 따라서 처리면(13B)에 단입자막이 형성된다.
도 5와 같이, 기판(11B)의 처리면(13B)에 형성된 마스크(21)는, 우선 입자(21P)의 에칭이 진행된다. 이 에칭에 의해서, 마스크(21)를 구성하는 입자(21P)의 입경은 작아지고 상호 인접하는 입자(21P)사이에는 새로운 간극이 형성된다.
마스크(21)의 입자 간에 새로운 간극이 형성될 때, 입경이 축소된 입자(21P)를 마스크로 처리면(13B)이 에칭된다. 이 때 상호 인접하는 입자(21P)의 간극을 통해서 에칭을 위한 에칭 가스(EP)에 처리면(13B)이 노출되고 마스크(21)을 구성하는 입자(21P) 역시 에칭을 위한 에칭 가스(EP)에 노출된다. 또한 처리면(13B)에서는, 입자(21P)와 대향하는 부위보다 입자(21P)의 주변에 대향하는 부위에서 우선적으로 에칭이 진행한다.
도 6에 도시된 바와 같이, 입자(21P)의 직경이 선단폭(Lb)과 거의 같아지는 시점에서 처리면(13B)에 대한 에칭이 정지된다. 결과적으로 처리면(13B)에서 입자(21P)에 대향하는 부분은. 처리면(13B에 포함된 결정면이 유지되는 평탄면이며, 이것이 선단면(13)이 된다. 즉 각 선단면(13)의 주위는, 에칭이 수행된 가공면인 처리면(13B)과 같은 면 지수를 갖는 새로운 결정면을 포함한다. 이에 의해서 선단면(13)을 포함한 원뿔대 상을 가진 복수의 볼록부(12)가, 기준면(11A)에서 구획된 상태에서 형성된다.
또한, 마스크(21)로 단입자막을 이용하는 방법이라면, 볼록부 피치(P)는 입자(21P)의 직경과 동일하므로, 입자(21P)의 입경을 변경함으로써 볼록부 피치(P)를 쉽게 변경할 수 있다.또 에칭 조건, 예를 들면 압력, 인가 전력, 에칭 가스보다, 에칭 가스 유량, 에칭 시간을 변경함으로써 선단면 비율(S1/S2)과 선단폭비(Lb/P)나 어스펙트 비(H/La)를 변경할 수 있다.
[반도체 발광 소자]
다음으로, 상술한 반도체 발광 소자용 기판(11)을 이용해서 제조되는 반도체 발광 소자 및 그 제조 방법에 대해서 설명한다.
반도체 발광 소자는 반도체 발광 소자용 기판(11)을 기재로 구비한다. 반도체 발광 소자는 반도체 발광 소자용 기판(11)의 요철면에 발광 구조체를 구비한다. 발광 구조체는 여러 화합물 반도체층으로 구성되는 다층체이며, 전류 공급으로 캐리어를 재결합시키고 발광한다. 발광 구조체는, 화합물 반도체층의 하나인 발광층이 형성될 때의 온도보다 저온에서 성장하는 버퍼층을 포함한다. 버퍼층은 선단면(13)부터 성장할 결정층(31K)이고, 선단면(13)이 갖는 결정성을 버퍼층 이외의 반도체층에 반영시키는 기능을 가진다.
발광 구조체가 가지는 기능은, n형의 도전성과 p형의 도전성과 캐리어를 재결합시키는 활성을 가진다. 발광 구조체에서의 층 구조는 n형 반도체층과 p형 반도체층 사이에 활성층이 개재된 더블 헤테로 구조이여도 좋고, 복수의 양자 우물 구조가 겹쳐진 다중 양자 우물 구조가 있어도 좋다. 각 화합물 반도체층을 구성하는 재료의 예로는, AlN, InGaN, AlGaN, InAlGaN등의 화합물 반도체이다.
반도체 발광 소자의 제조 방법은 상술의 반도체 발광 소자용 기판의 제조 방법에 의해서 반도체 발광 소자용 기판(11)을 제조하는 공정과 반도체 발광 소자용 기판(11)의 요철면 발광 구조체를 형성하는 공정을 포함한다.
각 화합물 반도체층을 형성하는 방법은, 분자선 에피택셜 법과 기상 에피택셜 법 등 에피택셜 성장법이어도 좋고, 생산성과 구조 제어의 관점에서 MOVPE법(MOCVD법)이라도 좋다. 또한 n형 반도체층을 형성하는 방법은 n형 불순물 첨가된 에피택셜 성장 법이면 된다. 또한, p형 반도체층을 형성하는 방법은 p형 불순물 첨가된 에피택셜 성장법이면 좋다.
예를 들면, 분자선 에피택셜 성장법은 화합물 반도체층의 구성 원소로 되는 분자 또는 원자를 반도체 발광 소자용 기판(11)의 요철면에 도달시키고, 화합물 반도체층을 구성하는 재료의 결정을 요철면 상으로 성장시킨다.
이 때 도 7과 같이, 반도체 발광 소자용 기판(11)의 선단면 비율(S1/S2)이 0.2 이상이면, 선단면 비율(S1/S2)이 0.2 미만의 구성과 비교해서 각 볼록부(12)의 선단면(13)에 화합물 반도체 결정핵이 도달할 확률이 상호 인접하는 볼록부(12) 사이의 기준면(11A)에서의 확률보다 높아진다. 특히 0.76 ≤ S1/S2 ≤ 7.42을 만족시키도록 구성하면 S1/S2가 0.1정도의구성과 비교해서, 상기 도달 확률을 결정성 향상에 충분하도록 반영시킬 수 있다.
또한, 각 볼록부(12)의 선단면(13)에 부착된 결정핵이 선단면(13)부터 기준면(11A)까지 이동할 수 없을 정도의 이동도를 가질 때 화합물 반도체층을 구성하는 결정층(31K)의 성장은, 기준면(11A)이 아니라 각 볼록부(12)의 선단면(13)에서 시작되기 쉽다.
각 볼록부(12)의 선단면(13)에서 성장한 화합물 반도체층의 결정층(31K)은 선단면(13)으로부터 역추대 상으로 성장한다. 선단면(13)에서 성장한 결정층(31K)은, 요철면을 향하여 진행하는 화합물 반도체의 결정에 대항하여 기준면(11A)에 대한 장벽으로 기능하고, 화합물 반도체 결정핵이 기준면(11A)에 도달하는 것 자체를 억제한다.
결과적으로, 도 8에 도시된 바와 같이 볼록부(12)의 선단면(13)에서 성장한 화합물 반도체층의 결정층(31K) 및 기준면(11A)에서 성장한 화합물 반도체층의 결정층(31K) 간의 회동이 억제된다. 그리고 상호 인접한 볼록부(12)의 선단면(13)에서 성장한 결정층(31K)끼리의 코어레센스 성장에 힘입어 각 결정들이 회동하는 위치(31L)가 형성되고 선단면(13)에서 성장한 결정층(31K)에만 의한 연속하는 화합물 반도체층(31이 형성되기 쉽다.
또한, 상호 인접하는 볼록부(12)의 간극에서는, 화합물 반도체의 층성장이 억제되므로 상호 인접하는 볼록부(12)의 간극은. 공동으로 형성된다. 이러한 공동의 체적이 지나치게 커지는 것을 억제하려면 선단면(13) 및 각 결정들이 회동하는 위치(31L 사이의 거리가 짧은 것이 좋다, 구체적으로는 선단면 비율(S1/S2)이 크고, 선단폭비(Lb/P)가 0.5 이상인 것이 좋다
[실시예 1]
직경이 2인치이고, 두께가 0.43 mm이며, 처리면(13B)가 가지는 결정면이 c면인 사파이어 기판을 기판(11)B로 이용하였다. 평균 입자 지름이 2.0μm의 콜로이드 실리카 입자를 입자(21P)로서 이용하는 단층 코팅 방식에 의한 마스크(21)인 단입자막을 처리면(13B)에 형성하였다. 다음에 BCl3가스를 에칭 가스 EP로 플라즈마 에칭을 마스크(21)가 형성된 처리면(13B)에 400 초 동안 수행하고 볼록부(12)를 형성하였다. 이에 의해서, 이하에 제시하는 파라미터를 가진 실시예 1의 반도체 발광 소자용 기판(11)을 얻었다.
선단면 비율(S1/S2): 2.8
볼록부 피치(P) : 2.0 μm
기단폭(La) : 1.9 μm
선단폭(Lb) : 1.5 μm
간극폭(Lc) : 0.5 μm
어스펙트 비 H/La : 0.21
선단폭비 Lb/P : 0.75
[실시예2]
평균 입자 지름이 4.0μm의 콜로이드 실리카 입자를 입자(21P)로서 이용, 에칭 시간을 1000 초로 설정하고, 인가 전력을 낮춘 것 이외, 실시예 1과 같은 처리를 하고 이하에 나타내는 파라미터를 가진 실시예 2의 반도체 발광 소자용 기판(11)을 얻었다.
선단면 비율(S1/S2): 7.42
볼록부 피치(P) : 4.0 μm
기단폭(La) : 4.0 μm
선단폭(Lb) : 3.5μm
간극폭(Lc) : 0.0μm
어스펙트 비(H/La) : 0.23
선단폭비(Lb/P) : 0.88
[실시예 3]
평균 입자 지름이 600 nm의 콜로이드 실리카 입자를 입자(21P)로서 이용하고, 에칭 시간을 300 초로 설정하고 인가 전력을 낮춘 것 이외에, 실시예 1과 같은 처리를 하고 이하에 나타내는 파라미터를 가진 실시예 3의 반도체 발광 소자용 기판(11)을 얻었다.
선단면 비율(S1/S2): 2.09
볼록부 피치(P) : 600 nm
기단폭(La) : 595 nm
선단폭(Lb) : 300 nm
간극폭(Lc) : 300 nm
어스펙트 비(H/La) : 0.42
선단폭비(Lb/P) : 0.50
[실시예 4]
평균 입자 지름이 2.0μm의 콜로이드 실리카 입자를 입자(21P)로서 이용하고, 에칭 시간을 560초로 설정하고 BCl3와 Cl2의 혼합 가스를 사용한 것 이외로, 실시예 1과 같은 처리를 하고 이하에 나타내는 파라미터를 가진 실시예 4의 반도체 발광 소자용 기판(11)을 얻었다.
선단면 비율(S1/S2): 0.76
볼록부 피치(P) : 2.0 μm
기단폭(La) : 1.76 μm
선단폭(Lb) : 1.0 μm
간극폭(Lc) : 1.0μm
어스펙트 비(H/La) : 0.40
선단폭비(Lb/P) : 0.50
[참고예]
평균 입자 지름이 2.0μm의 콜로이드 실리카 입자를 입자(21P)로서 이용하고, 에칭 시간을 1000초로 설정한 것 이외의 조건을 실시예 1과 같은 처리를 하고 이하에 나타내는 파라미터를 가진 참고예의 반도체 발광 소자용 기판(11)을 얻었다.
선단면 비율(S1/S2): 0.13
볼록부 피치(P) : 2.0 μm
기단폭(La) : 1.6 μm
선단폭(Lb) : 0.5 μm
간극폭(Lc) : 1.5μm
어스펙트 비(H/La) : 0.30
선단폭비(Lb/P) : 0.25
실시예 1 내지 4및 참고예로 제작한 요철 면을 가진 기판과 비교예로서 요철 면이 없는 플랫한 기판에 대하여, 기판을 1200ㅀC까지 가열하고 소스 가스를 열분해시키는 MOCVD법을 사용하여, 막두께가 13.0μm인 AlN층을 화합물 반도체층의 일예로서 형성했다. 그리고 각각의 AlN층에 대한 X선 회절법에 의한 로킹 커브 측정을 수행했다. 결과적으로(10-12)면에서의 반값폭에 관해서는, 요철면을 가지지 않는 경우에 비해서 실시예 1에서 20.6%의 감소가 확인되고, 실시예 2에서는 28.1%의 감소가 확인되고, 실시예 4에서는 6.7%의 감소가 확인되었다. 또한, (10-12)면에서의 반값폭에 관해서 선단면 비율(S1/S2)이 작은 참고예와 비교해서, 실시예 1에서 25.3%의 감소가 확인되고, 실시예 2에서는 32.4%의 감소가 확인되고, 실시예 3에서는 3.7%의 감소가 확인되고 실시예 4에서는 12.3%의 감소가 확인되었다. 즉, 0.76≤ S1/S2 ≤ 7.42를 만족하는 실시예에서도 선단면 비율(S1/S2)가 0.13인 참고예와 비교해서, 결정 전위 밀도의 저하가 확인되었다.
또한, n형 반도체층, 활성층, p형 반도체층을 순차적으로 적층하고, 이어서 p전극, n형 전극을 형성하여 반도체 발광 소자를 제작한 경우, 실시예 1의 발광 효율은 10.1%이며, 요철면을 가지지 않는 경우에 비해서 26.3%의 상승을 확인하였다. 또 실시예 2의 발광 효율은 8.3%이며, 요철면을 가지지 않는 경우에 비해서 3.8%의 상승을 확인하였다. 또 실시예 3의 발광 효율은 9.1%이며, 요철면을 가지지 않는 경우에 비해서 13.8%의 상승을 확인하였다. 또 실시예 4의 발광 효율은 8.2%이며, 요철면을 가지지 않는 경우에 비해서 2.5%의 상승을 확인하였다. 또한, 발광 효율이 4.8%인 참고예에 비해서 실시예 1의 광출력에서는 110.4% 상승이 확인되었고, 실시예 2의 광출력에서는 72.9% 상승이 확인되었고, 실시예 3의 광출력에서는 89.6% 상승이 확인되었고, 실시예 4의 광출력에서는 70.8%의 상승을 확인하였다.즉, 0.76 ≤ S1/S2 ≤ 7.42를 만족하는 실시예에서도 선단면 비율(S1/S2)가 0.13인 참고예와 비교하면 70%를 넘는 높은 광출력 상승을 확인하였다.
이상 위 실시예들에 따르면 이하에 열거하는 효과를 얻을 수 있다.
(1) 볼록부(12)의 선단면(13)이 갖는 합계 면적이 기준면(11A)의 합계 면적보다 클 경우 또는 합계 면적보다 작고 볼록부(12)의 높이가 일정 높이를 가지고 경우에 대해서는, 화합물 반도체의 층형성에 있어서 각 볼록부(12)의 선단면(13)에서 성장한 화합물 반도체층의 결정층(31K)와 기준면(11A)에서 성장한 화합물 반도체층의 결정들 간의 회동이 억제된다. 그리고 상호 인접하는 볼록부(12)의 선단면(13)에서 성장한 결정층(31K)끼리의 코어레선스 성장과 그것에 의한 연속한 화합물 반도체층의 형성이 얻을 수 있다. 그래서 화합물 반도체층의 결정 전위 밀도를 저감할 수 있다.
(2) 볼록부(12)의 반복되는 피치가 100 nm 이상 5.0 μm 이하이기 때문에 화합물 반도체층을 구성하는 결정층(31K)의 위치가 불균일한 것, 심지어는 결정층(31K)끼리의 코어레선스 성장에 따른 결정 전위 밀도의 분포가 불균일하게 되는 것도 억제된다.
(3) 선단폭비(Lb/P)가 0.5 ≤ Lb/P를 만족하고 상호 인접하는 볼록부(12)의 선단면(13)에서 성장한 결정층(31K)끼리의 코어레선스 성장과 그것에 의한 연속한 화합물 반도체층의 형성이 얻어지기 쉽다.
(4) 어스펙트 비(H/La)가 0.01 이상이어서 볼록부(12)의 선단면(13)에서 성장한 화합물 반도체층의 결정층(31K)와 기준면(11A)에서 성장한 화합물 반도체층의 결정들 간의 회동이 더욱 확실하게 억제된다.
(5) 어스펙트 비(H/La)가 1.0 이하여서 볼록부 높이(H)를 불필요하게 크게 설정하거나 제2 면적(S2)을 불필요하게 작은 설정함에 따른 가공의 부하도 억제된다.
(6) 볼록부(12)의 형상이 추대(절두체) 상이기 때문에, 볼록부(12)의 형상이 원주상과 역추대상인 구성과 비교할 때, 볼록부(12)를 지지하는 기준면(11A)과 상기 볼록부(12)의 기단과 접속하는 범위가 넓어짐에 따라, 볼록부(12)의 구조적인 안정을 확보할 수도 있다.
(7) 단입자막을 마스크(21)로서 이용하기 때문에 마스크(21)을 형성하기 위한 노출과 마스크를 형성하기 위한 현상을 제조 공정에서 생략할 수 있다. 따라서 기판(11)B에 처리의 공정 수를 줄일 수도 있다.
또한 상기 실시예는 다음과 같이 변경하여 실시할 수 있다.
ㅇ복수의 볼록부(12) 중에는 볼록부(12) 기단의 일부가 다른 볼록부(12) 기단의 일부와 접속해도 좋다.
ㅇ처리면(13B)에 형성되는 마스크는 단입자막에 국한되지 않고 예를 들면, 포토리소그래피 법에 의해서 형성되는 레지스트 마스크라도 좋고 각종 성막 방법과 포토리소그래피 법 등의 조합에 의해서 형성되는 하드 마스크라도 좋다.
ㅇ기준면(11A)중 결정면 이외의 부분은 부식에 의해서 형성되는 턱이나 곡률을 가지고도 좋다.
H…볼록부 높이, La…기단폭, Lb...선단폭, Lc...간극폭, H/La...어스펙트 비, P...볼록부 피치, S1… 제1 면적, S2… 제2 면적, S1/S2… 선단면 비율, 11… 반도체 발광 소자용 기판, 11A...기준면, 11B… 기판, 12…볼록부, 13… 선단면, 14…주면, 21…마스크, 21P…입자 31…화합물 반도체층, 31K...결정층, 31L...각 결정들이 회동하는 위치.

Claims (6)

  1. 반도체 발광 소자용 기판을 구성하는 재료의 결정면과 평행인 수평면을 갖는한 기준면과,
    상기 기준면으로부터 돌출된 볼록부로서, 상기 결정면에 따른 이차원 격자상으로 배열되는 동시에, 상기 결정면과 평행한 평탄면을 선단면으로 갖는 복수의 상기 볼록부들을 포함하고,
    상기 기준면을 포함한 평면에서 상호 인접하는 상기 볼록부의 피치(P)는 100 nm 이상, 5.0μm 이하이며,
    상기 기준면에 대향하도록 하는 평면에서 볼 때, 단위 면적의 상기 선단면의 합계 면적이 제1 면적(S1)이며, 상기 단위 면적에서 상기 기준면의 합계 면적이 제2 면적(S2)일 때,
    0.76 ≤ S1/S2 ≤ 7.42를 만족하는 반도체 발광 소자용 기판.
  2. 제1항에 있어서, 상기 선단면과 평행인 방향에서의 상기 선단면의 최대 폭이 선단폭(Lb)이며, 상기 선단폭(Lb) 및 상기 피치(P)가,
    0.50 ≤ Lb/P ≤ 0.88을 만족하는 것을 특징으로 하는 반도체 발광 소자용 기판.
  3. 제1항 또는 제2항에 있어서, 상기 선단면과 평행인 방향에서 상기 볼록부에 있어서의 기단의 최대 폭이 기단폭(La)이며,
    상기 볼록부가 돌출된 방향에서의 상기 기단에서 상기 선단면까지의 거리가 볼록부 높이(H)일 때,
    0.01 ≤ H/La ≤ 1.0를 만족하는 것을 특징으로 하는 반도체 발광 소자용 기판.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 볼록부는 절두체 상인 것을 특징으로 하는 반도체 발광 소자용 기판.
  5. 기판을 구성하는 재료의 결정면과 평행인 수평면이 처리면에 있어서, 상기 기판이 구비하는 상기 처리면에 마스크를 형성하는 것과,
    상기 마스크를 이용한 상기 처리면의 에칭에 의해서, 상기 기판에 복수의 볼록부와 기준면을 형성하는 공정에 있어서, 상기 볼록부는 상기 처리면에서 상기 마스크에 덮인 부분인 평탄면을 선단면으로 구비하는 것과 함께 상기 결정면을 따라 이차원 격자상으로 배열되고, 상기 기준면은 상호 인접하는 상기 볼록부의 간극인 오목부의 저면이며, 상기 결정면에 평행한 수평면을 포함한 것을 구비하고,
    상기 기준면을 포함한 평면에서 상호 인접하는 볼록부의 피치를 100 nm 이상 5.0μm 이하로 하고,
    상기 볼록부와 상기 기준면을 형성하는 공정은, 상기 기준면에 대향하는 평면으로 볼 때 단위 면적의 상기 선단면의 합계 면적이 제1 면적(S1)이고, 상기 단위 면적의 상기 기준면의 합계 면적이 제2 면적(S2)일 때,
    0.76 ≤ S1/S2 ≤ 7.42 인 것을 특징으로 하는 반도체 발광 소자용 기판의 제조 방법.
  6. 제5항에 있어서, 상기 마스크를 형성하는 공정은 복수의 미립자가 층상으로 배열되어 단입자막을 상기 처리면에 형성함으로써 상기 단입자막을 상기 마스크로 하는 반도체 발광 소자용 기판의 제조 방법.
KR1020187019932A 2016-01-22 2017-01-18 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법 KR20180104614A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-010887 2016-01-22
JP2016010887 2016-01-22
PCT/JP2017/001601 WO2017126569A1 (ja) 2016-01-22 2017-01-18 半導体発光素子用基板、および、半導体発光素子用基板の製造方法

Publications (1)

Publication Number Publication Date
KR20180104614A true KR20180104614A (ko) 2018-09-21

Family

ID=59362426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187019932A KR20180104614A (ko) 2016-01-22 2017-01-18 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법

Country Status (7)

Country Link
US (1) US20190035975A1 (ko)
EP (1) EP3407394A4 (ko)
JP (1) JP6822417B2 (ko)
KR (1) KR20180104614A (ko)
CN (1) CN108475710B (ko)
TW (1) TWI698031B (ko)
WO (1) WO2017126569A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2007305785A (ja) * 2006-05-11 2007-11-22 Nichia Chem Ind Ltd 発光装置
CN101364621B (zh) * 2007-08-08 2010-11-17 晶元光电股份有限公司 发光二极管
WO2011105557A1 (ja) * 2010-02-26 2011-09-01 京セラ株式会社 半導体成長用基板および発光素子
JP2011238884A (ja) * 2010-05-13 2011-11-24 Mitsubishi Chemicals Corp エピタキシャル成長用基板、ＧａＮ系半導体結晶の成長方法、半導体構造およびＧａＮ系ＬＥＤ素子
JP5095842B2 (ja) * 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
JP5694253B2 (ja) 2012-08-02 2015-04-01 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
TWI632696B (zh) * 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件

Also Published As

Publication number Publication date
TW201733156A (zh) 2017-09-16
EP3407394A1 (en) 2018-11-28
CN108475710A (zh) 2018-08-31
US20190035975A1 (en) 2019-01-31
EP3407394A4 (en) 2019-06-12
WO2017126569A1 (ja) 2017-07-27
JPWO2017126569A1 (ja) 2018-11-08
CN108475710B (zh) 2021-06-01
TWI698031B (zh) 2020-07-01
JP6822417B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
CN101443887B (zh) Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
Tachibana et al. Selective growth of InGaN quantum dot structures and their microphotoluminescence at room temperature
TWI599072B (zh) 半導體發光元件用基板及半導體發光元件
JP6049875B2 (ja) Ｌｅｄ用パタンウェハ、及びｌｅｄ用エピタキシャルウェハ
TWI470828B (zh) 半導體光元件陣列及其製造方法
US8030664B2 (en) Light emitting device
TWI425657B (zh) 發出輻射之薄膜組件之製造方法及發出輻射之薄膜組件
Goh et al. Structural and optical properties of nanodots, nanowires, and multi-quantum wells of III-nitride grown by MOVPE nano-selective area growth
TWI582825B (zh) 像素化及圖案化模板之高品質元件生長技術
JP6638245B2 (ja) 半導体発光素子用基板、および、半導体発光素子
KR20180104614A (ko) 반도체 발광 소자용 기판 및 반도체 발광 소자용 기판의 제조 방법
US20130255566A1 (en) Method for making epitaxial structure
KR20230019146A (ko) 광전 소자 및 그 제조방법
JP6256220B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP2020132513A (ja) 窒化アルミニウム積層部材および発光デバイス
Yang et al. Optimization of GaN Nanorod Growth Conditions for Coalescence Overgrowth
Ploog et al. Lateral quantum size effects created by growth induced surface and interface corrugations on non-(100)-oriented substrates