JP6822417B2 - 半導体発光素子用基板、および、半導体発光素子用基板の製造方法 - Google Patents

半導体発光素子用基板、および、半導体発光素子用基板の製造方法 Download PDF

Info

Publication number
JP6822417B2
JP6822417B2 JP2017562862A JP2017562862A JP6822417B2 JP 6822417 B2 JP6822417 B2 JP 6822417B2 JP 2017562862 A JP2017562862 A JP 2017562862A JP 2017562862 A JP2017562862 A JP 2017562862A JP 6822417 B2 JP6822417 B2 JP 6822417B2
Authority
JP
Japan
Prior art keywords
light emitting
substrate
semiconductor light
tip
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017562862A
Other languages
English (en)
Other versions
JPWO2017126569A1 (ja
Inventor
紘太郎 大
紘太郎 大
啓 篠塚
啓 篠塚
嘉久 八田
嘉久 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Oji Paper Co Ltd
Oji Holdings Corp
Original Assignee
Oji Holdings Corp
Oji Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oji Holdings Corp, Oji Paper Co Ltd filed Critical Oji Holdings Corp
Publication of JPWO2017126569A1 publication Critical patent/JPWO2017126569A1/ja
Application granted granted Critical
Publication of JP6822417B2 publication Critical patent/JP6822417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Description

本開示の技術は、化合物半導体の結晶層を成長させるための面を複数の凸部によって構成する半導体発光素子用基板、および、半導体発光素子用基板の製造方法に関する。
発光ダイオードなどに利用される半導体発光素子は、結晶面と平行な対象面を有した半導体発光素子用基板と、その対象面上に位置する発光構造体とを備える。半導体発光素子用基板を構成する材料は、例えば、サファイアや炭化珪素である。発光構造体は、例えば、ＩＩＩ−Ｖ族半導体薄膜の多層体である。そして、発光構造体に電流が供給されるとき、発光構造体は光を放出し、放出された光は半導体発光素子の外部へ取り出される。この際、半導体発光素子からの光の取り出し効率を高める技術として、例えば、対象面に微細な凹凸構造を備え、微細な凹凸構造による幾何光学的な反射や屈折を通じ、発光構造体内での光の減衰を抑えることも知られている（例えば、特許文献１から３を参照）。
特開２００２−２８０６１１号公報 特開２００３−３１８４４１号公報 特開２０１２−２４８８７４号公報
ところで、発光構造体を構成する化合物半導体層には、結晶転位などの欠陥が少なからず含まれる。発光の強さが結晶性に大きく依存する化合物半導体層では、化合物半導体層に含まれる欠陥が電子物性や光学物性に影響を与え、発光構造体における発光効率を低下させる。
半導体発光素子用基板が備える対象面は、半導体発光素子用基板の形成材料における結晶面を含み、化合物半導体層が形成される方法においては、化合物半導体の結晶層を成長させる機能を有する。化合物半導体層における結晶転位密度の大きさは、この対象面上における結晶層の成長の仕方によって大きく変わる。特許文献１に開示される技術は、半導体発光素子用基板の対象面に複数の凸部を備えると共に、対象面の単位面積内において凸部が占める面積を十分に小さく設定し、それによって、凸部に起因した結晶転位密度が高くなることを抑える。
しかしながら、単位面積内において凸部が占める面積を十分に小さく設定する技術は、化合物半導体の層成長のはじまる位置が、相互に隣り合う凸部の間隙であることに基づくものである。そのため、化合物半導体の層成長のはじまる位置が凸部の間隙以外である成長の仕方では、依然として改善の余地を残している。特に、窒化アルミニウムなどのようにそれの結晶間での相互作用が高い化合物半導体の層形成では、化合物半導体の結晶核に十分なモビリティが得られない。つまり、凸部の先端面や凸部の側面に付着した化合物半導体の結晶核は、相互に隣り合う凸部の間隙である凹部までは動かずに凸部の表面に留まり、結果として、凸部の先端面や凸部の側面から化合物半導体の層成長がはじまってしまう。
本発明は、化合物半導体層における結晶転位密度を低減することを可能にした半導体発光素子用基板、および、半導体発光素子用基板の製造方法を提供する。
上記課題を解決するための半導体発光素子用基板は、半導体発光素子用基板を構成する材料の結晶面と平行な平坦面を含む基準面と、前記基準面から突き出た凸部であって、前記結晶面に沿って二次元格子上に並ぶと共に、前記結晶面と平行な平坦面を先端面として有する複数の前記凸部とを備える。そして、前記基準面を含む平面において相互に隣り合う前記凸部のピッチＰは１００ｎｍ以上５．０μｍ以下であり、前記基準面と対向する平面視において単位面積における前記先端面の合計面積が第１面積Ｓ１であり、前記単位面積における前記基準面の合計面積が第２面積Ｓ２であるとき、０．７６≦Ｓ１／Ｓ２≦７．４２を満たす。
上記課題を解決するための半導体発光素子用基板の製造方法は、基板を構成する材料の結晶面と平行な平坦面が処理面であって、前記基板が備える前記処理面にマスクを形成することと、前記マスクを用いた前記処理面のエッチングによって、前記基板に複数の凸部と基準面とを形成することであって、前記凸部は、前記処理面のなかで前記マスクに覆われた部分である平坦面を先端面として有すると共に前記結晶面に沿って二次元格子上に並び、前記基準面は、相互に隣り合う前記凸部の間隙である凹部における底面であって、前記結晶面と平行な平坦面を含むこととを備える。そして、前記基準面を含む平面において相互に隣り合う前記凸部のピッチを１００ｎｍ以上５．０μｍ以下とし、前記凸部と前記基準面とを形成することでは、前記基準面と対向する平面視において単位面積における前記先端面の合計面積が第１面積Ｓ１であり、前記単位面積における前記基準面の合計面積が第２面積Ｓ２であるとき、０．７６≦Ｓ１／Ｓ２≦７．４２とする。
上記半導体発光素子用基板、および、その製造方法によれば、凸部の先端面が有する合計面積Ｓ１が、基準面の合計面積Ｓ２よりも大きい場合、化合物半導体の層形成に際して、各凸部の先端面に結晶核が到達する確率は、相互に隣り合う凸部の間隙である基準面での確率よりも高まる。そして、凸部の先端面に到達した結晶核が基準面まで移動できない程度のモビリティを結晶核が有するとき、化合物半導体の層成長は、基準面よりも凸部の先端面で始まりやすくなる。また、各凸部の先端面から一度成長した化合物半導体層の結晶層は、化合物半導体の結晶核が凸部の間隙の基準面に到達することそのものを抑える。一方で、０．７６≦Ｓ１／Ｓ２が満たされる範囲であれば、凸部の先端面が有する合計面積Ｓ１が、基準面の合計面積Ｓ２よりも小さい場合においても、結晶核が先端面に留まれる面積を先端面が有する、または、結晶核が成長可能な面積を先端面が有する場合において、結果として、以下の効果は得られる。すなわち、各凸部の先端面から成長した化合物半導体層の結晶層と、基準面から成長した化合物半導体層の結晶層との会合が抑えられ、相互に隣り合う凸部の先端面から成長した結晶層同士のコアレッセンス成長による連続した化合物半導体層が形成される。それゆえに、化合物半導体層における結晶転位密度を低減できる。
なお、半導体発光素子用基板において化合物半導体層の結晶層を成長させる側面が、結晶面と平行な単なる平坦面である構成、すなわち、基準面から突き出た凸部が省略された側面では、化合物半導体層を構成する結晶層の位置が、その側面全体において不規則に分布する。この点、上記半導体発光素子用基板であれば、凸部の繰り返されるピッチが１００ｎｍ以上５．０μｍ以下であるため、化合物半導体層を構成する結晶層の位置が不均一であること、ひいては、結晶層同士のコアレッセンス成長によって結晶転位密度の分布が不均一となることも抑えられる。
上記半導体発光素子用基板において、前記先端面と平行な方向における前記先端面の最大幅が先端幅Ｌｂであり、前記先端幅Ｌｂと前記ピッチＰとが、０．５０≦Ｌｂ／Ｐ≦０．８８を満たしてもよい。
上記半導体発光素子用基板によれば、先端幅Ｌｂが過剰に小さい凸部を複数の凸部が含むこと、および、先端幅Ｌｂが過剰に大きい凸部を複数の凸部が含むこと、これらが抑えられるため、上述した結晶転位密度を低減させる効果が、さらに得られやすくなる。
上記半導体発光素子用基板は、前記先端面と平行な方向において前記凸部における基端の最大幅が基端幅Ｌａであり、前記凸部が突き出る方向における前記基端から前記先端面までの距離が凸部高さＨであるとき、０．０１≦Ｈ／Ｌａ≦１．０を満たしてもよい。なお、凸部が有する形状の再現性を凸部の加工において高められる観点から、ピッチが１．０μｍ未満の時は０．１≦Ｈ／Ｌａ≦１．０が好ましい。
上記半導体発光素子用基板によれば、凸部高さＨを基端幅Ｌａで割った商であるアスペクト比Ｈ／Ｌａが０．０１以上であるため、凸部の先端面から成長した化合物半導体層の結晶層と、基準面から成長した化合物半導体層の結晶層との会合が、より確実に抑えられる。また、アスペクト比Ｈ／Ｌａが１．０以下であるため、凸部高さＨを不要に大きく設定したり、第２面積Ｓ２を不要に小さく設定したりすることによる加工の負荷も抑えられる。
上記半導体発光素子用基板において、前記凸部の形状が錐台状であってもよい。
上記半導体発光素子用基板によれば、凸部の形状が円柱状や逆錘台状である構成と比べ、凸部を支持する基準面とその凸部の基端との接続する範囲を広くすることが可能となる。そのため、凸部の構造的な安定を得ることもできる。
上記半導体発光素子用基板において、前記マスクを形成することでは、複数の微粒子が層状に並ぶ単粒子膜を前記処理面に形成することによって前記単粒子膜を前記マスクとしてもよい。
上記半導体発光素子用基板の製造方法によれば、マスクを形成するための露光やマスクを形成するための現像を製造工程から省くことが可能であるから、基板に施す処理の工程数を減らすことが可能でもある。
本発明によれば、化合物半導体層における結晶転位密度を低減させることが可能である。
図１は、半導体発光素子用基板を具体化した一実施の形態における半導体発光素子用基板の平面構造を示す平面図である。 図２は、半導体発光素子用基板を具体化した一実施の形態における半導体発光素子用基板の平面構造において先端面と底面とに相互に異なるハッチングを付して示す平面図である。 図３は、半導体発光素子用基板を具体化した一実施の形態における半導体発光素子用基板の断面構造を示す断面図であって、２−２線の断面図を示す。 図４は、半導体発光素子用基板の製造方法を具体化した一実施の形態における製造方法に用いられるマスクを形成する工程を基板の断面構造を用いて示す工程図である。 図５は、半導体発光素子用基板の製造方法を具体化した一実施の形態における製造方法に含まれるエッチングを施す工程の途中における基板の状態を基板の断面構造を用いて示す工程図である。 図６は、半導体発光素子用基板の製造方法を具体化した一実施の形態における製造方法に含まれるエッチングを施す工程の終了時における基板の状態を基板の断面構造を用いて示す工程図である。 図７は、一実施の形態における半導体発光素子用基板に化合物半導体層が成膜される過程を半導体発光素子用基板の断面構造を用いて示す工程図である。 図８は、一実施の形態における半導体発光素子用基板に化合物半導体層が成膜された状態を半導体発光素子用基板の断面構造を用いて示す工程図である。
図１から図８を参照して、半導体発光素子用基板、および、半導体発光素子用基板の製造方法を具体化した一実施の形態を説明する。
［半導体発光素子用基板］
図１が示すように、半導体発光素子用基板１１が備える１つの面は、化合物半導体層の形成の対象となる凹凸面であって、基準面１１Ａと、基準面１１Ａから突き出た複数の凸部１２とから構成される。基準面１１Ａは、半導体発光素子用基板１１が備える１つの面において凸部１２が占有している部分以外を示すものである。化合物半導体層は、化合物半導体の結晶層が凹凸面から成長することによって形成される。
基準面１１Ａの少なくとも一部は、半導体発光素子用基板１１を構成する材料の結晶面と平行な平坦面を含む。複数の凸部１２は、結晶面に沿って並ぶと共に、結晶面と平行な平坦面である先端面１３と、先端面１３の周縁と基準面１１Ａとを繋ぐ筒面である周面１４とを備える。基準面１１Ａでは、基準面１１Ａの全体が１つの結晶面であってもよいし、基準面１１Ａの一部が１つの結晶面であってもよい。先端面１３では、先端面１３のほぼ全てが１つの結晶面であり、先端面１３における１つの結晶面の占有率は、基準面１１Ａにおける１つの結晶面の占有率よりも十分に大きい。
なお、図１には、基準面１１Ａと対向する平面視における各先端面１３の中心１２Ｐが、三角格子の頂点に位置する並びの例を示す。ただし、複数の凸部１２の並びの形態において、例えば、各先端面１３の中心１２Ｐは、正方格子の頂点や三角格子の頂点に位置してもよい。すなわち、複数の凸部１２の並びの形態において、各先端面１３は二次元格子における格子点上に位置する。言い換えれば、複数の凸部１２の並びの形態において、結晶面と平行な先端面１３は周期性を有し、複数の先端面１３は二次元格子における複数の格子点上に並ぶ。半導体発光素子用基板１１が備える凹凸面においては、周期性を有して並ぶ複数の先端面１３が１つの群を構成し、凹凸面のなかに複数の群が含まれる構成であってもよい。
また、図１には、各凸部１２の基端が基準面１１Ａに接続し、各凸部１２の有する形状が、基端から先端に向かって細くなる円錐台状である例を示す。ただし、各凸部１２の有する形状は、相互に同じ形状であってもよいし、相互に異なる形状が含まれてもよい。さらに、複数の凸部１２に含まれる形状は、円錐台状、多角錐台状、逆円錐台状、逆多角錐台状、円柱状、多角柱状、基端から先端に向けて細くなる多段柱状であってもよいし、これらの中から選択される２以上の組み合わせであってもよい。
半導体発光素子用基板１１を構成する材料は、半導体発光素子の製造工程において、熱的、機械的、化学的、および、光学的な耐性を有する。半導体発光素子用基板１１を構成する材料は、例えば、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、Ｇｅ、ＭｇＡｌ２Ｏ４、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＺｒＢ２、ＧａＰ、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＩｎＳｎ、ＡｌＮ、ＣｒＢ２からなる群から選択される１種類である。半導体発光素子用基板１１を構成する材料は、機械的、熱的、化学的、および、光学的な耐性がこれらのなかで高い点から、また、光透過性を有する点、価格的なメリットを有する点、および、高い供給量を有する点から、Ａｌ２Ｏ３であることが好ましい。
基準面１１Ａに含まれる結晶面と、先端面１３を構成する結晶面とは、相互に等しい面指数を有する。化合物半導体層を形成することに際し、各先端面１３から成長する化合物半導体層は、１つの化合物半導体層を構成する結晶層３１Ｋである。各先端面１３を構成する結晶面は、各先端面１３から成長する結晶層３１Ｋに、共通する結晶性を与える機能を有する。
例えば、半導体発光素子用基板１１の有する結晶系が六方晶系であるとき、基準面１１Ａや先端面１３に含まれる結晶面は、ｃ面、ｍ面、ａ面、ｒ面からなる群から選択される１つである。また、例えば、半導体発光素子用基板１１の有する結晶系が立方晶系であるとき、基準面１１Ａや先端面１３に含まれる結晶面は、（００１）面、（１１１）面、（１１０）面からなる群から選択される１つである。なお、基準面１１Ａに含まれる結晶面と、先端面１３を構成する結晶面とは、上述した指数面よりも高指数面であってもよい。
図２が示すように、半導体発光素子用基板１１が備える上記凹凸面は、基準面１１Ａと対向する方向から見て、白抜きの円によって示された各先端面１３と、各先端面１３を囲う薄いドットが付された円環状を有する周面１４と、各周面１４の外側を占める濃いドットが付された基準面１１Ａとを含む。
基準面１１Ａと対向する方向から見て、繰り返される最小単位の構造が占める領域は、単位領域であり、単位領域の有する面積、すなわち、図２が示す例においては三角格子の単位格子が占める面積は、単位面積である。なお、単位面積を定める単位領域は、半導体発光素子用基板１１が備える凹凸面において繰り返される領域であればよく、例えば、少なくとも１つの先端面１３が含まれる領域であってもよいし、２つ以上の先端面１３が含まれる領域であってもよい。
単位領域に含まれる先端面１３の面積の合計、すなわち、単位面積における先端面１３の合計面積は、第１面積Ｓ１である。単位領域に含まれる基準面１１Ａの面積の合計、すなわち、単位面積における基準面１１Ａの合計面積は、第２面積Ｓ２である。第１面積Ｓ１に対する第２面積Ｓ２の比は、先端面比率Ｓ１／Ｓ２であり、Ｓ１／Ｓ２≧０．２を満たし、好ましくはＳ１／Ｓ２≧０．４、さらに化合物半導体の結晶成長を高められる観点からＳ１／Ｓ２≧１．０が好ましい。すなわち、基準面１１Ａと対向する方向から見て、第１面積Ｓ１が第２面積Ｓ２以上であることが好ましい。先端面比率Ｓ１／Ｓ２が１．０以上である構成であれば、凹凸面に化合物半導体層が形成されることに際して、各凸部１２の先端面１３に化合物半導体の結晶核が到達する確率は、相互に隣り合う凸部１２間である基準面１１Ａでの確率よりも高まる。なかでも、Ｓ１／Ｓ２が０．１程度である構成と比べて半導体発光素子を作製した場合における光出力を大幅に高められる観点から、Ｓ１／Ｓ２≧０．７６を満たすことが好ましい。
この際、各凸部１２の先端面１３に付着した結晶核が、先端面１３から基準面１１Ａまで移動できない程度のモビリティを有するとき、化合物半導体層を構成する結晶層３１Ｋの成長は、基準面１１Ａよりも各凸部１２の先端面１３ではじまりやすくなる。また、各凸部１２の先端面１３から一度成長した化合物半導体層の結晶層３１Ｋは、基準面１１Ａに対する障壁として機能し、化合物半導体の結晶核が基準面１１Ａに到達することそのものを抑える。
結果として、凸部１２の先端面１３から成長した化合物半導体層の結晶層３１Ｋと、基準面１１Ａから成長した化合物半導体層の結晶層３１Ｋとの会合が抑えられる。そして、相互に隣り合う凸部１２の先端面１３から成長した結晶層３１Ｋ同士のコアレッセンス成長を図ることが可能であり、それによって、連続した化合物半導体層が形成されやすくなる。それゆえに、化合物半導体層における結晶転位密度を低減できる。
なお、先端面比率Ｓ１／Ｓ２は、９．０以下であることが好ましい。先端面比率Ｓ１／Ｓ２が９．０以下である構成であれば、先端面１３からの結晶成長を促すことに足る凸部１２の大きさが得られやすい。なかでも、Ｓ１／Ｓ２が０．１程度である構成と比べて半導体発光素子を作製した場合における光出力を大幅に高められる観点から、Ｓ１／Ｓ２≦７．４２を満たすことが好ましい。
そして、先端面比率Ｓ１／Ｓ２を所望の範囲に留めるために要する加工に対し、それに採用される方法の範囲を広げることが可能でもある。
図３が示すように、半導体発光素子用基板１１の凹凸面において、相互に隣り合う凸部１２のピッチは、凸部ピッチＰである。凸部ピッチＰは、１００ｎｍ以上５．０μｍ以下である。
凸部ピッチＰは、任意の適切な装置によって測定すればよい。好ましくは、原子間力顕微鏡（ＡＦＭ）あるいは走査型電子顕微鏡（ＳＥＭ）によって測定される。例えば、原子間力顕微鏡では、凹凸面の撮影画像に対し画像処理が施されることによって求められる。すなわち、半導体発光素子用基板１１の凹凸面において任意に選択される正方形領域の画像が、原子間力顕微鏡によって得られる。この際に、原子間力顕微鏡によって撮影される正方形領域の一辺の長さは、予め推定される凸部ピッチＰの例えば３０倍以上４０倍以下である。次に、高速フーリエ変換を用いた撮影画像の波形分離によって、撮影画像に基づく高速フーリエ変換像が得られる。次いで、高速フーリエ変換像における０次ピークと１次ピークとの間の距離が求められ、その距離の逆数が、１つの正方形領域における計測値として取り扱われる。そして、相互に異なる２５カ所以上の正方形領域について計測値が得られ、全２５個のサンプルから得られた計測値の平均値が、すなわち、計測値の最頻値が、上記凸部ピッチＰとして取り扱われる。なお、２５カ所の正方形領域のなかで相互に隣り合う正方形領域は、少なくとも１ｍｍは離れていることが好ましく、５ｍｍ以上１ｃｍ以下離れていることが、より好ましい。また、走査型電子顕微鏡では、得られた凹凸面の表面形状像について、隣接する凸部の中心同士の距離を測定する。ランダムに抽出した各凸部に対して測定し、得られた５０点以上の平均値を算出し、その平均値を凸部ピッチＰとして取り扱われる。
また、凸部ピッチＰが１００ｎｍ以上であれば、先端面１３からの結晶成長を促すことに足る凸部１２の大きさが得られやすい。それゆえに、先端面比率Ｓ１／Ｓ２を所望の範囲に留めるために要する加工に対し、それに採用される方法の範囲を広げることが可能でもある。
また、凸部ピッチＰが５．０μｍ以下であれば、第１面積Ｓ１が過剰に大きいことによって、各先端面１３のなかで結晶層３１Ｋが偏在することが抑えられる。そのため、化合物半導体層を構成する各結晶層３１Ｋの位置が凹凸面において均一であることを、各先端面１３がほぼ均一に分散していることによって確保されやすくもなる。
なお、半導体発光素子用基板１１の有する凹凸面が、結晶面と平行な単なる平坦面である構成、すなわち、基準面１１Ａから突き出た凸部１２が基準面１１Ａにおいて省略された構成では、化合物半導体層を構成する結晶層３１Ｋの位置が、平坦面全体において不規則に分布することになる。
この点、上述の半導体発光素子用基板１１であれば、凸部ピッチＰが１００ｎｍ以上５．０μｍ以下であって、先端面１３がこれに従って繰り返されるため、化合物半導体層を構成する結晶層３１Ｋの位置が凹凸面において不均一であること、ひいては、化合物半導体層における結晶転位密度の分布が凹凸面において不均一であることも抑えられる。言い換えれば、上述した半導体発光素子用基板１１における基準面１１Ａは、各先端面１３から成長する結晶層３１Ｋの均一性を凹凸面において高める機能を備えている。
凸部１２の基端が有する幅のうち最大幅は、基端幅Ｌａである。また、凸部１２が突き出る方向における基準面１１Ａから先端面１３までの距離は、凸部高さＨである。そして、凸部高さＨを基端幅Ｌａで割った商であるアスペクト比Ｈ／Ｌａは、０．０１≦Ｈ／Ｌａ≦１．０を満たすことが好ましい。
基端幅Ｌａは、凸部ピッチＰの計測と同じく、任意の適切な装置によって測定すればよい。好ましくは、原子間力顕微鏡（ＡＦＭ）あるいは走査型電子顕微鏡（ＳＥＭ）によって測定される。例えば、原子間力顕微鏡では、凹凸面の撮影画像に対し画像処理が施されることによって求められる。また、走査型電子顕微鏡では、得られた凹凸面の表面形状像について、ランダムに抽出した各凸部に対して基端幅Ｌａを測定し、得られた５０点以上の平均値を算出し、その平均値を基端幅Ｌａとして取り扱われる。凸部高さＨは、これもまた、原子間力顕微鏡による凹凸面の撮影画像に対し画像処理が施されることによって求められる。例えば、半導体発光素子用基板１１の凹凸面において任意に選択される正方形領域の画像が、原子間力顕微鏡によって得られ、原子間力顕微鏡の撮影画像から、凹凸面の断面形状が得られる。次に、断面形状において連続する５個以上の凸部１２に対し、凸部１２における先端面１３の高さと、基準面１１Ａにおける結晶面の高さとの差が、計測値として得られる。次いで、相互に異なる５カ所以上の正方形領域について計測値が得られ、全２５個の以上の計測値が得られる。そして、二次元の高速フーリエ変換像を用いた赤道方向プロファイルが作成され、そのプロファイルにおける一次ピークの逆数から、凸部高さＨの最頻値が得られ、これが上記凸部高さＨとして取り扱われる。また、走査型電子顕微鏡では、得られた凹凸面の断面形状像について、ランダムに抽出した各凸部に対して高さを測定し、得られた５０点以上の平均値を算出し、その平均値を凸部高さＨとして取り扱われる。
アスペクト比Ｈ／Ｌａが０．０１以上であれば、先端面１３から成長する化合物半導体層の結晶層と、基準面１１Ａから成長する化合物半導体層の結晶層との会合が抑えられやすくなる。また、アスペクト比Ｈ／Ｌａが１．０以下であれば、相互に隣り合う凸部１２間である凹部を半導体発光素子用基板に加工することが容易である。なお、凸部高さＨが１００ｎｍ以上であれば、凸部１２の先端面１３と基準面１１Ａとの段差が、各先端面１３から成長する結晶層３１Ｋ同士のコアレッセンス成長をコントロールするうえで明確になる。凸部高さＨが５．０μｍ以下であれば、相互に隣り合う凸部１２間である凹部の形成に要する加工の負荷が軽減される。
先端面１３の広がる方向における先端面１３が有する幅のうち最大幅は、先端幅Ｌｂである。また、相互に隣り合う凸部１２間の距離は、凸部１２の間隙幅Ｌｃである。単位面積に含まれる先端面１３の第１面積Ｓ１を大きく得られる観点では、先端幅Ｌｂが大きいことが好ましく、基端幅Ｌａと先端幅Ｌｂとの差が小さいことが好ましい。また、先端面比率Ｓ１／Ｓ２≧０．７６を満たしやすい観点において、基端幅Ｌａと凸部ピッチＰとの差は小さいことが好ましい。また、結晶成長を促すことができる観点において、先端幅Ｌｂを凸部ピッチＰで割った商である先端幅比Ｌｂ／Ｐは、Ｌｂ／Ｐ≧０．５を満たすことが好ましい。先端幅Ｌｂは、凸部ピッチＰの計測と同じく、任意の適切な装置によって測定すればよい。好ましくは、原子間力顕微鏡（ＡＦＭ）あるいは走査型電子顕微鏡（ＳＥＭ）によって測定される。例えば、原子間力顕微鏡では、凹凸面の撮影画像に対し画像処理が施されることによって求められる。また、走査型電子顕微鏡では、得られた凹凸面の表面形状像について、ランダムに抽出した各凸部に対して先端幅Ｌｂを測定し、得られた５０点以上の平均値を算出し、その平均値を先端幅Ｌｂとして取り扱われる。
［半導体発光素子用基板の製造方法］
次に、上述した半導体発光素子用基板１１を製造する方法について説明する。
半導体発光素子用基板１１の製造方法は、半導体発光素子用基板１１の基材となる基板１１Ｂにマスク２１を形成する工程と、マスク２１を用いたエッチングを行う工程とを含む。なお、図４から図６には、マスク２１として単粒子膜が用いられる製造方法の例を示す。
図４が示すように、基板１１Ｂは、半導体発光素子用基板１１を構成する材料から構成され、基板１１Ｂを構成する材料の結晶面と平行な平坦面である処理面１３Ｂを備える。処理面１３Ｂに形成されるマスク２１は、層状に並ぶ粒子２１Ｐの集合である単粒子膜であって、単粒子膜を構成する粒子２１Ｐの粒径は、凸部ピッチＰとほぼ等しい。
単粒子膜を構成する粒子２１Ｐは、有機粒子、有機無機複合粒子、無機粒子からなる群から選択される１種類以上の粒子である。有機粒子を形成する材料は、例えば、ダイヤモンド、グラファイト、フラーレン類からなる群から選択される１種類である。有機無機複合粒子を形成する材料は、例えば、ＳｉＣ、炭化硼素からなる群から選択される１種類である。
粒子２１Ｐは、無機粒子であることが好ましい。粒子２１Ｐが無機粒子であれば、粒子２１Ｐからなる単粒子膜が選択的にエッチングされる工程にて、単粒子膜と処理面１３Ｂとの間におけるエッチングの選択比が得られやすい。無機粒子を形成する材料は、例えば、無機酸化物、無機窒化物、無機硼化物、無機硫化物、無機セレン化物、金属化合物、金属からなる群から選択される１種類である。
単粒子膜を形成する方法には、ラングミュア−ブロジェット法（ＬＢ法）、粒子吸着法、バインダー層固定法のいずれか１つが用いられる。ＬＢ法では、水よりも比重が低い溶剤のなかに粒子が分散した分散液が用いられ、まず、水の液面に分散液が滴下される。次いで、分散液から溶剤が揮発することによって、粒子からなる単粒子膜が水面に形成される。そして、水面に形成された単粒子膜が処理面１３Ｂに移し取られることによって、マスク２１である単粒子膜が形成される。
粒子吸着法では、まず、コロイド粒子の懸濁液のなかに基板１１Ｂが浸漬される。次いで、処理面１３Ｂと静電気的に結合した第１層目の粒子層のみが残されるように、第２層目以上の粒子が除去される。これによって、処理面１３Ｂに単粒子膜が形成される。バインダー層固定法では、まず、処理面１３Ｂにバインダー層が形成されて、バインダー層上に粒子の分散液が塗布される。次いで、バインダー層が加熱によって軟化して、第１層目の粒子層のみが、バインダー層のなかに埋め込まれ、２層目以上の粒子が洗い落とされる。これによって、処理面１３Ｂに単粒子膜が形成される。
図５が示すように、基板１１Ｂの処理面１３Ｂに形成されたマスク２１は、まず、粒子２１Ｐのエッチングが進められる。このエッチングによって、マスク２１を構成する粒子２１Ｐの粒径は小さくなり、相互に隣り合う粒子２１Ｐの間には、新たな間隙が形成される。
マスク２１における粒子間に新たな隙間が形成されると、縮径された粒子２１Ｐをマスクとして処理面１３Ｂがエッチングされる。この際に、相互に隣り合う粒子２１Ｐの間隙を通じ、エッチャントであるエッチングガスＥＰに処理面１３Ｂが曝され、マスク２１を構成する粒子２１Ｐもまた、エッチャントであるエッチングガスＥＰに曝される。そして、処理面１３Ｂでは、粒子２１Ｐと対向する部位よりも、粒子２１Ｐの周辺と対向する部位にて、優先的にエッチングは進行する。
図６が示すように、粒子２１Ｐの直径が先端幅Ｌｂとほぼ等しくなるタイミングで、処理面１３Ｂに対するエッチングが止められる。結果として、処理面１３Ｂのなかで粒子２１Ｐと対向する部分は、処理面１３Ｂの有した結晶面が保たれる平坦面であって、これが先端面１３となる。すなわち、各先端面１３の周囲は、エッチングの施された加工面であって、処理面１３Ｂと同じ面指数を有した新たな結晶面を含む。これによって、先端面１３を含む円錐台状を有した複数の凸部１２が、基準面１１Ａによって区画された状態で形成される。
なお、マスク２１として単粒子膜を用いる方法であれば、凸部ピッチＰは粒子２１Ｐの直径と同等であるため、粒子２１Ｐの粒径を変更することによって、凸部ピッチＰを容易に変更することが可能である。また、エッチング条件、例えば圧力、印加電力、エッチングガス比、エッチングガス流量、エッチング時間を変更することによって、先端面比率Ｓ１／Ｓ２や、先端幅比Ｌｂ／Ｐや、アスペクト比Ｈ／Ｌａを変更することが可能である。
［半導体発光素子］
次に、上述した半導体発光素子用基板１１を用いて製造される半導体発光素子とその製造方法について説明する。
半導体発光素子は、半導体発光素子用基板１１を基材として有している。半導体発光素子は、半導体発光素子用基板１１の凹凸面上に発光構造体を有している。発光構造体は、複数の化合物半導体層から構成される多層体であり、電流の供給によってキャリアを再結合させて発光する。発光構造体は、化合物半導体層の１つである発光層が形成される際の温度よりも低温で成長するバッファ層を含む。バッファ層は、先端面１３から成長する結晶層３１Ｋであり、先端面１３が有する結晶性をバッファ層以外の半導体層に反映させる機能を有する。
発光構造体の有する機能は、ｎ型の導電性と、ｐ型の導電性と、キャリアを再結合させる活性とを含む。発光構造体における層構造は、ｎ型半導体層とｐ型半導体層との間に活性層が挟まれたダブルヘテロ構造であってもよいし、複数の量子井戸構造が重ねられた多重量子井戸構造であってもよい。各化合物半導体層を構成する材料は、好ましくはＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等の化合物半導体である。
半導体発光素子の製造方法は、上述の半導体発光素子用基板の製造方法によって半導体発光素子用基板１１を製造する工程と、半導体発光素子用基板１１の凹凸面に発光構造体を形成する工程とを含む。
各化合物半導体層を形成する方法は、分子線エピタキシャル法や気相エピタキシャル法などのエピタキシャル成長法であってもよいし、生産性と構造制御の観点からＭＯＶＰＥ法（ＭＯＣＶＤ法）であってもよい。なお、ｎ型半導体層を形成する方法は、ｎ型不純物の添加されるエピタキシャル成長法であればよい。また、ｐ型半導体層を形成する方法は、ｐ型不純物の添加されるエピタキシャル成長法であればよい。
例えば、分子線エピタキシャル成長法では、化合物半導体層の構成元素からなる分子または原子を、半導体発光素子用基板１１の凹凸面に到達させ、化合物半導体層を構成する材料の結晶を凹凸面上に層状に成長させる。
この際、図７が示すように、半導体発光素子用基板１１における先端面比率Ｓ１／Ｓ２が０．２以上であるため、先端面比率Ｓ１／Ｓ２が０．２未満の構成と比べて、各凸部１２の先端面１３に化合物半導体の結晶核が到達する確率は、相互に隣り合う凸部１２間である基準面１１Ａでの確率よりも高まる。なかでも、０．７６≦Ｓ１／Ｓ２≦７．４２を満たす構成であれば、Ｓ１／Ｓ２が０．１程度である構成と比べて、こうした到達の確率を結晶性の向上に十分に反映させることが可能となる。
そして、各凸部１２の先端面１３に付着した結晶核が、先端面１３から基準面１１Ａまで移動できない程度のモビリティを有するとき、化合物半導体層を構成する結晶層３１Ｋの成長は、基準面１１Ａではなく、各凸部１２の先端面１３ではじまりやすくなる。
各凸部１２の先端面１３から成長した化合物半導体層の結晶層３１Ｋは、先端面１３から逆錐台状に成長する。先端面１３から成長した結晶層３１Ｋは、凹凸面に向けて進む化合物半導体の結晶に対し、基準面１１Ａに対する障壁として機能し、化合物半導体の結晶核が基準面１１Ａに到達することそのものを抑える。
結果として、図８が示すように、凸部１２の先端面１３から成長した化合物半導体層の結晶層３１Ｋと、基準面１１Ａから成長した化合物半導体層の結晶層３１Ｋとの会合が抑えられる。そして、相互に隣り合う凸部１２の先端面１３から成長した結晶層３１Ｋ同士のコアレッセンス成長によって、各結晶層が会合する位置３１Ｌが形成され、先端面１３から成長した結晶層３１Ｋのみによる連続した化合物半導体層３１が形成されやすくなる。
なお、相互に隣り合う凸部１２の間隙では化合物半導体の層成長が抑えられるため、相互に隣り合う凸部１２の間隙は、空孔として形成される。こうした空孔の体積が過剰に大きくなることを抑えるうえでは、先端面１３と各結晶層が会合する位置３１Ｌとの間の距離が短いことが好ましく、具体的には、先端面比率Ｓ１／Ｓ２が大きく、かつ、先端幅比Ｌｂ／Ｐが０．５以上であることが好ましい。
［実施例１］
直径が２インチであり、厚さが０．４３ｍｍであり、処理面１３Ｂが有する結晶面がｃ面であるサファイア基板を基板１１Ｂとして用いた。平均粒子径が２．０μｍのコロイダルシリカ粒子を粒子２１Ｐとして用い、単層コーティング法によって、マスク２１である単粒子膜を処理面１３Ｂに形成した。次に、ＢＣｌ３ガスをエッチングガスＥＰとするプラズマエッチングをマスク２１が形成された処理面１３Ｂに４００秒施して凸部１２を形成した。これによって、以下に示すパラメータを有した実施例１の半導体発光素子用基板１１を得た。
先端面比率Ｓ１／Ｓ２ ：２．８
凸部ピッチＰ ：２．０μｍ
基端幅Ｌａ ：１．９μｍ
先端幅Ｌｂ ：１．５μｍ
間隙幅Ｌｃ ：０．５μｍ
アスペクト比Ｈ／Ｌａ ：０．２１
先端幅比Ｌｂ／Ｐ ：０．７５
［実施例２］
平均粒子径が４．０μｍのコロイダルシリカ粒子を粒子２１Ｐとして用い、エッチング時間を１０００秒に設定し、印加電力を低くした以外、実施例１と同様な処理を行い、以下に示すパラメータを有した実施例２の半導体発光素子用基板１１を得た。
先端面比率Ｓ１／Ｓ２ ：７．４２
凸部ピッチＰ ：４．０μｍ
基端幅Ｌａ ：４．０μｍ
先端幅Ｌｂ ：３．５μｍ
間隙幅Ｌｃ ：０．０μｍ
アスペクト比Ｈ／Ｌａ ：０．２３
先端幅比Ｌｂ／Ｐ ：０．８８
［実施例３］
平均粒子径が６００ｎｍのコロイダルシリカ粒子を粒子２１Ｐとして用い、エッチング時間を３００秒に設定し、印加電力を低くした以外、実施例１と同様な処理を行い、以下に示すパラメータを有した実施例３の半導体発光素子用基板１１を得た。
先端面比率Ｓ１／Ｓ２ ：２．０９
凸部ピッチＰ ：６００ｎｍ
基端幅Ｌａ ：５９５ｎｍ
先端幅Ｌｂ ：３００ｎｍ
間隙幅Ｌｃ ：３００ｎｍ
アスペクト比Ｈ／Ｌａ ：０．４２
先端幅比Ｌｂ／Ｐ ：０．５０
［実施例４］
平均粒子径が２．０μｍのコロイダルシリカ粒子を粒子２１Ｐとして用い、エッチング時間を５６０秒に設定し、ＢＣｌ３とＣｌ２の混合ガスを使用した以外、実施例１と同様な処理を行い、以下に示すパラメータを有した実施例４の半導体発光素子用基板１１を得た。
先端面比率Ｓ１／Ｓ２ ：０．７６
凸部ピッチＰ ：２．０μｍ
基端幅Ｌａ ：１．７６μｍ
先端幅Ｌｂ ：１．０μｍ
間隙幅Ｌｃ ：１．０μｍ
アスペクト比Ｈ／Ｌａ ：０．４０
先端幅比Ｌｂ／Ｐ ：０．５０
［参考例］
平均粒子径が２．０μｍのコロイダルシリカ粒子を粒子２１Ｐとして用い、エッチング時間を１０００秒に設定し、これ以外の条件を実施例１と同様な処理を行い、以下に示すパラメータを有した参考例の半導体発光素子用基板１１を得た。
先端面比率Ｓ１／Ｓ２ ：０．１３
凸部ピッチＰ ：２．０μｍ
基端幅Ｌａ ：１．６μｍ
先端幅Ｌｂ ：０．５μｍ
間隙幅Ｌｃ ：１．５μｍ
アスペクト比Ｈ／Ｌａ ：０．３０
先端幅比Ｌｂ／Ｐ ：０．２５
実施例１〜４、および、参考例で作製した凹凸面を有する基板と、比較例として凹凸面のないフラットな基板に対し、基板を１２００℃まで加熱しソースガスを熱分解させるＭＯＣＶＤ法を用い、膜厚が１３．０μｍであるＡｌＮ層を化合物半導体層の一例として形成した。そして、各々におけるＡｌＮ層に対するＸ線回折法によるロッキングカーブ測定を行った。結果として、（１０−１２）面における半値幅に関しては、凹凸面を有しない場合に比べて、実施例１では２０．６％の減少が認められ、実施例２では２８．１％の減少が認められ、実施例４では６．７％の減少が認められた。また、（１０−１２）面における半値幅に関しては、先端面比率Ｓ１／Ｓ２が小さい参考例と比べて、実施例１では２５．３％の減少が認められ、実施例２では３２．４％の減少が認められ、実施例３では３．７％の減少が認められ、実施例４では１２．３％の減少が認められた。すなわち、０．７６≦Ｓ１／Ｓ２≦７．４２を満たすいずれの実施例においても、先端面比率Ｓ１／Ｓ２が０．１３である参考例と比べて、結晶転位密度の低下が認められた。
また、ｎ型半導体層、活性層、ｐ型半導体層を順次積層し、続いてｐ電極、ｎ型電極を形成して、半導体発光素子を作製した場合、実施例１の発光効率は１０．１％であり、凹凸面を有しない場合に比べて２６．３％の上昇が認められた。また、実施例２の発光効率は８．３％であり、凹凸面を有しない場合に比べて３．８％の上昇が認められた。また、実施例３の発光効率は９．１％であり、凹凸面を有しない場合に比べて１３．８％の上昇が認められた。また、実施例４の発光効率は８．２％であり、凹凸面を有しない場合に比べて２．５％の上昇が認められた。また、発光効率が４．８％であった参考例に比べて、実施例１の光出力では１１０．４％の上昇が認められ、実施例２の光出力では７２．９％の上昇が認められ、実施例３の光出力では８９．６％の上昇が認められ、実施例４の光出力では７０．８％の上昇が認められた。すなわち、０．７６≦Ｓ１／Ｓ２≦７．４２を満たすいずれの実施例においても、先端面比率Ｓ１／Ｓ２が０．１３である参考例と比べて、７０％を越える高い光出力の上昇が認められた。
以上、上記実施形態によれば以下に列記する効果が得られる。
（１）凸部１２の先端面１３が有する合計面積が、基準面１１Ａの合計面積よりも大きい場合、または合計面積よりも小さく、かつ凸部１２の高さが一定の高さを有する場合においては、化合物半導体の層形成に際して、各凸部１２の先端面１３から成長した化合物半導体層の結晶層３１Ｋと、基準面１１Ａから成長した化合物半導体層の結晶層との会合が抑えられる。そして、相互に隣り合う凸部１２の先端面１３から成長した結晶層３１Ｋ同士のコアレッセンス成長と、それによる連続した化合物半導体層の形成とが得られる。それゆえに、化合物半導体層における結晶転位密度を低減できる。
（２）凸部１２の繰り返されるピッチが１００ｎｍ以上５．０μｍ以下であるため、化合物半導体層を構成する結晶層３１Ｋの位置が不均一であること、ひいては、結晶層３１Ｋ同士のコアレッセンス成長により結晶転位密度の分布が不均一であることも抑えられる。
（３）先端幅率Ｌｂ／Ｐが０．５≦Ｌｂ／Ｐを満たすため、相互に隣り合う凸部１２の先端面１３から成長した結晶層３１Ｋ同士のコアレッセンス成長と、それによる連続した化合物半導体層の形成とが得られやすい。
（４）アスペクト比Ｈ／Ｌａが０．０１以上であるため、凸部１２の先端面１３から成長した化合物半導体層の結晶層３１Ｋと、基準面１１Ａから成長した化合物半導体層の結晶層との会合が、より確実に抑えられる。
（５）アスペクト比Ｈ／Ｌａが１．０以下であるため、凸部高さＨを不要に大きく設定したり、第２面積Ｓ２を不要に小さく設定したりすることによる加工の負荷も抑えられる。
（６）凸部１２の形状が錐台状であるため、凸部１２の形状が円柱状や逆錘台状である構成と比べ、凸部１２を支持する基準面１１Ａとその凸部１２の基端との接続する範囲が広く、それによって、凸部１２の構造的な安定を得ることもできる。
（７）単粒子膜をマスク２１として用いるため、マスク２１を形成するための露光やマスクを形成するための現像を製造工程から省くことが可能である。それゆえに、基板１１Ｂに施す処理の工程数を減らすことが可能でもある。
なお、上記実施形態は以下のように変更して実施することができる。
・複数の凸部１２のなかには、凸部１２における基端の一部が、他の凸部１２における基端の一部と接続してもよい。
・処理面１３Ｂに形成されるマスクは、単粒子膜に限られず、例えば、フォトリソグラフィー法によって形成されるレジストマスクであってもよく、各種の成膜方法やフォトリソグラフィー法などの組み合わせによって形成されるハードマスクであってもよい。
・基準面１１Ａのうち結晶面以外の部分は、エッチングによって形成される段差や曲率を有してもよい。
Ｈ…凸部高さ、Ｌａ…基端幅、Ｌｂ…先端幅、Ｌｃ…間隔幅、Ｈ／Ｌａ…アスペクト比、Ｐ…凸部ピッチ、Ｓ１…第１面積、Ｓ２…第２面積、Ｓ１／Ｓ２…先端面比率、１１…半導体発光素子用基板、１１Ａ…基準面、１１Ｂ…基板、１２…凸部、１３…先端面、１４…周面、２１…マスク、２１Ｐ…粒子、３１…化合物半導体層、３１Ｋ…結晶層、３１Ｌ…各結晶層が会合する位置。

Claims (6)

  1. 半導体発光素子用基板を構成する材料の結晶面と平行な平坦面を含む基準面と、
    前記基準面から突き出た凸部であって、前記結晶面に沿った二次元格子上に並ぶと共に、前記結晶面と平行な平坦面を先端面として有する複数の前記凸部とを備え、
    前記基準面を含む平面において相互に隣り合う前記凸部のピッチＰは１００ｎｍ以上５．０μｍ以下であり、
    前記基準面と対向する平面視において単位面積における前記先端面の合計面積が第１面積Ｓ１であり、前記単位面積における前記基準面の合計面積が第２面積Ｓ２であるとき、
    ２．０９≦Ｓ１／Ｓ２≦７．４２を満たす
    半導体発光素子用基板。
  2. 前記先端面と平行な方向における前記先端面の最大幅が先端幅Ｌｂであり、
    前記先端幅Ｌｂと前記ピッチＰとが、
    ０．５０≦Ｌｂ／Ｐ≦０．８８を満たす
    請求項１に記載の半導体発光素子用基板。
  3. 前記先端面と平行な方向において前記凸部における基端の最大幅が基端幅Ｌａであり、
    前記凸部が突き出る方向における前記基端から前記先端面までの距離が凸部高さＨであるとき、
    ０．０１≦Ｈ／Ｌａ≦１．０を満たす
    請求項１または２に記載の半導体発光素子用基板。
  4. 前記凸部の形状が錐台状である
    請求項１から３のいずれか一項に記載の半導体発光素子用基板。
  5. 基板を構成する材料の結晶面と平行な平坦面が処理面であって、前記基板が備える前記処理面にマスクを形成することと、
    前記マスクを用いた前記処理面のエッチングによって、前記基板に複数の凸部と基準面とを形成することであって、前記凸部は、前記処理面のなかで前記マスクに覆われた部分である平坦面を先端面として有すると共に前記結晶面に沿って二次元格子上に並び、前記
    基準面は、相互に隣り合う前記凸部の間隙である凹部における底面であって、前記結晶面と平行な平坦面を含むこととを備え、
    前記基準面を含む平面において相互に隣り合う前記凸部のピッチを１００ｎｍ以上５．０μｍ以下とし、
    前記凸部と前記基準面とを形成することでは、前記基準面と対向する平面視において単位面積における前記先端面の合計面積が第１面積Ｓ１であり、前記単位面積における前記基準面の合計面積が第２面積Ｓ２であるとき、
    ２．０９≦Ｓ１／Ｓ２≦７．４２とする
    半導体発光素子用基板の製造方法。
  6. 前記マスクを形成することでは、複数の微粒子が層状に並ぶ単粒子膜を前記処理面に形成することによって前記単粒子膜を前記マスクとする
    請求項５に記載の半導体発光素子用基板の製造方法。
JP2017562862A 2016-01-22 2017-01-18 半導体発光素子用基板、および、半導体発光素子用基板の製造方法 Active JP6822417B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016010887 2016-01-22
JP2016010887 2016-01-22
PCT/JP2017/001601 WO2017126569A1 (ja) 2016-01-22 2017-01-18 半導体発光素子用基板、および、半導体発光素子用基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017126569A1 JPWO2017126569A1 (ja) 2018-11-08
JP6822417B2 true JP6822417B2 (ja) 2021-01-27

Family

ID=59362426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017562862A Active JP6822417B2 (ja) 2016-01-22 2017-01-18 半導体発光素子用基板、および、半導体発光素子用基板の製造方法

Country Status (7)

Country Link
US (1) US20190035975A1 (ja)
EP (1) EP3407394A4 (ja)
JP (1) JP6822417B2 (ja)
KR (1) KR20180104614A (ja)
CN (1) CN108475710B (ja)
TW (1) TWI698031B (ja)
WO (1) WO2017126569A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2007305785A (ja) * 2006-05-11 2007-11-22 Nichia Chem Ind Ltd 発光装置
CN101364621B (zh) * 2007-08-08 2010-11-17 晶元光电股份有限公司 发光二极管
JPWO2011105557A1 (ja) * 2010-02-26 2013-06-20 京セラ株式会社 半導体成長用基板および発光素子
JP2011238884A (ja) * 2010-05-13 2011-11-24 Mitsubishi Chemicals Corp エピタキシャル成長用基板、ＧａＮ系半導体結晶の成長方法、半導体構造およびＧａＮ系ＬＥＤ素子
JP5095842B2 (ja) * 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
JP5694253B2 (ja) 2012-08-02 2015-04-01 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
TWI632696B (zh) * 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件

Also Published As

Publication number Publication date
EP3407394A1 (en) 2018-11-28
US20190035975A1 (en) 2019-01-31
KR20180104614A (ko) 2018-09-21
JPWO2017126569A1 (ja) 2018-11-08
TWI698031B (zh) 2020-07-01
WO2017126569A1 (ja) 2017-07-27
CN108475710A (zh) 2018-08-31
TW201733156A (zh) 2017-09-16
EP3407394A4 (en) 2019-06-12
CN108475710B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US9680061B2 (en) Patterned layer design for group III nitride layer growth
JP5196403B2 (ja) サファイア基板の製造方法、および半導体装置
JP6036830B2 (ja) 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法
US10622515B2 (en) Patterned layer design for group III nitride layer growth
US10050175B2 (en) Patterned layer design for group III nitride layer growth
US10153396B2 (en) Patterned layer design for group III nitride layer growth
JP6822417B2 (ja) 半導体発光素子用基板、および、半導体発光素子用基板の製造方法
Tu et al. Regularly-patterned nanorod light-emitting diode arrays grown with metalorganic vapor-phase epitaxy
TWI491072B (zh) 用於第iii族氮化物層生長之圖案層設計
WO2019039240A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子、および半導体素子の製造方法
JP7381249B2 (ja) 窒化アルミニウム積層部材および発光デバイス
JP6256220B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP2020132441A (ja) 窒化アルミニウム積層部材および窒化アルミニウム層
Yang et al. Optimization of GaN Nanorod Growth Conditions for Coalescence Overgrowth
JP2013201412A (ja) 半導体構造、その製造方法、および六角棒状結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6822417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250