JP5095842B2 - 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ - Google Patents

半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ Download PDF

Info

Publication number
JP5095842B2
JP5095842B2 JP2011115583A JP2011115583A JP5095842B2 JP 5095842 B2 JP5095842 B2 JP 5095842B2 JP 2011115583 A JP2011115583 A JP 2011115583A JP 2011115583 A JP2011115583 A JP 2011115583A JP 5095842 B2 JP5095842 B2 JP 5095842B2
Authority
JP
Japan
Prior art keywords
substrate
structures
layer
axis
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011115583A
Other languages
English (en)
Other versions
JP2012244091A (ja
Inventor
年輝 彦坂
佳幸 原田
麻希 菅井
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011115583A priority Critical patent/JP5095842B2/ja
Priority to US13/404,553 priority patent/US8823016B2/en
Publication of JP2012244091A publication Critical patent/JP2012244091A/ja
Application granted granted Critical
Publication of JP5095842B2 publication Critical patent/JP5095842B2/ja
Priority to US14/330,151 priority patent/US9064997B2/en
Priority to US14/701,565 priority patent/US20150236200A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の実施形態は、半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハに関する。
窒化ガリウムなどの窒化物半導体を用いた、紫外、青色または緑色の発光ダイオード（ＬＥＤ：Light Emitting Diode）、及び、青紫色または青色のレーザダイオード（ＬＤ：Laser Diode）などの半導体発光素子が開発されている。
半導体発光素子の高効率化のために、外部量子効率の向上が望まれている。外部量子効率の向上のために、光取り出し効率を高めることが重要である。
窒化物半導体層を成長させる基板に凹凸加工を施すことで、光取り出し効率を高める構成がある。この構成において、凹凸を埋め込む際に、ピットが形成され、表面平坦性が悪化し、外部量子効率が低下する場合がある。
特許第４３５６７２３号公報
本発明の実施形態は、高効率の半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハを提供する。
本発明の実施形態によれば、第１導電形の層を含む第１半導体層と、前記第１導電形とは異なる第２導電形の層を含む第２半導体層と、前記第１半導体層と、前記第２半導体層と、の間に設けられた発光層と、を備えた半導体発光素子が提供される。前記第１半導体層は、前記第１半導体層の前記発光層とは反対の側の第１主面に設けられた複数の構造体を有する。前記複数の構造体のそれぞれは、前記第１主面上に設けられた凹部であり、前記複数の構造体どうしの間に凸部が設けられる。または、前記複数の構造体のそれぞれは、前記第１主面上に設けられた凸部であり、前記複数の構造体どうしの間に凹部が設けられる。前記複数の構造体のうちのいずれかである第１の構造体の、前記第１主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の構造体のうちで前記第１の構造体に最も近い第２の構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並ぶ。前記凹部の深さをｈｂとし、前記凹部の底部の前記第２軸に沿った幅をｒｂとし、前記凸部の前記第２軸に沿った幅をＲｂとしたときに、前記ｈｂ、前記ｒｂ及び前記Ｒｂは、ｒｂ／（２・ｈｂ）≦０．７、及び、ｒｂ／Ｒｂ＜１を満たす。前記第１主面の単位面積あたりの前記底部の面積の合計の、前記単位面積あたりの前記凸部の合計の面積に対する比は、０．１７よりも小さい。
第１の実施形態に係る半導体発光素子を示す模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式的平面図である。 第１の実施形態に係る半導体発光素子を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図５（ａ）〜図５（ｆ）は、第１試料及び第２試料の結晶層の状態を示す電子顕微鏡像及び模式図である。 第１試料の結晶層の状態を示す電子顕微鏡写真像である。 図７（ａ）〜図７（ｄ）は、第１試料及び第２試料の結晶層の状態を示す模式的断面図である。 第１試料の結晶層の状態を示す断面電子顕微鏡写真像である。 実験に用いた基板の構成と基板上に成長した結晶層の特性を示す表である。 実施例及び参考例の半導体発光素子の特性を示すグラフ図である。 図１１（ａ）及び図１１（ｂ）は、実施例及び参考例の半導体発光素子の特性を示すグラフ図である。 図１２は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。 図１３（ａ）及び図１３（ｂ）は、第１の実施形態に係る別の半導体発光素子を示す模式的平面図である。 図１４（ａ）〜図１４（ｈ）は、第１の実施形態に係る半導体発光素子を示す模式的平面図である。 図１５（ａ）〜図１５（ｈ）は、第１の実施形態に係る半導体発光素子を示す模式的平面図である。 図１６（ａ）及び図１６（ｂ）は、第３の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。
図３は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 まず、図３により、本実施形態に係る半導体発光素子の構成の概要について説明する。
図３に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、発光層３０と、を備える。
第１半導体層１０は、第１導電形の層を含む。第２半導体層２０は、第２導電形の層を含む。第２導電形は、第１導電形とは異なる。発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。
例えば、第１半導体層１０、第２半導体層２０及び発光層３０は、窒化物半導体を含む。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。ただし、実施形態はこれに限らず、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形である場合として説明する。
ここで、第１半導体層１０から第２半導体層２０に向かう方向をＺ軸方向とする。Ｚ軸を第１軸とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。以下では、説明の便宜上、第１半導体層１０から第２半導体層２０に向かう方向を「上」と言い、第２半導体層２０から第１半導体層１０に向かう方向を「下」と言う場合がある。
Ｚ軸は、第１半導体層１０、発光層３０及び第２半導体層２０を含む半導体構造体１０ｓ（窒化物半導体層）中における第１半導体層１０、発光層３０及び第２半導体層２０の積層方向に対して平行である。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。
この例では、半導体構造体１０ｓは、多層膜体４０をさらに含む。多層膜体４０は、第１半導体層１０と発光層３０との間に設けられる。多層膜体４０は、例えば、超格子層である。多層膜体４０は、例えばｎ形である。多層膜体４０は必要に応じて設けられ、省略しても良い。多層膜体４０は、第１半導体層１０に含まれるものと見なすこともできる。
この例では、第１半導体層１０は、バッファ層５５と、下地層６０と、ｎ側コンタクト層１１と、を含む。下地層６０は、バッファ層５５と発光層３０との間に設けられる。ｎ側コンタクト層１１は、下地層６０と発光層３０との間に設けられる。バッファ層５５には、例えばＧａＮ層が用いられる。下地層６０には、例えばアンドープのＧａＮ層が用いられる。ｎ側コンタクト層１１には、例えばｎ形のＧａＮ層が用いられる。ｎ側コンタクト層１１が、第１半導体層１０に含まれる第１導電形の層に対応する。
この例では、第２半導体層２０は、第１ｐ側層２１、第２ｐ側層２２及び第３ｐ側層２３を含む。第１ｐ側層２１と第１半導体層１０との間に発光層３０が設けられる。第２ｐ側層２２は、第１ｐ側層２１と発光層３０との間に設けられる。第３ｐ側層２３は、第２ｐ側層２２と発光層３０との間に設けられる。
第１ｐ側層２１は、例えば、ｐ側コンタクト層としての機能を有する。第１ｐ側層２１には、例えばｐ形ＧａＮ層が用いられる。第２ｐ側層２２には、例えばｐ形ＧａＮ層が用いられる。第３ｐ側層２３には、例えばｐ形ＡｌＧａＮ層が用いられる。第１ｐ側層２１、第２ｐ側層２２及び第３ｐ側層２３は、第２半導体層２０に含まれる第２導電形の層に対応する。
発光層３０及び多層膜体４０の例に関しては後述する。
この例では、半導体発光素子１１０は、基板５０をさらに備える。基板５０と発光層３０との間に、第１半導体層１０が設けられる。Ｚ軸は、基板５０の主面（基板主面５０ａ）に対して垂直である。基板５０には、例えばサファイア、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）基板及びガリウム砒素（ＧａＡｓ）などが用いられる。
例えば、基板５０の主面（基板主面５０ａ）上に、半導体構造体１０ｓが形成される。すなわち、基板主面５０ａ上にバッファ層５５が形成され、バッファ層５５の上に下地層６０が形成され、下地層６０の上にｎ側コンタクト層１１が形成され、ｎ側コンタクト層１１の上に発光層３０が形成され、発光層３０の上に第２半導体層２０が形成される。基板５０の基板主面５０ａ上に半導体構造体１０ｓを形成した後に、基板５０を分離しても良い。基板５０の分離のときに、バッファ層５５は除去されても良い。また、基板５０の分離の後に、バッファ層５５の少なくとも一部が残っていても良い。なお、バッファ層５５は、必要に応じて設けられ、場合によっては省略しても良い。
第１半導体層１０は、第１半導体層１０の発光層３０とは反対の側の第１主面６０ａを有する。第１主面６０ａは、基板５０に対向する面である。第１主面６０ａは、基板主面５０ａに接する。この例では、第１主面６０ａは、バッファ層５５の表面（下面）である。ただし、上記のように、基板５０が半導体構造体１０ｓから分離される場合は、例えば、第１主面６０ａは、下地層６０の表面（下面）となる。
半導体発光素子１１０は、第１電極７０と、第２電極８０と、をさらに備える。第１電極７０は、第１半導体層１０（具体的にはｎ側コンタクト層１１）に電気的に接続される。第２電極８０は、第２半導体層２０（具体的には第１ｐ側層２１）に電気的に接続される。
この例では、第１半導体層１０の一部と第２半導体層２０との間に発光層３０が設けられている。半導体構造体１０ｓの第２半導体層２０の側の主面において、第１半導体層１０の一部の上に第１電極７０が設けられている。
第１電極７０と第２電極８０との間に電圧を印加することで、第１半導体層１０と第２半導体層２０とを介して発光層３０に電流が流れ、発光層３０から光が放出される。半導体発光素子１１０は、例えばＬＥＤである。
以下、発光層３０の構成の例について説明する。
図４は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図４に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。
例えば、発光層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。このとき、発光層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。例えば、発光層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。このとき、発光層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
図４に示した例では、発光層３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、１以上の整数）。第（ｉ＋１）番目の障壁層ＢＬ（ｉ＋１）は、第ｉ番目の障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）番目の井戸層ＷＬ（ｉ＋１）は、第ｉ番目の井戸層ＷＬｉと第２半導体層２０との間に配置される。第１番目の障壁層ＢＬ１は、第１半導体層１０（この例では多層膜体４０）と第１番目の井戸層ＷＬ１との間に設けられる。第ｎ番目の井戸層ＷＬｎは、第ｎ番目の障壁層ＢＬｎと第（ｎ＋１）番目の障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）番目の障壁層ＢＬ（ｎ＋１）は、第ｎ番目の井戸層ＷＬｎと第２半導体層２０との間に設けられる。
井戸層３２は、III族元素とＶ族元素とを含む窒化物半導体を含む。例えば、井戸層３２は、インジウム（Ｉｎ）とガリウム（Ｇａ）とを含む窒化物半導体を含む。井戸層３２は、例えば、ＩｎｘｓＧａ１−ｘｓＮ（０．０５≦ｘｓ≦０．５）を含む。発光層３０から放出される光のピーク波長は、例えば４００ナノメートル（ｎｍ）以上６５０ｎｍ以下である。
障壁層３１は、III族元素とＶ族元素とを含む窒化物半導体を含む。障壁層３１のバンドギャップエネルギーは、井戸層３２のバンドギャップエネルギーよりも大きい。障壁層３１がＩｎを含む場合、障壁層３１のIII族元素中におけるＩｎの組成比は、井戸層３２のIII族元素中におけるＩｎの組成比（上記のＩｎ組成比ｘｓ）よりも低い。これにより、井戸層３２におけるバンドギャップエネルギーは、障壁層３１におけるバンドギャップエネルギーよりも小さくなる。
多層膜体４０は、Ｚ軸に沿って積層された複数の第１膜（図示しない）と、第１膜どうしの間のそれぞれに設けられた第２膜と、を含む。すなわち、多層膜体４０は、Ｚ軸方向に交互に積層された複数の第１膜と複数の第２膜とを含む。第１膜は、例えばＧａＮを含み、第２膜は、例えばＩｎＧａＮを含む。
図３に例示したように、基板５０の基板主面５０ａには、凹凸（基板凹凸５１）が設けられている。基板主面５０ａ上に第１半導体層１０を形成することで、半導体構造体１０ｓの下面（第１半導体層１０の第１主面６０ａ）には凹凸（凹凸６１）が形成される。凹凸６１の形状は、基板凹凸５１の形状に沿っている。
例えば、基板５０の基板凹凸５１は、基板凸部５１ｐと、基板側部５１ｓと、基板凹部５１ｄと、を有する。基板凸部５１ｐは、基板凹部５１ｄよりも相対的に突出している部分である。基板凹部５１ｄは、基板凸部５１ｐよりも相対的に後退している部分である。基板側部５１ｓは、基板凸部５１ｐと基板凹部５１ｄとの間の部分である。基板側部５１ｓは、例えば基板凹凸５１の側面である。基板側部５１ｓは、例えば傾斜面を有する。
一方、第１半導体層１０の凹凸６１は、凹部６１ｄと、側部６１ｓと、凸部６１ｐと、を有する。凹部６１ｄは、凸部６１ｐよりも相対的に後退している部分である。凸部６１ｐは、凹部６１ｄよりも相対的に突出している部分である。側部６１ｓは、凹部６１ｄと凸部６１ｐとの間の部分である。側部６１ｓは、例えば凹凸６１の側面である。側部６１ｓは、例えば傾斜面を有する。
基板凸部５１ｐは、第１半導体層１０の凹部６１ｄと、Ｚ軸に沿って対向する。基板凹部５１ｄは、第１半導体層１０の凸部６１ｐと、Ｚ軸に沿って対向する。基板側部５１ｓは、第１半導体層１０の側部６１ｓに対向する。
例えば、基板５０となる基体の平坦な主面上に複数の基板凸部５１ｐが形成される。このとき、基体の主面には、例えば連続的な基板凹部５１ｄが形成される。または、例えば、基板５０となる基体の平坦な主面上に複数の基板凹部５１ｄが形成される。このとき、基体の主面には、例えば連続的な基板凸部５１ｐが形成される。基板主面５０ａに設けられる複数の基板凸部５１ｐまたは複数の基板凹部５１ｄを複数の基板構造体ということにする。
例えば、第１半導体層１０の平坦な面上に複数の凹部６１ｄが設けられる場合には、その面上には、連続的な凸部６１ｐが設けられる。または、例えば、第１半導体層１０の平坦な面上に複数の凸部６１ｐが設けられる場合には、その面上には、連続的な凹部６１ｄが設けられる。第１主面６０ａに設けられる複数の凹部６１ｄまたは複数の凸部６１ｐを複数の構造体ということにする。
以下、基板構造体及び構造体の例について説明する。
図１は、図２（ａ）のＡ１−Ａ２線断面、及び、図２（ｂ）のＡ３−Ａ４線断面に相当する断面図である。図２（ａ）のＡ１−Ａ２線断面は、図２（ｂ）のＡ３−Ａ４線断面と一致する。図２（ａ）は、基板５０の基板主面５０ａに設けられる基板構造体Ｓａを例示している。図２（ｂ）は、第１半導体層１０の第１主面６０ａに設けられる構造体Ｓｂを例示している。
図１及び図２（ａ）に表したように、基板５０の基板主面５０ａ上に、複数の基板構造体Ｓａが設けられている。この例では、複数の基板構造体Ｓａのそれぞれは、基板主面５０ａ上に設けられた基板凸部５１ｐである。このとき、複数の基板構造体Ｓａどうしの間に、基板凹部５１ｄの一部のそれぞれが設けられる。実施形態はこれに限らず、後述するように、複数の基板構造体Ｓａのそれぞれは、基板凹部５１ｄでも良い。以下では、基板構造体Ｓａが、基板凸部５１ｐである場合として説明する。
図１及び図２（ｂ）に表したように、第１半導体層１０（半導体構造体１０ｓ）の第１主面６０ａ上に、複数の構造体Ｓｂが設けられる。この例では、複数の構造体Ｓｂのそれぞれは、第１主面６０ａ上に設けられた凹部６１ｄである。このとき、複数の構造体Ｓｂどうしの間に、凸部６１ｐの一部のそれぞれが設けられる。
この例では、Ｚ軸に沿ってみたときの基板凸部５１ｐの平面形状は円形であり、凹部６１ｄの平面形状は円形である。すなわち、この例では、基板５０の基板主面５０ａ上に、円錐台形状を有する複数の基板構造体Ｓａが設けられている。実施形態はこれに限らず、基板凸部５１ｐの平面形状、及び、凹部６１ｄの平面形状は任意である。
図２（ａ）及び図２（ｂ）に表したように、この例では、Ｚ軸に沿ってみたときに、複数の基板構造体Ｓａ及び複数の構造体Ｓｂは、正六角形の中心及び６つ角のそれぞれに配置される。すなわち、複数の基板凸部５１ｐは、正六角形の中心及び６つ角のそれぞれに配置される。そして、第１半導体層１０の複数の凹部６１ｄは、正六角形の中心及び６つ角のそれぞれに配置される。ただし、複数の基板構造体Ｓａの配置及び複数の構造体Ｓｂの配置は任意である。
このように、半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、発光層３０と、に、加え、第１主面１０ａに接する基板５０をさらに備えることができる。基板５０は、複数の構造体Ｓｂに沿う複数の基板構造体Ｓａを有する。
図１及び図２（ａ）に表したように、複数の基板構造体Ｓａのうちのいずれかである第１の基板構造体Ｓａ１の、Ｚ軸に沿ってみたときの形状の重心Ｃａ１と、複数の基板構造体Ｓａのうちで第１の基板構造体Ｓａ１に最も近い第２の基板構造体Ｓａ２の、Ｚ軸に沿ってみたときの形状の重心Ｃａ２と、は、第２軸上に並ぶ。この例では、第２軸は、Ｘ軸に対して平行に設定されている。
第１の基板構造体Ｓａ１の重心Ｃａ１と、第２の基板構造体Ｓａ２の重心Ｃａ２と、の間の第２軸（この例では、Ｘ軸）に沿った距離を間隔Ｔａとする。間隔Ｔａは、複数の基板構造体Ｓａの配設ピッチに相当する。
基板凸部５１ｐの基板頂部５１ｔの第２軸（この例ではＸ軸）に沿った幅を基板凸部幅ｒａとする。そして、基板凹部５１ｄの第２軸に沿った幅を基板凹部幅Ｒａとする。なお、１つの基板側部５１ｓの第２軸に沿った幅は、（Ｔａ−Ｒａ−ｒａ）／２となる。
基板凸部５１ｐの高さを基板凸部高さｈａとする。基板凸部高さｈａは、基板凸部５１ｐのＺ軸上の位置と、基板凹部５１ｄのＺ軸上の位置と、の間のＺ軸に沿う距離である。
一方、図１及び図２（ｂ）に表したように、第１半導体層１０の複数の構造体Ｓｂのうちのいずれかである第１の構造体Ｓｂ１の、Ｚ軸に沿ってみたときの形状の重心Ｃｂ１と、複数の構造体Ｓｂのうちで第１の構造体Ｓｂ１に最も近い第２の構造体Ｓｂ２の、Ｚ軸に沿ってみたときの形状の重心Ｃｂ２と、は、第２軸上（この例では、Ｘ軸上）に並ぶ。
第１の構造体Ｓｂ１の重心Ｃｂ１と、第２の構造体Ｓｂ２の重心Ｃｂ２と、の間の第２軸に沿った距離を間隔Ｔｂとする。間隔Ｔｂは、複数の構造体Ｓｂの配設ピッチに相当する。
第１半導体層１０の凹部６１ｄの底部６１ｂの第２軸に沿った幅を凹部幅ｒｂとする。そして、凸部６１ｐの第２軸に沿った幅を凸部幅Ｒｂとする。なお、１つの側部６１ｓの第２軸に沿った幅は、（Ｔｂ−Ｒｂ−ｒｂ）／２となる。
第１半導体層１０の凹部６１ｄの深さを凹部深さｈｂとする。凹部深さｈｂは、凹部６１ｄのＺ軸上の位置と、凸部６１ｐのＺ軸上の位置と、の間のＺ軸に沿う距離である。
間隔Ｔｂは、間隔Ｔａと実質的に同じである。凹部幅ｒｂは、基板凸部幅ｒａと実質的に同じである。凸部幅Ｒｂは、基板凹部幅Ｒａと実質的に同じである。凹部深さｈｂは、基板凸部高さｈａと実質的に同じである。
基板凸部高さｈａ及び凹部深さｈｂは、例えば、０．５マイクロメートル（μｍ）以上３μｍ以下程度とすることができる。基板凸部幅ｒａ及び凹部幅ｒｂは、例えば、０．５μｍ以上４．０μｍ以下とすることができる。基板凹部幅Ｒａ及び凸部幅Ｒｂは、例えば、０．５μｍ以上４．０μｍ以下とすることができる。
実施形態に係る半導体発光素子１１０においては、上記の基板凸部高さｈａ、基板凸部幅ｒａ及び基板凹部幅Ｒａは、以下の第１式及び第２式
ｒａ／（２・ｈａ）≦０．７ （１）
ｒａ／Ｒａ＜１ （２）
の関係を満たす。
凹部深さｈｂ、凹部幅ｒｂ及び凸部幅Ｒｂは、以下の第３式及び第４式
ｒｂ／（２・ｈｂ）≦０．７ （３）
ｒｂ／Ｒｂ＜１ （４）
の関係を満たす。
これにより、高効率の半導体発光素子が提供できる。すなわち、後述するように、上記の関係を満たすことで、ピットの発生が抑制される。これにより、光取り出し効率が高く、結晶性の高い半導体発光素子が得られる。
以下、実施形態の上記の構成を見出す基となった実験結果について説明する。
この実験で用いた基板５０においては、図１及び図２（ａ）に例示したように、基板５０の基板主面５０ａに、複数の基板構造体Ｓａとして、複数の基板凸部５１ｐが設けられる。
ｃ面サファイアからなる基板５０の基板主面５０ａ上に、フォトレジストを形成した。このフォトレジストは、図２（ａ）に例示した基板凸部５１ｐのパターンに対応する円形の繰り返しパターンを有する。その後、ＲＩＥ（Reactive Ion Etching）により、基板主面５０ａのうちでフォトレジストに覆われていない領域をエッチングした。これにより、基板主面５０ａ上に円錐台形状を有する複数の基板構造体Ｓａが形成される。
この実験では、フォトマスクの開口パターン（及びエッチング条件）を変えることで、２種類の基板５０を作製した。
第１試料の基板５０においては、ｒａ＝２．３μｍ、Ｒａ＝１．５μｍ、ｈａ＝１．０μｍ、Ｔａ＝５μｍである。第２試料の基板５０においては、ｒａ＝１．０μｍ、Ｒａ＝２．３μｍ、ｈａ＝１．０μｍ、Ｔａ＝５μｍである。これらの基板５０のそれぞれの上に、アンドープのＧａＮ層を形成した。この層は、第１半導体層１０の一部である下地層６０に対応する。
具体的には、第１試料及び第２試料の基板５０のそれぞれを有機洗浄及び酸洗浄によって処理し、基板５０をＭＯＣＶＤ装置の反応室内に導入した。そして、トリメチルガリウム（ＴＭＧａ）及びアンモニア（ＮＨ３）を用い、バッファ層５５となるＧａＮ層を形成した。バッファ層５５の厚さは、約３０ｎｍである。
さらに、窒素及び水素を含む雰囲気にて、ＴＭＧａ及びアンモニアを用い、１１２０℃で、下地層６０の一部となるアンドープのＧａＮ層を形成した。
第１試料及び第２試料において、バッファ層５５、及び、下地層６０の一部となるＧａＮ層の成長条件は同じである。このような試料におけるＧａＮ層の形成状態、ピット、転位などを評価した。この実験では、下地層６０の一部となるＧａＮ層の形成時間を変えて、厚さが異なるＧａＮ層の試料を評価した。
図５（ａ）〜図５（ｆ）は、第１試料及び第２試料の結晶層の状態を例示する電子顕微鏡像及び模式図である。
図６は、第１試料の結晶層の状態を例示する電子顕微鏡写真像である。
図５（ａ）〜図５（ｃ）は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）像である。このＳＥＭ像は、基板５０の基板主面５０ａに対してほぼ垂直な方向から撮影した像である。図５（ａ）は、第１試料の基板５０において、ＧａＮ層の形成時間が２０分のときに対応する。すなわち、図５（ａ）は、ＧａＮ層の厚さの平均が約１．０μｍに相当する。図５（ｂ）は、第１試料の基板５０において、ＧａＮ層の形成時間が３０分のときに対応する。すなわち、図５（ｂ）は、ＧａＮ層の厚さの平均が、約１．５μｍに相当する。図５（ｃ）及び図６は、上記の第２試料の基板５０において、ＧａＮ層の形成時間が２０分のときに対応する。すなわち、図５（ｃ）及び図６は、ＧａＮ層の厚さの平均が約１．０μｍに相当する。
図５（ｄ）〜図５（ｆ）は、結晶層の状態（成長状態）を示す模式的平面図である。これらの図は、それぞれ、図５（ａ）〜図５（ｃ）のＳＥＭ像に基づいて描かれている。
図６は、図５（ｃ）に示した試料を、基板主面５０ａに対して斜め方向から撮影したＳＥＭ像である。
図５（ａ）及び図５（ｄ）に示したように、第１試料ｓｐｌ−１においては、基板凹部５１ｄの上に結晶層Ｄｇ（ＧａＮ層）が成長すると共に、基板凸部５１ｐの上にも結晶層Ｐｇ（ＧａＮ層）が成長する。このように、第１試料ｓｐｌ−１においては、下地層６０の形成の初期の段階において、下地層６０となるＧａＮの結晶は、基板凹部５１ｄ及び基板凸部５１ｐの両方の上で成長する。
図５（ｄ）に表したように、基板凹部５１ｄの上に成長する結晶層Ｄｇの斜面の角度（基板主面５０ａに対して平行な平面内における角度）は、基板凸部５１ｐの上に成長する結晶層Ｐｇの斜面の角度（基板主面５０ａに対して平行な平面内における角度）と、は異なる。すなわち、結晶の六角形の形状が、Ｚ軸を回転軸として、両者で９０度異なる。
図５（ｂ）及び図５（ｅ）に示したように、ＧａＮ層をさらに成長させ、ＧａＮ層を厚くすると、基板凹部５１ｄの上から成長した結晶層Ｄｇと、基板凸部５１ｐの上から成長した結晶層Ｐｇと、が合体する。このＧａＮ層には、ピットＰｐが観察される。ピットＰｐは、基板凹部５１ｄの上から成長する結晶層Ｄｇの斜面と、基板凸部５１ｐの上から成長する結晶層Ｐｇの斜面と、が合体する部分に発生している。
一方、図５（ｃ）及び図５（ｆ）に示したように、第２試料ｓｐｌ−２の基板５０においては、基板凹部５１ｄの上に結晶層Ｄｇが成長するが、基板凸部５１ｐの上には、ＧａＮ層は実質的に成長していない。
図６に示したように、第２試料ｓｐｌ−２のＧａＮ層を斜め方向から撮像したＳＥＭ像からも、基板凸部５１ｐの上にＧａＮ層が実質的に成長していないことが分かる。
第２試料ｓｐｌ−２において、ＧａＮ層の形成時間をさらに長くすると、基板凹部５１ｄから成長した結晶層Ｄｇどうしが合体し、ピットＰｐのない平坦なＧａＮ層が得られた。
このように、基板５０に設けられる凹凸の形状によって、その上に形成される結晶層（ＧａＮ層）の状態が変化することが分かった。
第１試料ｓｐｌ−１及び第２試料ｓｐｌ−２におけるＧａＮ層の成長状態に関する上記の実験結果は、以下のように説明できる。
図７（ａ）〜図７（ｄ）は、第１試料及び第２試料の結晶層の状態を例示する模式的断面図である。
図７（ａ）〜図７（ｃ）は、それぞれ、図５（ａ）〜図５（ｃ）の状態に対応する。図７（ｄ）は、図７（ｃ）の状態の後（ＧａＮ層の形成時間が例えば３０分）の状態に対応する。
図７（ａ）に表したように、第１試料ｓｐｌ−１において、基板凹部５１ｄから成長する結晶層Ｄｇは、上面と斜面とを有する。結晶層Ｄｇの上面は、例えば、基板主面５０ａに対して平行な（０００１）面である。結晶層Ｄｇの斜面は、（１１−２２）面、及び、（１１−２２）面と等価な結晶面である。
基板凸部５１ｐから成長する結晶層Ｐｇも、上面と斜面とを有する。この場合も、結晶層Ｐｇの上面は、例えば、基板主面５０ａに対して平行な（０００１）面である。一方、結晶層Ｐｇの斜面は、（１０−１１）面、及び、（１０−１１）面と等価な結晶面である。
このように、基板凹部５１ｄから成長する結晶層Ｄｇの斜面の面方位と、基板凸部５１ｐから成長する結晶層Ｐｇの斜面の面方位と、は、互いに異なる。すなわち、基板凹部５１ｄから成長する結晶層Ｄｇの斜面は、基板凸部５１ｐから成長する結晶層Ｐｇの斜面に対して、Ｚ軸を回転軸として９０度回転している。この状態が、図５（ａ）で観察されている。
そのため、図５（ｄ）に例示したように、Ｚ軸に沿ってみたときに、これらの斜面により形成される六角形の形状が、基板凹部５１ｄから成長した結晶層Ｄｇと、基板凸部５１ｐから成長した結晶層Ｐｇと、で９０度異なる。
そして、図７（ｂ）に示したように、さらにＧａＮ層を成長させると、基板凹部５１ｄの上から成長した結晶層Ｄｇと、基板凸部５１ｐの上から成長した結晶層Ｐｇと、が合体する。このとき、結晶層Ｄｇの斜面（例えば（１１−２２）面）と、結晶層Ｐｇの斜面（例えば（１０−１１）面）と、の面方位が異なるため、これらの斜面が合体する部分において、ピットＰｐが発生する。ピットＰｐは、ＧａＮ層の（１−１０１）面及び（１−１０１）面と等価な結晶面に沿って延びる。すなわち、ピットＰｐは、ＧａＮ層の＜１１−２０＞軸（すなわちａ軸）に対して平行に形成される。このように、第１試料ｓｐｌ−１においては、ＧａＮ層を厚くして下地層６０を形成したときに、一部のピットＰｐが残り、平坦な下地層６０が得られない。
一方、図７（ｃ）に示したように、第２試料ｓｐｌ−２においては、基板凹部５１ｄの上に結晶層Ｄｇが成長するが、基板凸部５１ｐの上には、ＧａＮ層は実質的には成長しない。すなわち、（１１−２２）面の斜面を有するＧａＮ層が主として成長する。
このため、図７（ｄ）に示したように、ＧａＮ層を厚くしたときに、基板凸部５１ｐは、そのＧａＮ層（結晶層Ｄｇ）で覆われる。このため、ピットＰｐが発生し難い。このように、第２試料ｓｐｌ−２の基板５０の上には、ピットＰｐの発生が抑制された平坦なＧａＮ層が形成される。
さらに、第１試料ｓｐｌ−１においては、基板凹凸５１の斜面（基板側部５１ｓ）からＧａＮ層が異常成長することも分かった。
図８は、第１試料の結晶層の状態を例示する断面電子顕微鏡写真像である。
同図は、第１試料ｓｐｌ−１の基板５０の上に成長したＧａＮ層（下地層６０に対応する）の断面透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）像である。
図８に示したように、第１試料ｓｐｌ−１の基板５０の上に成長したＧａＮ層（下地層６０）においては、ピットＰｐの他に、基板凹凸５１の斜面（基板側部５１ｓ）から成長した斜面異常成長層Ｓｇが観察される。さらに、この試料では、多くの転位Ｄｌも観察された（図８の像中の黒い線が転位Ｄｌに対応する）。ピットＰｐ、斜面異常成長層Ｓｇ及び転位Ｄｌは、下地層６０の上に形成されるｎ側コンタクト層１１、発光層３０及び第２半導体層２０の結晶性を低くし、結果として、半導体発光素子の効率を低下させる。
一方、第２試料ｓｐｌ−２の基板５０の上に成長したＧａＮ層においては、基板凹凸５１の斜面（基板側部５１ｓ）から成長した斜面異常成長層Ｓｇは観察されなかった。また、転位Ｄｌの数は非常に少なかった。
このように、発明者は、基板５０に設けられる基板凹凸５１の形状（基板凸部５１ｐの寸法と基板凹部５１ｄの寸法との関係）によって、その上に成長されるＧａＮ層に発生するピットＰｐ、斜面異常成長層Ｓｇ及び転位Ｄｌの状態が変化することを実験的に見出した。
発明者は、この知見に基づいて、種々の寸法及び種々の形状を有する複数の基板構造体Ｓａを有する基板５０をさらに作製した。すなわち、フォトマスクの開口パターンと、エッチング条件と、を変えることで、基板５０となる基体を加工して、種々の寸法及び種々の形状を有する複数の基板構造体Ｓａを形成した。
図９は、実験に用いた基板の構成と基板上に成長した結晶層の特性を示す表である。
この図には、上記で説明した第１試料ｓｐｌ−１及び第２試料ｓｐｌ−２も示されている。
図９に示したように、この実験では、第３試料ｓｐｌ−３〜第７試料ｓｐｌ−７の基板凹凸５１を有する基板５０がさらに作製された。それぞれの試料の基板凸部幅ｒａ（すなわち凹部幅ｒｂ）、基板凹部幅Ｒａ（すなわち、凸部幅Ｒｂ）、基板凸部高さｈａ（すなわち凹部深さｈｂ）、及び、間隔Ｔａ（すなわち間隔Ｔｂ）は、同図に示す通りである。これらの基板５０のそれぞれの上に、バッファ層５５（ＧａＮ層）を形成し、その上に下地層６０となるアンドープのＧａＮ層を形成した。これらの層の形成条件は、第１試料ｓｐｌ−１及び第２試料ｓｐｌ−２に関して説明したものと同じである。
そして、得られたＧａＮ層のＳＥＭ像を撮像し、ＧａＮ層の成長状態を評価した。特に、ＧａＮ層の成長の初期において基板凸部５１ｐの上から成長する結晶層Ｐｇと、基板凹凸５１の斜面（基板側部５１ｓ）から成長する斜面異常成長層Ｓｇと、に着目した。
図９には、基板凸部５１ｐの上から成長する結晶層Ｐｇの有無と、斜面異常成長層Ｓｇの有無と、の評価結果が示されている。
図９に表したように、第１試料ｓｐｌ−１、及び、第５試料ｓｐｌ−５〜第７試料ｓｐｌ−７においては、基板凸部５１ｐの上から成長する結晶層Ｐｇが観察された。これに対して、第２試料ｓｐｌ−２〜第４試料ｓｐｌ−４においては、基板凸部５１ｐの上から成長する結晶層Ｐｇが観察されなかった。
基板凸部５１ｐの上からＧａＮ層が成長するか否かは、基板凸部５１ｐの幅（基板凸部幅ｒａ）と、基板凸部５１ｐの高さ（基板凸部高さｈａ）と、の相対的な関係に依存すると考えられる。すなわち、基板凸部５１ｐの幅が高さに比べて十分に小さいときに、基板凸部５１ｐの上にはＧａＮ層が成長し難いと考えられる。（ｒａ／２）と、ｈａと、の関係について検討した。
図９に表したように、ｒａ／（２・ｈａ）が、０．５のときに、基板凸部５１ｐの上において結晶層Ｐｇは成長しない。一方、ｒａ／（２・ｈａ）が、１．１５のときには、基板凸部５１ｐの上において結晶層Ｐｇが成長する。そして、ｒａ／（２・ｈａ）が、０．６５及び０．７０のときには、基板凸部５１ｐの上において結晶層Ｐｇが成長する場合と成長しない場合とがあることが分かった。
さらに、基板凸部５１ｐの上からＧａＮ層が成長するか否かは、基板凸部５１ｐの幅（基板凸部幅ｒａ）と、基板凹部５１ｄの幅（基板凹部幅Ｒａ）と、の相対的な関係に依存すると考えられる。すなわち、基板凸部５１ｐの幅（基板凸部幅ｒａ）が十分に小さいときに、原料ガスが基板凹部５１ｄに優先的に供給されるため、基板凸部５１ｐの上でＧａＮ層がより成長し難いと考えられる。
図９に表したように、第２試料ｓｐｌ−２〜第４試料ｓｐｌ−４においては、（ｒａ／Ｒａ）が１よりも小さい。そして、第１試料ｓｐｌ−１、及び、第５試料ｓｐｌ−５〜第７試料ｓｐｌ−７においては、（ｒａ／Ｒａ）は１以上である。このことから、ｒａ／Ｒａが１よりも小さいとき、すなわち、基板凸部５１ｐの幅が基板凹部５１ｄの幅よりも小さいときに、基板凸部５１ｐの上における結晶層Ｐｇの成長が抑制されることが分かる。
以上から、実施形態に係る半導体発光素子１１０においては、
ｒａ／（２・ｈａ）≦０．７ （１）
ｒａ／Ｒａ＜１ （２）
の関係が満たされるように、基板凸部高さｈａ、基板凸部幅ｒａ及び基板凹部幅Ｒａが設定される。
そして、
ｒｂ／（２・ｈｂ）≦０．７ （３）
ｒｂ／Ｒｂ＜１ （４）
の関係が満たされるように、凹部深さｈｂ、凹部幅ｒｂ及び凸部幅Ｒｂが設定される。
これにより、基板凸部５１ｐの上における結晶層Ｐｇの成長が抑制される。そして、結晶層Ｐｇの成長に伴って発生するピットＰｐの発生が抑制される。これにより、高効率の半導体発光素子が提供できる。すなわち、高い光取り出し効率と、高い結晶性と、を実現した半導体発光素子が得られる。
ｒａ／（２・ｈａ）は、より望ましくは、０．４以上、０．７以下である。
（ｒａ／Ｒａ）は、より望ましくは、０．２５以上、０．６以下である。
ｒｂ／（２・ｈｂ）は、より望ましくは、０．４以上、０．７以下である。
（ｒｂ／Ｒｂ）は、より望ましくは、０．２５以上、０．６以下である。
さらに、ピットＰｐが存在すると、ピットＰｐを通じて電流がリークし、半導体発光素子の信頼性が低下する場合がある。実施形態においては、ピットＰｐの発生が抑制されるため、高い効率に加え、高い信頼性が得られる。
さらに、基板凸部５１ｐの上からＧａＮ層が成長するか否かは、基板主面５０ａにおける基板凸部５１ｐの面積と、基板凹部５１ｄの面積と、の相対的な関係にも依存すると考えられる。すなわち、基板凸部５１ｐの面積が、基板凹部５１ｄの面積に対して十分に小さいときに、基板凸部５１ｐの上においてＧａＮ層が成長し難いと考えられる。ここで、Ｚ軸に沿ってみたときに、基板凸部５１ｐの面積と、基板凹部５１ｄの面積と、基板側部５１ｓの面積と、の合計が、基板主面５０ａの面積となる。
図９に、第１試料ｓｐｌ−１〜第７試料ｓｐｌ−７における、基板主面５０ａの単位面積あたりの基板頂部５１ｔの面積の合計の、単位面積あたりの基板凹部５１ｄの合計の面積に対する比Ｓｒを示す。図９から分かるように、第１試料ｓｐｌ−１、及び、第５試料ｓｐｌ−５〜第７試料ｓｐｌ−７においては、比Ｓｒが０．１７以上である。第２試料ｓｐｌ−２〜第４試料ｓｐｌ−４においては、比Ｓｒは、０．１７未満である。このことから、比Ｓｒは０．１７よりも小さいことが望ましい。より望ましくは、０．１１以下である。これにより、基板凸部５１ｐの上における結晶層Ｐｇの成長が抑制され、ピットＰｐの発生が大幅に抑制される。
第１半導体層１０（例えば下地層６０）においては、第１主面６０ａの単位面積あたりの凹部６１ｄの底部６１ｂの面積の合計の、単位面積あたりの凸部６１ｐの合計の面積に対する比（上記のＳｒに相当する）は、０．１７よりも小さいことが望ましい。より望ましくは、０．１１以下である。
図９に示した通り、第１試料ｓｐｌ−１、第５試料ｓｐｌ−５及び第７試料ｓｐｌ−７においては、斜面異常成長層Ｓｇが観察された。一方、第２試料ｓｐｌ−２〜第４試料ｓｐｌ−４、及び、第６試料ｓｐｌ−６においては、斜面異常成長層Ｓｇは観察されなかった。
斜面異常成長層Ｓｇが形成されるか否かは、基板側部５１ｓの傾斜面の形状に依存すると考えられる。すなわち、斜面の傾斜が緩やかであるときに、斜面異常成長層Ｓｇの発生が抑制されると考えられる。
斜面の傾斜として、基板側部５１ｓの幅と、基板凸部５１ｐの基板凸部高さｈａと、の関係について検討した。１つの基板側部５１ｓの幅は、（Ｔａ−Ｒａ−ｒａ）／２である。
図９には、ｈａ／（Ｔａ−Ｒａ−ｒａ）の値が示されている。図９から分かるように、ｈａ／（Ｔａ−Ｒａ−ｒａ）が０．５９以下のときに、斜面異常成長層Ｓｇが観察されない。
斜面異常成長層Ｓｇは、サファイア基板の（１１−２３）面（すなわちｎ面）からのＧａＮ層の成長であると考えられる。サファイア基板の（１１−２３）面（すなわちｎ面）は、ｈａ／（Ｔａ−Ｒａ−ｒａ）が０．６５から０．８の場合に斜面（基板側部５１ｓ）を構成する主結晶面となる。この場合、斜面異常成長層Ｓｇが形成されやすい。したがって、ｈａ／（Ｔａ−Ｒａ−ｒａ）を０．６以下、即ち、サファイア基板の（１１−２３）面の形成を抑制することで、斜面（基板側部５１ｓ）でのＧａＮ層の成長が抑制されると考えられ、図９に示した実験結果と整合する。
このように、基板５０においては、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０．６以下とされることが好ましい。すなわち、第１半導体層１０（下地層６０）においては、ｈｂ／（Ｔｂ−Ｒｂ−ｒｂ）は、０．６以下とされることが好ましい。これにより、斜面異常成長層Ｓｇの形成が抑制され、転位密度の低い高品質な結晶が得られる。これにより、高い効率が得られる。ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０．５以下とされることがより好ましい。第１半導体層１０（下地層６０）においては、ｈｂ／（Ｔｂ−Ｒｂ−ｒｂ）は、０．５以下とされることがより好ましい。
ｈａ／（Ｔａ−Ｒａ−ｒａ）及びｈｂ／（Ｔｂ−Ｒｂ−ｒｂ）は、０以上に設定される。すなわち、基板凹凸５１の斜面は順テーパである。
実施形態において、基板凸部高さｈａ及び、第１半導体層１０の凹部６１ｄの凹部深さｈｂは、発光層３０から放出される光のピーク波長よりも大きいことが好ましい。これにより、例えば、光の回折効果により、光取り出し効率が向上できる。
基板凸部高さｈａ及び凹部深さｈｂが過度に大きいと、表面平坦性が悪化する。基板凸部高さｈａ及び凹部深さｈｂは、例えば、基板凹部幅Ｒａ（凸部幅Ｒｂ）以下であることが好ましい。これにより、良好な表面平坦性が得られる。
実施形態において、例えば、基板凸部５１ｐの基板頂部５１ｔは、基板主面５０ａに対して平行な部分を有する。第１半導体層１０の凹部６１ｄは、第１主面６０ａに対して平行な部分を有する。
例えば、Ｚ軸を含む平面で基板５０を切断したときに、基板凸部５１ｐの周縁部が丸味を帯びている場合がある。また、基板凹部５１ｄの周縁部が丸味を帯びている場合がある。
このような場合には、例えば、基板凸部５１ｐ、基板凹部５１ｄ及び基板側部５１ｓを以下のように便宜的に定めることができる。すなわち、基板凸部５１ｐは、例えば、基板凹凸５１の中で最も突出している部分から基板凸部高さｈａの１０％の距離の部分と、基板凹凸５１の中で最も突出している部分と、の間の範囲の部分とすることができる。基板凹部５１ｄは、例えば、基板凹凸５１の中で最も後退している部分から基板凸部高さｈａの１０％の距離の部分と、基板凹凸５１の中で最も後退している部分と、の間の範囲の部分とすることができる。基板側部５１ｓは、基板凹凸５１のうちで基板凸部５１ｐと基板凹部５１ｄとを除いた部分（基板凸部高さｈａの８０％の範囲の部分）とすることができる。
同様に、第１半導体層１０の凹部６１ｄ、凸部６１ｐ及び側部６１ｓを以下のように便宜的に定めることができる。すなわち、凹部６１ｄは、例えば、凹凸６１の中で最も後退している部分から凹部深さｈｂの１０％の距離の部分と、凹凸６１の中で最も後退している部分と、の間の範囲の部分とすることができる。凸部６１ｐは、例えば、凹凸６１の中で最も突出している部分から凹部深さｈｂの１０％の距離の部分と、凹凸６１の中で最も突出している部分と、の間の範囲の部分とすることができる。側部６１ｓは、凹凸６１の内で凸部６１ｐと凹部６１ｄとを除いた部分（凹部深さｈｂの８０％の範囲の部分）とすることができる。
（実施例）
以下、本実施形態の実施例に係る半導体発光素子について説明する。図１、図２（ａ）、図２（ｂ）、図３及び図４に表したように、実施例の半導体発光素子１１１は、半導体発光素子１１０に関して説明した構成を有する。半導体発光素子１１１は、第２試料ｓｐｌ−２の基板５０の上に形成される。
以下、半導体発光素子１１１の製造方法について説明する。この製造方法は、本実施形態の半導体発光素子の製造方法の１つの例である。
第２試料ｓｐｌ−２の構成を有する基板５０を有機洗浄及び酸洗浄によって処理する。ＭＯＣＶＤ装置により、ＴＭＧａ及びＮＨ３を用い、バッファ層５５となるＧａＮ層を形成する。バッファ層５５の厚さは、例えば、約３０ｎｍである。
次に、窒素及び水素を含む雰囲気にて、ＴＭＧａ及びアンモニアを用い、１１２０℃で、下地層６０となるアンドープのＧａＮ層を形成する。下地層６０の厚さは、例えば、約３μｍである。
不純物原料ガスとしてシラン（ＳｉＨ４）をさらに加え、ｎ側コンタクト層１１となるｎ形のＧａＮ層を形成する。ｎ側コンタクト層１１の厚さは、例えば、約４μｍである。
ｎ側コンタクト層１１の上に多層膜体４０を形成する。具体的には、窒素雰囲気にて、ＴＭＧａ及びアンモニアを用いて第１膜となるアンドープのＧａＮ膜を形成する。第１膜の形成温度は、例えば約８００℃である。第１膜の厚さは、例えば約３ｎｍである。第１膜の上にトリメチルインジウム（ＴＭＩｎ）を追加して、第２膜となるアンドープのＩｎ０．０７Ｇａ０．９３Ｎ膜を形成する。第２膜の形成温度は、例えば約８００℃である。第２膜の厚さは、例えば約１ｎｍである。このような第１膜の形成と第２膜の形成とを計２０回繰り返す。そして、最後の第２膜の上に、第１膜をさらに形成する。これにより、多層膜体４０が形成される。
次に、基板５０の温度を例えば約８５０℃として、窒素雰囲気にて、ＴＭＧａ及びアンモニアを用い、障壁層３１となるアンドープのＧａＮ層を形成する。障壁層３１の厚さは、例えば約５ｎｍである。続いて、基板５０の温度を例えば約７３０℃として、ＴＭＧａ、ＴＭＩｎ及びアンモニアを用い、井戸層３２となるアンドープのＩｎ０．１５Ｇａ０．８５Ｎ層を形成する。井戸層３２の厚さは、例えば約２．５ｎｍである。さらに、上記の障壁層３１の形成と井戸層３２の形成とを繰り返して実施して、発光層３０を形成する。井戸層３２の数（積層数）は、８である。
次に、窒素及び水素を含む雰囲気にて、ＴＭＡトリメチルアルミニウム（ＴＭＡｌ）、ＴＭＧａ及びアンモニア、並びに、不純物原料として、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いて、例えば約１０３０℃にて、第３ｐ側層２３となるＡｌＧａＮ層を形成する。さらに、ＴＭＧａ及びアンモニアを用いて、第２ｐ側層２２となるｐ形のＧａＮ層を形成し、その上に、第１ｐ側層２１となるｐ形のＧａＮ層を形成する。第３ｐ側層２３の厚さは、例えば１０ｎｍであり、第２ｐ側層２２の厚さは、例えば８０ｎｍであり、第１ｐ側層２１の厚さは、例えば１０ｎｍである。これにより、半導体構造体１０ｓが形成される。
この後、基板５０の温度を室温まで下げる。そして、半導体構造体１０ｓの第２半導体層２０の側の主面からｎ側コンタクト層１１の途中の厚さに達するまでドライエッチングを行い、第２半導体層２０の一部及び発光層３０の一部を除去する。これにより、第１半導体層１０（ｎ側コンタクト層１１）の一部が露出される。露出したｎ側コンタクト層１１上に、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の積層膜の第１電極７０を形成する。第１ｐ側層２１上に、第２電極８０となるＩＴＯ層を形成する。これにより、半導体発光素子１１１が形成される。
また、参考例として、第１試料ｓｐｌ−１の基板５０の上に、半導体発光素子１１１と同様の条件を用いて半導体発光素子１９１を形成した。
図１０、図１１（ａ）及び図１１（ｂ）は、実施例及び参考例の半導体発光素子の特性を例示するグラフ図である。
図１０の縦軸は、ピット密度Ｃｐであり、図１１（ａ）の縦軸は、らせん転位密度Ｃｓであり、図１１（ｂ）の縦軸は、刃状転位密度Ｃｅである。ピット密度Ｃｐは、ＳＥＭ像から求めた。らせん転位密度Ｃｓ及び刃状転位密度Ｃｅは、ＴＥＭ像から求めた。
図１０に示したように、参考例の半導体発光素子１９１においては、ピット密度Ｃｐは約２８０（個／ｍｍ２）であった。これに対して、参考例の半導体発光素子１９１においては、ピットＰｐは観察されず、ピット密度Ｃｐは０（個／ｍｍ２）であった。
図１１（ａ）に示したように、半導体発光素子１９１のらせん転位密度Ｃｓは、約５．４×１０７（／ｍｍ２）であるのに対し、半導体発光素子１１１のらせん転位密度Ｃｓは、約５．１×１０７（／ｍｍ２）であった。図１１（ｂ）に示したように、半導体発光素子１９１の刃状転位密度Ｃｅは、約４．１×１０８（／ｍｍ２）であるのに対し、半導体発光素子１１１の刃状転位密度Ｃｅは、約３．２×１０８（／ｍｍ２）であった。
このように、実施例の半導体発光素子１１１においては、参考例の半導体発光素子１９１に比べて、ピット密度Ｃｐ、らせん転位密度Ｃｓ及び刃状転位密度Ｃｅが低減する。
半導体発光素子１１１においては、基板凸部５１ｐからの結晶層Ｐｇの成長が抑制され、これにより、ピットＰｐの発生が抑制される。そして、基板凸部５１ｐ上において転位が実質的に発生しないため、全体の転位密度が減少する。
参考例の半導体発光素子１９１においては、斜面異常成長層Ｓｇが観察され、そこから転位が発生する。これに対して、半導体発光素子１１１では、斜面異常成長層Ｓｇが観察されなかった。半導体発光素子１１１においては、基板凸部５１ｐ及び基板側部５１ｓに形成される欠陥が抑制され、転位密度が低減したと考えられる。
また、半導体発光素子１１１及び１９１の発光特性を測定したところ、半導体発光素子１１１の光出力は、半導体発光素子１９１の光出力の約１．０５倍であった。
図１２は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１３（ａ）及び図１３（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図１２は、図１３（ａ）のＡ１−Ａ２線断面、及び、図１３（ｂ）のＡ３−Ａ４線断面に相当する断面図である。図１３（ａ）のＡ１−Ａ２線断面は、図１３（ｂ）のＡ３−Ａ４線断面と一致する。図１３（ａ）は、基板５０の基板主面５０ａに設けられる基板構造体Ｓａを例示している。図１３（ｂ）は、第１半導体層１０の第１主面６０ａに設けられる構造体Ｓｂを例示している。
図１２及び図１３（ａ）に表したように、本実施形態に係る別の半導体発光素子１２０においては、複数の基板構造体Ｓａのそれぞれは、基板主面５０ａ上に設けられた基板凹部５１ｄである。このとき、複数の基板構造体Ｓａどうしの間に、基板凸部５１ｐの一部のそれぞれが設けられる。
図１２及び図１３（ｂ）に表したように、この例では、複数の構造体Ｓｂのそれぞれは、第１主面６０ａ上に設けられた凸部６１ｐである。このとき、複数の構造体Ｓｂどうしの間に、凹部６１ｄの一部のそれぞれが設けられる。
この例では、Ｚ軸に沿ってみたときの基板凹部５１ｄの平面形状は円形であり、凸部６１ｐの平面形状は円形である。すなわち、この例では、基板５０の基板主面５０ａ上に、円錐台形状の穴の複数の基板構造体Ｓａが設けられている。実施形態はこれに限らず、基板凹部５１ｄの平面形状、及び、凸部６１ｐの平面形状は任意である。
図１３（ａ）及び図１３（ｂ）に表したように、この例でも、Ｚ軸に沿ってみたときに、複数の基板構造体Ｓａ及び複数の構造体Ｓｂは、正六角形の中心及び６つ角のそれぞれに配置される。ただし、複数の基板構造体Ｓａの配置及び複数の構造体Ｓｂの配置は任意である。
図１２及び図１３（ａ）に表したように、この例でも、複数の基板構造体Ｓａのうちのいずれかである第１の基板構造体Ｓａ１の、Ｚ軸に沿ってみたときの形状の重心Ｃａ１と、複数の基板構造体Ｓａのうちで第１の基板構造体Ｓａ１に最も近い第２の基板構造体Ｓａ２の、Ｚ軸に沿ってみたときの形状の重心Ｃａ２と、は、第２軸上に並ぶ。
この例でも、第１の基板構造体Ｓａ１の重心Ｃａ１と、第２の基板構造体Ｓａ２の重心Ｃａ２と、の間の第２軸（この例では、Ｘ軸）に沿った距離を間隔Ｔａとする。
基板凸部５１ｐの基板頂部５１ｔの第２軸に沿った幅を基板凸部幅ｒａとする。そして、基板凹部５１ｄの第２軸に沿った幅を基板凹部幅Ｒａとする。１つの基板側部５１ｓの第２軸に沿った幅は、（Ｔａ−Ｒａ−ｒａ）／２となる。基板凸部５１ｐの高さを基板凸部高さｈａとする。
図１２及び図１３（ｂ）に表したように、第１半導体層１０の複数の構造体Ｓｂのうちのいずれかである第１の構造体Ｓｂ１の、Ｚ軸に沿ってみたときの形状の重心Ｃｂ１と、複数の構造体Ｓｂのうちで第１の構造体Ｓｂ１に最も近い第２の構造体Ｓｂ２の、Ｚ軸に沿ってみたときの形状の重心Ｃｂ２と、は、第２軸上に並ぶ。
第１の構造体Ｓｂ１の重心Ｃｂ１と、第２の構造体Ｓｂ２の重心Ｃｂ２と、の間の第２軸に沿った距離を間隔Ｔｂとする。第１半導体層１０の凹部６１ｄの底部６１ｂの第２軸に沿った幅を凹部幅ｒｂとする。そして、凸部６１ｐの第２軸に沿った幅を凸部幅Ｒｂとする。１つの側部６１ｓの第２軸に沿った幅は、（Ｔｂ−Ｒｂ−ｒｂ）／２となる。第１半導体層１０の凹部６１ｄの深さを凹部深さｈｂとする。
基板凸部高さｈａ及び凹部深さｈｂは、例えば、０．５μｍ以上３．０μｍ以下程度とすることができる。基板凸部幅ｒａ及び凹部幅ｒｂは、例えば、０．５μｍ以上４．０μｍ以下とすることができる。基板凹部幅Ｒａ及び凸部幅Ｒｂは、例えば、０．５μｍ以上４．０μｍ以下とすることができる。
半導体発光素子１２０においても、上記の第１式〜第４式を満たすように、基板凸部高さｈａ、基板凸部幅ｒａ及び基板凹部幅Ｒａ、並びに、凹部深さｈｂ、凹部幅ｒｂ及び凸部幅Ｒｂが設定される。これにより、ピットの発生が抑制され、高効率の半導体発光素子が提供できる。
このように、本実施形態においては、基板５０に設けられる複数の基板構造体Ｓａに関して、基板凸部５１ｐの寸法と、基板凹部５１ｄの寸法と、の関係が適切に設定される。すなわち、第１半導体層１０の凹部６１ｄの寸法と、凸部６１ｐの寸法と、の関係が適切に設定される。これにより、基板凸部５１ｐ上での結晶層Ｐｇの成長が抑制される。これにより、ピット密度Ｃｐが低減でき、転位密度が低減できる。
なお、基板凹凸５１の面方位を所定の方向に設定する参考例においては、基板凸部５１ｐ上での結晶層Ｐｇの成長の抑制することが十分でなく、ピット密度Ｃｐ及び転位密度の低減は不十分である。
また、基板主面５０ａ上に形成する窒化物半導体層の成長条件を制御することで、基板凸部５１ｐ上での結晶層Ｐｇの成長の抑制する参考例も考えられるが、成長条件の制御は難しく、ピット密度Ｃｐの低減は不十分であり、転位密度を低減することは困難である。
また、基板凹部５１ｄの形状を制御することで、基板凹部５１ｄでの窒化物半導体層の成長を抑制し、転位密度を低減することを試みる参考例もあるが、この方法では、ピット密度を低減することは困難である。
これに対して、実施形態においては、基板凸部５１ｐの寸法と、基板凹部５１ｄの寸法と、の関係（すなわち、第１半導体層１０の凹部６１ｄの寸法と、凸部６１ｐの寸法と、の関係）が適切に設定されることで、ピット密度Ｃｐ及び転位密度の両方を低減できる。
また、平坦な基板上に形成した第１の窒化物半導体層に凹凸を形成し、その上に第２の窒化物半導体層を形成する参考例においては、第１の窒化物半導体層と第２の窒化物半導体層とにおける屈折率差が小さいので光取り出し効率の向上効果が小さい。
これに対して、実施形態においては、基板５０に基板凹凸５１が設けられるため、基板５０と第１半導体層１０とにおける屈折率差が大きく、光取り出し効率の向上効果が大きい。また、基板５０を除去した場合も、第１半導体層１０の第１主面１０ａに形成される凹凸６１により、光取り出し効率を大きく向上できる。
なお、実施形態において、基板５０に複数の基板凸部５１ｐが設けられる場合は、複数の基板凸部５１ｐは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。また、基板５０に複数の基板凹部５１ｄが設けられる場合は、複数の基板凹部５１ｄは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。これにより、基板凸部５１ｐから発生する転位６５を抑制する効果が大きくなるとともに、第１半導体層１０において、転位が延びる方向が水平方向（Ｚ軸に対して交差する方向）に変化して基板側部５１ｓにぶつかり消滅する割合が増加し、転位密度の低減効果が大きくなる。また、光取り出し効率を大きく向上でき、発光効率が増大する。
下地層６０において、複数の凹部６１ｄが設けられる場合は、複数の凹部６１ｄは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。また、下地層６０において、複数の凸部６１ｐが設けられる場合は、複数の凸部６１ｐは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。これにより、凹部６１ｄで発生する転位６５を抑制する効果が大きくなるとともに、第１半導体層１０において、転位が延びる方向が水平方向（Ｚ軸に対して交差する方向）に変化して基板側部５１ｓにぶつかり消滅する割合が増加し、転位密度の低減効果が大きくなる。また、光取り出し効率を大きく向上でき、発光効率が増大する。
すなわち、下地層６０において、凸部６１ｐ及び凹部６１ｄの少なくともいずれかは複数設けられ、複数の前記少なくともいずれかは、Ｚ軸方向に対して垂直な面内で２次元的に配置されていることが好ましい。
図１４（ａ）〜図１４（ｈ）及び図１５（ａ）〜図１５（ｈ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。
すなわち、これらの図は、第１半導体層１０（例えば下地層６０）の凹凸６１（凹部６１ｄ及び凸部６１ｐ）、及び、基板凹凸５１（基板凸部５１ｐ及び基板凹部５１ｄ）の平面形状及び平面配置（Ｚ軸に沿ってみたときの形状及び配置）を例示している。
図１４（ａ）〜図１４（ｈ）及び図１５（ａ）〜図１５（ｈ）に例示したように、基板凸部５１ｐ及び基板凹部５１ｄは、三角形、四角形（ひし形及び平行四辺形を含む）、六角形及び帯状など種々の形状を有することができる。また、複数設けられる基板凸部５１ｐ及び複数設けられる基板凹部５１ｄは、三角形の頂点、並びに、六角形の中心及び頂点などに配置されることができる。同様に、第１半導体層１０の凹部６１ｄ及び凸部６１ｐは、三角形、四角形（ひし形及び平行四辺形を含む）、六角形、帯状など種々の形状を有することができる。また、複数設けられる凹部６１ｄ及び複数設けられる凸部６１ｐは、三角形の頂点、並びに、六角形の中心及び頂点などに配置されることができる。上記の他、実施形態において、凹凸６１及び基板凹凸５１の平面形状及び平面配置は、種々の変形が可能である。
基板５０において、複数の基板凸部５１ｐ及び複数の基板凹部５１ｄの少なくともいずれかが設けられることが好ましい。これにより、第１半導体層１０において、転位が延びる方向が水平方向（Ｚ軸に対して交差する方向）に変化して基板側部５１ｓにぶつかり消滅し、転位密度を効果的に減少させることができる。
実施形態においては、凹凸パターンを有する基板上に窒化物半導体層を形成する際に、凸部からの成長が抑制され、凹部から成長した結晶同士が合体する。これにより、平坦性に優れた窒化物半導体層を得ることができる。その結果、信頼性と光取り出し効率が高い半導体発光素子を実現できる。
本実施形態に係る半導体発光素子は、例えば、青緑色、緑色または赤色のＬＥＤの他、青緑色、緑色及び赤色のレーザダイオード（ＬＤ：Laser Diode）などに応用できる。
（第２の実施形態）
本実施形態は、窒化物半導体層を成長させるための窒化物半導体層成長用基板に係る。この窒化物半導体層成長用基板は、第１の実施形態において説明した基板５０を含む。すなわち、この窒化物半導体層成長用基板（基板５０）は、窒化物半導体層（例えば半導体構造体１０ｓ）を成長させる基板主面５０ａを有する。窒化物半導体層成長用基板は、基板主面５０ａに設けられた複数の基板構造体Ｓａを有する。
複数の基板構造体Ｓａのそれぞれは、基板主面５０ａ上に設けられた基板凸部５１ｐであり、複数の基板構造体Ｓａどうしの間に基板凹部５１ｄが設けられる。または、複数の基板構造体Ｓａのそれぞれは、基板主面５０ａ上に設けられた基板凹部５１ｄであり、複数の基板構造体Ｓａどうしの間に基板凸部５１ｐが設けられる。
このときも、上記の第１式及び第２式が満たされるように、基板凸部高さｈａ、基板凸部幅ｒａ及び基板凹部幅Ｒａが設定される。これにより、ピットＰｐの発生が抑制でき、高効率の半導体発光素子を作製することができる。
また、基板主面５０ａの単位面積あたりの基板頂部５１ｔの面積の合計の、単位面積あたりの基板凹部５１ｄの合計の面積に対する比は、０．１７よりも小さいことが好ましい。これにより、ピットＰｐの発生が効果的に抑制される。
また、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０．６以下であることが好ましい。なお、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０よりも大きい。これにより、例えば斜面異常成長層Ｓｇの発生が抑制され、転位密度が効果的に低減できる。
この窒化物半導体層成長用基板は、サファイア、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）基板及びガリウム砒素（ＧａＡｓ）の少なくともいずれかを含む。
（第３の実施形態）
本実施形態は、窒化物半導体ウェーハに係る。
図１６（ａ）及び図１６（ｂ）は、第３の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１６（ａ）及び図１６（ｂ）に表したように、本実施形態に係る窒化物半導体ウェーハ２１０及び２１１は、基板５０と、基板５０の上に設けられた窒化物半導体層（例えば、下地層６０を含む層）と、を備える。
窒化物半導体ウェーハ２１０において、基板５０の上に設けられた窒化物半導体層は、下地層６０を含む。窒化物半導体ウェーハ２１０は、例えば、半導体発光素子の機能部の下地部分として用いられる。すなわち、窒化物半導体ウェーハ２１０は、第１の実施形態において説明した半導体発光素子１１０または１２０の少なくとも一部として用いることができる。また、窒化物半導体ウェーハ２１０は、例えば、半導体発光素子に含まれる半導体層の少なくとも一部として用いることができる。または、窒化物半導体ウェーハ２１０は、トランジスタ（例えば、ＨＥＭＴ）などの窒化物半導体層を用いた半導体装置に応用できる。
窒化物半導体ウェーハ２１１においては、基板５０の上には、第１半導体層１０（下地層６０を含む）、多層構造体４０、発光層３０及び第２半導体層２０が設けられている。すなわち、窒化物半導体ウェーハ２１１は、半導体発光素子に含まれる半導体層の少なくとも一部として用いることができる。
窒化物半導体ウェーハ２１０及び２１１において、基板５０は、窒化物半導体層の側の基板主面５０ａに設けられた基板構造体Ｓａを有する。基板構造体Ｓａは、窒化物導体層に接する。
複数の基板構造体Ｓａのそれぞれは、基板主面５０ａ上に設けられた基板凸部５１ｐであり、複数の基板構造体Ｓａどうしの間に基板凹部５１ｄが設けられる。または、複数の基板構造体Ｓａのそれぞれは、基板主面５０ａ上に設けられた基板凹部５１ｄであり、複数の基板構造体Ｓａどうしの間に基板凸部５１ｐが設けられる。
そして、基板５０において、上記の第１式及び第２式が満たされる。また、窒化物半導体層において上記の第３式及び第４式が満たされる。これにより、ピットＰｐの発生が抑制できる。これにより、例えば、高効率の半導体発光素子を作製できる窒化物半導体ウェーハを提供できる。
窒化物半導体ウェーハ２１０及び２１１においても、基板主面５０ａの単位面積あたりの基板頂部５１ｔの面積の合計の、単位面積あたりの基板凹部５１ｄの合計の面積に対する比は、０．１７よりも小さいことが好ましい。これにより、ピットＰｐの発生が効果的に抑制される。
また、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０．６以下であることが好ましい。また、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０よりも大きい。これにより、例えば斜面異常成長層Ｓｇの発生が抑制され、転位密度が効果的に低減できる。
基板５０は、サファイア炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）基板及びガリウム砒素（ＧａＡｓ）の少なくともいずれかを含む。
また、窒化物半導体層（例えば半導体構造体１０ｓ）は、基板５０の上に設けられ、第１導電形の層を含む第１半導体層１０と、第１半導体層１０の上に設けられた発光層３０と、発光層３０の上に設けられ、第１導電形とは異なる第２導電形の層を含む第２半導体層２０と、を含む。第１半導体層１０は、窒化物半導体からなる。
実施形態によれば、高効率の半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハが提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子または窒化物半導体ウェーハに含まれる基板、バッファ層、下地層、半導体層、発光層及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハを基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ｓ…半導体構造体（窒化物半導体層）、 １１…ｎ側コンタクト層、 ２０…第２半導体層、 ２１…第１ｐ側層、 ２２…第２ｐ側層、 ２３…第３ｐ側層、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…多層膜体、 ５０…基板、 ５０ａ…基板主面、 ５１…基板凹凸、 ５１ｄ…基板凹部、 ５１ｐ…基板凸部、 ５１ｓ…基板側部、 ５１ｔ…基板頂部、 ５５…バッファ層、 ６０…下地層、 ６０ａ…第１主面、 ６１…凹凸、 ６１ｂ…底部、 ６１ｄ…凹部、 ６１ｐ…凸部、 ６１ｓ…側部、 ７０…第１電極、 ８０…第２電極、 １１０、１１１、１２０、１９１…半導体発光素子、 ２１０、２１１…窒化物半導体ウェーハ、 ＢＬ、ＢＬ１、ＢＬｎ…障壁層、 Ｃａ１、Ｃａ２、Ｃｂ１、Ｃｂ２…重心、 Ｃｅ…刃状転位密度、 Ｃｐ…ピット密度、 Ｃｓ…らせん転位密度、 Ｄｇ…結晶層、 Ｄｌ…転位、 Ｐｇ…結晶層、 Ｐｐ…ピット、 Ｒａ…基板凹部幅、 Ｒｂ…凸部幅、 Ｓａ、Ｓａ１、Ｓａ２…基板構造体、 Ｓｂ、Ｓｂ１、Ｓｂ２…構造体、 Ｓｇ…斜面異常成長層、 Ｓｒ…比、 Ｔａ、Ｔｂ…間隔、 ＷＬ、ＷＬ１、ＷＬｎ…井戸層、 ｈａ…基板凸部高さ、 ｈｂ…凹部深さ、 ｒａ…基板凸部幅、 ｒｂ…凹部幅、 ｓｐｌ１〜ｓｐｌ−７…第１〜第７試料

Claims (7)

  1. 第１導電形の層を含む第１半導体層と、
    前記第１導電形とは異なる第２導電形の層を含む第２半導体層と、
    前記第１半導体層と、前記第２半導体層と、の間に設けられた発光層と、
    を備え、
    前記第１半導体層は、前記第１半導体層の前記発光層とは反対の側の第１主面に設けられた複数の構造体を有し、
    前記複数の構造体のそれぞれは、前記第１主面上に設けられた凹部であり、前記複数の構造体どうしの間に凸部が設けられる、または、
    前記複数の構造体のそれぞれは、前記第１主面上に設けられた凸部であり、前記複数の構造体どうしの間に凹部が設けられ、
    前記複数の構造体のうちのいずれかである第１の構造体の、前記第１主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の構造体のうちで前記第１の構造体に最も近い第２の構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並び、
    前記凹部の深さをｈｂとし、
    前記凹部の底部の前記第２軸に沿った幅をｒｂとし、
    前記凸部の前記第２軸に沿った幅をＲｂとしたときに、
    前記ｈｂ、前記ｒｂ及び前記Ｒｂは、
    ｒｂ／（２・ｈｂ）≦０．７、及び、
    ｒｂ／Ｒｂ＜１
    を満たし、
    前記第１主面の単位面積あたりの前記底部の面積の合計の、前記単位面積あたりの前記凸部の合計の面積に対する比は、０．１７よりも小さいことを特徴とする半導体発光素子。
  2. 第１導電形の層を含む第１半導体層と、
    前記第１導電形とは異なる第２導電形の層を含む第２半導体層と、
    前記第１半導体層と、前記第２半導体層と、の間に設けられた発光層と、
    を備え、
    前記第１半導体層は、前記第１半導体層の前記発光層とは反対の側の第１主面に設けられた複数の構造体を有し、
    前記複数の構造体のそれぞれは、前記第１主面上に設けられた凹部であり、前記複数の構造体どうしの間に凸部が設けられる、または、
    前記複数の構造体のそれぞれは、前記第１主面上に設けられた凸部であり、前記複数の構造体どうしの間に凹部が設けられ、
    前記複数の構造体のうちのいずれかである第１の構造体の、前記第１主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の構造体のうちで前記第１の構造体に最も近い第２の構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並び、
    前記凹部の深さをｈｂとし、
    前記凹部の底部の前記第２軸に沿った幅をｒｂとし、
    前記凸部の前記第２軸に沿った幅をＲｂとしたときに、
    前記ｈｂ、前記ｒｂ及び前記Ｒｂは、
    ｒｂ／（２・ｈｂ）≦０．７、及び、
    ｒｂ／Ｒｂ＜１
    を満たし、
    前記第１の構造体の前記重心と、前記第２の構造体の前記重心と、の間の前記第２軸に沿った距離をＴｂとしたときに、ｈｂ／（Ｔｂ−Ｒｂ−ｒｂ）は、０．６以下であることを特徴とする半導体発光素子。
  3. 前記第１主面に接する基板であって、前記複数の構造体に沿う複数の基板構造体を有する基板をさらに備えたことを特徴とする請求項１または２に記載の半導体発光素子。
  4. 窒化物半導体層を成長させる基板主面を有し、前記基板主面に設けられた複数の基板構造体を有する窒化物半導体層成長用基板であって、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凸部であり、前記複数の基板構造体どうしの間に基板凹部が設けられる、または、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凹部であり、前記複数の基板構造体どうしの間に基板凸部が設けられ、
    前記複数の基板構造体のうちのいずれかである第１の基板構造体の、前記基板主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の基板構造体のうちで前記第１の基板構造体に最も近い第２の基板構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並び、
    前記基板凸部の高さをｈａとし、
    前記基板凸部の基板頂部の前記第２軸に沿った幅をｒａとし、
    前記基板凹部の前記第２軸に沿った幅をＲａとしたときに、
    前記ｈａ、前記ｒａ及び前記Ｒａは、
    ｒａ／（２・ｈａ）≦０．７、及び、
    ｒａ／Ｒａ＜１
    を満たし、
    前記基板主面の単位面積あたりの前記基板頂部の面積の合計の、前記単位面積あたりの前記基板凹部の合計の面積に対する比は、０．１７よりも小さいことを特徴とする窒化物半導体層成長用基板。
  5. 窒化物半導体層を成長させる基板主面を有し、前記基板主面に設けられた複数の基板構造体を有する窒化物半導体層成長用基板であって、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凸部であり、前記複数の基板構造体どうしの間に基板凹部が設けられる、または、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凹部であり、前記複数の基板構造体どうしの間に基板凸部が設けられ、
    前記複数の基板構造体のうちのいずれかである第１の基板構造体の、前記基板主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の基板構造体のうちで前記第１の基板構造体に最も近い第２の基板構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並び、
    前記基板凸部の高さをｈａとし、
    前記基板凸部の基板頂部の前記第２軸に沿った幅をｒａとし、
    前記基板凹部の前記第２軸に沿った幅をＲａとしたときに、
    前記ｈａ、前記ｒａ及び前記Ｒａは、
    ｒａ／（２・ｈａ）≦０．７、及び、
    ｒａ／Ｒａ＜１
    を満たし、
    前記第１の基板構造体の前記重心と、前記第２の基板構造体の前記重心と、の間の前記第２軸に沿った距離をＴａとしたときに、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０．６以下であることを特徴とする窒化物半導体層成長用基板。
  6. 基板と、
    前記基板の上に設けられた窒化物半導体層と、
    を備え、
    前記基板は、前記窒化物半導体層の側の基板主面に設けられ、前記窒化物導体層に接する複数の基板構造体を有し、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凸部であり、前記複数の基板構造体どうしの間に基板凹部が設けられる、または、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凹部であり、前記複数の基板構造体どうしの間に基板凸部が設けられ、
    前記複数の基板構造体のうちのいずれかである第１の基板構造体の、前記基板主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の基板構造体のうちで前記第１の基板構造体に最も近い第２の基板構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並び、
    前記基板凸部の高さをｈａとし、
    前記基板凸部の基板頂部の前記第２軸に沿った幅をｒａとし、
    前記基板凹部の前記第２軸に沿った幅をＲａとしたときに、
    前記ｈａ、前記ｒａ及び前記Ｒａは、
    ｒａ／（２・ｈａ）≦０．７、及び、
    ｒａ／Ｒａ＜１
    を満たし、
    前記基板主面の単位面積あたりの前記基板頂部の面積の合計の、前記単位面積あたりの前記基板凹部の合計の面積に対する比は、０．１７よりも小さいことを特徴とする窒化物半導体ウェーハ。
  7. 基板と、
    前記基板の上に設けられた窒化物半導体層と、
    を備え、
    前記基板は、前記窒化物半導体層の側の基板主面に設けられ、前記窒化物導体層に接する複数の基板構造体を有し、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凸部であり、前記複数の基板構造体どうしの間に基板凹部が設けられる、または、
    前記複数の基板構造体のそれぞれは、前記基板主面上に設けられた基板凹部であり、前記複数の基板構造体どうしの間に基板凸部が設けられ、
    前記複数の基板構造体のうちのいずれかである第１の基板構造体の、前記基板主面に対して垂直な第１軸に沿ってみたときの形状の重心と、前記複数の基板構造体のうちで前記第１の基板構造体に最も近い第２の基板構造体の、前記第１軸に沿ってみたときの形状の重心と、は、第２軸上に並び、
    前記基板凸部の高さをｈａとし、
    前記基板凸部の基板頂部の前記第２軸に沿った幅をｒａとし、
    前記基板凹部の前記第２軸に沿った幅をＲａとしたときに、
    前記ｈａ、前記ｒａ及び前記Ｒａは、
    ｒａ／（２・ｈａ）≦０．７、及び、
    ｒａ／Ｒａ＜１
    を満たし、
    前記第１の基板構造体の前記重心と、前記第２の基板構造体の前記重心と、の間の前記第２軸に沿った距離をＴａとしたときに、ｈａ／（Ｔａ−Ｒａ−ｒａ）は、０．６以下であることを特徴とする窒化物半導体ウェーハ。
JP2011115583A 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ Active JP5095842B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011115583A JP5095842B2 (ja) 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
US13/404,553 US8823016B2 (en) 2011-05-24 2012-02-24 Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer
US14/330,151 US9064997B2 (en) 2011-05-24 2014-07-14 Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer
US14/701,565 US20150236200A1 (en) 2011-05-24 2015-05-01 Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011115583A JP5095842B2 (ja) 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012171798A Division JP5694253B2 (ja) 2012-08-02 2012-08-02 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ

Publications (2)

Publication Number Publication Date
JP2012244091A JP2012244091A (ja) 2012-12-10
JP5095842B2 true JP5095842B2 (ja) 2012-12-12

Family

ID=47218641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011115583A Active JP5095842B2 (ja) 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ

Country Status (2)

Country Link
US (3) US8823016B2 (ja)
JP (1) JP5095842B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
JP5095842B2 (ja) * 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
TW201523917A (zh) * 2013-12-12 2015-06-16 Hwasun Quartek Corp 磊晶基板、其製造方法及發光二極體
JP6211999B2 (ja) * 2014-06-25 2017-10-11 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
WO2017127461A1 (en) * 2016-01-18 2017-07-27 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
US20190035975A1 (en) * 2016-01-22 2019-01-31 Oji Holdings Corporation Semiconductor light-emitting element substrate, and method for manufacturing semiconductor light-emitting element substrate
JP6443524B2 (ja) * 2017-11-22 2018-12-26 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
CN114023851B (zh) * 2021-09-09 2023-10-13 华灿光电（浙江）有限公司 深紫外发光二极管的外延片及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04356723A (ja) 1991-06-03 1992-12-10 Teijin Memory Media Kk 可撓性磁気ディスク
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP4356723B2 (ja) 2001-07-24 2009-11-04 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4146881B2 (ja) * 2007-03-20 2008-09-10 シャープ株式会社 窒化物半導体発光素子およびエピウエハとその製造方法
JP5095842B2 (ja) * 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ

Also Published As

Publication number Publication date
US20150236200A1 (en) 2015-08-20
JP2012244091A (ja) 2012-12-10
US20140319460A1 (en) 2014-10-30
US9064997B2 (en) 2015-06-23
US20120299014A1 (en) 2012-11-29
US8823016B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
JP5095842B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP5649514B2 (ja) 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP6306200B2 (ja) 窒化物半導体発光素子
JP5372045B2 (ja) 半導体発光素子
JP6227134B2 (ja) 窒化物半導体発光素子
JP2012216603A (ja) 窒化物半導体発光素子およびその製造方法
US10995403B2 (en) Method of forming aluminum nitride film and method of manufacturing semiconductor light-emitting element
JP5694253B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP2012243780A (ja) 半導体発光素子及びウェーハ
JP2006237254A (ja) 半導体素子及びその製造方法
JP5864000B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2016066814A (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
TW202107734A (zh) 發光二極體及其製造方法
TWI583832B (zh) 三族氮化物的成長方法
JP2007161525A (ja) 半導体装置用基材およびその製造方法
JP6031488B2 (ja) 半導体発光素子、及び、窒化物半導体層
JP2009253047A (ja) Ｉｉｉ族窒化物発光素子及びエピタキシャルウエハ
CN116314509A (zh) 发光二极管外延片及其制备方法、发光二极管
JP6010088B2 (ja) 半導体発光素子
JP2012244154A (ja) 半導体発光素子及びウェーハ
JP5651758B2 (ja) 半導体発光素子
JP2006156802A (ja) Ｉｉｉ族窒化物半導体素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R151 Written notification of patent or utility model registration

Ref document number: 5095842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250