CN116325191A - 整合在单一晶片上的三色光源 - Google Patents
整合在单一晶片上的三色光源 Download PDFInfo
- Publication number
- CN116325191A CN116325191A CN202180068888.0A CN202180068888A CN116325191A CN 116325191 A CN116325191 A CN 116325191A CN 202180068888 A CN202180068888 A CN 202180068888A CN 116325191 A CN116325191 A CN 116325191A
- Authority
- CN
- China
- Prior art keywords
- light source
- semiconductor layer
- wavelength
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000004065 semiconductor Substances 0.000 claims description 147
- 238000000034 method Methods 0.000 description 34
- 238000005516 engineering process Methods 0.000 description 18
- 238000010348 incorporation Methods 0.000 description 14
- 238000001228 spectrum Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
示例性装置可包括:基板;介电层,在基板上形成;第一光源,经构造为发射通过第一波长表征的第一光;第二光源,经构造为发射通过与第一波长不同的第二波长表征的第二光;和第三光源,经构造为发射通过与第一波长及第二波长不同的第三波长表征的第三光。第一光源可原生地(natively)在基板的第一区域上形成并且在介电层的第一开口内布置。第二光源可原生地在基板的第二区域上形成并且在介电层的第二开口内布置。第三光源可原生地在基板的第三区域上形成并且在介电层的第三开口内布置。
Description
相关申请的交叉引用
本申请要求享有标题为“THREE COLOR LIGHT SOURCES INTEGRATED ON A SINGLEWAFER(整合在单一晶片上的三色光源)”的于2020年9月15日提交的美国非临时申请第17/021,391号的权益及优先权,此申请的全部内容通过引用方式并入本文中。
技术领域
本技术涉及在相同基板上形成具有三个不同的发射波长的光源的方法。更具体地,本技术涉及定制各种光源的性质以实现期望的发射波长的方法。
背景技术
各种显示技术使用具有不同发射波长的光源,诸如红色、绿色、及蓝色,以提供全色显示器。例如,可在电视的显示面板上布置发光二极管(LED)。LED可以是具有小于或约为10μm的最大线性尺寸的微LED(micro-LED)。在相同基板上提供具有不同发射波长的LED是困难、昂贵、且耗时的,并且经常LED不具有可接受的性质。
因此,需要可以用于在相同基板上产生具有不同的发射波长的高品质LED的改进方法。本技术解决这些及其他需要。
发明内容
示例性装置可包括:基板;介电层,在基板上形成;第一光源,经构造为发射通过第一波长表征的第一光;第二光源,经构造为发射通过与第一波长不同的第二波长表征的第二光;和第三光源,经构造为发射通过与第一波长及第二波长不同的第三波长表征的第三光。第一光源可原生地(natively)在基板的第一区域上形成并且在介电层的第一开口内布置。第二光源可原生地在基板的第二区域上形成并且在介电层的第二开口内布置。第三光源可原生地在基板的第三区域上形成并且在介电层的第三开口内布置。
在一些实施方式中,第一光源可包括发射表面,发射表面具有半极性及/或非极性的极性。第一光源可包括具有第一松弛度(degree of relaxation)的第一有源区域,第二光源可包括具有第二松弛度的第二有源区域,并且第一松弛度可与第二松弛度不同。
第一光源可包括具有第一In百分比的第一有源区域,第二光源可包括具有第二In百分比的第二有源区域,并且第一In百分比与第二In百分比不同。第一光源可具有第一形状,第二光源可具有第二形状,并且第一形状可与第二形状不同。
第一光源可包括第一半导体层,所述第一半导体层包括GaN及/或InGaN。第一光源还可包括在第一半导体层上形成的第一多孔半导体层及在第一多孔半导体层上形成的第一松弛的半导体层,第一多孔半导体层可包括具有第一孔隙度的GaN,并且第一松弛的半导体层可包括具有第一松弛度的InGaN。
第二光源可包括第二半导体层,所述第二半导体层包括GaN及/或InGaN,第二光源还可包括在第二半导体层上形成的第二多孔半导体层及在第二多孔半导体层上形成的第二松弛的半导体层,第二多孔半导体层可包括具有第二孔隙度的GaN,并且第二松弛的半导体层可包括具有第二松弛度的InGaN。第一孔隙度可与第二孔隙度不同,并且第一松弛度可与第二松弛度不同。
在第一光源的第一松弛的半导体层中的InGaN可具有第一In百分比,在第二光源的第二松弛度的半导体层中的InGaN可具有第二In百分比,并且第一In百分比可与第二In百分比不同。第一光源可通过第一临界尺寸表征,第二光源可通过第二临界尺寸表征,并且第一临界尺寸可与第二临界尺寸不同。
本技术的一些实施方式可涵盖具有下列的装置:多个第一光源,经构造为发射通过第一波长表征的第一光;多个第二光源,经构造为发射通过第二波长表征的第二光;及多个第三光源,经构造为发射通过第三波长表征的第三光。多个第一光源的每个第一光源可原生地在基板的第一区域上形成。第一波长可与第二波长及第三波长不同,并且第二波长可与第三波长不同。多个第二光源的每个第二光源可原生地在基板的第二区域上形成,并且多个第三光源的每个第三光源可原生地在基板的第三区域上形成。
在一些实施方式中,多个第一光源可隔开以在多个第一光源的相邻第一光源之间具有第一距离,多个第二光源可隔开以在多个第二光源的相邻第二光源之间具有第二距离,并且第一距离可与第二距离不同。多个第一光源的每个第一光源可通过第一临界尺寸表征,多个第二光源的每个第二光源可通过第二临界尺寸表征,并且第一临界尺寸可与第二临界尺寸不同。
多个第一光源可隔开以在多个第一光源的相邻第一光源之间具有第一距离,多个第二光源可隔开以在多个第二光源的相邻第二光源之间具有第二距离,第一距离可大于第二距离,并且第一临界尺寸可小于第二临界尺寸。第一数量的第一光源可在基板的第一区域上形成,第二数量的第二光源可在基板的第二区域上形成,第一光源的第一数量可小于第二光源的第二数量,并且第一临界尺寸可小于第二临界尺寸。
基板的第一区域可包括基板的多个第一部分,基板的第二区域可包括基板的多个第二部分,并且基板的第三区域可包括基板的多个第三部分。基板的第一部分的数量可大于基板的第二部分的数量。多个第一光源的每个第一光源可通过第一临界尺寸表征,多个第二光源的每个第二光源可通过第二临界尺寸表征,并且第一临界尺寸可小于第二临界尺寸。
本技术的一些实施方式可涵盖具有下列的装置:第一光源,经构造为发射通过第一波长表征的第一光;第二光源,经构造为发射通过第二波长表征的第二光;及第三光源,经构造为发射通过第三波长表征的第三光。第一光源可在基板的第一区域上形成,并且第一光源的第一半导体层可通过第一孔隙度表征。第二光源可在基板的第二区域上形成,并且第二光源的第二半导体层可通过第二孔隙度表征。第三光源可在基板的第三区域上形成,并且第三光源的第三半导体层可通过第三孔隙度表征。第一波长可与第二波长及第三波长不同,并且第二波长可与第三波长不同。第一孔隙度可与第二孔隙度及第三孔隙度不同,并且第二孔隙度可与第三孔隙度不同。第一光源可包括半极性及/或非极性的发射表面。
这样的技术可提供优于传统系统及技术的数个益处。例如,光源可原生地在相同基板上形成,从而与传统的拾取及放置方法相比,降低成本、增加良率、且减少处理时间。另外,可调谐每个光源的发射波长。例如,可克服提供明亮红色发射器的挑战。此外,可减小模板(在模板上形成发射器)的厚度。结合下文描述及附图更详细描述这些及其他实施方式,连同实施方式的众多优点及特征。
附图说明
可通过参考说明书的剩余部分及附图来实现对所公开技术的性质及优点的进一步理解。
图1示出根据本技术的一些实施方式的示例性装置的示意性俯视图。
图2示出根据本技术的一些实施方式的示例性光源的侧视图。
图3示出根据本技术的一些实施方式的示例性装置的示意性侧视图。
图4示出根据本技术的一些实施方式的示例性装置的示意性侧视图。
图5示出根据本技术的一些实施方式的示例性装置的立体图。
图6示出根据本技术的一些实施方式的示例性装置的立体图。
图7示出根据本技术的一些实施方式的具有v形凹坑(v-pit)的p-n结的示意性侧视图。
图8示出根据本技术的一些实施方式的第一示例性装置及第二示例性装置的示意性俯视图。
图9示出根据本技术的一些实施方式的示例性装置的示意性立体图。
将若干图作为示意图包括在内。将理解图是出于说明目的的,并且除非特别声明为按比例,否则不认为这些图是按比例的。此外,作为示意图提供图以辅助理解,并且与现实表示相比图可能不包括所有方面或信息,并且出于说明目的图可包括夸张的材料。
在附图中,类似部件及/或特征可具有相同的参考标记。另外,相同类型的各个部件可通过在参考标记之后在类似部件之间进行区分的字母来进行区分。若在本说明书中仅使用第一参考标记,则描述适用于具有相同第一参考标记的类似部件中的任一个,而与字母无关。
具体实施方式
许多显示技术使用具有不同发射波长的光源,诸如红色、绿色、及蓝色,以提供全色显示器。光源由具有不同带隙的不同材料制成,以便产生不同的发射波长。一些传统方法使用“拾取及放置”技术以提供针对每个波长具有合适的光发射特性的光源。这些方法使用分离的基板来针对每个发射波长生长不同的LED、从生长基板移除LED、并且随后将LED附接到共用晶片。这些方法可通过选择具有与针对每个发射波长的LED类似的晶体结构的生长基板来最小化晶格失配。晶格失配可以在LED中诱发应变,该应变可不利地影响由LED发射的光的品质及效率。然而,由于处理步骤的数量、增加的起始基板数量、及设备的复杂性,这些方法冗长、耗时、低良率、且昂贵。
本技术可通过在相同基板上原生地形成具有不同发射波长的LED来克服这些问题。可调整各个参数以选择特定发射波长。例如,在基板上形成的Si掺杂的GaN层的不同区域可具有不同量的孔隙度(porosity),这可用于将各种量的In并入InGaN层的对应区域中以改变InGaN层的应变,并且由此使在InGaN层的不同区域上形成的有源区域的发射波长偏移。特定而言,第一区域可经调谐以用于蓝色发射,而第二区域可稍微经松弛(relax)以用于绿色发射,并且第三区域可进一步经松弛以用于红色发射。可随后在不同区域上形成基于GaN的光源。
替代地或附加地,可调整光源的特性以选择特定发射波长。例如,光源可形成为具有半极性及/或非极性的发射表面。这可允许将更多In并入基于GaN的材料中,这可使发射波长偏移到较长波长。作为另一实例,v形凹坑或倾斜的沟槽可形成在发射表面上以增加In并入及发射波长。作为又一实例,光源的临界尺寸可相对于其他光源减小或增加以便调谐(增加或减小)In并入及发射波长。作为又一实例,可增加或减小光源的间距(pitch)以便调谐(增加或减小)In并入及发射波长。作为又一实例,光源可形成为具有刻面(facet)及/或超晶格以便改变(增加或减小)In并入及发射波长。
本技术的方法还可最小化可能以不期望的方式偏移发射波长的应变效应及/或可能以减小光发射的强度的极化效应。另外,本技术的方法可减小LED的厚度。此外,本技术的方法可减小用于形成LED的处理及/或掩蔽步骤的数量。
图1示出根据本技术的一些实施方式的示例性装置100的示意性俯视图。装置100可包括原生地在基板115上形成的多个光源145、150、及155。基板115可包括Si。更具体地,基板115可包括:第一区域130,在第一区域130上形成第一光源145,第一光源145经构造为发射具有第一波长的光;第二区域135,在第二区域135上形成第二光源150,第二光源150经构造为发射具有第二波长的光;和第三区域140,在第三区域140上形成第三光源155,第三光源155经构造为发射具有第三波长的光。在一些实例中,第一波长可落入电磁光谱的红色区域内,第二波长可落入电磁光谱的绿色区域内,并且第三波长可落入电磁光谱的蓝色区域内。红色区域可包括在约615nm与约740nm之间的波长,绿色区域可包括在约500nm与约565nm之间的波长,并且蓝色区域可包括在约450nm与约485nm之间的波长。为了简便,仅在图1中示出几个第一光源145、第二光源150、及第三光源155。然而,可提供任何合适数量的第一光源145、第二光源150、及第三光源155。
图2示出根据本技术的一些实施方式的示例性光源200的侧视图。光源200包括有源区域235及在基板215上沉积的半导体层220,有源区域235可具有GaN及/或InGaN的多量子阱(multiple quantum well;MQW)结构加上在MQW的相对侧上的p及n掺杂的GaN或InGaN。为了简便,未示出触点、反射器、及钝化层。在一些实例中,半导体层220可包括GaN并且基板215可包括Si,尽管基板也可以是或包括其他含硅材料以及其上可以形成半导体层的任何其他材料。由于相对于基板215及半导体层220的晶格失配,光源200的发射波长可受到有源区域235的MQW中的铟的浓度及有源区域235上的应变影响。每单位输入电功率的光源200的发射功率或亮度也受到在有源区域235内及有源区域235的表面上的应变及缺陷阱(defecttrap)限制。作为减少这样的限制的一个实例,光源200还可包括在半导体层220上形成的多孔半导体层225。在一些实例中,多孔半导体层225可包括多孔Si掺杂的GaN。此外,光源200可包括在多孔半导体层225上形成的松弛的半导体层230。在一些实例中,松弛的半导体层230可包括松弛的InGaN。
可随后通过改变多孔半导体层225的孔隙度来选择光源200的发射波长。例如,可通过从多孔半导体层225的Si掺杂的GaN中移除增加量的Si来增加孔隙度。这允许松弛的半导体层230在更接近MQW中In水平的较高In水平处呈现更自然(natural)的晶格大小(更松弛)。从有源区域235的MQW的特定铟浓度引起的发射波长随后受到由层及下面的基板赋予的应变的较少影响;这造成来自光源200的较长发射波长。
在一些实例中,光源200的发射波长可变化以提供图1中所示的第一光源145、第二光源150、及第三光源155。例如,在基板115的第一区域130上的第一光源145可包括具有高孔隙度的多孔半导体层225,诸如在30%与60%之间的孔隙度。在基板115的第二区域135上的第二光源150可包括具有中等孔隙度的多孔半导体层225,诸如在0%与30%之间的孔隙度。在基板115的第三区域140上的第三光源可包括具有低孔隙度的多孔半导体层225,诸如0%的孔隙化(porosification)。这可造成:在基板115的第一区域130上的第一光源145具有松弛的半导体层230,具有高松弛度及/或高度In并入,诸如在5%与15%之间的In;在基板115的第二区域135上的第二光源150具有松弛的半导体层230,具有中等松弛度及/或中度In并入,诸如在2%与5%之间的In;并且在基板的第三区域140上的第三光源155具有松弛的半导体层230,具有低松弛度及/或低度In并入,诸如在1%与5%之间的In。
图1中所示的装置100可通过下列步骤形成:在基板115上均匀地沉积半导体层220,并且随后在半导体层220上均匀地沉积多孔半导体层225。半导体层220及多孔半导体层225可通过各种方法沉积,诸如金属有机化学气相沉积(metal-organic chemical vapordeposition;MOCVD)、等离子体增强的MOCVD、分子束外延(molecular beam epitaxy;MBE)、或气相外延。在一些实例中,可随后在对应于基板115的第一区域130、基板115的第二区域135、及基板115的第三区域140的区域中不同地调整多孔半导体层225的孔隙度。
例如,为了增加如初始所沉积的多孔半导体层225的孔隙度,可从多孔半导体层225的多孔Si掺杂的GaN移除各种量的Si。在一些实例中,可通过电化学工艺从在基板115的第一区域130上形成的多孔半导体层225的部分移除第一量的Si,可从在基板115的第二区域135上形成的多孔半导体层225的部分移除第二量的Si,并且可从在基板115的第三区域140上形成的多孔半导体层225的部分移除第三量的Si。所移除的第一量的Si可大于所移除的第二量的Si,并且所移除的第二量的Si可大于所移除的第三量的Si。松弛的半导体层230可随后在多孔半导体层225上沉积。由于多孔半导体层225的孔隙度的差异,松弛的半导体层230的不同区域可具有对应的应变差异。在此实例中,与对应于基板115的第二区域135的松弛的半导体层230的部分相比,对应于基板115的第一区域130的松弛的半导体层230的部分可具有较大的应变松弛度。这也具有使发射波长红移(ref-shifting)的效应,使得与在基板115的第二区域135上形成的光源相比,在基板115的第一区域130上形成的光源可具有较长的发射波长。同样,与对应于基板115的第三区域140的松弛的半导体层230的部分相比,对应于基板115的第二区域135的松弛的半导体层230的部分可具有较大的应变松弛度。另外,与在基板115的第三区域140上形成的光源相比,在基板115的第二区域135上形成的光源可具有较长的发射波长。在其他实例中,多孔半导体层225的部分的至少一者可保持为如所沉积的,使得所述至少一者的孔隙度未改变。光源可包括有源区域235,有源区域235可通过在松弛的半导体层230的不同区域上进行沉积来形成。
图3示出根据本技术的一些实施方式的示例性装置300的示意性侧视图。装置300可包括第一光源345、第二光源350、及第三光源355,这些光源中的每一者原生地在基板315上形成。基板315可包括Si,但基板也可以是或包括其他含硅材料以及其上可以形成半导体层的任何其他材料。第一光源345可经构造为发射具有第一波长的光,第二光源350可经构造为发射具有第二波长的光,并且第三光源355可经构造为发射具有第三波长的光。在一些实例中,第一波长可落入电磁光谱的红色区域内,第二波长可落入电磁光谱的绿色区域内,并且第三波长可落入电磁光谱的蓝色区域内。
装置300可通过在基板315上沉积介电层370来形成。介电层370可包括诸如SiN之类的材料,并且可具有小于或约为0.50μm、小于或约为0.45μm、小于或约为0.40μm、小于或约为0.35μm、或更小的厚度。在一些实例中,介电层370可在基板315上均匀地沉积,并且随后亚微米至数微米直径大小的开口可在介电层370内向下蚀刻到基板315的表面,以达可以从开口大小的一半到开口大小的三倍变化的有效深度。在一些实例中,光源345、350、及355可以选择性地在介电层370内的这些开口内沉积在基板315上,但不在介电层370上选择性沉积。在小且深的开口内的此选择性沉积可减小在基板315与有源区域335之间的层的厚度,否则需要(当在较大且较浅尺寸上完成时)减少缺陷陷阱并且增加松弛以获得最佳材料品质及发射功率。
第一光源345、第二光源350、及第三光源355的每一者具有临界尺寸,也可调整所述临界尺寸以允许较高的In并入及有源区域335的MQW中的松弛,并且因此选择发射波长。在此实例中,临界尺寸可以是介电层370中的相应开口的直径(“临界直径”)。在其他实例中,临界尺寸可以是选择性沉积的光源345、350、或355的纵横比(高度与直径的比率)。第一光源345的直径可在约200nm与约400nm之间,第二光源350的直径可在约400nm与约800nm之间,并且第三光源355的直径可在约400nm与约800nm之间。更一般而言,第一光源345可具有与第二光源350及第三光源355的直径相比较小的直径。另外,第二光源350及第三光源355的直径可以是相等的,或者第二光源350的直径可与第三光源355的直径相比较小。针对第一光源345、第二光源350、及第三光源355的每一者,可调整光源直径及/或在相应有源区域的选择性沉积期间供应的In的浓度,以提供具有特定发射波长的光源。例如,可在沉积有源区域335期间供应较高浓度的In以便增加发射波长。另外,可减小光源的直径以便增加发射波长。
在一个实例中,第一光源345、第二光源350、及第三光源355的每一者可形成为包括与半导体层220、多孔半导体层225、及在有源区域335下方的松弛的半导体层230类似的层的集合。在其中不包括对应的多孔半导体层225及松弛的半导体层230的其他实例中,这两个层可与半导体220相同,或在一些其他实例中,InGaN可替代GaN或可在半导体层220的顶部上添加InGaN,并且在一些其他实例中进一步可使用GaN及InGaN的交替层(“交替堆叠结构(stack)”)。例如,第一光源345可包括第一半导体层360及第二半导体层347的交替层,其中第一半导体层360包括GaN并且第二半导体层347包括InGaN。类似地,第二光源350可包括第一半导体层360及第二半导体层352的交替层,其中第一半导体层360包括GaN并且第二半导体层352包括InGaN。同样,第三光源355可包括第一半导体层360及第二半导体层357的交替层,其中第一半导体层360包括GaN并且第二半导体层357包括InGaN。然而,第二光源350可不包括半导体层352,并且可仅包括第一半导体层360。替代地或附加地,第三光源355可不包括半导体层357,并且可仅包括第一半导体层360。在一些实例中,第一光源345的第二半导体层347的顶部、第二光源350的第二半导体层352的顶部、及/或第三光源355的第二半导体层357的顶部可形成为在介电层370的顶部上方延伸达小于或约为0.60μm、小于或约为0.50μm、小于或约为0.40μm、小于或约为0.30μm、小于或约为0.20μm、小于或约为0.10μm、或更小。
在一些实例中,种晶层365可在介电层370中的开口内在基板315的表面上沉积。种晶层365可包括AlN及/或HfN,并且可具有在约20nm与约30nm之间的厚度。种晶层365可防止第一半导体层360中的Ga与基板315中的Si反应。第一光源345、第二光源350、及第三光源355的层可随后在介电层370中的开口内在种晶层365上沉积。针对第一光源345、第二光源350、及第三光源355,第一半导体层360可以是相同的。在其中第一半导体层360与第二半导体层347、352、及357交替的交替堆叠结构实例中,最底部的第一半导体层360可具有小于或约为300nm、小于或约为250nm、小于或约为200nm、小于或约为150nm、或更小的厚度。在交替堆叠结构内的剩余层的每一者可具有在约50nm与约100nm之间的厚度。第一光源345的第二半导体层347、第二光源350的第二半导体层352、及第三光源355的第二半导体层357的InGaN层可具有不同浓度的In,以便提供不同的应变松弛度。例如,第一光源345的第二半导体层347可具有在约0.25与约0.3之间的In浓度。另外,第二光源350的第二半导体层352可具有在约0.14与约0.18之间的In浓度。此外,第三光源355的第二半导体层357可具有在约0.05与约0.08之间的In浓度。
在一些实例中,或者是为了进一步释放MQW上的应变或者是当不使用50nm至100nm层的交替堆叠结构时,可在有源区域335的n掺杂的层内的MQW的正下方包括GaN及InGaN的交替较薄层的超晶格堆叠结构。在超晶格中的GaN及InGaN的交替层可与有源区域335的MQW中的交替层相比较薄。在超晶格的InGaN层中的铟的浓度也可与在MQW的InGaN层中的铟相比较低。例如,在MQW中的GaN及InGaN的交替层的每一者可具有在约2nm与约15nm之间的厚度,而在超晶格中的那些层可具有在约1nm与约5nm之间的厚度。有源区域335的表面的极性可减小光发射的强度。
图4示出根据本技术的一些实施方式的示例性装置400的示意性侧视图。装置400可包括第一光源445、第二光源450、及第三光源455,其中的每一者原生地在介电层470中的开口内在基板415上形成。第一光源445、第二光源450、及第三光源455可以与图3中所示的第一光源345、第二光源350、及第三光源355类似的方式形成并且可具有类似特性。例如,第一光源445可包括与第一光源345的第一半导体层360及第二半导体层347类似的第一半导体层460及第二半导体层447的交替层。类似地,第二光源450可包括与第二光源350的第一半导体层360及第二半导体层352类似的第一半导体层460及第二半导体层452的交替层。同样,第三光源455可包括与第三光源355的第一半导体层360及第二半导体层357类似的第一半导体层460及第二半导体层457的交替层。在一些实例中,种晶层465可在介电层470中的开口内在基板415的表面上沉积。种晶层465可与图3中所示的种晶层365类似。
在图4中所示的实例中,可通过在有源区域435的拐角处形成刻面来减小极化效应,使得有源区域435具有梯形形状。在一些实例中,刻面可形成为具有非极性或半极性表面。第二光源450及第三光源455是具有梯形形状的有源区域435的光源的实例。另外,刻面可继续到第二光源450的下面的第二半导体层452中、第三光源455的第二半导体层457中、及/或第一半导体层460中,以及超晶格堆叠结构(当被包括在有源区域435的MQW正下方时)中。或者,可通过在有源区域435的拐角处形成刻面来减小极化效应,使得有源区域435具有棱锥(pyramidal)形状。刻面可形成为具有非极性或半极性表面。第一光源445是具有棱锥形状的有源区域435的光源的实例。第一光源445的有源区域435可使用棱锥形状的倾斜侧面作为发射表面。另外,刻面可继续到第一光源445的下面的第二半导体层447及/或第一半导体层460中。如在图3的先前实例中,在沉积有源区域435期间光源临界尺寸及In供应可经调整,以选择有刻面的(facetted)有源区域435的发射波长。
在与图4及图5中所示的平面垂直(即与横截面或临界尺寸垂直)的方向上的示例性光源的尺寸可在一些实例中与所选择的临界直径相同。在这样的情况下,从顶部观察的光源的形状或是方形或是如在图1中的圆形。届时光源的三维形状可以是下列的任一者:当在电介质上方的高度延伸小于或略微大于临界尺寸或直径时,为方形或圆形台面;当在电介质上方的高度延伸是临界尺寸的至少两倍至三倍时,为方形或圆形杆;和当如在图4中有刻面时(替代平坦的)为这些台面及杆的具有梯形或棱锥顶部的版本。然而,在一些实例中,与临界尺寸垂直的光源尺寸较长,使得光源的三维形状是条台面(stripe mesa)或鳍状物(fin),取决于在电介质上方的高度延伸,并且任一情况也可以具有梯形或棱锥顶部而非平坦顶部。
图5示出根据本技术的一些实施方式的示例性装置500的立体图。在图5中所示的实例中,装置500可包括多个光源515,光源515中的每一者具有可以是条棱锥的形状。光源515的每一者可包括作为极性表面的第一发射表面545。另外,光源515的每一者可包括作为半极性或非极性表面的多个第二发射表面550。使用半极性或非极性表面可允许将更多In并入发射表面中,这可增加光源515的发射波长。另外,使用半极性或非极性表面可减少应变及极化效应,应变及极化效应可能以不期望及/或不可预测的方式改变发射波长。在图5中所示的实例中,第二发射表面550可以是半极性的(1 0 -1 1)表面。在光源515的每一者中的有源区域可包括GaN及/或InGaN的多量子阱(MQW)结构535、p型GaN层560、及n型GaN层565。未示出接触层、反射器、及钝化层。
图5中所示的光源515可在半导体层530上生长。半导体层530可包括如关于图3及图4讨论的GaN及/或InGaN。或者,光源515可在图2中所示的光源200的多孔半导体层225上形成的松弛的半导体层230上生长。在沉积有源区域期间及在有源区域下方的任何InGaN层中的In供应可经调整以选择光源515的发射波长。如图5中所示,每个光源515可在介电材料555(诸如氮化硅)的开口540内构建。在介电材料555中的开口540可以是光源515的临界尺寸的实例。改变开口540的大小也可改变棱锥结构的大小,因为棱锥结构具有大于或等于开口540的大小的宽度。这可改变并入棱锥结构中的In的量,由此改变光源515的发射波长。例如,为了增加发射波长,可减小开口540的大小,这增加In并入的量。另一方面,为了减小发射波长,可增加开口540的大小,这减少In并入的量。因此,通过调整影响有源区域(诸如下面的半导体层)上的MQW铟浓度及应变水平的条棱锥光源参数、在生长期间In的供应、条棱锥宽度及刻面的任何组合,可以能实现较大波长偏移及较高品质输出光束。
图6示出根据本技术的一些实施方式的示例性装置600的立体图。在图6中所示的实例中,装置600可包括多个光源615,光源615中的每一者具有竖直杆或线形状。在光源615的每一者中的有源区域可包括GaN及/或InGaN的多量子阱(MQW)结构635、p型GaN层660、及n型GaN层665。未示出接触层、反射器、及钝化层。图6中所示的光源615的有源区域可从介电层655(诸如氮化硅)的开口640内在半导体层630上生长。半导体层630可包括GaN及/或InGaN。可调整介电层655的开口640的大小及光源615的直径,以改变并入竖直杆或线的MQW结构635及半导体层630二者中的In的量,由此改变光源615的发射波长。有源区域的高度可在介电层655上方延伸达介电层655的开口640的大小的三倍至五倍。结构的这样的高纵横比可允许进一步的应变松弛。光源615的每一者可包括作为半极性或非极性表面的多个发射表面650。使用半极性或非极性表面可允许将更多In并入发射表面中,这可增加光源615的发射波长。另外,使用半极性或非极性表面可减少应变及极化效应,应变及极化效应可能以不期望及/或不可预测的方式改变发射波长。在图6中所示的实例中,第二发射表面650可以是半极性的(1 0 -1 1)表面。因此,通过调整影响有源区域(诸如下面的半导体层)上的MQW铟浓度及应变水平的杆或线光源参数、在生长期间In的供应、杆或线的介电开口大小及直径、在电介质上方的高度延伸、及发射表面的极性的任何组合,可以能实现较大的波长偏移及较高品质的输出光束。
图7示出根据本技术的一些实施方式的具有v形凹坑的p-n结700的示意性侧视图。p-n结700可包括第一半导体层715、有源区域720、及第二半导体层725。第一半导体层715可包括p型GaN,并且第二半导体层725可包括n型GaN。有源区域720可以是包括GaN及/或InGaN的多量子阱(MQW)层。v形凹坑730可在有源区域720内形成。例如,v形凹坑730可通过在一个位置处延迟有源区域720的生长但在另一位置处继续有源区域720的生长来形成。可通过在生长期间调整温度、压力、流率、及/或前驱物来延迟生长。将v形凹坑730并入有源区域720中可增加发射波长。
在一些实例中,可整合多个v形凹坑730以便选择光源的发射波长。多个v形凹坑730可在半极性及/或非极性的发射表面上形成。在一个实例中,多个v形凹坑730可在图5中所示的光源515的第二发射表面550上形成。在另一实例中,多个v形凹坑730可在图6中所示的光源615的发射表面650上形成。然而,形成v形凹坑730不限于半极性或非极性发射表面,并且可以替代地在极性发射表面上形成。例如,多个v形凹坑730可在图3中所示的有源区域335的顶表面上形成。形成v形凹坑730可与上文讨论的其他技术中的一些技术或全部技术结合以进一步增加发射波长。
图8示出根据本技术的一些实施方式的第一示例性装置800及第二示例性装置805的示意性俯视图。第一装置800及第二装置805可包括原生地在基板上形成的多个光源845、850、及855。第一光源845可经构造为发射具有第一波长的光,第二光源850可经构造为发射具有第二波长的光,并且第三光源855可经构造为发射具有第三波长的光。在一些实例中,第一波长可落入电磁光谱的红色区域内,第二波长可落入电磁光谱的绿色区域内,并且第三波长可落入电磁光谱的蓝色区域内。
第一装置800可包括四个裸片(die),裸片中的每一者包括两个第一光源845、一个第二光源850、及一个第三光源855。在第一装置800内的每个裸片可具有方形形状,该方形形状具有约1μm的线性尺寸815。第二装置805可包括一个裸片,该裸片包括八个第一光源845、四个第二光源850、及四个第三光源855。在第二装置805内的裸片可具有方形形状,该方形形状具有约2μm的线性尺寸820。线性尺寸820可小于或约为5μm、小于或约为4μm、小于或约为3μm、小于或约为2μm,以满足微LED的期望标准。
第一光源845、第二光源850、及第三光源855的临界尺寸可经选择以产生上文讨论的发射波长。例如,可减小临界尺寸以便增加In并入及发射波长。光源的直径可以是临界尺寸的实例。在一些实例中,第一光源845、第二光源850、及第三光源855的直径可在约50nm与约1000nm之间。更具体地,在一些实例中,第一光源845的直径可以是约300nm,而第二光源850及第三光源855的直径可以是约500nm。在其他实例中,第一光源855的直径可小于第二光源850及第三光源855的直径,而第二光源850的直径可相同于或小于第三光源855的直径。
另外,第一光源845、第二光源850、及第三光源855的数量可经选择为使得用于裸片内的每个发射波长的总发射面积近似相同。例如,第一光源845的总发射面积可在第二光源850的总发射面积的±5%、±10%、±15%、±20%、或±25%内。类似地,第一光源845的总发射面积可在第三光源855的总发射面积的±5%、±10%、±15%、±20%、或±25%内。同样,第二光源845的总发射面积可在第三光源855的总发射面积的±5%、±10%、±15%、±20%、或±25%内。在图8中所示的实例中,可针对每个第二光源850存在两个第一光源845,并且针对每个第三光源855存在两个第一光源845,因为第一光源845的直径与第二光源850及第三光源855的直径相比较小。在其他实例(诸如5μm x 5μm裸片)中,可存在8与42个之间的第一光源845、3与6个之间的第二光源850、及2或3个第三光源855。替代地或附加地,第一光源845、第二光源850、及第三光源855可经布置,以便为触点提供足够空间以提供到第一光源845、第二光源850、及第三光源855的电气连接,及/或为反射器提供足够空间以增加光收集的效率。
图9示出根据本技术的一些实施方式的示例性装置900的示意性立体图。装置900可包括原生地在基板上形成的多个第一光源945、多个第二光源950、及多个第三光源955。第一光源945可经构造为发射具有第一波长的光,第二光源950可经构造为发射具有第二波长的光,并且第三光源955可经构造为发射具有第三波长的光。在一些实例中,第一波长可落入电磁光谱的红色区域内,第二波长可落入电磁光谱的绿色区域内,并且第三波长可落入电磁光谱的蓝色区域内。
如上文讨论,第一光源945、第二光源950、及第三光源955的临界尺寸可经选择以产生期望的发射波长。替代地或附加地,第一光源945、第二光源950、及第三光源955的间距可经选择以产生期望的发射波长。例如,可增加间距以便增加In并入及发射波长,因为将In并入更远隔开的结构中更为简单,并且由此不从侧面阻挡In并入。替代地或附加地,在相邻的第一光源945之间的距离、在相邻的第二光源950之间的距离、及在相邻的第三光源955之间的距离可经选择以产生期望的发射波长。例如,可增加在相邻的光源之间的距离以便增加In并入及发射波长。在相邻的光源之间的距离可定义为在相邻的光源的最近侧面之间的间隔(spacing)。在一些实例中,在相邻光源之间的距离可在约200nm与约1,000nm之间。
替代地或附加地,并入有源区域中的In的量可经选择以产生期望的发射波长。例如,在约0.10与约0.30之间的In浓度可并入第一光源945中,在约0.00与约0.15之间的In浓度可并入第二光源950中,并且在约0.00与约0.05之间的In浓度可并入第三光源955中。替代地或附加地,光源可形成为具有各种形状。例如,光源可包括方形台面、矩形台面、盘形台面、圆形台面、方形棱锥、成条的(striped)棱锥、圆柱体、杆、线、或纳米线。第一光源945、第二光源950、及第三光源955可具有不同形状或相同形状。
可结合上文讨论的技术的任一者或全部以便在相同基板上原生地形成具有在电磁光谱的红色、绿色、及蓝色区域中的发射波长的光源。例如,光源的三维形状、光源的临界尺寸、在半导体层及/或光源的有源区域内In的浓度、在介电层上方的有源区域的高度、在层上形成光源的所述层的孔隙度、在层上形成光源的所述层的应变、光源的发射表面的极性、在发射表面中v形凹坑的形成、每个裸片的光源的数量及/或在相邻光源之间的间隔可经调整以提供期望的发射波长。
在前述描述中,出于解释的目的,已经阐述若干细节以便提供对本技术的各个实施方式的理解。然而,对本领域技术人员来说将为明显的是,可在没有这些细节中的一些细节的情况下或在具有额外细节的情况下实践某些实施方式。
在已公开若干实施方式的情况下,本领技术人员将认识到可使用各种修改、替代构造、及等效者而不脱离实施方式的精神。此外,未描述多种熟知的工艺及元素,以避免不必要地使本技术模糊。由此,以上描述不应当被认为限制技术的范围。
在提供值范围的情况下,将理解除非上下文另外明确指出,也具体地公开在上限与下限之间的每个中间值(精确到下限单位的最小分数)。涵盖在任何提及值或在所提及范围中未提及的中间值与在所提及范围中的任何其他提及值或中间值之间的任何较窄范围。那些较小范围的上限及下限可独立地包括或排除在范围中,并且在技术内也涵盖每个范围(其中任一限值、无一限值、或两个限值包括在此较小范围中),受限于在所提及范围中任何具体排除的限值。在所提及范围包括一或两个限值的情况下,也包括排除那些所包括的限值中的任一个或两个限值的范围。
如在本文及所附权利要求书中使用的,除非上下文另外明确指出,否则单数形式“一(a)”、“一(an)”、及“该/所述(the)”包括复数引用。因此,例如,提及“一材料”包括多个这样的材料,并且提及“该/所述前驱物”包括提及一或多个前驱物及本领域技术人员已知的前驱物的等效物等等。
此外,当在此说明书及所附权利要求书中使用时,词语“包含(comprise(s))”、“包含(comprising)”、“含有(contain(s))”、“含有(containing)”、“包括(include(s))”、及“包括(including)”意欲规定存在所提及的特征、整数、部件、或操作,但这些词语不排除存在或添加一或多个其他特征、整数、部件、操作、动作或群组。
Claims (20)
1.一种装置,包含:
基板;
介电层,在所述基板上形成;
第一光源,经构造为发射通过第一波长表征的第一光,其中所述第一光源原生地在所述基板的第一区域上形成并且在所述介电层的第一开口内布置;
第二光源,经构造为发射通过与所述第一波长不同的第二波长表征的
第二光,其中所述第二光源原生地在所述基板的第二区域上形成并且在所述介电层的第二开口内布置;和
第三光源,经构造为发射通过与所述第一波长及所述第二波长不同的第三波长表征的第三光,其中所述第三光源原生地在所述基板的第三
区域上形成并且在所述介电层的第三开口内布置。
2.如权利要求1所述的装置,其中所述第一光源包含发射表面,所述发射表面具有极性,所述极性是半极性的或非极性的中的至少一者。
3.如权利要求1所述的装置,其中所述第一光源包含具有第一松弛度的第一有源区域,所述第二光源包含具有第二松弛度的第二有源区域,并且所述第一松弛度与所述第二松弛度不同。
4.如权利要求1所述的装置,其中所述第一光源包含具有第一In百分比的第一有源区域,所述第二光源包含具有第二In百分比的第二有源区域,并且所述第一In百分比与所述第二In百分比不同。
5.如权利要求1所述的装置,其中所述第一光源具有第一形状,所述第二光源具有第二形状,并且所述第一形状与所述第二形状不同。
6.如权利要求1所述的装置,其中所述第一光源包含第一半导体层,所述第一半导体层包含GaN或InGaN中的至少一者。
7.如权利要求6所述的装置,其中:
所述第一光源进一步包含在所述第一半导体层上形成的第一多孔半导体层及在所述第一多孔半导体层上形成的第一松弛的半导体层,所述第一多孔半导体层包含具有第一孔隙度的GaN,并且
所述第一松弛的半导体层包含具有第一松弛度的InGaN。
8.如权利要求7所述的装置,其中:
所述第二光源包含第二半导体层,所述第二半导体层包含GaN或InGaN中的至少一者,
所述第二光源进一步包含在所述第二半导体层上形成的第二多孔半导体层及在所述第二多孔半导体层上形成的第二松弛的半导体层,所述第二多孔半导体层包含具有第二孔隙度的GaN,
所述第二松弛的半导体层包含具有第二松弛度的InGaN,
所述第一孔隙度与所述第二孔隙度不同,并且
所述第一松弛度与所述第二松弛度不同。
9.如权利要求8所述的装置,其中:
在所述第一光源的所述第一松弛的半导体层中的所述InGaN具有第一
In百分比,
在所述第二光源的所述第二松弛的半导体层中的所述InGaN具有第二
In百分比,并且
所述第一In百分比与所述第二In百分比不同。
10.如权利要求1所述的装置,其中所述第一光源通过第一临界尺寸表征,所述第二光源通过第二临界尺寸表征,并且所述第一临界尺寸与所述第二临界尺寸不同。
11.一种装置,包含:
多个第一光源,经构造为发射通过第一波长表征的第一光,其中所述多个第一光源的每个第一光源原生地在基板的第一区域上形成;
多个第二光源,经构造为发射通过第二波长表征的第二光,其中所述多个第二光源的每个第二光源原生地在所述基板的第二区域上形成;和
多个第三光源,经构造为发射通过第三波长表征的第三光,其中所述多个第三光源的每个第三光源原生地在所述基板的第三区域上形成,其中所述第一波长与所述第二波长及所述第三波长不同,并且所述第二波长与所述第三波长不同。
12.如权利要求11所述的装置,其中:
所述多个第一光源隔开以在所述多个第一光源的相邻第一光源之间具有第一距离,
所述多个第二光源隔开以在所述多个第二光源的相邻第二光源之间具有第二距离,并且
所述第一距离与所述第二距离不同。
13.如权利要求11所述的装置,其中:
所述多个第一光源的每个第一光源通过第一临界尺寸表征,
所述多个第二光源的每个第二光源通过第二临界尺寸表征,并且所述第一临界尺寸与所述第二临界尺寸不同。
14.如权利要求13所述的装置,其中:
所述多个第一光源隔开以在所述多个第一光源的相邻第一光源之间具有第一距离,
所述多个第二光源隔开以在所述多个第二光源的相邻第二光源之间具有第二距离,
所述第一距离大于所述第二距离,并且
所述第一临界尺寸小于所述第二临界尺寸。
15.如权利要求13所述的装置,其中:
第一数量的所述第一光源在所述基板的所述第一区域上形成,
第二数量的所述第二光源在所述基板的所述第二区域上形成,所述第一光源的所述第一数量小于所述第二光源的所述第二数量,并且
所述第一临界尺寸小于所述第二临界尺寸。
16.如权利要求11所述的装置,其中:
所述基板的所述第一区域包含所述基板的多个第一部分,
所述基板的所述第二区域包含所述基板的多个第二部分,并且
所述基板的所述第三区域包含所述基板的多个第三部分。
17.如权利要求16所述的装置,其中所述基板的所述第一部分的数量大于所述基板的所述第二部分的数量。
18.如权利要求17所述的装置,其中:
所述多个第一光源的每个第一光源通过第一临界尺寸表征,
所述多个第二光源的每个第二光源通过第二临界尺寸表征,并且
所述第一临界尺寸小于所述第二临界尺寸。
19.一种装置,包含:
第一光源,经构造为发射通过第一波长表征的第一光,其中所述第一光源在基板的第一区域上形成,并且所述第一光源的第一半导体层通过第一孔隙度表征;
第二光源,经构造为发射通过第二波长表征的第二光,其中所述第二光源在所述基板的第二区域上形成,并且所述第二光源的第二半导体层通过第二孔隙度表征;和
第三光源,经构造为发射通过第三波长表征的第三光,其中所述第三光源在所述基板的第三区域上形成,并且所述第三光源的第三半导体层通过第三孔隙度表征,
其中所述第一波长与所述第二波长及所述第三波长不同,并且所述第二波长与所述第三波长不同,并且
其中所述第一孔隙度与所述第二孔隙度及所述第三孔隙度不同,并且所述第二孔隙度与所述第三孔隙度不同。
20.如权利要求19所述的装置,其中所述第一光源包含发射表面,所述发射表面是半极性的或非极性的中的至少一者。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/021,391 US11322649B2 (en) | 2020-09-15 | 2020-09-15 | Three color light sources integrated on a single wafer |
US17/021,391 | 2020-09-15 | ||
PCT/US2021/049496 WO2022060611A1 (en) | 2020-09-15 | 2021-09-08 | Three color light sources integrated on a single wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116325191A true CN116325191A (zh) | 2023-06-23 |
Family
ID=80627141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180068888.0A Pending CN116325191A (zh) | 2020-09-15 | 2021-09-08 | 整合在单一晶片上的三色光源 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11322649B2 (zh) |
EP (1) | EP4214762A1 (zh) |
JP (1) | JP2023541295A (zh) |
KR (1) | KR20230065347A (zh) |
CN (1) | CN116325191A (zh) |
TW (1) | TWI803968B (zh) |
WO (1) | WO2022060611A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11688829B2 (en) * | 2020-12-30 | 2023-06-27 | Meta Platforms Technologies, Llc | Engineered substrate architecture for InGaN red micro-LEDs |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8026527B2 (en) * | 2007-12-06 | 2011-09-27 | Bridgelux, Inc. | LED structure |
US8749760B2 (en) * | 2009-03-03 | 2014-06-10 | International Business Machines Corporation | Asymmetric complementary dipole illuminator |
KR20110131801A (ko) | 2010-05-31 | 2011-12-07 | 삼성전자주식회사 | 발광 소자 및 다중 파장의 광을 만드는 방법 |
US10038026B2 (en) * | 2015-06-25 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure for bonding improvement |
US10304700B2 (en) * | 2015-10-20 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
WO2017192667A1 (en) | 2016-05-04 | 2017-11-09 | Schneider Jr Richard P | Monolithic multicolor direct view display containing different color leds and method of making thereof |
FR3068173B1 (fr) * | 2017-06-27 | 2020-05-15 | Aledia | Dispositif optoelectronique |
CN108878626B (zh) | 2018-06-29 | 2020-02-18 | 京东方科技集团股份有限公司 | 一种显示面板及制作方法、显示装置 |
FR3087942B1 (fr) | 2018-10-29 | 2021-09-17 | Commissariat Energie Atomique | Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif |
CN110416249A (zh) | 2019-08-21 | 2019-11-05 | 扬州中科半导体照明有限公司 | 一种半导体发光器件及其制作方法 |
-
2020
- 2020-09-15 US US17/021,391 patent/US11322649B2/en active Active
-
2021
- 2021-09-08 JP JP2023516766A patent/JP2023541295A/ja active Pending
- 2021-09-08 CN CN202180068888.0A patent/CN116325191A/zh active Pending
- 2021-09-08 KR KR1020237012601A patent/KR20230065347A/ko unknown
- 2021-09-08 EP EP21870000.3A patent/EP4214762A1/en active Pending
- 2021-09-08 WO PCT/US2021/049496 patent/WO2022060611A1/en unknown
- 2021-09-08 TW TW110133350A patent/TWI803968B/zh active
Also Published As
Publication number | Publication date |
---|---|
US20220085238A1 (en) | 2022-03-17 |
WO2022060611A1 (en) | 2022-03-24 |
KR20230065347A (ko) | 2023-05-11 |
EP4214762A1 (en) | 2023-07-26 |
JP2023541295A (ja) | 2023-09-29 |
US11322649B2 (en) | 2022-05-03 |
TWI803968B (zh) | 2023-06-01 |
TW202226574A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790409B2 (en) | Nitride semiconductor light-emitting element | |
US9680060B2 (en) | Light emitting diode having a plurality of light emitting units | |
US9397281B2 (en) | Carrier for a semiconductor layer | |
KR100986557B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
US20110140083A1 (en) | Semiconductor Device Structures with Modulated Doping and Related Methods | |
US11217726B2 (en) | Nitride semiconductor ultraviolet light-emitting element | |
US9136434B2 (en) | Submicro-facet light-emitting device and method for fabricating the same | |
KR20130058406A (ko) | 반도체 발광소자 | |
KR20140066397A (ko) | 복수개의 단위 발광소자들을 갖는 발광다이오드 | |
KR20090089975A (ko) | 반도체 발광소자 및 그 제조방법 | |
KR102389679B1 (ko) | 3차원 반도체 소자를 구비한 광전자 장치 | |
CN116325191A (zh) | 整合在单一晶片上的三色光源 | |
JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
CN115498083A (zh) | 发光二极管外延结构及发光二极管 | |
KR101600783B1 (ko) | 고효율 발광다이오드의 제조방법 | |
KR20220054363A (ko) | 변형 완화 구조를 통합한 led 전구체 | |
KR20220034222A (ko) | 발광 다이오드 및 제조 방법 | |
TWI797700B (zh) | 磊晶結構及微型發光元件 | |
WO2023203599A1 (ja) | 窒化物半導体紫外線発光素子 | |
CN111066158A (zh) | 发光器件表面粗化的方法与发光器件 | |
CN115084331A (zh) | 一种用于制造红光Micro-LED的氮化物薄膜结构 | |
KR20110092525A (ko) | 반도체 발광소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |