JP2023541295A - 単一ウエハ上に集積された三色光源 - Google Patents

単一ウエハ上に集積された三色光源 Download PDF

Info

Publication number
JP2023541295A
JP2023541295A JP2023516766A JP2023516766A JP2023541295A JP 2023541295 A JP2023541295 A JP 2023541295A JP 2023516766 A JP2023516766 A JP 2023516766A JP 2023516766 A JP2023516766 A JP 2023516766A JP 2023541295 A JP2023541295 A JP 2023541295A
Authority
JP
Japan
Prior art keywords
light source
light
wavelength
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023516766A
Other languages
English (en)
Inventor
マイケル チャドジック，
エロール アントニオ シー． サンチェス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023541295A publication Critical patent/JP2023541295A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

例示的なデバイスは、基板と、基板上に形成された誘電体層と、第１の波長を特徴とする第１の光を放出するように構成された第１の光源と、第１の波長とは異なる第２の波長を特徴とする第２の光を放出するように構成された第２の光源と、第１の波長及び第２の波長とは異なる第３の波長を特徴とする第３の光を放出するように構成された第３の光源とを含み得る。第１の光源は、基板の第１の領域に自然に形成され、誘電体層の第１の開口部内に配置され得る。第２の光源は、基板の第２の領域に自然に形成され、誘電体層の第２の開口部内に配置され得る。第３の光源は、基板の第３の領域に自然に形成され、誘電体層の第３の開口部内に配置され得る。【選択図】図１

Description

関連出願の相互参照
［０００１］本出願は、２０２０年９月１５日に出願された「単一ウエハ上に集積された三色光源」と題する米国非仮特許出願第１７／０２１，３９１号の優先権を主張し、その出願全体は、ここで参照することによって本出願の一部をなしている。
［０００２］本技術は、同一基板上に３つの異なる発光波長を有する光源を形成する方法に関する。より具体的には、本技術は、所望の発光波長を達成するために、様々な光源の特性を調整する方法に関する。
［０００３］様々なディスプレイ技術は、フルカラーディスプレイを提供するために、赤、緑、及び青などの異なる発光波長を有する光源を使用する。例えば、発光ダイオード（ＬＥＤ）は、テレビジョンのディスプレイパネル上に配置され得る。ＬＥＤは、最大直線寸法が約１０μｍ未満又は約１０μｍのマイクロＬＥＤであり得る。同一基板上に種々の発光波長を有するＬＥＤを提供することは困難であり、費用及び時間がかかり、ＬＥＤは許容可能な特性によって特徴付けられないことが多い。
［０００４］したがって、同一基板上に種々の発光波長を有する高品質のＬＥＤを生産するために使用できる改善された方法が必要とされている。本技術は、これらの必要性及びその他の必要性に対処する。
［０００５］例示的なデバイスは、基板と、基板上に形成された誘電体層と、第１の波長を特徴とする第１の光を放出するように構成された第１の光源と、第１の波長とは異なる第２の波長を特徴とする第２の光を放出するように構成された第２の光源と、第１の波長及び第２の波長とは異なる第３の波長を特徴とする第３の光を放出するように構成された第３の光源とを含み得る。第１の光源は、基板の第１の領域に自然に（ｎａｔｉｖｅｌｙ）形成され、誘電体層の第１の開口部内に配置され得る。第２の光源は、基板の第２の領域に自然に形成され、誘電体層の第２の開口部内に配置され得る。第３の光源は、基板の第３の領域に自然に形成され、誘電体層の第３の開口部内に配置され得る。
［０００６］幾つかの実施形態では、第１の光源は、半極性及び／又は無極性である極性を有する発光面を含み得る。第１の光源は、第１の緩和度を有する第１の活性領域を含み得、第２の光源は、第２の緩和度を有する第２の活性領域を含み得、かつ、第１の緩和度は第２の緩和度と異なり得る。
［０００７］第１の光源は、インジウムの第１のパーセンテージを有する第１の活性領域を含み得、第２の光源は、インジウムの第２のパーセンテージを有する第２の活性領域を含み得、かつ、インジウムの第１のパーセンテージはインジウムの第２のパーセンテージと異なる。第１の光源は、第１の形状を有し得、第２の光源は、第２の形状を有し得、かつ、第１の形状は第２の形状と異なり得る。
［０００８］第１の光源は、ＧａＮ及び／又はＩｎＧａＮを含む第１の半導体層を含み得る。第１の光源は、第１の半導体層上に形成された第１の多孔性半導体層、及び第１の多孔性半導体層上に形成された第１の緩和半導体層も含み得、第１の多孔性半導体層は、第１の多孔性を有するＧａＮを含み得、第１の緩和半導体層は、第１の緩和度を有するＩｎＧａＮを含み得る。
［０００９］第２の光源は、ＧａＮ及び／又はＩｎＧａＮを含む第２の半導体層を含み得、第２の光源は、第２の半導体層上に形成された第２の多孔性半導体層、及び第２の多孔性半導体層上に形成された第２の緩和半導体層も含み得、第２の多孔性半導体層は、第２の多孔性を有するＧａＮを含み得、第２の緩和半導体層は、第２の緩和度を有するＩｎＧａＮを含み得る。第１の多孔性は第２の多孔性と異なってもよく、かつ、第１の緩和度は第２の緩和度と異なってもよい。
［００１０］第１の光源の第１の緩和半導体層内のＩｎＧａＮは、インジウムの第１のパーセンテージを有し得、第２の光源の第２の緩和半導体層内のＩｎＧａＮは、インジウムの第２のパーセンテージを有し得、かつ、インジウムの第１のパーセンテージはインジウムの第２のパーセンテージと異なり得る。第１の光源は第１の限界寸法を特徴とし得、第２の光源は第２の限界寸法を特徴とし得、かつ、第１の限界寸法は第２の限界寸法と異なり得る。
［００１１］本技術の幾つかの実施形態は、第１の波長を特徴とする第１の光を放出するように構成された複数の第１の光源と、第２の波長を特徴とする第２の光を放出するように構成された複数の第２の光源と、第３の波長を特徴とする第３の光を放出するように構成された複数の第３の光源とを有するデバイスを包含し得る。複数の第１の光源のそれぞれの第１の光源が、基板の第１の領域に自然に形成され得る。第１の波長は、第２の波長及び第３の波長と異なってもよく、第２の波長は第３の波長と異なってもよい。複数の第２の光源のそれぞれの第２の光源が、基板の第２の領域に自然に形成され得、複数の第３の光源のそれぞれの第３の光源が、基板の第３の領域に自然に形成され得る。
［００１２］幾つかの実施形態では、複数の第１の光源は、複数の第１の光源の隣接する第１の光源の間に第１の距離を有するように離隔され得、複数の第２の光源は、複数の第２の光源の隣接する第２の光源の間に第２の距離を有するように離隔され得、かつ、第１の距離は第２の距離と異なり得る。複数の第１の光源のそれぞれの第１の光源は、第１の限界寸法を特徴とし得、複数の第２の光源のそれぞれの第２の光源は、第２の限界寸法を特徴とし得、かつ、第１の限界寸法は第２の限界寸法と異なり得る。
［００１３］複数の第１の光源は、複数の第１の光源の隣接する第１の光源の間に第１の距離を有するように離隔され得、複数の第２の光源は、複数の第２の光源の隣接する第２の光源の間に第２の距離を有するように離隔され得、かつ、第１の距離は第２の距離よりも大きくてもよく、第１の限界寸法は第２の限界寸法よりも小さくてもよい。第１の数の第１の光源が、基板の第１の領域に形成され得、第２の数の第２の光源が、基板の第２の領域に形成され得、第１の数の第１の光源は第２の数の第２の光源よりも小さくてもよく、かつ、第１の限界寸法は第２の限界寸法よりも小さくてもよい。
［００１４］基板の第１の領域は、基板の複数の第１の部分を含み得、基板の第２の領域は、基板の複数の第２の部分を含み得、基板の第３の領域は、基板の複数の第３の部分を含み得る。基板の第１の部分の数は、基板の第２の部分の数よりも大きくてもよい。複数の第１の光源のそれぞれの第１の光源は、第１の限界寸法を特徴とし得、複数の第２の光源のそれぞれの第２の光源は、第２の限界寸法を特徴とし得、かつ、第１の限界寸法は第２の限界寸法よりも小さくてもよい。
［００１５］本技術の幾つかの実施形態は、第１の波長を特徴とする第１の光を放出するように構成された第１の光源と、第２の波長を特徴とする第２の光を放出するように構成された第２の光源と、第３の波長を特徴とする第３の光を放出するように構成された第３の光源とを有するデバイスを包含し得る。
第１の光源は基板の第１の領域に形成され得、第１の光源の第１の半導体層が、第１の多孔性を特徴とし得る。第２の光源は基板の第２の領域に形成され得、第２の光源の第２の半導体層が、第２の多孔性を特徴とし得る。第３の光源は基板の第３の領域に形成され得、第３の光源の第３の半導体層が、第３の多孔性を特徴とし得る。第１の波長は、第２の波長及び第３の波長と異なってもよく、第２の波長は第３の波長と異なってもよい。第１の多孔性は、第２の多孔性及び第３の多孔性と異なってもよく、第２の多孔性は第３の多孔性と異なってもよい。第１の光源は、半極性及び／又は無極性である発光面を含み得る。
［００１６］かかる技術は、従来型のシステム及び技法よりも数多くの恩恵を提供し得る。例えば、光源は同一基板上に自然に形成され、従来型のピックアンドプレース（ｐｉｃｋ－ａｎｄ－ｐｌａｃｅ）法と比較して、費用を低減し、歩留まりを増加させ、処理時間を減少させ得る。更に、それぞれの光源の発光波長は調整され得る。例えば、明るい赤色エミッタを提供することにおける課題は克服され得る。加えて、エミッタが形成されるテンプレートの厚さは低減され得る。これらの実施形態及びその他の実施形態は、その多くの利点及び特徴と共に、後述の記載及び添付の図面と併せてより詳細に記載されている。
［００１７］開示されている技術の性質及び利点についての更なる理解は、本明細書の以下の部分及び図面を参照することによって実現され得る。
本技術の幾つかの実施形態に係る、例示的なデバイスの上面概略図である。 本技術の幾つかの実施形態に係る、例示的な光源の側面図である。 本技術の幾つかの実施形態に係る、例示的なデバイスの側面概略図である。 本技術の幾つかの実施形態に係る、例示的なデバイスの側面概略図である。 本技術の幾つかの実施形態に係る、例示的なデバイスの斜視図である。 本技術の幾つかの実施形態に係る、例示的なデバイスの斜視図である。 本技術の幾つかの実施形態に係る、Ｖピットを有するＰＮ接合の側面概略図である。 本技術の幾つかの実施形態に係る、第１の例示的なデバイス及び第２の例示的なデバイスの上面概略図である。 本技術の幾つかの実施形態に係る、例示的なデバイスの概略斜視図である。
［００２７］幾つかの図面は概略図として含まれている。図面は例示のためのものであり、縮尺どおりであると明記されていない限り縮尺どおりと見なすべきではないと、理解されたい。更に、概略図として、図面は、理解を助けるために提供されており、現実的な描写と比較して全ての態様又は情報を含まない場合があり、例示を目的として強調された素材を含むことがある。
［００２８］添付の図面では、類似の構成要素及び／又は特徴は、同じ参照符号を有し得る。更に、同種の様々な構成要素は、類似した構成要素どうしを区別する文字により、参照符号にしたがって区別され得る。本明細書で第１の参照符号のみが使用される場合、記載は、文字に関係なく、同じ第１の参照符号を有する類似の構成要素の任意の１つに適用可能である。
［００２９］多くのディスプレイ技術は、フルカラーディスプレイを提供するために、赤、緑、及び青などの異なる発光波長を有する光源を使用する。光源は、種々の発光波長を生成するために、種々のバンドギャップを有する種々の材料で作られている。幾つかの従来型の方法は、「ピックアンドプレース」技法を使用して、それぞれの波長に適した発光特性を有する光源を提供する。これらの方法では、別個の基板を使用して発光波長ごとに異なるＬＥＤを成長させ、成長基板からＬＥＤを除去し、次いでＬＥＤを共通のウエハに取り付ける。これらの方法は、発光波長ごとにＬＥＤと同様の結晶構造を有する成長基板を選択することにより、格子不整合を最小限に抑えることが可能である。格子不整合は、ＬＥＤが放出する光の品質及び効率に悪影響を及ぼす可能性のある歪みをＬＥＤに引き起こし得る。しかし、処理ステップの数、開始基板の数の増加、及び機器の複雑さのために、これらの方法は面倒で、時間がかかり、歩留まりが低く、費用がかかる。
［００３０］本技術は、同一基板上に種々の発光波長を有するＬＥＤを自然に形成することによって、これらの問題を克服し得る。特定の発光波長を選択するために、様々なパラメータを調整することができる。例えば、基板上に形成されるＳｉドープＧａＮ層の種々の領域は、種々の量の多孔性を有し得、これを使用して、ＩｎＧａＮ層の対応する領域に様々な量のＩｎを組み込んで、ＩｎＧａＮ層の歪みを変更することができ、それにより、ＩｎＧａＮ層の種々の領域上に形成された活性領域の発光波長をシフトする。特に、第１の領域は青色発光用に調整され、第２の領域は緑色発光用に幾らか緩和され、第３の領域は赤色発光用に更に緩和され得る。次いで、ＧａＮに基づく光源を種々の領域上に形成することができる。
［００３１］代替的又は追加的に、光源の特性を調整して、特定の発光波長を選択することができる。例えば、光源は、半極性及び／又は無極性である発光面を有するように形成され得る。これにより、より多くのＩｎをＧａＮベースの材料に組み込むことが可能となり、発光波長がより長い波長にシフトし得る。別の実施例として、Ｖピット又は傾斜トレンチを発光面上に形成して、Ｉｎの組み込み及び発光波長を増加させ得る。更に別の実施例として、光源の限界寸法は、Ｉｎの組み込み及び発光波長を調整（増加又は減少）するために、他のものに対して減少又は増加し得る。なお更なる実施例として、Ｉｎの組み込み及び発光波長を調整（増加又は減少）するために、光源のピッチが増加又は減少し得る。更に別の実施例として、Ｉｎの組み込み及び発光波長を変更（増加又は減少）するために、光源は、ファセット及び／又は超格子を有するように形成され得る。
［００３２］本技術の方法はまた、発光波長を望ましくない方法でシフトする可能性のある歪み効果、及び／又は発光の強度を低下させる可能性のある偏光効果を最小限に抑えることができる。更に、本技術の方法は、ＬＥＤの厚さを低減し得る。加えて、本技術の方法は、ＬＥＤを形成するために使用される処理ステップ及び／又はマスキングステップの数を減少させ得る。
［００３３］図１は、本技術の幾つかの実施形態による、例示的なデバイス１００の上面概略図を示す。デバイス１００は、基板１１５上に自然に形成される複数の光源１４５、１５０、及び１５５を含み得る。基板１１５はＳｉを含み得る。より具体的には、基板１１５は、第１の波長を有する光を放出するように構成された第１の光源１４５が形成される第１の領域１３０と、第２の波長を有する光を放出するように構成された第２の光源１５０が形成される第２の領域１３５と、第３の波長を有する光を放出するように構成された第３の光源１５５が形成される第３の領域１４０とを含み得る。幾つかの実施例では、第１の波長は電磁スペクトルの赤色領域内にあり、第２の波長は電磁スペクトルの緑色領域内にあり、第３の波長は電磁スペクトルの青色領域内にあり得る。赤色領域は約６１５ｎｍから約７４０ｎｍの波長を含み、緑色領域は約５００ｎｍから約５６５ｎｍの波長を含み、青色領域は約４５０ｎｍから約４８５ｎｍの波長を含み得る。簡潔にするために、幾つかの第１の光源１４５、第２の光源１５０、及び第３の光源１５５のみが図１に示されている。しかし、任意の適切な数の第１の光源１４５、第２の光源１５０、及び第３の光源１５５が提供されてもよい。
［００３４］図２は、本技術の幾つかの実施形態による、例示的な光源２００の側面図を示す。光源２００は、ＧａＮ及び／又はＩｎＧａＮの多重量子井戸（ＭＱＷ）構造と、ＭＱＷの反対側のＰ型及びＮ型ドープＧａＮ又はＩｎＧａＮとを有し得る活性領域２３５、並びに基板２１５上に堆積される半導体層２２０を含む。簡潔にするために、コンタクト、リフレクタ、及びパッシベーション層は示されていない。幾つかの実施例では、半導体層２２０はＧａＮを含み得、基板２１５はＳｉを含み得るが、基板は、他のシリコン含有材料、並びに半導体層が形成され得る任意の他の材料であってもよく、又はこれらを含んでもよい。光源２００の発光波長は、活性領域２３５のＭＱＷにおけるインジウムの濃度、並びに基板２１５及び半導体層２２０に対する格子不整合による活性領域２３５上の歪みによって影響を受け得る。単位入力電力当たりの光源２００の放射電力又は輝度も、活性領域２３５内及びその表面上の歪み及び欠陥トラップによって制限される。かかる制限を低減するための一実施例として、光源２００はまた、半導体層２２０上に形成される多孔性半導体層２２５を含み得る。幾つかの実施例では、多孔性半導体層２２５は、多孔性ＳｉドープＧａＮを含み得る。加えて、光源２００は、多孔性半導体層２２５上に形成される緩和半導体層２３０を含み得る。幾つかの実施例では、緩和半導体層２３０は、緩和ＩｎＧａＮを含み得る。
［００３５］次に、光源２００の発光波長は、多孔性半導体層２２５の多孔度を変えることによって選択され得る。例えば、多孔度は、多孔性半導体層２２５のＳｉドープＧａＮから、増加するＳｉの量を除去することによって増大させることができる。これにより、緩和半導体層２３０は、ＭＱＷのレベルに近いより高いＩｎのレベルで、より自然な（より緩和された）格子サイズをとることができる。次いで、活性領域２３５のＭＱＷの特定のインジウム濃度から生じる発光波長は、その下の層及び基板によって与えられる歪みによる影響をあまり受けない。このことは、光源２００からのより長い発光波長をもたらす。
［００３６］幾つかの実施例では、光源２００の発光波長は、図１に示される、第１の光源１４５、第２の光源１５０、及び第３の光源１５５を提供するように変化し得る。例えば、基板１１５の第１の領域１３０上の第１の光源１４５は、多孔度が３０％から６０％などの高い多孔度を有する多孔性半導体層２２５を含み得る。基板１１５の第２の領域１３５上の第２の光源１５０は、多孔度が０％から３０％などの中間の多孔度を有する多孔性半導体層２２５を含み得る。基板１１５の第３の領域１４０上の第３の光源は、多孔度が０％などの低い多孔度を有する多孔性半導体層２２５を含み得る。これにより、基板１１５の第１の領域１３０上の第１の光源１４５は、高い緩和度及び／又は５％から１５％のＩｎなどの高度のＩｎの組み込みを有する緩和半導体層２３０を有し、基板１１５の第２の領域１３５上の第２の光源１５０は、中間の緩和度及び／又は２％から５％のＩｎなどの中程度のＩｎの組み込みを有する緩和半導体層２３０を有し、基板の第３の領域１４０上の第３の光源１５５は、低い緩和度及び／又は１％から５％のＩｎなどの低度のＩｎの組み込みを有する緩和半導体層２３０を有し得る。
［００３７］図１に示されるデバイス１００は、基板１１５上に半導体層２２０を均一に堆積させ、次いで半導体層２２０上に多孔性半導体層２２５を均一に堆積させることによって形成され得る。半導体層２２０及び多孔性半導体層２２５は、有機金属化学蒸着（ＭＯＣＶＤ）、プラズマ強化型ＭＯＣＶＤ、分子線エピタキシ（ＭＢＥ）、又は気相エピタキシなどの様々な方法によって堆積され得る。幾つかの実施例では、多孔性半導体層２２５の多孔度は、次いで、基板１１５の第１の領域１３０、基板１１５の第２の領域１３５、及び基板１１５の第３の領域１４０に対応する領域で異なるように調整され得る。
［００３８］例えば、最初に堆積されたときの多孔性半導体層２２５の多孔性を増大させるために、多孔性半導体層２２５の多孔性ＳｉドープＧａＮから様々な量のＳｉが除去され得る。幾つかの実施例では、基板１１５の第１の領域１３０上に形成された多孔性半導体層２２５の部分から電気化学プロセスによって第１の量のＳｉが除去され得、基板１１５の第２の領域１３５上に形成された多孔性半導体層２２５の部分から第２の量のＳｉが除去され得、基板１１５の第３の領域１４０上に形成された多孔性半導体層２２５の部分から第３の量のＳｉが除去され得る。除去されるＳｉの第１の量は、除去されるＳｉの第２の量より多くてもよく、除去されるＳｉの第２の量は、除去されるＳｉの第３の量よりも多くてもよい。次に、緩和半導体層２３０が、多孔性半導体層２２５上に堆積され得る。多孔性半導体層２２５の多孔性の違いにより、緩和半導体層２３０の種々の領域は、対応する歪みの違いを有し得る。この実施例では、基板１１５の第１の領域１３０に対応する緩和半導体層２３０の部分は、基板１１５の第２の領域１３５に対応する緩和半導体層２３０の部分よりも大きな歪み緩和度を有し得る。このことは、基板１１５の第１の領域１３０上に形成された光源が、基板１１５の第２の領域１３５上に形成された光源よりも長い発光波長を有することができるように、発光波長を赤方偏移させる効果も有する。同様に、基板１１５の第２の領域１３５に対応する緩和半導体層２３０の部分は、基板１１５の第３の領域１４０に対応する緩和半導体層２３０の部分よりも大きな歪み緩和度を有し得る。更に、基板１１５の第２の領域１３５上に形成された光源は、基板１１５の第３の領域１４０上に形成された光源よりも長い発光波長を有し得る。他の実施例では、多孔性半導体層２２５の部分のうちの少なくとも１つは、その多孔性が変化しないように、堆積されたままであってもよい。光源は、緩和半導体層２３０の種々の領域上への堆積によって形成され得る活性領域２３５を含み得る。
［００３９］図３は、本技術の幾つかの実施形態による、例示的なデバイス３００の側面概略図を示す。デバイス３００は、第１の光源３４５、第２の光源３５０、及び第３の光源３５５を含み得、これらのそれぞれは、基板３１５上に自然に形成される。基板３１５はＳｉを含み得るが、基板は、他のシリコン含有材料、並びに半導体層が形成され得る任意の他の材料であってもよく、又はこれらを含んでもよい。第１の光源３４５は、第１の波長を有する光を放出するように構成され得、第２の光源３５０は、第２の波長を有する光を放出するように構成され得、第３の光源３５５は、第３の波長を有する光を放出するように構成され得る。幾つかの実施例では、第１の波長は電磁スペクトルの赤色領域内にあり、第２の波長は電磁スペクトルの緑色領域内にあり、第３の波長は電磁スペクトルの青色領域内にあり得る。
［００４０］デバイス３００は、基板３１５上に誘電体層３７０を堆積させることによって形成され得る。誘電体層３７０は、ＳｉＮなどの材料を含み得、約０．５０μｍ未満又は約０．５０μｍ、約０．４５μｍ未満又は約０．４５μｍ、約０．４０μｍ未満又は約０．４０μｍ、約０．３５μｍ未満又は約０．３５μｍ、又はそれ未満の厚さを有し得る。幾つかの実施例では、誘電体層３７０は、基板３１５上に均一に堆積され得、次いでサブミクロンから数ミクロンの直径サイズの開口部が、誘電体層３７０内で基板３１５の表面までエッチングされて、開口サイズの半分から開口サイズの３倍まで変化し得る有効な深さになり得る。幾つかの実施例では、光源３４５、３５０、及び３５５は、誘電体層３７０内のこれらの開口部内の基板３１５上に選択的堆積され得るが、誘電体層３７０上には堆積されない。小さく深い開口部内でのこの選択的堆積により、その他の場合（より大きくより浅い寸法で行われた場合）必要とされたであろう基板３１５と活性領域３３５との間の層の厚さを低減させて、欠陥トラップを減少させ、最適な材料品質及び放射電力のための緩和を増加させることができる。
［００４１］第１の光源３４５、第２の光源３５０、及び第３の光源３５５のそれぞれは、活性領域３３５のＭＱＷにおけるより高いＩｎの組み込み及び緩和を可能にするように、ひいては、発光波長を選択するようにも調整され得る限界寸法を有する。この実施例では、限界寸法は、誘電体層３７０のそれぞれの開口部の直径（「限界直径」）であり得る。他の実施例では、限界寸法は、選択的に堆積された光源３４５、３５０、又は３５５のアスペクト比（高さ対直径比）であり得る。第１の光源３４５の直径は、約２００ｎｍから約４００ｎｍであり得、第２の光源３５０の直径は、約４００ｎｍから約８００ｎｍであり得、第３の光源３５５の直径は、約４００ｎｍから約８００ｎｍであり得る。より一般的には、第１の光源３４５は、第２の光源３５０及び第３の光源３５５の直径よりも小さい直径を有し得る。更に、第２の光源３５０及び第３の光源３５５の直径は等しくてもよく、又は第２の光源３５０の直径は第３の光源３５５の直径よりも小さくてもよい。第１の光源３４５、第２の光源３５０、及び第３の光源３５５のそれぞれについては、それぞれの活性領域の選択的堆積中に供給される光源の直径及び／又はＩｎの濃度を調整して、特定の発光波長を有する光源を提供することができる。例えば、発光波長を増大させるために、活性領域３３５の堆積中に、より高い濃度のＩｎを供給することができる。更に、発光波長を増大させるために、光源の直径を低減することができる。
［００４２］第１の光源３４５、第２の光源３５０、及び第３の光源３５５のそれぞれは、一実施例では、半導体層２２０、多孔性半導体層２２５、及び活性領域３３５の下の緩和半導体層２３０に類似した層のセットを含むように形成され得る。対応する多孔性半導体層２２５及び緩和半導体層２３０が含まれない他の実施例では、これらの２つの層は半導体２２０と同じであってもよく、又は幾つかの他の実施例では、ＩｎＧａＮがＧａＮに置き換わるか、若しくは半導体層２２０の上部に追加されてもよい。また、更に幾つかの他の実施例では、ＧａＮとＩｎＧａＮの交互層（「交互スタック」）が使用されてもよい。例えば、第１の光源３４５は、第１の半導体層３６０と第２の半導体層３４７の交互層を含んでもよく、ここで、第１の半導体層３６０はＧａＮを含み、第２の半導体層３４７はＩｎＧａＮを含む。同様に、第２の光源３５０は、第１の半導体層３６０と第２の半導体層３５２の交互層を含んでもよく、ここで、第１の半導体層３６０はＧａＮを含み、第２の半導体層３５２はＩｎＧａＮを含む。同様に、第３の光源３５５は、第１の半導体層３６０と第２の半導体層３５７の交互層を含んでもよく、ここで、第１の半導体層３６０はＧａＮを含み、第２の半導体層３５７はＩｎＧａＮを含む。しかし、第２の光源３５０は、半導体層３５２を含まなくてもよく、第１の半導体層３６０のみを含んでもよい。代替的又は追加的に、第３の光源３５５は、半導体層３５７を含まなくてもよく、第１の半導体層３６０のみを含んでもよい。幾つかの実施例では、第１の光源３４５の第２の半導体層３４７の上部、第２の光源３５０の第２の半導体層３５２の上部、及び／又は第３の光源３５５の第２の半導体層３５７の上部は、約０．６０μｍ未満又は約０．６０μｍ、約０．５０μｍ未満又は約０．５０μｍ、約０．４０μｍ未満又は約０．４０μｍ、約０．３０μｍ未満又は約０．３０μｍ、約０．２０μｍ未満又は約０．２０μｍ、約０．１０μｍ未満又は約０．１０μｍ、又はそれ未満だけ、誘電体層３７０の上部の上方に延在するように形成され得る。
［００４３］幾つかの実施例では、誘電体層３７０の開口部内の基板３１５の表面上にシード層３６５が堆積され得る。シード層３６５は、ＡｌＮ及び／又はＨｆＮを含み得、約２０ｎｍから約３０ｎｍの厚さを有し得る。シード層３６５は、第１の半導体層３６０内のＧａが基板３１５内のＳｉと反応することを防止し得る。次に、第１の光源３４５、第２の光源３５０、及び第３の光源３５５の層は、誘電体層３７０の開口部内のシード層３６５上に堆積され得る。第１の半導体層３６０は、第１の光源３４５、第２の光源３５０、及び第３の光源３５５について同じであり得る。第１の半導体層３６０が第２の半導体層３４７、３５２、及び３５７と交互になる交互スタックの実施例では、最下層の第１の半導体層３６０は、約３００ｎｍ未満又は約３００ｎｍ、約２５０ｎｍ未満又は約２５０ｎｍ、約２００ｎｍ未満又は約２００ｎｍ、約１５０ｎｍ未満又は約１５０ｎｍ、又はそれ未満の厚さを有し得る。交互スタック内の残りの層のそれぞれは、約５０ｎｍから約１００ｎｍの厚さを有し得る。第１の光源３４５の第２の半導体層３４７、第２の光源３５０の第２の半導体層３５２、及び第３の光源３５５の第２の半導体層３５７のＩｎＧａＮ層は、種々の歪み緩和度を提供するために、種々の濃度のＩｎを有し得る。例えば、第１の光源３４５の第２の半導体層３４７は、約０．２５から約０．３のＩｎ濃度を有し得る。更に、第２の光源３５０の第２の半導体層３５２は、約０．１４から約０．１８のＩｎ濃度を有し得る。加えて、第３の光源３５５の第２の半導体層３５７は、約０．０５から約０．０８のＩｎ濃度を有し得る。
［００４４］幾つかの実施例では、ＭＱＷの歪みを更に和らげるために、又は５０ｎｍから１００ｎｍの層の交互スタックが使用されないときのどちらかに、活性領域３３５のＮ型ドープ層内にＧａＮとＩｎＧａＮのより薄い交互層の超格子スタックが、ＭＱＷの真下に含まれてもよい。超格子内のＧａＮとＩｎＧａＮの交互層は、活性領域３３５のＭＱＷ内の交互層よりも薄くてもよい。超格子のＩｎＧａＮ層におけるインジウムの濃度は、ＭＱＷのＩｎＧａＮ層におけるインジウムよりも低くてもよい。例えば、ＭＱＷ内のＧａＮとＩｎＧａＮの交互層のそれぞれは、約２ｎｍから約１５ｎｍの厚さを有し得、一方、超格子内の層は、約１ｎｍから約５ｎｍの厚さを有し得る。活性領域３３５の表面の極性は、発光の強度を低下させ得る。
［００４５］図４は、本技術の幾つかの実施形態による、例示的なデバイス４００の側面概略図を示す。デバイス４００は、第１の光源４４５、第２の光源４５０、及び第３の光源４５５を含み得、これらのそれぞれは、誘電体層４７０の開口部内の基板４１５上に自然に形成される。第１の光源４４５、第２の光源４５０、及び第３の光源４５５は、図３に示される第１の光源３４５、第２の光源３５０、及び第３の光源３５５と同様の方法で形成され得、同様の特性を有し得る。例えば、第１の光源４４５は、第１の光源３４５の第１の半導体層３６０及び第２の半導体層３４７と類似である、第１の半導体層４６０と第２の半導体層４４７の交互層を含んでもよい。同様に、第２の光源４５０は、第２の光源３５０の第１の半導体層３６０及び第２の半導体層３５２と類似である、第１の半導体層４６０と第２の半導体層４５２の交互層を含んでもよい。同様に、第３の光源４５５は、第３の光源３５５の第１の半導体層３６０及び第２の半導体層３５７と類似である、第１の半導体層４６０と第２の半導体層４５７の交互層を含んでもよい。幾つかの実施例では、誘電体層４７０の開口部内の基板４１５の表面上にシード層４６５が堆積され得る。シード層４６５は、図３に示されるシード層３６５と類似であり得る。
［００４６］図４に示される実施例では、活性領域４３５が台形の形状を有するように、活性領域４３５のコーナーにファセットを形成することによって偏光効果が低減され得る。幾つかの実施例では、ファセットは、無極性面又は半極性表面を有するように形成され得る。第２の光源４５０及び第３の光源４５５は、台形形状を有する活性領域４３５を有する光源の実施例である。更に、ファセットは、下層の、第２の光源４５０の第２の半導体層４５２、第３の光源４５５の第２の半導体層４５７、及び／又は第１の半導体層４６０、並びに活性領域４３５のＭＱＷの直下に含まれる場合には超格子スタックに続いてもよい。あるいは、活性領域４３５がピラミッド形状を有するように、活性領域４３５のコーナーにファセットを形成することによって偏光効果が低減され得る。ファセットは、無極性表面又は半極性表面を有するように形成され得る。第１の光源４４５は、ピラミッド形状を有する活性領域４３５を有する光源の一例である。第１の光源４４５の活性領域４３５は、ピラミッド形状の傾斜側面を発光面として使用し得る。更に、ファセットは、第１の光源４４５の下にある第２の半導体層４４７及び／又は第１の半導体層４６０に続いてもよい。前の図３の実施例のように、活性領域４３５の堆積中の光源限界寸法及びＩｎの供給を調整して、ファセット活性領域４３５の発光波長を選択することができる。
［００４７］図４及び５に示される平面に垂直な方向（すなわち、断面又は限界寸法に垂直な方向）における例示的な光源の寸法は、幾つかの実施例では、選択された限界直径と同じであり得る。このような場合、上から見た光源の形状は、図１のように四角形又は円形である。次いで、光源の３次元形状は、以下のいずれかになり得る。誘電体の上の高さの伸びが限界寸法又は直径よりも小さいかわずかに大きい場合、四角形又は円形のメサ、誘電体の上の高さの伸びが限界寸法の少なくとも２倍から３倍の場合は、四角形又は円形のロッド。図４のように、（平らではなく）ファセットされた場合は、これらのメサ及びロッドのバージョンは、台形又はピラミッド形の上部を持つ。しかし、幾つかの実施例では、限界寸法に垂直な光源の寸法が長くなるため、光源の３次元形状は、誘電体の上の高さの伸びに応じてストライプメサ又はフィンになる。どちらの場合も、平らな上部の代わりに台形又はピラミッド形の上部も有し得る。
［００４８］図５は、本技術の幾つかの実施形態による、例示的なデバイス５００の斜視図を示す。図５に示される実施例では、デバイス５００は複数の光源５１５を含み得、そのそれぞれはストライプピラミッドであり得る形状を有する。光源５１５のそれぞれは、極性面である第１の発光面５４５を含み得る。更に、光源５１５のそれぞれは、半極性面又は無極性面である複数の第２の発光面５５０を含み得る。半極性面又は無極性面を使用すると、より多くのＩｎを発光面に組み込むことが可能になり、光源５１５の発光波長を増加させ得る。更に、半極性面又は無極性面を使用すると、望ましくない及び／又は予測不可能なやり方で発光波長を変え得る、歪み及び偏光効果を減少させ得る。図５に示される実施例では、第２の発光面５５０は、半極性である（１０－１１）面であり得る。光源５１５のそれぞれにおける活性領域は、ＧａＮ及び／又はＩｎＧａＮの多重量子井戸（ＭＱＷ）構造５３５、Ｐ型ＧａＮ層５６０、及びＮ型ＧａＮ層５６５を含み得る。コンタクト層、リフレクタ、及びパッシベーション層は示されていない。
［００４９］図５に示す光源５１５は、半導体層５３０上で成長させることができる。半導体層５３０は、図３及び４に関して述べられるように、ＧａＮ及び／又はＩｎＧａＮを含み得る。あるいは、光源５１５は、図２に示される光源２００の多孔性半導体層２２５上に形成される緩和半導体層２３０上で成長し得る。活性領域の堆積中及び活性領域の下の任意のＩｎＧａＮ層におけるＩｎの供給を調整して、光源５１５の発光波長を選択することができる。図５に示すように、各光源５１５は、窒化ケイ素などの誘電体材料５５５の開口部５４０内に築くことができる。誘電体材料５５５の開口部５４０は、光源５１５の限界寸法の一例であり得る。ピラミッド構造は開口部５４０のサイズ以上の幅を有するため、開口部５４０のサイズを変えると、ピラミッド構造のサイズも変えることができる。これにより、ピラミッド構造に組み込まれるＩｎの量が変わり、それにより、光源５１５の発光波長を変えることができる。例えば、発光波長を増加させるために、開口部５４０のサイズは低減させられることがあり、これは、Ｉｎの組み込みの量を増加させる。一方、発光波長を減少させるために、開口部５４０のサイズは増大させられることがあり、これは、Ｉｎの組み込みの量を減少させる。したがって、下にある半導体層、成長中のＩｎの供給、ストライプピラミッドの幅及びファセットなど、活性領域のＭＱＷインジウム濃度及び歪みレベルに影響を及ぼすストライプピラミッド光源パラメータの任意の組み合わせを調整することによって、より大きな波長シフト及び高品質の出力ビームを達成することが可能となり得る。
［００５０］図６は、本技術の幾つかの実施形態による、例示的なデバイス６００の斜視図を示す。図６に示される実施例では、デバイス６００は複数の光源６１５を含み得、そのそれぞれは鉛直ロッド又はワイヤ形状を有する。光源６１５のそれぞれにおける活性領域は、ＧａＮ及び／又はＩｎＧａＮの多重量子井戸（ＭＱＷ）構造６３５、Ｐ型ＧａＮ層６６０、及びＮ型ＧａＮ層６６５を含み得る。コンタクト層、リフレクタ、及びパッシベーション層は示されていない。図６に示される光源６１５の活性領域は、窒化ケイ素などの誘電体層６５５の開口部６４０内から半導体層６３０上に成長させることができる。半導体層６３０は、ＧａＮ及び／又はＩｎＧａＮを含み得る。誘電体層６５５の開口部６４０のサイズ及び光源６１５の直径を調整して、鉛直ロッド又はワイヤのＭＱＷ構造６３５及び半導体層６３０の両方に組み込まれるＩｎの量を変えることができ、それにより、光源６１５の発光波長が変わる。活性領域の高さは、誘電体層６５５の開口部６４０のサイズの３倍から５倍だけ、誘電体層６５５の上方に延在し得る。構造のかかる高いアスペクト比は、更なる歪み緩和を可能にし得る。光源６１５のそれぞれは、半極性面又は無極性面である複数の発光面６５０を含み得る。半極性面又は無極性面を使用すると、より多くのＩｎを発光面に組み込むことが可能になり、光源６１５の発光波長を増加させ得る。更に、半極性面又は無極性面を使用すると、望ましくない及び／又は予測不可能なやり方で発光波長を変え得る、歪み及び偏光効果を減少させ得る。図６に示される実施例では、第２の発光面６５０は、半極性である（１０－１１）面であり得る。したがって、下にある半導体層、成長中のＩｎの供給、ロッド又はワイヤの誘電体の開口部サイズ及び直径、誘電体の上方の高さの伸び、発光面の極性など、活性領域のＭＱＷインジウム濃度及び歪みレベルに影響を及ぼすロッド又はワイヤ光源パラメータの任意の組み合わせを調整することによって、より大きな波長シフト及び高品質の出力ビームを達成することが可能となり得る。
［００５１］図７は、本技術の幾つかの実施形態による、Ｖピットを有するＰＮ接合７００の側面概略図を示す。ＰＮ接合７００は、第１の半導体層７１５、活性領域７２０、及び第２の半導体層７２５を含み得る。第１の半導体層７１５はＰ型ＧａＮを含み得、第２の半導体層７２５はＮ型ＧａＮを含み得る。活性領域７２０は、ＧａＮ及び／又はＩｎＧａＮを含む多重量子井戸（ＭＱＷ）層であり得る。Ｖピット７３０は活性領域７２０内に形成され得る。例えば、Ｖピット７３０は、ある位置で活性領域７２０の成長を遅らせるが、別の位置で活性領域７２０の成長を継続することによって形成され得る。成長は、成長中の温度、圧力、流量、及び／又は前駆体を調整することによって遅らせることができる。Ｖピット７３０を活性領域７２０に組み込むことにより、発光波長を増加させることができる。
［００５２］幾つかの実施例では、光源の発光波長を選択するために、複数のＶピット７３０が組み込まれ得る。複数のＶピット７３０は、半極性及び／又は無極性である発光面に形成され得る。一実施例では、図５に示される光源５１５の第２の発光面５５０上に複数のＶピット７３０が形成され得る。別の実施例では、図６に示される光源６１５の発光面６５０上に複数のＶピット７３０が形成され得る。しかし、Ｖピット７３０の形成は、半極性発光面又は無極性発光面に限定されるわけではなく、代わりに極性発光面上に形成されてもよい。例えば、図３に示される活性領域３３５の上面に、複数のＶピット７３０が形成され得る。Ｖピット７３０を形成することは、発光波長を更に増加させるために、上述した他の技法の幾つか又は全てと組み合わせて使用され得る。
［００５３］図８は、本技術の幾つかの実施形態による、第１の例示的なデバイス８００及び第２の例示的なデバイス８０５の上面概略図を示す。第１のデバイス８００及び第２のデバイス８０５は、基板上に自然に形成される複数の光源８４５、８５０、及び８５５を含み得る。第１の光源８４５は、第１の波長を有する光を放出するように構成され得、第２の光源８５０は、第２の波長を有する光を放出するように構成され得、第３の光源８５５は、第３の波長を有する光を放出するように構成され得る。幾つかの実施例では、第１の波長は電磁スペクトルの赤色領域内にあり、第２の波長は電磁スペクトルの緑色領域内にあり、第３の波長は電磁スペクトルの青色領域内にあり得る。
［００５４］第１のデバイス８００は、４つのダイを含み得、ダイのそれぞれは、２つの第１の光源８４５、１つの第２の光源８５０、及び１つの第３の光源８５５を含む。第１のデバイス８００内の各ダイは、約１μｍの直線寸法８１５を有する四角形の形状を有し得る。第２のデバイス８０５は、８つの第１の光源８４５、４つの第２の光源８５０、及び４つの第３の光源８５５を含む１つのダイを含み得る。第２のデバイス８０５内のダイは、約２μｍの直線寸法８２０を有する四角形の形状を有し得る。直線寸法８２０は、所望のマイクロＬＥＤの基準を満たすために、約５μｍ未満又は約５μｍ、約４μｍ未満又は約４μｍ、約３μｍ未満又は約３μｍ、約２μｍ未満又は約２μｍであり得る。
［００５５］第１の光源８４５、第２の光源８５０、及び第３の光源８５５の限界寸法は、上述の発光波長を生産するように選択され得る。例えば、Ｉｎの組み込み及び発光波長を増加させるために、限界寸法を低減させることができる。光源の直径は、限界寸法の一例であり得る。幾つかの実施例では、第１の光源８４５、第２の光源８５０、及び第３の光源８５５の直径は、約５０ｎｍから約１０００ｎｍであり得る。より具体的には、幾つかの実施例では、第１の光源８４５の直径は約３００ｎｍであってもよく、第２の光源８５０及び第３の光源８５５の直径は約５００ｎｍであってもよい。他の実施例では、第１の光源８５５の直径は、第２の光源８５０及び第３の光源８５５の直径よりも小さくてもよく、一方、第２の光源８５０の直径は、第３の光源８５５の直径と同じか又はそれより小さくてもよい。
［００５６］更に、第１の光源８４５、第２の光源８５０、及び第３の光源８５５の数は、ダイ内の各発光波長の総発光面積がほぼ同じになるように選択され得る。例えば、第１の光源８４５の総発光面積は、第２の光源８５０の総発光面積の±５％、±１０％、±１５％、±２０％、又は±２５％以内であり得る。同様に、第１の光源８４５の総発光面積は、第３の光源８５５の総発光面積の±５％、±１０％、±１５％、±２０％、又は±２５％以内であり得る。同様に、第２の光源８４５の総発光面積は、第３の光源８５５の総発光面積の±５％、±１０％、±１５％、±２０％、又は±２５％以内であり得る。図８に示される実施例では、第２の光源８５０及び第３の光源８５５の直径と比較して第１の光源８４５の直径がより小さいため、各第２の光源８５０に対して２つの第１の光源８４５、及び各第３の光源８５５に対して２つの第１の光源８４５があり得る。５μｍ×５μｍのダイなどの他の実施例では、８個から４２個の第１の光源８４５、３個から６個の第２の光源８５０、及び２個又は３個の第３の光源８５５があり得る。代替的又は追加的に、第１の光源８４５、第２の光源８５０、及び第３の光源８５５は、第１の光源８４５、第２の光源８５０、及び第３の光源８５５への電気的接続を提供するための接点に十分なスペースを提供するため、及び／又は集光効率を高めるためにリフレクタに十分なスペースを提供するために、配置され得る。
［００５７］図９は、本技術の幾つかの実施形態による、例示的なデバイス９００の概略斜視図を示す。デバイス９００は、基板上に自然に形成される、複数の第１の光源９４５、複数の第２の光源９５０、及び複数の第３の光源９５５を含み得る。第１の光源９４５は、第１の波長を有する光を放出するように構成され得、第２の光源９５０は、第２の波長を有する光を放出するように構成され得、第３の光源９５５は、第３の波長を有する光を放出するように構成され得る。幾つかの実施例では、第１の波長は電磁スペクトルの赤色領域内にあり、第２の波長は電磁スペクトルの緑色領域内にあり、第３の波長は電磁スペクトルの青色領域内にあり得る。
［００５８］上述したように、第１の光源９４５、第２の光源９５０、及び第３の光源９５５の限界寸法は、所望の発光波長を生産するように選択され得る。代替的又は追加的に第１の光源９４５、第２の光源９５０、及び第３の光源９５５のピッチは、所望の発光波長を生産するように選択され得る。例えば、ピッチは、Ｉｎの組み込み及び発光波長を増加させるために増大され得、より離隔された構造にＩｎを組み込むことはより容易であるため、よって横からのＩｎの組み込みを妨げない。代替的又は追加的に、隣接する第１の光源９４５の間の距離、隣接する第２の光源９５０の間の距離、及び隣接する第３の光源９５５の間の距離は、所望の発光波長を生産するように選択され得る。例えば、Ｉｎの組み込み及び発光波長を増加させるために、隣接する光源の間の距離を増大させることができる。隣接する光源の間の距離は、隣接する光源の最も近い側面の間の間隔として定義され得る。幾つかの実施例では、隣接する光源の間の距離は、約２００ｎｍから約１０００ｎｍであり得る。
［００５９］代替的又は追加的に、活性領域に組み込まれるＩｎの量は、所望の発光波長を生産するように選択され得る。例えば、約０．１０から約０．３０のＩｎ濃度を第１の光源９４５に組み込むことができ、約０．００から約０．１５のＩｎ濃度を第２の光源９５０に組み込むことができ、約０．００から約０．０５のＩｎ濃度を第３の光源９５５に組み込むことができる。代替的又は追加的に、光源は、様々な形状を有するように形成され得る。例えば、光源は、四角形のメサ、長方形のメサ、ディスク形状のメサ、円形のメサ、四角形のピラミッド、縞模様のピラミッド、円筒、ロッド、ワイヤ、又はナノワイヤを含んでもよい。第１の光源９４５、第２の光源９５０、及び第３の光源９５５は、種々の形状又は同じ形状を有し得る。
［００６０］同一基板上に電磁スペクトルの赤、緑、及び青の領域の発光波長を有する光源を自然に形成するために、上述の技法のいずれか又は全てを組み合わせることができる。例えば、所望の発光波長を提供するために、光源の三次元形状、光源の限界寸法、半導体層及び／又は光源の活性領域内のＩｎの濃度、誘電体層の上方の活性領域の高さ、光源が形成される層の多孔性、光源が形成される層の歪み、光源の発光面の極性、発光面におけるＶピットの形成、ダイ当たりの光源の数、及び／又は隣接する光源間の間隔を調整することができる。
［００６１］上記の記載には、本技術の様々な実施形態の理解を提供するために、解説を目的として多数の詳細事項を明記してきた。しかし、特定の実施形態は、これらの詳細事項の一部がなくとも、又は追加の詳細実行があっても実施され得ることが、当業者には自明であろう。
［００６２］幾つかの実施形態を開示したが、実施形態の本質から逸脱しなければ、様々な改変例、代替構造、及び均等物が使用され得ることは、当業者によって認識されよう。加えて、本技術を不必要に不明瞭にすることを避けるために、幾つかの周知のプロセス及び要素については記載していない。したがって、上記の記載は、本技術の範囲を限定するものと解釈すべきでない。
［００６３］値の範囲が提供されている場合、その範囲の上限値と下限値との間の介在値のそれぞれも、（文脈上そうでないと明確に指示されない限り）下限値の最も小さい単位まで具体的に開示されると理解される。記載された範囲における任意の記載値どうし又は記載されていない介在値どうしの間のより狭い範囲、及び、かかる記載範囲における他の記載値又は介在値は全て、包含される。上記の狭い範囲の上限値及び下限値は、個別に、この範囲に含まれ得るか又はこの範囲から除外され得る。この狭い範囲に限界値のいずれかが含まれるか、どちらも含まれないか、又は両方が含まれる場合の各範囲も、記載範囲内に特に除外された限界値があることを条件として、本技術に包含される。記載範囲が限界値の一方又は両方を含む場合、含有された限界値のいずれか又は両方を除外する範囲も、含まれる。
［００６４］本明細書及び添付の特許請求の範囲において、単数形の「１つの（ａ、ａｎ）」、及び「前記（ｔｈｅ）」は、（文脈上そうでないと明確に指示されない限り）複数形の意味を含む。したがって、例えば、「１つの材料（ａ ｍａｔｅｒｉａｌ）」への言及は、複数のかかる材料を含み、「その前駆体（ｔｈｅ ｐｒｅｃｕｒｓｏｒ）」への言及は、一又は複数の前駆体及び当業者に既知のその等価物への言及を含む、等々である。
［００６５］また、「備える（ｃｏｍｐｒｉｓｅ（ｓ）／ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ）／ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ）／ｉｎｃｌｕｄｉｎｇ）」という語は、この明細書及び以下の特許請求の範囲で使用される場合には、記載された特徴、整数、構成要素、又は工程の存在を特定することを意図しているが、一又は複数の、他の特徴、整数、構成要素、工程、作用、又はグループの存在又は追加を除外するものではない。

Claims (20)

  1. デバイスであって、
    基板と、
    前記基板上に形成された誘電体層と、
    第１の波長を特徴とする第１の光を放出するように構成された第１の光源であって、前記第１の光源が、前記基板の第１の領域に自然に形成され、前記誘電体層の第１の開口部内に配置される、第１の光源と、
    前記第１の波長と異なる第２の波長を特徴とする第２の光を放出するように構成された第２の光源であって、前記第２の光源が、前記基板の第２の領域に自然に形成され、前記誘電体層の第２の開口部内に配置される、第２の光源と、
    前記第１の波長及び前記第２の波長と異なる第３の波長を特徴とする第３の光を放出するように構成された第３の光源であって、前記第３の光源が、前記基板の第３の領域に自然に形成され、前記誘電体層の第３の開口部内に配置される、第３の光源と
    を含む、デバイス。
  2. 前記第１の光源が、半極性又は無極性のうちの少なくとも一方である極性を有する発光面を備える、請求項１に記載のデバイス。
  3. 前記第１の光源が、第１の緩和度を有する第１の活性領域を含み、前記第２の光源が、第２の緩和度を有する第２の活性領域を含み、かつ、前記第１の緩和度が前記第２の緩和度と異なる、請求項１に記載のデバイス。
  4. 前記第１の光源が、インジウムの第１のパーセンテージを有する第１の活性領域を含み、前記第２の光源が、インジウムの第２のパーセンテージを有する第２の活性領域を含み、かつ、インジウムの前記第１のパーセンテージがインジウムの前記第２のパーセンテージと異なる、請求項１に記載のデバイス。
  5. 前記第１の光源が、第１の形状を有し、前記第２の光源が、第２の形状を有し、かつ、前記第１の形状が前記第２の形状と異なる、請求項１に記載のデバイス。
  6. 前記第１の光源が、ＧａＮ又はＩｎＧａＮのうちの少なくとも一方を含む第１の半導体層を備える、請求項１に記載のデバイス。
  7. 前記第１の光源が、前記第１の半導体層上に形成された第１の多孔性半導体層、及び前記第１の多孔性半導体層上に形成された第１の緩和半導体層を更に備え、
    前記第１の多孔性半導体層が、第１の多孔性を有するＧａＮを含み、
    前記第１の緩和半導体層が、第１の緩和度を有するＩｎＧａＮを含む、請求項６に記載のデバイス。
  8. 前記第２の光源が、ＧａＮ又はＩｎＧａＮのうちの少なくとも一方を含む第２の半導体層を備え、
    前記第２の光源が、前記第２の半導体層上に形成された第２の多孔性半導体層、及び前記第２の多孔性半導体層上に形成された第２の緩和半導体層を更に備え、
    前記第２の多孔性半導体層が、第２の多孔性を有するＧａＮを含み、
    前記第２の緩和半導体層が、第２の緩和度を有するＩｎＧａＮを含み、
    前記第１の多孔性が前記第２の多孔性と異なり、かつ、
    前記第１の緩和度が前記第２の緩和度と異なる、請求項７に記載のデバイス。
  9. 前記第１の光源の前記第１の緩和半導体層内のＩｎＧａＮが、インジウムの第１のパーセンテージを有し、
    前記第２の光源の前記第２の緩和半導体層内のＩｎＧａＮが、インジウムの第２のパーセンテージを有し、かつ、
    インジウムの前記第１のパーセンテージがインジウムの前記第２のパーセンテージと異なる、請求項８に記載のデバイス。
  10. 前記第１の光源が、第１の限界寸法を特徴とし、前記第２の光源が、第２の限界寸法を特徴とし、かつ、前記第１の限界寸法が前記第２の限界寸法と異なる、請求項１に記載のデバイス。
  11. デバイスであって、
    第１の波長を特徴とする第１の光を放出するように構成された複数の第１の光源であって、前記複数の第１の光源のそれぞれの第１の光源が、基板の第１の領域に自然に形成される、複数の第１の光源と、
    第２の波長を特徴とする第２の光を放出するように構成された複数の第２の光源であって、前記複数の第２の光源のそれぞれの第２の光源が、前記基板の第２の領域に自然に形成される、複数の第２の光源と、
    第３の波長を特徴とする第３の光を放出するように構成された複数の第３の光源であって、前記複数の第３の光源のそれぞれの第３の光源が、前記基板の第３の領域に自然に形成される、複数の第３の光源と
    を含み、前記第１の波長が、前記第２の波長及び前記第３の波長と異なり、前記第２の波長が前記第３の波長と異なる、デバイス。
  12. 前記複数の第１の光源が、前記複数の第１の光源の隣接する第１の光源の間に第１の距離を有するように離隔され、
    前記複数の第２の光源が、前記複数の第２の光源の隣接する第２の光源の間に第２の距離を有するように離隔され、かつ、
    前記第１の距離が前記第２の距離と異なる、請求項１１に記載のデバイス。
  13. 前記複数の第１の光源のそれぞれの第１の光源が、第１の限界寸法を特徴とし、
    前記複数の第２の光源のそれぞれの第２の光源が、第２の限界寸法を特徴とし、かつ、
    前記第１の限界寸法が前記第２の限界寸法と異なる、請求項１１に記載のデバイス。
  14. 前記複数の第１の光源が、前記複数の第１の光源の隣接する第１の光源の間に第１の距離を有するように離隔され、
    前記複数の第２の光源が、前記複数の第２の光源の隣接する第２の光源の間に第２の距離を有するように離隔され、
    前記第１の距離が前記第２の距離よりも大きく、かつ、
    前記第１の限界寸法が前記第２の限界寸法よりも小さい、請求項１３に記載のデバイス。
  15. 第１の数の前記第１の光源が、前記基板の前記第１の領域に形成され、
    第２の数の前記第２の光源が、前記基板の前記第２の領域に形成され、
    前記第１の数の前記第１の光源が前記第２の数の前記第２の光源よりも小さく、かつ、
    前記第１の限界寸法が前記第２の限界寸法よりも小さい、請求項１３に記載のデバイス。
  16. 前記基板の前記第１の領域が、前記基板の複数の第１の部分を含み、
    前記基板の前記第２の領域が、前記基板の複数の第２の部分を含み、
    前記基板の前記第３の領域が、前記基板の複数の第３の部分を含む、請求項１１に記載のデバイス。
  17. 前記基板の前記第１の部分の数が、前記基板の前記第２の部分の数よりも大きい、請求項１６に記載のデバイス。
  18. 前記複数の第１の光源のそれぞれの第１の光源が、第１の限界寸法を特徴とし、
    前記複数の第２の光源のそれぞれの第２の光源が、第２の限界寸法を特徴とし、かつ、
    前記第１の限界寸法が前記第２の限界寸法よりも小さい、請求項１７に記載のデバイス。
  19. デバイスであって、
    第１の波長を特徴とする第１の光を放出するように構成された第１の光源であって、前記第１の光源が、基板の第１の領域に形成され、前記第１の光源の第１の半導体層が第１の多孔性を特徴とする、第１の光源と、
    第２の波長を特徴とする第２の光を放出するように構成された第２の光源であって、前記第２の光源が、前記基板の第２の領域に形成され、前記第２の光源の第２の半導体層が第２の多孔性を特徴とする、第２の光源と、
    第３の波長を特徴とする第３の光を放出するように構成された第３の光源であって、前記第３の光源が、前記基板の第３の領域に形成され、前記第３の光源の第３の半導体層が第３の多孔性を特徴とする、第３の光源と
    を含み、前記第１の波長が、前記第２の波長及び前記第３の波長と異なり、前記第２の波長が前記第３の波長と異なり、かつ、
    前記第１の多孔性が、前記第２の多孔性及び前記第３の多孔性と異なり、前記第２の多孔性が前記第３の多孔性と異なる、デバイス。
  20. 前記第１の光源が、半極性又は無極性のうちの少なくとも一方である発光面を備える、請求項１９に記載のデバイス。
JP2023516766A 2020-09-15 2021-09-08 単一ウエハ上に集積された三色光源 Pending JP2023541295A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/021,391 US11322649B2 (en) 2020-09-15 2020-09-15 Three color light sources integrated on a single wafer
US17/021,391 2020-09-15
PCT/US2021/049496 WO2022060611A1 (en) 2020-09-15 2021-09-08 Three color light sources integrated on a single wafer

Publications (1)

Publication Number Publication Date
JP2023541295A true JP2023541295A (ja) 2023-09-29

Family

ID=80627141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023516766A Pending JP2023541295A (ja) 2020-09-15 2021-09-08 単一ウエハ上に集積された三色光源

Country Status (7)

Country Link
US (1) US11322649B2 (ja)
EP (1) EP4214762A1 (ja)
JP (1) JP2023541295A (ja)
KR (1) KR20230065347A (ja)
CN (1) CN116325191A (ja)
TW (1) TWI803968B (ja)
WO (1) WO2022060611A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688829B2 (en) * 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
US8749760B2 (en) * 2009-03-03 2014-06-10 International Business Machines Corporation Asymmetric complementary dipole illuminator
KR20110131801A (ko) 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US10304700B2 (en) * 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9978808B2 (en) 2016-05-04 2018-05-22 Glo Ab Monolithic multicolor direct view display containing different color LEDs and method of making thereof
FR3068173B1 (fr) * 2017-06-27 2020-05-15 Aledia Dispositif optoelectronique
CN108878626B (zh) 2018-06-29 2020-02-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
FR3087942B1 (fr) 2018-10-29 2021-09-17 Commissariat Energie Atomique Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif

Also Published As

Publication number Publication date
EP4214762A1 (en) 2023-07-26
US20220085238A1 (en) 2022-03-17
US11322649B2 (en) 2022-05-03
TW202226574A (zh) 2022-07-01
TWI803968B (zh) 2023-06-01
WO2022060611A1 (en) 2022-03-24
KR20230065347A (ko) 2023-05-11
CN116325191A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US10217911B2 (en) Monolithic image chip for near-to-eye display
JP5932817B2 (ja) 結晶緩和構造に基づく半導体発光デバイス
US9397281B2 (en) Carrier for a semiconductor layer
US7348600B2 (en) Nitride semiconductor device, and its fabrication process
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
JP2009147140A (ja) 発光素子および発光素子の製造方法
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
CN112470281A (zh) 单片led阵列及其前体
TW201427073A (zh) 發光二極體及其製造方法
KR20130008306A (ko) 나노구조의 발광소자
CN110534622B (zh) 一种半导体超薄外延结构
TWI493747B (zh) 發光二極體及其形成方法
CN110034213B (zh) 一种高性能GaN基发光二极管结构及其制备方法
JP2023541295A (ja) 単一ウエハ上に集積された三色光源
KR100646570B1 (ko) 발광 다이오드 및 그 제조방법
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
CN115498083A (zh) 发光二极管外延结构及发光二极管
KR20220034222A (ko) 발광 다이오드 및 제조 방법
TWI797700B (zh) 磊晶結構及微型發光元件
CN110534624B (zh) 用于生长半导体超薄外延结构的一种外延层
CN110518102B (zh) 一种用于半导体超薄外延结构的应力调节层
WO2024062256A1 (en) Monolithic array of semiconductor devices, template wafer, method of manufacturing a template wafer, and method of manufacturing an array of semiconductor devices
CN117855356A (zh) 氮化物led及其制备方法
KR20110114812A (ko) 지향특성 조절이 가능한 발광다이오드 및 그 제조방법
KR20150073591A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240502