CN110534624B - 用于生长半导体超薄外延结构的一种外延层 - Google Patents
用于生长半导体超薄外延结构的一种外延层 Download PDFInfo
- Publication number
- CN110534624B CN110534624B CN201910643463.2A CN201910643463A CN110534624B CN 110534624 B CN110534624 B CN 110534624B CN 201910643463 A CN201910643463 A CN 201910643463A CN 110534624 B CN110534624 B CN 110534624B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- epitaxial
- thickness
- electron flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 3
- 230000007480 spreading Effects 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 215
- 230000010354 integration Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000009966 trimming Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种用于生长半导体超薄外延结构的一种外延层，外延层从下往上依次包括第一外延层、第二外延层，位于第一外延层与第二外延层之间的电子流扩散层；第一外延层、第二外延层和电子流扩散层的导电类型相同。本发明的外延层能够有效减小外延层表面的应力，为后续材料层的生长提供了良好的生长界面，从而提高超薄外延结构的质量和最终所制备的器件的性能。
Description
技术领域
本发明涉及一种半导体衬底上外延结构技术领域，具体涉及用于生长半导体超薄外延结构的一种外延层。
背景技术
随着科技的进步和市场发展，由于微LED更有利于便携化、轻质化产品的要求，例如在超薄显示屏方面等，逐渐成为关注的焦点。然而，目前微LED的技术路线不确定、成本较高，不利于大规模商业化。
再者，微LED芯片中，要求各个LED的尺寸和间距尽可能得小，提高芯片集成度，从而有效保证最终产品的亮度和分辨率等性能。为了做出小尺寸LED，不得不进一步缩小LED的尺寸。然而，在传统LED制备工艺中，由于受到光刻和刻蚀设备工艺条件的限制，刻蚀出的图案都不可避免的呈现倾斜侧壁。由于倾斜侧壁的出现，导致每个LED的有效出光面积小于LED的占有面积，为了确保有效LED有效出光面积，就无法进一步提高集成度，从而限制了微LED芯片尺寸的进一步缩小，不利于提高微LED芯片的集成度，使得最终产品的亮度和分辨率无法进一步提高。
发明内容
为了克服以上问题，本发明旨在提供一种用于生长半导体超薄外延结构的外延层，从而打破现有制备工艺条件的限制，制备出超薄外延结构，从而在确保LED有效出光面积的条件下，提高芯片集成度。
为了达到上述目的，本发明提供了一种用于生长半导体超薄外延结构的外延层，所述外延层从下往上依次包括第一外延层、第二外延层，位于第一外延层与第二外延层之间的电子流扩散层；第一外延层、第二外延层和电子流扩散层的导电类型相同。
在一实施例中，所述第一外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合；所述第二外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。
在一实施例中，所述电子流扩散层为单周期或多周期非掺杂层。
在一实施例中，所述电子流扩散层的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。
在一实施例中，所述电子流扩散层为单周期或多周期掺杂层。
在一实施例中，所述第一外延层中的掺杂浓度大于所述第二外延层中的掺杂浓度，所述第二外延层中的掺杂浓度大于所述电子流扩散层中的掺杂浓度。
在一实施例中，所述第一外延层、所述第二外延层和所述电子流扩散层的导电类型为N型；所述第一外延层中掺杂Si，第二外延层中掺杂Si，电子流扩散层中掺杂Si。
在一实施例中，所述第一外延层中的掺杂浓度为1.5E19～3E19atoms/cm3；所述第二外延层中的掺杂浓度为1E18～3E18atoms/cm3；所述电子流扩散层中的掺杂浓度为5E17～8E17atoms/cm3。
在一实施例中，在所述第二外延层上形成有发光层；所述第一外延层的禁带宽度大于所述发光层的禁带宽度；所述第二外延层的禁带宽度大于所述发光层的禁带宽度。
在一实施例中，所述第一外延层的厚度大于第二外延层的厚度，且大于电子流扩散层的厚度。
在一实施例中，所述第一外延层的厚度为第二外延层的厚度的5倍及以上，所述第一外延层的厚度为所述电子流扩散层的厚度的6倍及以上。
在一实施例中，所述第一外延层的厚度为2～4微米，所述第二外延层的厚度为350～400nm，所述电子流扩散层的厚度为1～300nm。
本发明的用于生长半导体超薄外延结构的外延层，该外延层由下往上依次设置了第一外延层、电子流扩散层、第二外延层，从而有效减小外延层表面的应力，为后续材料层的生长提供了良好的生长界面，从而提高超薄外延结构的质量和最终所制备的器件的性能。第一外延层和第二外延层夹设于电子流扩散层两侧，这种结构对整个外延结构起到电压调节作用。
附图说明
图1为本发明的一个实施例的半导体超薄外延结构的结构示意图
图2为本发明的一个实施例的半导体超薄外延结构的结构示意图
图3为本发明的一个实施例的应力调节层的结构示意图
图4为本发明的一个实施例的半导体超薄外延结构的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明提供的用于半导体超薄外延结构的外延层，通过设置相同导电类型的第一外延层、电子流扩散层和第二外延层，从而形成有效的掺杂，降低外延层顶部表面的应力，为后续的材料层的生长提供良好的界面。
以下结合附图1～4和具体实施例以发光半导体超薄外延结构为例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1，本实施例中提供了半导体超薄外延结构，包括衬底00、第一导电类型外延层01、应力调节层02、发光层03和第二导电类型外延层04。利用第一导电类型外延层01和第二导电类型外延层04来激发发光层03发出光束，利用应力调节层02来调节第一导电类型外延层01中由于生长产生的应力，减小应力对发光层03的影响，提高发光层03发光效率。
本实施例中，衬底00可以为蓝宝石衬底、硅衬底等用于生长外延层的基底。在衬底00上面生长有第一导电类型外延层01，这里的第一导电类型外延层01中，第一导电类型为N型。在第一导电类型外延层01上生长有应力调节层02。应力调节层02上用于降低第一导电类型外延层01产生的应力。在应力调节层02上生长有发光层03。在发光层03上生长有第二导电类型外延层04。
这里的应力调节层02为多层多周期应力调节层，发光层03可以为多层多周期量子阱发光层。
请参阅图2，本实施例中，在应力调节层02顶部表面还生长有第一导电类型位错微调层05。第一导电类型位错微调层05用于调节应力调节层02表面的位错数量，控制进入发光层03中的位错数量保持在一个合适的区间。第一导电类型位错微调层05的设置可以对最终器件进行电性调节，例如电压、亮度、弱电流等。通过控制第一导电类型位错微调层05的厚度和温度共同来控制位错数量。
具体的，多层多周期应力调节层02中和第一导电类型位错微调层05中均掺杂有第一导电类型掺杂元素，这里的第一导电类型为N型，掺杂元素应为N型掺杂元素，例如硅。为了提高第一导电类型位错微调层05对位错浓度的有效调节和控制，第一导电类型位错微调层05中的第一导电类型掺杂元素的掺杂浓度大于应力调节层02中的第一导电类型掺杂元素的掺杂浓度，例如，N型位错微调层中的Si掺杂浓度大于应力调节层02中的Si掺杂浓度。较佳的，第一导电类型位错微调层05中的第一导电类型掺杂元素的掺杂浓度为应力调节层02中的第一导电类型掺杂元素的掺杂浓度的10倍或以上。例如，第一导电类型位错微调层05中的第一导电类型掺杂元素的掺杂浓度为1E18～5E18atoms/cm3；应力调节层02中的第一导电类型掺杂元素的掺杂浓度为1E17～3E17atoms/cm3。此外，为了提高第一导电类型位错微调层05对位错浓度的控制能力，第一导电类型位错微调层05的厚度小于应力调节层03的厚度。较佳的，第一导电类型位错微调层05的厚度为1～100nm，第一导电类型位错微调层05的材料可以为GaN、AlGaN、AlInGaN的一种或多种复合。
请参阅图3，在本实施例中，为了提高应力调节层02控制第一导电类型外延层01产生的应力的作用，应力调节层03由多个应力调节单元堆叠而成。如图3所示，每一个应力调节单元包括第一应力调节层201和第二应力调节层202，其中，第一应力调节层201与第二应力调节层202的成分相同但含量不同，从而有效调节释放第一导电类型外延层01中的应力。较佳的，第一应力调节层201的化学式为Alx1Iny1Ga1-x1-y1N，其中，x1不大于0.5，y1不大于0.5；第二应力调节层202的化学式为Alx2Iny2Ga1-x2-y2N，其中，x2不大于0.5，y2不大于0.5。此外，为了更好的达到释放应力效果，第一应力调节层201的禁带宽度大于第二应力调节层202的禁带宽度，在厚度的设计上，第一应力调节层201的厚度可以大于或等于第二应力调节层202的厚度。较佳的，第一应力调节层201的厚度为2～20nm，第二应力调节层202的厚度为1～3nm。第一应力调节层201和第二应力调节层202构成一个应力调节单元，多个应力调节单元堆叠循环，从而得到多层多周期应力调节层02，实现对第一导电类型外延层01的应力释放，提高发光层03的发光效率。
请参阅图4，第一导电类型外延层01还可以具体包括：从下往上依次为第一导电类型外延层101、电子流扩散层103和第二导电类型外延层102。电子流扩散层103的设置可以作为电流通道，起到电流扩散作用，使得电流注入效率提升。这里，第一导电类型第一外延层101的材料可以为GaN、AlGaN、AlInGaN的一种或多种复合；第一导电类型第二外延层102的材料可以为GaN、AlGaN、AlInGaN的一种或多种复合，而电子流扩散层103可以为单周期或多周期非掺杂层，较佳的，电子流扩散层103的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。此外，在其它实施例中，电子流扩散层103也可以为单周期或多周期掺杂层。这里，第一导电类型第一外延层101中、第一导电类型第二外延层102中和电子流扩散层103中均掺杂有第一导电类型掺杂元素，这里由于第一导电类型为N型，可以掺杂Si元素。为了形成的第一导电类型第二外延层102中的应变减小，第一导电类型第一外延层101中的第一导电类型掺杂元素的掺杂浓度大于第一导电类型第二外延层102中的第一导电类型掺杂元素的掺杂浓度，第一导电类型第二外延层102中的第一导电类型掺杂元素的掺杂浓度大于电子流扩散层103中的第一导电类型掺杂元素的掺杂浓度。较佳的，第一导电类型第一外延层101中的第一导电类型掺杂元素的掺杂浓度为1.5E19～3E19atoms/cm3；第一导电类型第二外延层102中的第一导电类型掺杂元素的Si的掺杂浓度为1E18～3E18atoms/cm3；电子流扩散层103中的第一导电类型掺杂元素的掺杂浓度为5E17～8E17atoms/cm3。此外，第一导电类型第一外延层101的禁带宽度大于量子阱发光层的禁带宽度；第一导电类型第二外延层102的禁带宽度大于103发光层的禁带宽度。而且，第一导电类型第一外延层101的厚度可以大于第一导电类型第二外延层102的厚度，且大于电子流扩散层103的厚度。较佳的，第一导电类型第一外延层101的厚度为第一导电类型第二外延层102的厚度的5倍及以上，第一导电类型第一外延层101的厚度为电子流扩散层103的厚度的6倍及以上。本实施例中，第一导电类型第一外延层101的厚度为2～4微米，第一导电类型第二外延层102的厚度为350～400nm，电子流扩散层103的厚度为1～300nm。
此外，第一导电类型位错微调层05的厚度和掺杂浓度也同时受第一导电类型第二外延层102的控制和影响。这里的第一导电类型位错微调层05的厚度小于或等于第一导电类型第二外延层102的厚度。第一导电类型位错微调层05中第一导电类型元素的掺杂浓度大于或等于第一导电类型第二外延层102中第一导电类型元素的掺杂浓度。
本实施例中，为了实现半导体器件的超薄外延结构和器件的轻薄化，采用上述厚度的设置，应力调节层02、发光层03和第二导电类型外延层04的总厚度不大于320nm。
以下对本实施例中的半导体超薄外延结构中的发光层03和第二导电类型外延层04进行详细描述。
请参阅图4，本实施例中，发光层03为多层多周期量子阱发光层。多周期量子阱发光层采用InaGa1-aN与GaN的复合结构。其中，In的组分a不大于0.5。多周期量子阱发光层中的势阱厚度为2～4nm，势垒厚度为4～15nm。这里的周期数可以为6～12。
第二导电类型外延层04与发光层03之间还设置电子阻挡层。电子阻挡层在发光层03表面生长。电子阻挡层可以为GaN、AlGaN、AlInGaN、InGaN的一种或多种组成的单层结构或多层结构，或者超晶格结构。电子阻挡层的导电类型是第二导电类型，这里的第二导电类型为P型。电子阻挡层的总厚度在10～70nm之间，第二导电类型掺杂元素的掺杂浓度为2E19～1.5E20atoms/cm3。
第二导电类型外延层04可以为多层多周期第二导电类型外延层，可以从下向上依次包括堆叠的第二导电类型第一外延层、第二导电类型第二外延层、和第二导电类型第三外延层。第二导电类型第一外延层可以为多周期堆叠生长而成，第二导电类型第二外延层可以为多周期堆叠生长而成，第二导电类型第三外延层可以为多周期堆叠生长而成。第二导电类型第一外延层的成分可以为Alc1Ind1Ga1-c1-d1NAlc1Ind1Ga1-c1-d1N)n1，第二导电类型第二外延层的成分可以为Alc2Ind2Ga1-c2-d2NAlc2Ind2Ga1-c2-d2N)n2，第二导电类型第三外延层的成分可以为Alc3Ind3Ga1-c3-d3NAlc3Ind3Ga1-c3-d3N)n3。其中，n1、n2、n3为周期数，较佳的，n2＞n1＞n3。而且，第二导电类型第二外延层的厚度＞第二导电类型第一外延层的厚度＞第二导电类型第三外延层的厚度。
综上，由于外延结构非常薄，在制备器件的过程中，对外延结构的刻蚀并不会造成外延结构的侧壁倾斜度很大，近似垂直，由于刻蚀后的外延结构顶部和底部的面积相近，从而克服了传统外延结构顶部小于底部造成有效出光面积减小的问题，也克服了现有的为了确保有效出光面积而无法提高芯片集成度的难题。与传统发光外延芯片相比，本发明的外延结构所在芯片的单位面积的数量有效增加，提高了芯片集成度，提高了器件单位面积的发光效率。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (12)
1.一种用于生长半导体超薄外延结构的外延层，其特征在于，所述外延层从下往上依次包括第一外延层、第二外延层，位于第一外延层与第二外延层之间的电子流扩散层，位于第二外延层上的多周期应力调节层和位于多周期应力调节层顶部表面的位错微调层；第一外延层、第二外延层和电子流扩散层的导电类型相同；所述多周期应力调节层、所述位错微调层中均掺杂有相同导电类型的掺杂元素；所述位错微调层中所述掺杂元素的掺杂浓度大于所述多周期应力调节层中的所述掺杂元素的掺杂浓度。
2.根据权利要求1所述的外延层，其特征在于，所述第一外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合；所述第二外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。
3.根据权利要求1所述的外延层，其特征在于，所述电子流扩散层为单周期或多周期非掺杂层。
4.根据权利要求3所述的外延层，其特征在于，所述电子流扩散层的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。
5.根据权利要求1所述的外延层，其特征在于，所述电子流扩散层为单周期或多周期掺杂层。
6.根据权利要求5所述的外延层，其特征在于，所述第一外延层中的掺杂浓度大于所述第二外延层中的掺杂浓度，所述第二外延层中的掺杂浓度大于所述电子流扩散层中的掺杂浓度。
7.根据权利要求6所述的外延层，其特征在于，所述第一外延层、所述第二外延层和所述电子流扩散层的导电类型为N型；所述第一外延层中掺杂Si，第二外延层中掺杂Si，电子流扩散层中掺杂Si。
8.根据权利要求6所述的外延层，其特征在于，所述第一外延层中的掺杂浓度为1.5E19～3E19atoms/cm3；所述第二外延层中的掺杂浓度为1E18～3E18atoms/cm3；所述电子流扩散层中的掺杂浓度为5E17～8E17atoms/cm3。
9.根据权利要求1所述的外延层，其特征在于，在所述第二外延层上形成有发光层；所述第一外延层的禁带宽度大于所述发光层的禁带宽度；所述第二外延层的禁带宽度大于所述发光层的禁带宽度。
10.根据权利要求1所述的外延层，其特征在于，所述第一外延层的厚度大于第二外延层的厚度，且大于电子流扩散层的厚度。
11.根据权利要求10所述的外延层，其特征在于，所述第一外延层的厚度为第二外延层的厚度的5倍及以上，所述第一外延层的厚度为所述电子流扩散层的厚度的6倍及以上。
12.根据权利要求11所述的外延层，其特征在于，所述第一外延层的厚度为2～4微米，所述第二外延层的厚度为350～400nm，所述电子流扩散层的厚度为1～300nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910643463.2A CN110534624B (zh) | 2019-07-17 | 2019-07-17 | 用于生长半导体超薄外延结构的一种外延层 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910643463.2A CN110534624B (zh) | 2019-07-17 | 2019-07-17 | 用于生长半导体超薄外延结构的一种外延层 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534624A CN110534624A (zh) | 2019-12-03 |
| CN110534624B true CN110534624B (zh) | 2021-08-03 |
Family
ID=68660686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910643463.2A Active CN110534624B (zh) | 2019-07-17 | 2019-07-17 | 用于生长半导体超薄外延结构的一种外延层 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534624B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118061B2 (ja) * | 2002-02-07 | 2008-07-16 | 三洋電機株式会社 | 半導体の形成方法および半導体素子 |
| CN102064254A (zh) * | 2010-11-10 | 2011-05-18 | 中国科学院半导体研究所 | 高质量氮化镓系发光二极管 |
| CN103346223A (zh) * | 2013-06-06 | 2013-10-09 | 华灿光电股份有限公司 | 一种发光二极管的外延片 |
| CN104733579A (zh) * | 2015-01-20 | 2015-06-24 | 扬州德豪润达光电有限公司 | 半导体发光器件及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538517B (zh) * | 2014-12-31 | 2017-05-10 | 山东浪潮华光光电子股份有限公司 | 一种具有n型超晶格结构的LED外延结构及其生长方法 |
| CN108987538B (zh) * | 2017-06-02 | 2020-08-25 | 比亚迪股份有限公司 | Led外延结构及其制备方法和半导体器件 |
| CN109860361A (zh) * | 2018-12-28 | 2019-06-07 | 映瑞光电科技(上海)有限公司 | 一种led外延结构及其制备方法、led芯片 |
-
2019
- 2019-07-17 CN CN201910643463.2A patent/CN110534624B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118061B2 (ja) * | 2002-02-07 | 2008-07-16 | 三洋電機株式会社 | 半導体の形成方法および半導体素子 |
| CN102064254A (zh) * | 2010-11-10 | 2011-05-18 | 中国科学院半导体研究所 | 高质量氮化镓系发光二极管 |
| CN103346223A (zh) * | 2013-06-06 | 2013-10-09 | 华灿光电股份有限公司 | 一种发光二极管的外延片 |
| CN104733579A (zh) * | 2015-01-20 | 2015-06-24 | 扬州德豪润达光电有限公司 | 半导体发光器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534624A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110534622B (zh) | 一种半导体超薄外延结构 | |
| US8278125B2 (en) | Group-III nitride epitaxial layer on silicon substrate | |
| CN103650173A (zh) | 半导体发光器件 | |
| JP2009049416A (ja) | 窒化物半導体発光素子 | |
| JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
| US9190270B2 (en) | Low-defect semiconductor device and method of manufacturing the same | |
| US20170213934A1 (en) | High-efficiency light emitting diode | |
| KR20140010587A (ko) | 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법 | |
| TWI493747B (zh) | 發光二極體及其形成方法 | |
| CN110473942B (zh) | 一种超薄led芯片 | |
| KR20070068061A (ko) | 발광 다이오드 및 그 제조방법 | |
| CN113396480A (zh) | 多色电致发光显示装置及其制造方法 | |
| CN112823421A (zh) | Led阵列 | |
| TW202211498A (zh) | Led裝置及製造方法 | |
| KR100646570B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| CN110534624B (zh) | 用于生长半导体超薄外延结构的一种外延层 | |
| CN110518102B (zh) | 一种用于半导体超薄外延结构的应力调节层 | |
| TWI803968B (zh) | 整合在單一晶圓上之三色光源 | |
| CN115911198A (zh) | 半导体发光元件的外延结构、半导体发光元件及发光装置 | |
| CN102239577A (zh) | 半导体发光器件 | |
| CN105489725B (zh) | 一种led芯片结构及制作方法 | |
| TW202230827A (zh) | 電壓可控的單片原生ｒｇｂ陣列 | |
| JP2022541557A (ja) | Ｌｅｄアレイ | |
| KR20220054363A (ko) | 변형 완화 구조를 통합한 led 전구체 | |
| US9196477B2 (en) | Semiconductor device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |