CN103346223A - 一种发光二极管的外延片 - Google Patents

Abstract

本发明公开了一种发光二极管的外延片，属于半导体技术领域。所述外延片包括：衬底、以及依次层叠在所述衬底上的缓冲层、n型层、多量子阱层和p型层，所述外延片还包括设于所述n型层与所述多量子阱层之间的应力释放层，所述应力释放层为多周期结构，每个周期包括In_xGa_1-xN层和生长在所述In_xGa_1-xN层上的GaN层，所述应力释放层各周期结构中的In_xGa_1-xN层的厚度从下至上递增。本发明通过在n型层与多量子阱层之间设置应力释放层，该应力释放层是多周期结构，且应力释放层各周期结构中的In_xGa_1-xN层的厚度从下至上递增，可以逐步释放衬底与n型层之间积累的应力，提高了外延片的发光效率。

Description

一种发光二极管的外延片

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管的外延片。

背景技术

作为信息光电子新兴产业中极具影响力的新产品，发光二极管具有体积小、使用寿命长、颜色丰富多彩、能耗低的特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。其中，发光二极管一般包括外延片以及设于外延片上的电极。

外延片一般包括衬底、以及依次层叠在衬底上的缓冲层、n型层、多量子阱层和p型层。由于n型层和多量子阱层之间存在晶格失配，导致外延片的晶体质量较差，容易形成漏电流，为了克服该缺陷，一般会在n型层与多量子阱层之间生长一层InGaN层以减小n型层与多量子阱层的晶格失配。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有的外延片中在n型层与多量子阱层之间生长InGaN层，该InGaN层不能有效释放积累在n型层与衬底之间的应力，影响了外延片的质量和发光效率。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种发光二极管的外延片。所述技术方案如下：

本发明实施例提供了一种发光二极管的外延片，所述外延片包括：

衬底、以及依次层叠在所述衬底上的缓冲层、n型层、多量子阱层和p型层，所述外延片还包括设于所述n型层与所述多量子阱层之间的应力释放层，所述应力释放层为多周期结构，每个周期包括In_xGa_1-xN层和生长在所述In_xGa_1-xN层上的GaN层，所述应力释放层各周期结构中的In_xGa_1-xN层的厚度从下至上递增。

优选地，所述应力释放层各周期结构中的In_xGa_1-xN层的In含量从下至上递增。

进一步地，所述In_xGa_1-xN层中，x的取值范围为0.03～0.1。

优选地，所述应力释放层中每个周期结构中的GaN层分布掺杂有Si。

进一步地，所述应力释放层中各周期结构中的GaN层的Si的掺杂浓度从下至上递减。

优选地，所述多周期结构中至少一个周期结构的In_xGa_1-xN层为多层结构。

优选地，所述多层结构包括第一子层和设于所述第一子层上的第二子层，所述第一子层和所述第二子层均包括若干个In_xGa_1-xN层，且所述第一子层各In_xGa_1-xN层中的In含量从下至上递增，所述第二子层各In_xGa_1-xN层中的In含量从下至上递减。

优选地，所述多层结构包括第三子层、以及依次层叠在所述第三子层上的第四子层和第五子层，所述第三子层、所述第四子层和所述第五子层均包括若干个In_xGa_1-xN层，且所述第三子层中各In_xGa_1-xN层的In含量从下至上递增，所述第四子层中各In_xGa_1-xN层的In含量从下至上保持不变，所述第五子层中的各In_xGa_1-xN层的In含量从下至上递减。

可选地，所述多量子阱层为超晶格结构，所述超晶格结构由In_aGa_1-aN层和GaN层相互交叠而成，且所述应力释放层各周期结构中的In_xGa_1-xN层中的In含量均低于所述In_aGa_1-aN层中的In含量。

可选地，所述p型层包括依次层叠在所述多量子阱上的p型电子阻挡层和p型GaN接触层。

本发明实施例提供的技术方案带来的有益效果是：

通过在n型层与多量子阱层之间设置应力释放层，该应力释放层是多周期结构，且应力释放层各周期结构中的In_xGa_1-xN层的厚度从下至上递增，可以逐步释放衬底与n型层之间积累的应力，提高了外延片的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的外延片的结构示意图；

图2是本发明实施例提供的应力释放层的导带示意图；

图3是本发明实施例提供的应力释放层的导带示意图；

图4是本发明实施例提供的In_xGa_1-xN层的导带示意图；

图5是本发明实施例提供的In_xGa_1-xN层的导带示意图；

图6是本发明实施例提供的应力释放层的导带示意图；

图7是本发明实施例提供的应力释放层的导带示意图；

图8是本发明实施例提供的应力释放层的导带示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例

本发明实施例提供了一种发光二极管的外延片，如图1所示，该外延片包括：衬底11、以及依次层叠在衬底11上的缓冲层12、n型层13、应力释放层、多量子阱层15和p型层16，应力释放层14为多周期结构，每个周期包括In_xGa_1-xN层141和生长在In_xGa_1-xN层141上的GaN层142，应力释放层14各周期结构中的In_xGa_1-xN层141的厚度从下至上递增，具体参见图2。

需要说明的是，“从下至上”中的“下”是指与n型层13接触的In_xGa_1-xN层，“上”是指最临近多量子阱层15的In_xGa_1-xN层。

优选地，如图3的导带示意图所示，应力释放层14各周期结构中的In_xGa_1-xN层141的In含量从下至上递增。通过使应力释放层14各周期结构中的In_xGa_1-xN层141的In含量以及其厚度从下至上递增，可以逐步释放衬底与n型层之间积累的应力。应力释放层由In_xGa_1-xN层和GaN层构成，其与n型层之间的晶格失配几乎可以忽略不计，提高了外延片的抗静电能力和质量。且由于InGaN属于低阻材料，随着厚度的增加，在大电流作用下可以让电流扩展的更好，有利于电子的减速，增加电子和空穴的复合率，进一步增加了外延片的发光效率。

进一步地，In_xGa_1-xN层141中，x的取值范围为0.03～0.1。通过将x的取值范围设为0.03～0.1，可以更好地释放应力，提高应力释放的效果。当应力释放层的组成材料一样，各周期结构中的In_xGa_1-xN层的In含量从下至上增加，且x的取值范围为0.03～0.1时，各周期结构中的In_xGa_1-xN层141的厚度从下至上递增，相比厚度不变时，其发光效率可以提高6%～8%。

优选地，应力释放层14每个周期结构中的GaN层142分别掺杂有Si。掺杂Si的GaN层可以阻挡电子，降低电子的速度，使更多的电子跃迁在多量子阱层中，提高了电子与空穴的复合率。

进一步地，在本实施例中，应力释放层14各周期结构中的GaN层142的Si的掺杂浓度从下至上递减。在其他实施例中，Si掺杂的GaN层中Si的掺杂浓度也可以保持不变。随着Si的掺杂浓度从下至上递减，在大电流的作用下，可以更好地阻挡电子，将更多的电子限制在多量子阱层15中，进一步提高了电子与空穴的复合率。

进一步地，多周期结构中至少一个周期结构的In_xGa_1-xN层141为多层结构。显然地，在本实施例中，各周期结构的In_xGa_1-xN层141也可以为单层结构。

可选地，多周期结构中的全部In_xGa_1-xN层141都为多层结构。

优选地，在本实施例中，该多层结构可以包括第一子层和设于第一子层上的第二子层，第一子层和第二子层均包括若干个In_xGa_1-xN层，且第一子层各In_xGa_1-xN层中的In含量从下至上递增，第二子层各In_xGa_1-xN层中的In含量从下至上递减。当In_xGa_1-xN层141包括第一子层和第二子层时，其导带结构如图4所示。通过将In_xGa_1-xN层141包括第一子层和第二子层，该导带结构的In_xGa_1-xN可以减小外延片中的极化效应，降低衬底11与n型层13之间的晶格失配，有利于多量子阱层15的生长，提高了外延片的质量。

优选地，在本实施例中，该多层结构也可以包括第三子层、以及依次层叠在第三子层上的第四子层和第五子层，第三子层、第四子层和第五子层均包括若干个In_xGa_1-xN层，且第三子层中各In_xGa_1-xN层的In含量从下至上递增，第四子层中各In_xGa_1-xN层的In含量从下至上保持不变，第五子层中的各In_xGa_1-xN层的In含量从下至上递减。当In_xGa_1-xN层141包括第三子层、第四子层和第五子层时，其导带结构如图5所示。通过将In_xGa_1-xN层141包括第三子层、第四子层和第五子层，该导带结构的In_xGa_1-xN可以减小外延片中的极化效应，降低衬底11与n型层13之间的晶格失配，有利于多量子阱层15的生长，提高了外延片的质量。

例如，在本实施例中，应力释放层14包括4个周期的In_xGa_1-xN/GaN，各周期的In_xGa_1-xN141层中In含量从下至上逐渐增加，第一周期、第二周期以及第四周期中的In_xGa_1-xN141层都为包括第三子层、第四子层和第五子层的多层结构，第三周期的In_xGa_1-xN141层为包括第一子层和第二子层的多层结构，具体参见图6；

或者，应力释放层14包括4个周期的In_xGa_1-xN/GaN，各周期的In_xGa_1-xN141层中In含量从下至上逐渐增加，第一周期、第二周期、第三周期以及第四周期中的In_xGa_1-xN141层都为包括第一子层和第二子层的多层结构，具体参见图7。

或者，应力释放层14包括4个周期的In_xGa_1-xN/GaN，各周期的In_xGa_1-xN141层中In含量从下至上逐渐增加，第一周期、第二周期、第三周期以及第四周期中的In_xGa_1-xN141层都为包括第三子层、第四子层和第五子层的多层结构，具体参见图8。

可选地，在本实施例中，n型层13可以包括依次层叠在缓冲层12上的不掺杂的GaN层131和n型接触层132。

可选地，多量子阱层15为超晶格结构，超晶格结构由In_aGa_1-aN层和GaN层相互交叠而成，且应力释放层14各周期结构中的In_xGa_1-xN层141的In含量均低于In_aGa_1-aN层的In含量。

可选地，在本实施例中，p型层16可以包括依次层叠在多量子阱层15上的p型电子阻挡层161和p型GaN接触层162。通过将p型层16包括p型电子阻挡层161，可以有效阻挡电子，减少电子溢流，提高电子和空穴的复合率。

本发明实施例提供的外延片，在最优的情况下，相对于背景技术中的外延片，其抗静电能力可以提高11%～14%，发光效率可以提高10%～13%。

本发明实施例提供的技术方案带来的有益效果是：通过在n型层与多量子阱层之间设置应力释放层，该应力释放层是多周期结构，且应力释放层各周期结构中的In_xGa_1-xN层的厚度从下至上递增，可以逐步释放衬底与n型层之间积累的应力，提高了外延片的发光效率；

此外，该应力释放层由In_xGa_1-xN层和GaN层构成，其与n型层之间的晶格失配几乎可以忽略不计，提高了外延片的抗静电能力和质量；

另外，由于InGaN属于低阻材料，随着厚度的增加，在大电流作用下可以让电流扩展的更好，有利于电子的减速，增加电子和空穴的复合率，进一步增加了外延片的发光效率。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、n型层、多量子阱层和p型层，其特征在于，所述外延片还包括设于所述n型层与所述多量子阱层之间的应力释放层，所述应力释放层为多周期结构，每个周期包括In_xGa_1-xN层和生长在所述In_xGa_1-xN层上的GaN层，所述应力释放层各周期结构中的In_xGa_1-xN层的厚度从下至上递增。

2.根据权利要求1所述的外延片，其特征在于，所述应力释放层各周期结构中的In_xGa_1-xN层的In含量从下至上递增。

3.根据权利要求2所述的外延片，其特征在于，所述In_xGa_1-xN层中，x的取值范围为0.03～0.1。

4.根据权利要求3所述的外延片，其特征在于，所述应力释放层每个周期结构中的GaN层分别掺杂有Si。

5.根据权利要求4所述的外延片，其特征在于，所述应力释放层各周期结构中的GaN层的Si的掺杂浓度从下至上递减。

6.根据权利要求1至5任一权利要求所述的外延片，其特征在于，所述多周期结构中至少一个周期结构的In_xGa_1-xN层为多层结构。

7.根据权利要求6所述的外延片，其特征在于，所述多层结构包括第一子层和设于所述第一子层上的第二子层，所述第一子层和所述第二子层均包括若干个In_xGa_1-xN层，且所述第一子层各In_xGa_1-xN层中的In含量从下至上递增，所述第二子层各In_xGa_1-xN层中的In含量从下至上递减。

8.根据权利要求6所述的外延片，其特征在于，所述多层结构包括第三子层、以及依次层叠在所述第三子层上的第四子层和第五子层，所述第三子层、所述第四子层和所述第五子层均包括若干个In_xGa_1-xN层，且所述第三子层中各In_xGa_1-xN层的In含量从下至上递增，所述第四子层中各In_xGa_1-xN层的In含量从下至上保持不变，所述第五子层中的各In_xGa_1-xN层的In含量从下至上递减。

9.根据权利要求1至5任一项所述的外延片，其特征在于，所述多量子阱层为超晶格结构，所述超晶格结构由In_aGa_1-aN层和GaN层相互交叠而成，且所述应力释放层各周期结构中的In_xGa_1-xN层的In含量均低于所述In_aGa_1-aN层的In含量。

10.根据权利要求1所述的外延片，其特征在于，所述p型层包括依次层叠在所述多量子阱上的p型电子阻挡层和p型GaN接触层。

Images