CN115911198A - 半导体发光元件的外延结构、半导体发光元件及发光装置 - Google Patents

半导体发光元件的外延结构、半导体发光元件及发光装置 Download PDF

Info

Publication number
CN115911198A
CN115911198A CN202211361776.7A CN202211361776A CN115911198A CN 115911198 A CN115911198 A CN 115911198A CN 202211361776 A CN202211361776 A CN 202211361776A CN 115911198 A CN115911198 A CN 115911198A
Authority
CN
China
Prior art keywords
layer
superlattice
light emitting
doping concentration
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211361776.7A
Other languages
English (en)
Inventor
叶孟欣
江周胜
陈秉扬
陈东坡
张中英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN202211361776.7A priority Critical patent/CN115911198A/zh
Publication of CN115911198A publication Critical patent/CN115911198A/zh
Priority to US18/498,376 priority patent/US20240145627A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种半导体发光元件的外延结构、半导体发光元件及发光装置，本申请的外延结构至少包括依次叠置的N型层、V坑开启层、发光层以及P型层，其中所述发光层为交替堆叠的阱层和势垒层，所述阱层的带隙能量低于所述势垒层的带隙能量；其中，V坑开启层包含所述第一超晶格层，并且所述V坑开启层的底表面距离所述第二超晶格层的底表面的距离小于或等于0.15μm，所述第一超晶格层的底表面距离所述发光层的厚度介于0.05μm~0.3μm，使V表面坑的尖端位置不低于发光层的起初始位置，由此降低了外延层中的漏电通道路径，提高了LED发光效率，尤其是低电流密度下的发光效率。

Description

半导体发光元件的外延结构、半导体发光元件及发光装置
技术领域
本发明涉及半导体器件及装置技术领域，特别涉及一种半导体发光元件的外延结构、半导体发光元件及发光装置。
背景技术
GaN基LED由于其高的发光效率，目前已经广泛的应用在背光、照明、车灯、装饰等各个光源领域。从技术角度看，进一步提高LED芯片的发光效率仍然是当前行业发展的重点。发光效率主要有两个因素决定，第一种是电子空穴在有源区的辐射复合效率，即内部量子效率；第二种是光的萃取效率。关于提高内量子效率已经有广泛的报道，如量子阱能带设计、改善晶体质量、提高p型层空穴注入效率等。
GaN基发光二极管中的外延结构包括n型GaN层、发光层和p型GaN层，其中，发光层由GaN层和InGaN层交替组成的周期性结构层，由于n型GaN层和发光层中的InGaN层的晶格常数不同，易产生极化效应，晶格失配，晶体的生长质量较差，并引起位错缺陷，如果位错缺陷得不到有效控制，会产生大量的表面缺陷，产生V坑缺陷。为了缓冲两者的应力，通常会在两者之间插入超晶格层和/或其它的低温层，超晶格层含有InGaN层，具有比发光层的InGaN层相对更低的In含量，可以起到有效的应力缓冲作用，控制晶体的生长质量，也会诱导V坑缺陷逐步打开。然而，现有的V坑缺陷的平均位置落入了发光层的下部分，对于更低电流密度而言，这些V坑缺陷会形成漏电通道，这些漏电通道会降低LED的发光效率。
发明内容
鉴于现有技术中GaN基LED存在的上述缺陷，本发明提供一种半导体发光元件的外延结构、半导体发光元件及发光装置，以解决上述一个或多个问题。
本申请的第一方面，提供一种半导体发光元件的外延结构，其至少包括由下至上叠置的N型层、V坑开启层、发光层以及P型层，其中所述发光层为交替堆叠的阱层和势垒层，所述阱层的带隙能量低于所述势垒层的带隙能量；
其中，所述V坑开启层包含第一超晶格层，并且所述V坑开启层的底表面距离所述第一超晶格层的底表面的距离小于或等于0.15 μm，所述第一超晶格层的底表面距离所述发光层的底表面的距离介于0.05μm ~0.3 μm；所述第一超晶格层和发光层均为含有In层。
可选地，所述V坑开启层的C掺杂浓度大于所述N型层的C掺杂浓度，所述V坑开启层的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于5×1017Atoms/cm3，所述V坑开启层的Si掺杂浓度介于1×1017Atoms/cm3~ 1×1019Atoms/cm3之间。
可选地，所述V坑开启层为多层，并且所述V坑开启层至少包括GaN层；
可选地，所述V坑开启层的厚度不大于0.4 μm。
可选地，所述V坑开启层的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于8×1016Atoms/cm3。
可选地，所述V坑开启层还包括位于所述第一超晶格层下方的第一层结构；所述第一层结构的底表面为V坑开启层的底表面；所述第一层结构中Si的掺杂浓度介于2×1018Atoms/cm3~1×1019Atoms/cm3；所述第一层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，也高于N型层的上表面的Si掺杂浓度。
可选地，所述第一层结构的厚度小于或等于0.15μm并且大于或等于0.02μm。
可选地，所述V坑开启层还包括位于所述第一超晶格层之上的第三层结构；所述第三层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，所述第三层结构中Si的掺杂浓度介于1×1018Atoms/cm3~1×1019Atoms/cm3。
可选地，所述第三层结构的厚度小于或等于0.1 μm并且大于或等于0.01 μm。
可选地，所述第三层结构的C掺杂浓度等于或者低于所述第一层超晶格层的C掺杂浓度。
可选地，所述V坑开启层的所述第一超晶格层的每一周期为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层InyGa1-yN层，终止层为InxGa1-xN层，其中x＞y，0 ＜x＜1，0≤y＜1。
可选地，所述V坑开启层的所述第一超晶格层的每一周期为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层InxGa1-xN层，终止层为InyGa1-yN层，其中x＞y，0 ＜x＜1，0≤y＜1。
可选地，所述第三层结构为比第一层超晶格层中每一含In层的In含量更低的InGaN层或者GaN层。
可选地，所述第一超晶格结构中每一周期为InxGa1-xN/InyGa1-yN层，其中x＞y，0 ＜x＜1，0≤y＜1，且第三层的厚度大于所述第一超晶格层中每一周期的InyGa1-yN层的厚度。
可选地，所述第三层结构的上表面为发光层中第一层含In层的底表面。
可选地，第一超晶格层的周期数是3~7个。
可选地，所述V坑开启层与所述发光层之间，还包括所述第二超晶格层，所述第二超晶格层的厚度小于或等于0.1μm并且大于或等于0.02 μm。
可选地，所述第二超晶格层的C掺杂浓度等于或者低于所述V坑开启层的C掺杂浓度。
可选地，所述N型层包括电子注入层和位于电子注入层上的电流扩展层，电流扩展层位于V坑开启层与电子注入层之间，其中电子注入层的Si的掺杂浓度高于所述电流扩展层的Si的掺杂浓度，电流扩展层的Si的掺杂浓度低于V坑开启层的Si的掺杂浓度。
可选地，所述电流扩展层的厚度超过所述V坑开启层的底表面与所述第一超晶格层的底表面之间的距离。
可选地，所述V坑开启层的上表面为所述发光层的下表面。
可选地，所述V坑开启层还包括第三层结构，所述第三层结构为所述第一超晶格层的最后一层，所述第一超晶格层为InxGa1-xN/InyGa1-yN层，所述第三层结构为InyGa1-yN层，所述第三层结构的厚度为0.01μm~ 0.1 μm之间，所述第三层结构的Si掺杂浓度高于所述第一超晶格层的其余的层的Si掺杂浓度，第三层结构中Si的掺杂浓度介于1×1018 Atoms/cm3~1×1019 Atoms/cm3，第三层结构的厚度大于第一超晶格层中的其余的每一层的厚度。根据本申请的第二方面，提供一种半导体发光元件的外延结构，其至少包括由下至上叠置的N型电子注入层、N型电流扩展层、V坑开启层、发光层以及P型层，其中所述发光层为交替堆叠的阱层和势垒层，所述阱层的带隙能量低于所述势垒层的带隙能量；
其中，所述V坑开启层包含第一超晶格层，所述第一超晶格层的底表面距离所述发光层的底表面的距离介于0.05μm ~0.3 μm；并且所述N型电流扩展层的厚度超过所述V坑开启层的底表面与所述第一超晶格层的底表面之间的距离。
可选地，所述V坑开启层的C掺杂浓度大于所述N型层的C掺杂浓度，所述V坑开启层的C掺杂浓度大于或等于2×1016 Atoms/cm3且小于等于5×1017 Atoms/cm3，V坑开启层的Si掺杂浓度介于1×1017 Atoms/cm3~ 1×1019 Atoms/cm3之间。
可选地，所述V坑开启层为多层，并且所述V坑开启层至少包括GaN层与InGaN层，所述V坑开启层的厚度不大于0.4 μm，所述V坑开启层的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于6×1018Atoms/cm3。
可选地，所述V坑开启层还包括位于所述第一超晶格层下方的第一层结构；所述第一层结构的底表面为V坑开启层的底表面；所述第一层结构为比第一层超晶格层中每一含In层的In含量更低的InGaN层或者GaN层；所述第一层结构中Si的掺杂浓度介于2×1018Atoms/cm3~1×1019Atoms/cm3；所述第一层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，也高于N型层的上表面的Si掺杂浓度；所述V坑开启层的底表面与所述第一超晶格层的底表面之间的距离为所述第一层结构的厚度。
可选地，所述第一层结构的厚度小于或等于0.15 μm并且大于或等于0.02 μm。
可选地，所述V坑开启层还包括位于所述第一超晶格层之上的第三层结构；所述第三层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，所述第三层结构中Si的掺杂浓度介于1×1018Atoms/cm3~1×1019Atoms/cm3。
可选地，所述第三层结构的厚度小于或等于0.1 μm并且大于或等于0.01μm。
可选地，所述第三层结构的C掺杂浓度等于或者低于所述第一层超晶格层的C掺杂浓度。
可选地，所述V坑开启层的所述第一超晶格层的每一周期为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层InyGa1-yN层，终止层为InxGa1-xN层，其中x＞y，0 ＜x＜1，0≤y＜1，所述第一超晶格层的每一周期InyGa1-yN层的厚度相等。
可选地，所述V坑开启层的所述第一超晶格层的每一周期为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层InxGa1-xN层，终止层为InyGa1-yN层，其中x＞y，0 ＜x＜1，0≤y＜1。
可选地，所述第一层结构和所述第三层结构为比第一层超晶格层中每一含In层的In含量更低的InGaN层或者GaN层。
可选地，所述第一超晶格结构中每一周期InxGa1-xN/InyGa1-yN层，其中x＞y，0 ＜x＜1，0≤y＜1，且第三层的厚度大于所述第一超晶格层中每一周期的InyGa1-yN层的厚度。
可选地，所述第三层结构的上表面为发光层中第一层含In层的底表面。
可选地，所述第一超晶格层的周期数是3~7个。
可选地，所述V坑开启层与所述发光层之间，还包括所述第二超晶格层，所述第二超晶格层的厚度小于或等于0.1μm并且大于或等于0.02 μm。
可选地，所述第二超晶格层的C掺杂浓度等于或者低于所述V坑开启层的C掺杂浓度。
可选地，所述电流扩展层位于V坑开启层与电子注入层之间，其中电子注入层的Si的掺杂浓度高于所述电流扩展层的Si的掺杂浓度，电流扩展层的Si的掺杂浓度低于V坑开启层的Si的掺杂浓度。
可选地，所述V坑开启层的上表面为所述发光层的下表面。
可选地，所述V坑开启层还包括第三层结构，所述第三层结构为所述第一超晶格层的最后一层，所述第一超晶格层为InxGa1-xN/InyGa1-yN层，所述第三层结构为InyGa1-yN层，所述第三层结构的厚度为0.01μm~ 0.1 μm之间，所述第三层结构的Si掺杂浓度高于所述第一超晶格层的其余的层的Si掺杂浓度，第三层结构中Si的掺杂浓度介于1×1018Atoms/cm3~ 1×1019Atoms/cm3，第三层结构的厚度大于第一超晶格层中的其余的每一层的厚度。根据本申请的第三方面，提供一种半导体发光元件，其包括外延结构，所述外延结构为本申请第一方面或者第二方面所述的外延结构。
根据本申请的第三方面，提供一种发光装置，该发光装置包括本申请第三方面提供的上述半导体发光元件。
如上所述，本申请的外延结构、半导体发光元件及发光装置，具有以下有益效果：
本申请中V坑开启层包括第一超晶格层，并且控制V坑开启层的底表面距离所述第一超晶格层的底表面的距离小于或等于0.15μm，所述第一超晶格层的底表面距离所述发光层的底表面的距离小于或等于0.05~0.3μm，或者电流扩展层的厚度超过所述V坑开启层的底表面与所述第一超晶格层的底表面之间的距离，由此使得V坑开启层距离发光层较近，V坑开启层的整体厚度较薄，结合第一超晶格层含有In层，在保证发光层的晶体质量和发光效率的同时，有利于使V表面坑的尖端大部分在发光层内，或者全部的V坑落入发光层内，进一步降低外延层中的漏电通道路径，从而提升小电流密度下的发光效率。
附图说明
图1显示为现有技术中的外延结构示意图。
图2显示为本发明实施例一提供的半导体发光元件的俯视平面图。
图3显示为本沿图2中L-L方向的剖面示意图，示出了其中的外延结构的结构示意图。
图4显示为图3中A部分的局部放大示意图。
图5显示为图3所示的外延结构的TEM图片。
图6显示为图3所述的外延结构中各层的离子掺杂浓度。
图7显示为实施例一的另一可选实施例中图3中A部分的局部放大示意图。
图8显示为本发明实施例二提供的半导体发光元件的结构示意图。
图9显示为本发明实施例二的半导体发光元件的制造方法流程图。
图10显示为图8所示半导体发光元件的发光效率曲线图。
元件标号说明
01：N型GaN层；02：低温插入层；03 ：第二超晶格结构；030：V坑；04：发光层；05：P型GaN层；100：外延结构；101：N型层；1011：电子注入层；1012：电流扩展层；102：V坑开启层；1021：第一层结构；1022：第二层结构：1023：第一超晶格层；1024：第三层结构；1031：宽带隙层；1032：窄带隙层；104：发光层；1040：V表面坑；1041：阱层； 1042：势垒层；1043：V表面坑的尖端；105 ：电子阻挡层；1051 ：第一子层；1052 ：第二子层；1053：第三子层；106：P型层；107：P型欧姆接触层；108：缓冲层；109：透明导电层；110 ： 第一电极；120：第二电极；200：发光二极管；103：第二超晶格层；201：衬底；202：图形结构；2021：图形结构的第一部分；2022：图形结构的第二部分。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，现有技术中，GaN基发光二极管中的外延结构通常包括n型GaN层01、低温插入层02（低温氮化镓层和/或者第一层超晶格结构）、第二层超晶格结构03、发光层04和p型GaN层05。第二层超晶格结构03含有InGaN层，具有比发光层04的InGaN层相对更低的In含量，可以起到有效的应力缓冲作用，改善晶体的生长质量。通过氮化物的低温插入层02（氮化镓层和/或者第一层超晶格结构），有效降低量子阱发光层的生长应力，改善量子阱发光层的晶体质量，并且诱导V坑030的缺陷逐渐打开。
然而现有技术的白光照明领域，通常是低温插入层02的厚度较厚，超过了400nm，并且低温插入层02具有较高的C含量，超过了5×1017Atoms/cm3，实现V坑缺陷大部分在后续的第二超晶格结构03中打开，从而实现V坑030的底表面位于发光层04的下方，V坑030倾斜侧壁量子阱宽度是窄的，可以抑制非辐射复合，提升内量子效率。
现有技术的上述设计适合中大电流密度（>20A/cm2）的产品。但对于更低电流密度而言，这些表面缺陷会形成漏电通道，这些漏电通道会降低LED的发光效率。为了解决以上问题，本申请提供一种外延结构及具有该外延结构的半导体发光元件及发光装置，现结合以下实施例及附图进行详细描述。
实施例一
本实施例提供一种半导体发光元件（也称LED，后续叫做发光二极管），如图2和3所示，该发光二极管200包括外延结构100，外延结构100上方形成有第一电极110和第二电极120。
可选地，该发光二极管200为正装或者倒装的发光二极管，小电流密度驱动，比如低于20A/cm2。该发光二极管200为小尺寸的芯片，其中至少一个单边的尺寸（例如边长）小于300μm。发光二极管200可以运用RGB直接显示屏的光源或者背光显示用的光源。
可选实施例中，发光二极管200的外延结构100为AlGaInN基外延结构，如图3所示，该外延结构100包依次叠置的N型层101、V坑开启层102、第二超晶格层103、发光层104及发光层104上的P型层106。其中，N型层101包括N型的电子注入层1011、N型的电流扩展层1012，V坑开启层102包括第一超晶格层1023。第一超晶格层1023和发光层104为含In层。
本实施例中，上述N型的电子注入层1011为N型的GaN层，用于提供电子。N型的电子注入层1011通过掺杂n型杂质提供电子，n型杂质例如可以是Si，Ge，Sn，Se和Te。本实施例中，n型杂质优选为Si。N型的电子注入层1011的厚度大约为1μm~4μm，掺杂浓度在1×1019Atoms/cm3~1×1020Atoms/cm3之间，以提供辐射复合的电子。N型的电子注入层1011为外延结构100中N型掺杂浓度最高的层，N型的电子注入层1011可为单层结构或者超晶格结构（例如高低不同掺杂浓度的两层GaN层的重复堆叠层）。N型的电子注入层1011为电子注入层和接触层，需要高掺杂降低接触电阻。
可选实施例中，所述外延结构能够提供的辐射光为蓝光或者绿光。
N型的电子注入层1011上方生长N型的电流扩展层1012，可提升电流的横向扩展。该电流扩展层1012为相对低的N型掺杂层，该电流扩展层1012的Si的掺杂浓度介于1×1017Atoms/cm3~2×1018Atoms/cm3之间，电流扩展层1012的Si的掺杂浓度低于N型的电子注入层1011的Si的掺杂浓度。该电流扩展层1012可提升电流的横向扩展。电流扩展层1012的厚度小于或等于0.3 μm，优选为0.01μm以上，过厚的厚度会导致电压升高。如图6所示，电流扩展层1012的位置为0.85μm~1.03μm的深度处。N型的电子注入层1011和电流扩展层1012的生长温度在1000°C以上。
电流扩展层1012的C掺杂浓度低于V坑开启层102的C掺杂浓度，优选为低于2×1016 Atoms/cm3。
V坑开启层102位于电流扩展层1012之上，并且V坑开启层102在电流扩展层1012和发光层104之间形成。能够控制诱导图3所示的V表面坑1040开启在发光层104中，能够起到释放应力的作用。V坑开启层102至少包括一定厚度的并且含In的第一超晶格层，对发光层的晶体质量进行改善的同时，能够实现氮化镓层中的位错缺陷逐渐被打开形成V表面坑1040。
如图3所示，在本实施例中，为了实现降低漏电通道，小电流密度下的辐射复合比例增加，提升发光效率的效果。通过控制V坑开启层102的成分，与发光层104较接近的距离、V坑开启层102的厚度，这样有利于V表面坑1040控制在：大部分或者全部V表面坑1040的尖端不低于发光层104的初始阱层1041的底表面，甚至高于初始阱层1041的底表面。
V坑开启层为多层，为至少包括氮化镓的层，并且包括第一超晶格层；第一超晶格层为含In的层，V坑开启层至少包括GaN层与InGaN层，可以是GaN层与InGaN层的组合。
V坑开启层102底表面距离第一超晶格层1023的底表面不超过0.15μm，并且第一超晶格层1023的底表面距离发光层104的底表面介于0.05 μm~0.3 μm。
所述V坑开启层102的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于5×1017Atoms/cm3，所述V坑开启层102的C掺杂浓度大于所述N型层的C掺杂浓度。更优选的，所述V坑开启层102的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于8×1016Atoms/cm3，或者大于或等于3×1016Atoms/cm3且小于等于8×1016Atoms/cm3，或者大于或等于3×1016Atoms/cm3且小于等于5×1016Atoms/cm3。所述V坑开启层102的C掺杂浓度大于所述N型层的C掺杂浓度。
V坑开启层102位于N型层101上，以相对较低的C掺杂浓度，能够诱导N型GaN层的表面缺陷以较低的速度打开成为V坑缺陷，从而实现V型凹陷的开启在发光层中、分布均匀性。
优选的，V坑开启层102的Si掺杂浓度介于1×1017Atoms/cm3~ 1×1019Atoms/cm3之间，可以采用生长温度在800°C~ 900°C之间的程序获得。
优选的，所述V坑开启层102的厚度不大于0.4 μm。
优选的，V坑开启层102包括位于电流扩展层1012上的第一层结构1021，第一层结构的底表面为V坑开启层102的底表面；所述第一层结构为比第一层超晶格层中每一含In层的In含量更低的InGaN层或者GaN层。
更优选的，第一层结构1021为N型掺杂的GaN层。第一层结构1021的Si掺杂浓度为2×1018Atoms/cm3~1×1019 Atoms/cm3之间，更佳的为4×1018Atoms/cm3~7×1018Atoms/cm3之间，为获得第一层结构1021，可以采用生长温度在800°C~900°C之间的程序获得GaN层。
V坑开启层102的底表面可以是第一层结构1021的底表面。
优选的，第一层结构1021可具有相对较高的Si掺杂浓度，Si掺杂浓度大于电流扩展层1012的Si掺杂浓度，第一层结构1021同时具备V坑开启层102的功能，并且具有较高的Si掺杂，可以起到防静电损伤作用，调整发光元件的ESD能力，确保发光元件在背光和显示领域的设备上运用时的高可靠性。较佳的是，第一层结构1021的峰值Si掺杂浓度为2×1018Atoms/cm3~1×1019 Atoms/cm3之间。
第一层结构1021的Si掺杂浓度也高于N型层101的上表面的Si掺杂浓度。在本实施例中，第一层结构1021的Si掺杂浓度高于电流扩展层1012的上表面的Si掺杂浓度，但是第一层结构1021的Si掺杂浓度要低于N型电子注入层1011的Si掺杂浓度。
优选的，第一层结构1021需要一定的厚度，厚度小于或等于0.15 μm并且大于或等于0.02 μm，更优选的，第一层结构1021的厚度介于0.05~0.10 μm。
如图6所示，在0.75μm~0.85μm的厚度范围内分布上述第一层结构1021。
优选的，电流扩展层1012的厚度超过第一层结构1021的厚度，并且具有比第一层结构1021更低的Si掺杂浓度，也就是电流扩展层1012的厚度超过V坑开启层102的底表面与所述第一超晶格层1021的底表面之间的距离。由此，实现电流扩展层1012的电流扩展作用在于V坑开启层102下方，并且V坑开启层102的底表面距离发光层更近，V坑开启在发光层中。
V坑开启层102还包括第二层结构：第一超晶格层1023，第一超晶格层1023用以释放N型的电子注入层1011为GaN时，GaN层上方生长包括InGaN材料的发光层因为晶格参数差异所导致的产生的应力，提升晶体的生长质量，提高氮化物发光二极管的发光亮度。
第一超晶格层1023的每一个周期为InxGa1-xN/InyGa1-yN层，并且由下至上，所述第一超晶格层1023的起始层为InyGa1-yN层，终止层为InxGa1-xN层，或者起始层为InxGa1-xN层，终止层为InxGa1-xN层，x＞y，0＜x＜1，0≤y＜1。在本实施例中，第一超晶格层1023的每一个周期为InGaN/GaN层，并且该第一超晶格层1023的起始层为GaN层，终止层为InGaN层，第一超晶格层1023的对数为3~7对。第一超晶格层1023同样掺杂有Si，同样如图6所示，第一超晶格层1023的Si掺杂浓度介于5×1017Atoms/cm3~2×1018Atoms/cm3之间。第一超晶格层1023的总厚度为介于0.05~0.3μm 之间，更佳的总厚度介于0.05μm~0.2μm之间，例如0.05~0.15μm。如图6所示，第一超晶格层1023的位置位于0.6μm~0.75μm的厚度范围内。
第一超晶格层的底表面为第一超晶格层1023的起始层的底表面。
如图4所示，可选地，V坑开启层102还可包括第三层结构1024位于第一超晶格层之上，并且位于发光层之下，第三层结构为高Si掺杂，与第一层结构分别位于第一超晶格层的两侧起到协同作用，防静电损伤，调整发光元件的ESD能力，确保发光元件在背光和显示领域运用的高可靠性。
该第三层结构1024为InGaN层或者GaN层，例如其中第三层结构1024为比第一超晶格层结构中每一含In层的In含量更低的InGaN层或者是GaN层。位于第一超晶格层1023上方，该第三层结构1024的厚度为0.01μm~0.1μm，例如0.03~0.08um之间。同样参照图6，在0.55μm~0.6μm的厚度范围内，分布上述第三层结构1024。所述第三层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，第三层结构1024中Si的掺杂浓度介于1×1018Atoms/cm3~1×1019Atoms/cm3，例如介于2×1018Atoms/cm3~ 5×1018Atoms/cm3之间。第三层结构1024的厚度大于第一超晶格层1023中的每一层InyGa1-yN层的厚度。
优选的，第一超晶格结构中每一周期为InxGa1-xN/InyGa1-yN层，其中x＞y，0 ＜×＜1，0≤y＜1，且第三层的厚度大于所述第一超晶格层中每一周期的InyGa1-yN层的厚度，起始层为InyGa1-yN层，结束层为InxGa1-xN层。
优选的，所述第三层结构为GaN层，第一超晶格结构中每一周期包括GaN层，第三层结构的GaN的厚度大于所述第一超晶格层中每一周期的GaN的厚度。
可选的，作为一个替代性的实施例，该第三层结构1024也可以是第一超晶格层1023的最后一层，第一超晶格层1023为InxGa1-xN/InyGa1-yN层，起始层为InxGa1-xN层，结束层为InyGa1-yN层，x＞y，0 ＜x＜1，0≤y＜1。第三层结构1024为InyGa1-yN层，例如为GaN层。第三层结构1024的厚度为0.01μm~ 0.1 μm之间。所述第三层结构的Si掺杂浓度高于所述第一超晶格层的其余的层的Si掺杂浓度，第三层结构1024中Si的掺杂浓度介于1×1018Atoms/cm3~1×1019Atoms/cm3。第三层结构1024的厚度大于第一超晶格层1024中的其余的每一层的厚度。
第三层结构为高Si掺杂，与第一层结构分别位于第一超晶格层的两侧，起到协同作用，可以起到防静电损伤作用，调整发光元件的ESD能力，确保发光元件在背光和显示领域运用的高可靠性。
可选地，如图3所示，V坑开启层102的上方形成有第二超晶格层103，为InmGa1-mN/InnGa1-nN层，并且所述第一超晶格层的起始层为InmGa1-mN层，终止层为InnGa1-nN层，m＞n，0＜m＜1，0≤n＜1。该第二超晶格层103位于第三层结构1024之上，并且位于发光层之下，第一超晶格层1023与第二超晶格层103协同作用，用以释放N型的电子注入层1011为GaN时，GaN层上方生长发光层包括的InGaN材料层所产生的应力，提升晶体的生长质量，提高氮化物发光二极管的发光亮度。
优选地，第二超晶格层103的C掺杂浓度等于或者低于V坑开启层102的C掺杂浓度，作为一个实施例，如图6所示，低于第一超晶格层1023的C掺杂浓度。第二超晶格层103的C掺杂浓度的低于2×1016Atoms/cm3。
优选地，第二超晶格层103中InmGa1-mN层的In含量大于或者等于第一超晶格层1023的InxGa1-xN层中的In含量。在本实施例中，第二超晶格层中InmGa1-mN层的In含量大于第一超晶格层1023的InxGa1-xN层中的In含量。优选地，第二超晶格层103具有较小的厚度，第一超晶格层1023的总厚度大于第二超晶格层103的总厚度。由此，可以实现V坑开启层102能够与发光层104具有较近的距离，控制V坑大部分在发光层104中开启，至少大部分V表面坑的底表面位于发光层104中，并且第二超晶格层103起到释放发光层104的应力作用。
参照图4，本实施例中，第二超晶格层103为窄带隙层1031和宽带隙层1032交替组成的周期性超晶格结构，第二超晶格层103的超晶格结构的周期数为3~5，本实施例中，优选第二超晶格层103的周期数为4。可选地，上述第二超晶格层103中的窄带隙层1031可以是InGaN层，宽带隙层1032为GaN层。并且第二超晶格层103以InGaN层开始，结束于GaN层，第二超晶格层103中Si的掺杂浓度介于1×1017Atoms/cm3~1×1018Atoms/cm3之间。所述第二超晶格层103的厚度D2控制在不大于0.1μm，优选为0.02μm以上，0.08μm以下。在图6中，第二超晶格层103的位置为0.51μm~0.55μm之间。第二超晶格层103中，起始层为窄带隙层1031，可以是InGaN层，终止层为宽带隙层1032，为GaN层。
第二超晶格层103上方形成发光层104，发光层104提供电子和空穴复合提供光辐射的区域，根据发光波长的不同可选择不同的材料，发光层104可以是阱层和势垒层组成的单量子阱或多量子阱的周期性结构。通过调整发光层104中半导体材料的组成比，以期望辐射出不同波长的光。在一些实施例中，发光层104具有5~15个周期的InGaN/GaN多量子阱，或者是发光层104具有5~15个周期的InGaN/AlGaN多量子阱并且发光层104的开始层为阱层1041，结束层为势垒层1042。发光层104中势垒层1042的Si的掺杂浓度介于1×1017Atoms/cm3~1×1018Atoms/cm3之间。每个周期内的InGaN的厚度为1nm~4nm，GaN厚度为3nm~20nm。在一些实施例中，量子阱的势垒层1042可掺杂少量的Al，由AlGaN组成。本实施例中，如图4所示，优选发光层104为Inx2Ga(1-x2)N阱层1041和Aly2Ga(1-y2)N势垒层1042组成的周期性多量子阱结构，其中0.08≤x2≤0.18；0.02≤y2≤0.08。势垒层1042具有比阱层1041更大的带隙。
发光层104中含In层的In含量大于第二超晶格层1024的含In层中的In含量。
如图4所示，在本实施例中，为了实现降低漏电通道，小电流密度下的辐射复合比例增加，提升发光效率的效果。V坑开启层102与发光层104较接近的距离，使得V坑开启层102的底表面距离发光层104的底表面的距离较近，并且V坑开启层102的总体具有相对较薄的厚度，并且大部分V表面坑的尖端不低于或者甚至高于发光层104的初始阱层，也就是发光层的第一层含In层。
V坑开启层102的生长温度低于电流扩展层1012以及N型层的生长温度，逐步诱导位错等缺陷转化成V表面坑1040。
V坑开启层102的在生长温度，优选的，介于800℃~900℃范围内生长。
优选地，V坑开启层102通过较低的温度获得，其生长的温度可以低于电流扩展层、第二超晶格层，并且低于发光层的生长温度，C掺杂浓度相对于电流扩展层1012、N型的电子注入层1011的C掺杂浓度更高。
优选地，V坑开启层102含有杂质Si。
V坑开启层102中包括含In的第一超晶格层1023，In的掺入有效缓解并释放外延结构生长过程中的应力，并且也能诱导V表面坑1040逐渐在后续的生长层中打开，第二超晶格层103也能够与第一超晶格层1023起到协同的作用。
V坑开启层102还包括位于第一超晶格层1023下方的第一层结构1021，第一层结构1021位于第一超晶格层1023与N型的电子注入层1011之间，第一层结构1021中Si的掺杂浓度介于2×1018Atoms/cm3~1×1019Atoms/cm3，第一层结构1021的Si掺杂浓度高于第一超晶格层1023的Si掺杂浓度并且高于电流扩展层1012的Si掺杂浓度。
第一层结构1021起到释放应力，诱导V表面坑1040打开的同时，具有较高的Si掺杂浓度，能够起到提升小电流密度下发光二极管运用于背光显示或者RGB显示屏领域时所关注的ESD性能。两种作用同时合并在一个层结构里面，可减薄外延结构，控制大部分V表面坑1040的尖端位置在发光层中，由此降低漏电通道的路径，提高LED的发光效率。
V坑开启层102还包括第三层结构1024协助第一层结构1021释放应力，诱导V表面坑1040打开的同时，具有较高的Si掺杂浓度，较宽的厚度，能够起到提升小电流密度下发光二极管运用于背光显示或者RGB显示屏领域时所关注的ESD性能。第三层结构1024的Si掺杂浓度可相对于第一层结构1021的Si掺杂浓度低一些，但是高于第一超晶格层1023的Si掺杂浓度。
第一层结构1021和第三层结构1024均为GaN层时，第一超晶格层1023中每一周期为InGaN/GaN层时，第三层结构1024的厚度要大于第一超晶格层1023中每一周期中所包含的GaN层的厚度。
为了获得第一层结构1021、第一超晶格层1023和第三层结构1024，第三层结构1024的生长温度会等于第一层超晶格层1023的生长温度，第三层结构1024的C掺杂浓度与第一层超晶格层1023的C掺杂浓度相当；或者可选的，第三层结构1024的生长温度高于第一层超晶层1023的生长温度，第三层结构1024的C掺杂浓度低于第一层超晶格层1023的C掺杂浓度。第二超晶格层103和发光层104的生长温度高于V坑开启层102的生长温度，并且第二超晶格层103的C掺杂浓度低于V坑开启层102的C掺杂浓度。第二超晶格层103的C掺杂浓度低于2×1016Atoms/cm3。第一层结构1021、第一超晶格层1023和第三层结构1024的生长温度均介于800℃~900℃之间。
如图4所示，该V表面坑1040可以是棱锥体，例如六棱锥状的坑，此时V表面坑1040的开口宽度D即为从发光层的最上表面开始量测六棱锥状的坑的开口处的最大宽度，以及V表面坑1040的尖端位置是指从发光层的最上表面开始量测所述的六棱锥状的坑的底部尖端位置。通过对V表面坑1040的上述控制，大部分或者全部的V表面坑的尖端位置在发光层中，由此降低了漏电通道的路径，提高LED的发光效率。
如图4所示，该V坑开启层102的厚度D0不大于400 nm，优选地，介于150nm~ 350nm。同样参照图4，该V坑开启层102包含第一超晶格层1023，该V坑开启层102的底表面距离第一超晶格层1023底表面的距离D1（本实施例中，如图4所示，该距离D1也即第一层结构的厚度）控制在小于或等于150 nm，更佳的为小于或等于100nm或者小于等于50nm。
如图4所示，发光层104上方形成有P型层106，其中该P型层106为P型GaN层，通过掺杂P型杂质提供空穴，P型杂质可以为Mg、Zn、Ca、Sr和Ba。本实施例，优选P型杂质为Mg。P型层106上方还形成有P型欧姆接触层107，通过高掺杂，例如掺杂浓度高于1×1020Atoms/cm3，与后续形成的氮化物发光二极管的P型电极形成欧姆接触。为了填充V表面坑1040，改善外延结构100的表面微坑的现象，优选所述P型GaN层的厚度为100nm以上，更优选为300nm以下，以保证P型GaN层可填平V表面坑1040，改善半导体外延叠层的微坑现象，从而提升氮化物发光二极管的可靠性。
为了防止电子溢流，在P型层106和发光层104之间还形成有电子阻挡层105。该电子阻挡层105可以是AlaInbGa(1-a-b)N层，其中0＜a≤1，0≤b＜1。如图2所示，优选地，该AlaInbGa(1-a-b)N层由下至上依次包含堆叠第一子层1051、第二子层1052和第三子层1052。所述第三子层1053的In组分含量高于第一子层1051和第二子层1052的In组分含量，第二子层1052的In含量可以低于第一子层1051的In含量，也可以高于第一子层1051的In含量。其中第一子层的Al含量高于第二子层1052的Al含量，并且第三子层1053的Al含量高于第二子层1052的Al含量。
在发光层104之后设置第一子层1051，第一子层1051可起到电子阻挡层105的作用。第一子层1051可由AlN，AlGaN或者AlInGaN等一种或多种材料组合而成。
第二子层1052设置在第一子层1051和第三子层1053之间，其In组分含量低于第一子层1051和第三层的In组分含量，可有AlGaN或者GaN或者AlInGaN层至少一种组成。第二子层1052为空穴注入层，第二子层1052的厚度为3~70 nm。在一些实施例中，优选第二子层1052的厚度为8nm以上，更优选为10~50 nm。第二子层1052的P型掺杂浓度为1×1019Atoms/cm3以上，优选为5×1019Atoms/cm3以上，例如可以为1×1020~2×1020Atoms/cm3。通过提升所述第二子层1052的P型掺杂浓度，可提升空穴的注入效率。
第三子层1053可由AlN，AlGaN或者AlInGaN等一种或多种材料组合而成，可起到电子阻挡层105的作用。
实施例二
本实施例提供同样一种发光二极管，作为实施例一的替代性的实施例，V坑开启层102的上表面与发光层104的下表面接触，可以实现大部分的V坑或者全部的V坑在发光层104中开启，防止漏电产生。
如图7所示，V坑开启层102包括第一层结构1021、第二层结构1023和第三层结构1024。第三层结构1024的上表面与发光层104的下表面接触。
V坑开启层102包括更靠近电流扩展层1012的第一层结构1021，第一层结构1021为N型掺杂的GaN层。第一层结构1021的Si掺杂浓度为2×1018Atoms/cm3~1×1019 Atoms/cm3之间。为获得第一层结构1021，可以采用生长温度在800°C~ 900°C之间的程序获得GaN层。
优选地，第一层结构1021可具有相对较高的Si掺杂浓度，Si掺杂浓度大于电流扩展层1012的Si掺杂浓度，第一层结构1021的高Si掺杂能力，可以起到防静电损伤作用，调整发光元件的ESD能力，确保发光元件在背光和显示领域运用的高可靠性。
第一层结构1021的Si掺杂浓度也高于N型层的上表面的Si掺杂浓度。在本实施例中，第一层结构1021的Si掺杂浓度高于电流扩展层1012的上表面的Si掺杂浓度。
优选地，第一层结构1021的厚度小于或等于0.15 μm并且大于或等于0.02μm。
V坑开启层102还包括第二层结构：第一超晶格层1023，第一超晶格层1023用以释放N型的电子注入层1011为GaN时，GaN层上方生长包括InGaN材料的发光层因为晶格参数差异所导致的产生的应力，提升晶体的生长质量，提高氮化物发光二极管的发光亮度。
第一超晶格层1023为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层为InyGa1-yN层，终止层为InxGa1-xN层，或者起始层为InxGa1-xN层，终止层为InxGa1-xN层，x＞y，0＜x＜1，0≤y＜1。在本实施例中，第一超晶格层1023为InGaN/GaN层，并且该第一超晶格层1023的起始层为GaN层，终止层为InGaN，第一超晶格层1023的对数为3~7对。第一超晶格层1023同样掺杂有Si，第一超晶格层1023的Si掺杂浓度介于5×1017Atoms/cm3~2×1018Atoms/cm3之间。第一超晶格层1023的厚度为介于0.05 μm~ 0.2 μm之间。
可选地，V坑开启层102还包括位于第一超晶格层1023上方的第三层结构1024，该第三层结构1024为InGaN层或者GaN层，该GaN层的厚度为0.01μm~ 0.1 μm之间。第三层结构1024中Si的掺杂浓度介于1×1018Atoms/cm3~ 1×1019Atoms/cm3。
实施例三
本实施例提供同样一种发光二极管，如图8所示，同时参照图2，该发光二极管200包括衬底201以及形成在衬底201上的外延结构100。
发光二极管200的至少一个边长的宽度为不超过300微米，或者不超过200微米。
可选实施例中，如图8所示，衬底201是图形化衬底，该图形衬底包含衬底201和位于衬底201上表面间隔设置的图形结构。衬底201可为绝缘性基板或导电性基板。衬底201为用以使半导体外延叠层外延生长的生长基板，包括蓝宝石(Al2O3)。衬底201包括相对设置的第一表面和第二表面连接第一表面和第二表面的侧壁。衬底201上表面的多个图形结构202可形成为规则和/或不规则的图案。在本实施例的图形化衬底上形成外延结构100，可减小外延结构100的位错数量，提升外延结构100的晶体质量。
图形化衬底的厚度介于40μm~150μm之间，图形化衬底的厚度如40μm以上、80μm以下或者更薄的情况40μm以上、60μm以下。
为了减小图形化衬底和N型的电子注入层1011之间的晶格失配，在图形化衬底和N型的电子注入层1011之间生长缓冲层108，因此缓冲层108的晶格常数介于图形化衬底和N型的电子注入层1011之间，可以由包括Alx1Iny1Ga(1-x1-y1)N的材料制成，其中0≤x1≤1，0≤y1≤1，具体可以为AlN层、GaN层、AlGaN层、AlInGaN层、InGaN层等。缓冲层108可通过MOCVD法或者PVD法形成。在一些实施例中，优选所述缓冲层108包括25nm~40nm厚的低温GaN成核层、0.2μm~1μm的高温GaN缓冲层108，1μm~2μm厚的二维GaN层。
参照图8，在缓冲层108上方形成外延结构，该外延结构为实施例一所述的外延结构100，具体可参照实施例一的描述，在此不再赘述。图形化衬底的上述结构，结合外延结构100的V坑开启层102，V坑开启层102与第一超晶格层1023的含In层之间的协同作用，以V表面坑1040的尖端大部分不低于所述发光层的初始阱层1041的起始，降低外延层中的漏电通道路径，提高LED的发光效率，尤其是低电流密度下的发光效率。如图10所示，在低电流密度（0~20A/cm2）下，本申请的发光二极管200相对于现有技术的发光二极管，发光效率显著提高，尤其在0~15A/cm2的范围内，发光效率提高更加显著，最大可提高3倍以上。
同样参照图8及图2，该发光二极管200还包括电极结构，该电极结构包括第一电极110和第二电极120，第一电极110形成在N型的电子注入层1011上方与N形成连通，第二电极120形成在P型层106上方与P型层106连通，第二电极120和P型层106之间还可以形成有透明导电层109。透明导电层109可与P型层106形成欧姆接触。透明导电层109为含有选自Zn、In、Sn、Mg中的至少一种的氧化物、具体而言为ZnO、In2O3、SnO2、ITO、IZO、GZO等。本实施例中，优选所述透明导电层109为ITO。
本实施例还提供了上述发光二极管的制造方法，如图9所示，该方法包括以下步骤：
S100：提供衬底，所述衬底具有一具有周期排列的图形结构的表面；
同样参照图8，衬底201是上述的图形化衬底，该图形衬底包含衬底201和位于衬底201上表面间隔设置的图形结构202。该图形结构202具有上述的结构特征，在此不再赘述。
S200：在所述表面上生长N型层；
参照图8，在衬底201具有图形结构202的表面上生长N型的电子注入层1011。优选地，为了减小图形化衬底和N型的电子注入层1011之间的晶格失配，首先在图形化衬底上生长缓冲层108，缓冲层108的晶格常数介于图形化衬底和N型层101之间，可以由包括Alx1Iny1Ga(1-x1-y1)N的材料制成，其中0≤x1≤1，0≤y1≤1，具体可以为AlN层、GaN层、AlGaN层、AlInGaN层、InGaN层等。缓冲层108可通过MOCVD法或者PVD法形成。在一些实施例中，优选所述缓冲层108包括25nm~40nm厚的低温GaN成核层、0.2μm~1μm的高温GaN缓冲层108，1μm~2μm厚的二维GaN层。
然后在缓冲层108上方生长N型的电子注入层1011，N型的电子注入层1011为N型GaN层，用于提供电子。N型的电子注入层1011通过掺杂n型杂质提供电子，n型杂质例如可以是Si，Ge，Sn，Se和Te。本实施例中，优选n型杂质为Si。N型的电子注入层1011的厚度大约为1μm~4μm，掺杂浓度在1×1019Atoms/cm3~1×1020Atoms/cm3之间，以提供辐射复合的电子。N型的电子注入层1011可为单层结构或者超晶格结构。生长温度为1000℃以上，例如生长温度介于1050℃~1150℃之间。
S300：在800~900℃温度下，在所述N型层上方形成V坑开启层；
同样参照图8及图3，在形成V坑开启层102之前，首先在N型的电子注入层1011上方形成N型电流扩展层1012，生长温度为1000°以上。然后降温至800℃~900℃，在电流扩展层1012上方，依次生长第一层结构1021、第一超晶格层1023以及第三层结构1024。
本实施例中，V坑开启层102在相对较低的低温（例如800℃~ 900℃）下形成。
更优选的，V坑开启层102的C掺杂浓度不高于8×1016Atoms/cm3，由此可以控制后续形成的发光层中V表面坑底部位于发光层中。
S400：在所述V坑开启层上方形成第二超晶格层，生长温度是900℃~1100℃之间；
在上述V坑开启层102上方形成第二超晶格层103，以释放N型的电子注入层1011生长过程中产生的应力。可选地，如图4所示，该第二超晶格层103为窄带隙层1031和宽带隙层1032交替组成的周期性超晶格结构，其中宽带隙层1032为Aly1Ga(1-y1)N，窄带隙层1031为Inx1Ga(1-x1)N，其中优选0.04≤x1≤0.12；0≤y1≤0.06。本实施例中，优选所述第二超晶格层103的周期数为3。可选地，上述第二超晶格层103中的窄带隙层1031可以是InGaN层，宽带隙层1032为GaN层。并且第二超晶格层103以InGaN层开始，结束于GaN层。
S500：在所述第二超晶格层上方交替堆叠阱层和势垒层以形成发光层，所述阱层的带隙能量低于所述势垒层的带隙能量，所述发光层中含有V表面坑。
参照图4，优选地，在第二超晶格层103上方依次形成Inx2Ga(1-x2)N阱层1041和Aly2Ga(1-y2)N势垒层1042组成的周期性多量子阱结构，其中0.08≤x2≤0.18；0.02≤y2≤0.08。势垒层1042具有比阱层1041更大的带隙。通过调整发光层104中半导体材料的组成比，以期望辐射出不同波长的光。在一些实施例中，发光层104具有5~15个周期的InGaN/GaN多量子阱，并且发光层104的开始层为InGaN层，结束层为GaN。发光层104中Si的掺杂浓度介于1×1017Atoms/cm3~1×1018Atoms/cm3之间，总厚度不超过0.1μm。每个周期内的InGaN的厚度为1nm~4nm，每一层GaN厚度为3nm~15nm。在一些实施例中，量子阱的势垒层1042可掺杂少量的Al，由AlGaN组成。由于GaN层和InGaN层的晶格常数不同，易产生极化效应并引起位错缺陷，如果这种位错缺陷得不到有效控制会形成大量表面缺陷，例如V表面坑（V-pits）1040。V表面坑1040形成漏电通道，降低LED的发光效率。
由于在N型的电子注入层1011上方形成了V坑开启层102，在V坑开启层102的作用下，发光层104中的V表面坑1040的尖端的位置不低于所述发光层的初始阱层1041的起始位置，即图3所示的与N型的电子注入层1011紧邻的阱层1041的起始位置。并且在发光层104的最后一层势垒层1042表面处的开口宽度D200 nm以下。该V表面坑1040可以是棱锥体，例如六棱锥状的坑，此时V表面坑1040的开口宽度D即为六棱锥状的坑的开口处的最大宽度。通过对V表面坑1040的上述控制，如图4所示，空穴的注入通道变窄，由此降低了漏电通道的路径，提高LED的发光效率。
S600：在所述发光层上方形成P型层。
该P形成层为P型GaN层，通过掺杂P型杂质提供空穴，P型杂质可以为Mg，Zn，Ca，Sr和Ba。本实施例，优选P型杂质为Mg。P型层106上方还形成有P型欧姆接触层107，通过高掺杂，例如掺杂浓度高于1×1020Atoms/cm3，与氮化物发光二极管的P型电极形成欧姆接触。为了填充V表面坑1040，优选所述P型GaN层的厚度为100nm以上，更优选为300nm以下，以保证P型GaN层可填平V表面坑1040，改善半导体外延叠层的微坑现象，从而提升氮化物发光二极管的可靠性。
为了防止电子溢流，在形成P型层106之前，首先在发光层104上方形成电子阻挡层105。该电子阻挡层105可以是AlaInbGa(1-a-b)N层，其中0＜a≤1，0≤b＜1。
最后，在发光二极管200的N形成和P形成上方分别形成第一电极110和第二电极120。
实施例四
本实施例提供一种发光装置，该发光装置包括电路基板以及设置在电路基板上的发光元件，其中该发光元件可以是本申请实施例二提供的发光二极管。发光装置为LED背光装置或者RGB显示屏装置。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (24)

1.一种半导体发光元件的外延结构，其特征在于，至少包括由下至上叠置的N型层、V坑开启层、发光层以及P型层，其中所述发光层为交替堆叠的阱层和势垒层，所述阱层的带隙能量低于所述势垒层的带隙能量；
其中，所述V坑开启层包含第一超晶格层，并且所述V坑开启层的底表面距离所述第一超晶格层的底表面的距离小于或等于0.15 μm，所述第一超晶格层的底表面距离所述发光层的底表面的距离介于0.05μm ~0.3 μm；所述第一超晶格层和发光层均为含In层。
2.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层的C掺杂浓度大于所述N型层的C掺杂浓度，所述V坑开启层的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于5×1017Atoms/cm3，所述V坑开启层的Si掺杂浓度介于1×1017Atoms/cm3~ 1×1019Atoms/cm3之间。
3.根据权利要求2所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层的C掺杂浓度大于或等于2×1016Atoms/cm3且小于等于8×1016 Atoms/cm3。
4.根据权利要求2所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层为多层，并且所述V坑开启层至少包括GaN层。
5.根据权利要求2所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层的厚度不大于0.4 μm。
6.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层还包括位于所述第一超晶格层下方的第一层结构；所述第一层结构的底表面为V坑开启层的底表面；所述第一层结构中Si的掺杂浓度介于2×1018Atoms/cm3~1×1019Atoms/cm3，所述第一层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，也高于N型层的上表面的Si掺杂浓度。
7.根据权利要求6所述的半导体发光元件的外延结构，其特征在于，所述第一层结构的厚度小于或等于0.15μm并且大于或等于0.02μm。
8.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层还包括位于所述第一超晶格层之上的第三层结构；所述第三层结构的Si掺杂浓度高于所述第一超晶格层的Si掺杂浓度，所述第三层结构中Si的掺杂浓度介于1×1018Atoms/cm3~1×1019Atoms/cm3。
9.根据权利要求8所述的半导体发光元件的外延结构，其特征在于，所述第三层结构的厚度小于或等于0.1 μm并且大于或等于0.01 μm。
10.根据权利要求8所述的半导体发光元件的外延结构，其特征在于，所述第三层结构的C掺杂浓度等于或者低于所述第一层超晶格层的C掺杂浓度。
11.根据权利要求8所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层的所述第一超晶格层的每一周期为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层InyGa1-yN层，终止层为InxGa1-xN层，其中x＞y，0 ＜x＜1，0≤y＜1。
12.根据权利要求8所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层的所述第一超晶格层的每一周期为InxGa1-xN/InyGa1-yN层，并且所述第一超晶格层的起始层InxGa1-xN层，终止层为InyGa1-yN层，其中x＞y，0 ＜x＜1，0≤y＜1。
13.根据权利要求8所述的半导体发光元件的外延结构，其特征在于，所述第三层结构为比第一层超晶格层中每一含In层的In含量更低的InGaN层或者GaN层。
14.根据权利要求13所述的半导体发光元件的外延结构，其特征在于，所述第一超晶格结构中每一周期为InxGa1-xN/InyGa1-yN层，其中x＞y，0 ＜x＜1，0≤y＜1，且第三层结构的厚度大于所述第一超晶格层中每一周期的InyGa1-yN层的厚度。
15.根据权利要求8所述的半导体发光元件的外延结构，其特征在于，所述第三层结构的上表面为发光层中第一层含In层的底表面。
16.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，第一超晶格层的周期数是3~7个。
17.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层与所述发光层之间，还可以包括第二超晶格层，所述第二超晶格层的厚度小于或等于0.1μm并且大于或等于0.02 μm。
18.根据权利要求16所述的半导体发光元件的外延结构，其特征在于，所述第二超晶格层的C掺杂浓度等于或者低于所述V坑开启层的C掺杂浓度。
19.根据权利要求1所述半导体发光元件的外延结构，其特征在于，所述N型层包括电子注入层和位于电子注入层上的电流扩展层，电流扩展层位于V坑开启层与电子注入层之间，其中电子注入层的Si的掺杂浓度高于所述电流扩展层的Si的掺杂浓度，电流扩展层的Si的掺杂浓度低于V坑开启层的Si的掺杂浓度。
20.根据权利要求19所述的半导体发光元件的外延结构，其特征在于，所述电流扩展层的厚度超过所述V坑开启层的底表面与所述第一超晶格层的底表面之间的距离。
21.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层的上表面为所述发光层的下表面。
22.根据权利要求1所述的半导体发光元件的外延结构，其特征在于，所述V坑开启层还包括第三层结构，所述第三层结构为所述第一超晶格层的最后一层，所述第一超晶格层为InxGa1-xN/InyGa1-yN层，所述第三层结构为InyGa1-yN层，所述第三层结构的厚度为0.01μm~0.1 μm之间，所述第三层结构的Si掺杂浓度高于所述第一超晶格层的其余的层的Si掺杂浓度，第三层结构中Si的掺杂浓度介于1×1018Atoms/cm3~ 1×1019Atoms/cm3，第三层结构的厚度大于第一超晶格层中的其余的每一层的厚度。
23.一种半导体发光元件，其特征在于，包括外延结构，所述外延结构为权利要求1~22中任意一项所述的外延结构。
24.一种发光装置，其特征在于，其包含权利要求23所述的半导体发光元件。
CN202211361776.7A 2022-11-02 2022-11-02 半导体发光元件的外延结构、半导体发光元件及发光装置 Pending CN115911198A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211361776.7A CN115911198A (zh) 2022-11-02 2022-11-02 半导体发光元件的外延结构、半导体发光元件及发光装置
US18/498,376 US20240145627A1 (en) 2022-11-02 2023-10-31 Epitaxial structure of semiconductor light-emitting element, semiconductor light-emitting element, and light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211361776.7A CN115911198A (zh) 2022-11-02 2022-11-02 半导体发光元件的外延结构、半导体发光元件及发光装置

Publications (1)

Publication Number Publication Date
CN115911198A true CN115911198A (zh) 2023-04-04

Family

ID=86492497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211361776.7A Pending CN115911198A (zh) 2022-11-02 2022-11-02 半导体发光元件的外延结构、半导体发光元件及发光装置

Country Status (2)

Country Link
US (1) US20240145627A1 (zh)
CN (1) CN115911198A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504901A (zh) * 2023-06-30 2023-07-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504901A (zh) * 2023-06-30 2023-07-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116504901B (zh) * 2023-06-30 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
US20240145627A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
TWI436495B (zh) 以氮化物為主之發光裝置
TWI603500B (zh) Nitride semiconductor light-emitting device
KR101314261B1 (ko) 질화물 반도체 발광소자
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
US8030679B2 (en) Nitride semiconductor light emitting device and fabrication method therefor
WO2015143902A1 (zh) 一种多量子阱结构及采用该结构的发光二极管
KR20100073702A (ko) 질화물 반도체 발광소자 및 그 제조방법
US9190270B2 (en) Low-defect semiconductor device and method of manufacturing the same
US8053794B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
KR20060072445A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20110090118A (ko) 반도체 발광소자
KR101497082B1 (ko) 전자 저장 및 퍼짐층을 이용한 질화물 반도체 발광소자
CN116825918A (zh) 发光二极管外延片及其制备方法
US20240145627A1 (en) Epitaxial structure of semiconductor light-emitting element, semiconductor light-emitting element, and light-emitting device
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
TWI567877B (zh) Manufacturing method of nitride semiconductor device
KR100997908B1 (ko) 3족 질화물 반도체 발광소자
CN101483212B (zh) 三族氮化合物半导体发光二极管及其制造方法
KR102444467B1 (ko) 발광 다이오드
CN116565084A (zh) 半导体发光元件及发光装置
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
WO2023236129A1 (zh) 氮化物发光二极管和发光装置
CN117153973A (zh) 一种半导体外延结构、发光二极管及显示装置
CN116960242A (zh) 一种发光二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination