TWI603500B - Nitride semiconductor light-emitting device - Google Patents

Nitride semiconductor light-emitting device Download PDF

Info

Publication number
TWI603500B
TWI603500B TW104130334A TW104130334A TWI603500B TW I603500 B TWI603500 B TW I603500B TW 104130334 A TW104130334 A TW 104130334A TW 104130334 A TW104130334 A TW 104130334A TW I603500 B TWI603500 B TW I603500B
Authority
TW
Taiwan
Prior art keywords
layer
light
type
nitride semiconductor
semiconductor layer
Prior art date
Application number
TW104130334A
Other languages
English (en)
Other versions
TW201618329A (zh
Inventor
Yoshihiko Tani
Tetsuya Hanamoto
Masanori Watanabe
Akihiro Kurisu
Katsuji Iguchi
Hiroyuki Kashihara
Tomoya Inoue
Toshiaki Asai
Hirotaka Watanabe
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201618329A publication Critical patent/TW201618329A/zh
Application granted granted Critical
Publication of TWI603500B publication Critical patent/TWI603500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

氮化物半導體發光元件
本發明係關於一種氮化物半導體發光元件。
包含氮之III-V族化合物半導體(III族氮化物半導體)具有相當於具有紅外區域至紫外區域之波長之光之能量的帶隙能。因此，III族氮化物半導體可用作發出具有紅外區域至紫外區域之波長之光之發光元件之材料，或，可用作接收具有紅外區域至紫外區域之波長之光之受光元件之材料。
又，於III族氮化物半導體中，構成III族氮化物半導體之原子間之結合力較強，絕緣破壞電壓較高，飽和電子速度較大。由於該等情況，III族氮化物半導體亦可用作耐高溫且高輸出之高頻電晶體等電子元件之材料。進而，III族氮化物半導體由於幾乎不損害環境，故而作為容易操作之材料亦受到注目。
於使用此種III族氮化物半導體之氮化物半導體發光元件中，一般而言採用量子井構造作為發光層。若將電壓施加至氮化物半導體發光元件，則於構成發光層之井層中電子與電洞再結合而產生光。發光層既可包含單量子井(Single Quantum Well(SQW))構造，亦可包含井層與障壁層交替地積層之多重量子井(Multiple Quantum Well(MQW))構造。
於發光層中，一般而言，使用InGaN層作為井層，使用GaN層作為障壁層。藉此，例如，可製作發光峰值波長為約450nm之藍色 LED(Light Emitting Device，發光裝置)，亦可將該藍色LED與螢光體組合而製作白色LED。於使用AlGaN層作為障壁層之情形時，認為障壁層與井層之帶隙能差增大故而發光效率增加，但存在與GaN相比AlGaN難以獲得良質之結晶之問題。
作為包含於氮化物半導體發光元件之n型氮化物半導體層，一般而言使用GaN層或InGaN層。
例如，於日本專利特開平11-214746號公報(專利文獻1)所記載之氮化物半導體發光元件中，於基板與發光層之間，自基板側起依序設置有n型雜質為1×1017cm-3以下之第1氮化物半導體層、n型雜質為3×1018cm-3以上之第2氮化物半導體層、及n型雜質為1×1017cm-3以下之第3氮化物半導體層，且於第2氮化物半導體層形成有n電極。於專利文獻1中記載有，第1層及第3層由於n型雜質濃度較低故而成為結晶性良好之基底層，可於結晶性良好之第1層上結晶性良好地成長n型雜質濃度較高之第2層。
又，於日本專利特開平11-330554號公報(專利文獻2)中，記載有於n型氮化物半導體層與p型氮化物半導體層之間具有發光層之氮化物半導體發光元件。於該氮化物半導體發光元件中，作為n型氮化物半導體層，設置有包含In之第1氮化物半導體層與具有與該第1氮化物半導體層不同之組成之第2氮化物半導體層積層的n型多層膜層，第1氮化物半導體層或第2氮化物半導體層中之至少一者之厚度為100埃以下。於專利文獻2中記載有，尤其藉由將n型多層膜層設為超晶格構造而發光層之結晶性變得良好，故而氮化物半導體發光元件之效率提高。
又，於日本專利特開平10-126006號公報(專利文獻3)所記載之氮化物半導體元件中，於發光層之至少單面，接觸有具有大於發光層之帶隙能之帶隙能之第1氮化物半導體層，於第1氮化物半導體層上，設 置有帶隙能小於第1氮化物半導體層之帶隙能的第2氮化物半導體層，及帶隙能大於第2氮化物半導體層之帶隙能的第3氮化物半導體層。於專利文獻3中記載有，可提供發光效率較高之氮化物半導體元件。
另一方面，揭示有以下構造，即，為了提高光輸出或降低漏電流，而於n型氮化物半導體層之上部形成V坑，亦於活性層繼續形成V坑，且利用p型氮化物半導體層填埋V坑，用以形成較理想的V坑之n型氮化物半導體層構造或形成方法較為重要。
於日本專利第3904709號公報(專利文獻4)中揭示有如下構造：於「n型In0.1Ga0.9N/In0.02Ga0.98N多重量子井鄰接層(Si摻雜，5×1017cm-3，井寬2nm，障壁寬4nm，20層)」上，形成「In0.2Ga0.8N/In0.05Ga0.95N多重量子井活性層(非摻雜，井寬2nm，障壁寬4nm，10層)」，進而於其上形成「p型GaN鄰接層(Mg摻雜，5×1017cm-3，0.1μm)」。於多重量子井鄰接層形成有坑，其上之多重量子井活性層亦同樣形成有該坑，藉由p型GaN鄰接層填埋坑。多重量子井鄰接層根據其構成，目前一般而言為稱為超晶格構造之構造。
又，於日本專利第3612985號公報(專利文獻5)中揭示有如下情況：於活性層之下層配置稱為「應變緩和層」之厚度為0.5μm之矽摻雜GaN層(電子濃度1×1018/cm3)，且其係以相對較低之溫度形成，藉此形成多個V坑，亦可於活性層本身形成V坑。於專利文獻5中記載有藉此大幅改善活性層之光致發光特性。
又，於日本專利第5415756號公報(專利文獻6)及日本專利第5603366號公報(專利文獻7)中揭示有如下構造：於能動區域(活性層)之下方配置稱為開坑層之超晶格層，自穿透位錯產生坑，於坑之中使量子井層與電洞注入層延伸，利用p型接觸層填埋坑。於專利文獻6、7中記載有藉此提高發光效率或電力效率。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開平11-214746號公報
專利文獻2：日本專利特開平11-330554號公報
專利文獻3：日本專利特開平10-126006號公報
專利文獻4：日本專利第3904709號公報
專利文獻5：日本專利第3612985號公報
專利文獻6：日本專利第5415756號公報
專利文獻7：日本專利第5603366號公報
於氮化物半導體發光元件中，一般而言，由厚度為10nm(100Å)以下(例如1~6nm左右)之層週期性地積層而構成的(應變)超晶格構造((應變)超晶格構造包含氮化物半導體)係設置於發光層之下側。藉此，可有效地緩和賦予至發光層之應變，因此，可獲得良好之發光特性。
然而，為了進一步改善發光特性，不僅應變的緩和較為重要，而且降低發光層中之穿透位錯密度亦重要。尤其，為了提高發光元件之溫度特性，必須降低穿透位錯密度。此處，所謂發光元件之溫度特性，係指高溫(例如80℃)下之發光效率相對於室溫下之發光效率之比例。一般而言，發光元件之動作溫度越上升，發光元件之溫度特性越降低。就實用性之觀點而言，發光元件要求較高之溫度特性。
最近，根據本發明者等人之研究可知，將上述(應變)超晶格構造設置於發光層之下側之構成中使穿透位錯密度降低之效果受到限制。
另一方面，可明確，於如移動式液晶顯示裝置之背光中使用之LED般重視室溫下之發光效率之用途中，重要的是形成具有良好之結晶性之活性層、並且於活性層形成V坑。V坑之作用未完全理解，但 提倡藉由自V坑向構成發光層之量子井直接注入電洞而提高發光效率之模式、與藉由使填埋至V坑之層對於量子井層內之載子作為障壁層發揮作用來防止載子消失而提高發光效率之模式。於發光層具有V坑之LED中，作為其基底構造，一般而言使用超晶格構造。
本發明係鑒於上述方面而完成者，其目的在於進一步改善氮化物半導體發光元件之發光特性。
本發明者等人發現，為了降低發光層中之穿透位錯密度，更有效的是將n型氮化物半導體層之多層構造設置於發光層之下側。此處，所謂n型氮化物半導體層之多層構造，係指帶隙能互不相同且厚度相對較大之層(例如厚度大於10nm且為30nm以下之層)週期性地積層而構成之構造。即，本發明者等人發現，藉由使構成n型氮化物半導體層之多層構造之各層之厚度大於10nm且為30nm以下，而使帶隙能互不相同之層之界面上的穿透位錯彎曲，其結果，發光層中之穿透位錯密度降低。
又，本發明者等人發現，於重視室溫下之發光效率之用途之LED中，可藉由上述多層構造而非其基底構造，形成結晶成長面之平坦性較高之基底構造，藉由該多層構造與具有V字形狀之凹部(V坑)之發光層組合，可進一步提高發光效率。
本發明之氮化物半導體發光元件至少包括n型氮化物半導體層、發光層及p型氮化物半導體層。於n型氮化物半導體層與發光層之間，設置有至少具有1組以上之第1半導體層與第2半導體層之積層構造的多層構造體。第2半導體層之帶隙能大於第1半導體層之帶隙能。第1半導體層及第2半導體層各者之厚度大於10nm且為30nm以下。
本發明之氮化物半導體發光元件係於重視室溫下之發光效率之用途之LED中，至少包括n型氮化物半導體層、發光層及p型氮化物半 導體層。於n型氮化物半導體層與發光層之間，設置有至少具有1組以上之第1半導體層與第2半導體層之積層構造的多層構造體。第2半導體層之帶隙能大於第1半導體層之帶隙能。第1半導體層之厚度大於10nm且為30nm以下。第2半導體層之厚度大於10nm且為40nm以下。於發光層，當觀察剖面時，形成有複數個V字形狀之凹部(V坑)。
較佳為，第1半導體層包含Alx1Iny1Ga1-x1-y1N(0≦x1<1，0<y1≦1)，第2半導體層包含Alx2Iny2Ga1-x2-y2N(0≦x2<1，0≦y2<1)。
較佳為，第1半導體層及第2半導體層各者之n型雜質濃度為3×1018cm-3以上且未達1.1×1019cm-3。更佳為，於第1半導體層與第2半導體層中n型雜質濃度相互相同。
較佳為，於第1半導體層與第2半導體層中厚度相互相同。較佳為，多層構造體具有3組以上7組以下之第1半導體層與第2半導體層的積層構造。更佳為，發光層與多層構造體相接。於該情形時，第2半導體層中位於最接近發光層之第2半導體層與發光層相接。
較佳為，於多層構造體與發光層之間設置有n型緩衝層(下述第2n型緩衝層)。較佳為，n型緩衝層含有n型雜質，包含Alx3Iny3Ga1-x3-y3N(0≦x3<1，0≦y3<1)，與發光層相接。
n型緩衝層之帶隙能既可為第2半導體層之帶隙能以上，亦可為第1半導體層之帶隙能以下，亦可為小於第2半導體層之帶隙能且大於第1半導體層之帶隙能。
較佳為，n型緩衝層之厚度為30nm以下。
較佳為，於n型氮化物半導體層與多層構造體之間設置有n型緩衝層(下述第1n型緩衝層)。較佳為，設置於n型氮化物半導體層與多層構造體之間之n型緩衝層含有n型雜質，包含Als4Int4Ga1-s4-t4N(0≦s4<1，0≦t4<1)，與多層構造體相接。
較佳為，設置於n型氮化物半導體層與多層構造體之間之n型緩 衝層之帶隙能與第2半導體層之帶隙能相同。較佳為，設置於n型氮化物半導體層與多層構造體之間之n型緩衝層之n型雜質濃度係與第1半導體層之n型雜質濃度及第2半導體層之n型雜質濃度中之至少一者相同。較佳為，設置於n型氮化物半導體層與多層構造體之間之n型緩衝層之厚度為50nm以下。
發光層較佳為非摻雜層，更佳為，包括單量子井構造，或者井層與包含AlfIngGa1-f-gN(0≦f≦0.01，0≦g≦0.01)之障壁層交替地積層之多重量子井構造。
較佳為，於發光層，當觀察其剖面時形成有V字型之凹部(V坑)，該V字之最下部位於多層構造。
較佳為，V字型之凹部(V坑)於發光層最上部部分之俯視時，作為多個孔而分散存在，且V字型之凹部(V坑)之平面密度為1×108/cm2以上。
於本發明中，可進一步改善氮化物半導體發光元件之發光特性。
1‧‧‧氮化物半導體發光元件
1'‧‧‧氮化物半導體發光元件
3‧‧‧基板
3a‧‧‧凸部
3b‧‧‧凹部
5‧‧‧緩衝層
7‧‧‧基底層
8‧‧‧n型接觸層(n型氮化物半導體層)
10‧‧‧第1n型緩衝層
13‧‧‧第2n型緩衝層
14‧‧‧發光層
14A‧‧‧障壁層
14W‧‧‧井層
14WF‧‧‧最後之井層
14WI‧‧‧最初之井層
15‧‧‧V坑
16、17、18‧‧‧p型氮化物半導體層
21‧‧‧n側電極
23‧‧‧透明電極
25‧‧‧p側電極
27‧‧‧透明保護膜
30‧‧‧檯面部
120‧‧‧多層構造體
121‧‧‧第1半導體層
122‧‧‧第2半導體層
145‧‧‧p側中間層
IA‧‧‧區域
IA'‧‧‧區域
IB‧‧‧區域
IB'‧‧‧區域
t1‧‧‧第1半導體層121之厚度
t2‧‧‧第2半導體層122之厚度
圖1(a)係本發明之一實施形態之氮化物半導體發光元件之剖視圖，圖1(b)係本發明之一實施形態之氮化物半導體發光元件之主要部分放大圖。
圖2係本發明之一實施形態之氮化物半導體發光元件之俯視圖。
圖3(a)係表示於本發明之一實施形態之氮化物半導體發光元件中，使第1半導體層及第2半導體層中之Si濃度變化時之PL(Photo Luminescence，光致發光)激發強度比之曲線圖，圖3(b)係表示於本發明之一實施形態之氮化物半導體發光元件中，使第1半導體層及第2半導體層中之Si濃度變化時之發光強度之溫度特性之曲線圖。
圖4係表示於即將形成本發明之一實施形態之氮化物半導體發光元件之發光層之前藉由AFM(Atomic Force Microscopy，原子力顯微鏡)進行觀察之結果之圖像。
圖5係模式性地表示實施例1之氮化物半導體發光元件之帶構造之能量帶圖。
圖6係模式性地表示實施例2之氮化物半導體發光元件之帶構造之能量帶圖。
圖7係模式性地表示實施例3之氮化物半導體發光元件之帶構造之能量帶圖。
圖8係模式性地表示實施例4之氮化物半導體發光元件之帶構造之能量帶圖。
圖9係模式性地表示實施例5之氮化物半導體發光元件之帶構造之能量帶圖。
圖10係表示即將形成本發明之另一實施形態之重視室溫特性之氮化物半導體發光元件之發光層之前藉由AFM(Atomic Force Microscopy)進行觀察之結果之圖像。
圖11係本發明之另一實施形態之重視室溫特性之氮化物半導體發光元件之剖視圖。
圖12係本發明之另一實施形態之氮化物半導體發光元件之俯視圖。
圖13係模式性地表示實施例10之氮化物半導體發光元件之帶構造之能量帶圖。
圖14係模式性地表示實施例11之氮化物半導體發光元件之帶構造之能量帶圖。
圖15係模式性地表示實施例12之氮化物半導體發光元件之帶構造之能量帶圖。
以下，使用圖式對本發明之氮化物半導體發光元件進行說明。再者，於本發明之圖式中，相同參照符號表示相同部分或相當部分。又，長度、寬度、厚度、深度等尺寸關係為了圖式之明瞭化與簡略化而適當變更，並非表示實際之尺寸關係。
以下，為了表示位置關係，有時將記載於圖1(a)之下側之部分表達為「下」，將記載於圖1(a)之上側之部分表達為「上」。此係方便起見之表達，與相對於重力方向而定之「上」及「下」不同。
「井層14W」表示由障壁層夾持之層(例如參照圖5)。未由障壁層夾持之井層表示為「最初之井層14WI」或「最後之井層14WF」(例如參照圖5)，以由障壁層夾持之井層與未由障壁層夾持之井層改變表述。「最初之井層14WI」位於n型氮化物半導體層側，「最後之井層14WF」位於p型氮化物半導體層側。
以下，使用「雜質濃度」與伴隨n型雜質之摻雜而產生之電子之濃度或伴隨p型雜質之摻雜而產生之電洞之濃度即「載子濃度」。關於「雜質濃度」與「載子濃度」之關係將於下文敍述。
所謂「載氣」，係指III族原料氣體、V族原料氣體及雜質原料氣體以外之氣體。構成載氣之原子未被取入至膜中等。
「n型氮化物半導體層」亦可包含實用上不妨礙電子之流動之程度的厚度之低載子濃度之n型層或非摻雜層。「p型氮化物半導體層」亦可包含實用上不妨礙電洞之流動之程度的厚度之低載子濃度之p型層或非摻雜層。所謂「實用上不妨礙」，係指氮化物半導體發光元件之動作電壓為實用性之位準。
<氮化物半導體發光元件之構造>
圖1(a)係本發明之一實施形態之氮化物半導體發光元件之剖視圖，圖1(b)係圖1(a)所示之氮化物半導體發光元件1之主要部分放大 圖。圖2係氮化物半導體發光元件1之俯視圖。於圖1(a)中，區域IA表示圖2所示之IA-IA線中之剖面構造，區域IB表示圖2所示之IB-IB線中之剖面構造。
圖1所示之氮化物半導體發光元件1包括基板3、緩衝層5、基底層7、n型接觸層(n型氮化物半導體層)8、第1n型緩衝層(設置於n型氮化物半導體層與多層構造體之間之n型緩衝層)10、多層構造體120、第2n型緩衝層(設置於多層構造體與發光層之間之n型緩衝層)13、發光層14、及p型氮化物半導體層16、17、18。亦存在不設置第2n型緩衝層13之情況。
n型接觸層8之一部分、第1n型緩衝層10、多層構造體120、第2n型緩衝層13、發光層14、及p型氮化物半導體層16、17、18被蝕刻而構成檯面部30。於p型氮化物半導體層18之上表面，隔著透明電極23而設置有p側電極25。於檯面部30之外側(圖1(a)中之右側)，於n型接觸層8之露出面設置有n側電極21。透明保護膜27覆蓋透明電極23與藉由蝕刻而露出之各層之側面，n側電極21與p側電極25自透明保護膜27露出。
較佳為，基板3、緩衝層5、基底層7及n型接觸層8藉由公知之技術而構成。該等構成於本發明中並不特別限定。因此，以下，省略該等構成之詳細之說明。關於該等構成之材質、組成、形成方法、形成條件、厚度、及雜質濃度等，可為與公知之技術進行各種組合。
關於圖2所示之氮化物半導體發光元件1之平面構造，可採用公知之各種平面構造。亦可與圖2不同，採用將氮化物半導體發光元件上下倒轉而連接於基板之能夠實現覆晶連接之構造。如此，氮化物半導體發光元件1之平面構造亦於本發明中並不特別限定。因此，以下，關於氮化物半導體發光元件1之平面構造亦省略詳細之說明。
<第1n型緩衝層>
第1n型緩衝層10設置於n型接觸層8與多層構造體120之間。使n型接觸層8高溫且高速地成長。另一方面，使發光層14較n型接觸層8更低溫且低速地成長。因此，氮化物半導體發光元件1之製造過程中，必須將氮化物半導體層之成長溫度自高溫向低溫切換，且必須使其成長速度自高速向低速切換。第1n型緩衝層10承擔作為此時之緩衝層之作用。
由於使第1n型緩衝層10較n型接觸層8更低溫且低速地成長，故而其成長面(上表面)較n型接觸層8之成長面更平滑化。然而，認為第1n型緩衝層10幾乎無降低位錯等結晶缺陷之效果。
又，使第1n型緩衝層10較n型接觸層8更低溫地成長。因此，第1n型緩衝層10中，觀察到位錯之一部分開始構成所謂V坑。較佳為，第1n型緩衝層10與多層構造體120相接。藉此，V坑構造(V坑構造降低穿透位錯之影響)之控制性提高。
較佳為，第1n型緩衝層10之厚度為50nm以下。藉此，可抑制第1n型緩衝層10之成長面(上表面)之起伏。第1n型緩衝層10之厚度更佳為5nm以上，進而較佳為10nm以上。藉此，可使第1n型緩衝層10之成長面平滑化。
較佳為，第1n型緩衝層10之n型雜質濃度為3×1018cm-3以上且未達1.1×1019cm-3。若第1n型緩衝層10之n型雜質濃度過高，則有時導致形成於第1n型緩衝層10上之發光層14中之發光效率降低。若考慮該情況，則較佳為第1n型緩衝層10之n型雜質濃度係與構成多層構造體120之第1半導體層121及第2半導體層122中之至少一者之n型雜質濃度相同。再者，由於第1n型緩衝層10之厚度小於多層構造體120之厚度，故而認為第1n型緩衝層10中所包含之n型雜質所致之影響不如多層構造體120中所包含之n型雜質所致之影響顯著。
「第1n型緩衝層10之n型雜質濃度係與構成多層構造體120之第1 半導體層121之n型雜質濃度相同」包含第1n型緩衝層10之n型雜質濃度為第1半導體層121之n型雜質濃度之0.85倍以上且1.15倍以下之情形。「第1n型緩衝層10之n型雜質濃度係與構成多層構造體120之第2半導體層122之n型雜質濃度相同」包含第1n型緩衝層10之n型雜質濃度為第2半導體層122之n型雜質濃度之0.85倍以上且1.15倍以下之情形。
較佳為，於第1n型緩衝層10中，有意地使n型雜質濃度低於n型接觸層8。藉此，第1n型緩衝層10之成長面容易平滑化，並且可抑制新的位錯產生。
較佳為，第1n型緩衝層10為於Als4Int4Ga1-s4-t4N(0≦s4≦1(更佳為0≦s4<1)，0≦t4≦1(更佳為0≦t4<1))層摻雜n型雜質而成之層。更佳為，第1n型緩衝層10為於Inu4Ga1-u4N(0≦u4≦1，較佳為0≦u4≦0.5，更佳為0≦u4≦0.15)層摻雜n型雜質而成之層。
由於第1n型緩衝層10設置於n型接觸層8與多層構造體120之間，故而較佳為使n型接觸層8與構成多層構造體120之第2半導體層122之間之晶格失配之程度儘量小。若該晶格失配之程度變大，則產生新的結晶缺陷之可能性變高。因此，較佳為，第1n型緩衝層10之帶隙能與n型接觸層8之帶隙能或構成多層構造體120之第2半導體層122之帶隙能相同。例如，較佳為，第1n型緩衝層10為n型GaN層(厚度為25nm)。
「第1n型緩衝層10之帶隙能與n型接觸層8之帶隙能相同」包含第1n型緩衝層10之帶隙能為n型接觸層8之帶隙能之0.9倍以上且1.1倍以下之情形。「第1n型緩衝層10之帶隙能與構成多層構造體120之第2半導體層122之帶隙能相同」包含第1n型緩衝層10之帶隙能為第2半導體層122之帶隙能之0.9倍以上且1.1倍以下之情形。
<多層構造體>
本發明者等人經過銳意研究結果得知，藉由於第1n型緩衝層10 與發光層14之間設置多層構造體120，可將形成於多層構造體120上之層(例如發光層14)之結晶品質維持為較高。藉此，認為可將高溫驅動時或大電流驅動時之發光效率維持為較高。以下，對多層構造體120之構成進行說明。
多層構造體120具有1組以上之第1半導體層121與第2半導體層122之積層構造。「第1半導體層121與第2半導體層122之積層構造」不僅包含構成該積層構造之第1半導體層121及第2半導體層122之各層數為1之情形，而且亦包含構成該積層構造之第1半導體層121及第2半導體層122之各層數為2以上之情形。於構成該積層構造之第1半導體層121及第2半導體層122之各層數為2以上之情形時，第1半導體層121與第2半導體層122交替地積層而構成該積層構造。具體而言，於多層構造體120中，自第1n型緩衝層10側起，第1半導體層121與較第1半導體層121帶隙能更大之第2半導體層122依序地交替地積層。
第1半導體層121之厚度t1及第2半導體層122之厚度t2分別大於10nm且為30nm以下。或者，於重視室溫下之發光效率之用途中，第1半導體層121之厚度t1大於10nm且為30nm以下，第2半導體層122之厚度t2大於10nm且為40nm以下。藉此，於第1半導體層121與第2半導體層122之界面中，於較多層構造體120更下側產生之穿透位錯彎曲。因此，由於發光層14中之穿透位錯密度降低，故而可將發光層14之結晶品質維持為較高。因此，進一步改善氮化物半導體發光元件1之發光特性。例如，可將高溫驅動時或大電流驅動時之發光效率維持為較高。較佳為，第1半導體層121之厚度t1及第2半導體層122之厚度t2分別為15nm以上且30nm以下，或於重視室溫下之發光效率之用途中，第1半導體層121之厚度t1為15nm以上且30nm以下，第2半導體層122之厚度t2為15nm以上且40nm以下。若第1半導體層121之厚度t1及第2半導體層122之厚度t2大於30nm，則有時多層構造體120之成長 面(上表面)之平坦性降低。藉由觀察多層構造體120之剖面TEM(Transmission Electron Microscope：透過型電子顯微鏡)圖像，可求出第1半導體層121之厚度t1及第2半導體層122之厚度t2。
較佳為，第1半導體層121及第2半導體層122分別含有n型雜質。藉此，發光層14中之穿透位錯密度進一步降低。作為其理由認為如下所示。藉由第1半導體層121含有n型雜質，而構成第1半導體層121之III族氮化物半導體之結晶之晶格常數變化。同樣地，因第2半導體層122含有n型雜質，故構成第2半導體層122之III族氮化物半導體之結晶之晶格常數會變化。藉由該等變化，而使第1半導體層121與第2半導體層122之界面中的於較多層構造體120更下側產生之穿透位錯容易彎曲。其結果，發光層14中之穿透位錯密度進一步降低。第1半導體層121及第2半導體層122各者之n型雜質濃度較佳為3×1018cm-3以上且未達1.1×1019cm-3，更佳為6×1018cm-3以上且未達1×1019cm-3。
於第1半導體層121與第2半導體層122中，n型雜質濃度亦可不同，但較佳為相互相同。藉此，容易對於第1半導體層121與第2半導體層122之組成或厚度進行控制。所謂「於第1半導體層121與第2半導體層122中n型雜質濃度相互相同」，係指第1半導體層121之n型雜質濃度為第2半導體層122之n型雜質濃度之0.85倍以上且1.15倍以下。
本發明者等人改變第1半導體層121(厚度為12nm)及第2半導體層122(厚度為12nm)之各者中之n型雜質(Si)濃度，調查光致發光(PL)激發強度比與電致發光(EL)發光強度及其溫度依存性。將其結果示於圖3(a)及圖3(b)。圖3(a)所示之曲線圖表示於氮化物半導體發光元件1之俯視時該氮化物半導體發光元件1之中心的PL激發強度比之Si濃度依存性。所謂「PL激發強度比」，係指以如下所示之方式定義。於將激發光強度為第1強度之情形時之光致發光強度設為Ia，將激發光強度為第2強度(第2強度為第1強度之10倍)之情形時之光致發光強度設為Ib 時，PL激發強度比R(%)係利用R=(Ia/Ib×10)×100而算出。一般而言，發光層14之結晶品質越高，PL激發強度比R表示越接近100%之數字。
圖3(b)表示藉由將電流流通至氮化物半導體發光元件1而發光之情形時之資料。於圖3(b)中，L31表示發光強度之溫度特性(80℃下之發光強度(波長為450nm時之發光強度)相對於25℃下之發光強度(波長為450nm時之發光強度)之比例)之Si濃度依存性，L32表示氮化物半導體發光元件之輸出之Si濃度依存性。於圖3(a)及圖3(b)中，所謂「ref.」，係指未設置多層構造體120。
如圖3(a)及圖3(b)所示，若第1半導體層121及第2半導體層122之各者中之n型雜質濃度為3.1×1018cm-3以上，則可提高PL激發強度比，改善發光強度之溫度特性，輸出變大。若第1半導體層121及第2半導體層122之各者中之n型雜質濃度為5.6×1018cm-3以上，則可進一步提高PL激發強度比，進一步改善發光強度之溫度特性，輸出進一步變大。
較佳為，第1半導體層121之厚度t1與第2半導體層122之厚度t2相同。所謂「第1半導體層121之厚度與第2半導體層122之厚度相同」，係指第1半導體層121之厚度t1為第2半導體層122之厚度t2之0.9倍以上且1.1倍以下。藉此，即使多層構造體120之厚度變大，亦可防止起因於多層構造體120之厚度較大之不良影響波及成長於多層構造體120上之層(例如發光層14)。例如，可防止因多層構造體120之厚度較大而使發光層14之結晶品質降低。
構成第1半導體層121及第2半導體層122之氮化物半導體層之具體性的組成並不特別限定。第1半導體層121較佳為Alx1Iny1Ga1-x1-y1N(0≦x1<1，0<y1≦1)層，更佳為Gaz1In1-z1N(0<z1<1)層。又，第2半導體層122較佳為Alx2Iny2Ga1-x2-y2N(0≦x2<1，0≦y2<1)層，更佳為 GaN層。於多層構造體120中，較佳為Alx1Iny1Ga1-x1-y1N(0≦x1<1，0<y1≦1)層與Alx2Iny2Ga1-x2-y2N(0≦x2<1，0≦y2<1)層交替地積層，更佳為Gaz1In1-z1N(0<z1<1)層與GaN層交替地積層。
第1半導體層121之帶隙能於理論上能夠於0.77eV以上且未達6.28eV之範圍內任意地設定。然而，於實際使用方面，較佳為2.952eV以上且3.425eV以下，更佳為3.100eV以上且3.379eV以下。
第2半導體層122之帶隙能於理論上能夠於大於0.77eV且未達6.28eV之範圍內任意地設定。然而，於實際使用方面，較佳為3.024eV以上且3.616eV以下，更佳為3.289eV以上且3.496eV以下。
藉由使第1半導體層121包含In，而獲得如下所示之2個效果。第1效果為可防止位錯到達發光層14。由於第1半導體層121包含大量之原子半徑較大之In，故而對第1半導體層121施加較大之應力。其結果，一部分之位錯於第1半導體層121彎曲，因此，不會到達發光層14。
第2效果為可提高多層構造體120之成長面之平坦性。作為其理由認為係因為，In於第1半導體層121之成長中，作為多層構造體120之成長面之界面活性劑(所謂界面活性劑，係指使多層構造體120之成長面之物理性質或化學性質變更者之總稱)而發揮功能。若可提高多層構造體120之成長面之平坦性，且減少向發光層14延伸之位錯之個數，則可進一步提高發光層14之結晶品質，故而進一步改善氮化物半導體發光元件1之發光特性。
於第1半導體層121包含In之情形時，第1半導體層121中之In組成比較佳為較發光層14中之In組成比更低，更佳為0.05以下，進而較佳為0.04左右。
較佳為，多層構造體120具有2組以上之第1半導體層121與第2半導體層122之積層構造。藉此，可將高溫驅動時或大電流驅動時之發光效率維持為進一步高。更佳為，多層構造體120具有3組以上且7組 以下之第1半導體層121與第2半導體層122之積層構造。藉此，可提高氮化物半導體發光元件1之發光效率與其生產性。
作為多層構造體120之一例，可列舉於第1n型緩衝層10之上表面，具有5組之厚度t1為12nm之n型InGaN層(第1半導體層)與厚度t2為12nm之n型GaN層(第2半導體層)之積層構造之構成。於該例中，第1半導體層121之厚度t1及第2半導體層122之厚度t2於5組中全部相同。然而，第1半導體層121之厚度t1及第2半導體層122之厚度t2只要為10nm~30nm之範圍內，或者，於重視室溫下之發光效率之用途中，第1半導體層121之厚度t1為10nm~30nm之範圍，第2半導體層122之厚度t2為10nm~40nm之範圍內，則於每組中亦可不同。
以上，作為多層構造體120，主要記載有設置1組以上之第1半導體層121與第2半導體層122之積層構造而構成之構造體。然而，亦可將增加與第1半導體層121及第2半導體層122不同之層而成之3層設為1組而構成多層構造體120。例如，可除了厚度為12nm之n型InGaN層(第1半導體層)與厚度為12nm n型GaN層(第2半導體層)以外將In濃度位於上述n型InGaN層之In濃度與上述n型GaN層之In濃度之間的n型InGaN層設為第3半導體層，藉由設置1組以上之包含該等3層之積層構造而構成多層構造體120。又，亦可設為構成多層構造體120之單位構造中僅特定之單位構造包含3層之積層構造。再者，第3半導體層之厚度亦可較第1半導體層之厚度及第2半導體層之厚度更薄。又，關於第3半導體層之組成及雜質濃度，可謂與第1半導體層及第2半導體層各者之組成及雜質濃度相同。
於多層構造體120上設置發光層14。較佳為，發光層14以與多層構造體120相接之方式設置，於該情形時，多層構造體120中位於最接近發光層14之第2半導體層122與發光層14相接。藉此，由於可簡化氮化物半導體層之成長步驟，故而容易控制氮化物半導體層之成長步 驟，因此，氮化物半導體發光元件1之生產良率提高。
<第2n型緩衝層>
若於多層構造體120與發光層14之間設置有第2n型緩衝層13，則可獲得如下所示之效果。然而，第2n型緩衝層13之厚度與第1半導體層121之厚度或第2半導體層122之厚度為相同程度(較佳為30nm以下)，故而認為設置第2n型緩衝層13所致之影響並不那麼大。
(情形1)第2n型緩衝層13之帶隙能為第2半導體層122之帶隙能以上之情形
於該情形時，由於發光層14正下方之帶隙能變大，故而可防止電洞流出。因此，對於容易產生電洞之流出之發光元件(例如，如近紫外發光元件或紫外發光元件般之發光波長較短之發光元件)而言有利。然而，由於障壁之高度變高，故而存在驅動電壓Vf稍微變高之傾向。
(情形2)第2n型緩衝層13之帶隙能為第1半導體層121之帶隙能以下之情形
於該情形時，由於發光層14正下方之帶隙能變小，故而向發光層14之電子之注入效率變高，因此，可使驅動電壓Vf降低。又，由於可藉由提高第2n型緩衝層13中之In含有率而使第2n型緩衝層13之帶隙能變小，故而可使第2n型緩衝層13之結晶面進一步平滑，因此，可稍微提高發光層14之發光效率。但是，於第2n型緩衝層13中，存在因應力之增加而產生新的缺陷之情形，故而存在第2n型緩衝層13之製造範圍變小之傾向。
(情形3)第2n型緩衝層13之帶隙能小於第2半導體層122之帶隙能且大於第1半導體層121之帶隙能之情形
情形3中之構造為情形1中之構造與情形2中之構造之中間構造，容易確保氮化物半導體發光元件1之特性與第2n型緩衝層13之製造範 圍之平衡。
於使多層構造體120之構造最佳化時，參照利用AFM觀察形成發光層14之前之狀態之晶圓表面之圖像(參照圖4)。於設置有第2n型緩衝層13之情形時，參照第2n型緩衝層13之成長面之AFM像。於未設置第2n型緩衝層13之情形時，參照多層構造體120之成長面之AFM像。圖4中可見之黑色六角形狀之圖案為所謂V坑。認為自位於較第1n型緩衝層10更靠基板3側之層向第1n型緩衝層10延伸之位錯經過第1n型緩衝層10、多層構造體120、及第2n型緩衝層13，作為六角錐狀之孔而顯著化。V坑之密度越低越好，較佳為3×108cm-2以下，更佳為0.8×108cm-2以下。
於使氮化物半導體發光元件1之發光特性或其良率提高之方面，V坑之大小重要。V坑之大小之最佳值根據發光層14之形成條件或p型氮化物半導體層16、17、18之形成條件而不同，故而難以籠統地決定。V坑之大小一般而言係與第1n型緩衝層10之厚度、多層構造體120之厚度、或第2n型緩衝層13之厚度成比例地變大。若發光層14之形成條件及p型氮化物半導體層16、17、18之形成條件相同，則可藉由調整構成多層構造體120之氮化物半導體層之層數(例如第1半導體層121之層數或第2半導體層122之層數)而調整V坑之大小。V坑之大小主要亦根據多層構造體120之成長條件而變化。於本發明中，將發光層14之形成之前狀態下之V坑之大小控制為70nm~100nm。
此種第2n型緩衝層13較佳為包含Alx3Iny3Ga1-x3-y3N(0≦x3<1，0≦y3<1)，更佳為包含Alx3Iny3Ga1-x3-y3N(0≦x3≦0.1，0≦y3≦0.2)。
第2n型緩衝層13之n型雜質濃度較佳為3×1018cm-3以上且未達1.1×1019cm-3。若第2n型緩衝層13之n型雜質濃度過高，則存在導致形成於第2n型緩衝層13上之發光層14中之發光效率降低之情況。若考慮該情況，則較佳為第2n型緩衝層13之n型雜質濃度係與構成多層構造 體120之第1半導體層121及第2半導體層122中之至少一者之n型雜質濃度相同。
「第2n型緩衝層13之n型雜質濃度係與構成多層構造體120之第1半導體層121之n型雜質濃度相同」包含第2n型緩衝層13之n型雜質濃度為第1半導體層121之n型雜質濃度之0.85倍以上且1.15倍以下之情形。「第2n型緩衝層13之n型雜質濃度係與構成多層構造體120之第2半導體層122之n型雜質濃度相同」包含第2n型緩衝層13之n型雜質濃度為第2半導體層122之n型雜質濃度之0.85倍以上且1.15倍以下之情形。
於圖4所示之AFM像中，為t1=12nm之In0.04Ga0.96N層與t2=12nm之GaN層之組合。可知該構造適合於具有良好之溫度特性之LED，但不可謂對於重視室溫之性能之LED而言最佳。圖10所示之AFM像為關於t1=12nm之In0.04Ga0.96N層、t2=30nm之GaN層之4對之構造，利用AFM觀察發光層14形成之前之狀態之晶圓表面之像。但是，作為第1n型緩衝層10具備60nm之GaN層，作為第2n型緩衝層13具備12nm之InGaN層，第1n型緩衝層10、多層構造體120、第2n型緩衝層13均摻雜有7×1018/cm3之Si。圖10之V坑與圖4相比，直徑大為200nm左右。認為密度為1.5×108/cm2左右較圖4稍微少，但為測定點中之不均之範圍內。平面之平坦度與圖4相同地，於圖中上下蜿蜒行走之平緩之線係大致以等間隔排列，而形成漂亮的步進成長面。
如下所述，較佳為，於重視室溫特性之LED中，於活性層形成前之結晶表面，如此形成有相對較大之眼之V坑，其尺寸較佳為100nm至300nm左右，進而較佳為150nm至250nm。亦與之後形成之活性層之構造相關，為了提高光輸出而使V坑尺寸具有最佳值。其原因尚未充分瞭解。於V坑較小之情形時，推測是否因為十分難經由V坑側壁部向平坦部量子井層進行電洞注入。相反，於V坑較大之情形時，推測結晶成長面之平面性同時會惡化，故而井層之結晶性劣化，從而發 光特性降低。
於重視室溫特性之LED中，較佳為V坑之V字之最下部(係指於發光層成長前、即第2n型緩衝層13成長後之表面上存在之V坑之最下部，於完成之磊晶層之剖視時，與變形為V字型之發光層之下側頂點對應)位於上述多層構造體。又，於重視室溫特性之LED中，較佳為，於俯視上述發光層最上部部分時，V坑係作為多個孔而分散存在，V坑之平面密度(V坑密度)為1×108/cm2以上。再者，於重視室溫特性之LED中，V坑密度未必需要較低，V坑密度亦可更高。即便於較圖10之V坑密度高5倍左右之情形時，亦可形成效率充分良好之LED。
<發光層>
於設置有第2n型緩衝層13之情形時，發光層14與第2n型緩衝層13相接，具體而言最初之井層14WI與第2n型緩衝層13相接。於未設置第2n型緩衝層13之情形時，發光層14與多層構造體120相接，具體而言最初之井層14WI與多層構造體120之第2半導體層122(最上層)相接。
發光層14亦可包含單量子井構造，但較佳為包含井層14W與障壁層14A(例如參照圖5)交替地積層而構成之多重量子井構造。再者，發光層14亦可具有與井層14W及障壁層14A不同之1層以上之半導體層、井層14W、障壁層14A依序積層而成之積層構造。
發光層14較佳為非摻雜層。藉此，可有效地防止發光層14中產生新的缺陷。作為其理由無法斷言，但認為係因為可減少自多層構造體120向發光層14賦予之應變。所謂「發光層14為非摻雜層」，係指最初之井層14WI、井層14W、最後之井層14WF及發光層14中所包含之所有障壁層14A非有意地含有n型雜質及p型雜質該兩者。該等層中，將n型雜質濃度抑制為1×1017cm-3以下，將p型雜質濃度抑制為 1×1017cm-3以下。
再者，於p型氮化物半導體層16、17、18之成長時，有時經熱擴散之p型雜質自p型氮化物半導體層16、17、18摻雜至位於p型氮化物半導體層16側之井層或障壁層14A。
於發光層14中，較佳為1層之井層14W與1層之障壁層14A之積層構造之厚度(井層14W之厚度與障壁層14A之厚度之和)為5nm以上且100nm以下。
(井層)
構成井層14W之III族氮化物半導體之組成較佳為結合氮化物半導體發光元件1所要求之發光波長而調整，更佳為AlcGadIn1-c-dN(0≦c<1，0<d≦1)，亦可為不包含Al之IneGa1-eN(0<e≦1)。然而，例如於使波長為375nm以下之紫外光發光之情形時，必須使井層14W之帶隙能變大，故而較佳為井層14W包含Al。
較佳為，位於p型氮化物半導體層16側之井層儘可能不包含雜質。換言之，較佳為，不導入雜質原料，而使位於p型氮化物半導體層16側之井層成長。藉此，於位於p型氮化物半導體層16側之井層中難以產生非發光再結合，故而氮化物半導體發光元件1之發光效率變高。另一方面，較佳為，位於多層構造體120側之井層含有n型雜質。藉此，氮化物半導體發光元件1之驅動電壓降低。
較佳為，構成井層14W之III族氮化物半導體之組成相互相同，較佳為，井層14W之厚度相互相同。藉此，於井層14W中，量子能階相互相同，故而藉由電子與電洞之再結合而產生之光之波長相互相同。因此，氮化物半導體發光元件1之發光光譜寬度變窄。
另一方面，於構成井層14W之III族氮化物半導體之組成或井層14W之厚度有意地不同之情形時，氮化物半導體發光元件1之發光光譜寬度較寬。於將氮化物半導體發光元件1使用於照明用等用途之情 形時，較佳為氮化物半導體發光元件1之發光光譜寬度較寬，因此，較佳為構成井層14W之III族氮化物半導體之組成或井層14W之厚度有意地不同。例如，較佳為於1nm以上且7nm以下之範圍內適當設定井層14W之厚度。藉此，亦可獲得可將氮化物半導體發光元件1之發光效率維持為較高之效果。再者，較佳為最初之井層14WI之厚度為1nm以上且10nm以下。
於多層構造體120中，井層14W之層數較佳為2層以上且20層以下，更佳為3層以上且15層以下，進而較佳為4層以上且12層以下。
(障壁層)
障壁層14A之帶隙能大於井層14W之帶隙能。具體而言，障壁層14A既可包括AlfGagIn1-f-gN(0≦f<1，0<g≦1)，亦可包括不包含Al之InhGa1-hN(0<h≦1，e>h)。然而，AlfGagIn1-f-gN(0≦f<1，0<g≦1)之晶格常數與構成井層14W之材料之晶格常數大致相同。因此，較佳為障壁層14A包括AlfGagIn1-f-gN(0≦f<1，0<g≦1)。
更佳為，障壁層14A包括AlfIngGa1-f-gN(0≦f≦0.01，0≦g≦0.01)。藉此，由於可減少自多層構造體120向發光層14賦予之應變，故而可有效地防止發光層14產生新的缺陷。因此，改善發光層14之發光特性。
各障壁層14A之厚度並不特別限定，但較佳為1nm以上且10nm以下，更佳為3nm以上且7nm以下。各障壁層14A之厚度越薄則氮化物半導體發光元件1之驅動電壓越降低，但若各障壁層14A之厚度未達1nm則存在氮化物半導體發光元件1之發光效率降低之傾向。
各障壁層14A中之n型雜質濃度並不特別限定，較佳為根據需要適當設定。各障壁層14A既可為非摻雜層，亦可含有n型雜質。較佳為，位於多層構造體120側之障壁層14A含有n型雜質。另一方面，較佳為，位於p型氮化物半導體層16側之障壁層14A包含較位於多層構 造體120側之障壁層14A更低濃度之n型雜質，或有意地不含有n型雜質。
重視室溫特性之LED與重視溫度特性之LED相比，存在障壁層14A之厚度較厚之傾向，較佳為4nm以上且15nm以下，更佳為6nm以上且13nm以下。於重視室溫特性之情形時，推測為產生自V坑側壁向井層之電洞注入。因此，推測為因為即便障壁層變厚，相對於V坑側壁之層厚與平面部相比較薄，故而難以成為電洞注入之障礙。障壁層較厚者由於改善井層之結晶性，故而認為有利。
<p側中間層>
較佳為，於最後之井層14WF，隔著p側中間層(例如圖5之層145)而設置有p型氮化物半導體層16。藉此，於p型氮化物半導體層16、17、18之成長時，可防止經熱擴散之p型雜質自p型氮化物半導體層16、17、18向發光層14摻雜。因此，較佳為，p側中間層之厚度為p型雜質不擴散至最後之井層14WF之程度之厚度，較佳為未達10nm，更佳為未達5nm，亦可為與障壁層14A之厚度相同程度。
亦可於p側中間層之至少一部分摻雜有n型雜質。藉此，氮化物半導體發光元件1之發光效率提高。
p側中間層較佳為包括Als5Ga1-s5N(0≦s5<1)，更佳為包括GaN或具有與障壁層14A相同程度以上之Al組成之AlGaN。再者，實際上，p型雜質自p型氮化物半導體層16向p側中間層擴散，但不擴散至p側中間層與最後之井層14WF之交界附近。
重視室溫特性之LED與重視溫度特性之LED相比，具有p側中間層145較厚之傾向，較佳為4nm以上且15nm以下，更佳為6nm以上且13nm以下。其為與關於障壁層14A所記載相同之理由。
<p型氮化物半導體層>
p型氮化物半導體層16、17、18依序設置於發光層14上。p型氮化 物半導體層之層數不限定為3層，既可為2層以下，亦可為4層以上。p型氮化物半導體層16、17、18較佳為於Als6Gat6Inu6N(0≦s6≦1，0≦t6≦1，0≦u6≦1，s6+t6+u6≠0)層摻雜有p型雜質而成之層，於Als6Ga1-s6N(0<s6≦0.4，較佳為0.1≦s6≦0.3)層摻雜有p型雜質而成之層。例如，p型氮化物半導體層16為p型AlGaN層，p型氮化物半導體層17為p型GaN層，p型氮化物半導體層18為p型雜質濃度較p型氮化物半導體層17更高之p型GaN層。
p型雜質並不特別限定，例如較佳為Mg。p型氮化物半導體層16、17、18之載子濃度較佳為1×1017cm-3以上。此處，p型雜質之活性率為0.01左右，故而p型氮化物半導體層16、17、18之p型雜質濃度(與載子濃度不同)較佳為1×1019cm-3以上。但是，p型氮化物半導體層16中位於發光層14側之部分之p型雜質濃度亦可未達1×1019cm-3。
p型氮化物半導體層16、17、18之合計之厚度並不特別限定，較佳為30nm以上且300nm以下。若p型氮化物半導體層16、17、18之厚度較薄，則其成長時之加熱時間變短，故而可防止p型雜質向發光層14擴散。
<n側電極、透明電極、p側電極>
n側電極21及p側電極25為用以對氮化物半導體發光元件1供給驅動電力之電極。於圖2中圖示有n側電極21及p側電極25僅由焊墊電極部而構成之情況。然而，以電流擴散為目的之細長的突出部(枝電極)亦可連接於圖2所示之n側電極21及p側電極25。又，較佳為，於p側電極25下方，設置有用以防止電流向p側電極25注入之絕緣層。藉此，可防止發光層14所發出光之被p側電極25遮蔽。
較佳為，n側電極21例如具有鈦層、鋁層及金層按照該順序積層而成之積層構造。較佳為，設想對n側電極21進行打線接合之情形，n側電極21之厚度為1μm以上。
較佳為，p側電極25具有例如鎳層、鋁層、鈦層及金層按照該順序積層而成之積層構造，亦可包括與n側電極21相同之材料。較佳為，設想對p側電極25進行打線接合之情形，p側電極25之厚度為1μm以上。
較佳為，透明電極23包括例如ITO(Indium Tin Oxide，氧化銦錫)或IZO(Indium Zinc Oxide，氧化銦鋅)等透明導電材料，較佳為具有20nm以上且200nm以下之厚度。
<氮化物半導體發光元件之製造>
以下表示氮化物半導體發光元件1之製造方法之一例。以下，所謂「成長溫度」，係指使其層結晶成長時之基板3之溫度。
(基底層之成長)
藉由例如濺鍍法等而於基板3之上表面形成緩衝層5之後，藉由例如MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機氣相沈積)法等而於緩衝層5之上表面形成基底層7。
具體而言，將形成有緩衝層5之基板3放入MOCVD裝置，以較佳為800℃以上且1250℃以下，更佳為900℃以上且1150℃以下，使基底層7成長。藉此，可形成結晶缺陷較少且結晶品質優異之基底層7。基底層7較佳為非摻雜層，較佳為以厚度成為約2~5μm之方式成長。
(n型接觸層之成長)
其次，藉由例如MOCVD法等而於基底層7之上表面形成n型接觸層8。具體而言，於MOCVD裝置中，以較佳為800℃以上且1250℃以下，更佳為900℃以上且1150℃以下，使n型接觸層8成長。藉此，可形成結晶缺陷較少且結晶品質優異之n型接觸層8。較佳為，於反應氣體中添加例如矽烷氣體(SiH4)，且以Si濃度成為1×1019/cm3左右之方式調整矽烷氣體之添加量。較佳為，以厚度成為約1~4μm之方式成長n型接觸層8。
(第1n型緩衝層之成長)
繼而，藉由例如MOCVD法等而於n型接觸層8之上表面形成第1n型緩衝層10。具體而言，使MOCVD裝置內之溫度暫時下降，將成長速度控制為更慢之速度而使第1n型緩衝層10成長。
亦可將形成至n型接觸層8為止之基板3自第1MOCVD裝置暫時取出並曝露於大氣之後，放入第2MOCVD裝置而使第1n型緩衝層10以後的部分成長。藉此，可改變成長厚度較大之基底層7及n型接觸層8之裝置(需要高速下之成長)與成長發光層14之裝置(需要低速下之成長與結晶品質之均勻性較高之成長)。因此，由於可使各自之層成長且選擇最佳之成膜裝置，故而氮化物半導體發光元件1之製造效率提高。
具體而言，第1n型緩衝層10之成長溫度較佳為950℃以下，更佳為700℃以上，進而較佳為750℃以上。若第1n型緩衝層10之成長溫度為700℃以上，則可將發光層14中之發光效率維持為較高。
(多層構造體之成長)
繼而，藉由例如MOCVD法等而於第1n型緩衝層10之上表面形成多層構造體120。較佳為，多層構造體120之成長溫度為第1n型緩衝層10之成長溫度以下。
又，自將多層構造體120之膜質維持為較高之觀點考慮，多層構造體120之成長溫度更佳為600℃以上，進而較佳為700℃以上。亦可使第1n型緩衝層10與多層構造體120以相同之成長溫度成長。
(第2n型緩衝層之成長)
除了供給至MOCVD裝置之氣體之組成不同以外，可以與多層構造體120之形成條件相同之條件使第2n型緩衝層13成長。
(發光層、p型氮化物半導體層之成長)
繼而，根據先前公知之方法，於多層構造體120之上表面，依序形成發光層14、p型氮化物半導體層16、17、18。
再者，藉由MOCVD法而進行之各層之結晶成長中，可使用以下所示之原料氣體。作為Ga之原料氣體，可使用TMG(trimethylgallium，三甲基鎵)或TEG(triethylgallium，三乙基鎵)。作為Al之原料氣體，可使用TMA(trimethylaluminium，三甲基鋁)或TEA(triethylaluminium，三乙基鋁)。作為In之原料氣體，可使用TMI(trimethylindium，三甲基銦)或TEI(triethylindium，三乙基銦)。作為N之原料氣體，可使用NH3或DMHy(dimethylhydrazine，二甲肼)。作為n型雜質Si之原料氣體，可使用SiH4、Si2H6或有機Si。作為p型雜質Mg之原料氣體，可使用Cp2Mg。
(蝕刻、電極之形成)
繼而，以n型接觸層8之一部分露出之方式，對p型氮化物半導體層16、17、18、發光層14、第2n型緩衝層13、多層構造體120、第1n型緩衝層10及n型接觸層8進行蝕刻。於藉由該蝕刻而露出之n型接觸層8之上表面形成n側電極21，於p型氮化物半導體層18之上表面依序積層透明電極23與p側電極25。然後，以覆蓋透明電極23與藉由上述蝕刻而露出之各層之側面之方式，形成透明保護膜27。如此獲得氮化物半導體發光元件1。
再者，亦可將基板3去除。去除基板3之時序並不特別限定。例如於使用2台以上之MOCVD裝置使氮化物半導體層成長之情形時，可於將基板3自第1MOCVD裝置取出之後且放入第2MOCVD裝置為止之期間，將基板3去除。
又，亦可使基底層7、n型接觸層8及第1n型緩衝層10於第1MOCVD裝置內成長，使多層構造體120以後於第2MOCVD裝置內成長。然而，若使基底層7與n型接觸層8於第1MOCVD裝置內成長，使第1n型緩衝層10與多層構造體120以後於第2MOCVD裝置內成長，則可提高第2MOCVD裝置之產出量。
<實施形態之總括>
圖1所示之氮化物半導體發光元件1至少包括n型氮化物半導體層8、發光層14、及p型氮化物半導體層16、17、18。於n型氮化物半導體層8與發光層14之間設置有多層構造體120，該多層構造體120具有1組以上之第1半導體層121與第2半導體層122之積層構造。第2半導體層122之帶隙能大於第1半導體層121之帶隙能。第1半導體層121及第2半導體層122各者之厚度大於10nm且為30nm以下。藉此，進一步改善氮化物半導體發光元件1之發光特性。
圖11所示之重視室溫特性之氮化物半導體發光元件1'中，相對於圖1，尺寸較大之V坑15以更高之密度存在之點為較大的不同點。第1半導體層121之厚度大於10nm且為30nm以下，第2半導體層122之厚度大於10nm且為40nm以下。藉此，進一步改善重視室溫特性之氮化物半導體發光元件1'之發光特性。
較佳為，第1半導體層121包括Alx1Iny1Ga1-x1-y1N(0≦x1<1，0<y1≦1)，較佳為，第2半導體層122包括Alx2Iny2Ga1-x2-y2N(0≦x2<1，0≦y2<1)。
較佳為，第1半導體層121及第2半導體層122各者之n型雜質濃度為3×1018cm-3以上且未達1.1×1019cm-3。藉此，發光層14中之穿透位錯密度進一步降低。
較佳為，於第1半導體層121與第2半導體層122中，n型雜質濃度相互相同。藉此，容易對第1半導體層121與第2半導體層122之組成或厚度進行控制。
較佳為，第1半導體層121與第2半導體層122之厚度相互相同。藉此，可進一步提高發光層14之結晶品質。
較佳為，多層構造體120具有3組以上且7組以下之第1半導體層121與第2半導體層122之積層構造。藉此，可提高氮化物半導體發光 元件1之發光效率與其生產性。
較佳為，多層構造體120中位於最接近發光層14之第2半導體層122與發光層14相接。藉此，氮化物半導體發光元件1之生產良率提高，並且可簡化氮化物半導體層之成長步驟。
較佳為，於多層構造體120與發光層14之間，設置有第2n型緩衝層13。較佳為，第2n型緩衝層13含有n型雜質，包括Alx3Iny3Ga1-x3-y3N(0≦x3<1，0≦y3<1)，與發光層14相接。藉此，可根據發光波長或動作電壓之規格使氮化物半導體發光元件1之構造最佳化，故而氮化物半導體發光元件1之生產良率提高。
較佳為，第2n型緩衝層13之帶隙能為第2半導體層122之帶隙能以上。藉此，可防止電洞流出。
較佳為，第2n型緩衝層13之帶隙能小於第2半導體層122之帶隙能且大於第1半導體層121之帶隙能。藉此，可確保氮化物半導體發光元件1之發光特性與第2n型緩衝層13之製造範圍之平衡。
較佳為，第2n型緩衝層13之帶隙能為第1半導體層121之帶隙能以下。藉此，電子向發光層14之注入效率變高。
較佳為，第2n型緩衝層13之厚度為30nm以下。藉此，可防止因設置第2n型緩衝層13而引起之不良情況產生。
較佳為，於n型氮化物半導體層8與多層構造體120之間，設置有第1n型緩衝層10。較佳為，第1n型緩衝層10含有n型雜質，包括Als4Int4Ga1-s4-t4N(0≦s4<1，0≦t4<1)，與多層構造體120相接。藉此，V坑構造之控制性提高。
較佳為，第1n型緩衝層10之帶隙能與第2半導體層122之帶隙能相同。藉此，可防止新的結晶缺陷產生。
較佳為，第1n型緩衝層10之n型雜質濃度係與第1半導體層121之n型雜質濃度及第2半導體層122之n型雜質濃度中之至少一者相同。藉 此，可提高發光層14中之發光效率。
較佳為，第1n型緩衝層10之厚度為50nm以下。藉此，由於可抑制第1n型緩衝層10之成長面之起伏，故而可防止氮化物半導體發光元件1之發光效率降低。
較佳為，發光層14為非摻雜層。藉此，可防止發光層14產生新的缺陷。
較佳為，發光層14包括單量子井構造或井層與包含AlfIngGa1-f-gN(0≦f≦0.01，0≦g≦0.01)之障壁層交替地積層之多重量子井構造。藉此，可有效地防止發光層14產生新的缺陷。
實施例
以下，列舉實施例對本發明更詳細地進行說明，但本發明並不限定於以下。
<實施例1>
於實施例1中，製造具有圖5所示之能量帶圖之氮化物半導體發光元件。
(基板(晶圓)之準備)
準備包括100mm直徑之藍寶石基板之晶圓。於晶圓之上表面，形成有凸部3a與凹部3b交替地形成而成之凹凸形狀。此種凹凸形狀係根據以下所示之方法而形成者。
首先，將規定有圖1(a)所示之凸部3a之平面配置之遮罩設置於晶圓之上表面。其次，使用該遮罩對晶圓之上表面進行乾式蝕刻。經乾式蝕刻之部分成為凹部3b，未經乾式蝕刻而保留之部分成為凸部3a。即，凸部3a排列於晶圓之上表面之<11-20>方向，並且分別排列於相對於晶圓之上表面之<11-20>方向呈+60°之傾斜之方向與相對於晶圓之上表面之<11-20>方向呈-60°之傾斜之方向。凸部3a配置於晶圓之上表面中成為三角形之頂點之位置，且於三角形之3邊延伸之 方向週期性地配置。
晶圓之上表面中之凸部3a之形狀為圓形，其圓之直徑為1.2μm左右。鄰接之凸部3a之頂點之間隔(上述三角形之1邊)為2μm，凸部3a之高度為0.6μm左右。凸部3a具有圖1(a)所示之側視形狀，其前端帶弧度。凹部3b具有圖1(a)所示之側視形狀。
(緩衝層之形成)
於凸部3a及凹部3b之形成後，將晶圓之上表面進行RCA洗淨。將RCA洗淨後之晶圓放入反應性濺鍍裝置之腔室內，形成包含氮化鋁之緩衝層5(厚度25nm)。已形成之緩衝層5包括於晶圓之上表面之法線方向伸長之柱狀結晶之集合體即結晶粒聚集之柱狀結晶之集合體。
(基底層、n型接觸層之成長)
將形成有緩衝層5之晶圓放入MOCVD裝置，使包括非摻雜GaN之基底層7結晶成長。基底層7之厚度為4.5μm。
然後，藉由MOCVD法，而於基底層7之上表面使Si摻雜n型GaN層(n型接觸層8)結晶成長。n型接觸層8之厚度為4.5μm，n型接觸層8之n型雜質濃度為1×1019cm-3。
(第1n型緩衝層之成長)
於將晶圓之溫度下降至801℃之後，藉由MOCVD法，使厚度25nm之Si摻雜GaN層(第1n型緩衝層10)結晶成長。經結晶成長之Si摻雜GaN層與n型接觸層8相接，其n型雜質濃度為7.4×1018cm-3。
(多層構造體之成長)
於將晶圓之溫度保持為801℃之狀態下，使多層構造體120結晶成長。具體而言，自與第1n型緩衝層10相接之側，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度12nm之Si摻雜GaN層之積層構造作為1組形成5組。於構成多層構造體120層之任一者中，n型雜質濃度均為7.4×1018cm-3。於本構造中省略了第2n型緩衝層13。
(發光層之成長)
將晶圓之溫度下降至672℃。然後，於多層構造體120之上表面，使井層14W與障壁層14A交替地結晶成長而形成發光層14。
使用氮氣作為載氣而使井層14W(8層)結晶成長。經結晶成長之井層14W、最初之井層14WI及最後之井層14WF為非摻雜InxGa1-xN(x=0.20)層。藉此，井層14W藉由光致發光而發出之光之波長為448nm。將井層14W之厚度及最初之井層14WI之厚度分別設為3.38nm，將最後之井層14WF之厚度設為5.0nm。
與井層14W交替地使障壁層14A(7層)結晶成長。經結晶成長之障壁層14A為非摻雜AlyGa1-yN(y=0.001)層，其厚度為4.0nm。
(p側中間層之成長)
於最後之井層14WF之上表面，使包括非摻雜AlGaN(Al組成比為0.001)之p側中間層145(厚度3.0nm)結晶成長。
(p型氮化物半導體層之成長)
將晶圓之溫度上升至1000℃。然後，於p側中間層145之上表面，使p型Al0.18Ga0.82N層(p型氮化物半導體層16，厚度：9nm，p型雜質濃度：2×1019cm-3)、p型GaN層(p型氮化物半導體層17，厚度：20nm，p型雜質濃度：3×1019cm-3)及p型接觸層(p型氮化物半導體層18，厚度：7nm，p型雜質濃度：1×1020cm-3)依序結晶成長。
於上述各層之結晶成長中，作為Ga之原料氣體使用TMG(三甲基鎵)，作為Al之原料氣體使用TMA(三甲基鋁)，作為In之原料氣體使用TMI(三甲基銦)，作為N之原料氣體使用NH3。又，作為n型雜質Si之原料氣體使用SiH4，作為p型雜質Mg之原料氣體使用Cp2Mg。
(蝕刻、電極之形成)
將晶圓自MOCVD裝置取出。然後，以n型接觸層8之一部分露出之方式，對p型接觸層、p型GaN層、p型Al0.18Ga0.82N層、p側中間層 145、發光層14、多層構造體120、第1n型緩衝層10、及n型接觸層8進行蝕刻。於藉由該蝕刻而露出之n型接觸層8之上表面，形成包括Au之n側電極21。於p型接觸層18之上表面，依序形成包括ITO之透明電極23與包括Au之p側電極25。以主要覆蓋透明電極23及藉由上述蝕刻而露出之各層之側面之方式，形成SiO2膜(透明保護膜27)。然後，將晶圓分割為620×680μm尺寸之晶片。如此獲得本實施例之氮化物半導體發光元件。
若使如此獲得之氮化物半導體發光元件於室溫下以120mA之電流動作，則顯示主波長為450nm之藍色發光。光輸出為170mW，施加電壓為3.05V。80℃下之光輸出相對於室溫下之光輸出之比例為98%。除了未設置多層構造體以外按照與本實施例相同之方法製造氮化物半導體發光元件，結果其光輸出為161mW，80℃下之光輸出相對於室溫下之光輸出之比例為94%。因此，可知藉由設置多層構造體而使氮化物半導體發光元件之發光特性得到改善。
<實施例2>
於實施例2中，製造具有圖6所示之能量帶圖之氮化物半導體發光元件。按照實施例1中記載之方法於MOCVD裝置內使基底層7與n型接觸層8結晶成長之後，按照以下所示之方法獲得氮化物半導體發光元件。
(第1n型緩衝層之成長)
於將晶圓放入至MOCVD裝置之狀態下，將晶圓之溫度下降至801℃。然後，藉由MOCVD法，使厚度25nm之Si摻雜GaN層(第1n型緩衝層10)結晶成長。經結晶成長之Si摻雜GaN層與n型接觸層8相接，其n型雜質濃度為7.4×1018cm-3。
(多層構造體之成長)
於將晶圓之溫度保持為801℃之狀態下，使多層構造體120結晶 成長。具體而言，自與第1n型緩衝層10相接之側，將厚度15nm之Si摻雜InGaN(In組成比為0.04)層與厚度11nm之Si摻雜GaN層之積層構造作為1組而形成4組。於構成多層構造體120之層之任一者中，n型雜質濃度均為7.4×1018cm-3。
(第2n型緩衝層之成長)
藉由MOCVD法，於多層構造體120之上表面，使厚度12nm之AlInGaN(Al組成比為0.01，In組成比為0.04)層(第2n型緩衝層13)結晶成長。經結晶成長之AlInGaN層中，n型雜質濃度為7.4×1018cm-3。
(發光層之成長)
將晶圓之溫度下降至672℃。然後，於第2n型緩衝層13之上表面，使井層14W與障壁層14A交替地結晶成長而形成發光層14。
使用氮氣作為載氣而使井層14W(8層)結晶成長。經結晶成長之井層14W、最初之井層14WI及最後之井層14WF為非摻雜InxGa1-xN(x=0.20)層。藉此，井層14W藉由光致發光而發出之光之波長為448nm。將井層14W之厚度及最初之井層14WI之厚度分別設為3.58nm，將最後之井層14WF之厚度設為5.0nm。
與井層14W交替地使障壁層14A(7層)結晶成長。經結晶成長之障壁層14A為非摻雜GaN層，其厚度為4.0nm。
(p側中間層之成長)
於最後之井層14WF之上表面，使包括非摻雜AlGaN(Al組成比為0.001)之p側中間層145(厚度3.0nm)結晶成長。
(p型氮化物半導體層之成長、蝕刻、電極之形成)
按照實施例1中記載之方法，形成p型氮化物半導體層16、17、18，進行蝕刻，形成n側電極21、透明電極23、p側電極25及透明保護膜27，將晶圓分割為620×680μm尺寸之晶片。如此獲得本實施例之氮化物半導體發光元件。
若使如此獲得之氮化物半導體發光元件於室溫下以120mA之電流動作，則顯示主波長為450nm之藍色發光。光輸出為171mW，施加電壓為3.04V。80℃下之光輸出相對於室溫下之光輸出之比例為98%。
<實施例3>
於實施例3中，製造具有圖7所示之能量帶圖之氮化物半導體發光元件。按照實施例1及實施例2中記載之方法使基底層7、n型接觸層8及第1n型緩衝層10結晶成長之後，按照以下所示之方法獲得氮化物半導體發光元件。
(多層構造體之成長)
於將晶圓之溫度保持為801℃之狀態下，使多層構造體120結晶成長。具體而言，自與第1n型緩衝層10相接之側，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度12nm之Si摻雜GaN層之積層構造作為1組而形成5組。於構成多層構造體120之層之任一者中，n型雜質濃度均為7.4×1018cm-3。
(第2n型緩衝層之成長)
藉由MOCVD法，於多層構造體120之上表面，使厚度3nm之AlInGaN(Al組成比為0.02，In組成比為0.005)層(第2n型緩衝層13)結晶成長。於經結晶成長之AlInGaN層中，n型雜質濃度為7.4×1018cm-3。
(發光層之成長)
將晶圓之溫度下降至672℃。然後，於第2n型緩衝層13之上表面，使井層14W與障壁層14A交替地結晶成長而形成發光層14。
使用氮氣作為載氣而使井層14W(8層)結晶成長。經結晶成長之井層14W、最初之井層14WI及最後之井層14WF為非摻雜InxGa1-xN(x=0.20)層。藉此，井層14W藉由光致發光而發出之光之波長為448nm。將井層14W之厚度及最初之井層14WI之厚度分別設為3.38nm，將最 後之井層14WF之厚度設為5.0nm。
與井層14W交替地使障壁層14A(7層)結晶成長。經結晶成長之障壁層14A為非摻雜AlyGa1-yN(y=0.001)層，其厚度為4.0nm。
(p側中間層之成長)
於最後之井層14WF之上表面，使包括非摻雜AlyGa1-yN(y=0.001)之p側中間層145(厚度3.0nm)結晶成長。
(p型氮化物半導體層之成長、蝕刻、電極之形成)
按照實施例1中記載之方法，形成p型氮化物半導體層16、17、18，進行蝕刻，形成n側電極21、透明電極23、p側電極25及透明保護膜27，將晶圓分割為620×680μm尺寸之晶片。如此獲得本實施例之氮化物半導體發光元件。
若使如此獲得之氮化物半導體發光元件於室溫下以120mA之電流動作，則顯示主波長為450nm之藍色發光。光輸出為169mW，施加電壓為3.07V。80℃下之光輸出相對於室溫下之光輸出之比例為98.5%。
<實施例4>
於實施例4中，製造具有圖8所示之能量帶圖之氮化物半導體發光元件。按照實施例1及實施例2中記載之方法使基底層7、n型接觸層8及第1n型緩衝層10結晶成長之後，按照以下所示之方法獲得氮化物半導體發光元件。
(多層構造體之成長)
於將晶圓之溫度保持為801℃之狀態下，使多層構造體120結晶成長。具體而言，自與第1n型緩衝層10相接之側，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度12nm之Si摻雜GaN層之積層構造作為1組而形成4組。於構成多層構造體120之層之任一者中，n型雜質濃度均為7.4×1018cm-3。
(第2n型緩衝層之成長)
藉由MOCVD法，於多層構造體120之上表面，使厚度12nm之AlInGaN(Al組成比為0.0025，In組成比為0.042)層(第2n型緩衝層13)結晶成長。於經結晶成長之AlInGaN層中，n型雜質濃度為7.4×1018cm-3。
(發光層之成長、p型氮化物半導體層之成長、蝕刻、電極之形成)
按照實施例3中記載之方法，使發光層14與p側中間層145結晶成長。然後，按照實施例1中記載之方法，形成p型氮化物半導體層16、17、18，進行蝕刻，形成n側電極21、透明電極23、p側電極25及透明保護膜27，將晶圓分割為620×680μm尺寸之晶片。如此獲得本實施例之氮化物半導體發光元件。
若使如此獲得之氮化物半導體發光元件於室溫下以120mA之電流動作，則顯示主波長為450nm之藍色發光。光輸出為170mW，施加電壓為3.02V。80℃下之光輸出相對於室溫下之光輸出之比例為97.5%。
<實施例5>
於實施例5中，製造具有圖9所示之能量帶圖之氮化物半導體發光元件。使基底層7與n型接觸層8於第1MOCVD裝置內成長。然後，將基板3自第1MOCVD裝置暫時取出之後，放入至第2MOCVD裝置，使第1n型緩衝層10以後成長。具體而言，按照以下所示之方法獲得氮化物半導體發光元件。
(第1n型緩衝層之成長)
將晶圓放入至第2MOCVD裝置之後，將晶圓之溫度上升至801℃。然後，藉由MOCVD法，使厚度25nm之Si摻雜GaN層(第1n型緩衝層10)結晶成長。經結晶成長之Si摻雜GaN層與n型接觸層8相接，其 n型雜質濃度為9×1018cm-3。
(多層構造體之成長)
於將晶圓之溫度保持為801℃之狀態下，使多層構造體120結晶成長。具體而言，自與第1n型緩衝層10相接之側，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度12nm之Si摻雜GaN層之積層構造作為1組而形成4組。於構成多層構造體120之層之任一者中，n型雜質濃度均為7.4×1018cm-3。
(第2n型緩衝層之成長)
藉由MOCVD法，於多層構造體120之上表面，使厚度12nm之AlInGaN(Al組成比為0.0025，In組成比為0.042)層(第2n型緩衝層13)結晶成長。於經結晶成長之AlInGaN層中，n型雜質濃度為7.4×1018cm-3。
(發光層之成長、p側中間層之成長)
按照實施例1中記載之方法使發光層14結晶成長之後，按照實施例2中記載之方法使p側中間層145結晶成長。
(p型氮化物半導體層之成長)
將晶圓之溫度上升至1100℃。然後，於p側中間層145之上表面，使p型Al0.18Ga0.82N層(p型氮化物半導體層16，厚度：12nm，p型雜質濃度：2×1019cm-3)、p型GaN層(p型氮化物半導體層17，厚度：20nm，p型雜質濃度：3×1019cm-3)及p型接觸層(p型氮化物半導體層18，厚度：7nm，p型雜質濃度1×1020cm-3)依序結晶成長。
(蝕刻、電極之形成)
按照實施例1中記載之方法，進行蝕刻，形成n側電極21、透明電極23、p側電極25及透明保護膜27，將晶圓分割為620×680μm尺寸之晶片。如此獲得本實施例之氮化物半導體發光元件。
若使如此獲得之氮化物半導體發光元件於室溫下以120mA之電 流動作，則顯示主波長為450nm之藍色發光。光輸出為170mW，施加電壓為3.05V。80℃下之光輸出相對於室溫下之光輸出之比例為98%。除了未設置多層構造體以外按照與本實施例相同之方法製造氮化物半導體發光元件，結果其光輸出為161mW，80℃下之光輸出相對於室溫下之光輸出之比例為94%。因此，可知藉由設置多層構造體而使氮化物半導體發光元件之發光特性得到改善。
<實施例6>
於實施例6中，製造具有與圖7所示之能量帶圖酷似之能量帶圖但發光波長存在於近紫外區域之氮化物半導體發光元件。於本實施例中，按照實施例3中記載之方法使基底層7、n型接觸層8、第1n型緩衝層10、多層構造體120及第2n型緩衝層13結晶成長之後，按照以下所示之方法製造氮化物半導體發光元件。
(發光層之成長)
將晶圓之溫度下降至698℃。然後，於第2n型緩衝層13之上表面，使井層14W與障壁層14A交替地結晶成長而形成發光層14。
使用氮氣作為載氣而使井層14W(8層)結晶成長。經結晶成長之井層14W、最初之井層14WI及最後之井層14WF為非摻雜InxGa1-xN(x=0.10)層。藉此，井層14W藉由光致發光而發出之光之波長為403nm。將井層14W之厚度及最初之井層14WI之厚度分別設為3.38nm，將最後之井層14WF之厚度設為5.0nm。
與井層14W交替地使障壁層14A(7層)結晶成長。經結晶成長之障壁層14A為非摻雜AlyGa1-yN(y=0.05)層，其厚度為4.0nm。
(p側中間層之成長)
於最後之井層14WF之上表面，使包括非摻雜AlyGa1-yN(y=0.05)之p側中間層145(厚度3.0nm)結晶成長。
(p型氮化物半導體層之成長、蝕刻、電極之形成)
按照實施例1中記載之方法，形成p型氮化物半導體層16、17、18，進行蝕刻，形成n側電極21、透明電極23、p側電極25及透明保護膜27，將晶圓分割為440×530μm尺寸之晶片。如此獲得本實施例之氮化物半導體發光元件。
若使如此獲得之氮化物半導體發光元件於室溫下以50mA之電流動作，則顯示峰值波長為405nm之藍紫色發光。光輸出為70mW，施加電壓為3.15V。除了未設置多層構造體以外按照與本實施例相同之方法製造氮化物半導體發光元件，結果其光輸出為63mW。因此，可知藉由設置多層構造體而使氮化物半導體發光元件之發光特性得到改善。
<實施例7>
於實施例7中，除了第1n型緩衝層10之組成不同以外按照實施例2中記載之方法製造氮化物半導體發光元件。
首先，按照實施例1中記載之方法，使基底層7與n型接觸層8於MOCVD裝置內結晶成長。然後，按照以下所示之方法，製造氮化物半導體發光元件。
(第1n型緩衝層之成長)
於將晶圓放入至MOCVD裝置之狀態下，將晶圓之溫度設定為796℃。然後，藉由MOCVD法，使厚度35nm之Si摻雜InGaN層(第1n型緩衝層10)結晶成長。經結晶成長之Si摻雜InGaN層與n型接觸層8相接，其n型雜質濃度為9.0×1018cm-3。
按照實施例2中記載之方法，進行多層構造體120、第2n型緩衝層13、發光層14、p側中間層145及p型氮化物半導體層16、17、18之成長、蝕刻以及電極之形成。
若使如此獲得之氮化物半導體發光元件於室溫下以120mA之電流動作，則顯示主波長為450nm之藍色發光。光輸出為171mW，施 加電壓為3.04V。80℃下之光輸出相對於室溫下之光輸出之比例為98%。
<實施例8>
於實施例8中，除了多層構造體之n型雜質濃度不同以外按照實施例1中記載之方法製造氮化物半導體發光元件。若不根據氮化物半導體發光元件之規格，將動作電壓微調整，則存在良率降低之情形。為了結合氮化物半導體發光元件之規格而使動作電壓稍微上升，有效的是將構成多層構造體之一層之n型雜質濃度降低。
(多層構造體之成長)
於將晶圓之溫度保持為801℃之狀態下，使多層構造體120結晶成長。具體而言，自與第1n型緩衝層10相接之側，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度12nm之Si摻雜GaN層之積層構造作為1組而形成4組。將Si摻雜GaN層之n型雜質濃度設為7.4×1018cm-3。將Si摻雜InGaN層之n型雜質濃度設為4×1018cm-3。
若使如此獲得之氮化物半導體發光元件(620×680μm尺寸)於室溫下以120mA之電流動作，則顯示主波長為450nm之藍色發光。光輸出為171mW，施加電壓為3.06V。80℃下之光輸出相對於室溫下之光輸出之比例為98%。藉由調整多層構造體之n型雜質濃度，可不改變光輸出地將動作電壓微調整。
<實施例9>
於實施例9中，除了於最後之井層14WF之上表面使包括非摻雜GaN之p側中間層145(厚度4.0nm)結晶成長以外按照實施例2中記載之方法製造氮化物半導體發光元件。於本實施例中，p型雜質亦自p型氮化物半導體層16向p側中間層145擴散，但未擴散至p側中間層145與最後之井層14WF之交界附近。
若使所獲得之氮化物半導體發光元件於室溫下以120mA之電流 動作，則光輸出及施加電壓與實施例2為相同程度，80℃下之光輸出相對於室溫下之光輸出之比例為98%。
<實施例10>
圖11係本發明之另一實施形態之重視室溫特性之氮化物半導體發光元件之剖視圖。圖12係氮化物半導體發光元件1'之俯視圖。於圖11中，區域IA'表示圖12所示之IA'-IA'線之剖面構造，區域IB'表示圖12所示之IB'-IB'線之剖面構造。與圖1之不同點為尺寸較大之V坑15以更高之密度存在之點。
於實施例10中，製造具有圖13所示之能量帶圖之重視室溫特性之氮化物半導體發光元件製造。與實施例1之不同點如下所述。
(基板(晶圓)之準備至n型接觸層為止)
基板準備、緩衝層至n型接觸層為止之構成與實施例1相同。
(第1n型緩衝層之成長)
除了將厚度變厚為60nm以外與實施例1相同。
(多層構造體之成長至第2n型緩衝層之成長)
關於多層構造體，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度30nm之Si摻雜GaN層之積層構造作為1組而形成5組。關於除了多層構造體以外之點，與實施例1相同。於本構造中省略了第2n型緩衝層13。
(發光層之成長)
於多層構造體之上表面，使井層14W與障壁層14A交替地結晶成長而形成發光層14時，作為井層14W將非摻雜InxGa1-xN(x=0.20)層以3.0nm之厚度形成全部13層之井層。與井層交替地堆積之障壁層14A作為非摻雜AlyGa1-yN(y=0.001)層，以厚為厚度12nm形成全部12層。又，成長溫度亦相對於井層之成長溫度高140℃而成長。來自發光層之光致發光波長為440nm。
(p側中間層之成長)
除了使p側中間層145之厚度變厚為10.0nm以外與實施例1相同。
(p側氮化物半導體層之成長)
除了使堆積於p側中間層145之上表面之p型Al0.18Ga0.82N層(p型氮化物半導體層16，p型雜質濃度：2×1019cm-3)之厚度變更為32nm，使p型GaN層(p型氮化物半導體層17)之厚度變更為50nm，使p型雜質濃度變更為5×1019cm-3以外與實施例1相同。
(蝕刻、電極之形成)
與實施例1無不同。
如此獲得之氮化物半導體發光元件於室溫120mA之動作條件下，顯示主波長為450nm之藍色發光，光輸出為178mW，施加電壓為3.09V。又，80℃與室溫之光輸出比即溫度特性降低為94%，但室溫特性為高於實施例4之特性。製作無多層構造體之比較構造，結果光輸出小為155mW，多層構造體120之效果明確。
再者，於上述構造中，藉由對構成發光層之障壁層之下半部分6層進行7×1017/cm3之矽摻雜，可將施加電壓降低至3.07V。光輸出為178.5mV，無有意的差。
<實施例11>
於實施例11中，製造具有圖14所示之能量帶圖之重視室溫特性之氮化物半導體發光元件。與實施例4之不同點如下所述。
(自基板(晶圓)之準備至n型接觸層為止)
晶圓之上表面中之凸部3a之直徑為1.6μm左右，鄰接之凸部3a之頂點之間隔(上述三角形之1邊)為2.4μm，凸部3a之高度為0.8μm左右。除此以外之點與實施例4相同。緩衝層至n型接觸層為止之構成亦與實施例4相同。
(第1n型緩衝層之成長)
除了將厚度變厚為60nm以外與實施例4相同。
(自多層構造體之成長至第2n型緩衝層之成長)
關於多層構造體，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度30nm之Si摻雜GaN層之積層構造作為1組而形成4組。關於除了多層構造體以外之點及第2n型緩衝層，與實施例4相同。
(發光層之成長)
於第2n型緩衝層之上表面，使井層14W與障壁層14A交替地結晶成長而形成發光層14時，作為井層14W將非摻雜InxGa1-xN(x=0.20)層以3.0nm之厚度形成全部8層之井層。與井層交替地堆積之障壁層14A作為非摻雜AlyGa1-yN(y=0.001)層，以厚度厚為12nm而形成全部7層。又，成長溫度亦相對於井層之成長溫度高140℃而成長。來自發光層之光致發光波長為440nm。
(p側中間層之成長)
除了使p側中間層145之厚度變厚為10.0nm以外與實施例4相同。
(p側氮化物半導體層之成長)
除了將堆積於p側中間層145之上表面之p型Al0.18Ga0.82N層(p型氮化物半導體層16，p型雜質濃度：2×1019cm-3)之厚度變更為32nm，將p型GaN層(p型氮化物半導體層17)之厚度變更為50nm，將p型雜質濃度變更為5×1019cm-3以外與實施例4相同。
(蝕刻、電極之形成)
與實施例4無不同。
如此獲得之氮化物半導體發光元件於室溫120mA之動作條件下，顯示主波長為450nm之藍色發光，光輸出為180mW，施加電壓為3.07V。又，80℃與室溫之光輸出比即溫度特性降低為94%，但室溫特性為高於實施例4之特性。製作無多層構造體之比較構造，結果光輸出小為150mW，多層構造體120之效果明確。
<實施例12>
於實施例12中，製造具有圖15所示之能量帶圖之重視室溫特性之氮化物半導體發光元件。與實施例11之不同點如下所述。
(自基板(晶圓)之準備至第1n型緩衝層之成長為止)
與實施例11相同。
(自多層構造體之成長至第2n型緩衝層之成長)
關於多層構造體，將厚度12nm之Si摻雜InGaN(In組成比為0.04)層與厚度12nm之Si摻雜GaN層之積層構造作為1組而形成7組。關於除了多層構造體以外之點及第2n型緩衝層，與實施例11相同。於本實施例中，使積層次數相對於實施例11增加之目的係為了將發光層堆積前之V坑尺寸保持為相同。其原因在於，於積層數為4次之情形時，V坑直徑小為120nm左右，光輸出降低。
(自發光層之成長至p側氮化物半導體層之成長)
與實施例11相同。
(蝕刻、電極之形成)
與實施例11無不同。
如此獲得之氮化物半導體發光元件於室溫120mA之動作條件下，顯示主波長為450nm之藍色發光，光輸出為180mW，施加電壓為3.07V。又，80℃與室溫之光輸出比即溫度特性降低為94%，但室溫特性為高於實施例4之特性。製作無多層構造體之比較構造，結果光輸出小為150mW，多層構造體120之效果明確。
應認為此次揭示之實施形態及實施例之所有點均為例示而並非限制性者。本發明之範圍並非藉由上述說明表示而是藉由申請專利範圍表示，旨在包含與申請專利範圍均等之意思及範圍內之所有變更。
1‧‧‧氮化物半導體發光元件
3‧‧‧基板
3a‧‧‧凸部
3b‧‧‧凹部
5‧‧‧緩衝層
7‧‧‧基底層
8‧‧‧n型接觸層(n型氮化物半導體層)
10‧‧‧第1n型緩衝層
13‧‧‧第2n型緩衝層
14‧‧‧發光層
16、17、18‧‧‧p型氮化物半導體層
21‧‧‧n側電極
23‧‧‧透明電極
25‧‧‧p側電極
27‧‧‧透明保護膜
30‧‧‧檯面部
120‧‧‧多層構造體
121‧‧‧第1半導體
122‧‧‧第2半導體
IA‧‧‧區域
IB‧‧‧區域
t1‧‧‧第1半導體層121之厚度
t2‧‧‧第2半導體層122之厚度

Claims (8)

  1. 一種氮化物半導體發光元件，其包括n型氮化物半導體層、發光層、及p型氮化物半導體層，且具備多層構造體，該多層構造體設置於上述n型氮化物半導體層與上述發光層之間，且具有1組以上之第1半導體層與第2半導體層的積層構造，上述多層構造體中之第1半導體層及第2半導體層各者之n型雜質濃度為3×1018cm-3以上且未達1.1×1019cm-3，上述第2半導體層之帶隙能大於上述第1半導體層之帶隙能，上述第1半導體層及上述第2半導體層各者之厚度大於10nm且為30nm以下。
  2. 一種氮化物半導體發光元件，其特徵在於：包括n型氮化物半導體層、發光層、及p型氮化物半導體層，且具備多層構造體，該多層構造體設置於上述n型氮化物半導體層與上述發光層之間，且具有1組以上之第1半導體層與第2半導體層的積層構造，上述多層構造體中之第1半導體層及第2半導體層各者之n型雜質濃度為3×1018cm-3以上且未達1.1×1019cm-3，上述第2半導體層之帶隙能大於上述第1半導體層之帶隙能，上述第1半導體層之厚度大於10nm且為30nm以下，第2半導體層之厚度大於10nm且為40nm以下，於上述發光層，當觀察剖面時形成有複數個V字型之凹部(V坑)。
  3. 如請求項2之氮化物半導體發光元件，其中上述V字型之凹部(V 坑)之V字之最下部位於上述多層構造體。
  4. 如請求項2之氮化物半導體發光元件，其中當俯視上述發光層最上部部分時，上述V字型之凹部(V坑)係作為多數個孔而分散存在，上述V字型之凹部(V坑)之平面密度為1×108/cm2以上。
  5. 如請求項1或2之氮化物半導體發光元件，其中於上述第1半導體層與上述第2半導體層，n型雜質濃度相互相同。
  6. 如請求項1或2之氮化物半導體發光元件，其中於上述多層構造體與上述發光層之間，設置有n型緩衝層，設置於上述多層構造體與上述發光層之間之上述n型緩衝層含有n型雜質，包含Alx3Iny3Ga1-x3-y3N(0≦x3<1，0≦y3<1)，且與上述發光層相接。
  7. 如請求項1或2之氮化物半導體發光元件，其中於上述n型氮化物半導體層與上述多層構造體之間，設置有n型緩衝層，設置於上述n型氮化物半導體層與上述多層構造體之間之上述n型緩衝層含有n型雜質，包含Als4Int4Ga1-s4-t4N(0≦s4<1，0≦t4<1)，且與上述多層構造體相接。
  8. 如請求項7之氮化物半導體發光元件，其中設置於上述n型氮化物半導體層與上述多層構造體之間之上述n型緩衝層之n型雜質濃度係與上述第1半導體層之n型雜質濃度及上述第2半導體層之n型雜質濃度中之至少一者相同。
TW104130334A 2014-09-22 2015-09-14 Nitride semiconductor light-emitting device TWI603500B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014192670 2014-09-22

Publications (2)

Publication Number Publication Date
TW201618329A TW201618329A (zh) 2016-05-16
TWI603500B true TWI603500B (zh) 2017-10-21

Family

ID=55580914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130334A TWI603500B (zh) 2014-09-22 2015-09-14 Nitride semiconductor light-emitting device

Country Status (5)

Country Link
US (2) US10084111B2 (zh)
JP (1) JP6306200B2 (zh)
CN (1) CN107924966B (zh)
TW (1) TWI603500B (zh)
WO (1) WO2016047386A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3050872B1 (fr) * 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
DE102016111929A1 (de) * 2016-06-29 2018-01-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Leuchtdiode
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6905498B2 (ja) * 2017-09-15 2021-07-21 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
DE102017124596A1 (de) 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP7374516B2 (ja) * 2018-11-06 2023-11-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 超低漏洩電流を伴うマイクロｌｅｄ
CN109768141A (zh) * 2018-12-24 2019-05-17 华灿光电（浙江）有限公司 一种发光二极管倒装芯片、其外延片及制备方法
JP7281976B2 (ja) * 2019-06-21 2023-05-26 ローム株式会社 半導体発光装置
US20210350895A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Drug administration devices that communicate with surgical hubs
US20210350897A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Aggregating and analyzing drug administration data
US20210345953A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Monitoring and communicating information using drug administration devices
US20210345952A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Controlling operation of drug administration devices using surgical hubs
US20210350896A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Patient monitoring using drug administration devices
CN113451459B (zh) * 2020-11-02 2022-05-13 重庆康佳光电技术研究院有限公司 发光二极管、外延结构及其制作方法
DE112021006426T5 (de) * 2021-02-17 2023-10-05 Ams-Osram International Gmbh V-pit-verstärktes bauelement mit verbesserter ladungsträgerverteilung
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037779A1 (en) * 2011-08-12 2013-02-14 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3658112B2 (ja) 1995-11-06 2005-06-08 日亜化学工業株式会社 窒化物半導体レーザダイオード
CN1160801C (zh) 1995-11-06 2004-08-04 日亚化学工业株式会社 氮化物半导体器件
US6121634A (en) 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP3904709B2 (ja) 1997-02-21 2007-04-11 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP3275810B2 (ja) 1997-11-18 2002-04-22 日亜化学工業株式会社 窒化物半導体発光素子
WO1999005728A1 (en) 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3612985B2 (ja) 1998-02-02 2005-01-26 豊田合成株式会社 窒化ガリウム系化合物半導体素子及びその製造方法
EP2273572B1 (en) 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP2005268581A (ja) 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
CN100418237C (zh) * 2004-09-23 2008-09-10 璨圆光电股份有限公司 氮化镓多重量子阱发光二极管的n型接触层结构
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
US8791359B2 (en) * 2006-01-28 2014-07-29 Banpil Photonics, Inc. High efficiency photovoltaic cells
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2010087217A (ja) 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5758293B2 (ja) 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
CN102185056B (zh) * 2011-05-05 2012-10-03 中国科学院半导体研究所 提高电子注入效率的氮化镓基发光二极管
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5228122B1 (ja) * 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
JP5908979B2 (ja) * 2012-06-13 2016-04-26 シャープ株式会社 窒化物半導体発光素子及びその製造方法
JP5880383B2 (ja) * 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
US9450150B2 (en) * 2012-10-22 2016-09-20 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
CN103824908B (zh) * 2014-03-12 2016-09-14 合肥彩虹蓝光科技有限公司 一种提高GaN基LED静电耐受能力的外延生长方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037779A1 (en) * 2011-08-12 2013-02-14 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
WO2016047386A1 (ja) 2016-03-31
JP6306200B2 (ja) 2018-04-04
CN107924966A (zh) 2018-04-17
US20190006555A1 (en) 2019-01-03
US20170294554A1 (en) 2017-10-12
US10084111B2 (en) 2018-09-25
JPWO2016047386A1 (ja) 2017-07-06
TW201618329A (zh) 2016-05-16
US10790409B2 (en) 2020-09-29
CN107924966B (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
TWI603500B (zh) Nitride semiconductor light-emitting device
TWI479683B (zh) 氮化物半導體發光元件及其製造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
TWI529962B (zh) 氮化物半導體發光元件及其製造方法
TWI447953B (zh) 半導體發光裝置及其製造方法
US20090121214A1 (en) Iii-nitride semiconductor light-emitting device and manufacturing method thereof
JP6482573B2 (ja) 窒化物半導体発光素子
US9318645B2 (en) Nitride semiconductor light-emitting element
CN106415860B (zh) 氮化物半导体发光元件
US8138494B2 (en) GaN series light-emitting diode structure
JP6181661B2 (ja) 窒化物半導体発光素子
TWI567877B (zh) Manufacturing method of nitride semiconductor device
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP6482388B2 (ja) 窒化物半導体発光素子
JP2014003121A (ja) 窒化物半導体発光素子
TWI807552B (zh) 氮化物半導體發光元件及其製造方法
JP2010232290A (ja) 窒化物半導体発光ダイオードおよびその製造方法
JP2014082396A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees