CN107924966B - 氮化物半导体发光元件 - Google Patents

氮化物半导体发光元件 Download PDF

Info

Publication number
CN107924966B
CN107924966B CN201580046876.2A CN201580046876A CN107924966B CN 107924966 B CN107924966 B CN 107924966B CN 201580046876 A CN201580046876 A CN 201580046876A CN 107924966 B CN107924966 B CN 107924966B
Authority
CN
China
Prior art keywords
layer
light
type
semiconductor layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580046876.2A
Other languages
English (en)
Other versions
CN107924966A (zh
Inventor
谷善彦
花本哲也
渡边昌规
栗栖彰宏
井口胜次
柏原博之
井上知也
浅井俊晶
渡边浩崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Fukuyama Laser Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107924966A publication Critical patent/CN107924966A/zh
Application granted granted Critical
Publication of CN107924966B publication Critical patent/CN107924966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

氮化物半导体发光元件(1)至少具备n型氮化物半导体层(8)、发光层(14)、p型氮化物半导体层(16)。n型氮化物半导体层(8)和发光层(14)之间，设置有具有1组以上的第一半导体层(121)和第二半导体层(122)的层叠结构的多层结构体。第二半导体层(122)的带隙能量比第一半导体层(121)的带隙能量大。第一半导体层(121)和第二半导体层(122)的各自的厚度大于10nm而在30nm以下。或者，在重视室温下的发光效率的用途中，第一半导体层(121)的厚度大于10nm而在30nm以下，第二半导体层(122)的厚度大于10nm而在40nm以下，发光层上形成有在其剖视时为V字形的凹部。

Description

氮化物半导体发光元件
技术领域
本发明涉及氮化物半导体发光元件。
背景技术
含氮的III-V族化合物半导体(III族氮化物半导体)，具有与拥有红外区域至紫外区域的波长的光的能量相当的带隙能量。因此，III族氮化物半导体，作为发出具有红外区域至紫外区域的波长的光的发光元件的材料，或者，作为接收具有红外区域至紫外区域的波长的光的受光元件的材料，是有用的。
此外，III族氮化物半导体中，构成III族氮化物半导体的原子之间的结合力强，绝缘破坏电压高，饱和电子速度大。由于这些特性，III族氮化物半导体作为耐高温且高输出的高频晶体管等的电子设备的材料也是有用的。进一步的，III族氮化物半导体几乎不会危害环境，因此作为易于处理的材料也备受瞩目。
在使用这样的III族氮化物半导体的氮化物半导体发光元件中，作为发光层而采用量子阱结构是普遍的。电压被施加到氮化物半导体发光元件时，构成发光层的阱层中电子和空穴被再结合而产生光。发光层可以由单量子阱(Single Quantum Well(SQW))结构构成，也可以由阱层和势垒层交替层叠的多量子阱(Multiple Quantum Well(MQW))结构构成。
发光层中，使用InGaN层作为阱层、使用GaN层作为势垒层是普遍的。由此，例如，可以制作发光峰值波长大约为450nm的蓝色LED(Light Emitting Device)，也可以将此蓝色LED与荧光体组合制作白色LED。作为势垒层而使用AlGaN层的情况下，可以认为由于势垒层和阱层的带隙能量差增大，发光效率增大，但存在与GaN相比AlGaN难以得到优质结晶这样的问题。
作为被包含于氮化物半导体发光元件的n型氮化物半导体层，使用GaN层或InGaN层是普遍的。
例如，特开平11-214746号公报(专利文献1)中被记载的氮化物半导体发光元件中，基板和发光层之间，从基板一侧依次设置有n型杂质为1×1017cm-3以下的第一氮化物半导体层、n型杂质为3×1018cm-3以上的第二氮化物半导体层、n型杂质为1×1017cm-3以下的第三氮化物半导体层，n电极被形成于第二氮化物半导体层。专利文献1中，记述了第一层及第三层由于n型杂质浓度低因而作为结晶性好的基底层，可以在结晶性好的第一层上结晶性良好地生长n型杂质浓度高的第二层。
此外，特开平11-330554号公报(专利文献2)中，记载了在n型氮化物半导体层和p型氮化物半导体层之间具有发光层的氮化物半导体发光元件。此氮化物半导体发光元件中，作为n型氮化物半导体层，含具有In的第一氮化物半导体层和具有与该第一氮化物半导体层不同的组成的第二氮化物半导体层被层叠的n型多层膜层被设置，第一氮化物半导体层或第二氮化物半导体层中至少一个的厚度在100埃以下。专利文献2中记载了特别是通过将n型多层膜层作为超晶格结构使发光层的结晶性变好，因此氮化物半导体发光元件的效率提高。
此外，特开平10-126006号公报(专利文献3)中被记载的氮化物半导体设备中，具有比发光层的带隙能量大的带隙能量的第一氮化物半导体层与发光层的至少一面接触，第一氮化物半导体层上，具有比第一氮化物半导体层的带隙能量小的带隙能量的第二氮化物半导体层和具有比第二氮化物半导体层的带隙能量大的带隙能量的第三氮化物半导体层被设置。专利文献3中记载了可提供发光效率高的氮化物半导体设备。
另一方面，揭示了为了提升光输出或降低漏电流，在n型氮化物半导体层的上部形成V坑，使活性层也继承V坑，用p型氮化物半导体层填埋的结构，因此用于形成理想的V坑的n型氮化物半导体层结构或形成方法变得重要。
专利第3904709号公报(专利文献4)中，揭示了[n型In0.1Ga0.9N/In0.02Ga0.98N多量子阱邻接层(掺杂Si、5×1017cm-3、阱宽2nm、阻挡宽4nm、20层)]上，形成有[In0.2Ga0.8N/In0.05Ga0.95N多量子阱活性层(未掺杂、阱宽2nm、阻挡宽4nm、10层)]，更进一步的，其上形成有[p型GaN邻接层(掺杂Mg、5×1017cm-3、0.1μm)]的结构。多量子阱邻接层上形成有凹坑，也被其上的多量子阱活性层继承，凹坑由p型GaN邻接层填埋。多量子阱邻接层因为这个结构，在现在是一般被称为超晶格结构的结构。
此外，专利第3612985号公报(专利文献5)中，揭示了被称为[应变缓和层]的0.5μm厚的掺杂硅GaN层(电子浓度1×1018/cm3)被配置于活性层的下层，通过在相对低温下形成，形成多个V坑，活性层自身上也可以使V坑形成。专利文献5中记载了，由此，活性层的光致发光特性大幅度改善。
此外，专利第5415756号公报(专利文献6)及专利第5603366号公报(专利文献7)中，揭示了在能动区域(活性层)的下方配置被称为凹坑开口层的超晶格层、通过穿透位错使凹坑产生、在凹坑中使量子阱层和空穴注入层延伸、以p型接触层填埋凹坑的结构。专利文献6、7中记载了，由此，发光效率或功率效率提高。
现有技术文献
专利文献
专利文献1：特开平11-214746号公报
专利文献2：特开平11-330554号公报
专利文献3：特开平10-126006号公报
专利文献4：专利第3904709号公报
专利文献5：专利第3612985号公报
专利文献6：专利第5415756号公报
专利文献7：专利第5603366号公报
发明内容
发明要解决的课题
氮化物半导体发光元件中，通常是，厚度为10nm
Figure BDA0001235809830000041
以下(例如1～6nm左右)的层被周期性层叠而被构成的(应变)超晶格结构((应变)超晶格结构由氮化物半导体构成)被设置在发光层的下侧。因此，可以有效缓和被施加于发光层的应变，因此，被认为是能够得到良好的发光特性。
然而，为了发光特性的进一步改善，不仅是应变的缓和，发光层中的穿透位错密度的降低也很重要。特别是，为了提高发光元件的温度特性，穿透位错密度的降低是必须的。此处，所谓发光元件的温度特性，是指高温(例如80℃)下的发光效率相对于室温下的发光效率的比例。一般来讲，发光元件的工作温度越上升，发光元件的温度特性越下降。从实际情况来看，在发光元件中需要具有高的温度特性。
此番，根据本发明的发明人的研究，已明确：将上述的(应变)超晶格结构设置在发光层的下侧这个结构中，使穿透位错密度降低的效果是有限的。
另一方面，已判明：在如被用于移动液晶显示装置的背光的LED一样重视室温下的发光效率的用途中，形成有良好的结晶性的活性层的同时，在活性层中形成V坑一事很重要。尽管V坑的作用还未被完全理解，但通过从V坑向构成发光层的量子阱直接注入空穴使发光效率提高的模式，及被填埋于V坑的层针对量子阱层内的载流子作为阻挡层工作，通过防止载流子消失而使发光效率提高的模式被主张。即使是在发光层处有V坑的LED中，作为其基底结构，超晶格结构也被普遍使用。
本发明是鉴于上述问题而完成的，其目的是氮化物半导体发光元件的发光特性的进一步改善。
用于解决问题的手段
本发明的发明人发现：为了在发光层中使穿透位错密度降低，将n型氮化物半导体层的多层结构设置在发光层的下侧更加有效。此处，所谓n型氮化物半导体层的多层结构，是指带隙能量互相不同、且厚度较大的层(例如厚度大于10nm但在30nm以下的层)被周期性层叠而被构成的结构。即，本发明的发明人发现：通过使构成n型氮化物半导体层的多层结构的各层的厚度大于10nm但在30nm以下，则在带隙能量互相不同的层的界面处，穿透位错被扭曲；其结果是，在发光层中，穿透位错密度降低。
此外，本发明的发明人发现：在重视室温下的发光效率的用途中的LED中，不是其基底结构，而是通过所述多层结构，可以形成结晶生长面的平坦性高的基底结构，通过将此多层结构和具有V字形状的凹部(V坑)的发光层组合，可以进一步提高发光效率。
本发明的氮化物半导体发光元件，至少包括n型氮化物半导体层和发光层和p型氮化物半导体层。n型氮化物半导体层和发光层之间，具有至少一组以上的第一半导体层和第二半导体层的层叠结构的多层结构体被设置。第二半导体层的带隙能量比第一半导体层的带隙能量更大。第一半导体层及第二半导体层的各自的厚度为大于10nm但在30nm以下。
本发明的氮化物半导体发光元件，在重视室温下的发光效率的用途的LED中，至少包括n型氮化物半导体层和发光层和p型氮化物半导体层。n型氮化物半导体层和发光层之间，具有至少一组以上的第一半导体层和第二半导体层的层叠结构的多层结构体被设置。第二半导体层的带隙能量比第一半导体层的带隙能量大。第一半导体层的厚度为大于10nm但在30nm以下。第二半导体层的厚度为大于10nm但在40nm以下。发光层上形成有若干在剖视时为V字形状的凹部(V坑)。
优选地，第一半导体层由Alx1Iny1Ga1-x1-y1N(0≤x1<1、0<y1≤1)构成，第二半导体层由Alx2Iny2Ga1-x2-y2N(0≤x2<1、0≤y2<1)构成。
优选地，第一半导体层和第二半导体层的各自的n型杂质浓度在3×1018cm-3以上且不到1.1×1019cm-3。更优选地，第一半导体层和第二半导体层中n型杂质浓度彼此相同。
优选地，第一半导体层和第二半导体层中厚度彼此相同。优选地，多层结构体具有三组以上且七组以下的第一半导体层和第二半导体层的层叠结构。更优选地，发光层与多层结构体接触。此情况下，变为第二半导体层中离发光层最近的第二半导体层与发光层相接。
优选地，多层结构体和发光层之间设置有n型缓冲层(后述的第二n型缓冲层)。优选地，n型缓冲层包含n型杂质，由Alx3Iny3Ga1-x3-y3N(0≤x3<1、0≤y3<1)构成，与发光层相接。
n型缓冲层的带隙能量在第二半导体层的带隙能量之上也可以，在第一半导体层的带隙能量之下也可以，比第二半导体层的带隙能量小且比第一半导体层的带隙能量大也可以。
优选地，n型缓冲层的厚度为30nm以下。
优选地，n型氮化物半导体层和多层结构体之间设置有n型缓冲层(后述的第一n型缓冲层)。优选地，被设置于n型氮化物半导体层和多层结构体之间的n型缓冲层包含n型杂质，由Als4Int4Ga1-s4-t4N(0≤s4<1、0≤t4<1)构成，与多层结构体相接。
优选地，被设置于n型氮化物半导体层和多层结构体之间的n型缓冲层的带隙能量与第二半导体层的带隙能量相同。优选地，被设置于n型氮化物半导体层和多层结构体之间的n型缓冲层的n型杂质浓度与第一半导体层的n型杂质浓度及第二半导体层的n型杂质浓度之中的至少一个相同。优选地，被设置于n型氮化物半导体层和多层结构体之间的n型缓冲层的厚度为50nm以下。
发光层优选为非掺杂层，更优选地是由单量子阱结构、或阱层与由AlfIngGa1-f-gN(0≤f≤0.01、0≤g≤0.01)构成的势垒层被交替层叠的多量子阱结构构成。
优选地，发光层中，在其剖视中为V字型的凹部(V坑)被形成，该V字的最下部位于多层结构中。
优选地，V字型的凹部(V坑)，在俯视发光层最上部部分时作为多个孔分散着，V字型的凹部(V坑)的平面密度为1×108/cm2以上。
发明的效果
本发明中，可以进一步改善氮化物半导体发光元件的发光特性。
附图的简单说明
[图1]图1(a)是本发明的一实施方式相关的氮化物半导体发光元件的剖面图，图1(b)是本发明的一实施方式相关的氮化物半导体发光元件的主要部分放大图。
[图2]是本发明的一实施方式相关的氮化物半导体发光元件的俯视图。
[图3]图3(a)是表示在本发明的一实施方式相关的氮化物半导体发光元件中，使第一半导体层及第二半导体层中的Si浓度变化时的PL(Photo Luminescence)激发强度比的图表；图3(b)是表示在本发明的一实施方式相关的氮化物半导体发光元件中，使第一半导体层及第二半导体层中的Si浓度变化时的发光强度的温度特性的图表。
[图4]是表示在本发明的一实施方式相关的氮化物半导体发光元件的发光层即将形成之前通过AFM(Atomic Force Microscopy)进行观察后的结果的图像。
[图5]是示意地表示实施例一的氮化物半导体发光元件的能带结构的能带图。
[图6]是示意地表示实施例二的氮化物半导体发光元件的能带结构的能带图。
[图7]是示意地表示实施例三的氮化物半导体发光元件的能带结构的能带图。
[图8]是示意地表示实施例四的氮化物半导体发光元件的能带结构的能带图。
[图9]是示意地表示实施例五的氮化物半导体发光元件的能带结构的能带图。
[图10]是表示本发明的其他的实施方式相关的、重视室温特性的氮化物半导体发光元件的发光层即将形成之前，通过AFM(Atomic Force Microscopy)进行观察后的结果的图像。
[图11]是本发明的其他的实施方式相关的、重视室温特性的氮化物半导体发光元件的剖面图。
[图12]是本发明的其他的实施方式相关的氮化物半导体发光元件的俯视图。
[图13]是示意地表示实施例十的氮化物半导体发光元件的能带结构的能带图。
[图14]是示意地表示实施例十一的氮化物半导体发光元件的能带结构的能带图。
[图15]是示意地表示实施例十二的氮化物半导体发光元件的能带结构的能带图。
具体实施方式
以下，关于本发明的氮化物半导体发光元件，使用附图进行说明。此外，在本发明的附图中，同样的参照符号表示同一部分或相当的部分。此外，为了附图的清楚化和简略化，长度、宽度、厚度、深度等的尺寸关系已被适当变更，并非表示实际的尺寸关系。
以下所述中，为表示位置关系，有时将图1(a)的下侧中记述的部分表述为[下]，将图1(a)的上侧中记述的部分表述为[上]。这是方便起见的表述，和相对于重力方向而确定的[上]和[下]不同。
[阱层14W]表示被势垒层夹着的层(例如参照图5)。没有被势垒层夹着的阱层表示为[最初的阱层14WI]或[最后的阱层14WF](例如参照图5)，以被势垒层夹着的阱层和没有被势垒层夹着的阱层来改变标记。[最初的阱层14WI]位于n型氮化物半导体层一侧，[最后的阱层14WF]位于p型氮化物半导体层一侧。
以下所述中，使用[杂质浓度]、及伴随n型杂质的掺杂而产生的电子的浓度或伴随p型杂质的掺杂而产生的空穴的浓度的[载流子浓度]。关于[杂质浓度]和[载流子浓度]的关系将在后面阐述。
所谓[载流子气体]，是指III族原料气体、V族原料气体以及杂质原料气体以外的气体。构成载流子气体的原子不被参入膜中等。
[n型氮化物半导体层]，也可以包含实际应用上不会妨碍到电子流动的程度的厚度的低载流子浓度的n型层或非掺杂层。[p型氮化物半导体层]，也可以包含实际应用上不会妨碍到空穴流动的程度的厚度的低载流子浓度的p型层或者未掺杂层。[实际应用上不会妨碍到]，指的是氮化物半导体发光元件的工作电压为实际应用的电平。
＜氮化物半导体发光元件的结构＞
图1(a)是本发明的一实施方式相关的氮化物半导体发光元件的剖面图，图1(b)是图1(a)所示的氮化物半导体发光元件1的主要部分放大图。图2是氮化物半导体发光元件1的俯视图。图1(a)中，区域IA表示图2所示的IA-IA线处的剖面结构；区域IB表示图2所示的IB-IB线处的剖面结构。
图1所示的氮化物半导体发光元件1具有基板3、缓冲层5、基底层7、n型接触层(n型氮化物半导体层)8、第一n型缓冲层(被设置于n型氮化物半导体层和多层结构体之间的n型缓冲层)10、多层结构体120、第二n型缓冲层(被设置于多层结构体和发光层之间的n型缓冲层)13、发光层14、及p型氮化物半导体层16、17、18。第二n型缓冲层13不被设置的情况也有。
n型接触层8的一部分和第一n型缓冲层10和多层结构体120和第二n型缓冲层13和发光层14和p型氮化物半导体层16、17、18被蚀刻而构成台面部30。p型氮化物半导体层18的上表面上，通过透明电极23设置有p侧电极25。台面部30的外侧(图1(a)中的右侧)上，n侧电极21被设置于n型接触层8的暴露面上。透明保护膜27覆盖透明电极23和通过蚀刻而暴露的各层的侧面，n侧电极21和p侧电极25从透明保护膜27中暴露。
基板3、缓冲层5、基底层7及n型接触层8优选根据公知技术被构成。这些结构在本发明中没有被特别限定。因此，以下所述中，这些结构的详细说明将省略。关于这些结构的材质、组成、形成方法、形成条件、厚度、以及杂质浓度等，可以和公知的技术进行各种组合。
关于图2所示氮化物半导体发光元件1的平面结构，可以采用公知的各种平面结构。与图2不同，也可以采用将氮化物半导体发光元件上下颠倒并与基板连接这样的可实现倒装式连接的结构。这样，氮化物半导体发光元件1的平面结构在本发明中也没有被特别限定。因此，以下所述中，关于氮化物半导体发光元件1的平面结构的详细说明将省略。
＜第一n型缓冲层＞
第一n型缓冲层10被设置于n型接触层8和多层结构体120之间。使n型接触层8高温且高速生长。另一方面，使发光层14相比n型接触层8低温且低速生长。因此，氮化物半导体发光元件1的制造过程中，需要将氮化物半导体层的成长温度从高温切换到低温，且需要使其生长速度从高速切换到低速。第一n型缓冲层10担当作为此时的缓冲层的角色。
因为使第一n型缓冲层10相比n型接触层8低温且低速生长，其生长面(上表面)相比n型接触层8的生长面被平滑化。但是，可以认为在第一n型缓冲层10中，几乎没有减少位错等的结晶缺陷的效果。
此外，第一n型缓冲层10，使其相比n型接触层8低温地生长。因此，第一n型缓冲层10中，观察到位错的一部分开始构成所谓的V坑。优选地，第一n型缓冲层10与多层结构体120相接。由此，V坑结构(V坑结构降低穿透位错的影响)的控制性提高。
第一n型缓冲层10的厚度优选为50nm以下。由此，可以抑制第一n型缓冲层10的生长面(上表面)的起伏。第一n型缓冲层10的厚度更优选为5nm以上，进一步优选为10nm以上。由此，可以将第一n型缓冲层10的生长面平滑化。
第一n型缓冲层10的n型杂质浓度优选为3×1018cm-3以上但不到1.1×1019cm-3。第一n型缓冲层10的n型杂质浓度变得过高时，会招致被形成于第一n型缓冲层10上的发光层14中的发光效率的下降。考虑到这一点，第一n型缓冲层10的n型杂质浓度优选与构成多层结构体120的第一半导体层121及第二半导体层122之中的至少一个的n型杂质浓度相同。此外，因为第一n型缓冲层10的厚度比多层结构体120的厚度小，可以认为由被包含于第一n型缓冲层10的n型杂质造成的影响不如由被包含于多层结构体120的n型杂质造成的影响显著。
[第一n型缓冲层10的n型杂质浓度与构成多层结构体120的第一半导体层121的n型杂质浓度相同]中，包括第一n型缓冲层10的n型杂质浓度为第一半导体层121的n型杂质浓度的0.85倍以上1.15倍以下的情况。[第一n型缓冲层10的n型杂质浓度与构成多层结构体120的第二半导体层122的n型掺杂物浓度相同]中，包括第一n型缓冲层10的n型杂质浓度为第二半导体层122的n型杂质浓度的0.85倍以上1.15倍以下的情况。
优选地，第一n型缓冲层10中，与n型接触层8相比，n型杂质浓度有意地较低。由此，第一n型缓冲层10的生长面的平滑化变得容易进行的同时，可以抑制新的位错的发生。
第一n型缓冲层10优选是n型杂质被掺杂于Als4Int4Ga1-s4-t4N(0≤s4≤1(更优选的是0≤s4<1)，0≤t4≤1(更优选的是0≤t4<1))层的层。更优选地，第一n型缓冲层10是n型杂质被掺杂于Inu4Ga1-u4N(0≤u4≤1，优选地，0≤u4≤0.5，更优选地，0≤u4≤0.15)层的层。
由于第一n型缓冲层10被设置于n型接触层8和多层结构体120之间，优选尽量将n型接触层8和构成多层结构体120的第二半导体层122之间的晶格失配的程度变小。若是此晶格失配的程度变大，新的结晶缺陷产生的可能性就变高。因此，第一n型半导体层10的带隙能量优选与n型接触层8的带隙能量或构成多层结构体120的第二半导体层122的带隙能量相同。例如，第一n型缓冲层10优选是n型GaN层(厚度为25nm)。
[第一n型缓冲层10的带隙能量与n型接触层8的带隙能量相同]中，包括第一n型缓冲层10的带隙能量是n型接触层8的带隙能量的0.9倍以上1.1倍以下的情况。[第一n型缓冲层10的带隙能量与构成多层结构体120的第二半导体层122的带隙能量相同]中，包括第一n型缓冲层10的带隙能量是第二半导体层122的带隙能量的0.9倍以上1.1倍以下的情况。
＜多层结构体＞
本发明的发明人专心研究的结果，已了解：通过在第一n型缓冲层10和发光层14之间设置多层结构体120，可以高度维持被形成于多层结构体120上的层(例如发光层14)的结晶质量。由此，认为可以高度维持高温驱动时或大电流驱动时的发光效率。以下，对多层结构体120的结构进行说明。
多层结构体120具有一组以上的第一半导体层121和第二半导体层122的层叠结构。[第一半导体层121和第二半导体层122的层叠结构]中，不仅是构成此层叠结构的第一半导体层121及第二半导体层122的各层数为1的情况，也包含构成此层叠结构的第一半导体层121及第二半导体层122的各层数为2以上的情况。构成此层叠结构的第一半导体层121及第二半导体层122的各层数为2以上的情况中，第一半导体层121和第二半导体层122被交替层叠而构成该层叠结构。具体而言，多层结构体120中，从第一n型缓冲层10一侧开始依次地，第一半导体层121和相比第一半导体层121带隙能量大的第二半导体层122被交替层叠。
第一半导体层121的厚度t1及第二半导体层122的厚度t2，分别大于10nm但在30nm以下。或者，在重视室温下发光效率的用途中，第一半导体层121的厚度t1大于10nm而在30nm以下，第二半导体层122的厚度t2大于10nm而在40nm以下。由此，第一半导体层121和第二半导体层122的界面处，相比多层结构体120更下侧处发生的穿透位错被扭曲。因此，发光层14处的穿透位错密度降低，因此可以高度维持发光层14的结晶质量。从而，氮化物半导体发光元件1的发光特性被进一步改善。例如，可以高度维持高温驱动时或者大电流驱动时的发光效率。优选地，第一半导体层121的厚度t1和第二半导体层122的厚度t2分别在15nm以上30nm以下，或者在强调室温下发光效率的用途中，第一半导体层121的厚度t1在15nm以上30nm以下，第二半导体层122的厚度t2在15nm以上40nm以下。若第一半导体层121的厚度t1和第二半导体层122的厚度t2变得比30nm大，则多层结构体120的生长面(上表面)的平坦性降低。通过观察多层结构体120的剖面TEM(Transmission Electron Microscope：透射电子显微镜)图像，可以求得第一半导体层121的厚度t1及第二半导体层122的厚度t2。
第一半导体层121及第二半导体层122优选分别包含n型杂质。由此，发光层14处的穿透位错密度进一步降低。作为其理由考虑如下所示。因为第一半导体层121含有n型杂质，构成第一半导体层121的III族氮化物半导体的结晶的晶格常数变化。同样的，因为第二半导体层122含有n型杂质，构成第二半导体层122的III族氮化物半导体的结晶的晶格常数变化。由于这些变化，第一半导体层121和第二半导体层122的界面处，相比多层结构体120更下侧处发生的穿透位错变得容易扭曲。其结果是，发光层14处的穿透位错密度进一步降低。第一半导体层121及第二半导体层122的各自的n型杂质浓度优选为3×1018cm-3以上不到1.1×1019cm-3，更优选为6×1018cm-3以上且不到1×1019cm-3。
第一半导体层121和第二半导体层122中，虽然n型杂质浓度也可以不同，但优选彼此相同。由此，在第一半导体层121和第二半导体层122中组成或厚度的控制变得容易。所谓[第一半导体层121和第二半导体层122中n型杂质浓度彼此相同]，是指第一半导体层121的n型杂质浓度是第二半导体层122的n型杂质浓度的0.85倍以上1.15倍以下。
本发明的发明人改变第一半导体层121(厚度为12nm)和第二半导体层122(厚度为12nm)的各自中的n型杂质(Si)浓度，并调查了光致发光(PL)激发强度比与电致发光(EL)发光强度及其温度依赖性。其结果如图3(a)和图3(b)所示。图3(a)所示的图表表示了俯视氮化物半导体发光元件1时该氮化物半导体发光元件1的中心处的PL激发强度比的Si浓度依赖性。所谓[PL激发强度比]，被如下所示地定义。将激发光强度为第一强度时的光致发光强度作为Ia，将激发光强度为第二强度(第二强度是第一强度的10倍)时的光致发光强度作为Ib的时候，PL激发强度比R(％)由R＝(Ia/Ib×10)×100来算出。一般来说，发光层14的结晶质量越高，PL激发强度比R表示为越接近100％的数字。
图3(b)中表示通过使电流流到氮化物半导体发光元件1而使其发光时的数据。图3(b)中，L31表征80℃下的发光强度(波长为450nm下的发光强度)的比例)相对于发光强度的温度特性(25℃下的发光强度(波长为450nm下的发光强度)的Si浓度依赖性，L32表征氮化物半导体发光元件的输出的Si浓度依赖性。图3(a)及图3(b)中，所谓[ref.]，是指多层结构体120没有被设置。
如图3(a)及图3(b)所示，在第一半导体层121及第二半导体层122的各自中的n型杂质浓度为3.1×1018cm-3以上的话，可以提高PL激发强度比，使发光强度的温度特性被改善，输出变大。第一半导体层121及第二半导体层122的各自中的n型杂质浓度为5.6×1018cm-3以上的话，可以进一步提高PL激发强度比，使发光强度的温度特性被进一步改善，输出变得更大。
第一半导体层121的厚度t1和第二半导体层122的厚度t2优选相同。所谓[第一半导体层121的厚度和第二半导体层122的厚度相同]，是指第一半导体层121的厚度t1是第二半导体层122的厚度t2的0.9倍以上1.1倍以上。由此，即使多层结构体120的厚度变大，也可以防止因多层结构体120的厚度大而引起的不良影响波及到被生长于多层结构体120上的层(例如发光层14)。例如，可以防止因多层结构体120的厚度大而引起的发光层14的结晶质量下降。
构成第一半导体层121及第二半导体层122的氮化物半导体层的具体的组成没有被特别限定。第一半导体层121，优选是Alx1Iny1Ga1-x1-y1N(0≤x1<1，0<y1≤1)层，更优选是Gaz1In1-z1N(0<z1<1)层。此外，第二半导体层122，优选是Alx2Iny2Ga1-x2-y2N(0≤x2<1，0≤y2<1)层，更优选是GaN层。多层结构体120中，优选地，Alx1Iny1Ga1-x1-y1N(0≤x1<1，0<y1≤1)层和Alx2Iny2Ga1-x2-y2N(0≤x2<1，0≤y2<1)被交替层叠；更优选地，Gaz1In1-z1N(0<z1<1)层和GaN层被交替层叠。
第一半导体层121的带隙能量，理论上可在0.77eV以上且不到6.28eV的范围内任意设定。但是，在实际使用上，优选在2.952eV以上3.425eV以下，更优选在3.100eV以上3.379eV以下。
第二半导体层122的带隙能量，理论上可在比0.77eV大且不到6.28eV的范围内任意设定。但是，在实际使用上，优选在3.024eV以上3.616eV以下，更优选在3.289eV以上3.496eV以下。
由于第一半导体层121包含In，可得到如下所示的两个效果。第一效果是可以防止向发光层14的位错的到达。第一半导体层121含大量的原子半径大的In，因此在第一半导体层121处大的应力消耗。其结果是，一部分的位错在第一半导体层121被扭曲，因此，变得没有到达发光层14。
第二效果是可以提高多层结构体120的生长面的平坦性。作为其理由，考虑是因为In在第一半导体层121的生长中，作为多层结构体120的生长面的表面活性剂(所谓表面活性剂，是改变多层结构体120的生长面的物理性质或化学性质的物质的总称)发挥功能。若是可以提高多层结构体120的生长面的平坦性，且可以减小朝向发光层14延伸的位错的个数，则可以更进一步提高发光层14的结晶质量，因此氮化物半导体发光元件1的发光特性被更进一步改善。
第一半导体层121包含In时，第一半导体层121中的In组成比优选地比发光层14中的In组成比低，更优选为0.05以下，进一步优选为0.04左右。
多层结构体120优选具有两组以上的第一半导体层121和第二半导体层122的层叠结构。由此，可以更进一步高度维持高温驱动时或大电流驱动时的发光效率。更优选地，多层结构体120有三组以上七组以下的第一半导体层121和第二半导体层122的层叠结构。由此，可以提高氮化物半导体发光元件1的发光效率及其生产性。
作为多层结构体120的一个示例，可举出在第一n型缓冲层10的上表面上，有五组厚度t1为12nm的n型InGaN层(第一半导体层)和厚度t2为12nm的n型GaN层(第二半导体层)的层叠结构的结构。在此例中，第一半导体层121的厚度t1及第二半导体层122的厚度t2在五组中全部相同。然而，若是第一半导体层121的厚度t1及第二半导体层122的厚度t2在10nm～30nm的范围内，或者，在重视室温下发光效率的用途中，第一半导体层121的厚度t1在10nm～30nm的范围内，第二半导体层122的厚度t2在10nm～40nm的范围内，则在每一组中也可以不同。
以上所述中，作为多层结构体120，主要记述了第一半导体层121和第二半导体层122的层叠结构被设置一组以上而被构成的结构体。但是，也可以将增加了与第一半导体层121和第二半导体层122不同的层的三层作为一组来构成多层结构体120。例如，在厚度为12nm的n型InGaN层(第一半导体层)和厚度为12nm的n型GaN层(第二半导体层)之外，将In浓度介于上述n型InGaN层的In浓度和上述n型GaN层的In浓度之间的n型InGaN层作为第三半导体层来设置，通过设置一组以上的由这三层构成的层叠结构，可以构成多层结构体120。此外，构成多层结构体120的单位结构中，也可以仅将特定的单位结构作为由三层构成的层叠结构。此外，第三半导体层的厚度也可以比第一半导体层及第二半导体层的厚度薄。此外，关于第三半导体层的组成及杂质浓度，可以说是与第一半导体层及第二半导体层的各自的组成和杂质浓度相同。
多层结构体120上设有发光层14。发光层14优选被设为与多层结构体120相接，该种情况下，变成多层结构体120中的离发光层14最近的第二半导体层122与发光层14相接。由此，可以简化氮化物半导体层的生长工序，因此氮化物半导体层的生长工序变得容易控制，因而，氮化物半导体发光元件1的生产产率提高。
＜第二n型缓冲层＞
如果第二n型缓冲层13被设置于多层结构体120和发光层14之间，可以得到如下所示的效果。然而，第二n型缓冲层13的厚度和第一半导体层121的厚度或第二半导体层122的厚度是相同程度(优选为30nm以下)，因此认为设置第二n型缓冲层13造成的影响不是那么大。
(情形1)第二n型缓冲层13的带隙能量在第二半导体层122的带隙能量之上的情况
此种情形中，由于发光层14正下方的带隙能量变大，可以防止空穴的流出。因此，对于容易产生空穴流出的发光元件(例如，像近紫外发光元件或紫外发光元件那样的发光波长短的发光元件)来说，变得有利。然而，由于势垒的高度变高，驱动电压Vf有些许变高的倾向。
(情形2)第二n型缓冲层13的带隙能量在第一半导体层121的带隙能量之下的情况
此种情形中，发光层14正下方的带隙能量变小，因此电子向发光层14的注入效率变高，由此，可以使驱动电压Vf下降。此外，通过提高第二n型缓冲层13中的In含有率，可以将第二n型缓冲层13的带隙能量变小，因此可以更进一步使第二n型缓冲层13的结晶面平滑；由此，可以些许提高发光层14的发光效率。但是，在第二n型缓冲层13中，由于存在应力的增加使新的缺陷产生的情况，因此第二n型缓冲层13的制造裕度有变小的倾向。
(情形3)第二n型缓冲层13的带隙能量比第二半导体层122的带隙能量小、比第一半导体层121的带隙能量大的情况
情形3中的结构是情形1中的结构和情形2中的结构的中间结构，容易确保氮化物半导体发光元件1的特性和第二n型缓冲层13的制造裕度的平衡。
当最优化多层结构体120的结构时，参照用AFM观察即将形成发光层14之前的状态的晶片表面的图像(参照图4)。第二n型缓冲层13被设置的情况下，参照第二n型缓冲层13的生长面的AFM像。第二n型缓冲层13没有被设置的情况下，参照多层结构体120的生长面的AFM像。图4中可看到的黑色六角形状的图案即所谓的V坑。可以认为从相比第一n型缓冲层10更靠基板3一侧的层向第一n型缓冲层10延伸的位错经过第一n型缓冲层10、多层结构体120、及第二n型缓冲层13，作为六角锥形的孔明显存在。虽然V坑的密度越低越是优选的，优选地在3×108cm-2以下，更优选地在0.8×108cm-2以下。
使氮化物半导体发光元件1的发光特性或其产率提高这一点上，V坑的大小是重要的。V坑的大小的最佳值是根据发光层14的形成条件或p型氮化物半导体层16、17、18的形成条件而不同，因此难以一概而定。V坑的大小，一般与第一n型缓冲层10的厚度、多层结构体120的厚度、或者第二n型缓冲层13的厚度成比例变大。如果发光层14的形成条件及p型氮化物半导体层16、17、18的形成条件相同，通过调整构成多层结构体120的氮化物半导体层的层数(例如第一半导体层121的层数或第二半导体层122的层数)，可以调整V坑的大小。V坑的大小，主要是根据多层结构体120的生长条件也会变化。本发明中，将发光层14即将形成之前的状态中的V坑的大小控制在70nm～100nm。
这样的第二n型缓冲层13，优选地由Alx3Iny3Ga1-x3-y3N(0≤x3<1，0≤y3<1)构成，更优选地由Alx3Iny3Ga1-x3-y3N(0≤x3≤0.1，0≤y3≤0.2)构成。
第二n型缓冲层13的n型杂质浓度优选为3×1018cm-3以上不到1.1×1019cm-3。若第二n型缓冲层13的n型杂质浓度变得过高，则会导致被形成于第二n型缓冲层13上的发光层14上的发光效率的下降。如果考虑到这一点，第二n型缓冲层13的n型杂质浓度优选与构成多层结构体120的第一半导体层121及第二半导体层122之中的至少一个的n型杂质浓度相同。
[第二n型缓冲层13的n型杂质浓度与构成多层结构体120的第一半导体层121的n型杂质浓度相同]中，包含第二n型缓冲层13的n型杂质浓度是第一半导体层121的n型杂质浓度的0.85倍以上1.15倍以下的情况。[第二n型缓冲层13的n型杂质浓度与构成多层结构体120的第二半导体层122的n型杂质浓度相同]中，包含第二n型缓冲层13的n型杂质浓度是第二半导体层122的n型杂质浓度的0.85倍以上1.15倍以下的情况。
图4所示AFM图像中，是t1＝12nm的In0.04Ga0.96N层和t2＝12nm的GaN层的组合。已了解：虽然这种结构适用于追求良好温度特性的LED，但不能说在重视室温性能的LED中是最合适的。图10所示的AFM图像是针对t1＝12nm的In0.04Ga0.96N层、t2＝30nm的GaN层的4对的结构，由AFM观察发光层14即将形成之前的状态的晶片表面的图像。然而，作为第一n型缓冲层10具有60nm的GaN层，作为第二n型缓冲层13具有12nm的InGaN层，第一n型缓冲层10、多层结构体120、第二n型缓冲层13均被掺杂7×1018/cm3的Si。图10的V坑与图4相比，直径在200nm左右的话则大。密度在1.5×108/cm2左右的话则比图4些许少了，但认为在测试点处的偏差范围内。平面的平坦度，与图4一样，在图中上下方向上蛇形前进的平缓的线大致是等间隔排列，而干净的台阶式生长面被形成。
如后述所言，重视室温特性的LED中，活性层形成前的结晶表面上优选形成有像这样的较大的V坑，其尺寸从100nm到300nm左右是适当的，更优选从150nm到250nm。虽然与之后被形成的活性层的结构也相关，为了提高光输出，V坑的尺寸有最佳值。其原因不能说已被完全阐明。推测是不是因为V坑小时，通过V坑侧壁部向平坦部量子阱层的空穴注入十分难以发生。反之推测是不是V坑大时，因为结晶生长面的平面性同时恶化，阱层的结晶性劣化，发光特性下降。
重视室温特性的LED中，V坑的V字的最下部(指的是发光层生长前，即第二n型缓冲层13生长后的表面中存在的V坑的最下部。完成的外延层的剖视中，对应变形为V字型的发光层的下侧顶点。)优选位于前述多层结构体。此外，重视温特性的LED中，V坑优选在前述发光层最上部部分的俯视中，作为多个的孔分散着，V坑的平面密度(V坑密度)为1×108/cm2以上。此外，重视室温特性的LED中，V坑密度必须低的必要性是没有的，V坑密度也可以更高。即使是比图10的V坑密度高5倍左右的情况，也可以形成效率十分良好的LED。
＜发光层＞
第二n型缓冲层13被设置时，发光层14与第二n型缓冲层13相接，具体而言，最初的阱层14WI与第二n型缓冲层13相接。第二n型缓冲层13没有被设置时，发光层14与多层结构体120相接，具体而言，最初的阱层14WI与多层结构体120的第二半导体层122(最上层)相接。
虽然发光层14也可以由单量子阱结构构成，但优选由阱层14W和势垒层14A(例如参照图5)被交替层叠而被构成的多量子阱层结构构成。此外，发光层14也可以具有与阱层14W及势垒层14A不同的1层以上的半导体层、阱层14W、势垒层14A被依次层叠而成的层叠结构。
发光层14优选是非掺杂层。由此，可以有效防止在发光层14中新的缺陷产生。作为理由虽然无法断言，但考虑是因为可以降低从多层结构体120被赋予给发光层14的应变。所谓[发光层14是非掺杂层]，是指最初的阱层14WI、阱层14W、最后的阱层14WF及被包含于发光层14中的全部的势垒层14A有意不包含n型杂质及p型杂质双方。这些层中，n型杂质浓度被抑制在1×1017cm-3以下，p型杂质浓度被抑制在1×1017cm-3以下。
然而，p型氮化物半导体层16、17、18生长时，有时热扩散后的p型杂质从p型氮化物半导体层16、17、18被掺杂向位于p型氮化物半导体层16一侧的阱层或势垒层14A。
发光层14中，优选1层的阱层14W和1层的势垒层14A的层叠结构的厚度(阱层14W的厚度和势垒层14A的厚度之和)为5nm以上100nm以下。
(阱层)
构成阱层14W的III族氮化物半导体的组成优选被调整为与被氮化物半导体发光元件1要求的发光波长匹配，更优选的是AlcGadIn1-c-dN(0≤c<1，0<d≤1)，也可以是不包含Al的IneGa1-eN(0<e≤1)。但是，例如使波长为375nm以下的紫外光发出的情况中，有必要增大阱层14W的带隙能量，因此阱层14优选包含Al。
位于p型氮化物半导体层16一侧的阱层优选尽可能不包含杂质。换言之，优选为不导入杂质原料，使位于p型氮化物半导体层16一侧的阱层生长。由此，位于p型氮化物半导体层16一侧的阱层中非发光再结合难以产生，因此氮化物半导体发光元件1的发光效率变高。另一方面，位于多层结构体120一侧的阱层优选包含n型杂质。由此，氮化物半导体发光元件1的驱动电压下降。
构成阱层14W的III族氮化物半导体的组成优选彼此相同，阱层14W的厚度优选彼此相同。由此，阱层14W中，量子能级变得彼此相同，因此通过电子和空穴的再结合而产生的光的波长彼此相同。因此，氮化物半导体发光元件1的发光光谱宽度变窄。
另一方面，构成阱层14W的III族氮化物半导体的组成或阱层14W的厚度是有意不同的情况下，氮化物半导体发光元件1的发光光谱宽度变宽。将氮化物半导体发光元件1用于照明用等用途的情况中，优选氮化物半导体发光元件1的发光光谱宽度宽，因此，构成阱层14W的III族氮化物半导体的组成或阱层14W的厚度优选有意不同。例如，优选在1nm以上7nm以下的范围内适当设定阱层14W的厚度。由此，可得到可高度维持氮化物半导体发光元件1的发光效率这样的效果。此外，最初的阱层14WI的厚度优选为1nm以上10nm以下。
多层结构体120中，阱层14W的层数优选为2层以上20层以下，更优选的是3层以上15层以下，进一步优选的是4层以上12层以下。
(势垒层)
势垒层14A的带隙能量比阱层14W的带隙能量大。具体而言，势垒层14A可以由AlfGagIn1-f-gN(0≤f<1，0<g≤1)构成，也可以由不含Al的InhGa1-hN(0<h≤1，e>h)构成。但是，AlfGagIn1-f-gN(0≤f<1，0<g≤1)的晶格常数与构成阱层14W的材料的晶格常数大致相同。因此，优选势垒层14A由AlfGagIn1-f-gN(0≤f<1，0<g≤1)构成。
更优选地，势垒层14A由AlfIngGa1-f-gN(0≤f≤0.01，0≤g≤0.01)构成。由此，可以降低从多层结构体120被赋予给发光层14的应变，因此可以有效防止在发光层14中新的缺陷的产生。因此，发光层14的发光特性改善。
各势垒层14A的厚度虽然没有被特别限定，但优选为1nm以上10nm以下，更优选为3nm以上7nm以下。各势垒层14A的厚度越薄，氮化物半导体发光元件1的驱动电压越是下降，各势垒层14A的厚度不到1nm的话，氮化物半导体发光元件1的发光效率有下降的倾向。
各势垒层14A中的n型杂质浓度没有被特别限定，优选根据需要而被适当设定。各势垒层14A也可以为非掺杂层，也可以包含n型杂质。位于多层结构体120一侧的势垒层14A优选包含n型杂质。另一方面，位于p型氮化物半导体层16一侧的势垒层14A优选相比于位于多层结构体120一侧的势垒层14A包含低浓度的n型杂质，或者有意不包含n型杂质。
重视室温特性的LED中，与重视温度特性的LED相比，势垒层14A的厚度有较厚的倾向，优选为4nm以上15nm以下，更优选为6nm以上13nm以下。重视室温特性的情况下，推测从V坑侧壁向阱层的空穴注入发生。因此，势垒层即使变厚，因为相对于V坑侧壁的层厚比平面部薄，因此被推测为难以成为空穴注入的障碍。认为势垒层厚对阱层的结晶性得到改善是有利的。
＜p侧中间层＞
最后的阱层14WF中，优选设置有夹持p侧中间层(例如图5的层145)的p型氮化物半导体层16。由此，在p型氮化物半导体层16、17、18生长时，可以防止热扩散后的p型杂质从p型氮化物半导体层16、17、18被掺杂给发光层14。因此，p侧中间层的厚度优选为p型杂质不会扩散到最后的阱层14WF的程度的厚度，优选为不到10nm，更优选为不到5nm，也可以与势垒层14A的厚度为相同程度。
p侧中间层的至少一部分也可以被掺杂n型杂质。由此，氮化物半导体发光元件1的发光效率提高。
p侧中间层优选由Als5Ga1-s5N(0≤s5<1)构成，更优选由具有与GaN或势垒层14A相同程度以上的Al组成的AlGaN构成。此外，实际上，p型杂质虽然由p型氮化物半导体层16向p侧中间层扩散，但还没有扩散到p侧中间层和最后的阱层14WF的边界附近。
重视室温特性的LED中，与重视温度特性的LED相比，p侧中间层145有厚的倾向，优选为4nm以上15nm以下，更优选为6nm以上13nm以下。这是关于势垒层14A记述过的相同理由。
＜p型氮化物半导体层＞
p型氮化物半导体层16、17、18在发光层14上被依次设置。p型氮化物半导体层的层数，不限定于3层，可以是2层以下，也可以是4层以上。p型氮化物半导体层16、17、18，优选是p型杂质被掺杂于Als6Gat6Inu6N(0≤s6≤1，0≤t6≤1，0≤u6≤1，s6+t6+u6≠0)层上的层，p型杂质被掺杂于Als6Ga1-s6N(0<s6≤0.4，优选0.1≤s6≤0.3)层上的层。例如，p型氮化物半导体层16是p型AlGaN层，p型氮化物半导体层17是p型GaN层，p型氮化物半导体层18是p型杂质浓度比p型氮化物半导体层17高的p型GaN层。
p型杂质没有被特别限定，优选例如是Mg。p型氮化物半导体层16、17、18的载流子浓度优选为1×1017cm-3以上。此处，因为p型杂质的活性率是0.01左右，p型氮化物半导体层16、17、18的p型杂质浓度(与载流子浓度不同)，优选为1×1019cm-3以上。但是，p型氮化物半导体层16中位于发光层14一侧的部分的p型杂质浓度也可以不到1×1019cm-3。
p型氮化物半导体层16、17、18的合计的厚度没有被特别限定，优选为30nm以上300nm以下。如果p型氮化物半导体层16、17、18的厚度薄，其生长时的加热时间变短，因此可以防止p型杂质向发光层14扩散。
＜n侧电极，透明电极，p侧电极＞
n侧电极21及p侧电极25是给氮化物半导体发光元件1提供驱动电力的电极。图2中，图示n侧电极21及p侧电极25仅由焊垫电极部构成。然而，以电流扩散为目的的细长突出部(分支电极)也可以被连接于图2所示的n侧电极21及p侧电极25。此外，在p侧电极25的下方，优选设置用于防止电流被注入p侧电极25的绝缘层。由此，可以防止发光层14发出的光被p侧电极25遮挡。
n侧电极21，优选具有例如钛层、铝层及金属按照这个顺序被层叠而成的层叠结构。假定n侧电极21处进行引线接合的情况，n侧电极21的厚度优选为1μm以上。
p侧电极25，虽然优选具有例如镍层、铝层、钛层及金层按照这个顺序被层叠而成的层叠结构，也可以和n侧电极21由同一材料构成。假定p侧电极25处进行引线接合的情况，p侧电极25的厚度优选为1μm以上。
透明电极23，优选由例如ITO(Indium Tin Oxide)或IZO(Indium Zinc Oxide)等的透明导电材料构成，优选具有20nm以上200nm以下的厚度。
＜氮化物半导体发光元件的制造＞
氮化物半导体发光元件1的制造方法的一个示例如下所示。以下所述中，所谓[生长温度]，是指使该层结晶生长时的基板3的温度。
(基底层的生长)
通过例如溅射法等在基板3的上表面上形成缓冲层5之后，通过例如MOCVD(MetalOrganic Chemical Vapor Deposition)法等在缓冲层5的上表面上形成基底层7。
具体而言，将形成有缓冲层5的基板3装入MOCVD装置中，优选在800℃以上1250℃以下，更优选在900℃以上1150℃以下，使基底层7生长。由此，可以形成结晶缺陷少且结晶质量佳的基底层7。基底层7优选是非掺杂层，优选被生长使厚度变为约2～5μm。
(n型接触层的生长)
接着，通过例如MOCVD法等在基底层7的上表面上形成n型接触层8。具体而言，在MOCVD装置中，优选在800℃以上1250℃以下，更优选在900℃以上1150℃以下，使n型接触层8生长。由此，可以形成结晶缺陷少且结晶质量佳的n型接触层8。反应气体中，例如硅烷气体(SiH4)被添加，优选硅烷气体的添加量被调整使Si浓度为1×1019/cm3左右。优选n型接触层8被生长使厚度约为1～4μm。
(第一n型缓冲层的生长)
接着，通过例如MOCVD法等在n型接触层8的上表面上形成第一n型缓冲层10。具体而言，使MOCVD装置内的温度暂且降低，将生长速度控制为较慢的速度使第一n型缓冲层10生长。
也可以将形成到n型接触层8的基板3从第一MOCVD装置中暂且取出并暴露在空气中后，装入第二MOCVD装置，生长第一n型缓冲层10和后序各层。由此，可以改变生长厚度大的基底层7及n型接触层8的装置(需要高速下的生长)和生长发光层14的装置(需要低速下的生长和结晶质量的均匀性高的生长)。由此，在生长各个层之后可以选择最合适的成膜装置，因此氮化物半导体发光元件1的制造效率提高。
具体而言，第一n型缓冲层10的生长温度优选为950℃以下，更优选为700℃以上，进一步优选为750℃以上。第一n型缓冲层10的生长温度为700℃以上的话，可以高度维持发光层14中的发光效率。
(多层结构体的生长)
接着，通过例如MOCVD法等在第一n型缓冲层10的上表面上形成多层结构体120。多层结构体120的生长温度优选为第一n型缓冲层10的生长温度以下。
此外，在高度维持多层结构体120的膜质量的观点中，多层结构体120的生长温度，更优选为600℃以上，进一步优选为700℃以上。也可以使第一n型缓冲层10和多层结构体120在同一生长温度下生长。
(第二n型缓冲层的生长)
若除去被提供给MOCVD装置的气体的组成不同，可以在与多层结构体120的形成条件相同的条件下使第二n型缓冲层13生长。
(发光层、p型氮化半导体的生长)
接着，根据现有公知的方法，在多层结构体120的上表面，依次形成发光层14、p型氮化物半导体层16、17、18。
此外，根据MOCVD法的各层的结晶生长中，可以使用如下所示的原料气体。作为Ga的原料气体，可以使用TMG(三甲基镓)或TEG(三乙基镓)。作为Al的原料气体，可以使用TMA(三甲基铝)或TEA(三乙基铝)。作为In的原料气体，可以使用TMI(三甲基铟)或TEI(三乙基铟)。作为N的原料气体，可以使用NH3或DMHy(二甲肼)。作为n型杂质的Si的原料气体，可以使用SiH4、Si2H6或有机Si。作为p型杂质的Mg的原料气体，可以使用Cp2Mg。
(蚀刻，电极的形成)
接着，蚀刻p型氮化物半导体层16、17、18、发光层14、第二n型缓冲层13、多层结构体120、第一n型缓冲层10及n型接触层8，以使n型接触层8的一部分暴露。在通过该蚀刻而暴露的n型接触层8的上表面上形成n侧电极21，在p型氮化物半导体层18的上表面上依次层叠透明电极23和p侧电极25。之后，形成透明保护膜27，以覆盖透明电极23和通过上述蚀刻而暴露的各层的侧面。由此可得到氮化物半导体发光元件1。
此外，也可以除去基板3。除去基板3的时机没有被特别限定。例如，在使用两台以上的MOCVD装置来生长氮化物半导体层的情况下，在将基板3从第一MOCVD装置中取出之后并装入第二MOCVD装置为止的期间，可以除去基板3。
并且，也可以在第一MOCVD装置内生长基底层7和n型接触层8和第一n型缓冲层10，在第二MOCVD装置内生长多层结构体120和后序各层。但是，若在第一MOCVD装置内生长基底层7和n型接触层8，在第二MOCVD装置内生长第一n型缓冲层10和多层结构体120和后序各层，则可以提高第二MOCVD装置的生产量。
＜实施方式的总结＞
图1所示的氮化物半导体发光元件1至少具备n型氮化物半导体层8、发光层14、和p型氮化物半导体层16、17、18。n型氮化物半导体层8和发光层14之间，设置具有一组以上的第一半导体层121和第二半导体层122的层叠结构的多层结构体120。第二半导体层122的带隙能量比第一半导体层121的带隙能量大。第一半导体层121和第二半导体层122各自的厚度为大于10nm而在30nm以下。由此，氮化物半导体发光元件1的发光特性被进一步改善。
图11所示的重视室温特性的氮化物半导体发光元件1，中，相对于图1，尺寸大的V坑15以更高密度存在这一点是大的区别点。第一半导体层121的厚度为大于10nm而在30nm以下，第二半导体层122的厚度为大于10nm而在40nm以下。由此，重视室温特性的氮化物半导体发光元件1’的发光特性被进一步改善。
第一半导体层121优选由Alx1Iny1Ga1-x1-y1N(0≤x1<1，0<y1≤1)构成，第二半导体层122优选由Alx2Iny2Ga1-x2-y2N(0≤x2<1，0≤y2<1)构成。
优选第一半导体层121和第二半导体层122的各自的n型杂质浓度为3×1018cm-3以上不到1.1×1019cm-3。由此，发光层14中的穿透位错密度进一步降低。
第一半导体层121和第二半导体层122中n型杂质浓度优选彼此相同。由此，在第一半导体层121和第二半导体层122中组成或者厚度的控制变得容易。
第一半导体层121和第二半导体层122中厚度优选彼此相同。由此，可以更进一步提高发光层14的结晶质量。
多层结构体120优选具有3组以上7组以下的第一半导体层121和第二半导体层122的层叠结构。由此，可以提高氮化物半导体发光元件1的发光效率及其生产性。
优选多层结构体120中离发光层14最近的第二半导体层122与发光层14相接。由此，氮化物半导体发光元件1的生产产率提高的同时，可以简化氮化物半导体层的生长工序。
多层结构体120与发光层14之间优选设置有第二n型缓冲层13。优选地，第二n型缓冲层13含有n型杂质，由Alx3Iny3Ga1-x3-y3N(0≤x3<1、0≤y3<1)构成，与发光层14相接。由此，根据发光波长或工作电压的规格，可以最优化氮化物半导体发光元件1的结构，因此氮化物半导体发光元件1的生产产率提高。
第二n型缓冲层13的带隙能量优选为第二半导体层122的带隙能量之上。由此，可以防止空穴的流出。
第二n型缓冲层13的带隙能量优选比第二半导体层122的带隙能量小，比第一半导体层121的带隙能量大。由此，可以确保氮化物半导体发光元件1的发光特性和第二n型缓冲层13的制造裕度的平衡。
第二n型缓冲层13的带隙能量优选为第一半导体层121的带隙能量之下。由此，电子向发光层14的注入效率变高。
第二n型缓冲层13的厚度优选为30nm以下。由此，可以防止因设置第二n型缓冲层13而造成的缺陷的产生。
n型氮化物半导体层8和多层结构体120之间优选设置有第一n型缓冲层10。优选地，第一n型缓冲层10含有n型杂质，由Als4Int4Ga1-s4-t4N(0≤s4<1、0≤t4<1)构成，与多层结构体120相接。由此，V坑结构的控制性提高。
第一n型缓冲层10的带隙能量优选和第二半导体层122的带隙能量相同。由此，可以防止新的结晶缺陷的产生。
第一n型缓冲层10的杂质浓度优选与第一半导体层121的n型杂质浓度和第二半导体层122的n型杂质浓度中的至少一个相同。由此，可以提高发光层14中的发光效率。
第一n型缓冲层10的厚度优选为50nm以下。由此，可以抑制第一n型缓冲层10的生长面的起伏，因此可以防止氮化物半导体发光元件1的发光效率的下降。
发光层14优选为非掺杂层。由此，可以防止在发光层14中新的缺陷的产生。
发光层14优选由单量子阱结构，或阱层和由AlfIngGa1-f-gN(0≤f≤0.01、0≤g≤0.01)构成的势垒层被交替层叠的多量子阱结构构成。由此，可以有效防止发光层14中新的缺陷的产生。
实施例
以下，举出实施例更详细地说明本发明，但本发明并不限定于以下所述。
＜实施例一＞
实施例一中，制造了具有图5所示的能带图的氮化物半导体发光元件。
(基板(晶片)的准备)
准备由直径为100mm的蓝宝石基板制成的晶片。晶片的上表面上形成由凸部3a和凹部3b被交替形成而成的凹凸形状。这样的凹凸形状是根据如下所示的方法而被形成的。
首先，将使图1(a)所示的凸部3a的平面配置被规定的掩模设置于晶片的上表面。其次，使用该掩模干蚀刻晶片的上表面。被干蚀刻的部分变成凹部3b，没有被干蚀刻而剩余的部分变成凸部3a。即，凸部3a被排列于晶片的上表面的<11-20>方向上的同时，被排列于相对于晶片的上表面的<11-20>方向形成+60°的倾斜的方向和相对于晶片的上表面的<11-20>方向形成-60°的倾斜的方向上。凸部3a在晶片的上表面上，被配置于成为三角形的顶点的位置，并在三角形的三边的延伸方向上被周期性地配置。
晶片的上表面上的凸部3a的形状为圆形，该圆的直径为1.2μm左右。相邻凸部3a的顶点的间隔(上述三角形的一边)为2μm，凸部3a的高度为0.6μm左右。凸部3a具有如图1(a)所示的侧视下的形状，其前端带有圆润度。凹部3b具有如图1(a)所示的侧视下的形状。
(缓冲层的形成)
凸部3a和凹部3b形成后，RCA清洗晶片表面。将RCA清洗后的晶片放入反应性溅射装置的腔室内，形成由氮化铝构成的缓冲层5(厚度25nm)。被形成后的缓冲层5是由在晶片的上表面的法线方向上伸长的柱状结晶的集合体且晶粒一致的柱状结晶的集合体构成。
(基底层、n型接触层的生长)
将形成有缓冲层5的晶片放入MOCVD装置，结晶生长由非掺杂GaN构成的基底层7。基底层7的厚度为4.5μm。
之后，通过MOCVD法在基底层7的上表面结晶生长掺杂Si的n型GaN层(n型接触层8)。n型接触层8的厚度为4.5μm，n型接触层8的n型杂质浓度为1×1019cm-3。
(第一n型缓冲层的生长)
将晶片的温度下降到801℃之后，通过MOCVD法结晶生长厚度为25nm的掺杂Si的GaN层(第一n型缓冲层10)。结晶生长后的掺杂Si的GaN层与n型接触层8相接，其n型杂质浓度为7.4×1018cm-3。
(多层结构体的生长)
将晶片的温度保持在801℃的状态下，结晶生长多层结构体120。具体而言，从与第一n型缓冲层10相接的一侧开始，将厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为12nm的掺杂Si的GaN层的层叠结构作为1组形成5组。在构成多层结构体120的层的每一层中，n型杂质浓度均为7.4×1018cm-3。本结构中，第二n型缓冲层13被省略。
(发光层的生长)
将晶片的温度降到672℃。之后，在多层结构体120的上表面上，交替结晶生长阱层14W和势垒层14A以形成发光层14。
作为载流子气体使用氮化气体结晶生长阱层14W(8层)。被结晶生长的阱层14W、最初的阱层14WI及最后的阱层14WF为非掺杂InxGa1-xN(x＝0.20)层。由此，阱层14W通过光致发光而发出的光的波长变为448nm。将阱层14W的厚度和最初的阱层14WI的厚度分别设为3.38nm，将最后的阱层14WF的厚度设为5.0nm。
使势垒层14A(7层)与阱层14W交替地结晶生长。被结晶生长后的势垒层14A为非掺杂AlyGa1-yN(y＝0.001)层，其厚度为4.0nm。
(p侧中间层的生长)
在最后的阱层14WF的上表面上，结晶生长由非掺杂AlGaN(Al组成比为0.001)构成的p侧中间层145(厚度3.0nm)。
(p型氮化物半导体层的生长)
将晶体的温度升到1000℃。之后，在p侧中间层145的上表面上，依次结晶生长p型Al0.18Ga0.82N层(p型氮化物半导体层16，厚度：9nm，p型杂质浓度：2×1019cm-3)、p型GaN层(p型氮化物半导体层17，厚度：20nm，p型杂质浓度：3×1019cm-3)及p型接触层(p型氮化物半导体层18，厚度：7nm，p型杂质浓度：1×1020cm-3)。
上述的各层的结晶生长中，作为Ga的原料气体，使用TMG(三甲基镓)，作为Al的原料气体，使用TMA(三甲基铝)，作为In的原料气体，使用TMI(三甲基铟)，作为N的原料气体，使用NH3。此外，作为n型杂质的Si的原料气体使用SiH4，作为p型杂质的Mg的原料气体使用Cp2Mg。
(蚀刻，电极的形成)
将晶片从MOCVD装置取出。之后，蚀刻p型接触层、p型GaN层、p型Al0.18Ga0.82N层、p侧中间层145、发光层14、多层结构体120、第一n型缓冲层10及n型接触层8，以使n型接触层8的一部分暴露。在通过该蚀刻而暴露的n型接触层8的上表面上形成由Au构成的n侧电极21。在p型接触层18的上表面上依次形成由ITO构成的透明电极23和由Au构成的p侧电极25。为了主要覆盖透明电极23和通过上述蚀刻而暴露的各层的侧面，形成SiO2膜(透明保护膜27)。之后，将晶片分割成尺寸为620×680μm的芯片。如此，得到本实施例的氮化物半导体发光元件。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为170mW，施加电压为3.05V。80℃下的光输出相对于室温下的光输出的比例为98％。除了多层结构体没有被设置之外，根据和本实施例相同的方法制造氮化物半导体发光元件时，其光输出为161mW，80℃下的光输出相对于室温下的光输出的比例为94％。因此，可知通过设置多层结构体，氮化物半导体发光元件的发光特性得到改善。
＜实施例二＞
实施例二中，制造了具有图6所示的能带图的氮化物半导体发光元件。根据实施例一中记述的方法，在MOCVD装置内结晶生长基底层7和n型接触层8后，根据如下所示的方法得到氮化物半导体发光元件。
(第一n型缓冲层的生长)
将晶片放入MOCVD装置后的状态下，将晶片的温度下降到801℃。之后，通过MOCVD法结晶生长厚度为25nm的掺杂Si的GaN层(第一n型缓冲层10)。被结晶生长后的掺杂Si的GaN层与n型接触层8相接，其n型杂质浓度为7.4×1018cm-3。
(多层结构体的生长)
将晶片的温度保持在801℃的状态下，结晶生长多层结构体120。具体而言，从与第一n型缓冲层10相接的一侧开始，将厚度为15nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为11nm的掺杂Si的GaN层的层叠结构作为1组形成4组。在构成多层结构体120的层的每一层中，n型杂质浓度均为7.4×1018cm-3。
(第二n型缓冲层的生长)
通过MOCVD法在多层结构体120的上表面，结晶生长厚度为12nm的AlInGaN(Al组成比为0.01、In组成比为0.04)层(第二n型缓冲层13)。被结晶生长后的AlInGaN层中，n型杂质浓度为7.4×1018cm-3。
(发光层的生长)
将晶片的温度降到672℃。之后，在第二n型缓冲层13的上表面上，交替结晶生长阱层14W和势垒层14A以形成发光层14。
作为载流子气体使用氮化气体结晶生长阱层14W(8层)。被结晶生长的阱层14W、最初的阱层14WI及最后的阱层14WF为非掺杂InxGa1-xN(x＝0.20)层。由此，阱层14W通过光致发光而发出的光的波长变为448nm。将阱层14W的厚度和最初的阱层14WI的厚度分别设为3.58nm，将最后的阱层14WF的厚度设为5.0nm。
使势垒层14A(7层)与阱层14W交替地结晶生长。被结晶生长后的势垒层14A为非掺杂GaN层，其厚度为4.0nm。
(p侧中间层的生长)
在最后的阱层14WF的上表面上，结晶生长由非掺杂AlGaN(Al组成比为0.001)构成的p侧中间层145(厚度3.0nm)。
(p型氮化物半导体层的生长，蚀刻，电极的形成)
根据实施例一记述的方法，形成p型氮化物半导体层16、17、18，进行蚀刻，形成n侧电极21和透明电极23和p侧电极25和透明保护膜27，将晶片分割成尺寸为620×680μm的芯片。如此，得到本实施例的氮化物半导体发光元件。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为171mW，施加电压为3.04V。80℃下的光输出相对于室温下的光输出的比例为98％。
＜实施例三＞
实施例三中，制造了具有图7所示的能带图的氮化物半导体发光元件。根据实施例一和实施例二中记述的方法，结晶生长基底层7和n型接触层8和第一n型缓冲层10后，根据如下所示的方法得到氮化物半导体发光元件。
(多层结构体的生长)
将晶片的温度保持在801℃的状态下，结晶生长多层结构体120。具体而言，从与第一n型缓冲层10相接的一侧开始，将厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为12nm的掺杂Si的GaN层的层叠结构作为1组形成5组。在构成多层结构体120的层的任意一层中，n型杂质浓度为7.4×1018cm-3。
(第二n型缓冲层的生长)
通过MOCVD法在多层结构体120的上表面，结晶生长厚度为3nm的AlInGaN(Al组成比为0.02、In组成比为0.005)层(第二n型缓冲层13)。结晶生长后的AlInGaN层中，n型杂质浓度为7.4×1018cm-3。
(发光层的生长)
将晶片的温度降到672℃。之后，在第二n型缓冲层13的上表面上，交替结晶生长阱层14W和势垒层14A以形成发光层14。
作为载流子气体使用氮化气体结晶生长阱层14W(8层)。被结晶生长的阱层14W、最初的阱层14WI及最后的阱层14WF为非掺杂InxGa1-xN(x＝0.20)层。由此，阱层14W通过光致发光而发出的光的波长变为448nm。将阱层14W的厚度和最初的阱层14WI的厚度分别设为3.38nm，将最后的阱层14WF的厚度设为5.0nm。
使势垒层14A(7层)与阱层14W交替地结晶生长。被结晶生长后的势垒层14A为非掺杂AlyGa1-yN(y＝0.001)层，其厚度为4.0nm。
(p侧中间层的生长)
在最后的阱层14WF的上表面上，结晶生长由非掺杂AlyGa1-yN(y＝0.001)构成的p侧中间层145(厚度3.0nm)。
(p型氮化物半导体层的生长，蚀刻，电极的形成)
根据实施例一记述的方法，形成p型氮化物半导体层16、17、18，进行蚀刻，形成n侧电极21和透明电极23和p侧电极25和透明保护膜27，将晶片分割成尺寸为620×680μm的芯片。如此，得到本实施例的氮化物半导体发光元件。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为169mW，施加电压为3.07V。80℃下的光输出相对于室温下的光输出的比例为98.5％。
＜实施例四＞
实施例四中，制造了具有图8所示的能带图的氮化物半导体发光元件。根据实施例一和实施例二中记述的方法，结晶生长基底层7和n型接触层8和第一n型缓冲层10后，根据如下所示的方法得到氮化物半导体发光元件。
(多层结构体的生长)
将晶片的温度保持在801℃的状态下，结晶生长多层结构体120。具体而言，从与第一n型缓冲层10相接的一侧开始，将厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为12nm的掺杂Si的GaN层的层叠结构作为1组形成4组。在构成多层结构体120的层的每一层中，n型杂质浓度均为7.4×1018cm-3。
(第二n型缓冲层的生长)
通过MOCVD法在多层结构体120的上表面结晶生长厚度为12nm的AlInGaN(Al组成比为0.0025、In组成比为0.042)层(第二n型缓冲层13)。结晶生长后的AlInGaN层中，n型杂质浓度为7.4×1018cm-3。
(发光层的生长，p型氮化物半导体层的生长，蚀刻，电极的形成)
根据实施例三记述的方法，结晶生长发光层14和p侧中间层145。之后，根据实施例一记述的方法，形成p型氮化物半导体层16、17、18，进行蚀刻，形成n侧电极21和透明电极23和p侧电极25和透明保护膜27，将晶片分割成尺寸为620×680μm的芯片。如此，得到本实施例的氮化物半导体发光元件。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为170mW，施加电压为3.02V。80℃下的光输出相对于室温下的光输出的比例为97.5％。
＜实施例五＞
实施例五中，制造了具有图9所示的能带图的氮化物半导体发光元件。在第一MOCVD装置内结晶生长基底层7和n型接触层8。之后，将基板3从第一MOCVD装置中暂且取出后，放入第二MOCVD装置，生长第一n型缓冲层10和后序各层。具体而言，根据如下所示的方法得到氮化物半导体发光元件。
(第一n型缓冲层的生长)
将晶片放入第二MOCVD装置后，将晶片的温度升高到801℃。之后，通过MOCVD法结晶生长厚度为25nm的掺杂Si的GaN层(第一n型缓冲层10)。被结晶生长后的掺杂Si的GaN层与n型接触层8相接，其n型杂质浓度为9×1018cm-3。
(多层结构体的生长)
将晶片的温度保持在801℃的状态下，结晶生长多层结构体120。具体而言，从与第一n型缓冲层10相接的一侧开始，将厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为12nm的掺杂Si的GaN层的层叠结构作为1组形成4组。在构成多层结构体120的层的每一层中，n型杂质浓度均为7.4×1018cm-3。
(第二n型缓冲层的生长)
通过MOCVD法在多层结构体120的上表面上，结晶生长厚度为12nm的AlInGaN(Al组成比为0.0025、In组成比为0.042)层(第二n型缓冲层13)。被结晶生长后的AlInGaN层中，n型杂质浓度为7.4×1018cm-3。
(发光层的生长，p侧中间层的生长)
根据实施例一记述的方法，结晶生长发光层14后，根据实施例二记述的方法，结晶生长p侧中间层145。
(p型氮化物半导体层的生长)
将晶体的温度升到1100℃。之后，在p侧中间层145的上表面上，依次结晶生长p型Al0.18Ga0.82N层(p型氮化物半导体层16，厚度：12nm，p型杂质浓度：2×1019cm-3)、p型GaN层(p型氮化物半导体层17，厚度：20nm，p型杂质浓度：3×1019cm-3)及p型接触层(p型氮化物半导体层18，厚度：7nm，p型杂质浓度：1×1020cm-3)。
(蚀刻，电极的形成)
根据实施例一记述的方法，进行蚀刻，形成n侧电极21和透明电极23和p侧电极25和透明保护膜27，将晶片分割成尺寸为620×680μm的芯片。如此，得到本实施例的氮化物半导体发光元件。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为170mW，施加电压为3.05V。80℃下的光输出相对于室温下的光输出的比例为98％。除了多层结构体没有被设置之外，根据和本实施例相同的方法制造氮化物半导体发光元件时，其光输出为161mW，80℃下的光输出相对于室温下的光输出的比例为94％。因此，可知通过设置多层结构体使氮化物半导体发光元件的发光特性得到改善。
＜实施例六＞
实施例六中，虽然具有和图7所示的能带图非常相似的能带图，但制造了发光波长在近紫外区域的氮化物半导体发光元件。本实施例中，根据实施例三中记述的方法，结晶生长基底层7和n型接触层8和第一n型缓冲层10和多层结构体120和第二n型缓冲层13后，根据如下所示的方法制造氮化物半导体发光元件。
(发光层的生长)
将晶片的温度降到698℃。之后，在第二n型缓冲层13的上表面上，交替结晶生长阱层14W和势垒层14A以形成发光层14。
作为载流子气体使用氮化气体结晶生长阱层14W(8层)。被结晶生长的阱层14W、最初的阱层14WI及最后的阱层14WF为非掺杂InxGa1-xN(x＝0.10)层。由此，阱层14W通过光致发光而发出的光的波长变为403nm。将阱层14W的厚度和最初的阱层14WI的厚度分别设为3.38nm，将最后的阱层14WF的厚度设为5.0nm。
使势垒层14A(7层)与阱层14W交替地结晶生长。被结晶生长后的势垒层14A为非掺杂AlyGa1-yN(y＝0.05)层，其厚度为4.0nm。
(p侧中间层的生长)
在最后的阱层14WF的上表面上，结晶生长由非掺杂AlyGa1-yN(y＝0.05)构成的p侧中间层145(厚度3.0nm)。
(p型氮化物半导体层的生长，蚀刻，电极的形成)
根据实施例一记述的方法，形成p型氮化物半导体层16、17、18，进行蚀刻，形成n侧电极21和透明电极23和p侧电极25和透明保护膜27，将晶片分割成尺寸为440×530μm的芯片。如此，得到本实施例的氮化物半导体发光元件。
使如此得到的氮化物半导体发光元件在室温下在50mA的电流下工作后，显示了峰值波长为405nm的蓝紫色发光。光输出为70mW，施加电压为3.15V。除了多层结构体没有被设置之外，根据和本实施例相同的方法制造氮化物半导体发光元件时，其光输出为63mW。因此，可知通过设置多层结构体使氮化物半导体发光元件的发光特性得到改善。
＜实施例七＞
实施例七中，除了第一n型缓冲层10的组成不同之外，根据实施例二记述的方法制造了氮化物半导体发光元件。
首先，根据实施例一中记述的方法，在MOCVD装置内结晶生长基底层7和n型接触层8。之后，根据如下所示的方法制造氮化物半导体发光元件。
(第一n型缓冲层的生长)
将晶片放入MOCVD装置后的状态下，将晶片的温度设定为796℃。之后，通过MOCVD法结晶生长厚度为35nm的掺杂Si的InGaN层(第一n型缓冲层10)。被结晶生长后的掺杂Si的InGaN层与n型接触层8相接，其n型杂质浓度为9.0×1018cm-3。
根据实施例二记述的方法，进行多层结构体120、第二n型缓冲层13、发光层14、p侧中间层145及p型氮化物半导体层16、17、18的生长、蚀刻以及电极的形成。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为171mW，施加电压为3.04V。80℃下的光输出相对于室温下的光输出的比例为98％。
＜实施例八＞
实施例八中，除了多层结构体的n型杂质浓度不同之外，根据实施例一记述的方法制造氮化物半导体发光元件。根据氮化物半导体发光元件的规格，如果不对工作电压微调，有时有产率下降的情况。为了配合氮化物半导体发光元件的规格些许提升工作电压，降低构成多层结构体的一方的层的n型杂质浓度是有效的。
(多层结构体的生长)
将晶片的温度保持在801℃的状态下，结晶生长多层结构体120。具体而言，从与第一n型缓冲层10相接的一侧开始，将厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为12nm的掺杂Si的GaN层的层叠结构作为1组形成4组。将掺杂Si的GaN层的n型杂质浓度设为7.4×1018cm-3。将掺杂Si的InGaN层的n型杂质浓度设为4×1018cm-3。
使如此得到的氮化物半导体发光元件(尺寸为620×680μm)在室温下在120mA的电流下工作后，显示了主波长为450nm的蓝色发光。光输出为171mW，施加电压为3.06V。80℃下的光输出相对于室温下的光输出的比例为98％。通过调整多层结构体的n型杂质浓度，可以不改变光输出而微调工作电压。
＜实施例九＞
实施例九中，除了在最后的阱层14WF的上表面上结晶生长由非掺杂GaN构成的p侧中间层145(厚度为4.0nm)之外，根据实施例二记述的方法制造了氮化物半导体发光元件。本实施例中，虽然p型杂质也由p型氮化物半导体层16向p侧中间层145扩散，但并没有扩散到p侧中间层145和最后的阱层14WF之间的边界附近。
使如此得到的氮化物半导体发光元件在室温下在120mA的电流下工作后，光输出和施加电压与实施例二为相同程度，80℃下的光输出相对于室温下的光输出的比例为98％。
＜实施例十＞
图11是本发明的其他的实施方式相关的重视室温特性的氮化物半导体发光元件的剖面图。图12是氮化物半导体发光元件1’的俯视图。图11中，区域IA’中，表示了图12所示IA’-IA’线处的剖面结构，区域IB’中，表示了图12所示IB’-IB’线处的剖面结构。与图1的区别点是尺寸大的V坑15以更大密度存在这一点。
实施例十中，制造了具有图13所示的能带图的重视室温特性的氮化物半导体发光元件。与实施例一的区别点如下所述。
(从基板(晶片)的准备到n型接触层为止)
基板的准备、从缓冲层到n型接触层为止的结构和实施例一相同。
(第一n型缓冲层的生长)
将厚度增厚为60nm以外和实施例一相同。
(从多层结构体的生长到第二n型缓冲层的生长)
关于多层结构体，厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为30nm的掺杂Si的GaN层的层叠结构作为1组形成5组。关于多层结构体的其他的点，和实施例一相同。本结构中，第二n型缓冲层13被省略。
(发光层的生长)
在多层结构体的上表面上，交替结晶生长阱层14W和势垒层14A以形成发光层14时，作为阱层14W将非掺杂InxGa1-xN(x＝0.20)层以3.0nm的厚度形成全部13层的阱层。与阱层14W交替堆积的势垒层14A作为非掺杂AlyGa1-yN(y＝0.001)层形成了厚度为12nm的全部12层。并且，生长温度相对于阱层的生长温度也是提高140℃生长。来自发光层的光致发光波长为440nm。
(p侧中间层的生长)
p侧中间层145的厚度厚设为10.0nm之外和实施例一相同。
(p侧氮化物半导体层的生长)
将p侧中间层145的上面堆积的p型Al0.18Ga0.82N层(p型氮化物半导体层16，p型杂质浓度：2×1019cm-3)厚度变更为32nm、将p型GaN层(p型氮化物半导体层17)的厚度变更为50nm，将p型杂质浓度变为5×1019cm-3之外和实施例一相同。
(蚀刻，电极的形成)
和实施例一没有不同。
如此得到的氮化物半导体发光元件在室温120mA的工作条件下，显示主波长为450nm的蓝色发光，具有光输出178mW、施加电压3.09V。此外，虽然作为80℃和室温的光输出比的温度特性下降为94％，室温特性的话是超过实施例四的特性。制造了没有多层结构体的比较结构时，光输出变小为155mW，因此多层结构体120的效果已很明显。
此外，在上述结构中，通过在构成发光层的势垒层的下半部分6层上进行7×1017/cm3的硅掺杂，可以将施加电压降低到3.07V。光输出为178.5mV，并无显著差异。
＜实施例十一＞
实施例十一中，制造了具有如图14所示的能带图的重视室温特性的氮化物半导体发光元件。与实施例四的区别点如下所述。
(从基板(晶片)的准备到n型接触层为止)
晶片的上表面上的凸部3a的直径为1.6μm左右，相邻的凸部3a的顶点的间隔(上述三角形的一边)为2.4μm，凸部3a的高度为0.8μm左右。其他点则和实施例四相同。从缓冲层到n型接触层为止的结构也和实施例四相同。
(第一n型缓冲层的生长)
将厚度增厚为60nm以外和实施例四相同。
(从多层结构体的生长到第二n型缓冲层的生长)
关于多层结构体，厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为30nm的掺杂Si的GaN层的层叠结构作为1组形成4组。关于多层结构体的其他点和第二n型缓冲层，和实施例四相同。
(发光层的生长)
在第二n型缓冲层的上表面上，交替结晶生长阱层14W和势垒层14A以形成发光层14时，作为阱层14W将非掺杂InxGa1-xN(x＝0.20)层以3.0nm的厚度形成全部8层的阱层。与阱层14W交替堆积的势垒层14A作为非掺杂AlyGa1-yN(y＝0.001)层形成了厚度为12nm的全部12层。并且，生长温度相对于阱层的生长温度也是提高140℃生长。来自发光层的光致发光波长为440nm。
(p侧中间层的生长)
p侧中间层145的厚度厚设为10.0nm之外和实施例四相同。
(p侧氮化物半导体层的生长)
将p侧中间层145的的上面堆积的p型Al0.18Ga0.82N层(p型氮化物半导体层16，p型杂质浓度：2×1019cm-3)厚度变更为32nm，将p型GaN层(p型氮化物半导体层17)的厚度变更为50nm和将p型杂质浓度变为5×1019cm-3之外和实施例四相同。
(蚀刻，电极的形成)
和实施例四没有不同。
如此得到的氮化物半导体发光元件在室温120mA的工作条件下，显示了主波长为450nm的蓝色发光，具有光输出180mW、施加电压3.07V。此外，虽然作为80℃和室温的光输出比的温度特性下降为94％，室温特性的话是超过实施例四的特性。制造了没有多层结构体的比较结构时，光输出变小为150mW，因此多层结构体的效果已很明显。
＜实施例十二＞
实施例十二中，制造了具有如图15所示的能带图的重视室温特性的氮化物半导体发光元件。与实施例十一的区别点如下所述。
(从基板(晶片)的准备到第一n型缓冲层的生长为止)
与实施例十一相同。
(从多层结构体的生长到第二n型缓冲层的生长)
关于多层结构体，厚度为12nm的掺杂Si的InGaN(In组成比为0.04)层和厚度为12nm的掺杂Si的GaN层的层叠结构作为1组形成7组。关于多层结构体的其他点和第二n型缓冲层，和实施例十一相同。本实施例中，相对于实施例十一增加层叠次数的目的是为了将发光层堆积之前的V坑尺寸保持为相同。层叠数为4次时，V坑直径小至120nm左右，是光输出下降的原因。
(从发光层的生长到p侧氮化物半导体层的生长)
与实施例十一相同。
(蚀刻，电极的形成)
和实施例十一没有不同。
如此得到的氮化物半导体发光元件在室温120mA的工作条件下，显示了主波长为450nm的蓝色发光，光输出为180mW、施加电压为3.07V。此外，虽然作为80℃和室温的光输出比的温度特性下降为94％，室温特性的话是超过实施例四的特性。制造了没有多层结构体的比较结构后，光输出变小为150mW，因此多层结构体的效果已很明显。
应该认为本次揭示的实施的方式及实施例是在所有的点上的举例说明，并非限制性的方式。本发明的范围并非上述的说明，而是通过权利要求被开示，有意包含了在和权利要求等同意思和范围内的所有变更。
符号说明
1、1’氮化物半导体发光元件、3基板、3a凸部、3b凹部、5缓冲层、7基底层、8n型接触层(n型氮化物半导体层)、10第一n型缓冲层、13第二n型缓冲层、14发光层、14A势垒层、14W阱层、14WF最后的阱层、14WI最初的阱层、15V坑、16、17、18p型氮化物半导体层、21n侧电极、23透明电极、25p侧电极、27透明保护膜、30台面部、120多层结构体、121第一半导体层、122第二半导体层、145p侧中间层

Claims (7)

1.一种氮化物半导体发光元件，其包括n型氮化物半导体层、发光层、p型氮化物半导体层，其特征在于，包括被设置于所述n型氮化物半导体层和所述发光层之间的、具有一组以上的第一半导体层和第二半导体层的层叠结构的多层结构体，所述多层结构体中的第一半导体层及第二半导体层的各自的n型杂质浓度为3×1018cm-3以上且不到1.1×1019cm-3，所述第二半导体层的带隙能量比包含铟的所述第一半导体层的带隙能量大，所述第一半导体层和所述第二半导体层的各自的厚度为大于10nm而在30nm以下，
所述多层结构体和所述发光层之间设置有第二n型缓冲层，被设置于所述多层结构体和所述发光层之间的所述第二n型缓冲层含有n型杂质，由单层的Alx3Iny3Ga1-x3-y3N(0≤x3<1、0≤y3<1)构成，与所述发光层相接。
2.一种氮化物半导体发光元件，其包括n型氮化物半导体层、发光层、p型氮化物半导体层，其特征在于，包括被设置于所述n型氮化物半导体层和所述发光层之间的、具有一组以上的第一半导体层和第二半导体层的层叠结构的多层结构体，所述多层结构体中的第一半导体层及第二半导体层的各自的n型杂质浓度为3×1018cm-3以上且不到1.1×1019cm-3，所述第二半导体层的带隙能量比包含铟的所述第一半导体层的带隙能量大，所述第一半导体层的厚度大于10nm而在30nm以下，所述第二半导体层的厚度大于10nm而在40nm以下，所述发光层上形成有若干在剖视上为V字形的凹部(V坑)，
所述多层结构体和所述发光层之间设置有第二n型缓冲层，被设置于所述多层结构体和所述发光层之间的所述第二n型缓冲层含有n型杂质，由单层的Alx3Iny3Ga1-x3-y3N(0≤x3<1、0≤y3<1)构成，与所述发光层相接。
3.根据权利要求2所述的氮化物半导体发光元件，其特征在于，所述V字形的凹部(V坑)的V字的最下部位于所述多层结构体。
4.根据权利要求2所述的氮化物半导体发光元件，其特征在于，所述V字形的凹部(V坑)，在俯视所述发光层的最上部部分时作为多个孔分散着，所述V字形的凹部(V坑)的平面密度为1×108/cm2以上。
5.根据权利要求1或2所述的氮化物半导体发光元件，其特征在于，所述第一半导体层和所述第二半导体层中，n型杂质浓度彼此相同。
6.根据权利要求1或2所述的氮化物半导体发光元件，其特征在于，所述n型氮化物半导体层和所述多层结构体之间设置有第一n型缓冲层，被设置于所述n型氮化物半导体层和所述多层结构体之间的所述第一n型缓冲层含有n型杂质，由Als4Int4Ga1-s4-t4N(0≤s4<1、0≤t4<1)构成，与所述多层结构体相接。
7.根据权利要求6所述的氮化物半导体发光元件，其特征在于，被设置于所述n型氮化物半导体层和所述多层结构体之间的所述第一n型缓冲层的n型杂质浓度和所述第一半导体层的n型杂质浓度及所述第二半导体层的n型杂质浓度中的至少一个相同。
CN201580046876.2A 2014-09-22 2015-08-31 氮化物半导体发光元件 Active CN107924966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-192670 2014-09-22
JP2014192670 2014-09-22
PCT/JP2015/074698 WO2016047386A1 (ja) 2014-09-22 2015-08-31 窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
CN107924966A CN107924966A (zh) 2018-04-17
CN107924966B true CN107924966B (zh) 2020-12-22

Family

ID=55580914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580046876.2A Active CN107924966B (zh) 2014-09-22 2015-08-31 氮化物半导体发光元件

Country Status (5)

Country Link
US (2) US10084111B2 (zh)
JP (1) JP6306200B2 (zh)
CN (1) CN107924966B (zh)
TW (1) TWI603500B (zh)
WO (1) WO2016047386A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3050872B1 (fr) * 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
DE102016111929A1 (de) * 2016-06-29 2018-01-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Leuchtdiode
JP6674394B2 (ja) 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP6405430B1 (ja) 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6905498B2 (ja) * 2017-09-15 2021-07-21 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
DE102017124596A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR20240107341A (ko) * 2018-11-06 2024-07-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 초저 누설 전류를 갖는 마이크로-led
CN109768141A (zh) * 2018-12-24 2019-05-17 华灿光电（浙江）有限公司 一种发光二极管倒装芯片、其外延片及制备方法
JP7281976B2 (ja) * 2019-06-21 2023-05-26 ローム株式会社 半導体発光装置
US12062423B2 (en) 2020-05-06 2024-08-13 Janssen Pharmaceuticals, Inc. Drug administration devices that communicate with surgical hubs
US20210345952A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Controlling operation of drug administration devices using surgical hubs
US20210350897A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Aggregating and analyzing drug administration data
US12051495B2 (en) 2020-05-06 2024-07-30 Janssen Pharmaceuticals, Inc. Patient monitoring using drug administration devices
US20210345953A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Monitoring and communicating information using drug administration devices
CN113451459B (zh) * 2020-11-02 2022-05-13 重庆康佳光电技术研究院有限公司 发光二极管、外延结构及其制作方法
WO2022174892A1 (en) * 2021-02-17 2022-08-25 Ams-Osram International Gmbh V-pit-enhanced component having improved charge carrier distribution
JP7432844B2 (ja) * 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
CN103730551A (zh) * 2012-10-11 2014-04-16 丰田合成株式会社 半导体发光元件、发光装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3658112B2 (ja) 1995-11-06 2005-06-08 日亜化学工業株式会社 窒化物半導体レーザダイオード
EP0772249B1 (en) 1995-11-06 2006-05-03 Nichia Corporation Nitride semiconductor device
US6121634A (en) 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP3904709B2 (ja) 1997-02-21 2007-04-11 株式会社東芝 窒化物系半導体発光素子およびその製造方法
WO1999005728A1 (en) 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3275810B2 (ja) 1997-11-18 2002-04-22 日亜化学工業株式会社 窒化物半導体発光素子
JP3612985B2 (ja) 1998-02-02 2005-01-26 豊田合成株式会社 窒化ガリウム系化合物半導体素子及びその製造方法
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP2005268581A (ja) 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
CN100418237C (zh) * 2004-09-23 2008-09-10 璨圆光电股份有限公司 氮化镓多重量子阱发光二极管的n型接触层结构
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
US8791359B2 (en) * 2006-01-28 2014-07-29 Banpil Photonics, Inc. High efficiency photovoltaic cells
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2010087217A (ja) 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2010150809A1 (ja) 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
CN102185056B (zh) * 2011-05-05 2012-10-03 中国科学院半导体研究所 提高电子注入效率的氮化镓基发光二极管
JP6005346B2 (ja) 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5228122B1 (ja) * 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
CN104541381B (zh) * 2012-10-22 2017-12-01 夏普株式会社 氮化物半导体发光元件
CN103824908B (zh) * 2014-03-12 2016-09-14 合肥彩虹蓝光科技有限公司 一种提高GaN基LED静电耐受能力的外延生长方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
CN103730551A (zh) * 2012-10-11 2014-04-16 丰田合成株式会社 半导体发光元件、发光装置

Also Published As

Publication number Publication date
WO2016047386A1 (ja) 2016-03-31
TWI603500B (zh) 2017-10-21
TW201618329A (zh) 2016-05-16
US10790409B2 (en) 2020-09-29
JPWO2016047386A1 (ja) 2017-07-06
US10084111B2 (en) 2018-09-25
US20190006555A1 (en) 2019-01-03
US20170294554A1 (en) 2017-10-12
JP6306200B2 (ja) 2018-04-04
CN107924966A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN107924966B (zh) 氮化物半导体发光元件
US9324908B2 (en) Nitride semiconductor light-emitting element
CN102169931B (zh) 半导体发光器件及其制造方法
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US9911898B2 (en) Ultraviolet light-emitting device
JP5523459B2 (ja) 変調ドーピング層を有する発光ダイオード
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
CN106415860B (zh) 氮化物半导体发光元件
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US9318645B2 (en) Nitride semiconductor light-emitting element
US9224913B2 (en) Near UV light emitting device
CN104347771A (zh) 第iii族氮化物半导体发光器件
JP2023511822A (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
JP5234814B2 (ja) 窒化物半導体発光素子の製造方法
JP2007201099A (ja) 窒化物半導体発光素子を作製する方法
TWI567877B (zh) Manufacturing method of nitride semiconductor device
JP5533093B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008227103A (ja) ＧａＮ系半導体発光素子
US11984533B2 (en) Light emitting device using a gallium nitride (GaN) based material
CN116404079A (zh) 发光二极管外延片及其制备方法、发光二极管
JP2010251811A (ja) 半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220322

Address after: Asahi 1, Damen Machi, Fukuyama, Hiroshima, Japan

Patentee after: Sharp Fukuyama laser Co.,Ltd.

Address before: Japan's Osaka City. Sakai Sakai district town 1 times

Patentee before: Sharp Corp.

TR01 Transfer of patent right