CN117410406B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117410406B
CN117410406B CN202311714271.9A CN202311714271A CN117410406B CN 117410406 B CN117410406 B CN 117410406B CN 202311714271 A CN202311714271 A CN 202311714271A CN 117410406 B CN117410406 B CN 117410406B
Authority
CN
China
Prior art keywords
layer
type
quantum well
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311714271.9A
Other languages
English (en)
Other versions
CN117410406A (zh
Inventor
郑文杰
曹斌斌
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311714271.9A priority Critical patent/CN117410406B/zh
Publication of CN117410406A publication Critical patent/CN117410406A/zh
Application granted granted Critical
Publication of CN117410406B publication Critical patent/CN117410406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。其中,发光二极管外延片依次包括衬底、N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;多量子阱层包括依次层叠的第一多量子阱层、末阱层和末垒层,第一多量子阱层为量子阱层和量子垒层交替层叠形成的周期性结构;末垒层包括依次层叠的YGaN层和GaN层;YGaN层中Y组分占比≤0.2;电子阻挡层为P型AlScN层,其Al组分占比≥0.85;P型半导体层包括依次层叠于所述电子阻挡层上的第一P型GaN层、P型BGaN层和第二P型GaN层。实施本发明,可提升发光二极管在各电流密度下的发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
发光二极管是照明领域的巨大革新,其应用在人们生活的各个方面。但目前LED等仍然存在着随着输入电流的增大,器件的内量子效率(internal quantum efficiency,IQE)衰减(Efficiency Droop)的问题。一般认为,导致Efficiency Droop的主要原因是漏电子。具体的由于传统的GaN量子垒层与AlGaN型电子阻挡层之间存在了晶格失配,会引起极化形成正电荷,从而降低了AlGaN电子阻挡层的势垒,使得电子泄露。针对上述问题,一种方法是提高电子阻挡层的势垒,但这会降低空穴注入多量子阱层的效率,降低发光效率。另一种常见的方法是在多量子阱层的最后一个势垒层中引入P型掺杂的InGaN层,以减少漏电子。但P型掺杂元素Mg会扩散进入多量子阱层中的其他量子阱层,使得晶格质量降低,在电流密度比较低时,发光效率不高。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管在不同发光电流下的发光效率。
为了解决上述问题,本发明公开了一种发光二极管外延片,其包括衬底,依次层叠于所述衬底上的N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;
其中,所述多量子阱层包括依次层叠于所述N型半导体层上的第一多量子阱层、末阱层和末垒层,所述第一多量子阱层为量子阱层和量子垒层交替层叠形成的周期性结构;所述末垒层包括依次层叠的YGaN层和GaN层;所述YGaN层中Y组分占比≤0.2;
所述电子阻挡层为P型AlScN层,其Al组分占比≥0.85;
所述P型半导体层包括依次层叠于所述电子阻挡层上的第一P型GaN层、P型BGaN层和第二P型GaN层。
作为上述技术方案的改进,所述末阱层为InGaN层,其In组分占比为0.15~0.45,厚度为4nm~7nm;
所述YGaN层中Y组分占比为0.05~0.18,其厚度为3nm~6nm;
所述GaN层的厚度为5nm~10nm。
作为上述技术方案的改进,所述量子阱层为InxGa1-xN层,x为0.15~0.45,所述量子阱层的厚度为3nm~5nm;
所述量子垒层为GaN层,其厚度为8nm~15nm;
所述第一多量子阱层的周期数为5~15。
作为上述技术方案的改进,所述YGaN层中Y组分占比≤0.15,所述量子阱层的厚度小于所述末阱层的厚度。
作为上述技术方案的改进,所述P型AlScN层中Al组分占比为0.88~0.95,P型掺杂浓度为5×1017cm-3~7×1018cm-3,其厚度为20nm~50nm。
作为上述技术方案的改进,所述第一P型GaN层的厚度为50nm~200nm,P型掺杂浓度为1×1019cm-3~2×1020cm-3
所述P型BGaN层中B组分占比为0.05~0.2,P型掺杂浓度为1×1017cm-3~7×1018cm-3,厚度为10nm~30nm;
所述第二P型GaN层的厚度为50nm~150nm,其P型掺杂浓度为1×1020cm-3~9×1020cm-3
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;
其中,所述多量子阱层包括依次层叠于所述N型半导体层上的第一多量子阱层、末阱层和末垒层,所述第一多量子阱层为量子阱层和量子垒层交替层叠形成的周期性结构;所述末垒层包括依次层叠的YGaN层和GaN层;所述YGaN层中Y组分占比≤0.2;
所述电子阻挡层为P型AlScN层,其Al组分占比≥0.85;
所述P型半导体层包括依次层叠于所述电子阻挡层上的第一P型GaN层、P型BGaN层和第二P型GaN层。
作为上述技术方案的改进,所述量子阱层、末阱层的生长温度为740℃~820℃,生长压力为100torr~300torr;
所述量子垒层、末垒层的生长温度为820℃~930℃,生长压力为100torr~300torr。
作为上述技术方案的改进,所述P型AlScN层的生长温度为950℃~1100℃,生长压力为100torr~500torr;
所述P型半导体层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
1. 本发明的发光二极管外延片中,以YGaN层和GaN层作为末垒层,由于两者之间存在一定的晶格失配,会在界面处产生一定的负电荷,导致GaN层的势垒上弯,消耗电子,从而降低了电子逃逸概率;YGaN中的Y属于过渡区元素,极化效应更强,引入的负电荷更多,消耗电子的作用更强,因此也无需掺入Mg,有效防止了Mg扩散进入量子阱层导致的量子阱层晶体质量下降,在小电流密度下发光效率下降的问题。此外,通过控制YGaN层中Y的占比≤0.2,可防止末垒层的势垒过低而造成的电子逃逸问题,防止发光效率下降。进一步的,本发明引入了P型AlScN层作为电子阻挡层,并控制其Al组分占比≥0.85,这种P型AlScN层的势垒高,可有效阻挡电子,且其与GaN层的晶格失配程度很低,弱化了极化电场,增强了对电子的有效阻挡。更进一步的,本发明的P型半导体层采用了依次层叠的第一P型GaN层、P型BGaN层和第二P型GaN层,这种P型半导体层和电子阻挡层所形成的异质结会有效地加速空穴,提升空穴注入多量子阱层的效率。从而使得发光二极管在不同电流下具有较高的发光效率,弱化了Efficiency Droop效应。
2. 本发明的发光二极管外延片中,控制末垒层中的YGaN层中Y组分占比≤0.15,这种YGaN层与末阱层、末垒层中GaN层的晶格失配相对较小,对末阱层的压应变较小,故使得末阱层可采用较大的厚度,从而使得末阱层中载流子浓度降低,减少了俄歇复合,弱化了Efficiency Droop效应。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1,本发明公开了一种发光二极管外延片,其包括衬底100、依次层叠于衬底100上的N型半导体层200、多量子阱层300、电子阻挡层400、P型半导体层500和P型接触层600。其中,多量子阱层300包括依次层叠于N型半导体层200上的第一多量子阱层310、末阱层320和末垒层330;第一多量子阱层310为量子阱层311和量子垒层312交替层叠组成的周期性结构。末垒层330包括依次层叠于末阱层320上的YGaN层331和GaN层332。基于这种末垒层330,可以降低电子溢流出多量子阱层300的概率,提升发光二极管在各电流密度下的发光效率。
其中,电子阻挡层400为P型AlScN层,其不仅势垒高,而且与GaN层332之间的晶格失配小,两者综合,进一步提升了对电子的阻挡,提升了发光二极管在各电流密度下的发光效率。
其中,P型半导体层500包括依次层叠于电子阻挡层400上的第一P型GaN层510、P型BGaN层520和第二P型GaN层530,这种结构的P型半导体层500与电子阻挡层400形成了异质结,促进了空穴注入多量子阱层300的几率,提升了发光二极管在各电流密度下的发光效率。
具体的,末阱层320可为InGaN材质,但不限于此。优选的,末阱层320为InGaN层。末阱层320中In组分占比为0.15~0.5,优选的为0.15~0.45,更优选的为0.2~0.4,本发明的发光二极管外延片结构可适用于蓝光、绿光、黄光类型的LED。
末阱层320的厚度为3nm~8nm,当其厚度>8nm时,与末垒层330之间的压应变较大,晶格质量差,在小电流密度下的发光效率低;当其厚度<3nm时,载流子浓度较高,易于发生俄歇复合,会降低在大电流密度下的发光效率。优选的,末阱层320的厚度为4nm~7nm。
具体的,YGaN层331中Y组分≤0.2,以防止末垒层330的势垒高度过低而造成电子溢流。具体的,YGaN层331中Y组分占比为0.02~0.19,优选的为0.05~0.18,更优选的为0.05~0.15。
YGaN层331的厚度为2nm~8nm,当其厚度<2nm时,YGaN层-GaN层界面负电荷积累少,难以有效消耗电子。当其厚度>8nm时,对电子的阻挡作用也差,反而也难以起到消耗电子的作用。优选的,YGaN层331的厚度为3nm~6nm,更优选的为3nm~5nm。
GaN层332的厚度为5nm~15nm,优选的为5nm~10nm。
具体的,量子阱层311可为InGaN材质,但不限于此。优选的,量子阱层311的材质与末阱层320相同,即为InxGa1-xN层(x=0.15~0.45),量子阱层311的厚度为3nm~5nm。优选的,x为0.2~0.4,量子阱层311的厚度为3nm~4.5nm。
具体的,量子垒层312可为GaN材质、Si掺GaN材质,但不限于此。优选的,量子垒层312为GaN层,其厚度为8nm~15nm,优选的为10nm~15nm。
第一多量子阱层310的周期数为3~15,优选的为5~15,更优选的为8~15。
优选的,在本发明的一些实施方式中,控制YGaN层331中Y组分占比≤0.15,这种YGaN层331与末阱层320、末垒层330中GaN层332的晶格失配相对较小,对末阱层320的压应变较小,故使得末阱层320可采用较大的厚度,从而使得末阱层中载流子浓度降低,减少了俄歇复合,弱化了Efficiency Droop效应。具体的,基于上述实施方式,末阱层320的厚度可达到5nm~7nm,其厚度大于量子阱层311的厚度。
具体的,P型AlScN层中Al组分占比≥0.85,具体的为0.85~0.98,优选的为0.88~0.95,更优选的为0.88~0.92。P型AlScN层中P型掺杂浓度(即P型元素的掺杂浓度)为1×1017cm-3~1×1019cm-3,优选的为5×1017cm-3~7×1018cm-3,更优选的为5×1017cm-3~1×1018cm-3
P型AlScN层的厚度为20nm~60nm,优选的为20nm~50nm,更优选的为30nm~50nm。
具体的,第一P型GaN层510的厚度为50nm~300nm,优选的为50nm~200nm,更优选的为100nm~200nm。第一P型GaN层510的P型掺杂浓度为1×1019cm-3~5×1020cm-3;优选的为1×1019cm-3~2×1020cm-3;更优选的为5×1019cm-3~1×1020cm-3
具体的,P型BGaN层520中B组分占比为0.05~0.25,优选的为0.05~0.2,更优选的为0.05~0.15。P型BGaN层520的P型掺杂浓度为1×1017cm-3~1×1019cm-3;优选的为1×1017cm-3~7×1018cm-3;更优选的为5×1017cm-3~5×1018cm-3。P型BGaN层520的厚度为10nm~50nm;优选的为10nm~30nm,更优选的为10nm~20nm。
具体的,第二P型GaN层530的厚度为50nm~200nm,优选的为50nm~150nm,更优选的为50nm~100nm。第二P型GaN层530的P型掺杂浓度为5×1019cm-3~9×1020cm-3;优选的为1×1020cm-3~9×1020cm-3;更优选的为3×1020cm-3~9×1020cm-3
优选的,在本发明的一个实施例之中,第二P型GaN层530的P型掺杂浓度大于第一P型GaN层510的P型掺杂浓度,其可进一步提升各电流密度下的发光效率。
其中,衬底100为蓝宝石衬底、硅衬底或碳化衬底,但不限于此。
具体的,N型半导体层200为N型GaN层,其Si掺杂浓度为5×1018cm-3~5×1019cm-3,厚度为1μm~3μm。
具体的,P型接触层600可为重掺杂的P型GaN层或P型InGaN层,但不限于此。优选的,P型接触层600为P型InGaN层,其厚度为5nm~20nm,P型元素掺杂浓度为1×1020cm-3~1×1021cm-3
优选的,参考图1,在本发明的一个实施例之中,发光二极管外延片还包括缓冲层700和非掺杂GaN层800,其设置在衬底100和N型半导体层200之间。具体的,缓冲层700为AlN层或AlGaN层,但不限于此。优选的为AlN层。缓冲层700的厚度为20nm~80nm。非掺杂GaN层800的厚度为1μm~3μm。
相应的,参考图2,本发明还提供了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其具体包括以下步骤:
S1:提供衬底;
S2:在衬底上依次生长N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;
优选的,在本发明的一些实施方式中,步骤S2包括:
S21:在衬底上生长缓冲层;
其中,可通过PVD、MOCVD、MBE或VPE生长缓冲层,但不限于此。
优选的,在本发明的一个实施例之中,通过PVD生长AlN层,作为缓冲层。
S22:在缓冲层上生长非掺杂GaN层;
其中,可通过PVD、MOCVD、MBE或VPE生长非掺杂GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长非掺杂GaN层。其生长温度为1100℃~1150℃,生长压力为100torr~500torr。
S23:在非掺杂GaN层上生长N型半导体层;
其中,可通过MOCVD、MBE或VPE生长N型GaN层,作为N型半导体层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,作为N型半导体层;其生长温度为1100℃~1150℃,生长压力为100torr~500torr。
S24:在N型半导体层上生长多量子阱层;
具体的,步骤S24包括以下步骤:
S241:在N型半导体层上生长第一多量子阱层;
其中,在本发明的一个实施例之中,通过MOCVD在N型半导体层上周期性生长量子阱层和量子垒层,直至得到多量子阱层。其中,量子阱层的生长温度为740℃~820℃,生长压力为100torr~300torr。量子垒层的生长温度为820℃~930℃,生长压力为100torr~300torr。
S242:在第一多量子阱层上生长末阱层;
其中,可通过MOCVD、MBE或VPE生长InGaN层,作为末阱层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长InGaN层,作为末阱层;其生长温度为740℃~820℃,生长压力为100torr~300torr。
S243:在末阱层上生长末垒层,得到多量子阱层;
具体的,在本发明的一个实施例之中,通过MOCVD在末阱层上依次生长YGaN层和GaN层,作为末垒层。末垒层的生长温度为820℃~930℃,生长压力为100torr~300torr。
S25:在多量子阱层上生长电子阻挡层;
其中,可通过PVD、MOCVD或MBE生长P型AlScN层,作为电子阻挡层;但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长P型AlScN层,作为电子阻挡层,其生长温度为950℃~1100℃,生长压力为100torr~500torr。
S26:在电子阻挡层上生长P型半导体层;
具体的,在本发明的一个实施例之中,在电子阻挡层上依次生长第一P型GaN层、P型BGaN层和第二P型GaN层,即得到P型半导体层;具体的,P型半导体层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
S27:在P型半导体层上生长P型接触层;
具体的,可通过MOCVD、MBE或VPE生长P型InGaN层,作为P型接触层。
优选的,在本发明的一个实施例之中,通过MOCVD生长P型InGaN层,作为P型接触层,其生长温度为850℃~1000℃,生长压力为100torr~500torr。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1,本实施例提供一种发光二极管外延片,其包括衬底100,依次层叠于衬底100上的缓冲层700、非掺杂GaN层800、N型半导体层200、多量子阱层300、电子阻挡层400、P型半导体层500和P型接触层600。
其中,衬底100为蓝宝石衬底,缓冲层700为AlN层,其厚度为40nm。非掺杂GaN层800的厚度为1.5μm。N型半导体层200为N型GaN层,其掺杂元素为Si,掺杂浓度为8×1018cm-3,其厚度为2.5μm。
其中,多量子阱层300包括依次层叠于N型半导体层200上的第一多量子阱层310、末阱层320和末垒层330。第一多量子阱层310为周期性结构,周期数为11,每个周期均包括依次层叠的量子阱层311和量子垒层312,量子阱层311为In0.2Ga0.8N层,其厚度为3nm;量子垒层312为GaN层,其厚度为10nm。末阱层320为In0.2Ga0.8N层,其厚度为3nm;末垒层330包括依次层叠的YGaN层331和GaN层332,YGaN层331中Y组分占比为0.19,厚度为2.5nm,GaN层332的厚度为7.5nm。
其中,电子阻挡层400为P型AlScN层,其Al组分占比为0.96,厚度为55nm,Mg掺杂浓度为3×1017cm-3
其中,P型半导体层500包括依次层叠于电子阻挡层400上的第一P型GaN层510、P型BGaN层520和第二P型GaN层530。第一P型GaN层510的厚度为250nm,Mg掺杂浓度为5×1019cm-3;P型BGaN层520中B组分占比为0.22,Mg掺杂浓度为3×1017cm-3,厚度为40nm;第二P型GaN层530的厚度为150nm,Mg掺杂浓度为5×1019cm-3
其中,P型接触层600为P型InGaN层,其厚度为10nm,Mg掺杂浓度为5×1020cm-3
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底。
(2)在衬底上生长缓冲层;
其中,通过PVD生长AlN层,作为缓冲层;
(3)在缓冲层上生长非掺杂GaN层;
其中,通过MOCVD生长非掺杂GaN层。其生长温度为1140℃,生长压力为200torr。
(4)在非掺杂GaN层上生长N型半导体层;
其中,通过MOCVD生长N型GaN层,作为N型半导体层,其生长温度为1120℃,生长压力为300torr。
(5)在N型半导体层上生长第一多量子阱层;
具体的,通过MOCVD在N型半导体层上周期性生长量子阱层和量子垒层,直至得到第一多量子阱层。其中,量子阱层的生长温度为750℃,生长压力为200torr;量子垒层的生长温度为880℃,生长压力为200torr。
(6)在第一多量子阱层上生长末阱层;
具体的,通过MOCVD在InGaN层,作为末阱层;其生长温度为750℃,生长压力为200torr。
(7)在末阱层上生长末垒层;
具体的,通过MOCVD依次生长YGaN层和GaN层,作为末垒层,两者的生长温度均为880℃,生长压力均为200torr。
(8)在末垒层上生长电子阻挡层;
具体的,通过MOCVD生长P型AlScN层,作为电子阻挡层,其生长温度为1020℃,生长压力为300torr。
(9)在电子阻挡层上生长P型半导体层;
具体的,在本发明的一个实施例之中,在电子阻挡层上依次生长第一P型GaN层、P型BGaN层和第二P型GaN层,即得到P型半导体层;三者的生长温度为920℃,生长压力均为200torr。
(10)在P型半导体层上生长P型接触层;
具体的,通过MOCVD生长P型InGaN层,作为P型接触层,其生长温度为860℃,生长压力为300torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
YGaN层331中Y组分占比为0.16,厚度为5nm;GaN层332的厚度为8.5nm。P型AlScN层中Al组分占比为0.9,厚度为35nm,P型掺杂浓度为5×1018cm-3。第一P型GaN层510的厚度为120nm;P型BGaN层520中B组分占比为0.08,Mg掺杂浓度为6×1018cm-3,厚度为15nm;第二P型GaN层530的厚度为80nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
YGaN层331中Y组分占比为0.1。末阱层320的厚度为5nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
第一P型GaN层510中Mg掺杂浓度为8×1019cm-3;第二P型GaN层530中Mg掺杂浓度为5×1020cm-3
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
末垒层为GaN层,其厚度为10nm;电子阻挡层为Al0.4Ga0.6N层,厚度为30nm;P型半导体层为P型GaN层,其Mg掺杂浓度为5×1020cm-3,厚度为200nm。
在该对比例中,末垒层的生长条件与实施例1中量子垒层的生长条件相同。
电子阻挡层的生长温度为1120℃,生长压力为300torr。P型半导体层的生长条件与实施例1中第一P型GaN层的生长条件相同。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
末垒层为GaN层,其厚度为10nm,其生长条件与实施例1中量子垒层的生长条件相同。
其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
电子阻挡层为Al0.4Ga0.6N层,厚度为30nm;其生长温度为1120℃,生长压力为300torr。P型半导体层的生长条件与实施例1中第一P型GaN层的生长条件相同。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
P型半导体层为P型GaN层,其Mg掺杂浓度为5×1020cm-3,厚度为200nm。P型半导体层的生长条件与实施例1中第一P型GaN层的生长条件相同。
其余均与对比例1相同。
对比例5
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
末垒层中不包括GaN层332,相应的,制备方法中也不包括制备该层的步骤,其余均与实施例1相同。
将实施例1~实施例4,对比例1~对比例5得到的发光二极管外延片进行测试,具体方法如下:
(1)将外延片制作成10mil×24mil的芯片,分别测试其在60mA、200mA、1A下的发光功率,并以对比例1的数据为基准,计算发光功率提升率。
具体的,发光功率提升率=(各实施例/对比例的发光功率-对比例1的发光功率)/对比例1的发光功率;计算时,采用的测试电流相同。
(2)采用PL测试仪测定各外延片在60mA、200mA的内量子效率,并计算衰减率。具体的,衰减率=(60mA下的内量子效率-120mA下的内量子效率)/60mA下的内量子效率。
具体结果如下表所示:
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底,依次层叠于所述衬底上的N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;
其中,所述多量子阱层包括依次层叠于所述N型半导体层上的第一多量子阱层、末阱层和末垒层,所述第一多量子阱层为量子阱层和量子垒层交替层叠形成的周期性结构;所述末垒层包括依次层叠的YGaN层和GaN层;所述YGaN层中Y组分占比≤0.2;
所述电子阻挡层为P型AlScN层,其Al组分占比≥0.85;
所述P型半导体层包括依次层叠于所述电子阻挡层上的第一P型GaN层、P型BGaN层和第二P型GaN层。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述末阱层为InGaN层,其In组分占比为0.15~0.45,厚度为4nm~7nm;
所述YGaN层中Y组分占比为0.05~0.18,其厚度为3nm~6nm;
所述GaN层的厚度为5nm~10nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述量子阱层为InxGa1-xN层,x为0.15~0.45,所述量子阱层的厚度为3nm~5nm;
所述量子垒层为GaN层,其厚度为8nm~15nm;
所述第一多量子阱层的周期数为5~15。
4.如权利要求1~3任一项所述的发光二极管外延片,其特征在于,所述YGaN层中Y组分占比≤0.15,所述量子阱层的厚度小于所述末阱层的厚度。
5.如权利要求1所述的发光二极管外延片,其特征在于,所述P型AlScN层中Al组分占比为0.88~0.95,P型掺杂浓度为5×1017cm-3~7×1018cm-3,其厚度为20nm~50nm。
6.如权利要求1所述的发光二极管外延片,其特征在于,所述第一P型GaN层的厚度为50nm~200nm,P型掺杂浓度为1×1019cm-3~2×1020cm-3
所述P型BGaN层中B组分占比为0.05~0.2,P型掺杂浓度为1×1017cm-3~7×1018cm-3,厚度为10nm~30nm;
所述第二P型GaN层的厚度为50nm~150nm,其P型掺杂浓度为1×1020cm-3~9×1020cm-3
7.一种发光二极管外延片的制备方法,用于制备如权利要求1~6任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;
其中,所述多量子阱层包括依次层叠于所述N型半导体层上的第一多量子阱层、末阱层和末垒层,所述第一多量子阱层为量子阱层和量子垒层交替层叠形成的周期性结构;所述末垒层包括依次层叠的YGaN层和GaN层;所述YGaN层中Y组分占比≤0.2;
所述电子阻挡层为P型AlScN层,其Al组分占比≥0.85;
所述P型半导体层包括依次层叠于所述电子阻挡层上的第一P型GaN层、P型BGaN层和第二P型GaN层。
8.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述量子阱层、末阱层的生长温度为740℃~820℃,生长压力为100torr~300torr;
所述量子垒层、末垒层的生长温度为820℃~930℃,生长压力为100torr~300torr。
9.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述P型AlScN层的生长温度为950℃~1100℃,生长压力为100torr~500torr;
所述P型半导体层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
10.一种发光二极管,其特征在于,包括如权利要求1~6任一项所述的发光二极管外延片。
CN202311714271.9A 2023-12-14 2023-12-14 发光二极管外延片及其制备方法、发光二极管 Active CN117410406B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311714271.9A CN117410406B (zh) 2023-12-14 2023-12-14 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311714271.9A CN117410406B (zh) 2023-12-14 2023-12-14 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN117410406A CN117410406A (zh) 2024-01-16
CN117410406B true CN117410406B (zh) 2024-02-20

Family

ID=89491212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311714271.9A Active CN117410406B (zh) 2023-12-14 2023-12-14 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117410406B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881053B1 (ko) * 2007-09-20 2009-02-27 서울옵토디바이스주식회사 질화물계 발광소자
WO2022262315A1 (zh) * 2021-06-15 2022-12-22 厦门士兰明镓化合物半导体有限公司 半导体发光元件
CN116581215A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制作方法
CN116666512A (zh) * 2023-08-02 2023-08-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116914043A (zh) * 2023-07-24 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023010423A1 (zh) * 2021-08-05 2023-02-09 重庆康佳光电技术研究院有限公司 发光芯片外延片及其制作方法、发光芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881053B1 (ko) * 2007-09-20 2009-02-27 서울옵토디바이스주식회사 질화물계 발광소자
WO2022262315A1 (zh) * 2021-06-15 2022-12-22 厦门士兰明镓化合物半导体有限公司 半导体发光元件
CN116581215A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制作方法
CN116914043A (zh) * 2023-07-24 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116666512A (zh) * 2023-08-02 2023-08-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN117410406A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
CN116053378B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116825918B (zh) 发光二极管外延片及其制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393671B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN102332510A (zh) 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
CN115692566A (zh) 氮化物发光二极管
EP3796401A1 (en) Light-emitting diode
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
CN116581219B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116825917B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117352622A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117276441A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115498084A (zh) 一种具有注入效率改善层结构的深紫外led及其制备方法
CN117936670A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116314498A (zh) 具有低导通电阻的外延片、led及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant