CN116914043A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116914043A
CN116914043A CN202310908680.6A CN202310908680A CN116914043A CN 116914043 A CN116914043 A CN 116914043A CN 202310908680 A CN202310908680 A CN 202310908680A CN 116914043 A CN116914043 A CN 116914043A
Authority
CN
China
Prior art keywords
layer
emitting diode
light
epitaxial wafer
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310908680.6A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310908680.6A priority Critical patent/CN116914043A/zh
Publication of CN116914043A publication Critical patent/CN116914043A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。其中,发光二极管外延片包括衬底和依次沉积于衬底上的缓冲层、非掺杂GaN层、N型GaN层、有源层、电子阻挡层和P型GaN层;所述有源层包括多个交替层叠的量子阱层和量子垒层;每个所述量子垒层均包括依次层叠的YGaN层、Si掺GaN层和BScN层。实施本发明,可有效提升发光二极管的发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
半导体材料是一类导电性能介于绝缘体和导体之间、在微电子器件和集成电路等领域具有广泛应用的电子材料。到目前为止,半导体材料经历了以硅和锗为代表的第一代半导体材料、以砷化镓和磷化铟为代表的第二代半导体材料以及以氮化镓(GaN)、氧化锌(ZnO)和碳化硅(SiC)为代表的第三代半导体材料三个发展阶段。其中,第三代半导体材料是当前国内外最为热门的研究领域。
InGaN/GaN基LED在大驱动电流下的效率droop问题一直是业界的研究热点。droop效率问题已经严重制约了LED器件在大功率照明场景的应用,成为发展高效、功率照明技术的关键瓶颈。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可有效提升发光效率。
本发明还要解决的技术问题在于,提供一种发光二极管,其发光效率高。
为了解决上述问题,本发明公开了一种发光二极管外延片,包括衬底和依次沉积于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、有源层、电子阻挡层和P型GaN层;所述有源层包括多个交替层叠的量子阱层和量子垒层;每个所述量子垒层均包括依次层叠的YGaN层、Si掺GaN层和BScN层。
作为上述技术方案的改进,所述YGaN层中Y组分占比为0.15~0.5,厚度为0.5nm~3nm。
作为上述技术方案的改进,所述Si掺GaN层中Si掺杂浓度为1×1017cm3~5×1018cm3,厚度为0.5nm~10nm。
作为上述技术方案的改进,所述BScN层中B组分占比为0.1~0.4,厚度为0.1nm~5nm。
作为上述技术方案的改进,所述YGaN层的厚度为1nm~3nm,所述Si掺GaN层的厚度为3nm~9nm,所述BScN层的厚度为0.5nm~2nm。
作为上述技术方案的改进,所述YGaN中Y组分占比为0.3~0.4,所述BScN层中B组分占比为0.15~0.25。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、有源层、电子阻挡层和P型GaN层;所述有源层包括多个交替层叠的量子阱层和量子垒层;每个所述量子垒层均包括依次层叠的YGaN层、Si掺GaN层和BScN层。
作为上述技术方案的改进,所述YGaN层的生长温度为1000℃~1100℃,生长压力为100torr~500torr;
所述Si掺GaN层的生长温度为800℃~1000℃,生长压力为100torr~500torr;
所述BScN层的生长温度为900℃~1000℃,生长压力为100torr~400torr。
作为上述技术方案的改进,所述量子垒层的生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:1:1~1:10:20。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明的发光二极管外延片中,每个量子垒层均包括依次层叠的YGaN层、Si掺GaN层和BScN层。其中,位于两侧的YGaN层、BScN层与势阱层(InGaN层)的晶格匹配程度高,有效屏蔽了由于失配应力导致的压电场,弱化了压电极化效应,提升了辐射复合效率,提升了发光二极管外延片的发光效率。BScN层的势垒高,减少电子向P型层溢流,提高了电子与空穴在有源层辐射复合效率,提高发光二极管的droop效率。Si掺GaN层中Si的引入不仅减少了线缺陷,弱化了压电极化效应,还与BScN层共同加强了局域化效应,提高了发光效率。此外,Si掺GaN层还可提升电子的迁移率,降低发光二极管外延片的工作电压。综上,本发明的发光二极管外延片,提升了发光效率,降低了工作电压。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中量子垒层的结构示意图;
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1和图2,本发明公开了一种发光二极管外延片,包括衬底1和依次沉积于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、有源层5、电子阻挡层6和P型GaN层7。其中,有源层5为周期性结构,周期数为2~20。每个周期的有源层5均包括依次层叠的量子阱层51和量子垒层52。其中,量子阱层51为InxGa1-xN层(x=0.1~0.25),其厚度为1nm~5nm,示例性的为1.5nm、2nm、2.5nm、3nm、3.5nm或4nm。
其中,每个量子垒层52均包括依次层叠的YGaN层521、Si掺GaN层522和BScN层523。
其中,YGaN层521与量子阱层51(InGaN材质)的晶格匹配程度高,且YGaN层中Y-N键的结合及其紧密,有效阻止了底部位错在有源层5的延伸,这就有效弱化压电极化效应,提升了发光二极管外延片的发光效率。具体的,YGaN层521中Y组分占比为0.1~0.5,当其Y组分>0.5时,晶格适配程度下降,而且对载流子的局域化效应减弱,降低发光效率。当其Y组分<0.1时,晶格适配程度下降,难以有效弱化压电极化效应。示例性的,YGaN层521中Y组分占比为0.14、0.18、0.22、0.25、0.3、0.35、0.4或0.44。优选的为0.15~0.5,更优选的为0.3~0.4。
YGaN层521的厚度为0.5nm~4nm,示例性的为0.8nm、1nm、1.5nm、2nm、2.4nm、3nm、3.4nm或3.8nm,但不限于此。优选的为0.5nm~3nm,更优选的为1nm~3nm。
其中,Si掺GaN层522中引入的Si掺杂可进一步防止不仅减少了线缺陷,弱化了压电极化效应,还与BScN层523共同加强了局域化效应,提高了发光效率。具体的,Si掺GaN层522中Si掺杂浓度为1×1017cm3~1×1019cm3,当其掺入浓度过高时,电子空穴的适配程度下降,容易形成非辐射复合,降低发光效率。当其掺入浓度过低时,难以有效阻挡位错延伸。示例性的,Si掺GaN层522中Si掺杂浓度为3×1017cm3、7×1017cm3、2×1018cm3、6×1018cm3或9×1018cm3,但不限于此。优选的为1×1017cm3~5×1018cm3
Si掺GaN层522的厚度为0.5nm~10nm,示例性的为0.8nm、1.4nm、1.9nm、2.5nm、3nm、5nm、7nm或9.3nm,但不限于此。优选的为3nm~9nm。
优选的,在本发明的一个实施例之中,随着有源层5的周期数增加,每个量子垒层52中Si掺GaN层522的Si掺杂浓度呈递减变化。基于该控制,可优化空穴在有源层5中的分布,提升发光效率。
其中,BScN层523与势阱层(InGaN材质)的晶格匹配程度高,有效屏蔽了由于失配应力导致的压电场,弱化了压电极化效应,提升了辐射复合效率;同时,BScN层523的势垒高,减少电子向P型层溢流,提高了电子与空穴在有源层辐射复合效率,提高发光二极管的droop效率。BScN层523中B组分占比为0.1~0.5,当其B组分>0.5时,势垒过高,影响空穴的传输,降低发光效率。当其B组分<0.1时,势垒过低,难以减少电子向P型层溢流。示例性的,BScN层中B组分的占比为0.15、0.2、0.25、0.3、0.4或0.45,但不限于此。优选的为0.1~0.4;更优选的为0.15~0.25。
BScN层523的厚度为0.1nm~5nm,示例性的为0.3nm、0.8nm、1nm、1.8nm、2.5nm、3.4nm、4nm或4.8nm,但不限于此。优选的为0.5nm~2nm。
其中,衬底1可为蓝宝石衬底、硅衬底、SiC衬底、ZnO衬底或GaN衬底,但不限于此。
其中,缓冲层2为AlN层或AlGaN层,但不限于此。优选的为AlN层。缓冲层2的厚度为30nm~100nm,示例性的为35nm、40nm、50nm、60nm、80nm或90nm,但不限于此。
其中,非掺杂GaN层的厚度为0.8μm~3μm,示例性的为1μm、1.4μm、1.9μm、2.3μm、2.7μm或2.9μm,但不限于此。
其中,N型GaN层4的N型掺杂元素为Si或Ge,但不限于此。优选的为Si。N型GaN层4中N型掺杂元素的掺杂浓度为1×1018~5×1019cm-3,示例性的为3×1018cm-3、5×1018cm-3、6×1018cm-3、9×1018cm-3、3×1019cm-3或4×1019cm-3,但不限于此。N型GaN层4的厚度为1μm~3μm,示例性的为1.2μm、1.6μm、2μm、2.4μm、2.8μm或2.9μm,但不限于此。
其中,电子阻挡层6为AlyGa1-yN层(y=0.5~0.8),但不限于此。具体的,电子阻挡层6的厚度为10nm~100nm,示例性的为15nm、30nm、45nm、60nm、75nm或90nm,但不限于此。
其中,P型GaN层7的P型掺杂元素为Mg,但不限于此。P型GaN层7中P型元素的掺杂浓度为5×1019cm-3~8×1020cm-3,示例性的为6×1019cm-3、8×1019cm-3、1×1020cm-3、3×1020cm-3、5×1020cm-3或7×1020cm-3,但不限于此。P型GaN层7的厚度为20nm~200nm,示例性的为40nm、60nm、80nm、120nm、140nm或180nm,但不限于此。
相应的,参考图3,本发明还公开了一种发光二极管外延片的制备方法,其用于制备上述的发光二极管外延片,其包括以下步骤:
S1:提供衬底;
S2:在衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、有源层、电子阻挡层和P型GaN层;
具体的,S2包括:
S21:在衬底上生长缓冲层;
其中,通过PVD、MOCVD、MBE或VPE生长缓冲层,但不限于此。
优选的,在本发明的一个实施例之中,通过PVD生长AlN层,作为缓冲层,但不限于此。
S22:在缓冲层上生长非掺杂GaN层;
其中,可通过PVD、MOCVD、MBE或VPE生长非掺杂GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长非掺杂GaN层,生长温度为1000℃~1150℃,生长压力50torr~500torr,但不限于此。
S23:在非掺杂GaN层上生长N型GaN层;
其中,可通过MOCVD、MBE或VPE生长N型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,生长温度为1000℃~1200℃,生长压力50torr~500torr,但不限于此。
S24:在N型GaN层上生长有源层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长量子阱层和量子垒层,直至得到有源层。其中,量子阱层的生长温度为700℃~800℃,生长压力为100torr~500torr。
其中,每个量子垒层的制备方法均包括:
(I)生长YGaN层;
其中,可通过MBE或MOCVD生长YGaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长YGaN层,其生长温度为1000℃~1100℃,生长压力为100torr~500torr;其生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:(1~10):(1~20)。
(II)在YGaN层上生长Si掺GaN层;
其中,可通过MOCVD、MBE或VPE生长Si掺GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长Si掺GaN层,其生长温度为800℃~1000℃,生长压力为100torr~500torr;其生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:(1~10):(1~20)。
(III)在Si掺GaN层上生长BScN层;
具体的,可通过PVD、MOCVD、MBE或VPE生长BScN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长BScN层,其生长温度为900℃~1000℃,生长压力为100torr~500torr;其生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:(1~10):(1~20)。
S25:在有源层上生长电子阻挡层;
其中,通过PVD、MOCVD、MBE或VPE生长电子阻挡层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长AlyGa1-yN层,作为电子阻挡层,其生长温度为1000℃~1100℃,生长压力100torr~300torr。
S26:在电子阻挡层上生长P型GaN层;
其中,通过MOCVD、MBE或VPE生长P型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长P型GaN层,生长温度为1000℃~1100℃,生长压力100torr~600torr。
下面以具体实施例对本发明进行进一步说明。
实施例1
本实施例提供一种发光二极管外延片,参考图1、图2,其包括衬底1和依次沉积于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、有源层5、电子阻挡层6、P型GaN层7和P型接触层8。
其中,衬底1为蓝宝石衬底。缓冲层2为AlN层,其厚度为80nm。非掺杂GaN层3的厚度为2μm,N型GaN层4的厚度为2μm,Si掺杂浓度为3×1019cm-3
其中,有源层5为周期性交替堆叠的量子阱层51和量子垒层52,堆叠周期数为10。量子阱层52为InxGa1-xN层(x=0.18),其厚度为3nm。每个量子垒层52均包括依次层叠的YGaN层521、Si掺GaN层522和BScN层523。其中,YGaN层521中Y组分占比为0.13,厚度为3.5nm;Si掺GaN层522中Si掺杂浓度为7×1018cm-3,厚度为2.5nm;BScN层523中Sc组分占比为0.42,厚度为4.5nm。
其中,电子阻挡层6为AlyGa1-yN层(y=0.55),厚度为50nm。P型GaN层7的厚度为100nm,Mg掺杂浓度为2×1020cm-3
本实施例中发光二极管外延片的制备方法为:
(1)提供衬底;
(2)在衬底上生长缓冲层;
具体的,采用PVD生长AlN层,作为缓冲层。
(3)在缓冲层上生长非掺杂GaN层;
其中,通过MOCVD生长非掺杂GaN层,生长温度为1120℃,生长压力200torr。
(4)在非掺杂GaN层上生长N型GaN层;
其中,通过MOCVD生长N型GaN层,生长温度为1150℃,生长压力200torr。
(5)在N型GaN层上生长有源层;
其中,通过MOCVD周期性生长量子阱层和量子垒层,直至得到有源层。其中,量子阱层的生长温度为760℃,生长压力为300torr。
其中,每个量子垒层的生长方法为:
(I)生长YGaN层;
其中,通过MOCVD生长YGaN层,其生长温度为1050℃,生长压力为300torr;其生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:5:12。
(II)在YGaN层上生长Si掺GaN层;
其中,,通过MOCVD生长Si掺GaN层,其生长温度为980℃,生长压力为300tor;其生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:5:18。
(III)在Si掺GaN层上生长BScN层;
其中,通过MOCVD生长BScN层,其生长温度为930℃,生长压力为300torr;其生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:5:8。
(6)在有源层上生长电子阻挡层;
其中,通过MOCVD生长AlyGa1-yN层,作为电子阻挡层,生长温度为1080℃,生长压力200torr。
(7)在电子阻挡层上生长P型GaN层;
其中,通过MOCVD生长P型GaN层,生长温度为1050℃,生长压力200torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
YGaN层521中Y组分占比为0.45,厚度为0.8nm;Si掺GaN层522中Si掺杂浓度为4×1018cm-3,厚度为8.5nm;BScN层523中Sc组分占比为0.3,厚度为1.2nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
随着有源层5的周期数增加,每个量子垒层52中Si掺GaN层522的Si掺杂浓度呈递减变化。但每个Si掺GaN层中Si掺杂浓度相同。
具体的,掺咋浓度由6×1018cm-3递减至3×1018cm-3
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
YGaN层521中Y组分占比为0.35,BScN层523中Sc组分占比为0.2。
其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片,其与实施例4的区别在于:
YGaN层521的厚度为2nm,Si掺GaN层522的厚度为6nm,BScN层523的厚度为1.5nm。
其余均与实施例4相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
量子垒层52为GaN层,其厚度为10.5nm。其通过MOCVD制备得到,其生长温度为900℃,生长压力为300torr。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
量子垒层52不包括YGaN层,相应的,制备方法中也不包括该层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
量子垒层52不包括Si掺GaN层,相应的,制备方法中也不包括该层的制备步骤。其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
量子垒层52不包括YScN层,相应的,制备方法中也不包括该层的制备步骤。其余均与实施例1相同。
将实施例1-实施例5,对比例1-对比例4所得的发光二极管外延片进行亮度测试,并以对比例1中的发光二极管外延片为基准,计算其他实施例、对比例的光效提升率,具体结果如下表所示:
具体结果如下:
由表中可以看出,当在外延结构中引入本发明的量子垒层以后,可有效提升发光效率。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,包括衬底和依次沉积于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、有源层、电子阻挡层和P型GaN层;所述有源层包括多个交替层叠的量子阱层和量子垒层;其特征在于,每个所述量子垒层均包括依次层叠的YGaN层、Si掺GaN层和BScN层。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述YGaN层中Y组分占比为0.15~0.5,厚度为0.5nm~3nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述Si掺GaN层中Si掺杂浓度为1×1017cm3~5×1018cm3,厚度为0.5nm~10nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述BScN层中B组分占比为0.1~0.4,厚度为0.1nm~5nm。
5.如权利要求1~4任一项所述的发光二极管外延片,其特征在于,所述YGaN层的厚度为1nm~3nm,所述Si掺GaN层的厚度为3nm~9nm,所述BScN层的厚度为0.5nm~2nm。
6.如权利要求1所述的发光二极管外延片,其特征在于,所述YGaN中Y组分占比为0.3~0.4,所述BScN层中B组分占比为0.15~0.25。
7.一种发光二极管外延片的制备方法,用于制备如权利要求1~6任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、有源层、电子阻挡层和P型GaN层;所述有源层包括多个交替层叠的量子阱层和量子垒层;每个所述量子垒层均包括依次层叠的YGaN层、Si掺GaN层和BScN层。
8.如权利要求7所述的发光二极管的制备方法,其特征在于,所述YGaN层的生长温度为1000℃~1100℃,生长压力为100torr~500torr;
所述Si掺GaN层的生长温度为800℃~1000℃,生长压力为100torr~500torr;
所述BScN层的生长温度为900℃~1000℃,生长压力为100torr~400torr。
9.如权利要求7所述的发光二极管的制备方法,其特征在于,所述量子垒层的生长气氛为N2、H2和NH3的混合气体,且N2、H2和NH3的体积比为1:1:1~1:10:20。
10.一种发光二极管,其特征在于,包括如权利要求1~6任一项所述的发光二极管外延片。
CN202310908680.6A 2023-07-24 2023-07-24 发光二极管外延片及其制备方法、发光二极管 Pending CN116914043A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310908680.6A CN116914043A (zh) 2023-07-24 2023-07-24 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310908680.6A CN116914043A (zh) 2023-07-24 2023-07-24 发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116914043A true CN116914043A (zh) 2023-10-20

Family

ID=88359887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310908680.6A Pending CN116914043A (zh) 2023-07-24 2023-07-24 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116914043A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117410406A (zh) * 2023-12-14 2024-01-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117832348A (zh) * 2024-03-06 2024-04-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117410406A (zh) * 2023-12-14 2024-01-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117410406B (zh) * 2023-12-14 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117832348A (zh) * 2024-03-06 2024-04-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
EP1636858B1 (en) Light emitting device using nitride semiconductor and fabrication method of the same
CN115377259B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116914043A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN116230823A (zh) 一种高效发光二极管外延片及制备方法
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN117393671B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN217641376U (zh) 一种led外延片及led芯片
CN108831975B (zh) 一种发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810325B (zh) 一种高光效的发光二极管外延片及其制备方法
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN116825917B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination