CN113396480A - 多色电致发光显示装置及其制造方法 - Google Patents

多色电致发光显示装置及其制造方法 Download PDF

Info

Publication number
CN113396480A
CN113396480A CN201980091377.3A CN201980091377A CN113396480A CN 113396480 A CN113396480 A CN 113396480A CN 201980091377 A CN201980091377 A CN 201980091377A CN 113396480 A CN113396480 A CN 113396480A
Authority
CN
China
Prior art keywords
layer
cell
mask
pixel
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980091377.3A
Other languages
English (en)
Other versions
CN113396480B (zh
Inventor
马修·查尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN113396480A publication Critical patent/CN113396480A/zh
Application granted granted Critical
Publication of CN113396480B publication Critical patent/CN113396480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种装置,包括分别在第一和第二波长范围内发光的第一和第二发光单元,其中:‑每个发光单元包括第一半导体材料的第一层(105)和具有不同的网格参数的第二半导体材料的第二层(111)的堆叠;‑在第一单元中,第一层(105)在单元的整个表面上与第二层(111)接触;以及‑在第二单元中,设置有多个贯穿纳米开口(109)的掩模(107)形成第一层(105)和第二层(111)之间的界面,第二层(111)包括布置在掩模的纳米开口中的多个第二材料的纳米柱(115),以及在掩模的相对第一层(105)的一侧跨单元的整个表面延伸的聚结层。

Description

多色电致发光显示装置及其制造方法
本专利申请主张法国专利申请FR18/72366的优先权益,该申请在此纳入作为参考。
技术领域
本公开一般地涉及基于半导体材料的发光装置及其制造方法。更具体地说,其目的在于形成一种多色发光显示装置,即包括多个像素,其中不同类型的像素分别能够发射不同波长范围的光。
背景技术
发光显示装置通常包括多个像素,每个像素可单独控制以将电信号转换为光辐射。更具体地,每个像素包括发光单元,该发光单元包括第一导电类型的第一掺杂半导体层、有源层和第二导电类型的第二掺杂半导体层的堆叠。在操作中,电流被施加在单元的第一和第二半导体层之间。在该电流的作用下,有源层发射主要取决于光线成分的波长范围内的光线。每个像素还可以包括控制电路,例如包括一个或多个晶体管,其能够控制施加到像素的发光单元的电流强度,从而相应地控制由像素发射的光辐射的强度.
为了能够显示多色图像,显示装置应该包括多个能够分别在不同波长范围内发光的不同类型的像素。
为了形成多色显示装置,一种可能是将基于不同半导体材料分别形成的像素转移到同一衬底上。然而,转移衬底上的像素的结合和对准可能难以实现。具体而言,这种技术不适于形成具有小像素间距(例如小于10μm)的显示装置。
另一种可能是形成这样一种显示装置,其中像素的所有发光单元在相同波长范围内发光,某些像素的发光单元涂有颜色转换层,例如,一个结合量子点或纳米磷光体的层,能够将由发光单元发出的光辐射转换成另一波长范围内的光辐射。然而,颜色转换层的局部沉积可能难以执行。此外,某些材料的寿命相对有限。
另一种可能是通过针对每个序列修改沉积层的成分以获得在不同波长范围内直接发射的像素,在不同的局部外延序列期间连续形成不同类型像素的发光单元。然而,由于实现多个连续的外延序列以连续形成不同类型像素的发光单元,该方法的缺点是成本高。
发明内容
需要克服已知解决方案的所有或部分缺点的多色发光显示装置及其制造方法。
因此,实施例提供了一种发光装置,其包括能够分别在第一和第二波长范围内发光的第一和第二发光单元,其中:
-每个发光单元包括第一半导体材料的第一层和具有不同于所述第一材料的网格参数的第二半导体材料的第二层的堆叠;
-在所述第一单元中,所述第一层基本上跨所述单元的整个表面与所述第二层接触;以及
-在所述第二单元中,设置有跨所述单元的所述整个表面规则分布的多个贯穿纳米开口的掩模形成所述第一层和所述第二层之间的界面,所述第二层包括布置在所述掩模的所述纳米开口中的多个第二材料的纳米柱,其通过第一表面与所述第一层接触,以及包括所述第二材料的聚结层,其与所述纳米柱的相对所述第一层的第二表面接触,在所述掩模的相对所述第一层的一侧基本上跨所述单元的所述整个表面延伸。
根据一个实施例,在每个单元中,所述第一层掺杂有第一导电类型,所述第二层顶部具有有源层,并且所述有源层顶部具有第二导电类型的掺杂半导体层。.
根据一个实施例,所述第一层由氮化镓制成,而所述第二层由氮化铟镓制成。
根据一个实施例,所述装置包括与所述第一单元相同的第三发光单元,其中所述第三单元顶部具有波长转换元件,并且所述第一和第二单元顶部不具有波长转换元件。
根据一个实施例,所述装置还包括适于在第三波长范围内发光的第三发光单元,其中:
-所述第三发光单元包括所述第一半导体材料的第一层和所述第二半导体材料的第二层的堆叠;
-在所述第三单元中,设置有跨所述单元的所述整个表面规则分布的多个贯穿纳米开口的掩模形成所述第一层和所述第二层之间的界面;
-所述掩模在所述第三单元中的厚度大于在所述第二单元中的厚度;以及
-所述第二层的厚度大于所述掩模在所述第二单元中的厚度且小于所述掩模在所述第三单元中的厚度。
根据一个实施例,每个单元还包括第三半导体材料的第三层,其位于所述第二层的顶部,其中:
-在所述第一和第二单元中的每一个中,所述第三层基本上跨所述单元的整个表面与所述第二层接触;以及
-在所述第三单元中,所述第三层包括布置在所述掩模的所述纳米通孔中的多个纳米柱,其通过第一表面与所述第二层接触,以及所述第三层的材料的聚结层,其与所述纳米柱的与所述第二层相对的第二表面接触,在所述掩模的与所述第一层相对的一侧基本上跨所述单元的所述整个表面延伸。
根据一个实施例,所述第三材料具有与所述第二材料的网格参数差异,所述第二材料和所述第三材料之间的网格参数差异大于所述第一材料和所述第三材料之间的网格参数差异。
根据一个实施例,所述第一层、第二层和第三层分别由氮化镓、氮化铝镓、和氮化铟镓制成。
根据一个实施例,所述第一层、第二层和第三层分别由氮化镓、氮化铟镓和氮化铟镓制成,所述第二和第三铟镓氮化物层的成分是不同的。
根据一个实施例,所述装置还包括适于在第三波长范围内发光的第三发光单元,其中:
-所述第三发光单元包括所述第一半导体材料的第一层和所述第二半导体材料的第二层的堆叠;
-在所述第三单元中,设置有跨所述单元的所述整个表面规则分布的多个贯穿纳米开口的掩模形成所述第一层和所述第二层之间的界面;
-所述掩模的所述纳米开口的尺寸在所述第三单元中比在所述第一单元中更大。
另一实施例提供了一种制造诸如以上定义的装置的方法,其中所述不同单元的所述第二层在相同外延步骤期间同时形成。
根据一个实施例,所述不同单元的所述有源层在相同外延步骤期间同时形成。
附图说明
上述特征和优点以及其他特征和优点将在以下通过举例而非限制的方式给出的具体实施例的描述中参考附图进行详细描述,其中:
图1示出了根据第一实施例的制造发光显示装置的方法的步骤;
图2示出了根据第一实施例的制造发光显示装置的方法的另一步骤;
图3示出了根据第一实施例的制造发光显示装置的方法的另一步骤;
图4示出了根据第一实施例的制造发光显示装置的方法的另一步骤;
图5示出了根据第一实施例的制造发光显示装置的方法的另一步骤;
图6示出了根据第一实施例的制造发光显示装置的方法的另一步骤;
图7示出了根据第二实施例的制造发光显示装置的方法的步骤;
图8示出了根据第二实施例的制造发光显示装置的方法的另一步骤;
图9示出了根据第二实施例的制造发光显示装置的方法的另一步骤;
图10示出了根据第二实施例的制造发光显示装置的方法的另一步骤;
图11示出了根据第二实施例的制造发光显示装置的方法的另一步骤;
图12示出了根据第三实施例的制造发光显示装置的方法;以及
图13示出了根据第四实施例的制造发光显示装置的方法。
具体实施方式
相似的特征在不同的附图中由相似的参考标号指定。特别地,各种实施例中共同的结构和/或功能特征可以具有相同的参考标号并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见,仅详细说明和描述了对理解本文描述的实施例有用的步骤和元件。具体来说,更特别地考虑了多色发光显示装置的像素的发光单元的形成。像素控制电路和像素的发光单元之间的绝缘的可能的结构和/或发光单元与像素控制电路的连接的形成尚未详细说明,所描述的实施例与这些元件的一般形成相容。
除非另有说明,否则当提到两个连接在一起的元件时,这意味着除了导体之外没有任何中间元件的直接连接,当提到两个耦合在一起的元件时,这意味着这两个元件可以连接,也可以经由一个或多个其他元件耦合。
在以下描述中,当提及诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等的限定绝对位置的术语,或诸如术语“上方”、“下方”、“上部”、“下部”等限定相对位置的术语,或诸如术语“水平”、“垂直”等限定方向的术语时,除非另有说明,否则为参考附图的取向,应当理解,在实践中,所描述的装置可以具有不同的取向。
除非另有说明,否则表述“大概”、“近似”、“基本上”和“大约”表示在10%以内,优选在5%以内。
图1至图6示出了根据第一实施例的制造多色发光显示装置的方法的示例的连续步骤。
本文考虑了包括能够分别在三个不同的波长范围内发光的三种类型不同像素的显示装置的形成作为示例。更具体地,在该示例中期望形成这样的显示装置:其包括一个或多个称为蓝色像素的第一类型像素,这些像素能够主要发射蓝光,例如在400至490nm的波长范围内;一个或多个称为绿色像素的第二类型类像素,这些像素能够主要发射绿光,例如在490至570nm的波长范围内,以及称为红色像素的一个或多个第三类型像素,这些像素能够主要发射红光,例如在570至710nm的波长范围内。在图1至图6中,示出了单个蓝色像素B、单个绿色像素G和单个红色像素R,可以理解的是,在实践中,显示装置可以包括每种类型的多个像素,相同类型的像素在制造分散体时是相同或相似的。例如,像素R、G和B的发光单元在俯视图中具有相同的一般形状,例如正方形或矩形形状,以及相同的横向尺寸,例如在1至20μm,优选地5至10μm的范围内。然而,所描述的实施例不限于这种特定情况。
在该示例中,在每个像素中,像素的发光单元的有源层包括对应于多个量子阱的限制装置。更具体地,有源层包括第一材料的半导体层和第二材料的半导体层的交替,第一材料的每一层夹在第二材料的两个层之间,第一材料的带隙比第二材料的带隙窄。
作为一个示例,第一和第二材料中的每一种主要包括III-V族化合物,该III-V族化合物至少包括第一III族元素、第二V族元素,可能还包括第三元素,例如,第一种元素以外的第III族元素。
III族元素的示例包括镓(Ga)、铟(In)或铝(Al)。V族元素的示例包括氮、磷或砷。二元和三元III-V族化合物的示例是GaN、AlN、InN、InGaN、AlGaN或AlInGaN。通常,III-V族化合物中的元素可以以不同的摩尔分数组合。
在优选实施例中,第一材料是InGaN并且第二材料是GaN或InGaN,其铟浓度低于第一材料的铟浓度。
根据实施例的一个方面,提供在相同的外延步骤序列期间同时形成三种类型像素的发光单元。
图1包括初始结构的俯视图(A)和沿着视图(A)的平面B-B截取的截面图(B),该初始结构包括例如由蓝宝石(Al2O3)、碳化硅(SiC)、硅(Si)、氮化镓(GaN)或氮化铝(AlN)制成的生长衬底101;一个或多个缓冲层的堆叠103,其位于生长衬底101的上表面的顶部并与之接触,以及结晶N型掺杂氮化镓(GaN)层105,其位于堆叠103的上表面的顶部并与之接触。作为示例,缓冲层的堆叠103通过外延形成在衬底101的上表面上。衬底101,层105通过外延形成在堆叠103的上表面上。在该示例中,堆叠103连续延伸并在衬底101的整个表面上具有基本均匀的厚度,层105连续延伸并在堆叠103的整个表面上具有基本均匀的厚度。堆叠103的厚度例如在0.5至10μm的范围内。层105的厚度例如在0.5至10μm的范围内。
图1更具体地示出了在层103的上表面上形成掩模107的步骤。掩模例如由介电材料制成,例如由氮化硅或氧化硅制成。在该示例中,掩模107仅位于装置的绿色像素G的对面,即不覆盖装置的红色像素R的发光单元或蓝色像素B的发光单元。在每个绿色像素G的对面,掩模107包括多个相同或相似的贯穿纳米开口109,例如具有圆柱形,跨像素的发光单元的整个表面规则分布。在此,纳米开口是指横向尺寸(宽度或直径)小于一微米的开口。在此,贯通表示开口109垂直地完全穿过掩模107。作为示例,开口109中的每一个的横向尺寸(宽度或直径)在10至100nm、优选地20至50nm的范围内。开口109的重复间距(俯视图中两个相邻开口之间的中心到中心的距离)例如小于200nm,优选地小于100nm,例如在20至80nm的范围内。例如,开口109分别具有大约25nm的横向尺寸,开口的重复间距约为40nm。掩模107的厚度例如在10至100nm,优选地10至30nm的范围内,例如约为20nm。在所示示例中,掩模107在俯视图中具有大致正方形形状并且呈正方形对称。所描述的实施例不限于该特定示例。作为变体,在俯视图中,掩模107可以具有大致六边形形状并且呈六边形对称。
在优选实施例中,为了形成掩模107的开口109,掩模材料的连续层的上表面上沉积基于嵌段共聚物的具有受控孔隙率的膜(未示出),之后在共聚物膜的开孔对面蚀刻掩模107以形成开口109。因此将共聚物膜用作蚀刻开口109的掩模。一旦执行了开口109的蚀刻,就可以去除共聚物膜。这种方法的实现示例例如在Ricardo Ruiz等人的题为“DensityMultiplication and Improvement Lithography by Directed Block CopolymerAssembly(通过定向嵌段共聚物组装实现密度倍增和改进光刻,发表于Science,2008年8月15日,第321卷,第5891期,第936至939页)”的文章中有所描述。这种方法的一个优点是能够在掩模107中快速形成大量间隔开的小尺寸开口109。
作为变体,掩模107的开口109通过电子束光刻形成。
作为示例,掩模107的形成可以包括沉积在装置的整个表面上连续延伸的掩模层的步骤,接着是在掩模材料中形成跨装置的整个表面规则分布的开口109的步骤,然后是局部去除掩模的步骤,仅保留装置的绿色像素G对面的掩模。
图2是与图1的视图(B)相同的平面中的截面图,示出了通过外延在图1的步骤结束时获得的结构的上表面上沉积N型掺杂半导体材料层111的步骤。在该步骤期间,从层105上表面的未掩蔽部分执行外延生长。因此,在红色和蓝色像素R和B中,外延生长是跨像素的发光单元的整个表面均匀地进行,而在绿色像素G中,仅从位于掩模107的开口109底部的层105的上表面的一部分执行外延生长.外延在装置的所有像素中同时进行。外延例如通过MOCVD(“金属有机化学气相沉积”)或通过MBE(“分子束外延”)进行。
层111沉积的厚度大于掩模107的厚度,因此,在每个绿色像素G的对面,层111在其上部包括在像素的发光单元的整个表面上连续延伸的聚结层113。例如,在图2的沉积步骤结束时,层111的厚度在20至100nm的范围内。在图2的沉积步骤结束时,在装置的每个红色R或蓝色B像素中,层111是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层,并且在装置的每个绿色像素G中,层111包括:
-由半导体材料的纳米柱115形成的下部,填充掩模107的开口109,每个纳米柱115通过其下表面与层105接触;以及
-由半导体材料的聚结层113形成的上部,层113基本上是平坦的并且在像素的发光单元的整个表面上以基本均匀的厚度连续延伸,并且通过其下部与纳米柱115的上表面和掩模107的上表面接触。
层111的半导体材料具有不同于层105的网格参数。在该示例中,层105由氮化镓(GaN)制成,层111由氮化铟镓(InGanN)制成。由于层105和111的材料之间的网格参数差异,并且由于层111相对于层105的厚度相对较小,因此,位于装置的红色R和蓝色B像素对面的层111的上表面侧发生相对强的应变。在装置的绿色像素G中,由于在层111的下表面侧的与层105的界面处存在纳米结构,因此层111的上表面侧的应变相对轻微,甚至是松弛的。
图3是与图2的视图(B)相同的平面中的截面图,示出了通过外延在装置的红色、绿色和蓝色R、G和B中沉积有源层117的步骤。在该步骤期间,从层111的上表面执行外延生长。在装置的所有像素中同时执行外延生长。例如通过MOCVD执行外延。在该步骤期间,沉积第一材料(例如InGaN)的半导体层和具有比第一材料的带隙更宽的带隙的第二材料(例如,铟浓度低于第一材料的GaN或InGaN)的半导体层的交替,以形成量子阱的堆叠,例如3至10个量子阱的堆叠。例如,有源层117的总厚度在40至150nm的范围内。在装置的每个像素中,有源层117是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层。有源层117的厚度例如在装置的所有像素中基本相同。然而,由于一方面的红色和蓝色像素R和B与另一方面的绿色像素G之间的层111上部的应变差异,有源层117的每个InGaN层中的铟浓度在像素R和B中与在像素G中不同。更具体地说,在像素R和B中获得的铟浓度低于在像素G中获得的铟浓度。这种浓度差异源于这样一个事实,即在单个外延步骤期间,与应变相对强的层相比,在相对轻微应变甚至松弛的层中,更容易掺入铟。这一方面能够在像素R和B的发光单元中,另一方面在像素G的发光单元中获得不同的发射波长范围。更具体地说,在该示例中,选择有源层117的生长条件以实现在像素R和B的发光单元中主要以蓝色发光,以及在像素G的发光单元中主要以绿色发光。
图3进一步说明了在每个像素中沉积层119,从而形成位于有源层117的上表面顶部并与之接触的电子势垒的可选步骤。层119例如是P型掺杂的氮化铝镓层(AlGaN)。层119可以同时沉积在装置的所有像素中。在装置的每个像素中,层119是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层。层119的厚度例如在装置的所有像素中基本相同,例如在10至50nm的范围内,例如约为20nm。
图3进一步说明了在阻挡层119的上表面顶部沉积与之接触的P型掺杂半导体材料层121的步骤。层121例如是P型掺杂氮化镓层(GaN)。层121可以同时沉积在装置的所有像素中。在装置的每个像素中,层121是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层。层121的厚度例如在装置的所有像素中基本相同,例如在100至300nm的范围内。
图3进一步说明了在每个像素中沉积位于P型层121的上表面顶部并与之接触的导电层123的步骤。层123可以同时沉积在装置的所有像素中。在装置的每个像素中,层123例如是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层。层123的厚度例如在装置的所有像素中基本相同。在该示例中,层123是在先前步骤结束时获得的装置的基本整个上表面上连续延伸的金属层。
图4示出了将在图1至图3的步骤结束时获得的结构150转移到集成电路200上的步骤,该集成电路200针对装置的每个像素包括基本控制电路,例如基于MOS晶体管,能够单独控制流经像素的发光单元的电流,从而控制由单元发出的光强度。应该注意的是,在图4中,结构150相对于图3的取向发生翻转。
集成电路200形成在半导体衬底201的内部和顶部,半导体衬底201例如由硅制成,例如通过CMOS技术。在该示例中,集成电路200包括涂覆衬底201的上表面的绝缘和导电互连层的堆叠203。互连堆叠203具体地针对每个像素包括与堆叠203的上表面齐平的金属连接焊盘205,其连接到基本像素控制电路。在该示例中,集成电路200还包括在互连堆叠203的基本整个上表面上连续延伸的金属层207。
在图4的转移步骤期间,结构150的金属层123的下表面(根据图4的取向)被放置成与电路200的金属层207的上表面接触。结构150和电路200例如通过金属层123与金属层207的直接结合或分子结合而彼此固定。
图5示出了在将结构150转移到控制电路200上之后的步骤,在此期间,移除生长衬底101和结构150的缓冲层堆叠103以释放对层105的上表面(即,与控制电路200相对的表面)的接触。
图5进一步示出了在去除衬底101和堆叠103之后形成使装置的不同像素的发光单元彼此绝缘的沟槽220的步骤。在该示例中,沟槽220从层105的上表面垂直延伸到互连堆叠203的上表面。沟槽220可以全部或部分地填充有电绝缘材料,例如氧化硅。
图6示出了在图1至图5的步骤结束时获得的结构的上表面上沉积导电层223的后续步骤。在该示例中,层223是透明导电层,例如由氧化铟锡(ITO)制成,在装置的基本整个表面上连续延伸。在每个像素中,层223特别地与像素的发光单元的N型半导体层105的上表面接触。在该示例中,层223能够同时接触装置的所有发光单元的层105,经由焊盘205和金属层207和123单独接触每个单元的P型半导体层121。
图6进一步说明了在装置的每个红色像素R对面,将适于将由像素R的发光单元发射的光辐射转换为另一波长范围内的光辐射的颜色转换元件225局部沉积或转移到透明导电层223的上表面的步骤。在该示例中,元件225适于将由像素R的发光单元发射的蓝光转换为红光。元件225例如由包含量子点或纳米磷光体的层形成。
关于图1至6描述的方法的优点在于,它能够在相同的外延步骤序列期间同时形成适于分别在两个不同波段发光的两种类型的发光单元。尤其能够减少为形成多色显示装置而提供的不同类型的颜色转换元件的数量。特别地,在上述示例中,单一类型的颜色转换元件足以形成三色显示装置,这降低了装置的复杂度。
图7至图11是示出根据第二实施例的制造多色发光显示装置的方法的示例的连续步骤的截面图。
如同在图1至图6的示例中一样,本文考虑了包括能够分别在三个不同波长范围内发光的三种类型不同像素的显示装置的形成。更具体地,在图1至图6的示例中需要形成这样一种显示装置:其包括适于主要发射蓝光的一个或多个蓝色像素B,适于主要发射绿色光的一个或多个绿色像素G,以及适于主要发射红光的一个或多个红色像素R。
图7示出了与图1的结构相同或相似的初始结构,包括生长衬底101、位于生长衬底101的上表面顶部并与之接触的一个或多个缓冲层的堆叠103,以及位于堆叠103的上表面顶部并与之接触的N型掺杂氮化镓(GaN)层105。
更具体地,图7示出了在层103的上表面上形成掩模307的步骤。掩模307例如由介电材料制成,例如由氮化硅或氧化硅制成。掩模307例如与图1的掩模107相同或相似,但是事实是,在图7的示例中,掩模307在装置的所有像素R、G和B上延伸,不仅是在绿色像素G对面。掩模307包括多个贯穿纳米开口309,例如与图1的掩模107的开口109相同或相似,跨装置的整个表面规则分布。
图8示出了装置的蓝色像素B对面的掩模307的局部减薄的步骤。例如,掩模307的减薄通过局部垂直各向异性蚀刻来执行。在该步骤结束时,蓝色像素B对面的掩模307的厚度例如比像素R和G对面的掩模307的厚度小至少10nm。
图9示出了装置的绿色像素G对面的局部去除步骤307,仅保留装置的红色和蓝色像素R和B对面的掩模。
图10示出了通过层311的外延将N型掺杂半导体材料沉积到在图7至图9的步骤结束时获得的结构的上表面上的步骤。在该步骤期间,外延生长从层105上表面的未掩蔽部分开始。因此,在绿色像素G中,在像素的发光单元的整个表面上均匀地执行外延生长,而在红色和蓝色像素R和B中,仅从位于掩模307的开口309底部的层105的上表面的一部分执行外延生长。在单个外延步骤期间,在装置的所有像素中同时执行外延。例如通过MOCVD执行外延。
层311沉积的厚度大于装置的蓝色像素B对面的掩模307的厚度,并且小于红色像素R对面的掩模307的厚度。因此,在每个蓝色像素B对面,层311在其上部包括在像素的发光单元的整个表面上连续延伸的聚结层313,以及在其下部包括布置在掩模307的开口309中,并且将聚结层313耦合到层105的上表面的多个纳米柱315。在装置的每个绿色像素G中,层311是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层。在装置的每个红色像素R中,层311是由布置在掩模307的开口309中的纳米柱317形成的不连续层,从层105的上表面延伸并且仅部分填充开口309。
层311的半导体材料具有不同于层105的网格参数。在该示例中,层105由氮化镓(GaN)制成,层311由氮化铝镓(AlGanN)制成。由于层105和311的材料之间的网格参数差异,并且由于层311相对于层105的厚度相对较小,因此,位于装置的绿色像素G对面的层311的上表面侧发生相对强的应变。在装置的红色和蓝色像素R和B中,由于在层311的下表面侧存在纳米结构,因此,层211的上表面侧的应变相对轻微,甚至是松弛的。
图11示出了通过层319的外延将将N型掺杂半导体材料沉积到在图7至图10的步骤结束时获得的结构的上表面上的步骤。在该步骤期间,外延生长从层311的上表面执行。因此,在绿色和蓝色像素G和B中,在像素的发光单元的整个表面上均匀地执行外延生长,并且在红色像素R中,仅从位于掩模307的开口309中的纳米柱317的上表面执行外延生长。外延在装置的所有像素中同时执行。例如通过MOCVD执行外延。
层319沉积的厚度大于掩模307的腔体309的一部分的高度,这些部分在装置的红色像素R中未填充纳米柱317。因此,在每个红色像素R对面,层319在其上部包括在像素的发光单元的整个表面上连续延伸的聚结层321,以及在其下部包括布置在掩模307的开口309中并将聚结层321耦合到层311的纳米柱317的上表面的多个纳米柱323。在装置的每个绿色或蓝色像素G或B中,层319是在像素的发光单元的整个表面上以基本均匀的厚度连续延伸的基本平坦的层。
层319的半导体材料具有不同于层311的网格参数,优选地,不同于层105的网格参数。在该示例中,层319的材料和层311的材料之间的网格参数差异大于层319的材料和层105的材料之间的网格参数差异。在该示例中,层319由氮化镓铟(InGaN)制成。
在装置的蓝色像素B中,层311在其上表面侧发生轻微应变,甚至是松弛的。由于层311的材料和层319的材料之间相对高的网格参数差异,在装置的蓝色像素B中,层319在其上表面侧发生高度应变。
在装置的绿色像素G中,由于层311已经在层105的网格上发生应变,并且由于层319的材料和层105的材料之间的网格参数差异小于层319的材料和层311的材料之间的网格参数差异,因此,层319的上表面侧的应变比在装置的蓝色像素B中更轻。
在装置的红色像素R中,由于在层319的下表面侧的与层311的界面处存在纳米结构,因此层319的上表面侧的应变相对轻微,甚至是松弛的。
显示装置的制造方法的后续步骤(在此未详述)例如类似于先前关于图3至图6所描述的步骤。由于层319的上部在红色、绿色、和蓝色像素R、G和B之间存在应变差异,因此,有源层的每个InGaN层中的铟浓度在R、G和B像素中不相同。更具体地,在蓝色像素B中获得的铟浓度小于在绿色像素G中获得的,并且在绿色像素G中获得的铟浓度小于在红色像素R中获得的。这使得能够在不同类型像素的发光单元中获得不同的发光波长范围。更具体地,在该示例中,选择有源层的生长条件以实现在像素G的发光单元中主要以绿色发光、在像素B的发光单元中主要以蓝色发光,以及在像素R的发光单元中主要以红色发光。
因此,关于图7至图11描述的制造方法的优点在于,它能够在相同的外延步骤序列期间同时形成适于分别在三个不同波段发光的三种类型的发光单元。尤其能够在三色显示装置的情况下完全取消颜色转换元件。
图12是示出根据第三实施例的制造多色发光显示装置的方法的示例的步骤的截面图。
图12的实施例与图7至图11的实施例的不同之处在于,在图12的实施例中,掩模307在装置的绿色像素G对面减薄,并且在装置的蓝色像素B对面完全去除。
在图12的实施例中,层311和319由具有不同组成、具有不同网格参数的N型掺杂半导体材料制成。更具体地,层319的材料具有大于层311的材料的网格参数,层311的材料的网格参数本身大于层105的网格参数。层311沉积的厚度大于绿色像素G对面的掩模307的厚度,并且小于红色像素R对面的掩模307的厚度。层319沉积的厚度大于掩模307的腔体309的一部分的高度,这些部分在装置的红色像素R中未填充纳米柱317。
在该示例中,层105由氮化镓(GaN)制成,层311和319由氮化铟镓(InGaN)制成。由于层105和311的材料之间的网格参数差异,并且由于层311相对于层105的厚度相对较低,因此,位于装置的蓝色B像素对面的层311的上表面侧发生相对强的应变。在装置的绿色和红色像素G和R中,由于在层311的下表面侧存在纳米柱,因此层311的上表面侧的应变相对轻微,甚至是松弛的。
在装置的蓝色像素B中,由于层311在层105的网格上的相对高应变,层319的上表面侧发生相对强的应变。
在装置的绿色像素G中,由于层311的材料和层319的材料之间的网格参数差异,层319的上表面侧发生相对强的应变,但小于层319在装置的蓝色像素B中的应变。
在装置的红色像素R中,由于在层319的下表面侧与层311的界面处存在纳米结构,因此层319的上表面侧的应变相对轻微(即,应变小于在绿色像素G中),甚至是松弛的。
显示装置的制造方法的后续步骤(在此未详述)例如类似于先前描述的步骤。与图7至图11的示例中所描述的类似,由于层319的上部在红色、绿色、和蓝色像素R、G和B之间存在应变差异,因此,有源层的每个InGaN层中的铟浓度在R、G和B像素中不相同。更具体地,在蓝色像素B中获得的铟浓度小于在绿色像素G中获得的,并且在绿色像素G中获得的铟浓度小于在红色像素R中获得的。这使得能够在不同类型像素的发光单元中获得不同的发光波长范围。更具体地,在该示例中,选择有源层的生长条件以实现在像素G的发光单元中主要以绿色发光、在像素B的发光单元中主要以蓝色发光,以及在像素R的发光单元中主要以红色发光。
图13是示出根据第四实施例的制造多色发光装置的方法的示例的步骤的截面图。
图13的实施例与前面的实施例的不同之处在于,在图13的实施例中,前面示例的掩模107或307被掩模407代替。在装置的红色像素R对面,掩模407包括与图1的掩模107的开口109或图7的掩模307的开口309相同或相似的开口。在装置的绿色像素G对面,掩模407还包括类似的开口,这些开口具有比红色像素R中更大的尺寸,例如更大的宽度,并且可选地具有更大的间距。在该示例中,在装置的红色像素R对面,以及在装置的绿色像素G对面,掩模407的厚度基本相同。在装置的蓝色像素B对面,掩模407被进一步完全去除。
在图13的实施例中,在形成掩模407之后,在结构的上表面上沉积N型掺杂半导体材料层411。在该步骤期间,从层105的上表面的未掩蔽部分执行外延生长。如在前面的实施例中,在装置的所有像素中同时执行外延生长。层411沉积的厚度大于掩模407的厚度,使得在装置的每个红色和绿色像素R和G对面,层411在其上部包括在像素的发光单元的整个表面上连续延伸的聚结层313。
层411的半导体材料具有不同于层105的网格参数。在该示例中,层105由氮化镓(GaN)制成,层411由氮化铟镓(InGanN)制成。
在装置的蓝色像素B中,由于层105和411的材料之间的网格参数差异,层411的上表面侧发生相对强的应变。
在装置的红色像素R中,由于在层411的下表面侧的与层105的界面处存在纳米结构,因此,层411的上表面侧的应变相对轻微,甚至是松弛的。
在装置的绿色像素G中,由于层411的下表面侧的纳米结构尺寸较大,因此层411的应变大于红色像素R对面的层411的应变,但小于蓝色像素B对面的层411的应变。
如在图7至图11和图12的示例中,这使得在蓝色像素B的有源层中获得的铟浓度小于在绿色像素G的有源层中获得的,并且在绿色像素G的有源层中获得的铟浓度小于在红色像素R的有源层中获得的,因此不同类型像素的发光单元中的发光波长不同。更具体地,在该示例中,选择有源层的生长条件以实现在像素G的发光单元中主要以绿色发光,在像素B的发光单元中主要以蓝色发光,以及在像素R的发光单元中主要以红色发光。
已经描述了各种实施例和变体。本领域技术人员将理解,这些各种实施例和变体的某些特征可以组合,并且本领域技术人员将想到其他变体。特别地,所描述的实施例不限于上述像素的基本发光单元的绝缘结构以及基本发光单元与用于控制装置的电路之间的连接的实施例。
此外,所描述的实施例不限于本公开中指示的材料和尺寸的示例。
此外,虽然已经描述了能够同时形成适于分别发射蓝色、绿色和红色的三种类型像素的优选实施例,但是所描述的实施例不限于这种特定情况。特别地,通过改变半导体材料的成分和/或掩模107、307和/或407的开口的尺寸和/或间距,可以形成在不同于上述波段的其他波段中发光的发光单元。
此外,为了在实现上述方法的不同沉积步骤期间限制衬底101的应变和弯曲风险,可以在形成掩模107、307或407之前,在半导体层105中蚀刻界定装置的不同像素的沟槽(未示出),例如跨层105的整个高度。
还应注意,上述半导体层的所有导电类型都可以反转。

Claims (12)

1.一种发光装置,包括适于分别在第一和第二波长范围内发光的第一和第二发光单元,其中:
-每个发光单元包括第一半导体材料的第一层(105)和具有不同于所述第一材料的网格参数的第二半导体材料的第二层(111;311;411)的堆叠;
-在所述第一单元中,所述第一层(105)跨所述单元的整个表面与所述第二层(111;311;411)接触;以及
-在所述第二单元中,设置有跨所述单元的所述整个表面规则分布的多个贯穿纳米开口(109;309)的掩模(107;307;407)形成所述第一层(105)和所述第二层(111;311;411)之间的界面,所述第二层(111;311;411)包括布置在所述掩模的所述纳米开口中的多个第二材料的纳米柱(115;315),其通过第一表面与所述第一层(105)接触,以及包括所述第二材料的聚结层(113;313),其与所述纳米柱的相对所述第一层(105)的第二表面接触,在所述掩模的相对所述第一层(105)的一侧基本上跨所述单元的所述整个表面延伸,
以及其中在每个单元中,所述第二层(111;311;411)的顶部具有有源层(117)。
2.根据权利要求1所述的装置,其中在每个单元中,所述第一层(105)掺杂有第一导电类型,并且所述有源层(117)的顶部具有第二导电类型的掺杂半导体层(121)。
3.根据权利要求1或2所述的装置,其中所述第一层(105)由氮化镓制成,而所述第二层(111)由氮化铟镓制成。
4.根据权利要求1至3中任一项所述的装置,包括与所述第一单元相同的第三发光单元,其中所述第三单元顶部具有波长转换元件(225),并且所述第一和第二单元顶部不具有波长转换元件。
5.根据权利要求1或2所述的装置,还包括适于在第三波长范围内发光的第三发光单元,其中:
-所述第三发光单元包括所述第一半导体材料的第一层(105)和所述第二半导体材料的第二层(311)的堆叠;
-在所述第三单元中,设置有跨所述单元的所述整个表面规则分布的多个贯穿纳米开口(309)的掩模(307)形成所述第一层(105)和所述第二层(311)之间的界面;
-所述掩模(307)在所述第三单元中的厚度大于在所述第二单元中的厚度;以及
-所述第二层(311)的厚度大于所述掩模(307)在所述第二单元中的厚度且小于所述掩模(307)在所述第三单元中的厚度。
6.根据权利要求5所述的装置,其中每个单元还包括第三半导体材料的第三层(319),其位于所述第二层(311)的顶部,其中:
-在所述第一和第二单元中的每一个中,所述第三层(319)基本上跨所述单元的整个表面与所述第二层(111;311;411)接触;以及
-在所述第三单元中,所述第三层(319)包括布置在所述掩模(307)的所述纳米通孔中的多个纳米柱(323),其通过第一表面与所述第二层(311)接触,以及所述第三层的材料的聚结层(321),其与所述纳米柱(323)的相对所述第二层(311)的第二表面接触,在所述掩模(307)的相对所述第一层(105)的一侧基本上跨所述单元的所述整个表面延伸。
7.根据权利要求5或6所述的装置,其中所述第三材料具有与所述第二材料的网格参数差异,所述第二材料和所述第三材料之间的网格参数差异大于所述第一材料和所述第三材料之间的网格参数差异。
8.根据权利要求5至7中任一项所述的装置,其中所述第一层(105)、第二层(311)和第三层(319)分别由氮化镓或氮化铝镓、和氮化铟镓制成。
9.根据权利要求5或6所述的装置,其中所述第一层(105)、第二层(311)和第三层(319)分别由氮化镓或氮化铟镓、和氮化铟镓制成,所述第二(311)和第三(319)铟镓氮化物层的成分是不同的。
10.根据权利要求1或2所述的装置,还包括适于在第三波长范围内发光的第三发光单元,其中:
-所述第三发光单元包括所述第一半导体材料的第一层(105)和所述第二半导体材料的第二层(411)的堆叠;
-在所述第三单元中,设置有跨所述单元的所述整个表面分布的多个贯穿纳米开口的掩模(407)形成所述第一层(105)和所述第二层(311)之间的界面;以及
-所述掩模(407)的所述纳米开口的尺寸在所述第三单元中比在所述第一单元中更大。
11.一种制造根据权利要求1至10中任一项所述的装置的方法,其中所述不同单元的所述第二层(111;311;411)在相同外延步骤期间同时形成。
12.一种制造根据权利要求2所述的装置的方法,其中所述不同单元的所述有源层(117)在相同外延步骤期间同时形成。
CN201980091377.3A 2018-12-05 2019-12-03 多色电致发光显示装置及其制造方法 Active CN113396480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1872366 2018-12-05
FR1872366A FR3089687B1 (fr) 2018-12-05 2018-12-05 Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
PCT/FR2019/052907 WO2020115426A1 (fr) 2018-12-05 2019-12-03 Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif

Publications (2)

Publication Number Publication Date
CN113396480A true CN113396480A (zh) 2021-09-14
CN113396480B CN113396480B (zh) 2024-03-26

Family

ID=66542339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980091377.3A Active CN113396480B (zh) 2018-12-05 2019-12-03 多色电致发光显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20220020810A1 (zh)
EP (1) EP3891813B1 (zh)
CN (1) CN113396480B (zh)
FR (1) FR3089687B1 (zh)
WO (1) WO2020115426A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3119931B1 (fr) 2021-02-17 2024-04-05 Commissariat Energie Atomique Dispositif optoélectronique et procédé de fabrication d'un tel dispositif
FR3122037B1 (fr) 2021-04-20 2023-04-14 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique ou photovoltaïque, et dispositif réalisé par ce procédé
FR3122038B1 (fr) 2021-04-20 2023-04-14 Commissariat Energie Atomique Dispositif optoélectronique comportant un empilement à puits quantiques multiples

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141512A1 (en) * 2002-01-31 2003-07-31 Georg Bruderl Semiconductor component and method for fabricating a semiconductor component
EP2665100A2 (en) * 2012-05-14 2013-11-20 National Tsing Hua University Light-emitting diode display and method of producing the same
CN105009307A (zh) * 2013-01-29 2015-10-28 三星电子株式会社 制造纳米结构的半导体发光元件的方法
EP2636078B1 (en) * 2010-11-04 2015-12-30 Koninklijke Philips N.V. Solid state light emitting devices based on crystallographically relaxed structures
US20170323925A1 (en) * 2016-05-04 2017-11-09 Glo Ab Monolithic multicolor direct view display containing different color leds and method of making thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141512A1 (en) * 2002-01-31 2003-07-31 Georg Bruderl Semiconductor component and method for fabricating a semiconductor component
EP2636078B1 (en) * 2010-11-04 2015-12-30 Koninklijke Philips N.V. Solid state light emitting devices based on crystallographically relaxed structures
EP2665100A2 (en) * 2012-05-14 2013-11-20 National Tsing Hua University Light-emitting diode display and method of producing the same
CN105009307A (zh) * 2013-01-29 2015-10-28 三星电子株式会社 制造纳米结构的半导体发光元件的方法
US20170323925A1 (en) * 2016-05-04 2017-11-09 Glo Ab Monolithic multicolor direct view display containing different color leds and method of making thereof

Also Published As

Publication number Publication date
EP3891813B1 (fr) 2023-01-25
CN113396480B (zh) 2024-03-26
FR3089687B1 (fr) 2021-04-30
EP3891813A1 (fr) 2021-10-13
FR3089687A1 (fr) 2020-06-12
US20220020810A1 (en) 2022-01-20
WO2020115426A1 (fr) 2020-06-11

Similar Documents

Publication Publication Date Title
CN111129026B (zh) 多色发光器件及制造这种器件的方法
CN110168753B (zh) 具有发光二极管的光电器件
US8058082B2 (en) Light-emitting diode with textured substrate
CN113396480B (zh) 多色电致发光显示装置及其制造方法
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
US20230069410A1 (en) High resolution monolithic rgb arrays
US20210335884A1 (en) Led arrays
US20230378237A1 (en) Led device and method of manufacture
US20230238479A1 (en) Strain relaxation layer
US20230048093A1 (en) Micro-led and method of manufacture
US10784402B2 (en) Nanowire formation methods
CN113875030A (zh) 包括钝化层的发光二极管前体
US20240006460A1 (en) Voltage-controllable monolithic native rgb arrays
TWI803841B (zh) 高分辨率單體式rgb陣列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant