TW202226574A - 整合在單一晶圓上之三色光源 - Google Patents

整合在單一晶圓上之三色光源 Download PDF

Info

Publication number
TW202226574A
TW202226574A TW110133350A TW110133350A TW202226574A TW 202226574 A TW202226574 A TW 202226574A TW 110133350 A TW110133350 A TW 110133350A TW 110133350 A TW110133350 A TW 110133350A TW 202226574 A TW202226574 A TW 202226574A
Authority
TW
Taiwan
Prior art keywords
light source
semiconductor layer
wavelength
substrate
light
Prior art date
Application number
TW110133350A
Other languages
English (en)
Other versions
TWI803968B (zh
Inventor
麥克 恰德席克
愛羅安東尼歐Ｃ 桑契斯
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202226574A publication Critical patent/TW202226574A/zh
Application granted granted Critical
Publication of TWI803968B publication Critical patent/TWI803968B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

示例性裝置可包括：基板；介電層，在基板上形成；第一光源，經構造為發射藉由第一波長表徵的第一光；第二光源，經構造為發射藉由與第一波長不同的第二波長表徵的第二光；以及第三光源，經構造為發射藉由與第一波長及第二波長不同的第三波長表徵的第三光。第一光源可自然地在基板的第一區域上形成並且在介電層的第一開口內佈置。第二光源可自然地在基板的第二區域上形成並且在介電層的第二開口內佈置。第三光源可自然地在基板的第三區域上形成並且在介電層的第三開口內佈置。

Description

整合在單一晶圓上之三色光源
本申請案主張標題為「THREE COLOR LIGHT SOURCES INTEGRATED ON A SINGLE WAFER」的於2020年9月15日提交的美國專利申請案第17/021,391號的權益及優先權，此專利申請案的全部內容藉由引用方式併入本文中。
本技術係關於在相同基板上形成具有三個不同的發射波長的光源的方法。更具體地，本技術係關於定製各種光源的性質以實現期望的發射波長的方法。
各種顯示技術使用具有不同發射波長的光源，諸如紅色、綠色、及藍色，以提供全色顯示器。例如，發光二極體(LED)可在電視的顯示面板上佈置。LED可係具有小於或約10 μm的最大線性尺寸的微型LED。在相同基板上提供具有不同發射波長的LED係困難的、昂貴的、且耗時的，並且經常LED特徵不在於可接受的性質。
因此，需要可以用於在相同基板上產生具有不同的發射波長的高品質LED的改進方法。此等及其他需要由本技術解決。
示例性裝置可包括：基板；介電層，在基板上形成；第一光源，經構造為發射藉由第一波長表徵的第一光；第二光源，經構造為發射藉由與第一波長不同的第二波長表徵的第二光；以及第三光源，經構造為發射藉由與第一波長及第二波長不同的第三波長表徵的第三光。第一光源可自然地在基板的第一區域上形成並且在介電層的第一開口內佈置。第二光源可自然地在基板的第二區域上形成並且在介電層的第二開口內佈置。第三光源可自然地在基板的第三區域上形成並且在介電層的第三開口內佈置。
在一些實施例中，第一光源可包括具有半極性及/或非極性的極性的發射表面。第一光源可包括具有第一鬆弛度的第一主動區域，第二光源可包括具有第二鬆弛度的第二主動區域，並且第一鬆弛度可與第二鬆弛度不同。
第一光源可包括具有第一In百分比的第一主動區域，第二光源可包括具有第二In百分比的第二主動區域，並且第一In百分比與第二In百分比不同。第一光源可具有第一形狀，第二光源可具有第二形狀，並且第一形狀可與第二形狀不同。
第一光源可包括第一半導體層，該第一半導體層包括GaN及/或InGaN。第一光源亦可包括在第一半導體層上形成的第一多孔半導體層及在第一多孔半導體層上形成的第一鬆弛的半導體層，第一多孔半導體層可包括具有第一孔隙度的GaN，並且第一鬆弛的半導體層可包括具有第一鬆弛度的InGaN。
第二光源可包括第二半導體層，該第二半導體層包括GaN及/或InGaN，第二光源亦可包括在第二半導體層上形成的第二多孔半導體層及在第二多孔半導體層上形成的第二鬆弛的半導體層，第二多孔半導體層可包括具有第二孔隙度的GaN，並且第二鬆弛的半導體層可包括具有第二鬆弛度的InGaN。第一孔隙度可與第二孔隙度不同，並且第一鬆弛度可與第二鬆弛度不同。
在第一光源的第一鬆弛的半導體層中的InGaN可具有第一In百分比，在第二光源的第二鬆弛度的半導體層中的InGaN可具有第二In百分比，並且第一In百分比可與第二In百分比不同。第一光源可藉由第一關鍵尺寸表徵，第二光源可藉由第二關鍵尺寸表徵，並且第一關鍵尺寸可與第二關鍵尺寸不同。
本技術的一些實施例可涵蓋具有下列的裝置：複數個第一光源，經構造為發射藉由第一波長表徵的第一光；複數個第二光源，經構造為發射藉由第二波長表徵的第二光；及複數個第三光源，經構造為發射藉由第三波長表徵的第三光。複數個第一光源的每個第一光源可自然地在基板的第一區域上形成。第一波長可與第二波長及第三波長不同，並且第二波長可與第三波長不同。複數個第二光源的每個第二光源可自然地在基板的第二區域上形成，並且複數個第三光源的每個第三光源可自然地在基板的第三區域上形成。
在一些實施例中，複數個第一光源可隔開以在複數個第一光源的相鄰第一光源之間具有第一距離，複數個第二光源可隔開以在複數個第二光源的相鄰第二光源之間具有第二距離，並且第一距離可與第二距離不同。複數個第一光源的每個第一光源可藉由第一關鍵尺寸表徵，複數個第二光源的每個第二光源可藉由第二關鍵尺寸表徵，並且第一關鍵尺寸可與第二關鍵尺寸不同。
複數個第一光源可隔開以在複數個第一光源的相鄰第一光源之間具有第一距離，複數個第二光源可隔開以在複數個第二光源的相鄰第二光源之間具有第二距離，第一距離可大於第二距離，並且第一關鍵尺寸可小於第二關鍵尺寸。第一數量的第一光源可在基板的第一區域上形成，第二數量的第二光源可在基板的第二區域上形成，第一光源的第一數量可小於第二光源的第二數量，並且第一關鍵尺寸可小於第二關鍵尺寸。
基板的第一區域可包括基板的複數個第一部分，基板的第二區域可包括基板的複數個第二部分，並且基板的第三區域可包括基板的複數個第三部分。基板的第一部分的數量可大於基板的第二部分的數量。複數個第一光源的每個第一光源可藉由第一關鍵尺寸表徵，複數個第二光源的每個第二光源可藉由第二關鍵尺寸表徵，並且第一關鍵尺寸可小於第二關鍵尺寸。
本技術的一些實施例可涵蓋具有下列的裝置：第一光源，經構造為發射藉由第一波長表徵的第一光；第二光源，經構造為發射藉由第二波長表徵的第二光；及第三光源，經構造為發射藉由第三波長表徵的第三光。第一光源可在基板的第一區域上形成，並且第一光源的第一半導體層可藉由第一孔隙度表徵。第二光源可在基板的第二區域上形成，並且第二光源的第二半導體層可藉由第二孔隙度表徵。第三光源可在基板的第三區域上形成，並且第三光源的第三半導體層可藉由第三孔隙度表徵。第一波長可與第二波長及第三波長不同，並且第二波長可與第三波長不同。第一孔隙度可與第二孔隙度及第三孔隙度不同，並且第二孔隙度可與第三孔隙度不同。第一光源可包括半極性及/或非極性的發射表面。
此種技術可提供優於習知系統及技術的數個益處。例如，光源可自然地在相同基板上形成，從而與習知的拾取及放置方法相比，降低成本、增加良率、及減少處理時間。另外，可調諧每個光源的發射波長。例如，可克服提供亮紅色發射器的挑戰。此外，可減小其上形成發射器的模板的厚度。結合下文描述及附圖更詳細描述此等及其他實施例，連同其眾多優點及特徵。
許多顯示技術使用具有不同發射波長的光源，諸如紅色、綠色、及藍色，以提供全色顯示器。光源係由具有不同帶隙的不同材料製成，以便產生不同的發射波長。一些習知方法使用「拾取及放置」技術以提供針對每個波長具有適宜的光發射特性的光源。此等方法使用分離的基板來針對每個發射波長生長不同的LED、從生長基板移除LED、並且隨後將LED附接到共用晶圓。此等方法可藉由選擇具有與針對每個發射波長的LED類似的晶體結構的生長基板來最小化晶格失配。晶格失配可以在LED中誘發應變，該應變可不利地影響由LED發射的光的品質及效率。然而，歸因於處理步驟的數量、增加的起始基板數量、及設備的複雜性，此等方法係冗長、耗時、低良率、及昂貴的。
本技術可藉由在相同基板上自然地形成具有不同發射波長的LED來克服此等問題。各個參數可經調節以選擇特定發射波長。例如，在基板上形成的Si摻雜的GaN層的不同區域可具有不同量的孔隙度，此可用於將各種量的In併入InGaN層的對應區域中以改變InGaN層的應變，並且藉此偏移在InGaN層的不同區域上形成的主動區域的發射波長。特定而言，第一區域可經調諧用於藍色發射，而第二區域可稍微經鬆弛用於綠色發射，並且第三區域可進一步經鬆弛用於紅色發射。可隨後在不同區域上形成基於GaN的光源。
替代或此外，光源的特性可經調節以選擇特定發射波長。例如，光源可形成為具有半極性及/或非極性的發射表面。此舉可允許將更多In併入基於GaN的材料中，此可將發射波長偏移到較長波長。作為另一實例，v形凹坑或傾斜的溝槽可形成在發射表面上以增加In併入及發射波長。作為又一實例，光源的關鍵尺寸可關於其他光源減小或增加以便調諧（增加或減小）In併入及發射波長。作為又一實例，可增加或減小光源的節距以便調諧（增加或減小）In併入及發射波長。作為又一實例，光源可形成為具有刻面及/或超晶格以便改變（增加或減小）In併入及發射波長。
本技術的方法亦可最小化可以不期望的方式偏移發射波長的應變效應及/或可以減小光發射的強度的極化效應。另外，本技術的方法可減小LED的厚度。此外，本技術的方法可減小用於形成LED的處理及/或遮蔽步驟的數量。
第1圖圖示了根據本技術的一些實施例的示例性裝置100的示意性俯視圖。裝置100可包括自然地在基板115上形成的複數個光源145、150、及155。基板115可包括Si。更具體地，基板115可包括：第一區域130，其上形成經構造為發射具有第一波長的光的第一光源145；第二區域135，其上形成經構造為發射具有第二波長的光的第二光源150，以及第三區域140，其上形成經構造為發射具有第三波長的光的第三光源155。在一些實例中，第一波長可落入電磁光譜的紅色區域內，第二波長可落入電磁光譜的綠色區域內，並且第三波長可落入電磁光譜的藍色區域內。紅色區域可包括在約615 nm與約740 nm之間的波長，綠色區域可包括在約500 nm與約565 nm之間的波長，並且藍色區域可包括在約450 nm與約485 nm之間的波長。為了簡便，僅在第1圖中圖示數個第一光源145、第二光源150、及第三光源155。然而，可提供任何適宜數量的第一光源145、第二光源150、及第三光源155。
第2圖圖示了根據本技術的一些實施例的示例性光源200的側視圖。光源200包括主動區域235，該主動區域可在多量子阱(multiple quantum well; MQW)的相對側面上具有GaN及/或InGaN加上p及n摻雜的GaN或InGaN的MQW結構、及在基板215上沉積的半導體層220。為了簡便，未圖示觸點、反射器、及鈍化層。在一些實例中，半導體層220可包括GaN並且基板215可包括Si，儘管基板亦可係或包括其他含矽材料以及其上可以形成半導體層的任何其他材料。歸因於相對於基板215及半導體層220的晶格失配，光源200的發射波長可受到主動區域235的MQW中的銦的濃度及主動區域235上的應變影響。每單位輸入電力的光源200的發射電力或亮度亦受到主動區域235內及其表面上的應變及缺陷捕獲限制。作為減少此種限制的一個實例，光源200亦可包括在半導體層220上形成的多孔半導體層225。在一些實例中，多孔半導體層225可包括多孔Si摻雜的GaN。此外，光源200可包括在多孔半導體層225上形成的鬆弛的半導體層230。在一些實例中，鬆弛的半導體層230可包括鬆弛的InGaN。
可隨後藉由改變多孔半導體層225的孔隙度來選擇光源200的發射波長。例如，可藉由從多孔半導體層225的Si摻雜的GaN中移除增加量的Si來增加孔隙度。此舉允許鬆弛的半導體層230在更接近MQW中的較高位準的In處呈現更自然的晶格大小（更鬆弛）。從主動區域235的MQW的特定銦濃度引起的發射波長隨後受到藉由層及下面的基板賦予的應變的較少影響；此導致來自光源200的較長發射波長。
在一些實例中，光源200的發射波長可變化以提供第1圖所示的第一光源145、第二光源150、及第三光源155。例如，在基板115的第一區域130上的第一光源145可包括具有高孔隙度的多孔半導體層225，諸如在30%與60%之間的孔隙度。在基板115的第二區域135上的第二光源150可包括具有中間孔隙度的多孔半導體層225，諸如在0%與30%之間的孔隙度。在基板115的第三區域140上的第三光源可包括具有低孔隙度的多孔半導體層225，諸如0%的孔隙度。此可導致：在基板115的第一區域130上的第一光源145具有鬆弛的半導體層230，具有高鬆弛度及/或高度In併入量，諸如在5%與15%之間的In；在基板115的第二區域135上的第二光源150具有鬆弛的半導體層230，具有中間鬆弛度及/或中度In併入量，諸如在2%與5%之間的In；並且在基板的第三區域140上的第三光源155具有鬆弛的半導體層230，具有低鬆弛度及/或低度In併入量，諸如在1%與5%之間的In。
第1圖所示的裝置100可藉由下列步驟形成：在基板115上均勻地沉積半導體層220，並且隨後在半導體層220上均勻地沉積多孔半導體層225。半導體層220及多孔半導體層225可藉由各種方法沉積，諸如金屬有機化學氣相沉積(metal-organic chemical vapor deposition; MOCVD)、電漿增強的MOCVD、分子束磊晶(molecular beam epitaxy; MBE)、或氣相磊晶。在一些實例中，可隨後在對應於基板115的第一區域130、基板115的第二區域135、及基板115的第三區域140的區域中以不同方式調節多孔半導體層225的孔隙度。
例如，為了增加初始沉積的多孔半導體層225的孔隙度，可從多孔半導體層225的多孔Si摻雜的GaN移除各種量的Si。在一些實例中，可藉由電化學製程從基板115的第一區域130上形成的多孔半導體層225的部分移除第一量的Si，可從基板115的第二區域135上形成的多孔半導體層225的部分移除第二量的Si，並且可從基板115的第三區域140上形成的多孔半導體層225的部分移除第三量的Si。所移除的第一量的Si可大於所移除的第二量的Si，並且所移除的第二量的Si可大於所移除的第三量的Si。鬆弛的半導體層230可隨後在多孔半導體層225上沉積。歸因於多孔半導體層225的孔隙度的差異，鬆弛的半導體層230的不同區域可具有對應的應變差異。在此實例中，與對應於基板115的第二區域135的鬆弛的半導體層230的部分相比，對應於基板115的第一區域130的鬆弛的半導體層230的部分可具有較大的應變鬆弛度。此亦具有使發射波長紅色偏移(ref-shifting)的效應，使得與在基板115的第二區域135上形成的光源相比，在基板115的第一區域130上形成的光源可具有較長的發射波長。同樣，與對應於基板115的第三區域140的鬆弛的半導體層230的部分相比，對應於基板115的第二區域135的鬆弛的半導體層230的部分可具有較大的應變鬆弛度。另外，與在基板115的第三區域140上形成的光源相比，在基板115的第二區域135上形成的光源可具有較長的發射波長。在其他實例中，多孔半導體層225的部分的至少一者可保持為沉積，使得其孔隙度未改變。光源可包括主動區域235，該主動區域可藉由在鬆弛的半導體層230的不同區域上沉積來形成。
第3圖圖示了根據本技術的一些實施例的示例性裝置300的示意性側視圖。裝置300可包括第一光源345、第二光源350、及第三光源355，其中的每一者自然地在基板315上形成。基板315可包括Si，但基板亦可係或包括其他含矽材料以及其上可以形成半導體層的任何其他材料。第一光源345可經構造為發射具有第一波長的光，第二光源350可經構造為發射具有第二波長的光，並且第三光源355可經構造為發射具有第三波長的光。在一些實例中，第一波長可落入電磁光譜的紅色區域內，第二波長可落入電磁光譜的綠色區域內，並且第三波長可落入電磁光譜的藍色區域內。
裝置300可藉由在基板315上沉積介電層370來形成。介電層370可包括材料諸如SiN，並且可具有小於或約0.50 μm、小於或約0.45 μm、小於或約0.40 μm、小於或約0.35 μm、或更小的厚度。在一些實例中，介電層370可在基板315上均勻地沉積，並且隨後次微米至數微米直徑大小的開口可在介電層內向下蝕刻到基板315的表面，以達可以從開口大小的一半到開口大小的三倍變化的有效深度。在一些實例中，光源345、350、及355可選擇性沉積在介電層370內之開口內之基板315上，但不在介電層370上選擇性沉積。在小且深的開口內的此選擇性沉積可減小在基板315與主動區域335之間的層的厚度，否則會需要（當在較大且較淺尺寸上完成時）減小缺陷捕獲並且增加鬆弛以獲得最佳材料品質及發射功率。
第一光源345、第二光源350、及第三光源355的每一者具有關鍵尺寸，該關鍵尺寸亦可經調節以允許較高的In併入量及主動區域335的MQW中的鬆弛，並且因此選擇發射波長。在此實例中，關鍵尺寸可係介電層370中的相應開口的直徑（「關鍵直徑」）。在其他實例中，關鍵尺寸可係選擇性沉積的光源345、350、或355的深寬比（高度與直徑的比率）。第一光源345的直徑可在約200 nm與約400 nm之間，第二光源350的直徑可在約400 nm與約800 nm之間，並且第三光源355的直徑可在約400 nm與約800 nm之間。更一般而言，第一光源345可具有與第二光源350及第三光源355的直徑相比較小的直徑。另外，第二光源350及第三光源355的直徑可係相等的，或第二光源350的直徑可與第三光源355的直徑相比較小。針對第一光源345、第二光源350、及第三光源355的每一者，光源直徑及/或在相應主動區域的選擇性沉積期間供應的In的濃度可經調節以提供具有特定發射波長的光源。例如，可在沉積主動區域335期間供應較高濃度的In以便增加發射波長。另外，可減小光源的直徑以便增加發射波長。
第一光源345、第二光源350、及第三光源355的每一者在一個實例中可形成為包括與半導體層220、多孔半導體層225、及在主動區域335之下的鬆弛的半導體層230類似的層集合。在其中不包括對應的多孔半導體層225及鬆弛的半導體層230的其他實例中，此等兩個層可與半導體220相同，或在一些其他實例中，InGaN可替代GaN或可在半導體層220的頂部上添加，並且在一些其他實例中進一步可使用GaN及InGaN的交替層（「交替堆疊」）。例如，第一光源345可包括第一半導體層360及第二半導體層347的交替層，其中第一半導體層360包括GaN並且第二半導體層347包括InGaN。類似地，第二光源350可包括第一半導體層360及第二半導體層352的交替層，其中第一半導體層360包括GaN並且第二半導體層352包括InGaN。同樣，第三光源355可包括第一半導體層360及第二半導體層357的交替層，其中第一半導體層360包括GaN並且第二半導體層357包括InGaN。然而，第二光源350可能不包括半導體層352，並且可能僅包括第一半導體層360。替代或此外，第三光源355可能不包括半導體層357，並且可能僅包括第一半導體層360。在一些實例中，第一光源345的第二半導體層347的頂部、第二光源350的第二半導體層352的頂部、及/或第三光源355的第二半導體層357的頂部可形成為在介電層370的頂部之上延伸達小於或約0.60 μm、小於或約0.50 μm、小於或約0.40 μm、小於或約0.30 μm、小於或約0.20 μm、小於或約0.10 μm、或更小。
在一些實例中，晶種層365可在介電層370中的開口內的基板315的表面上沉積。晶種層365可包括AlN及/或HfN，並且可具有在約20 nm與約30 nm之間的厚度。晶種層365可防止第一半導體層360中的Ga與基板315中的Si反應。第一光源345、第二光源350、及第三光源355的層可隨後在介電層370中的開口內的晶種層365上沉積。針對第一光源345、第二光源350、及第三光源355，第一半導體層360可係相同的。在其中第一半導體層360與第二半導體層347、352、及357交替的替代堆疊實例中，最底部的第一半導體層360可具有小於或約300 nm、小於或約250 nm、小於或約200 nm、小於或約150 nm、或更小的厚度。在交替堆疊內的剩餘層的每一者可具有在約50 nm與約100 nm之間的厚度。第一光源345的第二半導體層347、第二光源350的第二半導體層352、及第三光源355的第二半導體層357的InGaN層可具有不同濃度的In以便提供不同的應變鬆弛度。例如，第一光源345的第二半導體層347可具有在約0.25與約0.3之間的In濃度。另外，第二光源350的第二半導體層352可具有在約0.14與約0.18之間的In濃度。此外，第三光源355的第二半導體層357可具有在約0.05與約0.08之間的In濃度。
在一些實例中，GaN及InGaN的交替較薄層的超晶格堆疊可包括在主動區域335的n摻雜的層內的MQW的正下方以進一步釋放MQW上的應變或當不使用50 nm至100 nm層的交替堆疊時。在超晶格中的GaN及InGaN的交替層可與主動區域335的MQW中的交替層相比較薄。在超晶格的InGaN層中的銦的濃度亦可與在MQW的InGaN層中的銦相比較低。例如，在MQW中的GaN及InGaN的交替層的每一者可具有在約2 nm與約15 nm之間的厚度，而在超晶格中的彼等可具有在約1 nm與約5 nm之間的厚度。主動區域335的表面的極性可減小光發射的強度。
第4圖圖示了根據本技術的一些實施例的示例性裝置400的示意性側視圖。裝置400可包括第一光源445、第二光源450、及第三光源455，其中的每一者自然地在介電層470中的開口內之基板415上形成。第一光源445、第二光源450、及第三光源455可以與第3圖所示的第一光源345、第二光源350、及第三光源355類似的方式形成並且可具有類似特性。例如，第一光源445可包括與第一光源345的第一半導體層360及第二半導體層347類似的第一半導體層460及第二半導體層447的交替層。類似地，第二光源450可包括與第二光源350的第一半導體層360及第二半導體層352類似的第一半導體層460及第二半導體層452的交替層。同樣，第三光源455可包括與第三光源355的第一半導體層360及第二半導體層357類似的第一半導體層460及第二半導體層457的交替層。在一些實例中，晶種層465可在介電層470中的開口內的基板415的表面上沉積。晶種層465可與第3圖所示的晶種層365類似。
在第4圖所示的實例中，可藉由在主動區域435的拐角處形成刻面來減小極化效應，使得主動區域435具有梯形形狀。在一些實例中，刻面可形成為具有非極性或半極性表面。第二光源450及第三光源455係具有梯形形狀的主動區域435的光源的實例。另外，刻面可繼續到第二光源450的下面的第二半導體層452中、第三光源455的第二半導體層457中、及/或第一半導體層460中，以及當包括在主動區域435的MQW正下方時繼續到超晶格堆疊中。或者，可藉由在主動區域435的拐角處形成刻面來減小極化效應，使得主動區域435具有稜錐形狀。刻面可形成為具有非極性或半極性表面。第一光源445係具有稜錐形狀的主動區域435的光源的實例。第一光源445的主動區域435可使用稜錐形狀的傾斜側面作為發射表面。另外，刻面可繼續到第一光源445的下面的第二半導體層447及/或第一半導體層460中。如在第3圖的先前實例中，在沉積主動區域435期間的光源關鍵尺寸及In供應可經調節以選擇刻面化的主動區域435的發射波長。
在與第4圖及第5圖所示的平面垂直（亦即，與橫截面或關鍵尺寸垂直）的方向上的示例性光源的尺寸可在一些實例中與選擇的關鍵直徑相同。在此種情況下，從頂部觀察的光源的形狀係方形或圓形，如在第1圖中。光源的三維形狀可隨後係下列的任一者：當在介電質之上的高度延伸小於或略微大於關鍵尺寸或直徑時，為方形或圓形臺面；當在介電質之上的高度延伸係關鍵尺寸的至少兩倍至三倍時，為方形或圓形桿；以及當刻面化時（替代平坦的）為具有梯形或稜錐頂部的此等臺面及桿的版本，如在第4圖中。在一些實例中，然而，與關鍵尺寸垂直的光源尺寸較長，使得光源的三維形狀係條紋臺面或鰭，取決於在介電質之上的高度延伸，並且任一情況亦可以具有梯形或稜錐頂部而非平坦頂部。
第5圖圖示了根據本技術的一些實施例的示例性裝置500的透視圖。在第5圖所示的實例中，裝置500可包括複數個光源515，其中的每一者具有可係條紋稜錐的形狀。光源515的每一者可包括為極性表面的第一發射表面545。另外，光源515的每一者可包括為半極性或非極性表面的複數個第二發射表面550。使用半極性或非極性表面可允許將更多In併入發射表面中，此可增加光源515的發射波長。另外，使用半極性或非極性表面可減少應變及極化效應，此可以不期望及/或不可預測的方式改變發射波長。在第5圖所示的實例中，第二發射表面550可係半極性的(1 0-1 1)表面。在光源515的每一者中的主動區域可包括GaN及/或InGaN的多量子阱(MQW)結構535、p型GaN層560、及n型GaN層565。未圖示接觸層、反射器、及鈍化層。
第5圖所示的光源515可在半導體層530上生長。半導體層530可包括如關於第3圖及第4圖論述的GaN及/或InGaN。或者，光源515可在第2圖所示的光源200的多孔半導體層225上形成的鬆弛的半導體層230上生長。在沉積主動區域期間及在主動區域之下的任何InGaN層中供應In可經調節以選擇光源515的發射波長。如第5圖所示，每個光源515可在介電材料555（諸如氮化矽）的開口540內構建。在介電材料555中的開口540可係光源515的關鍵尺寸的實例。改變開口540的大小亦可改變稜錐結構的大小，因為稜錐結構具有大於或等於開口540的大小的寬度。此可改變併入稜錐結構中的In的量，藉此改變光源515的發射波長。例如，為了增加發射波長，可減小開口540的大小，此增加In併入的量。另一方面，為了減小發射波長，可增加開口540的大小，此減少In併入的量。因此，藉由調節影響主動區域（諸如下面的半導體層）上的MQW銦濃度及應變位準的條紋稜錐光源參數、在生長期間In的供應、條紋稜錐寬度及刻面化的任何組合，可能實現較大波長偏移及較高品質輸出光束。
第6圖圖示了根據本技術的一些實施例的示例性裝置600的透視圖。在第6圖所示的實例中，裝置600可包括複數個光源615，其中的每一者具有垂直桿或線形狀。在光源615的每一者中的主動區域可包括GaN及/或InGaN的多量子阱(MQW)結構635、p型GaN層660、及n型GaN層655。未圖示接觸層、反射器、及鈍化層。第6圖所示的光源615的主動區域可從介電層655（諸如氮化矽）的開口640內在半導體層630上生長。半導體層630可包括GaN及/或InGaN。介電層655的開口640的大小及光源615的直徑可經調節以改變併入MQW結構635及垂直桿或線的半導體層630中的In的量，藉此改變光源615的發射波長。主動區域的高度可在介電層655之上延伸達介電層655的開口640的大小的三倍至五倍。結構的此種高深寬比可允許進一步的應變鬆弛。光源615的每一者可包括為半極性或非極性表面的複數個發射表面650。使用半極性或非極性表面可允許將更多In併入發射表面中，此可增加光源615的發射波長。另外，使用半極性或非極性表面可減少應變及極化效應，此可以不期望及/或不可預測的方式改變發射波長。在第6圖所示的實例中，第二發射表面650可係半極性的(1 0-1 1)表面。因此，藉由調節影響主動區域（諸如下面的半導體層）上的MQW銦濃度及應變水平的桿或線光源參數、在生長期間In的供應、桿或線的介電開口大小及直徑、在介電質之上的高度延伸、及發射表面的極性的任何組合，可能實現較大的波長偏移及較高品質的輸出光束。
第7圖圖示了根據本技術的一些實施例的具有v形凹坑的p-n接面700的示意性側視圖。p-n接面700可包括第一半導體層715、主動區域720、及第二半導體層725。第一半導體層715可包括p型GaN，並且第二半導體層725可包括n型GaN。主動區域720可係包括GaN及/或InGaN的多量子阱(MQW)層。v形凹坑730可在主動區域720內形成。例如，v形凹坑730可藉由在一個位置處延遲主動區域720的生長但在另一位置處繼續主動區域720的生長來形成。可藉由在生長期間調節溫度、壓力、流動速率、及/或前驅物來延遲生長。將v形凹坑730併入主動區域720中可增加發射波長。
在一些實例中，可整合複數個v形凹坑730以便選擇光源的發射波長。複數個v形凹坑730可在半極性及/或非極性的發射表面上形成。在一個實例中，複數個v形凹坑730可在第5圖所示的光源515的第二發射表面550上形成。在另一實例中，複數個v形凹坑730可在第6圖所示的光源615的發射表面650上形成。然而，形成v形凹坑730不限於半極性或非極性發射表面，並且可替代地在極性發射表面上形成。例如，複數個v形凹坑730可在第3圖所示的主動區域335的頂表面上形成。形成v形凹坑730可與上文論述的其他技術的一些或全部結合以進一步增加發射波長。
第8圖圖示了根據本技術的一些實施例的第一示例性裝置800及第二示例性裝置805的示意性俯視圖。第一裝置800及第二裝置805可包括自然地在基板上形成的複數個光源845、850、及855。第一光源845可經構造為發射具有第一波長的光，第二光源850可經構造為發射具有第二波長的光，並且第三光源855可經構造為發射具有第三波長的光。在一些實例中，第一波長可落入電磁光譜的紅色區域內，第二波長可落入電磁光譜的綠色區域內，並且第三波長可落入電磁光譜的藍色區域內。
第一裝置800可包括四個晶粒，其中的每一者包括兩個第一光源845、一個第二光源850、及一個第三光源855。在第一裝置800內的每個晶粒可具有方形形狀，該方形形狀具有約1 μm的線性尺寸815。第二裝置805可包括一個晶粒，該晶粒包括八個第一光源845、四個第二光源850、及四個第三光源855。在第二裝置805內的晶粒可具有方形形狀，該方形形狀具有約2 μm的線性尺寸820。線性尺寸820可小於或約5 μm、小於或約4 μm、小於或約3 μm、小於或約2 μm以滿足微型LED的期望標準。
第一光源845、第二光源850、及第三光源855的關鍵尺寸可經選擇以產生上文論述的發射波長。例如，可減小關鍵尺寸以便增加In併入量及發射波長。光源的直徑可係關鍵尺寸的實例。在一些實例中，第一光源845、第二光源850、及第三光源855的直徑可在約50 nm與約1000 nm之間。更具體地，在一些實例中，第一光源845的直徑可係約300 nm，而第二光源850及第三光源855的直徑可係約500 nm。在其他實例中，第一光源855的直徑可小於第二光源850及第三光源855的直徑，而第二光源850的直徑可相同於或小於第三光源855的直徑。
另外，第一光源845、第二光源850、及第三光源855的數量可經選擇為使得用於晶粒內的每個發射波長的總發射面積近似相同。例如，第一光源845的總發射面積可在第二光源850的總發射面積的±5%、±10%、±15%、±20%、或±25%內。類似地，第一光源845的總發射面積可在第三光源855的總發射面積的±5%、±10%、±15%、±20%、或±25%內。同樣，第二光源845的總發射面積可在第三光源855的總發射面積的±5%、±10%、±15%、±20%、或±25%內。在第8圖所示的實例中，可能針對每個第二光源850存在兩個第一光源845，並且針對每個第三光源855存在兩個第一光源845，因為第一光源845的直徑小於第二光源850及第三光源855的直徑。在其他實例中，諸如5 µm x 5 µm晶粒，可能存在8與42個之間的第一光源845、3與6個之間的第二光源850、及2或3個第三光源855。替代或此外，第一光源845、第二光源850、及第三光源855可經佈置，以便為觸點提供足夠空間以提供到第一光源845、第二光源850、及第三光源855的電氣連接，及/或為反射器提供足夠空間以增加光收集的效率。
第9圖圖示了根據本技術的一些實施例的示例性裝置900的示意性透視圖。裝置900可包括自然地在基板上形成的複數個第一光源945、複數個第二光源950、及複數個第三光源955。第一光源945可經構造為發射具有第一波長的光，第二光源950可經構造為發射具有第二波長的光，並且第三光源955可經構造為發射具有第三波長的光。在一些實例中，第一波長可落入電磁光譜的紅色區域內，第二波長可落入電磁光譜的綠色區域內，並且第三波長可落入電磁光譜的藍色區域內。
如上文論述，第一光源945、第二光源950、及第三光源955的關鍵尺寸可經選擇為產生期望的發射波長。替代或此外，第一光源945、第二光源950、及第三光源955的節距可經選擇為產生期望的發射波長。例如，可增加節距以便增加In併入量及發射波長，因為將In併入更遠隔開的結構中更為簡單，並且由此不從側面阻擋In併入。替代或此外，在相鄰的第一光源945之間的距離、在相鄰的第二光源950之間的距離、及在相鄰的第三光源955之間的距離可經選擇以產生期望的發射波長。例如，可增加在相鄰的光源之間的距離以便增加In併入量及發射波長。在相鄰的光源之間的距離可定義為在相鄰的光源的最近側面之間的間隔。在一些實例中，在相鄰光源之間的距離可在約200 nm與約1,000 nm之間。
替代或此外，併入主動區域中的In的量可經選擇以產生期望的發射波長。例如，在約0.10與約0.30之間的In濃度可併入第一光源945中，在約0.00與約0.15之間的In濃度可併入第二光源950中，並且在約0.00與約0.05之間的In濃度可併入第三光源955中。In濃度可小於或約0.30，因為在較高In濃度下之InGaN可變成降低效率的光吸收劑。替代或此外，光源可形成為具有各種臺面形狀。例如，光源可包括方形臺面、矩形臺面、碟形臺面、圓形臺面、方形稜錐、條紋稜錐、圓柱體、桿、線、或奈米線。第一光源945、第二光源950、及第三光源955可具有不同形狀或相同形狀。
可結合上文論述的技術的任一者或全部以便在相同基板上自然地形成具有在電磁光譜的紅色、綠色、及藍色區域中的發射波長的光源。例如，光源的三維形狀、光源的關鍵尺寸、在半導體層及/或光源的主動區域內的In的濃度、在介電層之上的主動區域的高度、其上形成光源的層的孔隙度、其上形成光源的層的應變、光源的發射表面的極性、在發射表面中形成v形凹坑、每個晶粒的光源的數量及/或在相鄰光源之間的間隔可經調節以提供期望的發射波長。
在前述描述中，出於解釋的目的，已經闡述數個細節以便提供對本技術的各個實施例的理解。然而，熟習此項技術者將顯而易見，可在沒有此等細節中的一些細節的情況下或具有額外細節的情況下實踐某些實施例。
在已揭示若干實施例的情況下，熟習此項技術者將認識到可使用各種修改、替代構造、及等效者而不脫離實施例的精神。此外，尚未描述多種熟知製程及元素，以便避免不必要地混淆本技術。由此，以上描述不應當被認為限制技術的範疇。
在提供值範圍的情況下，將理解除非上下文另外明確指出，亦具體地揭示上限與下限之間的每個中間值（精確到下限單位的最小分數）。涵蓋在任何提及值或在所提及範圍中未提及的中間值與在所提及範圍中的任何其他提及值或中間值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地包括或排除在範圍中，並且每個範圍（其中任一限值、無一限值、或兩個限值包括在較小範圍中）亦在技術內涵蓋，受限於在所提及範圍中任何具體排除的限值。在所提及範圍包括一或兩個限值的情況下，亦包括排除彼等包括的限值的任一個或兩個的範圍。
如在本文及隨附申請專利範圍中使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」、及「該(the)」包括複數引用。因此，例如，提及「一材料」包括複數個此種材料，並且提及「該前驅物」包括提及一或多前驅物及熟習此項技術者已知的其等效物等等。
此外，當在此說明書及以下申請專利範圍中使用時，詞語「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」、及「包括(including)」意欲規定存在所提及的特徵、整數、部件、或操作，但該等詞語不排除存在或添加一或多個其他特徵、整數、部件、操作、動作或群組。
100:裝置 115:基板 130:第一區域 135:第二區域 140:第三區域 145:光源 150:光源 155:光源 200:光源 215:基板 220:半導體層 225:多孔半導體層 230:鬆弛的半導體層 235:主動區域 300:裝置 315:基板 335:主動區域 345:第一光源 347:第二半導體層 350:第二光源 352:第二半導體層 355:第三光源 357:第二半導體層 360:第一半導體層 365:晶種層 370:介電層 400:裝置 415:基板 435:主動區域 445:第一光源 447:第二半導體層 450:第二光源 452:第二半導體層 455:第三光源 457:第二半導體層 460:第一半導體層 465:晶種層 470:介電層 500:裝置 515:光源 530:半導體層 535:多量子阱(MQW)結構 540:開口 545:第一發射表面 550:第二發射表面 555:介電材料 560:p型GaN層 565:n型GaN層 600:裝置 615:光源 630:半導體層 635:多量子阱(MQW)結構 640:開口 650:發射表面 655:n型GaN層 660:p型GaN層 700:p-n接面 715:第一半導體層 720:主動區域 725:第二半導體層 730:v形凹坑 800:第一示例性裝置 805:第二示例性裝置 815:線性尺寸 820:線性尺寸 845:第一光源 850:第二光源 855:第三光源 900:裝置 945:第一光源 950:第二光源 955:第三光源
對所揭示技術的性質及優點的進一步理解可藉由參考說明書的剩餘部分及圖式來實現。
第1圖圖示了根據本技術的一些實施例的示例性裝置的示意性俯視圖。
第2圖圖示了根據本技術的一些實施例的示例性光源的側視圖。
第3圖圖示了根據本技術的一些實施例的示例性裝置的示意性側視圖。
第4圖圖示了根據本技術的一些實施例的示例性裝置的示意性側視圖。
第5圖圖示了根據本技術的一些實施例的示例性裝置的透視圖。
第6圖圖示了根據本技術的一些實施例的示例性裝置的透視圖。
第7圖圖示了根據本技術的一些實施例的具有v形凹坑的p-n接面的示意性側視圖。
第8圖圖示了根據本技術的一些實施例的第一示例性裝置及第二示例性裝置的示意性俯視圖。
第9圖圖示了根據本技術的一些實施例的示例性裝置的示意性透視圖。
將若干圖式作為示意圖包括在內。將理解圖式係出於說明目的，並且除非特別聲明為按比例，否則不認為該等圖式係按比例的。此外，作為示意圖提供圖式以輔助理解，並且與現實表示相比可能不包括所有態樣或資訊，並且出於說明目的可包括誇示的材料。
在附圖中，類似部件及/或特徵可具有相同的元件符號。另外，相同類型的各個部件可藉由元件符號之後跟有在類似部件之間進行區分的字母來進行區分。若在本說明書中僅使用第一元件符號，則本說明適用於具有相同第一元件符號的類似部件的任一個，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:裝置
115:基板
130:第一區域
135:第二區域
140:第三區域
145:光源
150:光源
155:光源

Claims (20)

  1. 一種裝置，包含： 一基板； 一介電層，在該基板上形成； 一第一光源，經構造為發射藉由一第一波長表徵的第一光，其中該第一光源自然地在該基板的一第一區域上形成並且在該介電層的一第一開口內佈置； 一第二光源，經構造為發射藉由與該第一波長不同的一第二波長表徵的第二光，其中該第二光源自然地在該基板的一第二區域上形成並且在該介電層的一第二開口內佈置；以及 一第三光源，經構造發射藉由與該第一波長及該第二波長不同的一第三波長表徵的第三光，其中該第三光源自然地在該基板的一第三區域上形成並且在該介電層的一第三開口內佈置。
  2. 如請求項1所述的裝置，其中該第一光源包含一發射表面，具有係半極性或非極性的至少一者的一極性。
  3. 如請求項1所述的裝置，其中該第一光源包含具有一第一鬆弛度的一第一主動區域，該第二光源包含具有一第二鬆弛度的一第二主動區域，並且該第一鬆弛度與該第二鬆弛度不同。
  4. 如請求項1所述的裝置，其中該第一光源包含具有一第一In百分比的一第一主動區域，該第二光源包含具有一第二In百分比的一第二主動區域，並且該第一In百分比與該第二In百分比不同。
  5. 如請求項1所述的裝置，其中該第一光源具有一第一形狀，該第二光源具有一第二形狀，並且該第一形狀與該第二形狀不同。
  6. 如請求項1所述的裝置，其中該第一光源包含一第一半導體層，包含GaN或InGaN的至少一者。
  7. 如請求項6所述的裝置，其中： 該第一光源進一步包含在該第一半導體層上形成的一第一多孔半導體層及在該第一多孔半導體層上形成的一第一鬆弛的半導體層， 該第一多孔半導體層包含具有一第一孔隙度的GaN，並且 該第一鬆弛的半導體層包含具有一第一鬆弛度的InGaN。
  8. 如請求項7所述的裝置，其中： 該第二光源包含一第二半導體層，包含GaN或InGaN的至少一者， 該第二光源進一步包含在該第二半導體層上形成的一第二多孔半導體層及在該第二多孔半導體層上形成的一第二鬆弛的半導體層， 該第二多孔半導體層包含具有一第二孔隙度的GaN， 該第二鬆弛的半導體層包含具有一第二鬆弛度的InGaN， 該第一孔隙度與該第二孔隙度不同，並且 該第一鬆弛度與該第二鬆弛度不同。
  9. 如請求項8所述的裝置，其中： 在該第一光源的該第一鬆弛的半導體層中的該InGaN具有一第一In百分比， 在該第二光源的該第二鬆弛的半導體層中的該InGaN具有一第二In百分比，並且 該第一In百分比與該第二In百分比不同。
  10. 如請求項1所述的裝置，其中該第一光源藉由一第一關鍵尺寸表徵，該第二光源藉由一第二關鍵尺寸表徵，並且該第一關鍵尺寸與該第二關鍵尺寸不同。
  11. 一種裝置，包含： 複數個第一光源，經構造為發射藉由一第一波長表徵的第一光，其中該複數個第一光源的每個第一光源自然地在一基板的一第一區域上形成； 複數個第二光源，經構造為發射藉由一第二波長表徵的第二光，其中該複數個第二光源的每個第二光源自然地在該基板的一第二區域上形成；以及 複數個第三光源，經構造為發射藉由一第三波長表徵的第三光，其中該複數個第三光源的每個第三光源自然地在該基板的一第三區域上形成， 其中該第一波長與該第二波長及該第三波長不同，並且該第二波長與該第三波長不同。
  12. 如請求項11所述的裝置，其中： 該複數個第一光源隔開以在該複數個第一光源的相鄰第一光源之間具有一第一距離， 該複數個第二光源隔開以在該複數個第二光源的相鄰第二光源之間具有一第二距離，並且 該第一距離與該第二距離不同。
  13. 如請求項11所述的裝置，其中： 該複數個第一光源的每個第一光源藉由一第一關鍵尺寸表徵， 該複數個第二光源的每個第二光源藉由一第二關鍵尺寸表徵，並且 該第一關鍵尺寸與該第二關鍵尺寸不同。
  14. 如請求項13所述的裝置，其中： 該複數個第一光源隔開以在該複數個第一光源的相鄰第一光源之間具有一第一距離， 該複數個第二光源隔開以在該複數個第二光源的相鄰第二光源之間具有一第二距離， 該第一距離大於該第二距離，並且 該第一關鍵尺寸小於該第二關鍵尺寸。
  15. 如請求項13所述的裝置，其中： 一第一數量的該等第一光源在該基板的該第一區域上形成， 一第二數量的該等第二光源在該基板的該第二區域上形成， 該等第一光源的該第一數量小於該等第二光源的該第二數量，並且 該第一關鍵尺寸小於該第二關鍵尺寸。
  16. 如請求項11所述的裝置，其中： 該基板的該第一區域包含該基板的複數個第一部分， 該基板的該第二區域包含該基板的複數個第二部分，並且 該基板的該第三區域包含該基板的複數個第三部分。
  17. 如請求項16所述的裝置，其中該基板的該等第一部分的一數量大於該基板的該等第二部分的一數量。
  18. 如請求項17所述的裝置，其中： 該複數個第一光源的每個第一光源藉由一第一關鍵尺寸表徵， 該複數個第二光源的每個第二光源藉由一第二關鍵尺寸表徵，並且 該第一關鍵尺寸小於該第二關鍵尺寸。
  19. 一種裝置，包含： 一第一光源，經構造為發射藉由一第一波長表徵的第一光，其中該第一光源在一基板的一第一區域上形成，並且該第一光源的一第一半導體層藉由一第一孔隙度表徵； 一第二光源，經構造為發射藉由一第二波長表徵的第二光，其中該第二光源在該基板的一第二區域上形成，並且該第二光源的一第二半導體層藉由一第二孔隙度表徵；並且 一第三光源，經構造為發射藉由一第三波長表徵的第三光，其中該第三光源在該基板的一第三區域上形成，並且該第三光源的一第三半導體層藉由一第三孔隙度表徵， 其中該第一波長與該第二波長及該第三波長不同，並且該第二波長與該第三波長不同，並且 其中該第一孔隙度與該第二孔隙度及該第三孔隙度不同，並且該第二孔隙度與該第三孔隙度不同。
  20. 如請求項19所述的裝置，其中該第一光源包含係半極性或非極性的至少一者的一發射表面。
TW110133350A 2020-09-15 2021-09-08 整合在單一晶圓上之三色光源 TWI803968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/021,391 US11322649B2 (en) 2020-09-15 2020-09-15 Three color light sources integrated on a single wafer
US17/021,391 2020-09-15

Publications (2)

Publication Number Publication Date
TW202226574A true TW202226574A (zh) 2022-07-01
TWI803968B TWI803968B (zh) 2023-06-01

Family

ID=80627141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133350A TWI803968B (zh) 2020-09-15 2021-09-08 整合在單一晶圓上之三色光源

Country Status (7)

Country Link
US (1) US11322649B2 (zh)
EP (1) EP4214762A1 (zh)
JP (1) JP2023541295A (zh)
KR (1) KR20230065347A (zh)
CN (1) CN116325191A (zh)
TW (1) TWI803968B (zh)
WO (1) WO2022060611A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688829B2 (en) * 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
US8749760B2 (en) * 2009-03-03 2014-06-10 International Business Machines Corporation Asymmetric complementary dipole illuminator
KR20110131801A (ko) 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US10304700B2 (en) * 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20180133436A (ko) 2016-05-04 2018-12-14 글로 에이비 상이한 색상의 led를 포함하는 일체형 다색 직시형 디스플레이와 이의 제조 방법
FR3068173B1 (fr) * 2017-06-27 2020-05-15 Aledia Dispositif optoelectronique
CN108878626B (zh) 2018-06-29 2020-02-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
FR3087942B1 (fr) 2018-10-29 2021-09-17 Commissariat Energie Atomique Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif
CN110416249A (zh) 2019-08-21 2019-11-05 扬州中科半导体照明有限公司 一种半导体发光器件及其制作方法

Also Published As

Publication number Publication date
JP2023541295A (ja) 2023-09-29
KR20230065347A (ko) 2023-05-11
WO2022060611A1 (en) 2022-03-24
US20220085238A1 (en) 2022-03-17
US11322649B2 (en) 2022-05-03
CN116325191A (zh) 2023-06-23
EP4214762A1 (en) 2023-07-26
TWI803968B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US10217911B2 (en) Monolithic image chip for near-to-eye display
US10790409B2 (en) Nitride semiconductor light-emitting element
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
JP5042100B2 (ja) エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
WO2017076117A1 (zh) 一种 led 外延结构及制作方法
CN112470281A (zh) 单片led阵列及其前体
CN110034213B (zh) 一种高性能GaN基发光二极管结构及其制备方法
TWI803968B (zh) 整合在單一晶圓上之三色光源
TW202147599A (zh) Led前驅物
US11688825B2 (en) Composite substrate and light-emitting diode
WO2022059125A1 (ja) 窒化物半導体紫外線発光素子
JP2022541527A (ja) 発光ダイオード及び製造方法
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
TW201528547A (zh) 氮化物半導體發光元件及其製造方法
TWI797700B (zh) 磊晶結構及微型發光元件
CN110534624B (zh) 用于生长半导体超薄外延结构的一种外延层
CN117855356A (zh) 氮化物led及其制备方法
KR20120097583A (ko) 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법