CN112470281A - 单片led阵列及其前体 - Google Patents

单片led阵列及其前体 Download PDF

Info

Publication number
CN112470281A
CN112470281A CN201980044914.9A CN201980044914A CN112470281A CN 112470281 A CN112470281 A CN 112470281A CN 201980044914 A CN201980044914 A CN 201980044914A CN 112470281 A CN112470281 A CN 112470281A
Authority
CN
China
Prior art keywords
semiconductor layer
led array
surface portion
plane
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980044914.9A
Other languages
English (en)
Inventor
安德烈亚·皮诺斯
萨米尔·迈祖阿里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN112470281A publication Critical patent/CN112470281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种单片LED阵列前体，包括：共享第一半导体层的多个LED结构，其中，第一半导体层限定LED阵列前体的平面，每个LED结构包括：(i)第一半导体层上的第二半导体层，该第二半导体层具有与LED阵列前体的平面平行的上表面部分，该第二半导体层具有与上表面部分垂直的规则梯形截面，使得第二半导体层具有倾斜侧面；(ii)第二半导体层上的第三半导体层，该第三半导体层具有与LED阵列前体的平面平行的上表面部分，该第三半导体层具有与上表面部分垂直的规则梯形截面，使得第三半导体层具有与第二半导体层的倾斜侧面平行的倾斜侧面；(iii)第三半导体层上的第四半导体层，该第四半导体层具有与LED阵列前体的平面平行的上表面部分，该第四半导体层具有与上表面部分垂直的规则梯形截面，使得第四半导体层具有与第三半导体层的倾斜侧面平行的倾斜侧面；以及(iv)第四半导体层上的主电触点，其中，触点仅在第四半导体层的与LED阵列前体的平面平行的上表面部分上，其中，第三半导体层包括多个量子阱子层，该量子阱子层的与LED阵列前体的平面平行的部分具有更大的厚度，与LED阵列前体的平面不平行的部分具有减小的厚度。

Description

单片LED阵列及其前体
技术领域
本公开涉及单片LED阵列、包括单片LED阵列的LED器件及其制造方法。具体地，本公开提供具有改进的光发射的单片LED阵列。
背景技术
微型发光二极管(LED)阵列可以定义为尺寸为100×100μm2或更小的LED阵列。微型LED阵列正在被开发以用于许多商业和军事应用，例如自发射微型显示器和投影仪，它们可以结合到各种装置中(例如可穿戴显示器、平视显示器、便携式摄像机、取景器、多站点激发源和微型投影仪)。
基于III族氮化物的微型LED是在有源发光区域中包含GaN及其合金以及InN和AlN的无机半导体LED。基于III族氮化物的微型LED之所以受欢迎，是因为与传统的大面积LED(具体地，其中发光层是有机化合物的有机发光二极管(OLED))相比，该微型LED可以以明显更高的电流密度驱动并发出更高的光功率密度。因此，较高的发光性(亮度)被定义为在给定方向上光源每单位面积发出的光量，也以每平方米的坎德拉(cd/m2)度量，并且通常被称为Nit(nt)，该较高的发光性使微型LED适用于需要高亮度或从中受益的应用，例如高亮度环境或投影中的显示。
此外，III族氮化物微型LED以每瓦流明(lm/W)表示的高发光效率，与其他光源相比允许较低的功率使用，并使微型LED特别适用于便携式装置。此外，由于III族氮化物的固有材料特性，微型LED可以在极端条件(例如，高温或低温和高湿度或低湿度)下运行，从而在可穿戴和户外应用中提供了性能和可靠性优势。
当前存在两种主要方法来生产无机微型LED阵列。在第一种方法中，利用与用于传统尺寸LED的技术类似的技术来生产单个微型LED器件，然后通过拾取和放置技术将该单个微型LED器件组装成阵列到基板上，该基板可以是包括用于单个微型LED寻址的驱动电路的有源矩阵背板。该第一种方法允许将已经在不同生长基板上制造的具有不同特性(例如不同发射波长)的LED转移到产品基板上，以实现全彩色显示。另外，它允许在有故障的装置成为阵列的一部分之前将其丢弃，潜在地提高阵列的最终产量。另一方面，各种应用所需的分辨率(小间距)和阵列尺寸(大量的微型LED)对这种方法提出了严峻的挑战，即分别影响了处理的可靠性及其吞吐量的拾取和放置的准确性以及转移时间。
第二种方法使用单片集成在单个生长基板上制造微型LED阵列，从而允许更高的集成密度、更小的LED和更小的间距(即更高的阵列分辨率)。第二种方法依靠着色技术来实现全彩色显示。用于微型LED的着色技术取决于微型LED阵列的间距。用于照明应用的传统磷光体材料当前仅适用于大间距和低分辨率阵列，而对于更高分辨率的应用则需要基于量子点的波长转换材料。不管使用哪种方法，阵列中单个微型LED的有源区域的周边通常通过蚀刻处理形成，该蚀刻处理去除了发光有源区域的一部分，从而电隔离单个微型LED，以便允许在每个微型LED中独立地注入电流，并调整阵列中每个微型LED内的辐射复合量。
一种不太常用的制造处理使用选择性区域生长(SAG)来实现有源区域的电隔离部分，该部分可以利用电流独立地注入，而无需使用如US7,087,932中公开的蚀刻步骤。在选择性区域生长技术中，在缓冲层上图案化掩模。掩模中的材料使得在生长条件下，附加材料不直接生长在掩模上，而仅生长在暴露底层缓冲层的表面部分的孔内。
III族氮化物LED的亮度随工作电流的增加而增加，但发光效率取决于电流密度(A/cm2)，最初随着电流密度的增加而增加，达到最大值后又由于被称为“效率下降(efficiency droop)”的现象而降低。许多因素有助于LED器件的发光效率，包括内部产生光子的能力(被称为内部量子效率(IQE))。外部量子效率(EQE)被定义为在有源区域中发射的光子数除以注入的电子数。EQE是IQE以及LED器件的光提取效率(LEE)的函数。在低电流密度下，由于缺陷或其他处理的强烈影响，效率很低，在该处理中，电子与空穴在不产生光的情况下重新结合，被称为非辐射复合。随着那些缺陷变得饱和，辐射复合起主导作用，效率提高。随着注入电流密度超过LED器件的特征值，“效率下降”或效率逐渐下降开始。
表面复合被认为是微型LED中非辐射复合的主要原因。微型LED有源区域周围的缺陷和悬空键中断了原子晶格，并在通常禁止的半导体带隙内引入电子能级。这可以通过充当导带与价带之间的电荷载流子跃迁的垫脚石来加强非辐射复合。
由于大的周长与表面比和通常用于限定有源区域周边的周长的干蚀刻技术，表面复合在无机微型LED中尤其重要。本领域技术人员已知多种技术，该多种技术包括用湿蚀刻剂进行的表面处理或高温处理或用如US 9,601,659中所公开的合适的“钝化层”进行的周围覆盖，该周围覆盖的目的在于减轻损坏并减少有源发光区域周围的悬空键。
然而，仍然需要具有高集成密度、较小的LED和较小的间距同时避免与非辐射复合(具体地，表面复合)相关联的问题的微型LED阵列和LED阵列前体、及其制造方法。
发明内容
本发明的目的是提供改进的LED阵列前体，该LED阵列前体解决了与现有技术阵列相关联的至少一个问题，或者至少为其提供了商业上有用的替代方案。
根据第一方面，本公开提供了形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的基板；
(ii)在基板的表面上形成连续的第一半导体层；
(iii)通过在第一半导体层上沉积掩模层来选择性地掩模第一半导体层，掩模层包括多个孔；
(iv)在第一半导体层的未掩模部分上通过掩模层的孔生长第二半导体层，以形成多个柱，每个柱具有与基板垂直的规则梯形截面和基本平坦的上表面部分；
(v)形成覆盖第二半导体层的第三半导体层，其中，第三半导体层包括一个或多个量子阱子层，并具有基本平坦的上表面部分；
(vi)形成覆盖第三半导体层的第四半导体层，从而，第四半导体层具有基本平坦的上表面部分；
(vii)在第四半导体层的基本平坦的上表面部分上形成主电触点；并且
其中，第一半导体层至第四半导体层包括III族氮化物。
现在将进一步描述本发明。在以下段落中，更详细地定义了本发明的不同方面。除非明确相反地指出，否则如此定义的每个方面可以与任何其他一个或多个方面组合。具体地，指示为优选或有利的任何特征可以与指示为优选或有利的任何其他一个或多个特征组合。
本公开提供了用于形成单片LED阵列前体的方法，从而可以制造显示出改进的发光特性和减少的非辐射复合的电子隔离的LED结构。发明人已经发现，通过所公开的具体结构的生长以及仅在LED结构的具体区域上提供电触点，可以形成提供具有改进的特性的LED器件的LED阵列前体。
本发明涉及形成单片LED阵列前体的方法。LED在本领域中众所周知，并且是指发光二极管。
单片阵列是指提供形成为单件的多个LED结构。阵列意味着LED有意地跨单片结构间隔开，并且通常形成规则的阵列，例如LED的六边形紧密堆积(close-packing)阵列或方形堆积阵列。
通过术语“前体”，应注意的是，所描述的LED阵列不具有用于每个LED的必要的相对电触点例如以允许光发射，也不具有相关联的电路。因此，所描述的阵列是单片LED阵列的前体，该单片LED阵列一旦进行了必要的进一步步骤(例如包括对电极和任何光提取表面、例如可以通过去除基板来实现)，就会形成。
该方法涉及许多编号的步骤。将理解的是，在可以的情况下，这些步骤可以同时或并行地执行。
第一步骤涉及提供具有表面的基板。合适的基板包括蓝宝石、SiC和硅。其他合适的基板是本领域众所周知的。
第二步骤涉及在基板的表面上形成连续的第一半导体层。第一半导体层可以用作缓冲层。第一半导体层以及实际上的其他半导体层包括III族氮化物。优选地，III族氮化物包括AlInGaN、AlGaN、InGaN和GaN中的一种或多种。
如本文所用，通过种类的构成成分对种类的任何参考均包括其所有可用的化学计量。因此，例如，AlGaN包括其所有合金(例如AlxGa1-xN，其中x不等于1或0)。优选的化学计量将根据具体层的功能而变化。
第三步骤涉及通过在第一半导体层上沉积掩模层来选择性地掩模第一半导体层，该掩模层包括多个孔。优选地，掩模层包括SiO2和/或SiNx。SiO2和/或SiNx掩模层可以利用标准沉积技术(例如等离子增强化学气相沉积)进行非原位(ex-situ)沉积。可替代地，可以在反应室中沉积原位(in-situ)SiNx掩模层，合适的反应室(例如MOCVD反应器)在本领域中是众所周知的。
可选地，多个孔形成规则间隔的阵列。这可以类似于紧密堆积的圆形的任何配置，例如方形堆积或六角形堆积。
实现第三步骤的首选方法是：
(a)沉积连续的掩模层，并且
(b)选择性地去除所述掩模层的多个部分以设置多个孔。
可选地，选择性地去除所述掩模层的多个部分包括选择性地去除第一半导体层的多个对应部分。这意味着然后在第一半导体层的阱内形成第二可选的不连续的层。
第四步骤涉及在第一半导体层的未掩模部分上通过掩模层的孔生长可选的不连续的第二半导体层，以形成多个柱，每个柱具有与基板垂直的规则梯形截面和基本平坦的上表面部分。平坦的上部处于与在其上形成层的基板表面的平面平行的平面中。
“规则梯形截面”是指柱的顶部比底部窄，并且它们具有基本平坦的上下平行表面以及倾斜的线性侧面。这可以导致截头棱锥形，或更可能地，三边或更多边(通常为6边)的截头棱锥形。“规则梯形截面”的描述是指第二半导体层在第一半导体层上方延伸的部分。第二半导体层的最底部在第一半导体层所限定的孔内，因此底部通常具有恒定的截面，而不是逐渐变细的截面。柱的锥形侧面在本文中称为侧面或刻面。在第二层是连续的情况下，梯形截面是第二半导体层的不连续部分，该不连续部分在第二半导体层的连续平面部分上方延伸。
优选地，柱的侧面与平行于第一半导体层的平面具有基本一致的角(α)。即，柱的侧面与平行于第一半导体的平面之间的角没有明显变化。优选地，角度α在50°与70°之间，更优选地，在58°与64°之间，最优选地为大约62°。
优选地，第二半导体层中的多个柱中的每个柱都是截断的六边形棱锥。
第五步骤涉及形成覆盖可选的不连续的第二半导体层的可选的不连续的第三半导体层，其中，第三半导体层包括一个或多个量子阱子层并且具有基本平坦的上表面部分。
“基本平坦的上表面部分”应理解为是指具体半导体层的上部通常与第一半导体层平行(即，提供与基板的平面平行的平面)。
本发明人已经发现，第三半导体层的材料在第二半导体层上的沉积具有较厚的最上表面，但具有明显更薄的沉积在刻面上的层。这由于相对于晶体结构在各种方向上的生长速度而自动产生。
与沉积在c平面取向(c-plane-oriented)的表面部分上的层相比，沉积在围绕掩模孔的倾斜平面上的层通常更薄。具体地，在LED内的p-n结中的n型掺杂与p型掺杂之间沉积的InGaN多量子阱(MQW)在与倾斜表面接触沉积的部分中比在与c平面取向的表面接触沉积的部分中更薄。
本领域技术人员已知，由于半极性平面中极化场的减小，来自倾斜的GaN平面的发射可以提供提高照明装置效率的手段。此外，与平坦的表面部分相比，在倾斜平面处存在不同的MQW厚度也可以实现来自单个装置的无磷的多波长发射，以用于颜色调整的目的。
与此相反，本发明的一个目的是将光的产生限制在基本平坦的表面区域，以防止载流子注入和/或扩散到倾斜平面中，并防止在晶体中原子的周期性排列终止的有源区域的周围发生潜在的非辐射复合。通过将电触点区域的形成限制到顶部平坦表面的远离倾斜平面的部分来实现将载流子限制在顶部平坦区域中。
MQW的厚度应理解为是指量子阱子层的上表面与下表面之间的平均最短距离。优选地，具体部分(例如，c平面或倾斜刻面)中的每个量子阱子层的厚度基本相同。MQW的厚度优选地跨其所沉积的具体部分基本恒定，因此，上表面与下表面基本平行。
优选地，沿c平面取向的MQW的部分的厚度大于1nm、大于1.5nm、大于2nm、大于2.5nm。优选地，沿c平面取向的MQW的部分的厚度小于15nm、小于12nm、小于8nm、小于5nm。在优选实施例中，沿c平面取向的MQW的部分的厚度在1nm与15nm之间，更优选在2nm与12nm之间，最优选在2.5nm与8nm之间。
优选地，倾斜刻面上的MQW的部分的厚度大于0.05nm、大于0.1nm、大于0.15nm、大于0.2nm。优选地，倾斜刻面上的MQW的部分的厚度小于5nm、小于2nm、小于1nm、小于0.8nm。在优选的实施例中，倾斜刻面上的MQW的部分的厚度在0.1nm与1nm之间，更优选在0.15nm与0.6nm之间，最优选在0.2nm与0.5nm之间。
另外，沿c平面取向的MQW部分与倾斜刻面上的MQW的部分之间的MQW厚度差与两个MQW部分之间的带隙差相对应，该带隙差有效地防止载流子从平坦的MQW部分扩散到倾斜的MQW部分。这与在III型氮化物LED中的穿透位错(threading dislocation)周围发生的机制类似，在这种情况下，注入的载流子被限制成远离穿透位错核心，从而防止了非辐射复合的可能性。顺便提及，沉积在刻面上的区域中的MQW成分也可以与在较厚的最上表面中的MQW的成分不同，使得载流子限制仍然在较厚的最上表面中发生。因此，期望均匀且相对窄的波长发射。
发明人已经认识到，当带隙差有效地防止载流子从平坦的MQW部分扩散到倾斜的MQW部分中时。载流子的这种限制需要几倍于kT(其中kT是玻尔兹曼常数乘以温度，在298K的室温下大约等于25.7meV)的势垒。要求沿c平面取向的MQW的部分与倾斜刻面上的MQW的部分之间的MQW厚度之间的差异，使得实现几倍于kT的势垒(其随MQW的组成而变化，并且可以是由技术人员容易地计算出来)。优选地，限制作为电子和/或空穴的载流子的势垒大于2kT、大于3kT、大于4kT、最优选地大于5kT。优选地，温度是室温(298K)。
在优选实施例中，沿c平面取向的MQW的部分的厚度大于2nm，并且在倾斜刻面上的MQW的部分的厚度小于2nm。在更优选的实施例中，沿c平面取向的MQW的部分的厚度大于2.5nm，并且在倾斜刻面上的MQW的部分的厚度小于1.5nm。
第六步骤涉及形成覆盖可选的不连续的第三半导体层的可选的不连续的第四半导体层，从而，第四半导体层具有基本平坦的上表面部分。同样，第四半导体层的材料在第三半导体层上的沉积发生成较厚的最上表面，而更薄的层沉积在刻面上。
优选地，第四半导体层掺杂有镁。可选地，Mg的掺杂密度在较厚的最上表面中较高，但是在沉积在刻面上的层中低得多，从而进一步有助于将载流子注入限制在第三半导体层的较厚的最上表面。
优选地，第二半导体层、第三半导体层和第四半导体层不连续。尽管优选地，第一方面的掩模方法产生不连续的层，但是在一些实施例中，具有特别紧密的间距的第三半导体层、第四半导体层和第五半导体层可以熔合。这形成了连续的或部分连续的部分，其中这些层被多个LED结构共享。
第一半导体可以具有在100nm与8um之间并且优选地在3um与5um之间的厚度。
第二半导体层的柱可以具有在500nm与4um之间并且优选地在1um与2um之间的厚度。
第三半导体层的基本平坦的上表面部分可以具有在30nm与150nm之间并且优选地在40nm与60nm之间的厚度。
第四半导体层的基本平坦的上表面部分可以具有在50nm与300nm之间并且优选地在100nm与150nm之间的厚度。
半导体层的未与掩模中的孔对准的部分的厚度为0nm至上述各个层的最小值。尽管掩模区域相对不利于后续半导体层的生长，但是这可能无法完全防止。
第七步骤涉及在可选的不连续的第四半导体层的基本平坦的上表面部分上形成主电触点。可以使用任何传统电极材料，并且可以通过传统技术(例如热蒸发或电子束蒸发)来应用它。
上述层中的每个可以由一个或多个子层形成。例如，第一半导体层可以由AlxGa1- xN的成分渐变层形成。
可选地，第一半导体层包括邻近第二半导体的子层，该子层包括硅掺杂的GaN。优选地，除了硅掺杂子层之外，第一半导体层基本上不掺杂。在一个实施例中，第一半导体层包括多个未掺杂的(Al)GaN子层和硅掺杂子层。硅掺杂的AlxGa1-xN子层可以具有在100nm与1um之间，优选地在300nm与500nm之间的的厚度。优选地，Al成分在x＝0与0.2之间，更优选在0.05与0.1之间。优选地，掺杂水平在1×1018at/cm3与1×1021at/cm3之间，更优选在1×1020at/cm3与2×1020at/cm3之间。
优选地，在第一半导体层包括硅掺杂子层的情况下，当形成多个孔时，硅掺杂子层被部分地去除，使得第二半导体层直接形成在第一半导体层的未掺杂部分上。有利地，由于在生长第二半导体的地方去除了(Al)GaN:Si子层，因此该结构允许使用高硅掺杂层以用于有益的电流扩展而不会降低材料质量。
可以使用传统的半导体形成系统来执行所有上面的沉积步骤。用于LED生产的半导体层的形成在本领域中是众所周知的，例如MOCVD。
应当理解，第二半导体层柱中的每个为由最终单片LED阵列前体中的相关联的层形成的单个LED结构提供了基部。
本发明的另一方面提供了一种类似的方法，但是具有形成第二半导体层的替代方法。上面讨论的第一方面的所有方面可以与本实施例自由组合。
在该另一方面，处理第一半导体层以提供对于随后的层生长不太有利的非晶材料的图案。这意味着第二半导体层优先形成在未处理的结晶区域上，从而形成柱。根据在处理和未处理区域中实现的相对生长，该层可以连续或不连续。梯形截面是第二半导体层的不连续部分，该不连续部分在第二半导体层的连续平面部分上方延伸。
具体地，该另一方面提供了一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的基板；
(ii)在基板的表面上形成连续的第一半导体层；
(iii)选择性地处理第一半导体层以形成非晶表面区域，其中，非晶表面区域限定第一半导体层的多个未处理部分；
(iv)在第一半导体层的未处理部分上生长第二半导体层，以形成多个柱，每个柱具有与基板垂直的规则梯形截面和基本平坦的上表面部分；
(v)形成覆盖第二半导体层的第三半导体层，其中，第三半导体层包括一个或多个量子阱子层，并具有基本平坦的上表面部分；
(vi)形成覆盖第三半导体层的第四半导体层，从而，第四半导体层具有基本平坦的上表面部分；并且
(vii)在第四半导体层的基本平坦的上表面部分上形成主电触点，
其中，第一半导体层至第四半导体层包括III族氮化物。
可选地，第一半导体层包括邻近第二半导体的子层，该子层包括硅掺杂的GaN。优选地，除了硅掺杂子层之外，第一半导体层基本上不掺杂。即，优选地，第一半导体层包括多个未掺杂的(Al)GaN子层和硅掺杂子层。
优选地，选择性地处理第一半导体层包括通过离子注入使第一半导体层的表面部分非晶化。优选地，选择性地处理包括光刻图案化和蚀刻的步骤，然后进行离子注入。用于注入的合适的离子可以选自N+、H+和Ar+。有利地，对适当的掩模图案的光刻图案化和蚀刻可防止离子损坏第一半导体层的未蚀刻的区域。
可选地，在第二方面的方法中，步骤(iii)包括：
(a)在连续的第一半导体层上沉积包括掩模层材料的连续的掩模层；
(b)选择性地去除掩模层材料以提供第一半导体层的多个掩模区域；
(c)利用离子注入来处理第一半导体层，以在所述层(除掩模区域之外)中形成非晶材料，并且
(b)去除剩余的掩模层材料，并且可选地，去除第一半导体层的多个对应部分，以提供第一半导体层的多个未处理部分。
优选地，在第一半导体层包括硅掺杂子层的情况下，当形成多个孔时，硅掺杂子层被部分地去除，使得第二半导体层直接形成在第一半导体层的未掺杂部分上。有利地，由于在生长第二半导体的地方去除了AlGaN:Si子层，因此该结构允许使用高硅掺杂层以用于有益的电流扩展而不会降低材料质量。
优选地，在第二方面的方法中，第二半导体层、第三半导体层和第四半导体层不连续。
以下公开内容涉及可等同地应用于以上讨论的两个方面的优选特征。
优选地，第二半导体层是n型掺杂。优选地，第二半导体层n型掺杂有硅或锗(优选地是硅)。
优选地，第三半导体层未掺杂。
优选地，第四半导体层是p型掺杂，并且优选地，第四半导体层掺杂有镁。
有利地，以上层成分提供了具有良好的光生成和光发射特性的LED有源区域。
优选地，单片LED前体的像素间距为10nm或更小，甚至更优选为8nm或更小。像素间距可以为1nm至10nm，更优选为4nm至8nm。
优选地，每个LED结构(像素)的宽度小于10nm。当像素具有截断的六边形棱锥形时，每个像素的宽度是跨六边形棱锥的基部的最大长度。该长度是从一个角到相对角跨六边形棱锥的基部的距离。在层是连续的情况下，六边形的基部是在第二半导体层的连续平面部分上方延伸的最顶层半导体层的不连续部分的基部。优选地，宽度小于9nm、小于8nm、小于7nm、小于6nm、小于5nm。优选地，每个LED结构的宽度在2nm与8nm之间，甚至更优选地在3nm与6nm之间。
优选地，第一半导体层具有带有(0001)平面的纤锌矿晶体结构，并且第四半导体层的基本平坦的上表面部分与第一半导体层的(0001)平面平行。同样，第二半导体层和第三半导体层的每个平坦上表面应与第一半导体层的(0001)平面平行。
优选地，该方法还包括去除基板以促进从已制造的装置(在使用中被翻转)的底部提取光。可替代地，与上述单独的LED结构中的每个相对应地去除基板的至少一部分，以暴露第一半导体层的一部分，以用于从阵列前体中提取光。优选地，基板被完全去除并且可选地将粗糙化的表面层粘附到暴露的第一半导体层。基板(也被称为生长基板)提供了在其上生长LED阵列的表面，但是通常不构成最终器件的一部分。优选地，基本上完全去除基板，以便在例如Si的非透明基板的情况下最小化吸收，并且在例如SiC或蓝宝石的透明基板的情况下最小化阵列中的LED结构之间的串扰。
可选地，选择性地去除基板以形成多个准直通道，每个准直通道与形成在第四半导体层的基本平坦的上表面部分上的主触点对准。
可选地，该方法还包括提供以下步骤：至少部分地去除基板，以及至少部分地去除第一半导体层，以形成与第二半导体层的多个柱中的每个柱对应并对准的多个圆顶或透镜结构。优选地，该方法包括完全去除基板并部分地去除第一半导体层，以在第二半导体层的远侧提供多个凸形圆顶。每个圆顶与阵列的多个LED结构中的一个对准。
有利地，圆顶结构无需另外添加材料即可改进LED结构的光提取和准直性。优选地，多个圆顶结构可以涂覆有介电涂层或透明的环氧层，以最小化圆顶表面上的反射。
优选地，该方法可以还包括以下步骤：在第四半导体层远离第三半导体层的至少未设置主电触点的部分上设置一个或多个透明绝缘层，然后设置一个或多个反射层。优选地，绝缘层包括SiO2和/或SiNx。有利地，这样的涂层可以通过减少阵列内的光损失来改进LED结构的光提取，并且可以改进所提取的光的准直性。
可选地，该方法还包括形成一个或多个辅助电触点，该一个或多个辅助电触点跨量子阱子层与主电触点电连通，以形成单片LED阵列。通过设置辅助电触点，提供了LED阵列起作用所需的所有功能。即，在主触点和辅助触点上施加电势差将引起一个或多个LED结构发光。
优选地，一个或多个辅助电触点形成在第一半导体层上。
所形成的单片LED阵列前体优选地包括至少四个LED结构，每个LED结构与不同的第二半导体层部分、形成在其上的对应的第三半导体层部分、形成在其上的对应的第四半导体层部分以及形成在其上的对应的主电触点相对应。LED阵列前体优选是微型LED阵列。
优选地，单片LED阵列前体包括LED结构的至少第一子阵列和第二子阵列，每个子阵列能够以不同主波长发射光。
在另一方面，本公开提供了一种单片LED阵列前体。优选地，这可以通过以上方面中描述的方法中的一个来获得。因此，与用以上方法形成的结构有关描述的所有方面均等同地适用于本文描述的前体。
在另一方面，本公开提供一种单片LED阵列前体，该单片LED阵列前体包括：
多个LED结构，共享第一半导体层，其中，第一半导体层限定LED阵列前体的平面，每个LED结构包括：
(i)第二半导体层，在第一半导体层上，该第二半导体层具有与LED阵列前体的平面平行的上表面部分，该第二半导体层具有与上表面部分垂直的规则梯形截面，使得第二半导体层具有倾斜侧面；
(ii)第三半导体层，在第二半导体层上，该第三半导体层具有与LED阵列前体的平面平行的上表面部分，该第三半导体层具有与上表面部分垂直的规则梯形截面，使得第三半导体层具有与第二半导体层的倾斜侧面平行的倾斜侧面；
(iii)第四半导体层，在第三半导体层上，该第四半导体层具有与LED阵列前体的平面平行的上表面部分，该第四半导体层具有与上表面部分垂直的规则梯形截面，使得第四半导体层具有与第三半导体层的倾斜侧面平行的倾斜侧面；以及
(iv)主电触点，在第四半导体层上，其中，触点仅在第四半导体层的与LED阵列前体的平面平行的上表面部分上；
其中，第三半导体层包括多个量子阱子层，该量子阱子层的与LED阵列前体的平面平行的部分具有更大的厚度，并且与LED阵列前体的平面不平行的部分具有减小的厚度。
优选地，LED阵列前体包括在第一半导体层与第二半导体层之间的界面处的掩模部分。LED前体的掩模部分可以与相对于以上第一方面讨论的那些相同。可替代地，LED阵列前体可以具有通过离子注入产生的第一半导体层的非晶化部分。
优选地，第三半导体层的倾斜侧面与第二半导体层的倾斜侧面的间隔小于第三半导体层的上表面部分与第二半导体层的上表面部分的间隔。
优选地，第四半导体层的倾斜侧面与第三半导体层的倾斜侧面的间隔小于第四半导体层的上表面部分与第三半导体层的上表面部分的间隔。
可选地，第二半导体层、第三半导体层和第四半导体层在阵列中的LED结构之间被共享。当使用上述第二方面来制造前体时，这可以发生，该前体具有阻止了随后的过度生长的非晶基部图案。
优选地，多个LED结构形成规则间隔的阵列。优选地，LED结构的第二层至第四层是截断的六边形棱锥。
有利地，以上的层组合物提供具有良好的光产生和光提取特性的LED有源区域。
优选地，第一半导体层具有带有(0001)平面的纤锌矿晶体结构，并且第四半导体层的基本平坦的上表面部分与第一半导体层的(0001)平面平行。
优选地，LED阵列前体的LED结构在第一半导体层上远离第二半导体层的表面上包括共享的光提取层。在一个实施例中，共享的光提取层包括多个准直通道，每个准直通道与主触点对准。可替代地，第一半导体层在远离第二半导体层的表面上形成与多个LED结构相对应并对准的多个圆顶或透镜结构。
在另一方面，本公开提供了单片LED阵列，该单片LED阵列包括本文描述的单片LED阵列前体，并且还包括跨量子阱子层与主电触点电连通的一个或多个辅助电触点。该阵列基于上述的前体，并且优选地，如从本文描述的方法中获得。因此，在那些方面中描述的所有特征均等同地应用于该另一方面。
优选地，单片LED阵列包括至少四个LED结构。LED阵列优选是微型LED阵列。优选地，单片LED阵列至少包括LED结构的第一子阵列和第二子阵列，每个子阵列能够以不同的主波长发射光。优选地，每个子阵列中的光产生层以窄的波长带宽发射光，该窄的波长带宽优选地在370nm与680nm之间的范围内，更优选在420nm与520nm之间的范围内。
在另一方面，本公开提供了包括本文公开的单片LED阵列的显示装置。优选地，本公开的方法适合于生产本文公开的LED阵列前体和LED阵列。
附图说明
现在将结合以下非限制性附图描述本发明。当结合附图考虑时，通过参考详细描述，本公开的其他优点显而易见，该附图未按比例绘制以便更清楚地显示细节，其中，贯穿几个视图的相同的附图标记指示相同的元素，并且其中：
图1示出根据第一方面的LED阵列前体，其中：
图1a示出LED阵列前体的平面图。
图1b示出LED阵列前体的截面。
图2示出根据第二方面的LED阵列前体的一部分的截面。
图3示出通过LED阵列前体的实施例的截面，其中，第一半导体层包括硅掺杂表面层。
图4a至图4e示出根据第一方面的LED阵列前体的进一步细节和LED结构。
图5a至图5c示出本公开的LED的模拟的光提取效率值和半最大光束角(halfmaximum beam angle)处的全宽(以度为单位)。
图6a至图6c示出本公开的微型LED的扫描电子显微镜(SEM)图像和原子力显微镜(AFM)测量。在图6d和图6e中，示出根据本发明的具有和不具有凸形圆顶的微型LED内的光路。
图7示出本公开的LED阵列。
具体实施方式
图1a示出根据本公开的第一方面的LED阵列前体的一部分的平面图。图1b示出沿线S1的垂直截面。
图1的LED阵列前体1包括生长基板(100)；第一半导体层(110)；掩模层(120)；包括多个柱的不连续的第二半导体层(130)；包括多个量子阱子层(141)的不连续的第三半导体层(140)；不连续的第四半导体层(150)；以及主电触点(160)，该主电触点(160)在不连续的第四半导体层(150)的基本平坦的上表面部分上。
在截面中可以看到第二半导体层(130)的规则梯形截面。在所示的实施例中，第三半导体层(140)和第四半导体层(150)的倾斜部分比与基本平坦的上表面部分平行的部分更薄。类似地，量子阱子层(141)的倾斜部分比与第二半导体层(130)的基本平坦的上表面部分平行的部分更薄。
在图1b的平面图中，柱的六边形形状可以看作是第四半导体层(150)的上表面，其中主电触点(160)被隔离在每个柱的中央。柱之间的区域是掩模层(120)的上表面。
图2的LED阵列前体包括生长基板(100)；第一半导体层(110)；第一半导体层的非晶表面区域(121)；包括多个柱的第二半导体层(130)；包括多个量子阱子层(未示出)的第三半导体层(140)；第四半导体层(150)；主电触点(160)，该主电触点(160)在不连续的第四半导体层(150)的基本平坦的上表面部分上。
在图2的实施例中，第二半导体层130、第三半导体层140和第四半导体层150是连续的。
图3示出本发明的LED阵列前体的单个LED结构的截面，其中，第一半导体层(110)在靠近第二半导体层(130)的表面处包括硅掺杂子层(190)。另外，在形成掩模层(120)时，在掩模层中的孔的下方部分地去除了第一半导体层，使得第二半导体层(130)通过硅掺杂子层(190)渗透到第一半导体层(110)中。
图4a示出第一方面的LED阵列前体的单个LED结构，其中，已经完全地去除生长基板并且第一半导体层(110)已经成形为与LED结构对准的圆顶的形式。在图4b的LED结构中，圆顶的表面已经涂覆有介电涂层或透明的环氧层(115)，以使凸形圆顶的表面处的反射最小。在图4c中，如在图4b中那样涂覆圆顶并且在柱的表面涂覆有SiO2和/或SiNx的透明层以及反射层(170)。具体地，涂覆第四半导体层(150)的倾斜部分的暴露表面。有利地，这些特征(圆顶、圆顶涂层和柱的侧面的涂层)改进了光的提取和准直。
发明人已经发现，如图4a至图4c所示，添加与棱锥基部对准的圆顶形区域可以增强棱锥的光线提取。有利地，这补充了通过在棱锥侧壁处的全内反射而获得的准直效果。优选地，圆顶形区域具有与棱锥的基部的尺寸匹配的曲率半径。即，圆顶形区域的基部和棱锥的基部优选地具有大约相同的尺寸。
图4d和图4e示出根据本发明的微型LED内的说明性光路。比较图4d与图4e，很明显，与棱锥的基部对齐的凸形圆顶的添加减少了在光提取表面(光从其中逸出LED的表面)处反射回微型LED内部的光量，从而进一步提高了光提取效率。
图5a至图5c示出本公开的三个模型LED的模拟的光提取效率值和半最大光束角处的全宽(以度为单位)。具体地，图5a与柱的侧面未被涂覆的LED相对应，而在图5b中，侧面涂覆有SiO2，并且在图5c中，侧面涂覆有Ag/Si3N4。
与旨在改进传统LED的光提取的已知结构相比，其中，在远离原本平坦且无边界的光产生区域蚀刻棱锥，而所公开的发明中的光产生区域完全包含在棱锥形结构内，从而基本上防止了光的侧向(平行于LED层)传播。
与另一类已知的类似结构相比，在该类似结构中，光产生区域完全包含在倾斜表面内，该倾斜表面通过干蚀刻获得，旨在改进光提取(例如参见US 7518149)，通过选择性区域生长工艺获得的倾斜的刻面在光提取方面具有优势，因为它们与通过干蚀刻获得的表面相比更光滑，从而促进倾斜侧壁上的全内反射，并使所产生的较高百分比的光朝向以接近法线(Near-to-normal)角相交的光提取表面准直。
图6a示出SEM图像并且图6b示出根据本公开的微型LED的AFM测量。图6c是图6b中的AFM测量的截面，更详细地示出了与侧壁相对应的微型LED的形貌。这些图像表明本发明公开的方法产生光滑的微型LED侧壁。
与各向异性干蚀刻相比，由于在不同晶面上的不同生长速率的优点，获得更一致的可再现侧壁倾角(通常在棱锥的基部的角(图4a中的α)接近62°)。这由图6c的AFM截面示出。
本领域技术人员应理解，尽管通过在发光区域周围存在倾斜侧壁而获得的光提取的改进被归因于全内反射的效果，但通过添加圆顶形区域而获得的光提取的增强来自于光提取表面的全内部反射的减少，因为大部分光已经被倾斜的刻面部分地准直，并因此以接近法线角与内部圆顶表面相交。因此，考虑到从圆顶形表面提取的光不依赖于全内反射这一事实，通过干蚀刻获得圆顶并不构成对由此公开的工作原理的损害。
图7示出通过本公开的LED阵列的截面。图7的LED阵列包括图1的LED阵列前体。阵列前体已经被翻转并结合到包括底板基板(200)和底板接触垫(202)的底板。LED阵列前体的生长基板已被去除，并且粗糙化层(112)层压到第一半导体层(110)的暴露表面上。另外，辅助电触点(180)施加到第一半导体层。主电触点和辅助电触点通过LED结构彼此电接触。
本领域技术人员将理解，以上讨论的各种实施例可以组合在单个LED背光中。例如，如图4所示，圆顶、圆顶涂层115和柱的涂覆侧(170)可以与图3的硅掺杂子层(190)结合。
尽管已在本文中详细描述本发明的优选实施例，但是本领域技术人员将理解，在不脱离本发明或所附权利要求的范围的情况下，可以对其进行变形。

Claims (20)

1.一种单片LED阵列前体，包括：
多个LED结构，共享第一半导体层，其中，所述第一半导体层限定所述LED阵列前体的平面，每个LED结构包括：
(i)第二半导体层，在所述第一半导体层上，所述第二半导体层具有与所述LED阵列前体的所述平面平行的上表面部分，所述第二半导体层具有与所述上表面部分垂直的规则梯形截面，使得所述第二半导体层具有倾斜侧面；
(ii)第三半导体层，在所述第二半导体层上，所述第三半导体层具有与所述LED阵列前体的所述平面平行的上表面部分，所述第三半导体层具有与所述上表面部分垂直的规则梯形截面，使得所述第三半导体层具有与所述第二半导体层的所述倾斜侧面平行的倾斜侧面；
(iii)第四半导体层，在所述第三半导体层上，所述第四半导体层具有与所述LED阵列前体的所述平面平行的上表面部分，所述第四半导体层具有与所述上表面部分垂直的规则梯形截面，使得所述第四半导体层具有与所述第三半导体层的所述倾斜侧面平行的倾斜侧面；以及
(iv)主电触点，在所述第四半导体层上，其中，所述触点仅在所述第四半导体层的与所述LED阵列前体的所述平面平行的所述上表面部分上；
其中，所述第三半导体层包括多个量子阱子层，所述量子阱子层的与所述LED阵列前体的所述平面平行的部分具有更大的厚度，并且与所述LED阵列前体的所述平面不平行的部分具有减小的厚度。
2.根据权利要求1所述的单片LED阵列前体，其中，所述第三半导体层的所述倾斜侧面与所述第二半导体层的所述倾斜侧面的间隔小于所述第三半导体层的所述上表面部分与所述第二半导体层的所述上表面部分的间隔，和/或
其中，所述第四半导体层的所述倾斜侧面与所述第三半导体层的所述倾斜侧面的间隔小于所述第四半导体层的所述上表面部分与所述第三半导体层的所述上表面部分的间隔。
3.根据权利要求1或2所述的单片LED阵列前体，其中，每层的所述倾斜侧面形成多个平面刻面。
4.根据权利要求1至3中任一项所述的单片LED阵列前体，其中，所述第二半导体层、所述第三半导体层和所述第四半导体层在LED结构之间被共享。
5.根据权利要求1至4中任一项所述的单片LED阵列前体，其中，所述第一半导体层具有带有(0001)平面的纤锌矿晶体结构，并且所述第四半导体层的基本平坦的上表面部分与所述第一半导体层的所述(0001)平面平行。
6.根据权利要求1至5中任一项所述的单片LED阵列前体，其中，所述第一半导体层包括多个透镜结构，所述多个透镜结构与所述多个LED结构相对应并对准。
7.一种单片LED阵列，包括根据权利要求1至6中任一项所述的单片LED阵列前体，并且还包括跨所述量子阱子层与所述主电触点电连通的一个或多个辅助电触点。
8.根据权利要求7所述的单片LED阵列，其中，所述单片LED阵列至少包括LED结构的第一子阵列和第二子阵列，每个子阵列能够以不同的主波长发射光。
9.一种显示装置，包括根据权利要求7和8中任一项所述的单片LED阵列。
10.一种形成单片LED阵列前体的方法，所述方法包括：
(i)提供具有表面的基板；
(ii)在所述基板的所述表面上形成连续的第一半导体层；
(iii)通过在所述第一半导体层上沉积掩模层来选择性地掩模所述第一半导体层，所述掩模层包括多个孔；
(iv)在所述第一半导体层的未掩模部分上通过所述掩模层的所述孔生长第二半导体层，以形成多个柱，每个柱具有与所述基板垂直的规则梯形截面和基本平坦的上表面部分；
(v)形成覆盖所述第二半导体层的第三半导体层，其中，所述第三半导体层包括一个或多个量子阱子层，并具有基本平坦的上表面部分；
(vi)形成覆盖所述第三半导体层的第四半导体层，从而，所述第四半导体层具有基本平坦的上表面部分；
(vii)在所述第四半导体层的所述基本平坦的上表面部分上形成主电触点；并且
其中，所述第一半导体层至所述第四半导体层包括III族氮化物。
11.根据权利要求10所述的方法，其中，所述第二半导体层、所述第三半导体层和所述第四半导体层不连续。
12.根据权利要求10或11所述的方法，其中，步骤(iii)包括：
(a)沉积连续的掩模层，并且
(b)选择性地去除所述掩模层的多个部分以提供多个孔，可选地，其中，选择性地去除所述掩模层的多个部分包括：选择性地去除所述第一半导体层的多个对应部分。
13.一种形成单片LED阵列前体的方法，所述方法包括：
(i)提供具有表面的基板；
(ii)在所述基板的所述表面上形成连续的第一半导体层；
(iii)选择性地处理所述第一半导体层以形成非晶表面图案，其中，所述非晶表面图案限定所述第一半导体层的多个未处理部分；
(iv)在所述第一半导体层的所述未处理部分上生长第二半导体层，以形成多个柱，每个柱具有与所述基板垂直的规则梯形截面和基本平坦的上表面部分；
(v)形成覆盖所述第二半导体层的第三半导体层，其中，所述第三半导体层包括一个或多个量子阱子层，并具有基本平坦的上表面部分；
(vi)形成覆盖所述第三半导体层的第四半导体层，从而，所述第四半导体层具有基本平坦的上表面部分；并且
(vii)在所述第四半导体层的所述基本平坦的上表面部分上形成主电触点；
其中，所述第一半导体层至所述第四半导体层包括III族氮化物。
14.根据权利要求10至13中任一项所述的方法，其中，所述多个孔形成规则间隔的阵列。
15.根据权利要求10至14中任一项所述的方法，其中，所述第一半导体层具有带有(0001)平面的纤锌矿晶体结构，并且所述第四半导体层的所述基本平坦的上表面部分与所述第一半导体层的所述(0001)平面平行。
16.根据权利要求10至15中任一项所述的方法，所述方法还包括：跨所述量子阱子层形成与所述主电触点电连通的一个或多个辅助电触点以形成单片LED阵列，优选地，其中，所述一个或多个辅助电触点形成在所述第一半导体层上。
17.根据权利要求10至16中任一项所述的方法，其中，所述单片LED阵列前体至少包括LED结构的第一子阵列和第二子阵列，每个子阵列能够以不同的主波长发射光。
18.根据权利要求10至17中任一项所述的方法，还包括以下步骤：至少部分地去除所述基板，并且至少部分地去除所述第一半导体层，以形成多个圆顶或透镜结构，所述多个圆顶或透镜结构与所述第二半导体层的所述多个柱中的每个柱相对应并对准。
19.根据权利要求10至18中任一项所述的方法，其中，选择性地去除所述基板以形成多个准直通道，每个准直通道与形成在所述第四半导体层的所述基本平坦的上表面部分上的主触点对准。
20.一种单片LED阵列前体或LED阵列，能够通过权利要求10至19中任一项所述的方法获得。
CN201980044914.9A 2018-07-06 2019-07-04 单片led阵列及其前体 Pending CN112470281A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1811109.6A GB2575311B (en) 2018-07-06 2018-07-06 Monolithic LED array and a precursor thereto
GB1811109.6 2018-07-06
PCT/GB2019/051894 WO2020008200A1 (en) 2018-07-06 2019-07-04 Monolithic led array and a precursor thereto

Publications (1)

Publication Number Publication Date
CN112470281A true CN112470281A (zh) 2021-03-09

Family

ID=63170802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980044914.9A Pending CN112470281A (zh) 2018-07-06 2019-07-04 单片led阵列及其前体

Country Status (9)

Country Link
US (2) US11605669B2 (zh)
EP (1) EP3818567A1 (zh)
JP (1) JP7569303B2 (zh)
KR (1) KR20210021579A (zh)
CN (1) CN112470281A (zh)
GB (1) GB2575311B (zh)
SG (1) SG11202011894SA (zh)
TW (1) TWI727360B (zh)
WO (1) WO2020008200A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602776A (zh) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司（Cn） Led芯片、led器件、消杀设备及led芯片制备方法
CN116565103A (zh) * 2023-07-06 2023-08-08 镭昱光电科技(苏州)有限公司 MicroLED微显示芯片及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor
GB2595687B (en) * 2020-06-03 2023-05-24 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
GB2597109B (en) 2020-07-16 2023-05-10 Plessey Semiconductors Ltd Strain relaxation layer
US11688829B2 (en) 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs
WO2024025165A1 (ko) * 2022-07-27 2024-02-01 한국광기술원 2차원 소재를 이용한 반분극/무분극 기판, 다파장 광소자 및 이의 제조 방법
KR102711291B1 (ko) * 2022-07-27 2024-09-27 한국광기술원 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법
KR102521232B1 (ko) * 2022-09-13 2023-04-14 한국광기술원 2차원 소재를 이용한 다파장 광소자 및 이의 제조 방법
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法
EP4447119A1 (en) 2023-04-13 2024-10-16 Polar Light Technologies AB Manufacturing method of a led array precursor with electrical contacts on a same side, corresponding precursor, led array and devices comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129929A1 (en) * 2002-09-06 2004-07-08 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof, integral type semiconductor light emitting unit and fabrication method thereof, image display unit and fabrication method thereof, and illuminating unit and fabrication method thereof
US20130048940A1 (en) * 2011-08-26 2013-02-28 Micron Technology, Inc. Solid state radiation transducers and methods of manufacturing
CN103190005A (zh) * 2010-11-04 2013-07-03 皇家飞利浦电子股份有限公司 基于结晶弛豫结构的固态发光器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP2824371B2 (ja) 1992-12-16 1998-11-11 シャープ株式会社 発光ダイオード
JPH08181301A (ja) * 1994-12-27 1996-07-12 Fujitsu Ltd 量子ドット構造及びその製造方法
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP4254157B2 (ja) * 2001-08-22 2009-04-15 ソニー株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
JP2004119964A (ja) 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
DE602004028115D1 (de) 2003-05-02 2010-08-26 Univ College Cork Nat Univ Ie Lichtemittierende mesastrukturen mit hohem höhe-zu-breite-verhältnis und quasi-parabolischen seitenwänden und ihre herstellung
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
CA2643439C (en) * 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
WO2012102970A1 (en) * 2011-01-24 2012-08-02 Applied Materials, Inc. Growth of iii-v led stacks using nano masks
KR20120100296A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US20130095581A1 (en) 2011-10-18 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thick window layer led manufacture
KR20130101299A (ko) 2012-03-05 2013-09-13 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
GB201215632D0 (en) 2012-09-03 2012-10-17 Infiniled Ltd Optical device
JP6188450B2 (ja) 2013-06-27 2017-08-30 佳昭 荻野 杖歩行者用点灯装置とその装置を備えた杖
FR3015772B1 (fr) 2013-12-19 2017-10-13 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
US9601659B2 (en) 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9484332B2 (en) * 2015-03-18 2016-11-01 Intel Corporation Micro solar cell powered micro LED display
CN106098875B (zh) * 2016-08-16 2019-02-05 西安交通大学 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法
WO2019055271A1 (en) * 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129929A1 (en) * 2002-09-06 2004-07-08 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof, integral type semiconductor light emitting unit and fabrication method thereof, image display unit and fabrication method thereof, and illuminating unit and fabrication method thereof
CN103190005A (zh) * 2010-11-04 2013-07-03 皇家飞利浦电子股份有限公司 基于结晶弛豫结构的固态发光器件
US20130048940A1 (en) * 2011-08-26 2013-02-28 Micron Technology, Inc. Solid state radiation transducers and methods of manufacturing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"《InGaN/GaN multiple quantum wells on selectively grown GaN microfacets and the applications for phosphor-free white light-emitting diodes》", 《REVIEWS IN PHYSICS》, 1 November 2016 (2016-11-01) *
"《White emission from non-planar InGaN/GaN MQW LEDs grown on GaN template with truncated hexagonal pyramids》", 《OPTICS EXPRESS》, 30 March 2015 (2015-03-30) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602776A (zh) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司（Cn） Led芯片、led器件、消杀设备及led芯片制备方法
CN116565103A (zh) * 2023-07-06 2023-08-08 镭昱光电科技(苏州)有限公司 MicroLED微显示芯片及其制造方法
CN116565103B (zh) * 2023-07-06 2023-09-08 镭昱光电科技(苏州)有限公司 MicroLED微显示芯片及其制造方法

Also Published As

Publication number Publication date
US20230163159A1 (en) 2023-05-25
JP2021530114A (ja) 2021-11-04
GB201811109D0 (en) 2018-08-22
US11605669B2 (en) 2023-03-14
US20210265418A1 (en) 2021-08-26
GB2575311B (en) 2021-03-03
JP7569303B2 (ja) 2024-10-17
US12046628B2 (en) 2024-07-23
TWI727360B (zh) 2021-05-11
SG11202011894SA (en) 2020-12-30
KR20210021579A (ko) 2021-02-26
EP3818567A1 (en) 2021-05-12
WO2020008200A1 (en) 2020-01-09
TW202006968A (zh) 2020-02-01
GB2575311A (en) 2020-01-08

Similar Documents

Publication Publication Date Title
US12046628B2 (en) Monolithic LED array and a precursor thereto
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
US8304794B2 (en) Light emitting device
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
CN102263172B (zh) 半导体芯片、发光器件和制造半导体芯片的方法
US9608163B2 (en) Nano-structure semiconductor light emitting device
US20110114917A1 (en) Light emitting device
US20140209859A1 (en) Nanostructure semiconductor light emitting device and manufacturing method thereof
US9461205B2 (en) Nanostructure semiconductor light emitting device
KR101258582B1 (ko) 나노로드 발광소자
US20230223421A1 (en) Monolithic led array and a precursor thereto
US20140353677A1 (en) Low-defect semiconductor device and method of manufacturing the same
KR20130025856A (ko) 나노로드 발광소자
KR100682873B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP2023507445A (ja) 発光ダイオード前駆体およびその製造方法
WO2023180243A1 (en) Optoelectronic component and method for producing an optoelectronic component
TW201006007A (en) Light emitting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination