JP2021530114A - モノリシックｌｅｄアレイおよびその前駆体 - Google Patents

モノリシックｌｅｄアレイおよびその前駆体 Download PDF

Info

Publication number
JP2021530114A
JP2021530114A JP2021500237A JP2021500237A JP2021530114A JP 2021530114 A JP2021530114 A JP 2021530114A JP 2021500237 A JP2021500237 A JP 2021500237A JP 2021500237 A JP2021500237 A JP 2021500237A JP 2021530114 A JP2021530114 A JP 2021530114A
Authority
JP
Japan
Prior art keywords
semiconductor layer
led array
surface portion
plane
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021500237A
Other languages
English (en)
Inventor
ピノス，アンドレア
メゾウアリ，サミル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2021530114A publication Critical patent/JP2021530114A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

本発明は、モノリシックＬＥＤアレイ前駆体であって、第１の半導体層を共有する複数のＬＥＤ構造を含み、第１の半導体層は、ＬＥＤアレイ前駆体の平面を規定し、各ＬＥＤ構造は、（ｉ）ＬＥＤアレイ前駆体の平面と平行な上面部分を有する、第１の半導体層上の第２の半導体層を含み、第２の半導体層は、第２の半導体層が傾斜側面を有するように、上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、（ｉｉ）ＬＥＤアレイ前駆体の平面と平行な上面部分を有する、第２の半導体層上の第３の半導体層を含み、第３の半導体層は、第３の半導体層が第２の半導体層の傾斜側面と平行な傾斜側面を有するように、上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、（ｉｉｉ）ＬＥＤアレイ前駆体の平面と平行な上面部分を有する、第３の半導体層上の第４の半導体層を含み、第４の半導体層は、第４の半導体層が第３の半導体層の傾斜側面と平行な傾斜側面を有するように、上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、（ｉｖ）第４の半導体層上の一次電気接点を含み、接点は、ＬＥＤアレイ前駆体の平面と平行な第４の半導体層の上面部分上のみにあり、第３の半導体層は複数の量子井戸副層を含み、量子井戸副層は、ＬＥＤアレイ前駆体の平面と平行な部分上のより大きい厚さと、ＬＥＤアレイ前駆体の平面と平行でない部分上の減少した厚さとを有する、モノリシックＬＥＤアレイ前駆体を提供する。

Description

本開示は、モノリシックＬＥＤアレイ、モノリシックＬＥＤアレイを含むＬＥＤデバイス、およびそれらの製造方法に関する。特に、本開示は、発光が向上したモノリシックＬＥＤアレイを提供する。
マイクロ発光ダイオード（light emitting diode：ＬＥＤ）アレイは、１００×１００μｍ２以下のサイズを有するＬＥＤのアレイとして定義され得る。マイクロＬＥＤアレイは、多くの商業用途および軍事用途のために開発中であり、自発光マイクロディスプレイおよびプロジェクターなどがあり、それらは、ウェアラブルディスプレイ、ヘッドアップディスプレイ、カムコーダー、ビューファインダー、マルチサイト励起源、およびピコプロジェクターなどのさまざまなデバイスに組み込まれ得る。
ＩＩＩ族窒化物ベースのマイクロＬＥＤは、ＧａＮとそのＩｎＮおよびＡｌＮとの合金とを活性発光領域において含有する無機半導体ＬＥＤである。ＩＩＩ族窒化物ベースのマイクロＬＥＤは、従来の大面積ＬＥＤ、特に発光層が有機化合物である有機発光ダイオード（organic light emitting diode：ＯＬＥＤ）と比べて、著しくより高い電流密度で駆動され、より高い光パワー密度を放出することができるため、好評である。その結果、所与の方向における光源の単位面積当たりの発光量として定義されるとともに、カンデラ毎平方メートル（ｃｄ／ｍ２）単位で測定され、一般にニト（ｎｔ）と呼ばれる輝度（明度）がより高いため、マイクロＬＥＤは、たとえば高い明度の環境または投影におけるディスプレイなど、高い明度を必要とするかまたは高い明度から恩恵を受ける用途にとって好適になる。
加えて、ＩＩＩ族窒化物マイクロＬＥＤにおいてルーメン／ワット（ｌｍ／Ｗ）で表わされる高い発光効率は、他の光源と比較してより低いパワー使用量を可能にし、マイクロＬＥＤをポータブルデバイスにとって特に好適にする。また、ＩＩＩ族窒化物の固有の材料特性に起因して、マイクロＬＥＤは、高いまたは低い温度および湿度といった極端な条件で動作可能であり、それにより、ウェアラブル用途およびアウトドア用途における性能および信頼性の利点を提供する。
無機マイクロＬＥＤアレイの生成のために、２つの主要アプローチが現在存在する。第１のアプローチでは、個々のマイクロＬＥＤデバイスが従来サイズのＬＥＤのための手法と同様の手法で生成され、次に、これらは、基板上にピックアンドプレース手法によってアレイとして組み立てられる。基板は、個々のマイクロＬＥＤアドレシングのための駆動回路を含むアクティブマトリクスバックプレーンであってもよい。この第１のアプローチは、異なる成長基板上で作製された、異なる発光波長などの異なる特性を有するＬＥＤが、フルカラーディスプレイを実現する目的のために製品基板上に移送されることを可能にする。加えて、それは、不良デバイスがアレイの一部になる前にそれらを破棄することを可能にし、潜在的にアレイの最終歩留まりを高める。一方、さまざまな用途で必要とされる解像度（小さいピッチ）およびアレイサイズ（多数のマイクロＬＥＤ）は、ピックアンドプレースの精度および移送時間の点でこのアプローチに厳しい課題を与え、プロセスの信頼性およびそのスループットにそれぞれ影響を与える。
第２のアプローチは、単一の成長基板上にマイクロＬＥＤアレイを作製するためにモノリシック集積化を使用し、よって、より高い集積密度、より小さいＬＥＤ、およびより小さいピッチ（すなわち、より高いアレイ解像度）を可能にする。この第２のアプローチは、フルカラーディスプレイを実現するためにカラー化手法に依拠する。マイクロＬＥＤのために使用されるカラー化技術は、マイクロＬＥＤアレイのピッチに依存する。照明用途のための従来の蛍光体材料は現在、大きいピッチおよび低い解像度のアレイにとってのみ好適であり、量子ドットベースの波長変換材料が、より高い解像度の用途のために必要とされる。使用されるアプローチにかかわらず、アレイ内の個々のマイクロＬＥＤの活性領域の周囲は一般に、発光活性領域の一部を除去するエッチングプロセスによって形成され、それにより、各マイクロＬＥＤにおける独立した電流注入、および、アレイにおける各マイクロＬＥＤ内での放射再結合の量の調整を可能にする目的のために、個々のマイクロＬＥＤを電気的に絶縁する。
あまり一般的に採用されていない、ある製造プロセスは、ＵＳ７，０８７，９３２に開示されるように、エッチングステップを使用することなく、電流を独立して注入され得る活性領域の電気的に絶縁された部分を実現するために、選択領域成長（selective area growth：ＳＡＧ）を使用する。選択領域成長手法では、緩衝層上にマスクがパターン化される。マスクにおける材料は、成長条件で、追加の材料が、マスク上に直接成長しないものの、下にある緩衝層の表面の一部を露出させる開口の内部でのみ成長するようになっている。
ＩＩＩ窒化物ＬＥＤにおける輝度は動作電流の増加とともに増加するが、発光効率は電流密度（Ａ／ｃｍ２）に依存しており、最初は電流密度が増加するにつれて増加し、最大に達し、その後、「効率降下」として知られている現象に起因して減少する。多くの要因がＬＥＤデバイスの発光効率に寄与しており、内部量子効率（ＩＱＥ:internal quantum efficiency）として知られている、光子を内部生成する能力を含む。外部量子効率（external quantum efficiency：ＥＱＥ）は、活性領域において放出された光子の数を注入された電子の数で除算したものとして定義される。ＥＱＥは、ＬＥＤデバイスのＩＱＥおよび光抽出効率（light extraction efficiency：ＬＥＥ）の関数である。低い電流密度では、この効率は、非放射再結合と呼ばれる、光を生成することなく電子と正孔とを再結合する欠陥または他のプロセスの強い影響に起因して、低い。それらの欠陥が飽和されるようになるにつれて、放射再結合が優位に立ち、効率が増加する。「効率降下」または効率の漸減は、注入電流密度がＬＥＤデバイスのための特性値を上回ると始まる。
表面再結合は、マイクロＬＥＤにおける非放射再結合の主な要因であると考えられる。マイクロＬＥＤ活性領域の周囲での欠陥およびダングリングボンドは、原子格子を妨げ、通常禁止された半導体バンドギャップの内部に電子エネルギー準位を導入する。これは、伝導帯と価電子帯との間の電荷キャリア遷移のための足がかりとして作用することによって非放射再結合を強化し得る。
表面再結合は、活性領域の周囲を規定するために一般に使用されるドライエッチング手法および大きい周囲対面積比に起因して、無機マイクロＬＥＤにおいて特に重要である。活性発光区域の周囲で損傷を緩和しダングリングボンドを減少させることを目的とする、ウェットエッチング液を用いた表面処理、または高温処理、またはＵＳ９，６０１，６５９に開示されたような好適な「パッシベーション層」を用いた周囲被覆を含むさまざまな手法が、当業者には知られている。
しかしながら、非放射再結合、特に表面再結合に関連した問題を回避しつつ、高い集積密度、より小さいＬＥＤ、およびより小さいピッチを有するマイクロＬＥＤアレイおよびＬＥＤアレイ前駆体、ならびにそれらの生成方法が、依然として必要とされる。
本発明の目的は、先行技術のアレイに関連した問題のうちの少なくとも１つに取り組む改良されたＬＥＤアレイ前駆体を提供すること、または、少なくとも、商業的に有用なその代替案を提供することである。
第１の局面によれば、本開示は、モノリシックＬＥＤアレイ前駆体を形成する方法であって、この方法は、
（ｉ） 表面を有する基板を提供するステップと、
（ｉｉ） 基板の表面上に連続的な第１の半導体層を形成するステップと、
（ｉｉｉ） 複数の開口を含むマスキング層を第１の半導体層上に堆積させることにより、第１の半導体層を選択的にマスクするステップと、
（ｉｖ） 基板に直角な正台形断面と略平坦な上面部分とを各々有する複数の柱を形成するために、マスキング層の開口を通して、第１の半導体層のマスクされていない部分上に第２の半導体層を成長させるステップと、
（ｖ） 第２の半導体層を覆う第３の半導体層を形成するステップとを含み、第３の半導体層は１つ以上の量子井戸副層を含むとともに略平坦な上面部分を有し、この方法はさらに、
（ｖｉ） 第３の半導体層を覆う第４の半導体層を形成するステップを含み、それにより、第４の半導体層は略平坦な上面部分を有し、この方法はさらに、
（ｖｉｉ） 第４の半導体層の略平坦な上面部分上に一次電気接点を形成するステップを含み、
第１〜第４の半導体層はＩＩＩ族窒化物を含む、方法を提供する。
本発明をこれからさらに説明する。以下の文章では、この発明の異なる局面をより詳細に規定する。そのように規定される各局面は、相反することが明白に示されない限り、他の局面と組み合わされてもよい。特に、好ましいかまたは有利であると示されるどの特徴も、好ましいかまたは有利であると示される他のどの特徴とも組み合わされてもよい。
本開示は、向上した発光特性および減少した非放射再結合を示す電子的に絶縁されたＬＥＤ構造が生成され得るようなやり方でモノリシックＬＥＤアレイ前駆体を形成するための方法を提供する。発明者らは、開示される特定構造の成長およびＬＥＤ構造の特定区域上のみでの電気接点の提供により、向上した特性を有するＬＥＤデバイスを提供するＬＥＤアレイ前駆体が形成され得るということを見出した。
本発明は、モノリシックＬＥＤアレイ前駆体を形成する方法に関する。ＬＥＤは当該技術において周知であり、発光ダイオードを指す。
モノリシックアレイとは、単一ピースとして形成された複数のＬＥＤ構造の提供を指す。アレイとは、ＬＥＤがモノリシック構造全体にわたって意図的に間隔をあけられ、典型的には、ＬＥＤの六角形に最密充填されたアレイまたは正方形に充填されたアレイなどの規則的なアレイを形成するということを意味する。
「前駆体」という用語により、説明されるＬＥＤアレイは、光の放出を可能にするような、各ＬＥＤのための必要な対向電気接点を有しておらず、関連する回路も有していないということが注記される。したがって、説明されるアレイは、モノリシックＬＥＤアレイの前駆体であり、モノリシックＬＥＤアレイは、さらに別の必要なステップがいったん行なわれると形成されるものであり、基板を除去することによって実現され得るような任意の光抽出面および対向電極を含むであろう。
この方法は、番号が付けられた複数のステップを伴う。可能であれば、これらのステップは同時にまたは並行して行なれてもよいということが理解されるだろう。
第１のステップは、表面を有する基板の提供を伴う。好適な基板は、サファイア、ＳｉＣ、およびシリコンを含む。他の好適な基板は、当該技術において周知である。
第２のステップは、基板の表面上に連続的な第１の半導体層を形成することを伴う。第１の半導体層は緩衝層として作用してもよい。第１の半導体層および実際はさらに別の半導体層は、ＩＩＩ族窒化物を含む。好ましくは、ＩＩＩ族窒化物は、ＡｌＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＧａＮのうちの１つ以上を含む。
ここに使用されるように、種のその構成成分によるどの言及も、そのすべての利用可能な化学量論を含む。このため、たとえば、ＡｌＧａＮは、ＡｌｘＧａ１−ｘＮなどのそのすべての合金を含み、ｘは１または０と等しくない。好ましい化学量論は、特定層の機能に依存して変わるであろう。
第３のステップは、複数の開口を含むマスキング層を第１の半導体層上に堆積させることにより、第１の半導体層を選択的にマスクすることを伴う。好ましくは、マスキング層はＳｉＯ２および／またはＳｉＮｘを含む。ＳｉＯ２および／またはＳｉＮｘマスキング層は、プラズマ化学気相堆積などの標準的な堆積手法を用いて施設外で堆積されてもよい。これに代えて、施設内ＳｉＮｘマスキング層が反応チャンバにおいて堆積されてもよく、ＭＯＣＶＤ反応装置などの好適な反応チャンバが当該技術において周知である。
オプションで、複数の開口は、規則的間隔のアレイを形成する。これは、正方形充填または六角形充填などの円の最密充填のための任意の構成に似ていてもよい。
第３のステップを実現する好ましいやり方は、
（ａ） 連続的なマスキング層を堆積させるステップと、
（ｂ） 複数の開口を提供するために、前記マスク層の複数の部分を選択的に除去するステップとによる。
オプションで、前記マスキング層の複数の部分を選択的に除去するステップは、第１の半導体層の複数の対応する部分を選択的に除去するステップを含む。これは、オプションで非連続的な第２の層が次に第１の半導体層の井戸内に形成されることを意味する。
第４のステップは、基板に直角な正台形断面と略平坦な上面部分とを各々有する複数の柱を形成するために、マスキング層の開口を通して、第１の半導体層のマスクされていない部分上にオプションで非連続的な第２の半導体層を成長させることを伴う。平坦な上部は、層が形成される基板表面の平面と平行な平面にある。
「正台形断面」により、柱が底部よりも上部でより狭くなっていること、および、柱は、略平坦で平行な上面および下面を、線形の傾斜側面とともに有することが意図される。これは、円錐台形形状、またはより高い可能性で、３つ以上の側面、典型的には６つの側面を有する円錐台形形状をもたらし得る。「正台形断面」という記載は、第１の半導体層の上方で延在する第２の半導体層の部分を指す。第２の半導体層の一番底部は、第１の半導体層によって規定された開口内にあり、そのため、底部は典型的には、先細りする断面ではなく、一定の断面を有するであろう。柱の先細りする側面はここに、側面または小面と呼ばれる。第２の層が連続的である場合、台形断面は、第２の半導体層の連続的な平面部分の上方で延在する第２の半導体層の非連続的な部分である。
好ましくは、柱の側面は、第１の半導体層と平行な平面に対して略一貫した角度（α）を有する。すなわち、柱の側面と第１の半導体と平行な平面との間の角度はあまり変動しない。好ましくは、角度αは５０°〜７０°であり、より好ましくは、それは５８°〜６４°であり、最も好ましくは約６２°である。
好ましくは、第２の半導体層における複数の柱の各々は、切頂六角錐である。
第５のステップは、オプションで非連続的な第２の半導体層を覆う、オプションで非連続的な第３の半導体層を形成することを伴い、第３の半導体層は１つ以上の量子井戸副層を含むとともに略平坦な上面部分を有する。
「略平坦な上面部分」により、それは、特定の半導体層の上部が概して第１の半導体層と平行である（すなわち、基板の平面と平行な平面を提供する）ということを意味すると理解されるべきである。
発明者らは、第２の半導体層上の第３の半導体層の材料の堆積が、最上面は厚いものの、かなりより薄い層が小面上に堆積される状態で生じることを見出した。これは、結晶構造に対するさまざまな方向での成長の速度に起因して自動的に生じる。
マスク開口のまわりの傾斜平面上に堆積されている層は概して、ｃ面配向面部分上に堆積されている層よりも薄い。特に、ＬＥＤ内のｐｎ接合におけるｎ型ドープ層とｐ型ドープ層との間に堆積されたＩｎＧａＮ多重量子井戸（multiple quantum well：ＭＱＷ）は、傾斜面に接して堆積された部分において、ｃ面配向面に接して堆積された部分よりも薄い。
傾斜したＧａＮ平面からの放出が、半極性面における減少した分極場によって照明デバイスの効率を高める手段を提供し得るということは、当業者には知られている。加えて、平坦面部分と比較して傾斜平面での異なるＭＱＷ厚さの存在はまた、色調整の目的のために単一デバイスからの蛍光体のない多波長放出を実現し得る。
これとは対照的に、本発明の１つの目的は、略平坦な表面領域に発光を閉じ込めて、傾斜平面へのキャリア注入および／または拡散と、結晶における原子の周期的配列が終了する活性領域の周囲での潜在的な非放射再結合とを防止することである。上部平坦領域におけるキャリア閉じ込めは、電気接点領域の形成を傾斜平面から離れた上部平坦面の一部に制限することによって実現されることになっている。
ＭＱＷの厚さは、量子井戸副層の上面と下面との間の平均最短距離を意味すると理解されるべきである。特定部分（ｃ面または傾斜小面など）における量子井戸副層の各々の厚さは好ましくは、実質的に同じである。ＭＱＷの厚さは好ましくは、それが堆積された特定の部分全体にわたって実質的に一定であり、したがって、上面および下面は実質的に平行である。
好ましくは、ｃ面に沿って配向されたＭＱＷの部分の厚さは、１ｎｍよりも大きく、１．５ｎｍよりも大きく、２ｎｍよりも大きく、２．５ｎｍよりも大きい。好ましくは、ｃ面に沿って配向されたＭＱＷの部分の厚さは、１５ｎｍよりも小さく、１２ｎｍよりも小さく、８ｎｍよりも小さく、５ｎｍよりも小さい。好ましい一実施形態では、ｃ面に沿って配向されたＭＱＷの部分の厚さは、１ｎｍ〜１５ｎｍ、より好ましくは２ｎｍ〜１２ｎｍ、最も好ましくは２．５ｎｍ〜８ｎｍである。
好ましくは、傾斜小面上のＭＱＷの部分の厚さは、０．０５ｎｍよりも大きく、０．１ｎｍよりも大きく、０．１５ｎｍよりも大きく、０．２ｎｍよりも大きい。好ましくは、傾斜小面上のＭＱＷの部分の厚さは、５ｎｍよりも小さく、２ｎｍよりも小さく、１ｎｍよりも小さく、０．８ｎｍよりも小さい。好ましい一実施形態では、傾斜小面上のＭＱＷの部分の厚さは、０．１ｎｍ〜１ｎｍ、より好ましくは０．１５ｎｍ〜０．６ｎｍ、最も好ましくは０．２ｎｍ〜０．５ｎｍである。
加えて、ｃ面に沿って配向されたＭＱＷの部分と傾斜小面上のＭＱＷの部分とのＭＱＷ厚さの差は、平坦なＭＱＷ部分から傾斜したＭＱＷ部分へのキャリアの拡散を効果的に防止する、２つのＭＱＷ部分間のバンドギャップ差に対応する。これは、ＩＩＩ窒化物ＬＥＤにおける貫通転位のまわりで生じるメカニズムと同様のメカニズムであり、注入されたキャリアが貫通転位コアから離れて閉じ込められて非放射再結合の可能性を防止する。ちなみに、小面上に堆積されている領域におけるＭＱＷ組成も、厚い最上面でのキャリア閉じ込めが依然として生じるようなやり方で、厚い最上面におけるＭＱＷの組成とは異なってもよい。その結果、均一で比較的狭い波長放出が予想される。
発明者らは、バンドギャップ差が平坦なＭＱＷ部分から傾斜したＭＱＷ部分へのキャリアの拡散を効果的に防止することを認識した。キャリアのそのような閉じ込めは、ｋＴの数倍の電位障壁を必要とする（ｋＴはボルツマン定数に温度を乗算したものであり、２９８Ｋの室温ではおよそ２５．７ｍｅＶと等しい）。ｋＴの数倍の電位障壁を実現するように、ｃ面に沿って配向されたＭＱＷの部分と傾斜小面上のＭＱＷの部分との間で必要とされるＭＱＷ厚さの差は、ＭＱＷの組成によって異なり、また、当業者によって容易に計算され得る。好ましくは、電子および／または正孔であるキャリアの閉じ込めに対する障壁は、２ｋＴよりも大きく、３ｋＴよりも大きく、４ｋＴよりも大きく、最も好ましくは５ｋＴよりも大きい。好ましくは、温度は室温（２９８Ｋ）である。
好ましい一実施形態では、ｃ面に沿って配向されたＭＱＷの部分の厚さは２ｎｍよりも大きく、傾斜小面上のＭＱＷの部分の厚さは２ｎｍよりも小さい。より好ましい一実施形態では、ｃ面に沿って配向されたＭＱＷの部分の厚さは２．５ｎｍよりも大きく、傾斜小面上のＭＱＷの部分の厚さは１．５ｎｍよりも小さい。
第６のステップは、オプションで非連続的な第３の半導体層を覆う、オプションで非連続的な第４の半導体層を形成することを伴い、それにより、第４の半導体層は略平坦な上面部分を有する。ここでも、第３の半導体層上の第４の半導体層の材料の堆積は、最上面は厚いものの、はるかにより薄い層が小面上に堆積される状態で生じる。
好ましくは、第４の半導体層はマグネシウムでドープされる。オプションで、Ｍｇドーピング密度は、第３の半導体層の厚い最上面へのキャリア注入の閉じ込めをさらに支援するように、厚い最上面ではより高いものの、小面上に堆積されている層でははるかにより低い。
好ましくは、第２、第３、および第４の半導体層は非連続的である。好ましくは、第１の局面のマスキング方法は非連続的な層を生成するが、特に狭いピッチを有するいくつかの実施形態では、第３、第４、および第５の半導体層は融合してもよい。これは、これらの層が複数のＬＥＤ構造によって共有される連続的なまたは部分的に連続的な部分を形成する。
第１の半導体は、１００ｎｍ〜８ｕｍ、好ましくは３ｕｍ〜５ｕｍの厚さを有していてもよい。
第２の半導体層の柱は、５００ｎｍ〜４ｕｍ、好ましくは１ｕｍ〜２ｕｍの厚さを有していてもよい。
第３の半導体層の略平坦な上面部分は、３０ｎｍ〜１５０ｎｍ、好ましくは４０ｎｍ〜６０ｎｍの厚さを有していてもよい。
第４の半導体層の略平坦な上面部分は、５０ｎｍ〜３００ｎｍ、好ましくは１００ｎｍ〜１５０ｎｍの厚さを有していてもよい。
マスクにおける開口と整列されていない半導体層の部分は、０ｎｍから上述のそれぞれの層の最小値までの厚さを有する。マスクされた区域は、次の半導体層の成長にとって比較的あまり有利ではないが、それは完全に防止されなくてもよい。
第７のステップは、オプションで非連続的な第４の半導体層の略平坦な上面部分上に一次電気接点を形成することを伴う。任意の従来の電極材料を使用することができ、それは、熱蒸着または電子ビーム蒸着などの従来の手法によって施されてもよい。
上述の層の各々は、１つ以上の副層から形成されてもよい。たとえば、第１の半導体層は、ＡｌｘＧａ１−ｘＮの組成的に傾斜した層から形成されてもよい。
オプションで、第１の半導体層は、第２の半導体の近位に副層を含み、副層はシリコンドープＧａＮを含む。好ましくは、第１の半導体層は、シリコンドープ副層を除き、実質的にドープされていない。一実施形態では、第１の半導体層は、複数の非ドープ（Ａｌ）ＧａＮ副層層と、シリコンドープ副層とを含む。シリコンドープＡｌｘＧａ１−ｘＮ副層は、１００ｎｍ〜１ｕｍ、好ましくは３００ｎｍ〜５００ｎｍの厚さを有していてもよい。好ましくは、Ａｌ組成は、ｘ＝０〜０．２、より好ましくは０．０５〜０．１である。好ましくは、ドーピングレベルは、１×１０１８ａｔ／ｃｍ３〜１×１０２１ａｔ／ｃｍ３、より好ましくは１×１０２０ａｔ／ｃｍ３〜２×１０２０ａｔ／ｃｍ３である。
好ましくは、第１の半導体層がシリコンドープ副層を含む場合、シリコンドープ副層は、複数の開口を形成する際に部分的に除去され、そのため、第２の半導体層は、第１の半導体層の非ドープ部分上に直接形成される。有利には、この構造は、材料品質を低下させることなく、有益な電流波及のための高シリコンドープ層の使用を可能にする。なぜなら、第２の半導体が成長する場合、（Ａｌ）ＧａＮ：Ｓｉ副層は除去されるためである。
上述の堆積ステップはすべて、従来の半導体形成システムを使用して行なわれ得る。ＬＥＤ生成のための半導体層の形成は当該技術において周知であり、ＭＯＣＶＤなどがある。
理解されるように、第２の半導体層の柱の各々は、最終的なモノリシックＬＥＤアレイ前駆体における関連する層から形成される個々のＬＥＤ構造のためのベースを提供する。
この発明のさらに別の局面は、同様の方法を、第２の半導体層の形成への代替的なアプローチを用いて提供する。上述の第１の局面のすべての局面を、この実施形態と自由に組み合わせることができる。
このさらに別の局面では、第１の半導体層は、次の層の成長にとってあまり有利ではないアモルファス材料のパターンを提供するように処理される。これは、第２の半導体層が未処理の結晶領域上に優先的に生じ、柱をもたらすことを意味する。この層は、処理領域および未処理領域で実現される相対的成長に依存して、連続的であっても非連続的であってもよい。台形断面は、第２の半導体層の連続的な平面部分の上方で延在する第２の半導体層の非連続的な部分である。
具体的には、このさらに別の局面は、モノリシックＬＥＤアレイ前駆体を形成する方法であって、この方法は、
（ｉ） 表面を有する基板を提供するステップと、
（ｉｉ） 基板の表面上に連続的な第１の半導体層を形成するステップと、
（ｉｉｉ） アモルファス表面領域を形成するために、第１の半導体層を選択的に処理するステップとを含み、アモルファス表面領域は、第１の半導体層の複数の未処理部分を規定し、この方法はさらに、
（ｉｖ） 基板に直角な正台形断面と略平坦な上面部分とを各々有する複数の柱を形成するために、第１の半導体層の未処理部分上に第２の半導体層を成長させるステップと、
（ｖ） 第２の半導体層を覆う第３の半導体層を形成するステップとを含み、第３の半導体層は１つ以上の量子井戸副層を含むとともに略平坦な上面部分を有し、この方法はさらに、
（ｖｉ） 第３の半導体層を覆う第４の半導体層を形成するステップを含み、それにより、第４の半導体層は略平坦な上面部分を有し、この方法はさらに、
（ｖｉｉ） 第４の半導体層の略平坦な上面部分上に一次電気接点を形成するステップを含み、
第１〜第４の半導体層はＩＩＩ族窒化物を含む、方法を提供する。
オプションで、第１の半導体層は、第２の半導体の近位に副層を含み、副層はシリコンドープＧａＮを含む。好ましくは、第１の半導体層は、シリコンドープ副層を除き、実質的にドープされていない。すなわち、好ましくは、第１の半導体層は、複数の非ドープ（Ａｌ）ＧａＮ副層層と、シリコンドープ副層とを含む。
好ましくは、第１の半導体層を選択的に処理するステップは、イオン注入によって第１の半導体層の表面部分をアモルファス化するステップを含む。好ましくは、選択的に処理するステップは、イオン注入の前にリソグラフパターニングおよびエッチングのステップを含む。注入にとって好適なイオンは、Ｎ＋、Ｈ＋、およびＡｒ＋から選択されてもよい。有利には、適切なマスキングパターンのリソグラフパターニングおよびエッチングは、第１の半導体層のエッチングされていない領域へのイオン損傷を防止する。
オプションで、第２の局面の方法において、ステップ（ｉｉｉ）は、
（ａ） 連続的な第１の半導体層上に、マスキング層材料を含む連続的なマスキング層を堆積させるステップと、
（ｂ）第１の半導体層の複数のマスクされた領域を提供するために、マスキング層材料を選択的に除去するステップと、
（ｃ） マスクされた領域以外で前記層にアモルファス材料を形成するために、第１の半導体層をイオン注入で処理するステップと、
（ｂ） 第１の半導体層の複数の未処理部分を提供するために、残っているマスキング層材料を除去し、およびオプションで、第１の半導体層の複数の対応する部分を除去するステップとを含む。
好ましくは、第１の半導体層がシリコンドープ副層を含む場合、シリコンドープ副層は、複数の開口を形成する際に部分的に除去され、そのため、第２の半導体層は、第１の半導体層の非ドープ部分上に直接形成される。有利には、この構造は、材料品質を低下させることなく、有益な電流波及のための高シリコンドープ層の使用を可能にする。なぜなら、第２の半導体が成長する場合、ＡｌＧａＮ：Ｓｉ副層は除去されるためである。
好ましくは、第２の局面の方法において、第２、第３、および第４の半導体層は非連続的である。
以下の開示は、上述の局面の双方に等しく当てはまり得る好ましい特徴に関する。
好ましくは、第２の半導体層はｎ型にドープされる。好ましくは、第２の半導体層は、シリコンまたはゲルマニウム、好ましくはシリコンでｎ型にドープされる。
好ましくは、第３の半導体層はドープされていない。
好ましくは、第４の半導体層はｐ型にドープされ、好ましくは、第４の半導体層はマグネシウムでドープされる。
有利には、上述の層組成は、良好な光生成特性および発光特性を有するＬＥＤ活性領域を提供する。
好ましくは、モノリシックＬＥＤ前駆体の画素ピッチは１０ｎｍ以下であり、さらにより好ましくは８ｎｍ以下である。画素ピッチは、１ｎｍ〜１０ｎｍ、より好ましくは４ｎｍ〜８ｎｍであってもよい。
好ましくは、各ＬＥＤ構造（画素）の幅は１０ｎｍよりも小さい。画素が切頂六角錐形状を有する場合、各画素の幅は、六角錐のベース全体にわたる最大長さである。それは、六角錐のベース全体にわたる、１つの隅から反対側の隅までの距離である。層が連続的である場合、六角形のベースは、第２の半導体層の連続的な平面部分の上方で延在する一番上の半導体層の非連続的な部分のベースである。好ましくは、幅は、９ｎｍよりも小さく、８ｎｍよりも小さく、７ｎｍよりも小さく、６ｎｍよりも小さく、５ｎｍよりも小さい。好ましくは、各ＬＥＤ構造の幅は、２ｎｍ〜８ｎｍ、さらにより好ましくは３ｎｍ〜６ｎｍである。
好ましくは、第１の半導体層は、（０００１）面を有するウルツ鉱結晶構造を有し、第４の半導体層の略平坦な上面部分は、第１の半導体層の（０００１）面と平行である。同様に、第２および第３の半導体層の平坦な上面の各々は、第１の半導体層の（０００１）面と平行であるべきである。
好ましくは、この方法は、（使用時反転される）製造されたデバイスの底部からの光抽出を容易にするために、基板を除去するステップをさらに含む。これに代えて、アレイ前駆体からの光抽出のために第１の半導体層の一部を露出させるために、基板の少なくとも一部が、上述の個々のＬＥＤ構造の各々に対応して除去される。好ましくは、基板は完全に除去され、オプションで、粗面層が、露出された第１の半導体層に付着される。成長基板としても知られている基板は、ＬＥＤアレイが成長する表面を提供するが、一般に、最終的なデバイスの一部を形成しない。好ましくは、基板は、Ｓｉなどの不透明基板の場合には吸収を最小限にするために、および、ＳｉＣまたはサファイアなどの透明基板の場合にはアレイにおけるＬＥＤ構造間のクロストークを最小限にするために、実質的に完全に除去される。
オプションで、基板は、複数の平行化チャネルを形成するために選択的に除去され、平行化チャネルの各々は、第４の半導体層の略平坦な上面部分上に形成された一次接点と整列される。
オプションで、この方法は、第２の半導体層の複数の柱の各々に対応し、第２の半導体層の複数の柱の各々と整列された複数のドームまたはレンズ構造を形成するために、基板を少なくとも部分的に除去し、第１の半導体層を少なくとも部分的に除去するステップを提供することをさらに含む。好ましくは、この方法は、第２の半導体層の遠位に複数の凸状ドームを提供するために、基板を完全に除去し、第１の半導体層を部分的に除去するステップを含む。ドームの各々は、アレイの複数のＬＥＤ構造のうちの１つと整列される。
有利には、ドーム構造は、さらに別の材料の追加を必要とすることなく、ＬＥＤ構造の光抽出および平行化を向上させる。好ましくは、複数のドーム構造は、ドームの表面での反射を最小限にするために、誘電体コーティングまたはクリアエポキシ層でコーティングされてもよい。
好ましくは、この方法は、一次電気接点が提供されていない、第３の半導体層の遠位にある第４の半導体層の少なくとも一部の上に、１つ以上の透明絶縁層、続いて反射層を提供するステップをさらに含んでいてもよい。好ましくは、絶縁層はＳｉＯ２および／またはＳｉＮｘを含む。有利には、そのようなコーティング層は、アレイ内の光損失を減少させることによってＬＥＤ構造からの光抽出を向上させ得るとともに、抽出された光の平行化を向上させ得る。
オプションで、この方法は、モノリシックＬＥＤアレイを形成するために、量子井戸副層を横切って一次電気接点と電気通信している１つ以上の二次電気接点を形成するステップをさらに含む。二次電気接点を提供することにより、ＬＥＤアレイが機能するために必要なすべての特徴が提供される。すなわち、一次および二次接点間の電位差を適用することにより、ＬＥＤ構造は光を生成するであろう。
好ましくは、１つ以上の二次電気接点は第１の半導体層上に形成される。
形成されるモノリシックＬＥＤアレイ前駆体は好ましくは、少なくとも４つのＬＥＤ構造を含み、各ＬＥＤ構造は、別個の第２の半導体層部分、その上に形成された対応する第３の半導体層部分、その上に形成された対応する第４の半導体層部分、および、その上に形成された対応する一次電気接点に対応する。ＬＥＤアレイ前駆体は好ましくは、マイクロＬＥＤアレイである。
好ましくは、モノリシックＬＥＤアレイ前駆体は、ＬＥＤ構造の少なくとも第１および第２のサブアレイを含み、各サブアレイは異なる主波長の光を放出することができる。
さらに別の局面では、本開示は、モノリシックＬＥＤアレイ前駆体を提供する。これは好ましくは、上述の局面で説明された方法のうちの１つによって得られ得る。したがって、上述の方法で形成される構造に関して説明されたすべての局面は、ここに説明される前駆体に同様に当てはまる。
さらに別の局面では、本開示は、モノリシックＬＥＤアレイ前駆体であって、
第１の半導体層を共有する複数のＬＥＤ構造を含み、第１の半導体層は、ＬＥＤアレイ前駆体の平面を規定し、各ＬＥＤ構造は、
（ｉ） ＬＥＤアレイ前駆体の平面と平行な上面部分を有する、第１の半導体層上の第２の半導体層を含み、第２の半導体層は、第２の半導体層が傾斜側面を有するように、上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、
（ｉｉ） ＬＥＤアレイ前駆体の平面と平行な上面部分を有する、第２の半導体層上の第３の半導体層を含み、第３の半導体層は、第３の半導体層が第２の半導体層の傾斜側面と平行な傾斜側面を有するように、上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、
（ｉｉｉ） ＬＥＤアレイ前駆体の平面と平行な上面部分を有する、第３の半導体層上の第４の半導体層を含み、第４の半導体層は、第４の半導体層が第３の半導体層の傾斜側面と平行な傾斜側面を有するように、上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、
（ｉｖ） 第４の半導体層上の一次電気接点を含み、接点は、ＬＥＤアレイ前駆体の平面と平行な第４の半導体層の上面部分上のみにあり、
第３の半導体層は複数の量子井戸副層を含み、量子井戸副層は、ＬＥＤアレイ前駆体の平面と平行な部分上のより大きい厚さと、ＬＥＤアレイ前駆体の平面と平行でない部分上の減少した厚さとを有する、モノリシックＬＥＤアレイ前駆体を提供する。
好ましくは、ＬＥＤアレイ前駆体は、第１および第２の半導体層間の界面にマスク部分を含む。ＬＥＤ前駆体のマスク部分は、上述の第１の局面に関して説明されたものと同じであってもよい。それに代えて、ＬＥＤアレイ前駆体は、イオン注入によって生成された第１の半導体層のアモルファス化部分を有していてもよい。
好ましくは、第２の半導体層の傾斜側面からの第３の半導体層の傾斜側面の間隔は、第２の半導体層の上面部分からの第３の半導体層の上面部分の間隔よりも小さい。
好ましくは、第３の半導体層の傾斜側面からの第４の半導体層の傾斜側面の間隔は、第３の半導体層の上面部分からの第４の半導体層の上面部分の間隔よりも小さい。
オプションで、第２、第３、および第４の半導体層は、アレイにおけるＬＥＤ構造間で共有される。これは、その後の上に重なる成長を妨げるアモルファスベースパターンを有する上述の第２の局面を使用して前駆体を製造する場合に起こり得る。
好ましくは、複数のＬＥＤ構造は、規則的間隔のアレイを形成する。好ましくは、ＬＥＤ構造の第２〜第４の層は、切頂六角錐である。
有利には、上述の層組成は、良好な光生成特性および光抽出特性を有するＬＥＤ活性領域を提供する。
好ましくは、第１の半導体層は、（０００１）面を有するウルツ鉱結晶構造を有し、第４の半導体層の略平坦な上面部分は、第１の半導体層の（０００１）面と平行である。
好ましくは、ＬＥＤアレイ前駆体のＬＥＤ構造は、第１の半導体層上の、第２の半導体層から遠位にある表面上に、共有される光抽出層を含む。一実施形態では、共有される光抽出層は、複数の平行化チャネルを含み、平行化チャネルの各々は、一次接点と整列される。これに代えて、第１の半導体層は、第２の半導体層から遠位にある表面上に、複数のＬＥＤ構造に対応し、複数のＬＥＤ構造と整列された複数のドームまたはレンズ構造を形成する。
さらに別の局面では、本開示は、ここに説明されるモノリシックＬＥＤアレイ前駆体を含むとともに、量子井戸副層を横切って一次電気接点と電気通信している１つ以上の二次電気接点をさらに含む、モノリシックＬＥＤアレイを提供する。このアレイは上述の前駆体に基づいており、好ましくは、ここに説明される方法から得られるようなものである。したがって、それらの局面で説明されるすべての特徴は、このさらに別の局面にも同様に当てはまる。
好ましくは、モノリシックＬＥＤアレイは、少なくとも４つのＬＥＤ構造を含む。ＬＥＤアレイは好ましくは、マイクロＬＥＤアレイである。好ましくは、モノリシックＬＥＤアレイは、ＬＥＤ構造の少なくとも第１および第２のサブアレイを含み、各サブアレイは異なる主波長の光を放出することができる。好ましくは、各サブアレイにおける光生成層は、狭い波長帯域幅の、好ましくは３７０ｎｍ〜６８０ｎｍ、より好ましくは４２０ｎｍ〜５２０ｎｍの範囲の光を放出する。
さらに別の局面では、本開示は、ここに開示されるモノリシックＬＥＤアレイを含むディスプレイデバイスを提供する。好ましくは、本開示の方法は、ここに開示されるＬＥＤアレイ前駆体およびＬＥＤアレイを生成するのに好適である。
この発明をこれから、以下の非限定的な図面に関して説明する。この開示のさらに別の利点は、詳細な説明を図面とともに参照することによって明らかである。図面は、詳細をより明白に示すように正確な縮尺ではなく、いくつかの図全体を通し、同じ参照番号は同じ要素を示す。
第１の局面に従ったＬＥＤアレイ前駆体の平面図である。 第１の局面に従ったＬＥＤアレイ前駆体の断面図である。 第２の局面に従ったＬＥＤアレイ前駆体の一部の断面図である。 第１の半導体層がシリコンドープ表面層を含むＬＥＤアレイ前駆体の一実施形態を通る断面図である。 第１の局面に従ったＬＥＤアレイ前駆体のさらなる詳細およびＬＥＤ構造を示す図である。 第１の局面に従ったＬＥＤアレイ前駆体のさらなる詳細およびＬＥＤ構造を示す図である。 第１の局面に従ったＬＥＤアレイ前駆体のさらなる詳細およびＬＥＤ構造を示す図である。 第１の局面に従ったＬＥＤアレイ前駆体のさらなる詳細およびＬＥＤ構造を示す図である。 第１の局面に従ったＬＥＤアレイ前駆体のさらなる詳細およびＬＥＤ構造を示す図である。 本開示のＬＥＤについての、シミュレートされた光抽出効率値と半値全幅ビーム角度とを示す図である。 本開示のＬＥＤについての、シミュレートされた光抽出効率値と半値全幅ビーム角度とを示す図である。 本開示のＬＥＤについての、シミュレートされた光抽出効率値と半値全幅ビーム角度とを示す図である。 本開示のマイクロＬＥＤについての走査電子顕微鏡（scanning electron microscope：ＳＥＭ）画像を示す図である。 本開示のマイクロＬＥＤについての原子間力顕微鏡（atomic force microscope：ＡＦＭ）測定を示す図である。 本開示のマイクロＬＥＤについてのＡＦＭ測定を示す図である。 凸状ドームを有さない、本発明に従ったマイクロＬＥＤ内の光路を示す図である。 凸状ドームを有する、本発明に従ったマイクロＬＥＤ内の光路を示す図である。 本開示のＬＥＤアレイを示す図である。
図１ａは、本開示の第１の局面に従ったＬＥＤアレイ前駆体の一部の平面図を示す。図１ｂは、線Ｓ１に沿った垂直断面を示す。
図１のＬＥＤアレイ前駆体１は、成長基板（１００）と、第１の半導体層（１１０）と、マスキング層（１２０）と、複数の柱を含む非連続的な第２の半導体層（１３０）と、複数の量子井戸副層（１４１）を含む非連続的な第３の半導体層（１４０）と、非連続的な第４の半導体層（１５０）と、非連続的な第４の半導体層（１５０）の略平坦な上面部分上の一次電気接点（１６０）とを含む。
断面では、第２の半導体層（１３０）の正台形断面が見える。図示された実施形態では、第３の半導体層（１４０）および第４の半導体層（１５０）の傾斜部分は、略平坦な上面部分と平行な部分よりも薄い。同様に、量子井戸副層（１４１）の傾斜部分は、第２の半導体層（１３０）の略平坦な上面部分と平行な部分よりも薄い。
図１ｂの平面図では、柱の六角形状は、各柱の中央で絶縁された一次電気接点（１６０）を有する第４の半導体層（１５０）の上面として見られ得る。柱の間の区域は、マスク層（１２０）の上面である。
図２のＬＥＤアレイ前駆体は、成長基板（１００）と、第１の半導体層（１１０）と、第１の半導体層のアモルファス表面領域（１２１）と、複数の柱を含む第２の半導体層（１３０）と、複数の量子井戸副層（図示せず）を含む第３の半導体層（１４０）と、第４の半導体層（１５０）と、非連続的な第４の半導体層（１５０）の略平坦な上面部分上の一次電気接点（１６０）とを含む。
図２の実施形態では、第２、第３、および第４の半導体層（１３０、１４０、１５０）は連続的である。
図３は、第１の半導体層（１１０）が第２の半導体層（１３０）の近位にある表面にシリコンドープ副層（１９０）を含む、この発明のＬＥＤアレイ前駆体の単一のＬＥＤ構造の断面を示す。加えて、マスク層（１２０）を形成する際、第１の半導体層は、第２の半導体層（１３０）がシリコンドープ副層（１９０）を通って第１の半導体層（１１０）に入り込むように、マスク層の開口の下方で部分的に除去されている。
図４ａは、成長基板が完全に除去され、第１の半導体層（１１０）がＬＥＤ構造と整列されたドームの形になるように形作られている、第１の局面のＬＥＤアレイ前駆体の単一のＬＥＤ構造を示す。図４ｂのＬＥＤ構造では、ドームの表面は、凸状のドームの表面での反射を最小限にするために、誘電体コーティングまたはクリアエポキシ層（１１５）でコーティングされている。図４ｃでは、ドームは図４ｂと同様にコーティングされ、柱の表面がＳｉＯ２および／またはＳｉＮｘの透明層と反射層（１７０）とでコーティングされている。具体的には、第４の半導体層（１５０）の傾斜部分の露出面がコーティングされている。有利には、これらの特徴（ドーム、ドームコーティング、および柱の側面のコーティング）は、光抽出および平行化を向上させる。
発明者らは、角錐ベースと整列されたドーム形状領域を追加することが、図４ａ〜４ｃに示すように角錐からの光抽出を強化するということを見出した。有利には、これは、角錐側壁での全内部反射によって得られるような平行化効果を補足する。好ましくは、ドーム形状領域は、角錐のベースのサイズと一致する曲率半径を有する。すなわち、ドーム形状領域のベースと角錐のベースとは好ましくは、ほぼ同じサイズである。
図４ｄおよび図４ｅは、本発明に従ったマイクロＬＥＤ内の例示的な光路を示す。図４ｄを図４ｅと比較すると、角錐ベースと整列された凸状ドームの追加は、光抽出面（光がＬＥＤを出る表面）でマイクロＬＥＤの内部に戻るように反射される光の量を減少させ、それにより、光抽出効率をさらに高めるということが明らかである。
図５ａ〜５ｃは、本開示の３つのモデルＬＥＤについての、シミュレートされた光抽出効率値と半値全幅（full width at half maximum：ＦＷＨＭ）ビーム角（度）とを示す。具体的には、図５ａは、柱の側面がコーティングされていないＬＥＤに対応し、一方、図５ｂでは、側面はＳｉＯ２でコーティングされ、図５ｃでは、側面はＡｇ／Ｓｉ３Ｎ４でコーティングされている。
本来なら平面状で限界のない光生成領域から遠位にある表面上に角錐がエッチングされている、従来のＬＥＤからの光抽出の向上を目的とした公知の構造と比較すると、開示された発明における光生成領域は、角錐形状構造内に完全に含まれており、それにより、（ＬＥＤ層と平行な）横方向への光伝搬を実質的に防止する。
光抽出を向上させる目的でドライエッチングによって得られた傾斜面内に光生成領域が完全に含まれている、さらに別のクラスの既知の同様の構造（たとえばＵＳ７５１８１４９を参照）と比較すると、選択領域成長プロセスを用いて得られるような傾斜小面は、ドライエッチングによって得られた表面と比べてより滑らかであるため、光抽出に鑑みて優れており、それにより、傾斜側壁での全内部反射を促進し、また、生成された光のより高い割合を、直角に近い角度で面する光抽出面に向けて平行化する。
図６ａは、本開示に従ったマイクロＬＥＤのＳＥＭ画像を示し、図６ｂは、本開示に従ったマイクロＬＥＤのＡＦＭ測定を示す。図６ｃは、側壁に対応するマイクロＬＥＤのトポグラフィーをより詳細に示す、図６ｂのＡＦＭ測定の断面である。これらの画像は、本発明において開示される方法が滑らかなマイクロＬＥＤ側壁を生成することを実証する。
概して角錐のベースでの角度（図４ａのα）が６２°に近い、より一貫して再現可能な側壁傾斜が、異方性ドライエッチングと比較して、異なる結晶面上で異なる成長速度によって得られる。これは、図６ｃのＡＦＭ断面によって示される。
光生成領域を包囲する傾斜側壁の存在によって得られるような光抽出の向上は全内部反射の効果によるものとされる一方、ドーム形状領域の追加によって得られる光抽出の強化は光抽出面での全内部反射の減少から生じ、なぜなら、光のより大きい部分が傾斜小面によってすでに部分的に平行化され、したがって、内部ドーム表面に直角に近い角度で面するためであるということが、当業者によって理解される。よって、ドーム形状面からの光抽出は全内部反射に依拠しないという事実を考慮すると、ドライエッチングによってドームを得ることは、ここに開示される動作原理への障害を構成しない。
図７は、本開示のＬＥＤアレイを通る断面を示す。図７のＬＥＤアレイは、図１のＬＥＤアレイ前駆体を含む。アレイ前駆体は反転され、バックプレーン基板（２００）とバックプレーン接点パッド（２０２）とを含むバックプレーンに結合されている。ＬＥＤアレイ前駆体の成長基板は除去されており、粗い層（１１２）が第１の半導体層（１１０）の露出面上に積層されている。加えて、二次電気接点（１８０）が第１の半導体層に施されている。一次および二次電気接点は、ＬＥＤ構造を介して互いに電気的に接触している。
上述のさまざまな実施形態が単一のＬＥＤバックライトにおいて組み合わされ得るということは、当業者によって理解されるであろう。たとえば、図４に示すようなドーム、ドームコーティング１１５、および柱のコーティングされた側面（１７０）は、図３のシリコンドープ副層（１９０）と組み合わされてもよい。
この発明の好ましい実施形態がここに詳細に説明されたが、この発明の、または添付された請求項の範囲から逸脱することなく、当該実施形態に変更を加えてもよいということが、当業者によって理解されるであろう。

Claims (20)

  1. モノリシックＬＥＤアレイ前駆体であって、
    第１の半導体層を共有する複数のＬＥＤ構造を含み、前記第１の半導体層は、前記ＬＥＤアレイ前駆体の平面を規定し、各ＬＥＤ構造は、
    （ｉ） 前記ＬＥＤアレイ前駆体の前記平面と平行な上面部分を有する、前記第１の半導体層上の第２の半導体層を含み、前記第２の半導体層は、前記第２の半導体層が傾斜側面を有するように、前記上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、
    （ｉｉ） 前記ＬＥＤアレイ前駆体の前記平面と平行な上面部分を有する、前記第２の半導体層上の第３の半導体層を含み、前記第３の半導体層は、前記第３の半導体層が前記第２の半導体層の前記傾斜側面と平行な傾斜側面を有するように、前記上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、
    （ｉｉｉ） 前記ＬＥＤアレイ前駆体の前記平面と平行な上面部分を有する、前記第３の半導体層上の第４の半導体層を含み、前記第４の半導体層は、前記第４の半導体層が前記第３の半導体層の前記傾斜側面と平行な傾斜側面を有するように、前記上面部分に直角な正台形断面を有し、各ＬＥＤ構造はさらに、
    （ｉｖ） 前記第４の半導体層上の一次電気接点を含み、前記接点は、前記ＬＥＤアレイ前駆体の前記平面と平行な前記第４の半導体層の前記上面部分上のみにあり、
    前記第３の半導体層は複数の量子井戸副層を含み、前記量子井戸副層は、前記ＬＥＤアレイ前駆体の前記平面と平行な部分上のより大きい厚さと、前記ＬＥＤアレイ前駆体の前記平面と平行でない部分上の減少した厚さとを有する、モノリシックＬＥＤアレイ前駆体。
  2. 前記第２の半導体層の前記傾斜側面からの前記第３の半導体層の前記傾斜側面の間隔は、前記第２の半導体層の前記上面部分からの前記第３の半導体層の前記上面部分の間隔よりも小さく、および／または、
    前記第３の半導体層の前記傾斜側面からの前記第４の半導体層の前記傾斜側面の間隔は、前記第３の半導体層の前記上面部分からの前記第４の半導体層の前記上面部分の間隔よりも小さい、請求項１に記載のモノリシックＬＥＤアレイ前駆体。
  3. 各層の前記傾斜面は、複数の平面状小面を形成する、請求項１または請求項２に記載のモノリシックＬＥＤアレイ前駆体。
  4. 前記第２、第３、および第４の半導体層はＬＥＤ構造間で共有される、請求項１〜３のいずれか１項に記載のモノリシックＬＥＤアレイ前駆体。
  5. 前記第１の半導体層は、（０００１）面を有するウルツ鉱結晶構造を有し、前記第４の半導体層の略平坦な前記上面部分は、前記第１の半導体層の前記（０００１）面と平行である、請求項１〜４のいずれか１項に記載のモノリシックＬＥＤアレイ前駆体。
  6. 前記第１の半導体層は、前記複数のＬＥＤ構造に対応し、前記複数のＬＥＤ構造と整列された複数のレンズ構造を含む、請求項１〜５のいずれか１項に記載のモノリシックＬＥＤアレイ前駆体。
  7. 請求項１〜６のいずれか１項に記載のモノリシックＬＥＤアレイ前駆体を含み、前記量子井戸副層を横切って前記一次電気接点と電気通信している１つ以上の二次電気接点をさらに含む、モノリシックＬＥＤアレイ。
  8. 前記モノリシックＬＥＤアレイは、ＬＥＤ構造の少なくとも第１および第２のサブアレイを含み、各サブアレイは異なる主波長の光を放出することができる、請求項７に記載のモノリシックＬＥＤアレイ。
  9. 請求項７または８のいずれか１項に記載のモノリシックＬＥＤアレイを含む、ディスプレイデバイス。
  10. モノリシックＬＥＤアレイ前駆体を形成する方法であって、前記方法は、
    （ｉ） 表面を有する基板を提供するステップと、
    （ｉｉ） 前記基板の前記表面上に連続的な第１の半導体層を形成するステップと、
    （ｉｉｉ） 複数の開口を含むマスキング層を前記第１の半導体層上に堆積させることにより、前記第１の半導体層を選択的にマスクするステップと、
    （ｉｖ） 前記基板に直角な正台形断面と略平坦な上面部分とを各々有する複数の柱を形成するために、前記マスキング層の前記開口を通して、前記第１の半導体層のマスクされていない部分上に第２の半導体層を成長させるステップと、
    （ｖ） 前記第２の半導体層を覆う第３の半導体層を形成するステップとを含み、前記第３の半導体層は１つ以上の量子井戸副層を含むとともに略平坦な上面部分を有し、前記方法はさらに、
    （ｖｉ） 前記第３の半導体層を覆う第４の半導体層を形成するステップを含み、それにより、前記第４の半導体層は略平坦な上面部分を有し、前記方法はさらに、
    （ｖｉｉ） 前記第４の半導体層の前記略平坦な上面部分上に一次電気接点を形成するステップを含み、
    前記第１〜第４の半導体層はＩＩＩ族窒化物を含む、方法。
  11. 前記第２、第３、および第４の半導体層は非連続的である、請求項１０に記載の方法。
  12. ステップ（ｉｉｉ）は、
    （ａ） 連続的なマスキング層を堆積させるステップと、
    （ｂ） 複数の開口を提供するために、前記マスク層の複数の部分を選択的に除去するステップとを含み、オプションで、前記マスキング層の複数の部分を選択的に除去するステップは、前記第１の半導体層の複数の対応する部分を選択的に除去するステップを含む、請求項１０または請求項１１に記載の方法。
  13. モノリシックＬＥＤアレイ前駆体を形成する方法であって、前記方法は、
    （ｉ） 表面を有する基板を提供するステップと、
    （ｉｉ） 前記基板の前記表面上に連続的な第１の半導体層を形成するステップと、
    （ｉｉｉ） アモルファス表面パターンを形成するために、前記第１の半導体層を選択的に処理するステップとを含み、前記アモルファス表面パターンは、前記第１の半導体層の複数の未処理部分を規定し、前記方法はさらに、
    （ｉｖ） 前記基板に直角な正台形断面と略平坦な上面部分とを各々有する複数の柱を形成するために、前記第１の半導体層の前記未処理部分上に第２の半導体層を成長させるステップと、
    （ｖ） 前記第２の半導体層を覆う第３の半導体層を形成するステップとを含み、前記第３の半導体層は１つ以上の量子井戸副層を含むとともに略平坦な上面部分を有し、前記方法はさらに、
    （ｖｉ） 前記第３の半導体層を覆う第４の半導体層を形成するステップを含み、それにより、前記第４の半導体層は略平坦な上面部分を有し、前記方法はさらに、
    （ｖｉｉ） 前記第４の半導体層の前記略平坦な上面部分上に一次電気接点を形成するステップを含み、
    前記第１〜第４の半導体層はＩＩＩ族窒化物を含む、方法。
  14. 前記複数の開口は、規則的間隔のアレイを形成する、請求項１０〜１３のいずれか１項に記載の方法。
  15. 前記第１の半導体層は、（０００１）面を有するウルツ鉱結晶構造を有し、前記第４の半導体層の前記略平坦な上面部分は、前記第１の半導体層の前記（０００１）面と平行である、請求項１０〜１４のいずれか１項に記載の方法。
  16. モノリシックＬＥＤアレイを形成するために、前記量子井戸副層を横切って前記一次電気接点と電気通信している１つ以上の二次電気接点を形成するステップをさらに含み、好ましくは、前記１つ以上の二次電気接点は前記第１の半導体層上に形成される、請求項１０〜１５のいずれか１項に記載の方法。
  17. 前記モノリシックＬＥＤアレイ前駆体は、ＬＥＤ構造の少なくとも第１および第２のサブアレイを含み、各サブアレイは異なる主波長の光を放出することができる、請求項１０〜１６のいずれか１項に記載の方法。
  18. 前記第２の半導体層の前記複数の柱の各々に対応し、前記第２の半導体層の前記複数の柱の各々と整列された複数のドームまたはレンズ構造を形成するために、前記基板を少なくとも部分的に除去し、前記第１の半導体層を少なくとも部分的に除去するステップをさらに含む、請求項１０〜１７のいずれか１項に記載の方法。
  19. 前記基板は、複数の平行化チャネルを形成するために選択的に除去され、前記平行化チャネルの各々は、前記第４の半導体層の前記略平坦な上面部分上に形成された一次接点と整列される、請求項１０〜１８のいずれか１項に記載の方法。
  20. 請求項１０〜１９のいずれか１項に記載の方法によって得られ得る、モノリシックＬＥＤアレイ前駆体またはＬＥＤアレイ。
JP2021500237A 2018-07-06 2019-07-04 モノリシックｌｅｄアレイおよびその前駆体 Pending JP2021530114A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1811109.6A GB2575311B (en) 2018-07-06 2018-07-06 Monolithic LED array and a precursor thereto
GB1811109.6 2018-07-06
PCT/GB2019/051894 WO2020008200A1 (en) 2018-07-06 2019-07-04 Monolithic led array and a precursor thereto

Publications (1)

Publication Number Publication Date
JP2021530114A true JP2021530114A (ja) 2021-11-04

Family

ID=63170802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021500237A Pending JP2021530114A (ja) 2018-07-06 2019-07-04 モノリシックｌｅｄアレイおよびその前駆体

Country Status (9)

Country Link
US (2) US11605669B2 (ja)
EP (1) EP3818567A1 (ja)
JP (1) JP2021530114A (ja)
KR (1) KR20210021579A (ja)
CN (1) CN112470281A (ja)
GB (1) GB2575311B (ja)
SG (1) SG11202011894SA (ja)
TW (1) TWI727360B (ja)
WO (1) WO2020008200A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor
GB2595687B (en) * 2020-06-03 2023-05-24 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
GB2597109B (en) 2020-07-16 2023-05-10 Plessey Semiconductors Ltd Strain relaxation layer
US11688829B2 (en) 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs
WO2024025165A1 (ko) * 2022-07-27 2024-02-01 한국광기술원 2차원 소재를 이용한 반분극/무분극 기판, 다파장 광소자 및 이의 제조 방법
KR102521232B1 (ko) * 2022-09-13 2023-04-14 한국광기술원 2차원 소재를 이용한 다파장 광소자 및 이의 제조 방법
CN115602776A (zh) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司（Cn） Led芯片、led器件、消杀设备及led芯片制备方法
CN116565103B (zh) * 2023-07-06 2023-09-08 镭昱光电科技(苏州)有限公司 MicroLED微显示芯片及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541536A (ja) * 1991-05-30 1993-02-19 Kyocera Corp 半導体発光装置の製造方法
JPH06188450A (ja) * 1992-12-16 1994-07-08 Sharp Corp 発光ダイオード
JP2003218393A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP2003282942A (ja) * 2001-08-22 2003-10-03 Sony Corp 窒化物半導体素子及び窒化物半導体素子の製造方法
WO2004023569A1 (ja) * 2002-09-06 2004-03-18 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2007189135A (ja) * 2006-01-16 2007-07-26 Sony Corp ＧａＮ系半導体発光素子及びその製造方法
US20120222732A1 (en) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof
JP2013545307A (ja) * 2010-11-04 2013-12-19 コーニンクレッカ フィリップス エヌ ヴェ 結晶緩和構造に基づく半導体発光デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181301A (ja) * 1994-12-27 1996-07-12 Fujitsu Ltd 量子ドット構造及びその製造方法
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
WO2004097947A2 (en) * 2003-05-02 2004-11-11 University College Cork-National University Of Ireland, Cork Light emitting diodes and the manufacture thereof
US7521274B2 (en) * 2006-03-10 2009-04-21 Stc.Unm Pulsed growth of catalyst-free growth of GaN nanowires and application in group III nitride semiconductor bulk material
US8409895B2 (en) 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US20120235115A1 (en) * 2011-01-24 2012-09-20 Applied Materials, Inc. Growth of iii-v led stacks using nano masks
US8796665B2 (en) * 2011-08-26 2014-08-05 Micron Technology, Inc. Solid state radiation transducers and methods of manufacturing
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US20130095581A1 (en) 2011-10-18 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thick window layer led manufacture
GB201215632D0 (en) 2012-09-03 2012-10-17 Infiniled Ltd Optical device
FR3015772B1 (fr) 2013-12-19 2017-10-13 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
US9601659B2 (en) 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9484332B2 (en) 2015-03-18 2016-11-01 Intel Corporation Micro solar cell powered micro LED display
CN106098875B (zh) * 2016-08-16 2019-02-05 西安交通大学 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法
WO2019055271A1 (en) * 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541536A (ja) * 1991-05-30 1993-02-19 Kyocera Corp 半導体発光装置の製造方法
JPH06188450A (ja) * 1992-12-16 1994-07-08 Sharp Corp 発光ダイオード
JP2003282942A (ja) * 2001-08-22 2003-10-03 Sony Corp 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2003218393A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
WO2004023569A1 (ja) * 2002-09-06 2004-03-18 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2007189135A (ja) * 2006-01-16 2007-07-26 Sony Corp ＧａＮ系半導体発光素子及びその製造方法
JP2013545307A (ja) * 2010-11-04 2013-12-19 コーニンクレッカ フィリップス エヌ ヴェ 結晶緩和構造に基づく半導体発光デバイス
US20120222732A1 (en) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MING-LUN LEE, ET AL.: ""White emission from non-planar InGaN/GaN MQW LEDs grown on GaN template with truncated hexagonal p", OPTICS EXPRESS, vol. 23, no. 7, JPN6022008489, 30 March 2015 (2015-03-30), pages 401 - 412, XP002794380, ISSN: 0004722975, DOI: 10.1364/OE.23.00A401 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Also Published As

Publication number Publication date
GB2575311B (en) 2021-03-03
EP3818567A1 (en) 2021-05-12
GB2575311A (en) 2020-01-08
GB201811109D0 (en) 2018-08-22
KR20210021579A (ko) 2021-02-26
US11605669B2 (en) 2023-03-14
WO2020008200A1 (en) 2020-01-09
SG11202011894SA (en) 2020-12-30
TWI727360B (zh) 2021-05-11
CN112470281A (zh) 2021-03-09
US20230163159A1 (en) 2023-05-25
US20210265418A1 (en) 2021-08-26
TW202006968A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
US11605669B2 (en) Monolithic LED array and a precursor thereto
US9853185B2 (en) Method for manufacturing nano-structured semiconductor light-emitting element
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US9748438B2 (en) Nanostructure semiconductor light emitting device
US20140209858A1 (en) Nano-structure semiconductor light emitting device
KR101258582B1 (ko) 나노로드 발광소자
US20230223421A1 (en) Monolithic led array and a precursor thereto
JP2006191071A (ja) 半導体発光素子及びその製造方法
KR20130025856A (ko) 나노로드 발광소자
TW202147599A (zh) Led前驅物
KR102623826B1 (ko) 변형 완화 구조를 통합한 led 전구체
JP2023507445A (ja) 発光ダイオード前駆体およびその製造方法
JP7338045B2 (ja) 発光ダイオードおよび発光ダイオードの形成方法
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
WO2023180243A1 (en) Optoelectronic component and method for producing an optoelectronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230126

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230126

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230404

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230411

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230616