WO2004023569A1 - 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 - Google Patents

半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 Download PDF

Info

Publication number
WO2004023569A1
WO2004023569A1 PCT/JP2003/011423 JP0311423W WO2004023569A1 WO 2004023569 A1 WO2004023569 A1 WO 2004023569A1 JP 0311423 W JP0311423 W JP 0311423W WO 2004023569 A1 WO2004023569 A1 WO 2004023569A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductivity type
semiconductor layer
light emitting
layer
emitting device
Prior art date
Application number
PCT/JP2003/011423
Other languages
English (en)
French (fr)
Inventor
Toyoharu Oohata
Hiroyuki Okuyama
Masato Doi
Goshi Biwa
Jun Suzuki
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to JP2004534189A priority Critical patent/JP4016985B2/ja
Priority to AU2003261990A priority patent/AU2003261990A1/en
Priority to US10/494,972 priority patent/US7205168B2/en
Priority to EP03794281.0A priority patent/EP1536488B1/en
Publication of WO2004023569A1 publication Critical patent/WO2004023569A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Definitions

  • the present invention relates to a semiconductor light emitting device and a method for manufacturing the same, an integrated semiconductor light emitting device and a method for manufacturing the same, an image display device and a method for manufacturing the same, and a lighting device and a method for manufacturing the same. It is suitable for application to a light emitting diode using a semiconductor.
  • an n-type GaN layer is grown on a sapphire substrate, a growth mask having a predetermined opening is formed thereon, and the n-type GaN layer is formed on the opening of the growth mask.
  • a hexagonal pyramid-shaped n-type GaN layer having an inclined crystal plane inclined to the main surface of the substrate is selectively grown on the substrate, and an active layer, p-type GaN layer, etc. are grown on the inclined crystal plane.
  • a light emitting diode has been proposed by the present applicant (for example, see WO 02/07231 pamphlet (page 47-50, FIGS. 3 to 9)). ).
  • the propagation of threading dislocations from the substrate side to the layers forming the element structure can be suppressed, and the crystallinity of those layers can be improved, so that high luminous efficiency can be obtained. be able to.
  • a first nitride semiconductor thin film having an amorphous structure is formed on a main surface of a sapphire substrate whose main surface is a (00001) plane, and the first nitride semiconductor thin film is formed by solid phase evaporation.
  • a single crystal is formed by epitaxial growth, a second nitride semiconductor thin film is grown thereon by vapor phase epitaxy, and a silicon dioxide thin film is further formed thereon, with an aperture ratio of 50% or more; And forming a mask having a plurality of windows exposing the surface of the first nitride semiconductor thin film and having a minimum distance of 100 m or less from an adjacent window, and forming a second mask exposing the portion of the window.
  • the method of forming a light emitting element structure by growing a layer for forming the element structure on the inclined crystal plane requires a formation of a growth mask and selective growth, so the process is complicated. There was a problem.
  • the problem to be solved by the present invention is to provide a semiconductor light emitting device and a semiconductor light emitting device capable of greatly improving luminous efficiency by a simple process without using the conventional crystal growth on a tilted crystal plane. It is to provide a manufacturing method.
  • Another problem to be solved by the present invention is to provide an image display device capable of greatly improving the luminous efficiency by a simple process without using the conventional crystal growth on an inclined crystal plane, and an image display device therefor. It is to provide a manufacturing method.
  • An object of the present invention is to provide a lighting device and a method of manufacturing the lighting device, which can greatly improve luminous efficiency by a simple process without using crystal growth on a crystal plane. Disclosure of the invention
  • a first invention of the present invention is:
  • a first conductivity type semiconductor layer having a columnar or pyramid-shaped crystal part having an upper surface substantially parallel to the main surface and a side surface substantially perpendicular or inclined to the main surface on one main surface;
  • any semiconductor may be used, but typically, a wurtzite type is used. Those having the crystal structure of are used.
  • Semiconductors having such a wurtzite type crystal structure include nitride III-V compound semiconductors, as well as BeMgZnCdS-based compound semiconductors and BeMgZnCd0-based compounds. II-VI compound semiconductors such as semiconductors.
  • Nitride III one V group compound semiconductor is most commonly A 1 XB y G a, - x - y _ z I n z A s u N, - u _ v P v ( however, 0 ⁇ X ⁇ 0 ⁇ y ⁇ 0 ⁇ z ⁇ K 0 ⁇ u ⁇ K 0 ⁇ v ⁇ K 0 ⁇ x + y + z ⁇ K 0 ⁇ u + v ⁇ 1), more specifically A 1 x B y G a, -x - y _ z I n z N (where 0 ⁇ x ⁇ l, 0 ⁇ y ⁇ K 0 ⁇ z ⁇ 0 ⁇ x + y + z + 1), typically consisting of A 1 x G a, -x - z I n z N (where 0 ⁇ x ⁇ 1, 0 ⁇ z ⁇ 1) .
  • the columnar crystal part of the semiconductor layer of the first conductivity type typically has a prism shape having an upper surface as a C-plane, particularly a hexagonal prism shape having an upper surface as a C-plane.
  • the cone-shaped crystal part of the semiconductor layer of the first conductivity type is typically a cone having an upper surface as a C-plane, particularly a forward-tapered or reverse-tapered cone having an upper surface as a C-plane. It has a trapezoidal shape or a hexagonal truncated pyramid shape.
  • the electrode of the second conductivity type formed on the semiconductor layer of the second conductivity type preferably avoids corners on the outer periphery of the upper surface of the columnar or conical crystal part, which generally has poor crystallinity. Form.
  • the second invention of this invention is:
  • a method for manufacturing a semiconductor light emitting device characterized in that:
  • an etching mask preferably includes a metal film, For example, a Ti / Ni laminated film in which a Ni film is laminated on a Ti film is used.
  • RIE reactive ion etching
  • the substrate is basically made of any material as long as a semiconductor layer of the first conductivity type, an active layer, a semiconductor layer of the second conductivity type, etc. can be grown with good crystallinity. May be used. Specifically, sapphire (A 1 2 0 3) ( C plane, A plane, including R-plane), S i C (6 H , 4 H, 3 C and including), nitride III one group V Substrates composed of compound semiconductors (GaN, InA1 GaN, A1N, etc.), Si, ZnS, Zn ⁇ , Li Mg ⁇ , GaAs, MgA10, etc. can be used. A hexagonal substrate or a cubic substrate made of these materials, and more preferably, a hexagonal substrate is used.
  • the semiconductor layer of the first conductivity type, the active layer, and the semiconductor layer of the second conductivity type are made of a nitride III-V compound semiconductor
  • a sapphire substrate having a C-plane as a main surface can be used.
  • the C-plane here includes a crystal plane that is inclined at about 5 to 6 ° with respect to this and can be regarded as a substantially C-plane.
  • the crystal part typically has a top surface substantially parallel to the main surface of the substrate. This top surface is typically the C plane.
  • a second semiconductor layer of the first conductivity type is grown on the semiconductor layer of the first conductivity type. It may be. By doing so, the following advantages can be obtained. First, if the active layer is directly grown after the etching mask is removed, the luminescent properties of the active layer will be increased due to the presence of an oxide film at the interface between the active layer and the underlying second conductivity type semiconductor layer. However, if a second semiconductor layer of the first conductivity type is first grown and then an active layer is grown on it, the active layer grows on a clean surface without oxide film etc. This can prevent this problem.
  • the surface of the semiconductor layer of the first conductivity type is oxidized and an oxide film is formed nonuniformly.
  • the surface of the active layer is likely to have irregularities as a result of growing first with a small portion of the oxide film.
  • the oxide film and the like are formed. Since the active layer can be grown on a clean surface that does not exist, the flatness of the surface of the active layer can be improved.
  • the semiconductor layer of the first conductivity type, the active layer, and the semiconductor layer of the second conductivity type are made of a nitride III-V compound semiconductor
  • the material of the second semiconductor layer of the first conductivity type is as follows.
  • nitride III-V compound semiconductors such as GaN, InGaN, A1Gan, and A1GinN can be used.
  • a growth mask may be formed on all or part of the surface of the etched portion.
  • At least an active layer and a semiconductor layer of the second conductivity type are sequentially grown, the substrate is removed, and then the crystal part is separated by etching from the back side of the semiconductor layer of the first conductivity type. You may do so. This makes it extremely easy to separate the elements, miniaturize the elements, and reduce manufacturing costs.
  • At least the active layer and the semiconductor layer of the second conductivity type may be grown until they are closed at the top.
  • the first conductive type semiconductor layer, the first conductive type second semiconductor layer, the active layer and the second conductive type semiconductor layer may be grown by, for example, metal organic chemical vapor deposition (MOCVD), Dry vapor phase epitaxial growth or For example, halide vapor phase epitaxy (HVPE) can be used.
  • MOCVD metal organic chemical vapor deposition
  • HVPE halide vapor phase epitaxy
  • the third invention of this invention is:
  • a first conductivity type semiconductor layer having a columnar or pyramid-shaped crystal part having an upper surface substantially parallel to the main surface and a side surface substantially perpendicular or inclined to the main surface on one main surface;
  • the integrated semiconductor light emitting device may be used for any purpose, but typical applications are an image display device and a lighting device.
  • the fourth invention of this invention is:
  • a method of manufacturing an integrated semiconductor light emitting device characterized in that:
  • One main surface is substantially parallel to this main surface and the upper surface is A first conductivity type semiconductor layer having a columnar or cone-shaped crystal part having substantially vertical or inclined side surfaces;
  • the sixth invention of the present invention is:
  • a first conductivity type semiconductor layer having a columnar or pyramid-shaped crystal part having an upper surface substantially parallel to the main surface and a side surface substantially perpendicular or inclined to the main surface on one main surface;
  • a method for manufacturing a lighting device comprising:
  • the active layer and the second conductive type semiconductor layer grown on the upper surface of the columnar or pyramid-shaped crystal part of the first conductive type semiconductor layer, in particular, the C-plane are formed. Since the crystallinity is very good, when the second conductivity type electrode is formed on the second conductivity type semiconductor layer, the second conductivity type electrode and the first conductivity type electrode When a current is applied to drive the element, light can be emitted only from the active layer having good crystallinity.
  • FIGS. 1A and 1B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to a first embodiment of the present invention.
  • G a N according to the first embodiment of the present invention
  • FIGS. 3A and 3B are perspective views and cross-sectional views for explaining a method of manufacturing a GaN-based light-emitting diode according to a first embodiment of the present invention.
  • FIGS. 4A and 4B are perspective views and cross-sectional views for explaining a method for manufacturing a GaN-based light emitting diode according to the first embodiment of the present invention.
  • FIGS. 5A and 5B are a perspective view and a cross-sectional view for explaining a method of manufacturing the GaN-based light emitting diode according to the first embodiment of the present invention.
  • FIGS. 6A and 6B Is a perspective view and a sectional view for explaining a method for manufacturing a GaN-based light-emitting diode according to the first embodiment of the present invention.
  • FIG. 7 is a GaN-based light-emitting diode according to the first embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of a diode.
  • FIG. FIG. 9 is a perspective view of a GaN-based light emitting diode according to a second embodiment of the present invention viewed from an n-side electrode, and FIG.
  • FIG. 10 is a third embodiment of the present invention.
  • FIG. 11 is a perspective view showing an image display device according to an embodiment
  • FIG. 11 is a cross-sectional view of a GaN-based light-emitting diode according to a fifth embodiment of the present invention
  • FIGS. 13A and 13B are a perspective view and a cross-sectional view illustrating a method for manufacturing a GaN-based light emitting diode according to a seventh embodiment of the present invention.
  • FIGS. 14A and 14B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to the embodiment of FIG. FIGS.
  • FIGS. 15A and 15B are a perspective view and a cross-sectional view for explaining a method of manufacturing an N-based light emitting diode, according to a seventh embodiment of the present invention.
  • FIGS. 16A and 16B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light-emitting diode according to an embodiment.
  • FIGS. 16A and 16B show a GaN-based light-emitting diode according to a seventh embodiment of the present invention.
  • FIGS. 17A and 17B are a perspective view and a cross-sectional view for explaining a method of manufacturing a diode.
  • FIGS. 18A and 18B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to a seventh embodiment of the present invention.
  • FIGS. 19A and 19B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light-emitting diode according to the present invention.
  • FIGS. 20A and 20B are perspective views and cross-sectional views for explaining a manufacturing method.
  • FIGS. 20A and 20B are perspective views for explaining a method for manufacturing a GaN-based light emitting diode according to a ninth embodiment of the present invention.
  • FIGS. 21A and 21B are a perspective view and a sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to the tenth embodiment of the present invention.
  • FIG. 2 illustrates a method for manufacturing a GaN-based light emitting diode according to the first embodiment of the present invention.
  • FIGS. 23A and 23B are a perspective view and a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to the thirteenth embodiment of the present invention.
  • FIGS. 24A and 24B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light-emitting diode according to the thirteenth embodiment of the present invention.
  • FIGS. 25B is a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to the thirteenth embodiment of the present invention.
  • FIGS. 26A and 26B are FIGS. 27A and 27B are a perspective view and a cross-sectional view illustrating a method for manufacturing a GaN-based light emitting diode according to a thirteenth embodiment of the present invention.
  • FIGS. 28A and 28B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to an embodiment.
  • FIGS. 30A and 30B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to the thirteenth embodiment of the present invention.
  • FIGS. 30A and 30B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to the nineteenth embodiment of the present invention.
  • a and FIG. 31B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to a nineteenth embodiment of the present invention.
  • FIGS. 35A and 35B are a perspective view and a cross-sectional view illustrating a method for manufacturing a GaN-based light emitting diode according to the second embodiment of the present invention.
  • FIGS. 36A and 36B are a perspective view and a cross-sectional view for explaining a method of manufacturing a G a N-based light emitting diode according to the embodiment of FIG.
  • FIGS. 37A and 37B are a perspective view and a cross-sectional view for explaining a method of manufacturing an N-based light-emitting diode.
  • FIGS. 37A and 37B show a GaN-based light-emitting diode according to a 20th embodiment of the present invention.
  • FIGS. 38A and 38B are a perspective view and a cross-sectional view for explaining a manufacturing method.
  • FIGS. 38A and 38B illustrate a method for manufacturing a GaN-based light emitting diode according to a 20th embodiment of the present invention.
  • FIG. 39 is a perspective view and a sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a twenty-second embodiment of the present invention.
  • FIG. 40 is a perspective view for explaining a method for manufacturing a GaN-based light-emitting diode according to the 21st embodiment of the present invention.
  • FIGS. 41A and 41B are a perspective view and a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a second embodiment of the present invention.
  • 2A and FIG. 42B show a GaN-based light emitting diode according to a second embodiment of the present invention.
  • FIGS. 43A and 43B are perspective views and cross-sectional views for explaining a method of manufacturing a GaN-based light emitting diode according to a second embodiment of the present invention.
  • FIGS. 44A and 44B are perspective views for explaining a method for manufacturing a GaN-based light emitting diode according to a second embodiment of the present invention.
  • FIGS. 45A and 45B are a perspective view and a cross-sectional view for explaining a method for manufacturing a GaN-based light-emitting diode according to the 23rd embodiment of the present invention.
  • FIGS. A and 46B are a perspective view and a cross-sectional view illustrating a method for manufacturing a GaN-based light emitting diode according to the twenty-fourth embodiment of the present invention.
  • FIG. 47 is a perspective view for explaining a method for manufacturing a GaN-based light emitting diode according to the twenty-fifth embodiment of the present invention.
  • FIG. 48 to FIG. 50 are cross-sectional views for explaining a method for manufacturing a GaN-based light emitting diode according to the twenty-sixth embodiment of the present invention.
  • the drawings are cross-sectional views for explaining a method of manufacturing a GaN-based light emitting diode according to the 27th embodiment of the present invention.
  • FIGS. 54 to 57 are the 28th embodiments of the present invention.
  • FIG. 58 is a cross-sectional view for illustrating a method for manufacturing a GaN-based light emitting diode according to the present invention.
  • FIG. 59 is a cross-sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to a thirty-third embodiment of the present invention.
  • FIG. 60 is a thirty-first embodiment of the present invention.
  • FIG. 61A and FIG. 61B are cross-sectional views for explaining a method of manufacturing a GaN-based light-emitting diode according to the embodiment.
  • FIGS. 62A and 62B are a plan view and a cross-sectional view for explaining a method of manufacturing a simple matrix drive type display according to the embodiment.
  • FIGS. 6A and 6B show a method of manufacturing a GaN-based light emitting diode according to the first embodiment of the present invention in the order of steps.
  • FIGS. 1A, 2A, 3A, 4A, 5A and 6A are perspective views
  • 1B, 2B, 3B, 4B, 5B and 6B are sectional views. is there.
  • FIG. 7 is a sectional view showing a completed state of the GaN-based light emitting diode.
  • a sapphire substrate 11 whose main surface is a C + surface is prepared, and the sapphire substrate 11 is formed by a thermal mask.
  • an n-type GaN layer 12 doped with, for example, Si as an n-type impurity is grown on the sapphire substrate 11 by, for example, a metal organic chemical vapor deposition (MOCVD) method. Let it.
  • MOCVD metal organic chemical vapor deposition
  • This MOCVD can be performed at any of normal pressure, reduced pressure, and high pressure, but normal pressure is simple.
  • the n-type GaN layer 12 has as few crystal defects as possible, in particular, threading dislocations.
  • the thickness is preferably, for example, about 2 m or more, but it is usually sufficient to perform etching by RIE later. It is desirable to set it thicker in consideration of it.
  • a Ti film and a Ni film having a thickness of about 100 nm, respectively, are sequentially formed on the entire surface of the n-type GaN layer 12 by, for example, a vacuum evaporation method or a sputtering method.
  • a resist pattern (not shown) of a predetermined shape is formed thereon by lithography, and the Ti / Ni laminated film is etched by, for example, RIE using the resist pattern as a mask, thereby forming an element.
  • An etching mask 13 made of a hexagonal Ti / Ni laminated film is formed at the formation position. It is preferable that one side of this etching mask 13 be parallel to the ⁇ 11-20> direction.
  • the diameter of the hexagonal etching mask 13 is determined as needed, and is, for example, about 10 m.
  • the aspect ratio of the hexagonal prism part 14 is originally desirably large (for example, about 5) from the viewpoint of increasing luminous efficiency, but when the diameter is large, n
  • the thickness of the mold GaN layer 12 also increases proportionally, and the time required for epitaxial growth / cost rises.
  • the hexagonal column portion 14 preferably has an aspect ratio of 0.
  • the etching depth is selected to be in the range of 2 to 1.0, and the etching depth is 2 to 10 m.
  • the aspect ratio is relatively small.
  • the etching depth is 2-3.
  • the thickness of the n-type GaN layer 12 needs to be sufficiently larger than this etching depth.
  • the etching mask 13 is etched away by, for example, the RIE method.
  • the RIE method As a result, as shown in FIG. 3A and FIG. 3B, GaN processing in which a hexagonal column portion 14 having an upper surface formed of a C-plane was formed on the surface of the n-type GaN layer 12. A substrate is obtained.
  • the GaN-processed substrate is placed in a reaction tube of a MOC VD apparatus, and the surface is cleaned by performing a thermal cleaning in the reaction tube for, for example, 1 to 2 minutes.
  • a thermal cleaning in the reaction tube for, for example, 1 to 2 minutes.
  • a N layer 16 is grown sequentially.
  • the hexagonal column portion 14 of the n-type GaN layer 12 and the active layer 15 and the p-type GaN layer 16 grown on the upper surface composed of the C-plane form a double heterostructure light emission.
  • a diode structure is formed.
  • the thicknesses of the active layer 15 and the p-type GaN layer 16 are determined as necessary.
  • the thickness of the active layer 15 is, for example, 3 nm, and the thickness of the p-type GaN layer 16 is, for example, 0. 2 m.
  • the growth temperature of these GaN-based semiconductor layers is, for example, 65 to 800 ° C. for the active layer 15, typically about 700 ° C., and 8 for the p-type GaN layer 16.
  • the temperature is from 0 to 150 ° C., preferably from 850 to 900 ° C.
  • the active layer 15 may be, for example, a single InGaN layer, but may have a multiple quantum well structure in which two InGaN layers having different In compositions are alternately stacked.
  • the In composition may be determined according to the wavelength to be set.
  • the Mg concentration in the uppermost layer is increased so that good ohmic contact can be made with a p-side electrode described later.
  • a p-type InGaN layer doped with Mg as a p-type impurity, for example, which is easier to make ohmic contact is grown as a p-type connector layer.
  • a p-side electrode may be formed thereon.
  • the active layer 15 immediately before growing the active layer 15, first grow an n-type GaN layer on the GaN processed substrate, which is thin and doped with Si as an n-type impurity, Subsequently, the active layer 15 may be grown thereon. In this way, the active layer 15 can be grown on a clean surface of the n-type GaN layer, so that the active layer 15 having good crystallinity can be obtained with certainty. Even if the side surface becomes rough when the part 14 is formed by the RIE method, the unevenness of the side surface is filled as the n-type GaN layer grows and becomes a flat surface. Can be grown on the flat surface of the n-type GaN layer.
  • the growth when growing the n-type GaN layer, the growth may be started from a growth temperature of about 850 ° C, and then gradually increased to about 950 ° C. Good things have been found empirically. However, the n-type GaN layer may be most simply grown at a temperature of, for example, about 10 ° C.
  • the supply amount of the Ga material is generally greatly increased (for example, 100 1 / min).
  • the growth material for the GaN-based semiconductor layer is, for example, trimethylgallium ((CH 3 ) 3 G a, TMG) as a raw material for Ga, and trimethylaluminum (( As a raw material for CH 3 ) 3 Al, TMA) and In, trimethyl indium ((CH 3 ) 3 In, TMI) is used, and as a raw material for N, NH 3 is used.
  • the n-type dopant for example silane (S i H 4), and p-type de one pan Bok
  • bis methylcyclopentagenenyl magnesium ((C
  • the active layer 1 5 N 2 gas atmosphere uses a mixed gas of N 2 and H 2 .
  • the carrier gas atmosphere is the N 2 atmosphere, and since the carrier gas atmosphere does not contain H 2 , desorption of In can be suppressed. Degradation can be prevented. Since the carrier gas atmosphere is a mixed gas atmosphere of N 2 and H 2 when growing the p-type GaN layer 16, the p-type GaN layer 16 can be grown with good crystallinity.
  • the sapphire substrate 11 on which the GaN-based semiconductor layer has been grown as described above is taken out of the MOC VD device.
  • a resist pattern covering the surface of the p-type GaN layer 16 in a region excluding the hexagonal column portion 14 of the n-type GaN layer 1 and another region where the n-side electrode is formed is formed. (Not shown).
  • the p-type GaN layer 16 and the active layer 15 are etched by, for example, RIE using the resist pattern as a mask to form an opening 17. Form this opening 1 1 into n-type
  • the GaN layer 12 is exposed. After that, the resist pattern is removed. Next, after a Ti film, a Pt film, and an Au film are sequentially formed on the entire surface of the substrate by, for example, a vacuum deposition method, a resist pattern having a predetermined shape is formed thereon by lithography, and this resist pattern is used as a mask. Etch the T i film, Pt film and Au film.
  • a N layer 12 An n-side electrode 18 having a contacted Ti / Pt / Au structure is formed.
  • a p-side electrode 19 having a Ni / Pt / Au structure is formed on the upper surface of the active layer 15 and the upper surface of the p-type GaN layer 16 grown on the C-plane of the hexagonal column portion 14 of the n-type GaN layer 11, for example.
  • a p-side electrode 19 having a Ni / Pt / Au structure is formed.
  • the p-side electrode 19 is preferably formed so as not to be located on a corner between the upper surface and the side surface of the hexagonal column portion 14. This is because the active layer 15 and the P-type GaN layer 16 near the corner often have poorer crystallinity than other portions.
  • FIG. 6A and 6B show the chip-shaped GaN-based light emitting diode.
  • FIG. 7 shows a cross-sectional view of the completed GaN-based light emitting diode.
  • the light emission wavelength was determined according to the In composition of the active layer 15.
  • Light emission through the sapphire substrate 11 could be confirmed in the range of 380 to 62 nm.
  • the n-type GaN layer 12 has a hexagonal prism portion 14 having an upper surface formed of a C surface, and the hexagonal prism portion 14 is formed of a C surface. Since the active layer 15 and the p-type GaN layer 16 are grown on the upper surface, the crystallinity of the active layer 15 and the p-type GaN layer 16 can be made extremely good. Since the p-side electrode 19 is formed on the upper surface composed of the C-plane of the p-type GaN layer 16 grown on the upper surface of the hexagonal column portion 14 away from the peripheral corners, the crystallinity is extremely low. Light can be emitted only from the active layer 15 which is favorable. Therefore, high luminous efficiency can be obtained.
  • the p-type GaN layer 16 and the active layer An opening 17 is formed by dry etching such as RIE, and a P-type GaN layer 16 and an active layer 15 are formed in the integrated semiconductor light emitting device in order to separate the elements.
  • dry etching such as RIE
  • this damage occurs at the part where light emission actually occurs (p-side electrode). (In the range of 2 to 5 ⁇ in the vicinity of 19 and its vicinity), there is no adverse effect on the emission characteristics.
  • the light generated from the active layer 15 on the upper surface is directed downward by the side surface of the hexagonal column portion 14.
  • the light can be reflected, the light extraction efficiency can be increased, and the luminous efficiency can be increased.
  • a metal film having a high reflectivity for example, a silver (Ag) film or the like is used, so that the hexagonal prism portion 14 is formed.
  • the reflectance on the upper surface of the upper p-type GaN layer 17 can be increased, the light extraction efficiency can be increased, and the luminous efficiency can be increased.
  • the luminous efficiency can be further increased.
  • the substrate to the n-type G a N layer in the opening in the growth mask made of an oxide silicon (S i 0 2)
  • Ya silicon nitride (S i N) Hexagonal pyramid-shaped n-type GaN layer with a tilted crystal plane inclined with respect to the principal plane is selectively grown, and an active layer, p-type GaN layer, etc.
  • the silicon ( A phenomenon occurs in which Si (i) and oxygen (0) are desorbed and are taken into the growth layer in the vicinity.
  • the effect of this phenomenon is type ⁇ This is particularly noticeable during the growth of the GaN layer, and when Si acting as an n-type impurity for GaN is incorporated into the growth layer during the growth of the p-type GaN layer, it becomes difficult to become p-type. In addition, even if it became p-type, it was found that both the hole concentration and the mobility were drastically reduced, and this was found to be a factor that hindered the improvement of the luminous efficiency of the luminescent diode. Further, a photolithography step is required to form the opening of the growth mask, but in that case, a step of bringing the resist into close contact with the mask surface and partially removing the resist is required.
  • the resist tends to remain in the minute gaps of the growth mask, and the removal is extremely difficult. Therefore, during the subsequent high-temperature growth, the residual resist may serve as an impurity source, deteriorating the characteristics of the p-type GaN layer and the like.
  • Te the first embodiment since not performed selective growth using the growth mask, the active layer 1 5 and p-type G a N layer 1 6 during the growth of, S i 0 2 Ya It is unlikely that a growth mask composed of SiN or the like exists, and there is essentially a problem that during the growth of the p-type GaN layer 16, Si is detached from the growth mask and taken into the growth layer. Does not exist. Also, there is essentially no problem of resist contamination. For this reason, a p-type GaN layer 16 with a sufficiently low resistivity doped with Mg can be obtained, and the luminous efficiency of the GaN-based light-emitting diode can be improved.
  • the P-side is formed on the p-type GaN layer 16.
  • An electrode 19 is formed.
  • a portion above the n-type GaN layer 12 is separated from the sapphire substrate 11 by irradiating a laser beam from the back side of the sapphire substrate 11 with, for example, an excimer laser. I do.
  • the back surface of the n-type GaN layer 12 thus peeled off is flattened by etching or the like, as shown in FIG.
  • the side electrodes 18 are formed.
  • the n-side electrode 18 may be a transparent electrode made of, for example, ITO.
  • the n-side electrode 18 covers a large area on the back surface of the n-type GaN layer 12 including a portion corresponding to a hexagonal pyramid-shaped portion. Electrodes 18 can be formed.
  • a transparent electrode made of ITO or the like is used as the n-side electrode 18 as described above, in order to make it possible to obtain better ohmic contact with the n-type GaN layer 12, A pad P having, for example, a Ti / Au structure is formed on a portion of the back surface of the mold GaN layer 12 that does not interfere with light extraction, and a transparent electrode is formed thereon so as to cover the pad P. To do.
  • the thickness of the Ti film is, for example, about 1 O nm, and the thickness of the Au film is, for example, about 100 nm.
  • the n-side electrode 18 is formed of a metal laminated film having a Ti / Pt / Au structure, light is radiated to the outside through the n-type GaN layer 12. As shown in FIG. 9, an opening 18a is provided in the n-side electrode 18 at a portion corresponding to the hexagonal column portion 14.
  • the third embodiment is the same as the first embodiment.
  • FIG. 1 An image display device according to a third embodiment of the present invention will be described. This image display device is shown in FIG.
  • GaN-based light emitting diodes are regularly arranged in the X and y directions orthogonal to each other in the plane of the sapphire substrate 11; A two-dimensional array of light emitting diodes is formed.
  • the structure of each GaN-based light emitting diode is, for example, PT / JP2003 / 011423 This is the same as the first embodiment.
  • a GaN-based light-emitting diode for emitting red (R) light, a GaN-based light-emitting diode for emitting green (G) light, and a GaN-based light-emitting diode for emitting blue (B) light are adjacent to each other.
  • the three GaN-based light-emitting diodes are arranged, and one pixel is formed.
  • the p-side electrodes 19 of the GaN-based light-emitting diodes for red light emission arranged in the X direction are connected to each other by wiring 20, and similarly, the GaN-based light emission for green light emission arranged in the X direction.
  • the p-side electrodes 19 of the diode are connected to each other by a wiring 21, and the p-side electrodes 19 of the GaN-based light emitting diodes for blue light emission arranged in the X direction are connected to each other by a wiring 22. I have.
  • the n-side electrode 18 extends in the y direction, and serves as a common electrode of the GaN-based light emitting diodes arranged in the y direction.
  • the wirings 20 to 22 and the n-side electrode 18 are selected according to the signal of the image to be displayed, and the selected pixel is selected.
  • An image can be displayed by driving a current to flow through the GaN-based light emitting diode and causing light emission.
  • each GaN-based light-emitting diode has the same configuration as the GaN-based light-emitting diode according to the first embodiment, so that the luminous efficiency is high.
  • a display device can be realized.
  • This lighting device has the same configuration as the image display device shown in FIG.
  • the wirings 20 to 22 and the n-side electrode 18 are selected according to the color of the illuminating light, and a current is caused to flow through the selected GaN-based light emitting diode of the selected pixel. By driving and emitting light, lighting Light can be generated.
  • each GaN-based light-emitting diode has the same configuration as the GaN-based light-emitting diode according to the first embodiment, so that the luminous efficiency is high. Can be realized.
  • a GaN-based light emitting diode according to a fifth embodiment of the present invention will be described.
  • the n-type GaN layer 12 is etched by the RIE method using the etching mask 13 to form the hexagonal prism portion 14. Increase the depth. Specifically, when the obtained hexagonal prism portion 14 has an aspect ratio of, for example, 0.8 to 1.0, and the hexagonal etching mask 13 has a diameter of 10 ⁇ m, 8 to 1
  • the third embodiment is the same as the first embodiment.
  • the n-type GaN layer 12 is etched by the RIE method using the etching mask 13 to form the hexagonal column portion 14.
  • the third embodiment is the same as the first embodiment.
  • the process is advanced to grow the n-type GaN layer 12 in the same manner as in the first embodiment. Thereafter, an etching mask 13 made of a circular resist is formed on the n-type GaN layer 12.
  • an n-type GaN layer 12 is formed using, for example, an etching gas obtained by adding argon gas to chlorine gas. Etch to a predetermined depth by the RIE method used.
  • a forward tapered truncated cone portion 23 having a side surface inclined with respect to the substrate surface is formed.
  • the inclination angle of the side surface of the truncated cone portion 23 is, for example, 45 ° ⁇ 10 °
  • the diameter of the upper surface is, for example, 10 to 20 m, typically, for example, about 15 m, and the height (thickness). Is 2 to 7 ⁇ m (for example, about 5 m).
  • the etching mask 13 is removed by, for example, plasma ashing.
  • the surface of the n-type G a N layer 12 is formed with a truncated cone 13 having an upper surface formed of a C-plane. N processed substrate is obtained.
  • an active layer 15 and a p-type GaN layer 16 are sequentially grown in the same manner as in the first embodiment.
  • a thin, n-type GaN layer is first grown on the GaN processed substrate at a temperature of, for example, about 110 ° C., and then on the n-type GaN layer.
  • the active layer 15 may be grown.
  • the n-type GaN layer 12 is grown on the upper surface composed of the C-plane of the truncated cone portion 13.
  • a N layer 16 On the upper surface of the formed P-type G a N layer 16, for example, Ni / Pt / Au structure
  • the p-side electrode 19 having a Pd / Pt / Au structure is formed in a circular shape.
  • the p-side electrode 19 include a Ni / Ag / Au structure including an Ag film having a high reflectivity and a Re / Au structure including a Re film also having a high reflectivity.
  • the reflectance on the upper surface of the p-type GaN layer 16 on the truncated cone portion 23 can be increased, and the light extraction efficiency can be increased. Luminous efficiency can be increased.
  • a Ni / Ag / Au structure as the P-side electrode 19
  • the Ni film is made as thin as possible, for example, about 2 nm thick, while the thickness of the Ag film and Au film, respectively, is about 100 nm, for example.
  • the p-side electrode 19 is preferably formed so as not to be on the corner between the upper surface and the side surface of the truncated cone 23. This is because the crystallinity of the active layer 15 and the p-type GaN layer 16 near this corner is often worse than that of other parts.
  • n-type GaN layer 12 is separated from the sapphire substrate 11 by irradiating a laser beam from, for example, an excimer laser or the like from the back side of the sapphire substrate 11.
  • a laser beam from, for example, an excimer laser or the like from the back side of the sapphire substrate 11.
  • an n-side electrode 18 is formed on the back surface of the n-type GaN layer 12.
  • a transparent electrode made of, for example, IT0 is used as the n-side electrode 18, and an n-type G electrode is used in order to obtain better ohmic contact with the n-type GaN layer 12.
  • a A pad having, for example, a Ti / Au structure is formed on a portion of the back surface of the N layer 12 that does not hinder light extraction, and then a transparent electrode is formed.
  • FIGS. 18A and 18B show the GaN-based light-emitting diodes in a chip form.
  • the third embodiment is the same as the first and second embodiments.
  • the seventh embodiment in addition to the same advantages as those of the first and second embodiments, as shown by an arrow in FIG. 18B, the seventh embodiment is formed on the upper surface of the truncated cone portion 23.
  • the light generated in the obliquely downward direction from the active layer 15 can be reflected downward by the side surface of the p-type GaN layer 16 formed on the inclined side surface of the truncated cone 23, and the light is extracted.
  • the efficiency can be increased, and the advantage that the luminous efficiency can be further increased can be obtained.
  • the p-type G &? Grown on the upper surface of the frustoconical portion 23 of the n-type GaN layer 12 is formed.
  • An annular p-side electrode 19 is formed on the upper surface of the layer 16.
  • the p-side electrode 1 formed on the upper surface of the frustoconical portion 13 of the n-type GaN layer 12 is formed.
  • An Ag film 24 is formed so as to cover the p-type GaN layer 16 grown on the sides of 9 and the truncated cone 3. Due to the Ag film 24, light generated in an obliquely downward direction from the active layer 15 formed on the upper surface of the truncated cone 23 is formed on the inclined side surface of the truncated cone 23.
  • the reflectance when reflected downward on the side of the type G a N layer 16 can be increased, The light extraction efficiency can be further increased, and the luminous efficiency can be further enhanced.
  • the Ag film 24 comes into contact with the p-type GaN layer 16, but since this contact is a Schottky contact, the operating current is between the P-side electrode 19 and the p-type GaN layer 16. It flows only to the contact part.
  • a transparent electrode such as IT ⁇ is used as the p-side electrode 19, and the ⁇ -side As the electrode 18, for example, an electrode having a Ni / Pt / Au structure, a Pd / PtZAu structure, a Ni / Ag / Au structure, a Re / Au structure or the like is used. In this case, light is extracted outside through the p-side electrode 19.
  • the eleventh embodiment after the steps are performed in the same manner as in the seventh embodiment until the formation of the p-side electrode 19, for example, by the RIE method using the p-side electrode 19 as a mask.
  • the type GaN layer 16 and the active layer 15 are sequentially etched to separate the P-type GaN layer 16 between adjacent frustoconical portions 23. Thereafter, the portion above the n-type GaN layer 12 from the sapphire substrate 11 is peeled off, and the n-side electrode 18 is formed on the back surface of the n-type GaN layer 12. This state is shown in FIGS. 21A and 21B.
  • FIG. 22 shows the entire n-type GaN layer 12 formed on 2003/011423. This n-type G
  • a GaN based light emitting diode is obtained.
  • the diameter of the upper surface of the truncated cone 23 is made sufficiently small, for example, about 5 m or less (for example, 2 to 3 im), and the p-side electrode is formed. 19 is similarly reduced.
  • the same advantages as those of the seventh embodiment can be obtained.
  • the size of the light emitting surface is sufficiently small, the area of the black portion other than the light emitting surface can be improved. When the light emission is observed when the light emission becomes relatively large, it is possible to obtain an advantage that black can be made to sink.
  • the process is carried out in the same manner as in the first embodiment until the n-type GaN layer 12 is grown. Thereafter, an etching mask 13 made of a hexagonal resist is formed on the n-type GaN layer 12. It is preferable that one side of the hexagonal etching mask 13 be parallel to the ⁇ 11 ⁇ 20> direction.
  • the etching mask 13 is used to form an n-type GaN layer 12 using, for example, an etching gas obtained by adding argon gas to chlorine gas. Predetermined depth by RIE method used Etch with 3 011423. In this case, the etching mask 13 gradually recedes, and the taper etching is performed. As a result, a forward tapered hexagonal truncated pyramid portion 25 having a side surface inclined with respect to the substrate surface is formed.
  • the etching mask 13 is removed by, for example, plasma ashing.
  • a truncated hexagonal pyramid portion 25 having an upper surface formed of a C-plane is formed on the surface of the n-type GaN layer 12.
  • a GaN processed substrate is obtained.
  • the direction perpendicular to the sides of the hexagon on the upper surface of the hexagonal shape of the truncated hexagonal pyramid part 25 is the ⁇ 1-1 00> direction, and the direction of the normal to the side surface of the truncated hexagonal pyramid part 25 is It is preferable that the orientation is ⁇ 111>.
  • an active layer 15 and a p-type GaN layer 16 are sequentially grown in the same manner as in the first embodiment.
  • an n-type GaN layer is first grown on the GaN processed substrate, which is thin and doped with Si as an n-type impurity, for example.
  • the active layer 15 may be grown. In this way, the active layer 15 can be grown on a flat and clean surface of the n-type GaN layer, so that the active layer 15 having good crystallinity can be obtained without fail.
  • a p-side electrode 19 having a Ni / Pt / Au structure or a Pd / Pt / Au structure is formed in a hexagonal shape.
  • the p-side electrode 19 has, for example, a Ni / Ag / Au structure including a highly reflective Ag film, or a Re / Au structure including a similarly highly reflective Re film.
  • the reflectance on the upper surface of the p-type GaN layer 16 on the truncated hexagonal pyramid portion 25 can be increased, and the light extraction efficiency can be increased.
  • Light emission efficiency can be increased.
  • the Ni film is made as thin as possible, for example, about 2 nm thick, while the thickness of each of the Ag film and the Au film is about 100 nm, for example.
  • the p-side electrode 19 is preferably formed so as to avoid the corner between the upper surface and the side surface of the truncated hexagonal pyramid 25. This is because the crystallinity of the active layer 15 and the p-type GaN layer 16 near this corner is often worse than that of other parts.
  • n-type GaN layer 12 is separated from the sapphire substrate 11 by irradiating a laser beam from the back surface of the sapphire substrate 11 with, for example, an excimer laser.
  • a laser beam from the back surface of the sapphire substrate 11 with, for example, an excimer laser.
  • an n-side electrode 18 is formed on the back surface of the n-type GaN layer 12.
  • a transparent electrode made of, for example, ITO is used as the n-side electrode 18, and the n-type electrode 18 is used to make it possible to obtain better ohmic contact with the n-type GaN layer 12.
  • a pad of, for example, a TiZAu structure is formed on the back surface of the G aN layer 12 where there is no hindrance to light extraction.
  • Chips are formed by RIE etching and dicer.
  • Fig. 29A and Fig. 29B show the GaN-based light-emitting diodes in a chip form.
  • the third embodiment is the same as the first embodiment and the first embodiment.
  • the diagonally downward direction from the active layer 15 formed on the upper surface of the truncated hexagonal pyramid part 25 The generated light can be reflected downward by the side surface of the p-type GaN layer 16 formed on the inclined side surface of the truncated hexagonal pyramid portion 25, and the light extraction efficiency can be increased, and the light emission
  • the advantage is that the efficiency can be further increased.
  • the active layer 15 and the P-type GaN layer 16 grown on the upper surface of the truncated hexagonal pyramid portion 5 of the n-type GaN layer 12 in the thirteenth embodiment are described.
  • a hexagonal annular p-side electrode 19 is formed on the upper surface of the substrate. The other points are the same as in the thirteenth embodiment.
  • An Ag film 24 is formed so as to cover the p-type GaN layer 16 grown on the side surfaces of the electrode 19 and the truncated hexagonal pyramid portion 25.
  • the same advantages as the thirteenth embodiment can be obtained. Obtainable.
  • the p-side electrode For example, a transparent electrode such as IT ⁇ is used as 19, and as the ⁇ -side electrode 18 for example, Ni / Pt / Au structure, Pd / Pt / Au structure, Ni / Ag / Au structure, Re / Those with an Au structure or the like are used. In this case, light is extracted outside through the p-side electrode 19.
  • the p-type electrode 19 is used as a mask to form a p-type electrode by RIE.
  • the GaN layer 16 and the active layer 15 are sequentially etched to separate the p-type GaN layer 16 between adjacent hexagonal pyramids 25. Thereafter, the portion above the n-type GaN layer 12 from the sapphire substrate 11 is peeled off, and the n-side electrode 18 is formed on the back surface of the n-type GaN layer 12.
  • a number of truncated hexagonal pyramids 25 separate the n-type GaN layer 12 formed in an array with a predetermined arrangement and spacing at a portion between adjacent hexagonal truncated pyramids 15.
  • the diameter of the upper surface of the truncated hexagonal pyramid part 25 is sufficiently small, for example, about 5 m or less (for example, 2 to 3 m), and the p-side Electrode 19 is similarly made smaller.
  • the other points are the same as in the thirteenth embodiment.
  • the same advantages as those of the thirteenth embodiment can be obtained.
  • this GaN-based light emitting diode can be used.
  • the image display device is configured by using this method, it is possible to obtain an advantage that the area of the black portion other than the light emitting surface becomes relatively large, and that when the light emission is observed, the black can be lowered.
  • the steps are advanced in the same manner as in the thirteenth embodiment, and as shown in FIGS. 25A and 25B, the n-type GaN layer 12 has six layers. A truncated pyramid 25 is formed. Thereafter, if necessary, a thin, n-type GaN layer may be grown on the GaN caroe substrate.
  • the S i ⁇ 2 film or the S i A growth mask 16 made of an N film or the like is formed.
  • the growth mask 26 is specifically formed as follows, for example. First, a truncated hexagonal pyramid portion 1 5 n-type G a N layer 1 2 of the entire surface, for example, CVD methods including a vacuum deposition method, or sputtering evening ring method, for example, a thickness of about 1 0 0 nm S i 0 2 After the film is formed, a resist pattern (not shown) having a predetermined shape is formed thereon by lithography, and the resist pattern is used as a mask, for example, an etching using a hydrofluoric acid-based etching solution, or Then, the SiO 2 film is etched and patterned by the RIE method using an etching gas containing fluorine such as CF 4 or CHF 3 . Thus, a growth mask 26 is formed.
  • an n-type GaN layer 27 and an active layer 15 are formed on the frustum of the hexagonal pyramid 25 at the opening thereof by using the growth mask I 6. And a p-type GaN layer 16 is sequentially grown.
  • the active layer 15 can be grown on the flat and clean surface of the n-type GaN layer 27, so that the active layer 15 having good crystallinity can be obtained with certainty.
  • the shape of the pedestal 25 can be made good, and the active layer 15 and the p-type GaN layer 16 can be satisfactorily grown thereon.
  • the upper surface composed of the C-plane of the frustum of the hexagonal pyramid 25 of the n-type GaN layer 12 A p-side electrode 19 having, for example, a Ni / Pt / Au structure or a Pd / Pt / Au structure is formed in a hexagonal shape on the upper surface of the P-type GaN layer 16 that has grown.
  • the p-side electrode 19 has, for example, a Ni / Ag / Au structure including an Ag film having a high reflectivity, or a Re / Au structure including a Re film also having a high reflectivity.
  • the reflectance on the upper surface of the p-type GaN layer 17 on the hexagonal frustum portion 25 can be increased, and the light extraction efficiency can be increased.
  • Light emission efficiency can be increased.
  • a Ni / Ag / Au structure is used as the p-side electrode 19, if the Ni film is too thick, the amount of light reaching the Ag film is reduced, and the Ag film is included as a reflective film. Since the meaning is lost, the Ni film is made as thin as possible, for example, about 2 nm in thickness, while the thickness of the Ag film and the Au film is, for example, about 100 nm, respectively.
  • the p-side electrode 19 is preferably formed so as to avoid the corner between the upper surface and the side surface of the truncated hexagonal pyramid 25. This is because the active layer 15 near this corner and p This is because the crystallinity of the type GaN layer 16 is often worse than other portions.
  • n-side electrode 18 is formed on the back surface of the n-type GaN layer 11.
  • n-side electrode 18 a transparent electrode made of, for example, ITO is used, and the n-type electrode 18 is formed in order to make the ohmic contact with the n-type GaN layer 12 better.
  • a transparent electrode is formed after a pad having a Ti / Au structure is formed on a portion of the back surface of the GaN layer 12 that does not hinder light extraction.
  • the substrate on which the light emitting diode structure is formed as described above is chipped by RIE etching or dicer.
  • the third embodiment is the same as the first and second embodiments.
  • the diagonally downward direction from the active layer 15 formed on the upper surface of the truncated hexagonal pyramid portion 25 The generated light can be reflected downward by the side surface of the p-type GaN layer 16 formed on the inclined side surface of the truncated hexagonal pyramid portion 25, and the light extraction efficiency can be increased, and the light emission
  • the advantage is that the efficiency can be further increased.
  • the steps are advanced in the same manner as in the 13th embodiment, and as shown in FIGS. 25A and 25B, the n-type GaN layer 12 has six layers. A truncated pyramid 25 is formed. After this, if necessary, G a N caro A thin, n-type GaN layer may be grown on the substrate.
  • growth mask 6 made of for example S i ⁇ 2 film or S i N film as to expose only the upper surface of the truncated hexagonal pyramid part 2 5 Form.
  • the method of forming the growth mask 26 is the same as that of the nineteenth embodiment.
  • an n-type impurity doped with, for example, Si as an n-type impurity is formed on the upper surface of the frustum of the hexagonal pyramid 25.
  • the GaN layer 28 is selectively grown until it protrudes from the upper surface of the truncated hexagonal pyramid portion 25.
  • an active layer 15 and a p-type GaN layer 16 are selectively grown on the n-type GaN layer 28.
  • a thin, n-type GaN layer is first grown on the GaN processed substrate, and then the active layer 15 is grown thereon. Good.
  • a p-side electrode 19 having, for example, a Ni / Pt / Au structure or a Pd / Pt / Au structure is formed in a hexagonal shape on the upper surface of the grown P-type GaN layer 16.
  • the P-side electrode 19 has, for example, a Ni / Ag / Au structure including an Ag film having a high reflectivity, or a Re / Au structure including a Re film also having a high reflectivity.
  • the sapphire substrate 11 is irradiated with a laser beam from, for example, an excimer laser or the like from the back side of the sapphire substrate 11. Then, the upper part of the n-type GaN layer 12 is peeled off.
  • the n-side electrode 18 is formed on the back surface of the n-type GaN layer 12.
  • a transparent electrode made of, for example, IT 0 is used, and in order to achieve better contact with the n-type GaN layer 12.
  • a pad having, for example, a Ti / Au structure is formed on a portion of the back surface of the n-type GaN layer 11 where light extraction is not hindered, and then a transparent electrode is formed.
  • the substrate on which the light emitting diode structure is formed as described above is chipped by RIE etching, dicing, or the like.
  • the third embodiment is the same as the first and second embodiments.
  • the n-type GaN layer 28 is selectively grown depending on the interval and the arrangement when forming the truncated hexagonal pyramid portion 25.
  • the n-type GaN layers 28 growing laterally from the hexagonal truncated pyramid portions 25 adjacent to each other are formed, the growth ends when the two meet and a boundary is formed.
  • the boundary portion of the n-type GaN layer 28 generally has low mechanical strength, when the upper portion of the n-type G & 1 ⁇ layer 12 is separated from the sapphire substrate 11, the element is naturally removed. The separation is performed, and a Ga-based light emitting diode chip can be obtained.
  • n Type G a N layer 12 Hexagonal pyramid part 2 25 C surface
  • a hexagonal annular p-side electrode 19 is formed on the upper surface of the p-type GaN layer 16 grown on the n-type GaN layer 28 grown on the upper surface composed of.
  • the inner periphery of the p-side electrode 19 is located outside the outer periphery of the upper surface of the truncated hexagonal pyramid portion 25.
  • the steps are advanced to the formation of the etching mask 13 in the same manner as in the seventh embodiment, as shown in FIG. 41A and FIG.
  • the n-type GaN layer 12 is etched to a predetermined depth by RIE using a predetermined etching gas to form a reverse tapered inverted truncated cone portion 29.
  • the etching mask 13 is removed by, for example, plasma etching.
  • the inverted frustoconical portion 29 having the upper surface formed of the C-plane was formed on the surface of the n-type GaN layer 12. a N processed substrate is obtained.
  • an active layer 15 and a p-type GaN layer 16 are sequentially grown in the same manner as in the first embodiment.
  • the active layer 15 and the p-type GaN layer 16 can be prevented from growing on the side surface of the inverted truncated cone 29.
  • a thin, n-type GaN layer may be grown on the GaN processed substrate, and then the active layer 15 may be grown thereon.
  • the n-type GaN layer 12 is grown on the upper surface composed of the C-plane of the inverted frustoconical portion 29 in the same manner as in the first embodiment.
  • a p-side electrode 19 having, for example, a Ni / Pt / Au structure or a Pd / PtZAu structure is formed in a circular shape on the upper surface of the P-type GaN layer 16.
  • the p-side electrode 19 has, for example, a Ni / Ag / Au structure including a highly reflective Ag film, or a Re / Au structure including a similarly highly reflective Re film. Can also be used.
  • a portion of the sapphire substrate 11 above the n-type GaN layer 12 is separated from the sapphire substrate 11 by irradiating a laser beam from the back side of the sapphire substrate 11 with, for example, an excimer laser.
  • a laser beam from the back side of the sapphire substrate 11 with, for example, an excimer laser.
  • an n-side electrode 18 is formed on the back surface of the n-type GaN layer 12.
  • a transparent electrode made of, for example, IT 0 is used as the n-side electrode 18, and n is formed so as to make ohmic contact with the n-type GaN layer 12 better.
  • a transparent electrode is formed after a pad having, for example, a Ti / Au structure is formed on a portion of the back surface of the mold GaN layer 12 that does not hinder light extraction.
  • the substrate on which the light emitting diode structure is formed as described above is formed into chips by etching and dicing using RIE.
  • the third embodiment is the same as the first and second embodiments. According to the second embodiment, the same advantages as those of the first and second embodiments can be obtained. ⁇
  • a transparent electrode such as ITO is used as the p-side electrode 19
  • the p-side electrode in the GaN-based light emitting diode shown in FIGS. 45A and 45B, as shown in FIGS. 46A and 46B, the p-side electrode First, a pad P made of Ti / Pt / Au with excellent ohmic contact characteristics is formed in a small area at one corner of the upper surface of the inverted truncated cone 19, and then this pad A p-side electrode 19 made of a Ni / Au metal laminated film is formed so as to cover the gate P and to cover almost the entire upper surface of the inverted truncated cone portion 29.
  • the thickness of the Ni film is reduced to, for example, about 2 nm, and the thickness of the Au film is reduced to, for example, about 10 nm.
  • the n-side electrode 18 for example, one having a Ni / Pt / Au structure, a Pd / Pt / Au structure, a Ni / Ag / Au structure, a Re / Au structure or the like is used. In this case, light is extracted outside through the p-side electrode 19.
  • the other points are the same as in the seventh embodiment.
  • the p-side electrode 19 is formed into a mesh.
  • the n-side electrode 18 for example, one having a Ni / Pt / Au structure, a PdZPt / Au structure, a Ni / Ag / Au structure, a Re / Au structure or the like is used.
  • the p-side electrode 19 By forming the p-side electrode 19 in a mesh shape in this manner, light can be favorably extracted through the gap between the p-side electrodes 19.
  • the other points are the same as in the twenty-second embodiment.
  • the steps are advanced up to the growth of the P-type GaN layer 16 in the same manner as in the twenty-second embodiment. This state is the same as shown in FIGS. 43A and 43B.
  • a portion above the sapphire substrate 11 from the n-type GaN layer 12 is separated from the sapphire substrate 11 by irradiating a laser beam from, for example, an excimer laser or the like from the back surface side of the sapphire substrate 11. This condition is shown in FIGS. 48A and 48B.
  • n Etching is performed from the back surface of the mold GaN layer 12 to, for example, the position indicated by the broken line by RIE.
  • FIG. 50 a P-side electrode 19 made of a transparent electrode is formed on the p-type GaN layer 16 and an n-side Electrodes 18 are formed to complete the desired GaN-based light emitting diode.
  • the same steps as in the seventh embodiment are performed until the formation of the P-side electrode 19, and a laser beam from the back side of the sapphire substrate 11 is formed by, for example, an excimer laser.
  • a laser beam from the back side of the sapphire substrate 11 is formed by, for example, an excimer laser.
  • the surface of the n-type GaN layer 12 where the p-side electrode 19 is formed is covered with, for example, a resist (not shown) and protected. Then, etching is performed from the back surface of the n-type GaN layer 12 to the position indicated by the broken line by, eg, RIE. As a result, as shown in FIG. 52, the truncated cone 23 is cut out, and the elements are separated. Next, as shown in FIG. 53, an n-side electrode 18 is formed on the back surface of the n-type GaN layer 12 to complete the intended GaN-based light emitting diode. The other points are the same as in the twenty-second embodiment.
  • the twenty-seventh embodiment has the same advantages as the twenty-second embodiment.
  • the surface of the n-type GaN layer 11 is partially etched to form a tapered hexagonal truncated pyramid part 25.
  • the upper surface of the truncated hexagonal pyramid portion 25 is made of a C surface, and the side surface is preferably a slope close to the S surface.
  • the width of the truncated hexagonal pyramid 25 is, for example, 1 to 50 wm, and the height is, for example, 1 to 10.
  • an n-type GaN layer 27, an active layer 15 and a p-type GaN layer 16 are sequentially grown on the n-type GaN layer 12 on which the truncated hexagonal pyramids 25 are formed.
  • a p-side electrode 19 is formed on the p-type GaN layer 16 above the hexagonal truncated pyramids 25.
  • an adhesive layer 30 is formed on the surface of the p-type GaN layer 16 on which the p-side electrode 19 is formed, and is supported by the adhesive layer 30. After bonding the substrate 31, the portion above the n-type GaN layer 27 is separated from the sapphire substrate 11.
  • the hexagonal truncated pyramids 5 are separated from each other by etching the entire surface from the back surface side of the n-type GaN layer 12.
  • an n-side electrode 18 is formed on the bottom surface of the truncated hexagonal pyramid 25.
  • the adhesive layer 30 is removed by etching, whereby the truncated hexagonal pyramid portion 25 is completely separated.
  • a GaN-based light emitting diode can be obtained.
  • the same steps as in the twenty-eighth embodiment are performed to peel off the upper portion from the sapphire substrate 11 and the n-type GaN layer 12, and then the fifth embodiment.
  • the n-type GaN layer 12 1423 An n-side electrode 18 is formed.
  • the n-side electrode 18 emits light from the active layer 15 on the upper surface of each of the truncated hexagonal pyramids 25, so that each of the truncated hexagonal pyramids 25 is not hindered from extracting light.
  • the same advantages as those of the seventh embodiment can be obtained, and a large output can be obtained by simultaneously turning on each GaN-based light emitting diode. You can get benefits.
  • the process is advanced in the same manner as in the twenty-eighth embodiment, and the upper portion of the n-type GaN layer 12 is separated from the sapphire substrate 11.
  • the hexagonal truncated pyramids 25 are separated from each other by selectively etching the back surface of the n-type GaN layer 12 by, for example, the RIE method.
  • an n-side electrode 18 is formed on the bottom surface of the truncated hexagonal pyramid 25.
  • the adhesive layer 30 is removed by etching, whereby the truncated hexagonal pyramid portion 25 is completely separated.
  • a GaN-based light emitting diode can be obtained.
  • a hexagonal column portion 14 is formed by selectively etching the surface of the n-type GaN layer 11 in a direction perpendicular to the substrate surface by RIE or the like on the PC hibernation 11423.
  • an n-type GaN layer 27, an active layer 15 and a p-type GaN layer 16 are sequentially grown on the n-type GaN layer 12 on which the hexagonal prism portions 14 are formed.
  • the n-type GaN layer 27 is grown so that a surface inclined with respect to the substrate surface is formed at the side wall portion of the hexagonal column portion 14 and the whole becomes a truncated hexagonal pyramid.
  • FIG. 61A is a plan view
  • FIG. 61B is a cross-sectional view along the line BB of FIG. 61A.
  • the GaN-based light emitting diode manufactured according to the above-described twenty-eighth embodiment is made of an adhesive or the like. It is fixed in an array at a predetermined arrangement and interval by the immobilization layer 32. Then, a data line 33 made of, for example, a metal wiring is formed so as to mutually connect the p-side electrodes 19 of the GaN-based light emitting diodes arranged in one direction on the back surface of the fixing layer 32.
  • a transparent conductive film made of ITO or the like is formed on the surface of the fixing layer 32 so that the n-side electrodes 18 of the GaN-based light emitting diodes arranged in a direction perpendicular to the data lines 33 are connected to each other. 34 are formed.
  • an address line 35 made of, for example, a metal wiring is formed in parallel with the transparent conductive film 34. P Kasumi 11423 The transparent conductive film 34 partially overlaps the address line 35 and is in electrical contact therewith.
  • a high-luminance simple matrix drive type display can be realized by the high luminous efficiency of each GaN-based light emitting diode.
  • the same steps as in the twenty-eighth embodiment are performed until the formation of a mesh-like n-side electrode 18 to produce a GaN-based light-emitting diode array.
  • the agent layer 30 By etching away the agent layer 30, the upper portion of the n-type GaN layer 12 is separated from the support substrate 31.
  • the p-side electrode 19 of each GaN-based light-emitting diode of the GaN-based light-emitting diode array is soldered onto the anode electrode 36 that also serves as a heat sink. To join. Thereby, a parallel simultaneous driving GaN-based light emitting diode array is manufactured.
  • Figure 62B shows a plan view of this parallel simultaneous driving GaN-based light-emitting diode array.
  • a high-output light source can be realized.
  • the numerical values, materials, structures, shapes, substrates, raw materials, processes, and the like described in the above-described first to third embodiments are merely examples, and if necessary, different numerical values, materials, Structures, shapes, substrates, raw materials, processes, and the like may be used.
  • an A 1 GaN layer having excellent light confinement characteristics is provided near the active layer 15.
  • an InGaN layer with a small In composition may be provided.
  • a 1 G a In N may be obtained by adding Al to In G a N in order to obtain a band gap reduction effect by so-called bowing.
  • an optical waveguide layer may be provided between the active layer 15 and the n-type GaN layer 12 or between the active layer 15 and the p-type GaN layer 16.
  • a sapphire substrate is used.
  • another substrate such as the above-described ic substrate or ii substrate may be used.
  • a GaN substrate having a low dislocation density obtained by using a lateral crystal growth technique such as ELI (Epitaxial Lateral Overgrowth) or Vendeo may be used.
  • the p-side electrode 19 is used as the material of the p-side electrode 19, and the p-type GaN layer 16 and the P-side electrode 19 are A contact metal layer having a thickness equal to or less than the penetration length of light generated in the active layer 15 between the layers and formed of Ni, Pd, Co, Sb, or the like may be formed. By doing so, it is possible to further improve the luminous efficiency of the GaN-based light emitting diode due to the reflection enhancement effect of the contact metal layer.
  • the active layer and the second conductivity type semiconductor layer are grown on the upper surface of the columnar or conical crystal part of the first conductivity type semiconductor layer, particularly on the C-plane. Therefore, during operation of the semiconductor light emitting device, light can be emitted only from the active layer having good crystallinity, and A semiconductor light-emitting element, an integrated semiconductor light-emitting device, an image display device, and a lighting device with significantly improved luminous efficiency can be obtained. Further, since the crystal growth on the inclined crystal plane as in the conventional case is not used, these semiconductor light-emitting elements, integrated semiconductor light-emitting devices, image display devices and lighting devices can be manufactured by simple steps. .

Abstract

サファイア基板上にｎ型ＧａＮ層を成長させ、その上に六角形状のエッチングマスクを形成する。このエッチングマスクを用いてＲＩＥ法によりｎ型ＧａＮ層を所定深さまでエッチングし、上面がＣ面からなる六角柱部を形成する。エッチングマスクを除去した後、六角柱部を覆うように基板全面に活性層およびｐ型ＧａＮ層を順次成長させ、発光素子構造を形成する。この後、六角柱部の上のｐ型ＧａＮ層上にｐ側電極を形成するとともに、ｎ型ＧａＮ層にｎ側電極を形成する。

Description

明 細 書 半導体発光素子およびその製造方法、 集積型半導体発光装置および その製造方法、 画像表示装置およびその製造方法ならびに照明装置お よびその製造方法
技術分野
この発明は、 半導体発光素子およびその製造方法、 集積型半導体発 光装置およびその製造方法、 画像表示装置およびその製造方法ならび に照明装置およびその製造方法に関し、 特に、 窒化物系 I I I 一 V族 化合物半導体を用いた発光ダイォードに適用して好適なものである。
背景技術
従来、 半導体発光素子として、 サファイア基板上に n型 G a N層を 成長させ、 その上に所定の開口部を有する成長マスクを形成し、 この 成長マスクの開口部における n型 G a N層上に基板の主面に対して傾 斜した傾斜結晶面を有する六角錐形状の n型 G a N層を選択成長し、 その傾斜結晶面上に活性層や p型 G a N層などを成長させた発光ダイ オードが、 本出願人により提案されている （例えば、 国際公開第 0 2 / 0 7 2 3 1号パンフレッ ト （第 4 7— 5 0頁、 第 3図〜第 9図） 参 照） 。 この発光ダイオードによれば、 素子構造を形成する層への基板 側からの貫通転位の伝播を抑制することができ、 それらの層の結晶性 を良好にすることができることにより、 高い発光効率を得ることがで きる。
なお、 主表面が （ 0 0 0 1 ) 面であるサファイア基板の主表面上に アモルファス構造の第 1の窒化物半導体薄膜を形成し、 それを固相ェ ピ夕キシャル成長によつて単結晶化し、 その上に第 2の窒化物半導体 薄膜を気相ェピタキシャル成長させ、 更にその上に二酸化シリコン薄 膜からなり、 開口率が 5 0 %以上であり、 かつ隣接する窓との最短距 離が 1 0 0 m以下である、 第 1の窒化物半導体薄膜の表面を露出す る複数の窓を有するマスクを形成し、 その窓の部分に露出する第 2の 窒化物半導体薄膜の上に窒化物半導体の微小構造体を気相選択ェピ夕 キシャル成長させる技術が知られている （例えば、 特開平 1 0— 2 5 6 1 5 1号公報 （第 3— 4頁、 第 1図〜第 7図） ） 。
しかしながら、 上述のように傾斜結晶面上に素子構造を形成する層 を成長させることにより発光素子構造を形成する方法は、 成長マスク の形成や選択成長などが必要であるため、 工程が複雑であるという問 題があった。
本発明者の知見によれば、 上述のような傾斜結晶面上に素子構造を 形成する層を成長させるのではなく、 基板主面と平行な面上に素子構 造を形成する層を成長させることによつても、 上記と同等の高い発光 効率の半導体発光素子を、 簡単な工程で得ることができることを見出 した。
したがって、 この発明が解決しょうとする課題は、 従来のような傾 斜結晶面上での結晶成長を利用せず、 簡単な工程で、 発光効率を大幅 に向上させることができる半導体発光素子およびその製造方法を提供 することにある。
この発明が解決しょうとする他の課題は、 従来のような傾斜結晶面 上での結晶成長を利用せずに、 簡単な工程で、 発光効率を大幅に向上 させることができる画像表示装置およびその製造方法を提供すること にある。
この発明が解決しようとする更に他の課題は、 従来のような傾斜結 晶面上での結晶成長を利用せずに、 簡単な工程で、 発光効率を大幅に 向上させることができる照明装置およびその製造方法を提供すること にある。 発明の開示
上記課題を解決するために、 この発明の第 1の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対して ほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有 する第 1導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、 少なく とも活性層お よび第 導電型の半導体層と、
第 1導電型の半導体層と電気的に接続された第 1の電極と、 結晶部の上面上の第 2導電型の半導体層上に設けられ、 第 2導電型 の半導体層と電気的に接続された第 2の電極とを有する
ことを特徴とする半導体発光素子である。
ここで、 第 1導電型の半導体層、 活性層および第 2導電型の半導体 層の材料としては、 基本的には、 どのような半導体を用いてもよいが、 典型的には、 ウルッ鉱型の結晶構造を有するものが用いられる。 この ようなウルッ鉱型の結晶構造を有する半導体としては、 窒化物系 I I I— V族化合物半導体のほか、 B e M g Z n C d S系化合物半導体や B e Mg Z n C d 0系化合物半導体などの I I一 V I族化合物半導体 などが挙げられる。 窒化物系 I I I一 V族化合物半導体は、 最も一般 的には A 1 X By G a ,-x-y_z I n z A s u N ,-u_v P v (ただし、 0≤ x≤ 0≤ y≤ 0≤ z≤ K 0≤ u≤ K 0≤ v≤ K 0 ≤ x + y + z < K 0≤ u + v< 1 ) からなり、 より具体的には A 1 x By G a ,-x-y_z I nz N (ただし、 0≤ x≤ l、 0≤y≤ K 0≤ z≤ 0≤x + y + zく 1 ) からなり、 典型的には A 1 x G a ,-x-z I n z N (ただし、 0≤ x≤ 1、 0≤ z≤ 1 ) からなる。 窒化物系 I I I一 V族化合物半導体の具体例を挙げると、 GaN、 I nN、 A 1 N、 A l GaN、 I nG aN、 A i G a I nNなどである。
第 1導電型の半導体層の柱状の結晶部は、 典型的には、 上面を C面 とする角柱、 特に上面を C面とする六角柱形状を有する。 また、 第 1 導電型の半導体層の錐体状の結晶部は、 典型的には、 上面を C面とす る錐体、 特に上面を C面とする、 順テーパー型または逆テーパー型円 錐台形状や六角錐台形状を有する。 第 2導電型の半導体層上に形成す る第 2導電型側の電極は、 好適には、 一般に結晶性が劣る、 柱状また は錐体状の結晶部の上面の外周の角部を避けて形成する。
この発明の第 2の発明は、
基板上に第 1導電型の半導体層を成長させる工程と、
第 1導電型の半導体層上に、 所定形状のエッチングマスクを形成す る工程と、
エッチングマスクを用いて第 1導電型の半導体層を所定の深さまで エッチングすることにより柱状または錐体状の結晶部を形成する工程 と、
少なく とも結晶部の上に、 少なく とも活性層および第 2導電型の半 導体層を順次成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
ここで、 エッチングは、 典型的には、 ドライエッチング、 特に異方 性ェッチングが可能な反応性ィオンエッチング （R I E) が用いられ るが、 そのときのエッチングマスクとしては、 好適には、 金属膜、 例 えば T i膜上に N i膜を積層した T i /N i積層膜が用いられる。 テ ーパ一エッチングを行う場合には、 エッチングマスクとして、 好適に はレジストからなるものが用いられる。
基板は、 第 1導電型の半導体層、 活性層、 第 2導電型の半導体層な どを良好な結晶性で成長させることが可能である限り、 基本的にはど のような材料のものを用いてもよい。 具体的には、 サファイア （A 12 03 ) (C面、 A面、 R面を含む） 、 S i C (6 H、 4 H、 3 Cを含 む） 、 窒化物系 I I I一 V族化合物半導体 （GaN、 I nA 1 GaN、 A 1 Nなど） 、 S i、 Zn S、 Zn〇、 L i Mg〇、 GaAs、 Mg A 1 0 などからなる基板を用いることができ、 好適には、 これら の材料からなる六方晶基板または立方晶基板、 より好適には六方晶基 板を用いる。 例えば、 第 1導電型の半導体層、 活性層、 第 2導電型の 半導体層が窒化物系 I I I一 V族化合物半導体からなる場合には、 C 面を主面としたサファイア基板を用いることができる。 ただし、 ここ で言う C面には、 これに対して 5〜6° 程度まで傾いていて実質的に C面とみなすことができる結晶面も含むものとする。
結晶部は、 典型的には、 基板の主面に対してほぼ平行な上面を有す る。 この上面は典型的には C面である。
エッチングマスクを除去した後、 活性層を成長させる前に、 好適に は活性層を成長させる直前に、 第 1導電型の半導体層上に、 第 1導電 型の第 2の半導体層を成長させるようにしてもよい。 このようにする ことにより、 次のような利点を得ることができる。 第 1に、 エツチン グマスクを除去した後に活性層を直接成長させると、 この活性層と下 地の第 2導電型の半導体層との界面に酸化膜などが存在するために活 性層の発光特性などに悪影響が生じるが、 まず第 1導電型の第 2の半 導体層を成長させてからその上に活性層を成長させると、 酸化膜など が存在しない清浄な面上に活性層を成長させることができ、 この問題 を防止することができる。 第 2に、 エッチングマスクを除去するため に基板を大気に晒した場合、 第 1導電型の半導体層の表面が酸化され て酸化膜が不均一に形成されるところ、 活性層の成長時にはこの酸化 膜の多い部分では成長が起きにく く、 酸化膜の少ない部分から先に成 長する結果、 活性層の表面に凹凸ができやすいが、 上述のように第 1 導電型の半導体層上に活性層を成長させると、 酸化膜などが存在しな い清浄な面上に活性層を成長させることができることにより、 活性層 の表面の平坦性の向上を図ることができる。 例えば、 第 1導電型の半 導体層、 活性層および第 2導電型の半導体層が窒化物系 I I I 一 V族 化合物半導体からなる場合、 第 1導電型の第 2の半導体層の材料とし ては、 例えば、 G a N、 I n G a N、 A 1 G a N、 A 1 G a I n Nな どの窒化物系 I I I 一 V族化合物半導体を用いることができる。
エッチングマスクを用いて第 1導電型の半導体層を所定の深さまで エツチングすることにより柱状または錐体状の結晶部を形成した後、 少なく とも活性層および第 2導電型の半導体層を成長させる前に、 ェ ツチングされた部分の表面の全部または一部に成長マスクを形成する ようにしてもよい。
また、 少なく とも活性層および第 2導電型の半導体層を順次成長さ せた後、 基板を除去し、 続いて、 第 1導電型の半導体層の裏面側から エッチングすることにより結晶部を分離するようにしてもよい。 この ようにすれば、 素子の分離が極めて容易になり、 素子の微細化が容易 になり、 製造コス卜の低減を図ることができる。
少なく とも活性層および第 2導電型の半導体層は、 頂点で閉じるま で成長させるようにしてもよい。
第 1導電型の半導体層、 第 1導電型の第 2の半導体層、 活性層およ ぴ第 2導電型の半導体層の成長方法としては、 例えば、 有機金属化学 気相成長 （M O C V D ) 、 ハイ ドライ ド気相ェピタキシャル成長また はハライ ド気相ェピタキシャル成長 （H V P E ) などを用いることが できる。
この発明の第 3の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対して ほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有 する第 1導電型の半導体層と、
少なく とも結晶部の上面上に順次積層された、 少なく とも活性層お よび第 2導電型の半導体層と、
第 1導電型の半導体層と電気的に接続された第 1の電極と、 結晶部の上面上の第 2導電型の半導体層上に設けられ、 第 2導電型 の半導体層と電気的に接続された第 2の電極とを有する複数の半導体 発光素子が集積された集積型半導体発光装置である。
ここで、 集積型半導体発光装置はその用途を問わないが、 典型的な 用途を挙げると、 画像表示装置や照明装置などである。
この発明の第 4の発明は、
基板上に第 1導電型の半導体層を成長させる工程と、
第 1導電型の半導体層上に、 所定形状のエッチングマスクを形成す る工程と、
エッチングマスクを用いて第 1導電型の半導体層を所定の深さまで エッチングすることにより柱状または錐体状の結晶部を形成する工程 と、
少なく とも結晶部の上に、 少なく とも活性層および第 2導電型の半 導体層を順次成長させる工程とを有する
ことを特徴とする集積型半導体発光装置の製造方法である。
この発明の第 5の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対して ほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有 する第 1導電型の半導体層と、
少なく とも結晶部の上面上に順次積層された、 少なく とも活性層お よび第 2導電型の半導体層と、
第 1導電型の半導体層と電気的に接続された第 1の電極と、 結晶部の上面上の第 2導電型の半導体層上に設けられ、 第 2導電型 の半導体層と電気的に接続された第 2の電極とを有する複数の半導体 発光素子が集積された画像表示装置である。
この発明の第 6の発明は、
基板上に第 1導電型の半導体層を成長させる工程と、
第 1導電型の半導体層上に、 所定形状のエッチングマスクを形成す る工程と、
エッチングマスクを用いて第 1導電型の半導体層を所定の深さまで エツチングすることにより柱状または錐体状の結晶部を形成する工程 と、
少なく とも結晶部の上に、 少なく とも活性層および第 2導電型の半 導体層を順次成長させる工程とを有する
ことを特徴とする画像表示装置の製^方法である。
この発明の第 7の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対して ほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有 する第 1導電型の半導体層と、
少なく とも結晶部の上面上に順次積層された、 少なく とも活性層お よび第 2導電型の半導体層と、
第 1導電型の半導体層と電気的に接続された第 1の電極と、 結晶部の上面上の第 2導電型の半導体層上に設けられ、 第 2導電型 の半導体層と電気的に接続された第 2の電極とを有する複数の半導体 発光素子が集積された照明装置である。
この発明の第 8の発明は、
基板上に第 1導電型の半導体層を成長させる工程と、
第 1導電型の半導体層上に、 所定形状のエツチングマスクを形成す る工程と、
エッチングマスクを用いて第 1導電型の半導体層を所定の深さまで エツチングすることにより柱状または錐体状の結晶部を形成する工程 と、
少なく とも結晶部の上に、 少なく とも活性層および第 2導電型の半 導体層を順次成長させる工程とを有する
ことを特徴とする照明装置の製造方法である。
この発明の第 2〜第 8の発明においては、 その性質に反しない限り、 第 1の発明に関連して説明したことが成立する。
上述のように構成されたこの発明によれば、 第 1導電型の半導体層 の柱状または錐体状の結晶部の上面、 特に C面上に成長させる活性層 および第 2導電型の半導体層の結晶性は非常に良好であることにより、 その第 2導電型の半導体層上に第 2導電型側の電極を形成した場合、 第 2導電型側の電極と第 1導電型側の電極との間に電流を流して素子 を駆動したとき、 結晶性の良好な活性層からのみ発光を起こさせるこ とができる。 図面の簡単な説明
第 1図 Aおよび第 1図 Bは、 この発明の第 1の実施形態による G a N系発光ダイォードの製造方法を説明するための斜視図および断面図、 第 I図 Aおよび第 2図 Bは、 この発明の第 1の実施形態による G a N 系発光ダイオードの製造方法を説明するための斜視図および断面図、 第 3図 Aおよび第 3図 Bは、 この発明の第 1の実施形態による G a N 系発光ダイオードの製造方法を説明するための斜視図および断面図、 第 4図 Aおよび第 4図 Bは、 この発明の第 1の実施形態による G a N 系発光ダイォ一ドの製造方法を説明するための斜視図および断面図、 第 5図 Aおよび第 5図 Bは、 この発明の第 1の実施形態による G a N 系発光ダイォ一ドの製造方法を説明するための斜視図および断面図、 第 6図 Aおよび第 6図 Bは、 この発明の第 1の実施形態による G a N 系発光ダイオードの製造方法を説明するための斜視図および断面図、 第 7図は、 この発明の第 1の実施形態による G a N系発光ダイオード の断面図、 第 8図は、 この発明の第 2の実施形態による G a N系発光 ダイオードを示す断面図、 第 9図は、 この発明の第 2の実施形態によ る G a N系発光ダイオードを n側電極から見た斜視図、 第 1 0図は、 この発明の第 3の実施形態による画像表示装置を示す斜視図、 第 1 1 図は、 この発明の第 5の実施形態による G a N系発光ダイオードの断 面図、 第 1 2図 Aおよび第 1 2図 Bは、 この発明の第 7の実施形態に よる G a N系発光ダイオードの製造方法を説明するための斜視図およ び断面図、 第 1 3図 Aおよび第 1 3図 Bは、 この発明の第 7の実施形 態による G a N系発光ダイオードの製造方法を説明するための斜視図 および断面図、 第 1 4図 Aおよび第 1 4図 Bは、 この発明の第 7の実 施形態による G a N系発光ダイォ一ドの製造方法を説明するための斜 視図および断面図、 第 1 5図 Aおよび第 1 5図 Bは、 この発明の第 7 の実施形態による G a N系発光ダイオードの製造方法を説明するため の斜視図および断面図、 第 1 6図 Aおよび第 1 6図 Bは、 この発明の 第 7の実施形態による G a N系発光ダイォードの製造方法を説明する ための斜視図および断面図、 第 1 7図 Aおよび第 1 7図 Bは、 この発 明の第 7の実施形態による G a N系発光ダイォードの製造方法を説明 するための斜視図および断面図、 第 1 8図 Aおよび第 1 8図 Bは、 こ の発明の第 7の実施形態による G a N系発光ダイオードの製造方法を 説明するための斜視図および断面図、 第 1 9図 Aおよび第 1 9図 Bは、 この発明の第 8の実施形態による G a N系発光ダイォードの製造方法 を説明するための斜視図および断面図、 第 2 0図 Aおよび第 2 0図 B は、 この発明の第 9の実施形態による G a N系発光ダイォードの製造 方法を説明するための斜視図および断面図、 第 2 1図 Aおよび第 2 1 図 Bは、 この発明の第 1 0の実施形態による G a N系発光ダイオード の製造方法を説明するための斜視図および断面図、 第 2 2図は、 この 発明の第 1 1の実施形態による G a N系発光ダイォードの製造方法を 説明するための斜視図、 第 2 3図 Aおよび第 2 3図 Bは、 この発明の 第 1 3の実施形態による G a N系発光ダイォードの製造方法を説明す るための斜視図および断面図、 第 2 4図 Aおよび第 2 4図 Bは、 この 発明の第 1 3の実施形態による G a N系発光ダイオードの製造方法を 説明するための斜視図および断面図、 第 2 5図 Aおよび第 2 5図 Bは、 この発明の第 1 3の実施形態による G a N系発光ダイォードの製造方 法を説明するための斜視図および断面図、 第 2 6図 Aおよび第 2 6図 Bは、 この発明の第 1 3の実施形態による G a N系発光ダイオードの 製造方法を説明するための斜視図および断面図、 第 2 7図 Aおよび第 2 7図 Bは、 この発明の第 1 3の実施形態による G a N系発光ダイォ ードの製造方法を説明するための斜視図および断面図、 第 2 8図 Aお よび第 2 8図 Bは、 この発明の第 1 3の実施形態による G a N系発光 ダイオードの製造方法を説明するための斜視図および断面図、 第 2 9 図 Aおよび第 2 9図 Bは、 この発明の第 1 3の実施形態による G a N 系発光ダイォードの製造方法を説明するための斜視図および断面図、 第 3 0図 Aおよび第 3 0図 Bは、 この発明の第 1 9の実施形態による G a N系発光ダイォ一ドの製造方法を説明するための斜視図および断 面図、 第 3 1図 Aおよび第 3 1図 Bは、 この発明の第 1 9の実施形態 による G a N系発光ダイオードの製造方法を説明するための斜視図お よび断面図、 第 3 2図 Aおよび第 3 2図 Bは、 この発明の第 1 9の実 施形態による G a N系発光ダイォードの製造方法を説明するための斜 視図および断面図、 第 3 3図 Aおよび第 3 3図 Bは、 この発明の第 1 9の実施形態による G a N系発光ダイォ一ドの製造方法を説明するた めの斜視図および断面図、 第 3 4図 Aおよび第 3 4図 Bは、 この発明 の第 2 0の実施形態による G a N系発光ダイォ一ドの製造方法を説明 するための斜視図および断面図、 第 3 5図 Aおよび第 3 5図 Bは、 こ の発明の第 2 0の実施形態による G a N系発光ダイォードの製造方法 を説明するための斜視図および断面図、 第 3 6図 Aおよび第 3 6図 B は、 この発明の第 2 0の実施形態による G a N系発光ダイオードの製 造方法を説明するための斜視図および断面図、 第 3 7図 Aおよび第 3 7図 Bは、 この発明の第 2 0の実施形態による G a N系発光ダイォー ドの製造方法を説明するための斜視図および断面図、 第 3 8図 Aおよ び第 3 8図 Bは、 この発明の第 2 0の実施形態による G a N系発光ダ ィオードの製造方法を説明するための斜視図および断面図、 第 3 9図 は、 この発明の第 2 0の実施形態による G a N系発光ダイオードの製 造方法を説明するための斜視図、 第 4 0図 Aおよび第 4 0図 Bは、 こ の発明の第 2 1の実施形態による G a N系発光ダイォードの製造方法 を説明するための斜視図および断面図、 第 4 1図 Aおよび第 4 1図 B は、 この発明の第 2 2の実施形態による G a N系発光ダイオードの製 造方法を説明するための斜視図および断面図、 第 4 2図 Aおよび第 4 2図 Bは、 この発明の第 2 2の実施形態による G a N系発光ダイォ一 ドの製造方法を説明するための斜視図および断面図、 第 4 3図 Aおよ び第 4 3図 Bは、 この発明の第 2 2の実施形態による G a N系発光ダ ィオードの製造方法を説明するための斜視図および断面図、 第 4 4図 Aおよび第 4 4図 Bは、 この発明の第 2 2の実施形態による G a N系 発光ダイオードの製造方法を説明するための斜視図および断面図、 第 4 5図 Aおよび第 4 5図 Bは、 この発明の第 2 3の実施形態による G a N系発光ダイォードの製造方法を説明するための斜視図および断面 図、 第 4 6図 Aおよび第 4 6図 Bは、 この発明の第 2 4の実施形態に よる G a N系発光ダイオードの製造方法を説明するための斜視図およ び断面図、 第 4 7図 Aおよび第 4 7図 Bは、 この発明の第 2 5の実施 形態による G a N系発光ダイオードの製造方法を説明するための斜視 図および断面図、 第 4 8図〜第 5 0図は、 この発明の第 2 6の実施形 態による G a N系発光ダイォードの製造方法を説明するための断面図、 第 5 1図〜第 5 3図は、 この発明の第 2 7の実施形態による G a N系 発光ダイォードの製造方法を説明するための断面図、 第 5 4図〜第 5 7図は、 この発明の第 2 8の実施形態による G a N系発光ダイオード の製造方法を説明するための断面図、 第 5 8図は、 この発明の第 2 9 の実施形態による G a N系発光ダイオードアレイの製造方法を説明す るための断面図、 第 5 9図は、 この発明の第 3 0の実施形態による G a N系発光ダイオードの製造方法を説明するための断面図、 第 6 0図 は、 この発明の第 3 1の実施形態による G a N系発光ダイオードの製 造方法を説明するための断面図、 第 6 1図 Aおよび第 6 1図 Bは、 こ の発明の第 3 2の実施形態による単純マトリクス駆動型ディスプレイ の製造方法を説明するための平面図および断面図、 第 6 2図 Aおよび 第 6 2図 Bは、 この発明の第 3 3の実施形態による並列同時駆動 G a N系発光ダイォードアレイの製造方法を説明するための断面図および 平面図である。 発明を実施するための最良の形態
以下、 この発明の実施形態について図面を参照しながら説明する。 なお、 実施形態の全図において、 同一または対応する部分には同一の 符号を付す。
第 1図 A、 第 1図 B、 第 2図 A、 第 2図 B、 第 3図 A、 第 3図 B、 第 4図 A、 第 4図 B、 第 5図 A、 第 5図 B、 第 6図 Aおよび第 6図 B はこの発明の第 1の実施形態による G a N系発光ダイォードの製造方 法を工程順に示し、 第 1図 A、 第 2図 A、 第 3図 A、 第 4図 A、 第 5 図 Aおよび第 6図 Aは斜視図、 第 1図 B、 第 2図 B、 第 3図 B、 第 4 図 B、 第 5図 Bおよび第 6図 Bは断面図である。 また、 第 7図はこの G a N系発光ダイォードの完成状態を示す断面図である。
この第 1の実施形態においては、 第 1図 Aおよび第 1図 Bに示すよ うに、 まず、 例えば主面が C +面であるサファイア基板 1 1 を用意し、 サ一マルクリ一ユングなどによりその表面を清浄化した後、 このサフ アイァ基板 1 1上に、 例えば有機金属化学気相成長 （M O C V D ) 法 により、 n型不純物として例えば S iがドープされた n型 G a N層 1 2を成長させる。 この M O C V Dは常圧、 減圧、 高圧のいずれで行う ことも可能であるが、 常圧が簡便である。 この n型 G a N層 1 2は、 可能な限り結晶欠陥、 特に貫通転位が少ないものが望ましく、 その厚 さは例えば 2 m程度以上あれば通常は足りるが、 後に R I Eにより エッチングを行うことを考慮して厚めに設定するのが望ましい。 低欠 陥の n型 G a N層 1 2の形成方法としては種々の方法があるが、 一般 的な方法として、 サファイア基板 1 1上に、 まず例えば 5 0 0 °C程度 の低温で G a Nバッファ層や A 1 Nバッファ層 （図示せず） を成長さ せ、 その後 1 0 0 0 °C程度まで昇温して結晶化してから、 その上に n 型 G a N層 1 2 を成長させる方法がある。
次に、 n型 G a N層 1 2の全面に例えば真空蒸着法、 スパッ タリ ン グ法などにより、 例えば厚さがそれぞれ 1 0 0 n m程度の T i膜およ. ぴ N i膜を順次形成した後、 その上にリソグラフィ一により所定形状 のレジス トパターン （図示せず） を形成し、 このレジス トパターンを マスクとして、 例えば R I E法により T i / N i積層膜をエッチング して、 素子形成位置に六角形状の T i / N i積層膜からなるエツチン グマスク 1 3 を形成する。 このエッチングマスク 1 3の一辺は く 1 1 — 2 0〉 方向に平行になるようにするのが好ましい。 この六角形状の エッチングマスク 1 3の直径は必要に応じて決められるが、 例えば 1 0 m程度である。
次に、 第 2図 Aおよび第 2図 Bに示すように、 このエッチングマス ク 1 3 を用いて、 n型 G a N層 1 2 を、 例えば塩素系のエッチングガ スを用いた R I E法により、 基板表面に対して垂直方向に所定の深さ までエッチングし、 六角柱部 1 4 を形成する。 このエッチング深さは、 得られる六角柱部 1 4のァスぺク ト比 （=高さ/幅） をいくつに設定 するかに応じて選ばれる。 この六角柱部 1 4のァスぺク ト比は、 発光 効率を高くするなどの観点からは、 本来大きく （例えば、 5程度） 取 るのが望ましいが、 その直径が大きい場合には、 n型 G a N層 1 2の 厚さも比例的に増大し、 ェピタキシャル成長に要する時間ゃコス 卜が 上昇するため、 これを考慮して設定する必要がある。 具体的には、 例 えば、 六角形状のエッチングマスク 1 3の直径が上述のように 1 Q mのときを考えると、 六角柱部 1 4のァスぺク ト比は、 好適には 0 . 2〜 1 . 0の範囲になるように選ばれ、 このとき上記のエッチング深 さは 2〜 1 0 mである。 ここでは、 特にァスぺク ト比を比較的小さ く選び、 0. 2〜0. 3とする。 この場合、 エッチング深さは 2〜 3 となる。 n型 GaN層 1 2の厚さはこのエッチング深さより十分 に厚く しておく必要がある。
次に、 例えば R I E法などにより、 エッチングマスク 1 3をエッチ ング除去する。 これによつて、 第 3図 Aおよび第 3図 Bに示すように、 n型 G a N層 1 2の表面に、 上面が C面からなる六角柱部 1 4が形成 された G a N加工基板が得られる。
次に、 この G a N加工基板を MO C VD装置の反応管に入れ、 この 反応管内において例えば 1〜 2分間サ一マルクリ一ユングを行って表 面の清浄化を行い、 引き続いて、 第 4図 Aおよび第 4図 Bに示すよう に、 この G a N加工基板上に、 例えば I n G a N系の活性層 1 5およ び P型不純物として例えば M gがドープされた p型 G a N層 1 6を順 次成長させる。 これによつて、 n型 G aN層 1 2の六角柱部 1 4とそ の C面からなる上面に成長した活性層 1 5および p型 G aN層 1 6と により、 ダブルへテロ構造の発光ダイオード構造が形成される。 活性 層 1 5および p型 GaN層 1 6の厚さは必要に応じて決められるが、 活性層 1 5の厚さは例えば 3 nm、 p型 G a N層 1 6の厚さは例えば 0. 2 mである。 これらの G a N系半導体層の成長温度は、 例えば、 活性層 1 5は 6 5 0〜 8 0 0 °C、 典型的には例えば 7 0 0 °C程度、 p 型 GaN層 1 6は 8 0 0〜 1 0 5 0 °C、 好適には 8 5 0〜 9 0 0 °Cと する。 活性層 1 5は、 例えば、 単一の I n G a N層からなるものであ つても、 例えば I n組成が互いに異なる二つの I n G a N層を交互に 積層した多重量子井戸構造であってもよく、 それらの I n組成は、 発 光波長をどの波長に設定するかに応じて決められる。 また、 p型 G a N層 1 6においては、 好適には、 その最上層の Mg濃度を、 後述の p 側電極と良好なォーミック接触を取ることができるように上昇させる。 ただし、 p型 G a N層 1 6上に、 ォーミック接触をより取り易い、 P 型不純物として例えば M gがドープされた p型 I n G a N層を p型コ ン夕ク ト層として成長させ、 その上に p側電極を形成してもよい。 ま た、 必要に応じて、 活性層 1 5を成長させる直前に、 G aN加工基板 上にまず薄く、 n型不純物として例えば S iがド一プされた n型 G a N層を成長させ、 引き続いてその上に活性層 1 5を成長させるように してもよい。 このようにすれば、 活性層 1 5を n型 G aN層の清浄な 面上に成長させることができるので、 結晶性の良好な活性層 1 5を確 実に得ることができ、 また、 六角柱部 1 4を R I E法により形成した ときに側面が荒れた状態となっても、 n型 G a N層の成長につれてそ の側面の凹凸が埋められて平坦な面となるため、 活性層 1 5を n型 G a N層の平坦な面上に成長させることができる。 この場合、 この n型 G aN層の成長に際しては、 まず 8 5 0 °C程度の成長温度から成長を 始め、 その後徐々に成長温度を上昇させて 9 5 0 °C程度に設定するこ とが良いことが、 経験的に見出されている。 ただし、 この n型 G aN 層は、 最も簡便には、 例えば 1 0 o°c程度の温度で成長させるよう にしてもよい。
なお、 上記の G a N系半導体層の成長を 1 0 0 0 °C程度の成長温度 で行うときは、 一般に、 G aの原料の供給量を大幅に増やす （例えば、 1 0 0 0 1 /m i n以上） 必要がある。
上記の G a N系半導体層の成長原料は、 例えば、 G aの原料として はト リメチルガリ ウム （ （C H3 ) 3 G a、 TMG) 、 A 1の原料と してはト リメチルアルミニウム （ （CH3 ) 3 A l、 TMA) 、 I n の原料としてはト リメチルインジゥム ( (C H3 ) 3 I n、 TM I ) を、 Nの原料としては NH3 を用いる。 ド一パントについては、 n型 ドーパントとしては例えばシラン （ S i H4 ) を、 p型ド一パン卜と しては例えばビス =メチルシクロペンタジェニルマグネシウム （ （C
H3 C 5 ) 2 Mg) あるいはビス =シクロペンタジェニルマグネ シゥム （ （C5 H5 ) 2 Mg) を用いる。
また、 上記の G a N系半導体層の成長時のキヤリアガス雰囲気とし ては、 n型 G aN層 1 2は N2 と H2 との混合ガス、 活性層 1 5は N2 ガス雰囲気、 p型 GaN層 1 6は N2 と H2 との混合ガスを用いる。 この場合、 活性層 1 5の成長ではキヤリアガス雰囲気を N2 雰囲気と しており、 キャリアガス雰囲気に H2 が含まれないので、 I nが脱離 するのを抑えることができ、 活性層 1 5の劣化を防止することができ る。 また、 p型 GaN層 1 6の成長時にはキャリアガス雰囲気を N2 と H2 との混合ガス雰囲気としているので、 この p型 GaN層 1 6を 良好な結晶性で成長させることができる。
次に、 上述のようにして G a N系半導体層を成長させたサファイア 基板 1 1を MO C VD装置から取り出す。
次に、 リソグラフィ一により、 n型 G a N層 1 の六角柱部 1 4と 別の部位の n側電極形成領域を除いた領域の p型 G aN層 1 6の表面 を覆う レジス トパターン （図示せず） を形成する。
次に、 第 5図 Aおよび第 5図 Bに示すように、 このレジストパター ンをマスクとして例えば R I E法により p型 G a N層 1 6および活性 層 1 5をエッチングして開口部 1 7を形成し、 この開口部 1 1に n型
G a N層 1 2を露出させる。 この後、 レジス トパターンを除去する。 次に、 基板全面に例えば真空蒸着法により T i膜、 P t膜および A u膜を順次形成した後、 その上にリソグラフィ一により所定形状のレ ジストパターンを形成し、 このレジストパターンをマスクとして T i 膜、 P t膜および Au膜をエッチングする。 これによつて、 p型 Ga
N層 1 6および活性層 1 5の開口部 1 7を通じて n型 G a N層 1 2に コンタク トした T i / P t / A u構造の n側電極 1 8が形成される。 次に、 同様にして、 n型 G a N層 1 1の六角柱部 1 4の C面からな る上面に成長した活性層 1 5および p型 G a N層 1 6の上面に、 例え ば N i / P t / A u構造の p側電極 1 9を形成する。 ここで、 この p 側電極 1 9は、 好適には、 六角柱部 1 4の上面と側面との間の角部の 上を避けるように形成する。 これは、 この角部の近傍の活性層 1 5お よび P型 G a N層 1 6の結晶性は他の部分に比べて悪いことが多いた めである。
この後、 上述のようにして発光ダイォード構造が形成された基板を R I Eによるエツチングゃダイサ一などによりチップ化する。 チップ 化された G a N系発光ダイォードを第 6図 Aおよび第 6図 Bに示す。 第 7図に完成状態の G a N系発光ダイォードの断面図を示す。
このようにして製造された G a N系発光ダイォードの p側電極 1 9 と n側電極 1 8との間に電流を流して駆動したところ、 活性層 1 5の I n組成に応じて発光波長 3 8 0〜 6 2 0 n mの範囲で、 サファイア 基板 1 1 を通した発光を確認することができた。
以上のように、 この第 1の実施形態によれば、 n型 G a N層 1 2に 上面が C面からなる六角柱部 1 4を形成し、 この六角柱部 1 4の C面 からなる上面に活性層 1 5および p型 G a N層 1 6を成長させている ので、 これらの活性層 1 5および p型 G a N層 1 6の結晶性を極めて 良好にすることができる。 そして、 六角柱部 1 4の上面に成長した p 型 G a N層 1 6の C面からなる上面に周辺の角部から離して p側電極 1 9を形成しているので、 結晶性が非常に良好な活性層 1 5からのみ 発光を起こさせることができる。 このため、 高い発光効率を得ること ができる。
更に、 n側電極 1 8の形成のために p型 G a N層 1 6および活性層 1 5に R I Eのようなドライエッチングにより開口部 1 7を形成した り、 集積型半導体発光装置を製造する場合に素子間を分離するために P型 G a N層 1 6および活性層 1 5を R I Eのようなドライエツチン グによりエッチングしたりすると、 その部分の活性層 1 5に損傷が発 生するのを避けることが難しいが、 この損傷が発生する部分は実際に 発光が起きる部分 （p側電極 1 9 とその近傍の 2〜 5 ί πιの範囲） か ら十分に離れているため、 発光特性に何ら悪影響を及ぼさない。
また、 η型 G a N層 1 2の六角柱部 1 4の段差の高さをある程度取 ることにより、 その上面の活性層 1 5から発生した光を六角柱部 1 4 の側面で下方に反射させることができ、 光の取り出し効率を高くする ことができ、 発光効率を高くすることができる。 更に、 p側電極 1 9 として N i / P t /A u構造のものを用いる代わりに、 反射率の高い 金属膜、 例えば銀 （A g ) 膜などを用いることにより、 六角柱部 1 4 の上の p型 G a N層 1 7の上面での反射率を高くすることができ、 光 の取り出し効率を高くすることができ、 発光効率を高くすることがで きる。 また、 特に六角柱部 1 4のアスペク ト比を大きくすることによ り、 発光効率をより高くすることができる。
また、 すでに述べた従来の G a N系発光ダイオードでは、 酸化シリ コン （S i 0 2 ) ゃ窒化シリコン （ S i N ) からなる成長マスクの開 口部における n型 G a N層上に基板の主面に対して傾斜した傾斜結晶 面を有する六角錐形状の n型 G a N層を選択成長し、 成長マスクを残 したままその傾斜結晶面上に活性層や p型 G a N層などを成長させる ところ、 n型 G a N層の選択成長やその後の p型 G a N層の成長は 1 0 0 0 °C前後の高温で行われるため、 この成長時に成長マスクの表面 からシリコン （ S i ) や酸素 （0 ) が脱離し、 これがその付近の成長 層に取り込まれるという現象が起こる。 この現象が及ぼす影響は ϋ型 G a N層の成長時に特に顕著であり、 G a Nに対して n型不純物とし て働く S iが、 p型 G a N層の成長時に成長層に取り込まれると、 p 型になりにく く、 p型になったとしても、 正孔濃度、 移動度ともに激 減することが明らかとなり、 これが発光ダイォードの発光効率の向上 を阻害する原因であることが判明した。 更に、 この成長マスクの開口 部を形成する際にはフォ トリソグラフィー工程を必要とするが、 その 際にはレジストをマスク面に密着させて部分的に除去する工程が必要 である。 ところが、 この除去時には、 レジストが成長マスクの微小な 間隙に残りやすく、 その除去は極めて難しい。 このため、 後の高温成 長時に、' この残存レジス トが不純物源となって p型 G a N層などの特 性を悪化させることもある。 これに対し、 この第 1の実施形態におい ては、 成長マスクを用いた選択成長を行わないため、 活性層 1 5およ び p型 G a N層 1 6の成長時に、 S i 0 2 や S i Nなどからなる成長 マスクが存在することはあり得ず、 p型 G a N層 1 6の成長時に、 成 長マスクから S iが脱離して成長層に取り込まれる問題が本質的に存 在しない。 また、 レジストによる汚染の問題も本質的に存在しない。 このため、 十分に M gがドープされた低比抵抗の p型 G a N層 1 6を 得ることができ、 ひいては G a N系発光ダイォードの発光効率の向上 を図ることができる。
次に、 この発明の第 2の実施形態による G a N系発光ダイオードの 製造方法について説明する。
この第 2の実施形態においては、 第 1の実施形態と同様に工程を進 めて P型 G a N層 1 6の成長まで行った後、 この p型 G a N層 1 6上 に P側電極 1 9を形成する。 次に、 サファイア基板 1 1 の裏面側から 例えばエキシマーレーザなどによるレーザビームを照射することによ り、 サファイア基板 1 1から、 n型 G a N層 1 2から上の部分を剥離 する。 次に、 このようにして剥離された n型 G a N層 1 2の裏面をェ ツチングなどにより平坦化した後、 第 8図に示すように、 n型 G a N 層 1 2の裏面に n側電極 1 8を形成する。 この n側電極 1 8は例えば I T Oなどからなる透明電極としてもよく、 この場合は六角錐形状の 部分に対応する部分を含む n型 G a N層 1 2の裏面の広い面積にわた つて n側電極 1 8を形成することができる。 このように n側電極 1 8 として I T Oなどからなる透明電極を用いる場合、 n型 G a N層 1 2 とのォーミック接触をより良好に取ることができるようにするために、 好適には、 n型 G a N層 1 2の裏面の、 光取り出しに支障のない部分 に例えば T i / A u構造のパッ ド Pを形成し、 その上にこのパッ ド P を覆うように透明電極を形成するようにする。 この T i / A u構造の パッ ド Pにおいて、 T i膜の厚さは例えば 1 O n m程度、 A u膜の厚 さは例えば 1 0 0 n m程度である。 また、 この n側電極 1 8を T i / P t / A u構造の金属積層膜により形成する場合には、 n型 G a N層 1 2を通して外部に光が放射されるようにするため、 第 9図に示すよ うに、 六角柱部 1 4に対応する部分における n側電極 1 8に開口部 1 8 aを設ける。
上記以外のことは第 1の実施形態と同様である。
この第 2の実施形態によれば、 第 1 の実施形態と同様な利点を得る ことができる。
次に、 この発明の第 3の実施形態による画像表示装置について説明 する。 この画像表示装置を第 1 0図に示す。
第 1 0図に示すように、 この画像表示装置においては、 サファイア 基板 1 1の面内の互いに直交する X方向および y方向に G a N系発光 ダイオードが規則的に配列され、 G a N系発光ダイオードの二次元ァ レイが形成されている。 各 G a N系発光ダイオードの構造は、 例えば P T/JP2003/011423 第 1 の実施形態と同様である。
y方向には、 赤色 （R ) 発光用の G a N系発光ダイオード、 緑色 ( G ) 発光用の G a N系発光ダイオードおよび青色 （B ) 発光用の G a N系発光ダイォードが隣接して配列され、 これらの 3つの G a N系 発光ダイオードにより 1画素が形成されている。 X方向に配列された 赤色発光用の G a N系発光ダイオードの p側電極 1 9同士は配線 2 0 により互いに接続され、 同様に、 X方向に配列された緑色発光用の G a N系発光ダイオードの p側電極 1 9同士は配線 2 1により互いに接 続され、 X方向に配列された青色発光用の G a N系発光ダイォードの p側電極 1 9同士は配線 2 2により互いに接続されている。 一方、 n 側電極 1 8は y方向に延在しており、 y方向に配列された G a N系発 光ダイォ一ドの共通電極となつている。
このように構成された単純マト リ クス方式の画像表示装置において は、 表示すべき画像の信号に応じて配線 2 0 〜 2 2 と n側電極 1 8 と を選択し、 選択された画素の選択された G a N系発光ダイオードに電 流を流して駆動し、 発光を起こさせることにより、 画像を表示するこ とができる。
この第 3の実施形態によれば、 各 G a N系発光ダイォードが第 1 の 実施形態による G a N系発光ダイォードと同様な構成を有することに より発光効率が高いため、 高輝度のフルカラー画像表示装置を実現す ることができる。
次に、 この発明の第 4の実施形態による照明装置について説明する。 この照明装置は第 1 0図に示す画像表示装置と同様な構成を有する。 この照明装置においては、 照明光の色に応じて配線 2 0〜 2 2と n 側電極 1 8とを選択し、 選択された画素の選択された G a N系発光ダ ィオードに電流を流して駆動し、 発光を起こさせることにより、 照明 光を発生させることができる。
この第 4の実施形態によれば、 各 G a N系発光ダイォードが第 1 の 実施形態による G a N系発光ダイオードと同様な構成を有することに より発光効率が高いため、 高輝度の照明装置を実現することができる。 次に、 この発明の第 5の実施形態による G a N系発光ダイオードに ついて説明する。
この第 5の実施形態においては、 第 1の実施形態において、 エッチ ングマスク 1 3を用いて n型 G a N層 1 2を R I E法によりエツチン グして六角柱部 1 4を形成する際のエッチング深さを大きくする。 具 体的には、 得られる六角柱部 1 4のアスペク ト比が例えば 0 . 8〜 1 . 0の範囲になるように選び、 六角形状のエッチングマスク 1 3の直径 が 1 0〃mのときには 8〜 1 とする。
上記以外のことは第 1の実施形態と同様である。
この第 5の実施形態によれば、 第 1 の実施形態と同様な利点を得る ことができる。
次に、 この発明の第 6の実施形態による G a N系発光ダイォードに ついて説明する。
この第 6の実施形態においては、 第 1の実施形態において、 エッチ ングマスク 1 3を用いて n型 G a N層 1 2を R I E法によりエツチン グして六角柱部 1 4を形成する際のエッチングマスク 1 3の直径を小 さくする。 具体的には、 六角形状のエッチングマスク 1 3の直径を 5 z mとし、 そのときの得られる六角柱部 1 4のァスぺク ト比が例えば 2になるように選ぶ。 このとき、 エツチング深さは 1 0〃 mとなる。 上記以外のことは第 1の実施形態と同様である。
この第 6の実施形態によれば、 第 1 の実施形態と同様な利点を得る ことができる。 次に、 この発明の第 7の実施形態について説明する。
この第 7の実施形態においては、 第 1 2図 Aおよび第 1 2図 Bに示 すように、 第 1の実施形態と同様に工程を進めて n型 G a N層 1 2の 成長まで行った後、 この n型 G aN層 1 2上に円形のレジストからな るエッチングマスク 1 3を形成する。
次に、 第 1 3図 Aおよび第 1 3図 Bに示すように、 このエッチング マスク 1 3を用いて、 n型 G a N層 1 2を、 例えば塩素ガスにァルゴ ンガスを加えたエッチングガスを用いた R I E法により所定の深さま でエッチングする。 この場合、 エッチングマスク 1 3の後退が徐々に 生じてテーパーエッチングが行われる結果、 基板表面に対して傾斜し た側面を有する順テーパー形状の円錐台部 2 3が形成される。 この円 錐台部 2 3の側面の傾斜角度は例えば 4 5° ± 1 0 ° 、 上面の直径は 例えば 1 0〜 2 0 m、 典型的には例えば 1 5 m程度、 高さ （厚さ） は例えば 2〜 7 um (例えば、 5 m程度） とする。
次に、 例えばプラズマァッシングなどにより、 エツチングマスク 1 3を除去する。 これによつて、 第 1 4図 Aおよび第 1 4図 Bに示すよ うに、 n型 G a N層 1 2の表面に、 上面が C面からなる円錐台部 1 3 が形成された G a N加工基板が得られる。
次に、 第 1 5図 Aおよび第 1 5図 Bに示すように、 第 1の実施形態 と同様にして活性層 1 5および p型 G aN層 1 6を順次成長させる。 この場合、 活性層 1 5を成長させる直前に、 G a N加工基板上にまず 薄く、 n型 G a N層を例えば 1 0 1 0 °C程度の温度で成長させ、 引き 続いてその上に活性層 1 5を成長させるようにしてもよい。
次に、 第 1 6図 Aおよび第 1 6図 Bに示すように、 第 1の実施形態 と同様にして、 n型 G aN層 1 2の円錐台部 1 3の C面からなる上面 に成長した P型 G a N層 1 6の上面に、 例えば N i /P t /Au構造 や P d/P t/Au構造の p側電極 1 9を円形に形成する。 この p側 電極 1 9としては、 例えば、 反射率の高い A g膜を含む N i /Ag/ A u構造のものや、 同じく反射率の高い R e膜を含む R e /Au構造 のものを用いることもでき、 これらを用いることにより、 円錐台部 2 3の上の p型 G a N層 1 6の上面での反射率を高くすることができ、 光取り出し効率を高くすることができ、 発光効率を高くすることがで きる。 P側電極 1 9として N i /A g /A u構造のものを用いる場合、 N i膜が厚過ぎると A g膜に到達する光の量が少なくなつて反射膜と して Ag膜を含ませた意味がなくなるため、 N i膜は可能な限り薄く、 例えば 2 nm程度の厚さにし、 一方、 A g膜および A u膜の厚さはそ れぞれ例えば 1 0 0 nm程度で足りる。 この p側電極 1 9は、 好適に は、 円錐台部 2 3の上面と側面との間の角部の上を避けるように形成 する。 これは、 この角部の近傍の活性層 1 5および p型 G aN層 1 6 の結晶性は他の部分に比べて悪いことが多いためである。
次に、 サファイア基板 1 1の裏面側から例えばエキシマーレーザな どによるレーザビームを照射することにより、 サファイア基板 1 1か ら、 n型 GaN層 1 2から上の部分を剥離する。 次に、 このようにし て剥離された n型 G aN層 1 2の裏面をエッチングなどにより平坦化 した後、 第 1 7図 Aおよび第 1 7図 Bに示すように、 第 2の実施形態 と同様にして、 n型 GaN層 1 2の裏面に n側電極 1 8を形成する。 この場合、 この n側電極 1 8としては例えば I T 0などからなる透明 電極を用い、 また、 n型 GaN層 1 2とのォーミツク接触をより良好 に取ることができるようにするために n型 G a N層 1 2の裏面の、 光 取り出しに支障のない部分に例えば T i /Au構造のパッ ドを形成し てから透明電極を形成するようにする。
この後、 上述のようにして発光ダイォード構造が形成された基板を R I Eによるエッチングやダイサーなどによりチップ化する。 チップ 化された G a N系発光ダイオードを第 1 8図 Aおよび第 1 8図 Bに示 す。
上記以外のことは第 1および第 2の実施形態と同様である。
この第 7の実施形態によれば、 第 1および第 2の実施形態と同様な 利点に加えて、 第 1 8図 Bにおいて矢印で示すように、 円錐台部 2 3 の上面の部分に形成された活性層 1 5から斜め下の方向に発生した光 は円錐台部 2 3の傾斜した側面に形成された p型 G a N層 1 6の側面 で下方に反射させることができ、 光の取り出し効率を高くすることが でき、 発光効率をより一層高くすることができるという利点を得るこ とができる。
次に、 この発明の第 8の実施形態について説明する。
この第 8の実施形態においては、 第 1 9図 Aおよび第 1 9図 Bに示 すように、 n型 G a N層 1 2の円錐台部 2 3の上面に成長した p型 G & ?^層 1 6の上面に、 円環状の p側電極 1 9を形成する。
上記以外のことは第 7の実施形態と同様である。
この第 8の実施形態によれば、 第 7の実施形態と同様な利点を得る ことができる。
次に、 この発明の第 9の実施形態について説明する。
この第 9の実施形態においては、 第 2 0図 Aおよび第 2 0図 Bに示 すように、 n型 G a N層 1 2の円錐台部 1 3の上面に形成された p側 電極 1 9および円錐台部 3の側面に成長した p型 G a N層 1 6を覆 うように A g膜 2 4が形成されている。 この A g膜 2 4によって、 円 錐台部 2 3の上面の部分に形成された活性層 1 5から斜め下の方向に 発生した光が円錐台部 2 3の傾斜した側面に形成された P型 G a N層 1 6の側面で下方に反射されるときの反射率を高くすることができ、 光の取り出し効率をより高くすることができ、 発光効率をさらに一層 高くすることができる。 なお、 この場合、 Ag膜 24は p型 GaN層 1 6と接触するが、 この接触はショ ッ トキー接触となるので、 動作電 流は P側電極 1 9と p型 G aN層 1 6との接触部のみに流れる。
上記以外のことは第 7の実施形態と同様である。
この第 9の実施形態によれば、 第 7の実施形態と同様な利点を得る ことができる。
次に、 この発明の第 1 0の実施形態について説明する。
この第 1 0の実施形態においては、 第 1 8図 Aおよび第 1 8図 Bに 示す G a N系発光ダイオードにおいて、 p側電極 1 9として例えば I T〇などの透明電極が用いられ、 η側電極 1 8として例えば N i /P t /Au構造、 P d/P t ZAu構造、 N i /Ag/Au構造、 R e /Au構造などのものが用いられる。 この場合、 光は p側電極 1 9を 通して外部に取り出される。
上記以外のことは第 7の実施形態と同様である。
この第 1 0の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 1 1の実施形態について説明する。
この第 1 1の実施形態においては、 第 7の実施形態と同様に工程を 進めて p側電極 1 9の形成まで行った後、 例えばこの p側電極 1 9を マスクとして例えば R I E法により. p型 G a N層 1 6および活性層 1 5を順次エッチングし、 隣接する円錐台部 2 3同士の間で P型 GaN 層 1 6を分離する。 その後、 サフアイァ基板 1 1からの n型 G aN層 1 2から上の部分の剥離、 n型 GaN層 1 2の裏面への n側電極 1 8 の形成を行う。 この状態を第 2 1図 Aおよび第 2 1図 Bに示す。
こう して、 多数の円錐台部 2 3が所定の配置および間隔でアレイ状 2003/011423 に形成された n型 G a N層 1 2の全体を第 2 2図に示す。 この n型 G
& 層 1 2を隣接する円錐台部 2 3の間の部分で分離してチップ化し、
G a N系発光ダイォ一ドを得る。
上記以外のことは第 7の実施形態と同様である。
この第 1 1 の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 1 2の実施形態について説明する。
この第 1 2の実施形態においては、 第 7の実施形態において、 円錐 台部 2 3の上面の直径を充分に小さく、 例えば 5 m程度以下 （例え ば、 2〜 3 i m ) にし、 p側電極 1 9 も同様に小さくする。
上記以外のことは第 7の実施形態と同様である。
この第 1 2の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができるほか、 発光面の大きさが充分に小さいことにより、 発 光面以外の黒の部分の面積が相対的に大きくなつて、 発光を観測した 場合、 黒が沈むようにすることができるという利点を得ることができ る。
次に、 この発明の第 1 3の実施形態について説明する。
この第 1 3の実施形態においては、 第 2 3図 Aおよび第 2 3図 Bに 示すように、 第 1 の実施形態と同様に工程を進めて n型 G a N層 1 2 の成長まで行った後、 この n型 G a N層 1 2上に六角形状のレジスト からなるエッチングマスク 1 3を形成する。 この六角形状のエツチン グマスク 1 3の一辺は 〈 1 1 — 2 0〉 方向に平行になるようにするの が好ましい。
次に、 第 I 4図 Aおよび第 1 4図 Bに示すように、 このエッチング マスク 1 3を用いて、 n型 G a N層 1 2を、 例えば塩素ガスにァルゴ ンガスを加えたエッチングガスを用いた R I E法により所定の深さま 3 011423 でエッチングする。 この場合、 エツチングマスク 1 3の後退が徐々に 生じてテーパーエッチングが行われる結果、 基板表面に対して傾斜し た側面を有する順テーパー形状の六角錐台部 2 5が形成される。
次に、 例えばプラズマァッシングなどにより、 エツチングマスク 1 3を除去する。 これによつて、 第 2 5図 Aおよぴ第 2 5図 Bに示すよ うに、 n型 G a N層 1 2の表面に、 上面が C面からなる六角錐台部 2 5が形成された G a N加工基板が得られる。 この六角錐台部 2 5の六 角形状の上面上における、 六角形の辺に垂直な方向は 〈 1— 1 0 0〉 方向であり、 六角錐台部 2 5の側面の法線の方向は < 1 一 1 0 1〉 方 向であるようにするのが好ましい。
次に、 第 2 6図 Aおよび第 1 6図 Bに示すように、 第 1の実施形態 と同様にして活性層 1 5および p型 G a N層 1 6を順次成長させる。 この場合、 活性層 1 5を成長させる直前に、 G a N加工基板上にまず 薄く、 n型不純物として例えば S iがドープされた n型 G a N層を成 長させ、 引き続いてその上に活性層 1 5を成長させるようにしてもよ い。 このようにすれば、 活性層 1 5を n型 G a N層の平坦で清浄な面 上に成長させることができるので、 結晶性の良好な活性層 1 5を確実 に得ることができ、 また、 六角錐台部 2 5を R I E法などにより形成 したときに正確な六角錐台からずれた形状となったり側面が荒れた状 態となつても、 この n型 G a N層の成長につれて形状が修正されて良 好な形状の六角錐台に近づいたりその表面の凹凸が埋められて平坦な 面となるため、 六角錐台部 2 5の形状を良好にすることができ、 その 上に活性層 1 5および p型 G a N層 1 6を良好に成長させることがで きる。
次に、 第 2 7図 Aおよび第 2 7図 Bに示すように、 第 1の実施形態 と同様にして、 n型 G a N層 1 1の六角錐台部 1 5の C面からなる上 面に成長した活性層 1 5および p型 G a N層 1 6の上面に、 例えば N i /P t /Au構造や P d/P t /A u構造の p側電極 1 9を六角形 状に形成する。 この p側電極 1 9としては、 例えば、 反射率の高い A g膜を含む N i /A g /A u構造のものや、 同じく反射率の高い R e 膜を含む R e/Au構造のものを用いることもでき、 これらを用いる ことにより、 六角錐台部 2 5の上の p型 G a N層 1 6の上面での反射 率を高くすることができ、 光取り出し効率を高くすることができ、 発 光効率を高くすることができる。 p側電極 1 9 として N i /Ag/A u構造のものを用いる場合、 N i膜が厚過ぎると A g膜に到達する光 の量が少なくなって反射膜として Ag膜を含ませた意味がなくなるた め、 N i膜は可能な限り薄く、 例えば 2 nm程度の厚さにし、 一方、 Ag膜および Au膜の厚さはそれぞれ例えば 1 0 0 nm程度で足りる。 この p側電極 1 9は、 好適には、 六角錐台部 2 5の上面と側面との間 の角部の上を避けるように形成する。 これは、 この角部の近傍の活性 層 1 5および p型 G aN層 1 6の結晶性は他の部分に比べて悪いこと が多いためである。
次に、 サファイア基板 1 1の裏面側から例えばエキシマ一レーザな どによるレーザビームを照射することにより、 サフアイァ基板 1 1か ら、 n型 G aN層 1 2から上の部分を剥離する。 次に、 このようにし て剥離された n型 G aN層 1 2の裏面をエツチングなどにより平坦化 した後、 第 1 8図 Aおよび第 1 8図 Bに示すように、 第 2の実施形態 と同様にして、 n型 G aN層 1 2の裏面に n側電極 1 8を形成する。 この場合、 この n側電極 1 8としては例えば I TOなどからなる透明 電極を用い、 また、 n型 G aN層 1 2とのォーミツク接触をより良好 に取ることができるようにするために n型 G a N層 1 2の裏面の、 光 取り出しに支障のない部分に例えば T i ZAu構造のパッ ドを形成し てから透明電極を形成するようにする。
この後、 上述のようにして発光ダイォード構造が形成された基板を
R I Eによるエツチングゃダイサ一などによりチップ化する。 チップ 化された G a N系発光ダイオードを第 2 9図 Aおよび第 2 9図 Bに示 す。
上記以外のことは第 1 .および第 1の実施形態と同様である。
この第 1 3の実施形態によれば、 第 1および第 2の実施形態と同様 な利点に加えて、 六角錐台部 2 5の上面の部分に形成された活性層 1 5から斜め下の方向に発生した光は六角錐台部 2 5の傾斜した側面に 形成された p型 G a N層 1 6の側面で下方に反射させることができ、 光の取り出し効率を高くすることができ、 発光効率をより一層高くす ることができるという利点を得ることができる。
次に、 この発明の第 1 4の実施形態について説明する。
この第 1 4の実施形態においては、 第 1 3の実施形態において、 n 型 G a N層 1 2の六角錐台部 5の上面に成長した活性層 1 5および P型 G a N層 1 6の上面に、 六角形の環状の p側電極 1 9を形成する。 上記以外のことは第 1 3の実施形態と同様である。
この第 1 4の実施形態によれば、 第 1 3の実施形態と同様な利点を 得ることができる。
次に、 この発明の第 1 5の実施形態について説明する。
この第 1 5の実施形態においては、 第 1 3の実施形態において、 第 9の実施形態と同様に、 n型 G a N層 1 2の六角錐台部 1 5の上面に 形成された P側電極 1 9および六角錐台部 2 5の側面に成長した p型 G a N層 1 6を覆うように A g膜 2 4が形成されている。
上記以外のことは第 1 3および第 9の実施形態と同様である。
この第 1 5の実施形態によれば、 第 1 3の実施形態と同様な利点を 得ることができる。
次に、 この発明の第 1 6の実施形態について説明する。
この第 1 6の実施形態においては、 第 1 3の実施形態において、 第 1 0の実施形態と同様に、 第 2 9図 Aおよび第 2 9図 Bに示す GaN 系発光ダイオードにおいて、 p側電極 1 9として例えば I T〇などの 透明電極が用いられ、 η側電極 1 8として例えば N i /P t/Au構 造、 P d/P t/Au構造、 N i /Ag/Au構造、 Re/Au構造 などのものが用いられる。 この場合、 光は p側電極 1 9を通して外部 に取り出される。
上記以外のことは第 1 3および第 1 0の実施形態と同様である。 この第 1 6の実施形態によれば、 第 1 3の実施形態と同様な利点を 得ることができる。
次に、 この発明の第 1 7の実施形態について説明する。
この第 1 7の実施形態においては、 第 7の実施形態と同様に工程を 進めて p側電極 1 9の形成まで行った後、 例えばこの p側電極 1 9を マスクとして例えば R I E法により p型 G a N層 1 6および活性層 1 5を順次エッチングし、 隣接する六角錐台部 2 5の間で p型 GaN層 1 6を分離する。 その後、 サファイア基板 1 1からの n型 G aN層 1 2から上の部分の剥離、 n型 GaN層 1 2の裏面への n側電極 1 8の 形成を行う。 こう して、 多数の六角錐台部 2 5が所定の配置および間 隔でアレイ状に形成された n型 G a N層 1 2を隣接する六角錐台部 1 5の間の部分で分離してチップ化し、 G a N系発光ダイォードを得る。 上記以外のことは第 1 3および第 1 1の実施形態と同様である。 この第 1 7の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 1 8の実施形態について説明する。 この第 1 8の実施形態においては、 第 1 3の実施形態において、 六 角錐台部 2 5の上面の直径を充分に小さく、 例えば 5 m程度以下 (例えば、 2 ~ 3 m ) にし、 p側電極 1 9 も同様に小さくする。 上記以外のことは第 1 3の実施形態と同様である。
この第 1 8の実施形態によれば、 第 1 3の実施形態と同様な利点を 得ることができるほか、 発光面の大きさが充分に小さいことにより、 例えばこの G a N系発光ダイォードを用いて画像表示装置を構成した 場合、 発光面以外の黒の部分の面積が相対的に大きくなつて、 発光を 観測した場合、 黒が沈むようにすることができるという利点を得るこ ともできる。
次に、 この発明の第 1 9の実施形態について説明する。
この第 1 9の実施形態においては、 第 1 3の実施形態と同様に工程 を進めて、 第 2 5図 Aおよび第 2 5図 Bに示すように、 n型 G a N層 1 2に六角錐台部 2 5を形成する。 この後、 必要に応じて、 G a Nカロ ェ基板上に薄く、 n型 G a N層を成長させるようにしてもよい。
次に、 第 3 0図 Aおよび第 3 0図 Bに示すように、 六角錐台部 2 5 の上面と側面の下部を除いた部分とが露出するように例えば S i 〇2 膜や S i N膜などからなる成長マスク 1 6を形成する。 この成長マス ク 2 6は、 具体的には例えば次のようにして形成する。 まず、 六角錐 台部 1 5を含む n型 G a N層 1 2の全面に例えば C V D法、 真空蒸着 法、 スパッ夕リング法などにより、 例えば厚さが 1 0 0 n m程度の S i 0 2 膜を形成した後、 その上にリソグラフィ一により所定形状のレ ジストパターン (図示せず) を形成し、 このレジストパターンをマス クとして、 例えばフッ酸系のエツチング液を用いたゥエツ トエツチン グ、 または、 C F 4 や C H F 3 などのフッ素を含むエッチングガスを 用いた R I E法により S i 0 2 膜をエッチングし、 パターニングする。 こう して、 成長マスク 2 6が形成される。 この成長マスク 2 6の開口 部の形状は、 その一辺が 〈 1 1 _ 2 0〉 方向に平行な六角形とするの が好ましい。
次に、 第 3 1図 Aおよび第 3 1図 Bに示すように、 成長マスク I 6 を用い、 その開口部における六角錐台部 2 5上に n型 G aN層 2 7、 活性層 1 5および p型 GaN層 1 6を順次選択成長させる。 この場合、 活性層 1 5を n型 GaN層 2 7の平坦で清浄な面上に成長させること ができるので、 結晶性の良好な活性層 1 5を確実に得ることができ、 また、 六角錐台部 2 5の形状を良好にすることができ、 その上に活性 層 1 5および p型 GaN層 1 6を良好に成長させることができる。 次に、 第 3 2図 Aおよび第 3 2図 Bに示すように、 第 1の実施形態 と同様にして、 n型 G aN層 1 2の六角錐台部 2 5の C面からなる上 面に成長した P型 G aN層 1 6の上面に、 例えば N i /P t/Au構 造や P d/P t/Au構造の p側電極 1 9を六角形状に形成する。 こ の p側電極 1 9としては、 例えば、 反射率の高い A g膜を含む N i / A g /A u構造のものや、 同じく反射率の高い R e膜を含む R e/ A u構造のものを用いることもでき、 これらを用いることにより、 六角 錐台部 2 5の上の p型 GaN層 1 7の上面での反射率を高くすること ができ、 光取り出し効率を高くすることができ、 発光効率を高くする ことができる。 p側電極 1 9として N i / A g /A u構造のものを用 いる場合、 N i膜が厚過ぎると A g膜に到達する光の量が少なくなつ て反射膜として A g膜を含ませた意味がなくなるため、 N i膜は可能 な限り薄く、 例えば 2 nm程度の厚さにし、 一方、 A g膜および A u 膜の厚さはそれぞれ例えば 1 0 0 nm程度で足りる。 この p側電極 1 9は、 好適には、 六角錐台部 2 5の上面と側面との間の角部の上を避 けるように形成する。 これは、 この角部の近傍の活性層 1 5および p 型 G a N層 1 6の結晶性は他の部分に比べて悪いことが多いためであ る。
次に、 サファイア基板 1 1の裏面側から例えばエキシマーレーザな どによるレーザビームを照射することにより、 サファイア基板 1 1か ら、 n型 G a N層 1 2から上の部分を剥離する。 次に、 このようにし て剥離された n型 G a N層 1 2の裏面をエッチングなどにより平坦化 した後、 第 3 3図 Aおよび第 3 3図 Bに示すように、 第 2の実施形態 と同様にして、 n型 G a N層 1 1の裏面に n側電極 1 8を形成する。 この場合、 この n側電極 1 8 としては例えば I T Oなどからなる透明 電極を用い、 また、 n型 G a N層 1 2 とのォーミック接触をより良好 に取ることができるようにするために n型 G a N層 1 2の裏面の、 光 取り出しに支障のない部分に例えば T i / A u構造のパッ ドを形成し てから透明電極を形成するようにする。
この後、 上述のようにして発光ダイォード構造が形成された基板を R I Eによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第 1および第 2の実施形態と同様である。
この第 1 9の実施形態によれば、 第 1および第 2の実施形態と同様 な利点に加えて、 六角錐台部 2 5の上面の部分に形成された活性層 1 5から斜め下の方向に発生した光は六角錐台部 2 5の傾斜した側面に 形成された p型 G a N層 1 6の側面で下方に反射させることができ、 光の取り出し効率を高くすることができ、 発光効率をより一層高くす ることができるという利点を得ることができる。
次に、 この発明の第 2 0の実施形態について説明する。
この第 2 0の実施形態においては、 第 1 3の実施形態と同様に工程 を進めて、 第 2 5図 Aおよび第 2 5図 Bに示すように、 n型 G a N層 1 2に六角錐台部 2 5を形成する。 この後、 必要に応じて、 G a Nカロ ェ基板上に薄く、 n型 G a N層を成長させるようにしてもよい。
次に、 第 3 4図 Aおよび第 3 4図 Bに示すように、 六角錐台部 2 5 の上面のみ露出するように例えば S i 〇 2 膜や S i N膜などからなる 成長マスク 6を形成する。 この成長マスク 2 6の形成方法は第 1 9 の実施形態と同様である。
次に、 第 3 5図 Aおよび第 3 5図 Bに示すように、 成長マスク 2 6 を用い、 六角錐台部 2 5の上面にまず、 n型不純物として例えば S i がドープされた n型 G a N層 2 8を六角錐台部 2 5の上面から張り出 すまで選択成長させる。
次に、 第 3 6図 Aおよび第 3 6図 Bに示すように、 n型 G aN層 2 8上に活性層 1 5および p型 G aN層 1 6を選択成長させる。 この場 合、 活性層 1 5を成長させる直前に、 G a N加工基板上にまず薄く、 n型 G aN層を成長させ、 引き続いてその上に活性層 1 5を成長させ るようにしてもよい。
次に、 第 3 7図 Aおよび第 3 7図 Bに示すように、 第 1の実施形態 と同様にして、 n型 G aN層 1 の六角錐台部 2 5の C面からなる上 面に成長した P型 G a N層 1 6の上面に、 例えば N i /P t /Au構 造や P d/P t /Au構造の p側電極 1 9を六角形状に形成する。 こ の P側電極 1 9としては、 例えば、 反射率の高い A g膜を含む N i / Ag/Au構造のものや、 同じく反射率の高い R e膜を含む R e/A u構造のものを用いることもでき、 これらを用いることにより、 六角 錐台部 5の上の p型 G a N層 1 7の上面での反射率を高くすること ができ、 光取り出し効率を高くすることができ、 発光効率を高くする ことができる。
次に、 サフアイァ基板 1 1の裏面側から例えばエキシマーレーザな どによるレーザビームを照射することにより、 サファイア基板 1 1か ら、 n型 G a N層 1 2から上の部分を剥離する。 次に、 このようにし て剝離された n型 G a N層 1 2の裏面をエッチングなどにより平坦化 した後、 第 3 8図 Aおよび第 3 8図 Bに示すように、 第 2の実施形態 と同様にして、 n型 G a N層 1 2の裏面に n側電極 1 8を形成する。 この場合、 この n側電極 1 8としては例えば I T 0などからなる透明 電極を用い、 また、 n型 G a N層 1 2 とのォ一ミツク接触をより良好 に取ることができるようにするために n型 G a N層 1 1の裏面の、 光 取り出しに支障のない部分に例えば T i / A u構造のパッ ドを形成し てから透明電極を形成するようにする。
この後、 上述のようにして発光ダイオード構造が形成された基板を R I Eによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第 1および第 2の実施形態と同様である。
この第 2 0の実施形態によれば、 第 1および第 2の実施形態と同様 な利点を得ることができる。
また、 この第 2 0の実施形態においては、 第 3 9図に示すように、 六角錐台部 2 5を形成する際の間隔や配置などによっては、 n型 G a N層 2 8を選択成長させる際に互いに隣接する六角錐台部 2 5から横 方向成長する n型 G a N層 2 8同士の競合で、 両者が出会って境界が 形成された時点で成長が終了する。 この場合、 n型 G a N層 2 8の境 界部は一般に機械的強度が低いため、 サファイア基板 1 1から n型 G & 1^層 1 2から上の部分を剥離する際に自然に素子分離が行われ、 G a 系発光ダイオードチップを得ることができる。
次に、 この発明の第 2 1の実施形態について説明する。
この第 2 1 の実施形態においては、 第 7の実施形態と同様に工程を 進めてエッチングマスク 1 3の形成まで行った後、 第 4 0図 Aおよび 第 4 0図 Bに示すように、 n型 G a N層 1 2の六角錐台部 2 5の C面 からなる上面に成長した n型 G a N層 2 8上に成長した p型 G a N層 1 6の上面に、 六角形の環状の p側電極 1 9を形成する。 この場合、 この p側電極 1 9の内周は六角錐台部 2 5の上面の外周よりも外側に くるようにする。 これは、 六角錐台部 2 5の直上の部分の n型 G a N 層 2 8には選択成長時に下地の六角錐台部 2 5からの転位が伝播する のに対し、 六角錐台部 2 5から張り出すように横方向成長した部分の n型 G a N層 2 8には転位がほとんど伝播せず結晶性が良好であるた め、 この結晶性が良好な n型 G a N層 2 8上に成長した活性層 1 5お よび P型 G a N層 1 6の結晶性も良好となることから、 その上に限定 して p側電極 1 9を形成するのが望ましいからである。
上記以外のことは第 1 3および第 2 0の実施形態と同様である。 この第 2 1の実施形態によれば、 第 1 3の実施形態と同様な利点を 得ることができる。
次に、 この発明の第 2 2の実施形態について説明する。
この第 2 2の実施形態においては、 第 7の実施形態と同様に工程を 進めてエッチングマスク 1 3の形成まで行った後、 第 4 1図 Aおよび 第 4 1図 Bに示すように、 このエッチングマスク 1 3を用いて、 n型 G a N層 1 2を、 所定のエッチングガスを用いた R I E法により所定 の深さまでエッチングし、 逆テーパー形状の逆円錐台部 2 9が形成さ れる。
次に、 例えばプラズマアツシングなどにより、 エツチングマスク 1 3を除去する。 これによつて、 第 4 2図 Aおよび第 4 2図 Bに示すよ うに、 n型 G a N層 1 2の表面に、 上面が C面からなる逆円錐台部 2 9が形成された G a N加工基板が得られる。
次に、 第 4 3図 Aおよび第 4 3図 Bに示すように、 第 1の実施形態 と同様にして活性層 1 5および p型 G a N層 1 6を順次成長させる。 この場合、 これらの活性層 1 5および p型 G a N層 1 6は、 逆円錐台 部 2 9の側面には成長しないようにすることができる。 また、 活性層 1 5を成長させる直前に、 GaN加工基板上にまず薄く、 n型 GaN 層を成長させ、 引き続いてその上に活性層 1 5を成長させるようにし てもよい。
次に、 第 4 4図 Aおよび第 44図 Bに示すように、 第 1の実施形態 と同様にして、 n型 GaN層 1 2の逆円錐台部 2 9の C面からなる上 面に成長した P型 G a N層 1 6の上面に、 例えば N i /P t /Au構 造や P d/P tZAu構造の p側電極 1 9を円形状に形成する。 この p側電極 1 9としては、 例えば、 反射率の高い A g膜を含む N i /A g /A u構造のものや、 同じく反射率の高い R e膜を含む R e /Au 構造のものを用いることもできる。
次に、 サファイア基板 1 1の裏面側から例えばエキシマ一レーザな どによるレーザビームを照射することにより、 サファイア基板 1 1か ら、 n型 GaN層 1 2から上の部分を剥離する。 次に、 このようにし て剥離された n型 G aN層 1 2の裏面をエッチングなどにより平坦化 した後、 第 4 5図 Aおよび第 4 5図 Bに示すように、 第 2の実施形態 と同様にして、 n型 GaN層 1 2の裏面に n側電極 1 8を形成する。 この場合、 この n側電極 1 8としては例えば I T 0などからなる透明 電極を用い、 また、 n型 G a N層 1 2とのォーミック接触をより良好 に取ることができるようにするために n型 G a N層 1 2の裏面の、 光 取り出しに支障のない部分に例えば T i /Au構造のパッ ドを形成し てから透明電極を形成するようにする。
この後、 上述のようにして発光ダイォード構造が形成された基板を R I Eによるエツチングゃダイサ一などによりチップ化する。
上記以外のことは第 1および第 2の実施形態と同様である。 この第 2 2の実施形態によれば、 第 1および第 2の実施形態と同様 な利点を得ることができる。 ·
次に、 この発明の第 2 3の実施形態について説明する。
この第 2 3の実施形態においては、 第 4 5図 Aおよび第 4 5図 Bに 示す G aN系発光ダイオードにおいて、 p側電極 1 9として例えば I TOなどの透明電極が用いられ、 η側電極 1 8として例えば N i /P t/Au構造、 P d/P t/Au構造、 N i /Ag/Au構造、 R e /Au構造などのものが用いられる。 この場合、 光は p側電極 1 9を 通して外部に取り出される。
上記以外のことは第 2 2の実施形態と同様である。
この第 2 3の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 2 4の実施形態について説明する。
この第 2 4の実施形態においては、 第 4 5図 Aおよび第 4 5図 Bに 示す G a N系発光ダイオードにおいて、 第 4 6図 Aおよび第 4 6図 B に示すように、 p側電極 1 9として、 まずォーミック接触特性に優れ た T i /P t /Auからなるパッ ド Pを逆円錐台部 1 9の上面の片隅 の一部に小面積で形成した後、 その上にこのパッ ド Pを覆うように、 逆円錐台部 2 9のほぼ上面全体に広がる N i /Au金属積層膜からな る p側電極 1 9を形成する。 この N i /Au金属積層膜においては、 N i膜の厚さは例えば 2 nm程度、 Au膜の厚さは例えば 1 0 nm程 度と薄く し、 この N i /A u金属積層膜の光透過率が充分に高くなる ようにする。 n側電極 1 8としては、 例えば N i /P t /Au構造、 P d/P t/Au構造、 N i /Ag/Au構造、 R e/Au構造など のものが用いられる。 この場合、 光は p側電極 1 9を通して外部に取 り出される。 上記以外のことは第 7の実施形態と同様である。
この第 2 4の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 2 5の実施形態について説明する。
この第 2 5の実施形態においては、 第 4 5図 Aおよび第 4 5図 Bに 示す G a N系発光ダイオードにおいて、 第 4 7図 Aおよび第 4 7図 B に示すように、 p側電極 1 9を網目 （メッシュ） 状に形成する。 n側 電極 1 8 としては、 例えば N i /P t /Au構造、 P dZP t /Au 構造、 N i /Ag/Au構造、 R e/Au構造などのものが用いられ る。 このように p側電極 1 9を網目状に形成することにより、 この p 側電極 1 9の隙間を通して光取り出しを良好に行うことができる。 上記以外のことは第 2 2の実施形態と同様である。
この第 2 5の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 2 6の実施形態について説明する。
この第 2 6の実施形態においては、 第 2 2の実施形態と同様に工程 を進めて P型 G aN層 1 6の成長まで行う。 この状態は第 4 3図 Aお よび第 4 3図 Bに示すと同様である。
次に、 サファイア基板 1 1の裏面側から例えばエキシマーレ一ザな どによるレーザビームを照射することにより、 サファイア基板 1 1か ら、 n型 G aN層 1 2から上の部分を剥離する。 この状態を第 4 8図 Aおよび第 4 8図 Bに示す。
次に、 n型 G aN層 1 1の、 活性層 1 5および p型 G aN層 1 6が 形成されている表面側を例えばレジストなど （図示せず） により覆つ て保護した状態で、 n型 G aN層 1 2の裏面から例えば R I E法によ り破線で示した位置までエッチングする。 これによつて、 第 4 9図に 示すように、 逆円錐台部 2 9が切り出され、 素子分離が行われる。 この後、 第 5 0図に示すように、 p型 G a N層 1 6上に透明電極か らなる P側電極 1 9を形成するとともに、 n型 G a N層 1 2の裏面に n側電極 1 8を形成し、 目的とする G a N系発光ダイオードを完成さ せる。
上記以外のことは第 2 2の実施形態と同様である。
この第 2 6の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 2 7の実施形態について説明する。
この第 2 7の実施形態においては、 第 7の実施形態と同様に工程を 進めて P側電極 1 9の形成まで行い、 さらにサファイア基板 1 1の裏 面側から例えばエキシマーレ一ザなどによるレーザビームを照射する ことにより、 サファイア基板 1 1から、 n型 G a N層 1 2から上の部 分を剥離する。
次に、 第 5 1図に示すように、 n型 G a N層 1 2の p側電極 1 9が 形成されている表面側を例えばレジストなど （図示せず） により覆つ て保護した状態で、 n型 G a N層 1 2の裏面から例えば R I E法によ り破線で示した位置までエッチングする。 これによつて、 第 5 2図に 示すように、 円錐台部 2 3が切り出され、 素子分離が行われる。 次に、 第 5 3図に示すように、 n型 G a N層 1 2の裏面に n側電極 1 8を形成し、 目的とする G a N系発光ダイオードを完成させる。 上記以外のことは第 2 2の実施形態と同様である。
この第 2 7の実施形態によれば、 第 2 2の実施形態と同様な利点を 有する。
次に、 この発明の第 2 8の実施形態について説明する。
この第 2 8の実施形態においては、 第 5 4図に示すように、 まず、 11423 サファイア基板 1 1上に n型 G a N層 1 2を成長させた後、 この n型 G a N層 1 1の表面を部分的にエッチングすることによりテーパー形 状の六角錐台部 2 5を形成する。 この六角錐台部 2 5の上面は C面か らなり、 側面は好適には S面に近い斜面となるようにする。 また、 こ の六角錐台部 2 5の幅は例えば 1〜 5 0 w m、 高さは例えば 1〜 1 0 とする。 次に、 この六角錐台部 2 5が形成された n型 G a N層 1 2上に n型 G a N層 2 7、 活性層 1 5および p型 G a N層 1 6を順次 成長させる。 この後、 各六角錐台部 2 5の上の部分の p型 G a N層 1 6の上に p側電極 1 9を形成する。
次に、 第 5 5図に示すように、 p側電極 1 9が形成された p型 G a N層 1 6側の表面に接着剤層 3 0を形成し、 この接着剤層 3 0により 支持基板 3 1 を貼り合わせた後、 サファイア基板 1 1から、 n型 G a N層 2 7から上の部分を剥離する。
次に、 第 5 6図に示すように、 n型 G a N層 1 2の裏面側から全面 エッチングすることにより、 各六角錐台部 5を互いに分離する。
次に、 第 5 7図に示すように、 六角錐台部 2 5の底面に n側電極 1 8を形成する。
この後、 接着剤層 3 0をエッチング除去することにより、 六角錐台 部 2 5を完全に分離する。 これによつて、 G a N系発光ダイオードが 得られる。
この第 2 8の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 2 9の実施形態について説明する。
この第 2 9の実施形態においては、 第 2 8の実施形態と同様に工程 を進めてサファイア基板 1 1から、 n型 G a N層 1 2から上の部分の 剥離を行った後、 第 5 8図に示すように、 n型 G a N層 1 2の裏面に 1423 n側電極 1 8を形成する。 この n側電極 1 8は、 動作時には各六角錐 台部 2 5の上面の部分の活性層 1 5から発光が生じるため、 光取り出 しの妨げにならないように、 各六角錐台部 2 5の間の部分に対応する 部分の n型 G a N層 1 2上に網目状に形成する。 これによつて、 G a N系発光ダイォードアレイが得られる。
この第 2 9の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができるほか、 各 G a N系発光ダイォードを同時に点灯させる ことにより、 大出力を得ることができるという利点を得ることができ る。
次に、 この発明の第 3 0の実施形態による G a N系発光ダイオード の製造方法について説明する。
この第 3 0の実施形態においては、 第 2 8の実施形態と同様に工程 を進めてサファイア基板 1 1力ヽら、 n型 G a N層 1 2から上の部分の 剥離を行う。
次に、 n型 G a N層 1 2の裏面から例えば R I E法により選択的に エッチングすることにより、 第 5 9図に示すように、 各六角錐台部 2 5を互いに分離する。
次に、 六角錐台部 2 5の底面に n側電極 1 8を形成する。
この後、 接着剤層 3 0をエッチング除去することにより、 六角錐台 部 2 5を完全に分離する。 これによつて、 G a N系発光ダイオードが 得られる。
この第 3 0の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 3 1の実施形態について説明する。
この第 3 1 の実施形態においては、 第 2 8の実施形態と同様に工程 を進めて n型 G a N層 1 2の成長まで行った後、 第 6 0図に示すよう PC雇睡 11423 に、 この n型 G a N層 1 1の表面を R I E法などにより基板表面に対 して垂直な方向に選択的にエッチングすることにより六角柱部 1 4を 形成する。 次に、 この六角柱部 1 4が形成された n型 G a N層 1 2上 に n型 G a N層 2 7、 活性層 1 5および p型 G a N層 1 6を順次成長 させる。 ここで、 n型 G a N層 2 7は六角柱部 1 4の側壁の部分で基 板表面に対して傾斜した面が形成されて全体として六角錐台形状とな るように成長させる。
上記以外のことは第 2 8の実施形態と同様である。
この第 3 1 の実施形態によれば、 第 7の実施形態と同様な利点を得 ることができる。
次に、 この発明の第 3 2の実施形態による単純マト リクス駆動型デ ィスプレイの製造方法について説明する。
この単純マト リ クス駆動型ディスプレイを第 6 1図 Aおよび第 6 1 図 Bに示す。 ここで、 第 6 1図 Aは平面図、 第 6 1図 Bは第 6 1図 A の B— B線に沿っての断面図である。
第 6 1図 Aおよび第 6 1図 Bに示すように、 この単純マトリクス駆 動型ディスプレイにおいては、 例えば上述の第 2 8の実施形態により 製造された G a N系発光ダイォードを接着剤などからなる固定化層 3 2により所定の配置および間隔でアレイ状に固定する。 そして、 固定 化層 3 2の裏面の一方向に配列した G a N系発光ダイオードの p側電 極 1 9を相互に接続するように例えば金属配線からなるデータ線 3 3 が形成されている。 また、 固定化層 3 2の表面には、 このデータ線 3 3 と直交する方向に配列した G a N系発光ダイォードの n側電極 1 8 を相互に接続するように I T Oなどからなる透明導電膜 3 4が形成さ れている。 この固定化層 3 2の表面にはさらに、 この透明導電膜 3 4 に平行に例えば金属配線からなるァドレス線 3 5が形成されており、 P 霞睡 11423 透明導電膜 3 4はこのアドレス線 3 5と一部重なっていて電気的に接 触している。
この第 3 2の実施形態によれば、 各 G a N系発光ダイオードの発光 効率が高いことにより、 高輝度の単純マトリクス駆動型ディスプレイ を実現することができる。
次に、 この発明の第 3 3の実施形態による並列同時駆動 G a N系発 光ダイォードアレイの製造方法について説明する。
この第 3 3の実施形態においては、 第 2 8の実施形態と同様に工程 を進めて網目状の n側電極 1 8の形成まで行って G a N系発光ダイォ —ドアレイを製造した後、 接着剤層 3 0をエッチング除去することに より、 支持基板 3 1から n型 G a N層 1 2から上の部分を剥離する。 次に、 第 6 2図 Aに示すように、 G a N系発光ダイオードアレイの 各 G a N系発光ダイォードの p側電極 1 9を、 ヒートシンクを兼用す るアノード電極 3 6上にはんだ付けなどにより接合する。 これによつ て、 並列同時駆動 G a N系発光ダイオードアレイが製造される。 この 並列同時駆動 G a N系発光ダイオードアレイの平面図を第 6 2 Bに示 す。
この第 3 3の実施形態によれば、 高出力光源を実現することができ る。
以上、 この発明の実施形態について具体的に説明したが、 この発明 は、 上述の実施形態に限定されるものではなく、 この発明の技術的思 想に基づく各種の変形が可能である。
例えば、 上述の第 1〜第 3 3の実施形態において挙げた数値、 材料、 構造、 形状、 基板、 原料、 プロセスなどはあくまでも例に過ぎず、 必 要に応じて、 これらと異なる数値、 材料、 構造、 形状、 基板、 原料、 プロセスなどを用いてもよい。 具体的には、 例えば、 上述の第 1〜第 3 3の実施形態において、 活 性層 1 5の特性を向上させるために、 その近傍に光閉じ込め特性に優 れた A 1 G a N層を設けたり、 I n組成の小さい I n G a N層などを 設けてもよい。 また、 必要に応じて、 いわゆるボウイング （bowing) によるバンドギャップの縮小効果を得るために、 I n G a NにA l を 加えて A 1 G a I n Nとしてもよい。 更に、 必要に応じて、 活性層 1 5と n型 G a N層 1 2 との間や活性層 1 5と p型 G a N層 1 6 との間 に光導波層を設けてもよい。
また、 上述の第 1〜第 3 3の実施形態においては、 サファイア基板 を用いているが、 必要に応じて、 すでに述べた S i C基板、 S i基板 などの他の基板を用いてもよい。 更に、 E L〇 ( Epi taxial Lateral Overgrowth) やべンデォなどの横方向結晶成長技術を利用して得られ る低転位密度の G a N基板を用いてもよい。
更に、 上述の第 1〜第 3 3の実施形態において、 p側電極 1 9の材 料として例えば A uや A gなどを用いるとともに、 p型 G a N層 1 6 と P側電極 1 9 との間に活性層 1 5で発生した光の侵入長以下の厚さ を有し、 N i、 P d、 C o、 S bなどからなるコンタク ト金属層を形 成してもよい。 このようにすることにより、 コンタク ト金属層による 反射増強効果で、 G a N系発光ダイォードの発光効率のより一層の向 上を図ることができる。
また、 この発明の技術的思想から逸脱しない限り、 上述の第 1〜第 3 3の実施形態のうちの二つ以上を適宜組み合わせてもよい。
以上説明したように、 この発明によれば、 第 1導電型の半導体層の 柱状または錐体状の結晶部の上面、 特に C面上に活性層および第 2導 電型の半導体層を成長させることから、 半導体発光素子の動作時に結 晶性の良好な活性層からのみ発光を起こさせることができ、 このため 発光効率が大幅に向上した半導体発光素子、 集積型半導体発光装置、 画像表示装置および照明装置を得ることができる。 また、 従来のよう な傾斜結晶面上での結晶成長を利用しないため、 簡単な工程で、 これ らの半導体発光素子、 集積型半導体発光装置、 画像表示装置および照 明装置を製造することができる。

Claims

請 求 の 範 囲
1 . 一主面にこの主面に対してほぼ平行な上面およびこの主面に対し てほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を 有する第 1導電型の半導体層と、
少なく とも上記結晶部の上記上面上に順次積層された、 少なく とも 活性層および第 2導電型の半導体層と、
上記第 1導電型の半導体層と電気的に接続された第 1の電極と、 上記結晶部の上記上面上の上記第 2導電型の半導体層上に設けられ、 上記第 2導電型の半導体層と電気的に接続された第 1の電極とを有す る
ことを特徴とする半導体発光素子。
2 . 上記結晶部はウルッ鉱型の結晶構造を有することを特徴とする請 求の範囲 1記載の半導体発光素子。
3 . 上記結晶部は窒化物系 I I I 一 V族化合物半導体からなることを 特徴とする請求の範囲 1記載の半導体発光素子。
4 . 上記第 1導電型の半導体層、 上記活性層および上記第 2導電型の 半導体層は窒化物系 I I I 一 V族化合物半導体からなることを特徴と する請求の範囲 1記載の半導体発光素子。
5 . 上記上面は C面であることを特徴とする請求の範囲 2記載の半導 体発光素子。
6 . 上記結晶部は角柱形状を有することを特徴とする請求の範囲 1記 載の半導体発光素子。
7 . 上記結晶部は六角柱形状を有することを特徴とする請求の範囲 1 記載の半導体発光素子。
8 . 上記結晶部は順テーパー型または逆テーパー型円錐台形状を有す ることを特徴とする請求の範囲 1記載の半導体発光素子。
9 . 上記結晶部は六角錐台形状を有することを特徴とする請求の範囲 1記載の半導体発光素子。
1 0 . 上記第 2の電極は上記結晶部の上記上面上の上記第 2導電型の 半導体層の上面の周囲の角部を除いた部分に形成されていることを特 徴とする請求の範囲 1記載の半導体発光素子。
1 1 . 基板上に第 1導電型の半導体層を成長させる工程と、
上記第 1導電型の半導体層上に、 所定形状のエッチングマスクを形 成する工程と、
上記ェツチングマスクを用いて上記第 1導電型の半導体層を所定の 深さまでエツチングすることにより柱状または錐体状の結晶部を形成 する工程と、
少なく とも上記結晶部の上に、 少なく とも活性層および第 2導電型 の半導体層を順次成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法。
1 2 . 上記エッチングマスクは金属膜からなることを特徴とする請求 の範囲 1 1記載の半導体発光素子の製造方法。
1 3 . 上記エッチングマスクは T i / N i積層膜からなることを特徴 とする請求の範囲 1 1記載の半導体発光素子の製造方法。
1 4 . 上記エッチングマスクはレジストからなることを特徴とする請 求の範囲 1 1記載の半導体発光素子の製造方法。
1 5 . 上記第 1導電型の半導体層、 上記活性層および上記第 2導電型 の半導体層は窒化物系 I I I 一 V族化合物半導体からなることを特徴 とする請求の範囲 1 1記載の半導体発光素子の製造方法。
1 6 . 上記結晶部は上記基板の主面に対してほぼ平行な上面を有する ことを特徴とする請求の範囲 1 1記載の半導体発光素子の製造方法。
1 7 . 上記上面は C面であることを特徴とする請求の範囲 1 6記載の 半導体発光素子の製造方法。
1 8 . 上記結晶部は角柱形状を有することを特徴とする請求の範囲 1 1記載の半導体発光素子の製造方法。
1 9 . 上記結晶部は六角柱形状を有することを特徴とする請求の範囲 1 1記載の半導体発光素子の製造方法。
2 0 . 上記結晶部は順テーパー型または逆テーパー型円錐台形状を有 することを特徴とする請求の範囲 1 1記載の半導体発光素子の製造方 法。
2 1 . 上記結晶部は六角錐台形状を有することを特徴とする請求の範 囲 1 1記載の半導体発光素子の製造方法。
2 2 . 上記結晶部の上記上面上の上記第 2導電型の半導体層の上面に 第 2導電型側の電極を形成する工程を有することを特徴とする請求の 範囲 1 6記載の半導体発光素子の製造方法。
2 3 . 上記結晶部の上記上面上の上記第 2導電型の半導体層の上面の 周囲の角部を除いた部分に第 2導電型側の電極を形成する工程を有す ることを特徴とする請求の範囲 1 6記載の半導体発光素子の製造方法。
2 4 . 上記基板の主面は C面であることを特徴とする請求の範囲 1 1 記載の半導体発光素子の製造方法。
2 5 . 上記エッチングマスクを除去した後、 上記活性層を成長させる 前に、 上記第 1導電型の半導体層上に、 第 1導電型の第 2の半導体層 を成長させることを特徴とする請求の範囲 1 1記載の半導体発光素子 の製造方法。
2 6 . 上記少なく とも活性層および第 2導電型の半導体層を頂点で閉 じるまで成長させることを特徴とする請求の範囲 1 1記載の半導体発 光素子の製造方法。
2 7 . 上記エッチングマスクを用いて上記第 1導電型の半導体層を所 定の深さまでエッチングすることにより柱状または錐体状の結晶部を 形成した後、 上記少なく とも活性層および第 2導電型の半導体層を成 長させる前に、 エッチングされた部分の表面の全部または一部に成長 マスクを形成することを特徴とする請求の範囲 1 1記載の半導体発光 素子の製造方法。
2 8 . 上記少なく とも活性層および第 2導電型の半導体層を順次成長 させた後、 上記基板を除去し、 続いて、 上記第 1導電型の半導体層の 裏面側からエツチングすることにより上記結晶部を分離することを特 徴とする請求の範囲 1 1記載の半導体発光素子の製造方法。
2 9 . —主面にこの主面に対してほぼ平行な上面およびこの主面に対 してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部 を有する第 1導電型の半導体層と、
少なく とも上記結晶部の上記上面上に順次積層された、 少なく とも 活性層および第 1導電型の半導体層と、
上記第 1導電型の半導体層と電気的に接続された第 1の電極と、 上記結晶部の上記上面上の上記第 2導電型の半導体層上に設けられ、 上記第 2導電型の半導体層と電気的に接続された第 2の電極とを有す る複数の半導体発光素子が集積された集積型半導体発光装置。
3 0 . 基板上に第 1導電型の半導体層を成長させる工程と、
上記第 1導電型の半導体層上に、 所定形状のエッチングマスクを形 成する工程と、
上記ェッチングマスクを用いて上記第 1導電型の半導体層を所定の 深さまでエツチングすることにより柱状または錐体状の結晶部を形成 する工程と、
少なく とも上記結晶部の上に、 少なく とも活性層および第 2導電型 の半導体層を順次成長させる工程とを有する
ことを特徴とする集積型半導体発光装置の製造方法。
3 1 . 一主面にこの主面に対してほぼ平行な上面およびこの主面に対 してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部 を有する第 1導電型の半導体層と、
少なく とも上記結晶部の上記上面上に順次積層された、 少なく とも 活性層および第 2導電型の半導体層と、
上記第 1導電型の半導体層と電気的に接続された第 1の電極と、 上記結晶部の上記上面上の上記第 2導電型の半導体層上に設けられ、 上記第 2導電型の半導体層と電気的に接続された第 1の電極とを有す る複数の半導体発光素子が集積された画像表示装置。
3 2 . 基板上に第 1導電型の半導体層を成長させる工程と、
上記第 1導電型の半導体層上に、 所定形状のエッチングマスクを形 成する工程と、
上記エッチングマスクを用いて上記第 1導電型の半導体層を所定の 深さまでエツチングすることにより柱状または錐体状の結晶部を形成 する工程と、
少なく とも上記結晶部の上に、 少なく とも活性層および第 2導電型 の半導体層を順次成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法。
3 3 . —主面にこの主面に対してほぼ平行な上面およびこの主面に対 してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部 を有する第 1導電型の半導体層と、
少なく とも上記結晶部の上記上面上に順次積層された、 少なく とも 活性層および第 導電型の半導体層と、
上記第 1導電型の半導体層と電気的に接続された第 1の電極と、 上記結晶部の上記上面上の上記第 2導電型の半導体層上に設けられ、 上記第 2導電型の半導体層と電気的に接続された第 2の電極とを有す る複数の半導体発光素子が集積された照明装置。
3 4 . 基板上に第 1導電型の半導体層を成長させる工程と、
上記第 1導電型の半導体層上に、 所定形状のエツチングマスクを形 成する工程と、
上記エッチングマスクを用いて上記第 1導電型の半導体層を所定の 深さまでェッチングすることにより柱状または錐体状の結晶部を形成 する工程と、
少なくとも上記結晶部の上に、 少なく とも活性層および第 2導電型 の半導体層を順次成長させる工程とを有する
ことを特徴とする照明装置の製造方法。
PCT/JP2003/011423 2002-09-06 2003-09-08 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 WO2004023569A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004534189A JP4016985B2 (ja) 2002-09-06 2003-09-08 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
AU2003261990A AU2003261990A1 (en) 2002-09-06 2003-09-08 Semiconductor light-emitting device and method for manufacturing same, integrated semiconductor light emitter and method for manufacturing same, image display and method for manufacturing same, and illuminator and method for manufacturing same
US10/494,972 US7205168B2 (en) 2002-09-06 2003-09-08 Semiconductor light emitting device, its manufacturing method, integrated semiconductor light emitting apparatus, its manufacturing method, illuminating apparatus, and its manufacturing method
EP03794281.0A EP1536488B1 (en) 2002-09-06 2003-09-08 Semiconductor light-emitting device and method for manufacturing same, integrated semiconductor light emitter and method for manufacturing same, image display and method for manufacturing same, and illuminator and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/261408 2002-09-06
JP2002261408 2002-09-06

Publications (1)

Publication Number Publication Date
WO2004023569A1 true WO2004023569A1 (ja) 2004-03-18

Family

ID=31973127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/011423 WO2004023569A1 (ja) 2002-09-06 2003-09-08 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Country Status (8)

Country Link
US (2) US7205168B2 (ja)
EP (1) EP1536488B1 (ja)
JP (1) JP4016985B2 (ja)
KR (1) KR100989564B1 (ja)
CN (1) CN1628391A (ja)
AU (1) AU2003261990A1 (ja)
TW (1) TWI228323B (ja)
WO (1) WO2004023569A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347728A (ja) * 2004-06-03 2005-12-15 Samsung Electro Mech Co Ltd フリップチップ用窒化物半導体発光素子
JP2006135321A (ja) * 2004-11-08 2006-05-25 Lg Electron Inc 発光素子及びその製造方法
JP2006253670A (ja) * 2005-02-14 2006-09-21 Showa Denko Kk 窒化物半導体発光素子及びその製造方法
JP2007027724A (ja) * 2005-07-12 2007-02-01 Samsung Electro Mech Co Ltd 発光ダイオード及びその製造方法
US7358544B2 (en) * 2004-03-31 2008-04-15 Nichia Corporation Nitride semiconductor light emitting device
WO2009110187A1 (ja) * 2008-03-05 2009-09-11 パナソニック株式会社 発光素子
WO2010023777A1 (ja) * 2008-08-29 2010-03-04 パナソニック株式会社 発光素子
WO2010055635A1 (ja) * 2008-11-13 2010-05-20 パナソニック株式会社 窒化物半導体デバイス
JP2010263062A (ja) * 2009-05-07 2010-11-18 Canon Inc 面発光レーザアレイ及びその製造方法
JP2016015325A (ja) * 2007-02-26 2016-01-28 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 照明装置を駆動するシステム
JP2016506083A (ja) * 2013-01-08 2016-02-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 改善された光取り出し効率のために成形されたｌｅｄ
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドＰｌｅｓｓｅｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ｌｉｍｉｔｅｄ モノリシックｌｅｄアレイおよびその前駆体
JP7389985B2 (ja) 2018-07-27 2023-12-01 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1658642B1 (en) 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7683391B2 (en) * 2004-05-26 2010-03-23 Lockheed Martin Corporation UV emitting LED having mesa structure
TWI389334B (zh) * 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
US20070093037A1 (en) * 2005-10-26 2007-04-26 Velox Semicondutor Corporation Vertical structure semiconductor devices and method of fabricating the same
JP4986445B2 (ja) * 2005-12-13 2012-07-25 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
DE102006015788A1 (de) 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7413980B2 (en) * 2006-04-25 2008-08-19 Texas Instruments Incorporated Semiconductor device with improved contact fuse
US20100189289A1 (en) * 2006-06-29 2010-07-29 Yusuke Takeuchi Capacitor microphone chip, capacitor microphone, and manufacturing method thereof
KR100801618B1 (ko) * 2006-06-30 2008-02-11 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
TWI309481B (en) 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
KR100786102B1 (ko) * 2006-09-26 2007-12-18 엘지전자 주식회사 발광 다이오드
US7973321B2 (en) * 2007-11-05 2011-07-05 Rohm Co., Ltd. Nitride semiconductor light emitting device having ridge parts
US8716049B2 (en) * 2010-02-23 2014-05-06 Applied Materials, Inc. Growth of group III-V material layers by spatially confined epitaxy
US9099573B2 (en) 2013-10-31 2015-08-04 Samsung Electronics Co., Ltd. Nano-structure semiconductor light emitting device
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
JP6156402B2 (ja) 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
CN109755356B (zh) * 2017-11-07 2020-08-21 山东浪潮华光光电子股份有限公司 一种提升GaN基发光二极管内置欧姆接触性能的方法
CN108598236A (zh) * 2018-04-28 2018-09-28 华灿光电(苏州）有限公司 一种发光二极管外延片及其制作方法
CN109411583B (zh) * 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
TWI769065B (zh) * 2021-08-24 2022-06-21 友達光電股份有限公司 顯示裝置及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2001358401A (ja) * 2000-06-13 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ
WO2002007231A1 (en) * 2000-07-18 2002-01-24 Sony Corporation Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2003051611A (ja) * 2001-08-03 2003-02-21 Sony Corp 半導体素子の製造方法及び半導体素子
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
US20030180977A1 (en) * 2002-01-18 2003-09-25 June Suzuki Semiconductor light emitting device and fabrication method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149030B2 (ja) * 1991-06-13 2001-03-26 富士通株式会社 半導体量子箱装置及びその製造方法
JPH0645650A (ja) 1992-07-24 1994-02-18 Omron Corp 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JP3270704B2 (ja) 1997-03-10 2002-04-02 日本電信電話株式会社 半導体微小構造体の製造方法
CN1292458C (zh) * 1997-04-11 2006-12-27 日亚化学工业株式会社 氮化物半导体的生长方法、氮化物半导体衬底及器件
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP3316479B2 (ja) * 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
JP2000068593A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
US6465941B1 (en) * 1998-12-07 2002-10-15 Sony Corporation Cold cathode field emission device and display
JP3796060B2 (ja) * 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP3705016B2 (ja) 1999-06-28 2005-10-12 豊田合成株式会社 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001284724A (ja) 2000-03-31 2001-10-12 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法
EP1306715B1 (en) * 2000-07-05 2008-05-14 Sony Corporation Image display element, and image display device
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6545738B2 (en) * 2000-07-31 2003-04-08 Lg.Philips Lcd Co., Ltd. Ferroelectric liquid crystal display and method for fabricating the same using opposite polarity split layer electrodes
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
EP1238763A1 (en) 2001-03-09 2002-09-11 N.V. Techno-Food Method and apparatus for slicing a number of articles, in particular tomatoes into a plurality of uniform thin slices in a single operation
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
CA2396325C (en) * 2001-09-06 2010-03-30 Sumitomo Electric Industries, Ltd. Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode
US7072096B2 (en) * 2001-12-14 2006-07-04 Digital Optics International, Corporation Uniform illumination system
CN100338786C (zh) * 2002-06-19 2007-09-19 三垦电气株式会社 半导体发光装置及其制法和半导体发光装置用反射器
JP2004145258A (ja) * 2002-08-30 2004-05-20 Fujitsu Ltd 液晶表示装置の製造方法及び液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2001358401A (ja) * 2000-06-13 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ
WO2002007231A1 (en) * 2000-07-18 2002-01-24 Sony Corporation Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2003051611A (ja) * 2001-08-03 2003-02-21 Sony Corp 半導体素子の製造方法及び半導体素子
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
US20030180977A1 (en) * 2002-01-18 2003-09-25 June Suzuki Semiconductor light emitting device and fabrication method thereof

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358544B2 (en) * 2004-03-31 2008-04-15 Nichia Corporation Nitride semiconductor light emitting device
TWI385815B (zh) * 2004-03-31 2013-02-11 Nichia Corp 氮化物半導體發光元件
US7791098B2 (en) 2004-03-31 2010-09-07 Nichia Corporation Nitride semiconductor light emitting device
US7294864B2 (en) 2004-06-03 2007-11-13 Samsung Electro-Mechanics Co., Ltd. Flip chip type nitride semiconductor light-emitting diode
JP2005347728A (ja) * 2004-06-03 2005-12-15 Samsung Electro Mech Co Ltd フリップチップ用窒化物半導体発光素子
JP4565391B2 (ja) * 2004-11-08 2010-10-20 エルジー エレクトロニクス インコーポレイティド 発光素子及びその製造方法
JP2006135321A (ja) * 2004-11-08 2006-05-25 Lg Electron Inc 発光素子及びその製造方法
US8053795B2 (en) 2004-11-08 2011-11-08 Lg Electronic Inc. Light emitting device and method for fabricating the same
JP2006253670A (ja) * 2005-02-14 2006-09-21 Showa Denko Kk 窒化物半導体発光素子及びその製造方法
JP2007027724A (ja) * 2005-07-12 2007-02-01 Samsung Electro Mech Co Ltd 発光ダイオード及びその製造方法
JP2016015325A (ja) * 2007-02-26 2016-01-28 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 照明装置を駆動するシステム
WO2009110187A1 (ja) * 2008-03-05 2009-09-11 パナソニック株式会社 発光素子
JPWO2009110187A1 (ja) * 2008-03-05 2011-07-14 パナソニック株式会社 発光素子
US8178896B2 (en) 2008-03-05 2012-05-15 Panasonic Corporation Light emitting element
US8309985B2 (en) 2008-08-29 2012-11-13 Panasonic Corporation Light emitting device
WO2010023777A1 (ja) * 2008-08-29 2010-03-04 パナソニック株式会社 発光素子
US8816366B2 (en) 2008-11-13 2014-08-26 Panasonic Corporation Nitride semiconductor device
JP2010118559A (ja) * 2008-11-13 2010-05-27 Panasonic Corp 窒化物半導体デバイス
WO2010055635A1 (ja) * 2008-11-13 2010-05-20 パナソニック株式会社 窒化物半導体デバイス
JP2010263062A (ja) * 2009-05-07 2010-11-18 Canon Inc 面発光レーザアレイ及びその製造方法
JP2016506083A (ja) * 2013-01-08 2016-02-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 改善された光取り出し効率のために成形されたｌｅｄ
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドＰｌｅｓｓｅｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ｌｉｍｉｔｅｄ モノリシックｌｅｄアレイおよびその前駆体
JP7389985B2 (ja) 2018-07-27 2023-12-01 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7320770B2 (ja) 2018-09-28 2023-08-04 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Also Published As

Publication number Publication date
AU2003261990A1 (en) 2004-03-29
KR100989564B1 (ko) 2010-10-25
JP4016985B2 (ja) 2007-12-05
KR20050039734A (ko) 2005-04-29
CN1628391A (zh) 2005-06-15
US20040266043A1 (en) 2004-12-30
US7564064B2 (en) 2009-07-21
EP1536488A1 (en) 2005-06-01
US20070147453A1 (en) 2007-06-28
US7205168B2 (en) 2007-04-17
EP1536488A4 (en) 2012-07-11
TWI228323B (en) 2005-02-21
JPWO2004023569A1 (ja) 2006-01-05
TW200417055A (en) 2004-09-01
EP1536488B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
JP4016985B2 (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP3659201B2 (ja) 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4462249B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
CN101379627B (zh) 发光元件
US7002182B2 (en) Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP5152121B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP4910608B2 (ja) 発光ダイオードの製造方法および電子装置の製造方法
JP2002100805A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2003218390A (ja) 半導体発光素子及びその製造方法
JP2002335016A (ja) 表示装置及び半導体発光素子
JP2007335529A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2008282942A (ja) 半導体素子及びその製造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2004119964A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP3786128B2 (ja) 表示装置の製造方法
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
JP2006128730A (ja) 表示装置
TW541711B (en) Semiconductor light emitting device and its manufacturing method, image display and lighting apparatus
JP2006054381A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004534189

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2003794281

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10494972

Country of ref document: US

Ref document number: 1020047006797

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038018284

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003794281

Country of ref document: EP