JPWO2004023569A1 - 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 - Google Patents
半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2004023569A1 JPWO2004023569A1 JP2004534189A JP2004534189A JPWO2004023569A1 JP WO2004023569 A1 JPWO2004023569 A1 JP WO2004023569A1 JP 2004534189 A JP2004534189 A JP 2004534189A JP 2004534189 A JP2004534189 A JP 2004534189A JP WO2004023569 A1 JPWO2004023569 A1 JP WO2004023569A1
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- light emitting
- semiconductor layer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Abstract
サファイア基板上にｎ型ＧａＮ層を成長させ、その上に六角形状のエッチングマスクを形成する。このエッチングマスクを用いてＲＩＥ法によりｎ型ＧａＮ層を所定深さまでエッチングし、上面がＣ面からなる六角柱部を形成する。エッチングマスクを除去した後、六角柱部を覆うように基板全面に活性層およびｐ型ＧａＮ層を順次成長させ、発光素子構造を形成する。この後、六角柱部の上のｐ型ＧａＮ層上にｐ側電極を形成するとともに、ｎ型ＧａＮ層にｎ側電極を形成する。
Description
この発明は、半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードに適用して好適なものである。
従来、半導体発光素子として、サファイア基板上にｎ型ＧａＮ層を成長させ、その上に所定の開口部を有する成長マスクを形成し、この成長マスクの開口部におけるｎ型ＧａＮ層上に基板の主面に対して傾斜した傾斜結晶面を有する六角錐形状のｎ型ＧａＮ層を選択成長し、その傾斜結晶面上に活性層やｐ型ＧａＮ層などを成長させた発光ダイオードが、本出願人により提案されている（例えば、国際公開第０２／０７２３１号パンフレット（第４７−５０頁、第３図〜第９図）参照）。この発光ダイオードによれば、素子構造を形成する層への基板側からの貫通転位の伝播を抑制することができ、それらの層の結晶性を良好にすることができることにより、高い発光効率を得ることができる。
なお、主表面が（０００１）面であるサファイア基板の主表面上にアモルファス構造の第１の窒化物半導体薄膜を形成し、それを固相エピタキシャル成長によって単結晶化し、その上に第２の窒化物半導体薄膜を気相エピタキシャル成長させ、更にその上に二酸化シリコン薄膜からなり、開口率が５０％以上であり、かつ隣接する窓との最短距離が１００μｍ以下である、第２の窒化物半導体薄膜の表面を露出する複数の窓を有するマスクを形成し、その窓の部分に露出する第２の窒化物半導体薄膜の上に窒化物半導体の微小構造体を気相選択エピタキシャル成長させる技術が知られている（例えば、特開平１０−２５６１５１号公報（第３−４頁、第１図〜第７図））。
しかしながら、上述のように傾斜結晶面上に素子構造を形成する層を成長させることにより発光素子構造を形成する方法は、成長マスクの形成や選択成長などが必要であるため、工程が複雑であるという問題があった。
本発明者の知見によれば、上述のような傾斜結晶面上に素子構造を形成する層を成長させるのではなく、基板主面と平行な面上に素子構造を形成する層を成長させることによっても、上記と同等の高い発光効率の半導体発光素子を、簡単な工程で得ることができることを見出した。
したがって、この発明が解決しようとする課題は、従来のような傾斜結晶面上での結晶成長を利用せず、簡単な工程で、発光効率を大幅に向上させることができる半導体発光素子およびその製造方法を提供することにある。
この発明が解決しようとする他の課題は、従来のような傾斜結晶面上での結晶成長を利用せずに、簡単な工程で、発光効率を大幅に向上させることができる画像表示装置およびその製造方法を提供することにある。
この発明が解決しようとする更に他の課題は、従来のような傾斜結晶面上での結晶成長を利用せずに、簡単な工程で、発光効率を大幅に向上させることができる照明装置およびその製造方法を提供することにある。
なお、主表面が（０００１）面であるサファイア基板の主表面上にアモルファス構造の第１の窒化物半導体薄膜を形成し、それを固相エピタキシャル成長によって単結晶化し、その上に第２の窒化物半導体薄膜を気相エピタキシャル成長させ、更にその上に二酸化シリコン薄膜からなり、開口率が５０％以上であり、かつ隣接する窓との最短距離が１００μｍ以下である、第２の窒化物半導体薄膜の表面を露出する複数の窓を有するマスクを形成し、その窓の部分に露出する第２の窒化物半導体薄膜の上に窒化物半導体の微小構造体を気相選択エピタキシャル成長させる技術が知られている（例えば、特開平１０−２５６１５１号公報（第３−４頁、第１図〜第７図））。
しかしながら、上述のように傾斜結晶面上に素子構造を形成する層を成長させることにより発光素子構造を形成する方法は、成長マスクの形成や選択成長などが必要であるため、工程が複雑であるという問題があった。
本発明者の知見によれば、上述のような傾斜結晶面上に素子構造を形成する層を成長させるのではなく、基板主面と平行な面上に素子構造を形成する層を成長させることによっても、上記と同等の高い発光効率の半導体発光素子を、簡単な工程で得ることができることを見出した。
したがって、この発明が解決しようとする課題は、従来のような傾斜結晶面上での結晶成長を利用せず、簡単な工程で、発光効率を大幅に向上させることができる半導体発光素子およびその製造方法を提供することにある。
この発明が解決しようとする他の課題は、従来のような傾斜結晶面上での結晶成長を利用せずに、簡単な工程で、発光効率を大幅に向上させることができる画像表示装置およびその製造方法を提供することにある。
この発明が解決しようとする更に他の課題は、従来のような傾斜結晶面上での結晶成長を利用せずに、簡単な工程で、発光効率を大幅に向上させることができる照明装置およびその製造方法を提供することにある。
上記課題を解決するために、この発明の第１の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する
ことを特徴とする半導体発光素子である。
ここで、第１導電型の半導体層、活性層および第２導電型の半導体層の材料としては、基本的には、どのような半導体を用いてもよいが、典型的には、ウルツ鉱型の結晶構造を有するものが用いられる。このようなウルツ鉱型の結晶構造を有する半導体としては、窒化物系ＩＩＩ−Ｖ族化合物半導体のほか、ＢｅＭｇＺｎＣｄＳ系化合物半導体やＢｅＭｇＺｎＣｄＯ系化合物半導体などのＩＩ−ＶＩ族化合物半導体などが挙げられる。窒化物系ＩＩＩ−Ｖ族化合物半導体は、最も一般的にはＡｌｘＢｙＧａ１−ｘ−ｙ−ｚＩｎｚＡｓｕＮ１−ｕ−ｖＰｖ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的にはＡｌｘＢｙＧａ１−ｘ−ｙ−ｚＩｎｚＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的にはＡｌｘＧａ１−ｘ−ｚＩｎｚＮ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどである。
第１導電型の半導体層の柱状の結晶部は、典型的には、上面をＣ面とする角柱、特に上面をＣ面とする六角柱形状を有する。また、第１導電型の半導体層の錐体状の結晶部は、典型的には、上面をＣ面とする錐体、特に上面をＣ面とする、順テーパー型または逆テーパー型円錐台形状や六角錐台形状を有する。第２導電型の半導体層上に形成する第２導電型側の電極は、好適には、一般に結晶性が劣る、柱状または錐体状の結晶部の上面の外周の角部を避けて形成する。
この発明の第２の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
ここで、エッチングは、典型的には、ドライエッチング、特に異方性エッチングが可能な反応性イオンエッチング（ＲＩＥ）が用いられるが、そのときのエッチングマスクとしては、好適には、金属膜、例えばＴｉ膜上にＮｉ膜を積層したＴｉ／Ｎｉ積層膜が用いられる。テーパーエッチングを行う場合には、エッチングマスクとして、好適にはレジストからなるものが用いられる。
基板は、第１導電型の半導体層、活性層、第２導電型の半導体層などを良好な結晶性で成長させることが可能である限り、基本的にはどのような材料のものを用いてもよい。具体的には、サファイア（Ａｌ２Ｏ３）（Ｃ面、Ａ面、Ｒ面を含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）、Ｓｉ、ＺｎＳ、ＺｎＯ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。例えば、第１導電型の半導体層、活性層、第２導電型の半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる場合には、Ｃ面を主面としたサファイア基板を用いることができる。ただし、ここで言うＣ面には、これに対して５〜６°程度まで傾いていて実質的にＣ面とみなすことができる結晶面も含むものとする。
結晶部は、典型的には、基板の主面に対してほぼ平行な上面を有する。この上面は典型的にはＣ面である。
エッチングマスクを除去した後、活性層を成長させる前に、好適には活性層を成長させる直前に、第１導電型の半導体層上に、第１導電型の第２の半導体層を成長させるようにしてもよい。このようにすることにより、次のような利点を得ることができる。第１に、エッチングマスクを除去した後に活性層を直接成長させると、この活性層と下地の第２導電型の半導体層との界面に酸化膜などが存在するために活性層の発光特性などに悪影響が生じるが、まず第１導電型の第２の半導体層を成長させてからその上に活性層を成長させると、酸化膜などが存在しない清浄な面上に活性層を成長させることができ、この問題を防止することができる。第２に、エッチングマスクを除去するために基板を大気に晒した場合、第１導電型の半導体層の表面が酸化されて酸化膜が不均一に形成されるところ、活性層の成長時にはこの酸化膜の多い部分では成長が起きにくく、酸化膜の少ない部分から先に成長する結果、活性層の表面に凹凸ができやすいが、上述のように第１導電型の半導体層上に活性層を成長させると、酸化膜などが存在しない清浄な画上に活性層を成長させることができることにより、活性層の表面の平坦性の向上を図ることができる。例えば、第１導電型の半導体層、活性層および第２導電型の半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる場合、第１導電型の第２の半導体層の材料としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いることができる。
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成した後、少なくとも活性層および第２導電型の半導体層を成長させる前に、エッチングされた部分の表面の全部または一部に成長マスクを形成するようにしてもよい。
また、少なくとも活性層および第２導電型の半導体層を順次成長させた後、基板を除去し、続いて、第１導電型の半導体層の裏面側からエッチングすることにより結晶部を分離するようにしてもよい。このようにすれば、素子の分離が極めて容易になり、素子の微細化が容易になり、製造コストの低減を図ることができる。
少なくとも活性層および第２導電型の半導体層は、頂点で閉じるまで成長させるようにしてもよい。
第１導電型の半導体層、第１導電型の第２の半導体層、活性層および第２導電型の半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長（ＨＶＰＥ）などを用いることができる。
この発明の第３の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置である。
ここで、集積型半導体発光装置はその用途を問わないが、典型的な用途を挙げると、画像表示装置や照明装置などである。
この発明の第４の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする集積型半導体発光装置の製造方法である。
この発明の第５の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置である。
この発明の第６の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法である。
この発明の第７の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された照明装置である。
この発明の第８の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする照明装置の製造方法である。
この発明の第２〜第８の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
上述のように構成されたこの発明によれば、第１導電型の半導体層の柱状または錐体状の結晶部の上面、特にＣ面上に成長させる活性層および第２導電型の半導体層の結晶性は非常に良好であることにより、その第２導電型の半導体層上に第２導電型側の電極を形成した場合、第２導電型側の電極と第１導電型側の電極との間に電流を流して素子を駆動したとき、結晶性の良好な活性層からのみ発光を起こさせることができる。
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する
ことを特徴とする半導体発光素子である。
ここで、第１導電型の半導体層、活性層および第２導電型の半導体層の材料としては、基本的には、どのような半導体を用いてもよいが、典型的には、ウルツ鉱型の結晶構造を有するものが用いられる。このようなウルツ鉱型の結晶構造を有する半導体としては、窒化物系ＩＩＩ−Ｖ族化合物半導体のほか、ＢｅＭｇＺｎＣｄＳ系化合物半導体やＢｅＭｇＺｎＣｄＯ系化合物半導体などのＩＩ−ＶＩ族化合物半導体などが挙げられる。窒化物系ＩＩＩ−Ｖ族化合物半導体は、最も一般的にはＡｌｘＢｙＧａ１−ｘ−ｙ−ｚＩｎｚＡｓｕＮ１−ｕ−ｖＰｖ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的にはＡｌｘＢｙＧａ１−ｘ−ｙ−ｚＩｎｚＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的にはＡｌｘＧａ１−ｘ−ｚＩｎｚＮ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどである。
第１導電型の半導体層の柱状の結晶部は、典型的には、上面をＣ面とする角柱、特に上面をＣ面とする六角柱形状を有する。また、第１導電型の半導体層の錐体状の結晶部は、典型的には、上面をＣ面とする錐体、特に上面をＣ面とする、順テーパー型または逆テーパー型円錐台形状や六角錐台形状を有する。第２導電型の半導体層上に形成する第２導電型側の電極は、好適には、一般に結晶性が劣る、柱状または錐体状の結晶部の上面の外周の角部を避けて形成する。
この発明の第２の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
ここで、エッチングは、典型的には、ドライエッチング、特に異方性エッチングが可能な反応性イオンエッチング（ＲＩＥ）が用いられるが、そのときのエッチングマスクとしては、好適には、金属膜、例えばＴｉ膜上にＮｉ膜を積層したＴｉ／Ｎｉ積層膜が用いられる。テーパーエッチングを行う場合には、エッチングマスクとして、好適にはレジストからなるものが用いられる。
基板は、第１導電型の半導体層、活性層、第２導電型の半導体層などを良好な結晶性で成長させることが可能である限り、基本的にはどのような材料のものを用いてもよい。具体的には、サファイア（Ａｌ２Ｏ３）（Ｃ面、Ａ面、Ｒ面を含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）、Ｓｉ、ＺｎＳ、ＺｎＯ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。例えば、第１導電型の半導体層、活性層、第２導電型の半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる場合には、Ｃ面を主面としたサファイア基板を用いることができる。ただし、ここで言うＣ面には、これに対して５〜６°程度まで傾いていて実質的にＣ面とみなすことができる結晶面も含むものとする。
結晶部は、典型的には、基板の主面に対してほぼ平行な上面を有する。この上面は典型的にはＣ面である。
エッチングマスクを除去した後、活性層を成長させる前に、好適には活性層を成長させる直前に、第１導電型の半導体層上に、第１導電型の第２の半導体層を成長させるようにしてもよい。このようにすることにより、次のような利点を得ることができる。第１に、エッチングマスクを除去した後に活性層を直接成長させると、この活性層と下地の第２導電型の半導体層との界面に酸化膜などが存在するために活性層の発光特性などに悪影響が生じるが、まず第１導電型の第２の半導体層を成長させてからその上に活性層を成長させると、酸化膜などが存在しない清浄な面上に活性層を成長させることができ、この問題を防止することができる。第２に、エッチングマスクを除去するために基板を大気に晒した場合、第１導電型の半導体層の表面が酸化されて酸化膜が不均一に形成されるところ、活性層の成長時にはこの酸化膜の多い部分では成長が起きにくく、酸化膜の少ない部分から先に成長する結果、活性層の表面に凹凸ができやすいが、上述のように第１導電型の半導体層上に活性層を成長させると、酸化膜などが存在しない清浄な画上に活性層を成長させることができることにより、活性層の表面の平坦性の向上を図ることができる。例えば、第１導電型の半導体層、活性層および第２導電型の半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる場合、第１導電型の第２の半導体層の材料としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いることができる。
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成した後、少なくとも活性層および第２導電型の半導体層を成長させる前に、エッチングされた部分の表面の全部または一部に成長マスクを形成するようにしてもよい。
また、少なくとも活性層および第２導電型の半導体層を順次成長させた後、基板を除去し、続いて、第１導電型の半導体層の裏面側からエッチングすることにより結晶部を分離するようにしてもよい。このようにすれば、素子の分離が極めて容易になり、素子の微細化が容易になり、製造コストの低減を図ることができる。
少なくとも活性層および第２導電型の半導体層は、頂点で閉じるまで成長させるようにしてもよい。
第１導電型の半導体層、第１導電型の第２の半導体層、活性層および第２導電型の半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長（ＨＶＰＥ）などを用いることができる。
この発明の第３の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置である。
ここで、集積型半導体発光装置はその用途を問わないが、典型的な用途を挙げると、画像表示装置や照明装置などである。
この発明の第４の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする集積型半導体発光装置の製造方法である。
この発明の第５の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置である。
この発明の第６の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法である。
この発明の第７の発明は、
一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部の上面上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された照明装置である。
この発明の第８の発明は、
基板上に第１導電型の半導体層を成長させる工程と、
第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
エッチングマスクを用いて第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする照明装置の製造方法である。
この発明の第２〜第８の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
上述のように構成されたこの発明によれば、第１導電型の半導体層の柱状または錐体状の結晶部の上面、特にＣ面上に成長させる活性層および第２導電型の半導体層の結晶性は非常に良好であることにより、その第２導電型の半導体層上に第２導電型側の電極を形成した場合、第２導電型側の電極と第１導電型側の電極との間に電流を流して素子を駆動したとき、結晶性の良好な活性層からのみ発光を起こさせることができる。
第１図Ａおよび第１図Ｂは、この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２図Ａおよび第２図Ｂは、この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３図Ａおよび第３図Ｂは、この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４図Ａおよび第４図Ｂは、この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第５図Ａおよび第５図Ｂは、この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第６図Ａおよび第６図Ｂは、この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第７図は、この発明の第１の実施形態によるＧａＮ系発光ダイオードの断面図、第８図は、この発明の第２の実施形態によるＧａＮ系発光ダイオードを示す断面図、第９図は、この発明の第２の実施形態によるＧａＮ系発光ダイオードをｎ側電極から見た斜視図、第１０図は、この発明の第３の実施形態による画像表示装置を示す斜視図、第１１図は、この発明の第５の実施形態によるＧａＮ系発光ダイオードの断面図、第１２図Ａおよび第１２図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１３図Ａおよび第１３図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１４図Ａおよび第１４図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１５図Ａおよび第１５図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１６図Ａおよび第１６図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１７図Ａおよび第１７図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１８図Ａおよび第１８図Ｂは、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第１９図Ａおよび第１９図Ｂは、この発明の第８の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２０図Ａおよび第２０図Ｂは、この発明の第９の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２１図Ａおよび第２１図Ｂは、この発明の第１０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２２図は、この発明の第１１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図、第２３図Ａおよび第２３図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２４図Ａおよび第２４図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２５図Ａおよび第２５図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２６図Ａおよび第２６図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２７図Ａおよび第２７図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２８図Ａおよび第２８図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第２９図Ａおよび第２９図Ｂは、この発明の第１３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３０図Ａおよび第３０図Ｂは、この発明の第１９の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３１図Ａおよび第３１図Ｂは、この発明の第１９の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３２図Ａおよび第３２図Ｂは、この発明の第１９の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３３図Ａおよび第３３図Ｂは、この発明の第１９の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３４図Ａおよび第３４図Ｂは、この発明の第２０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３５図Ａおよび第３５図Ｂは、この発明の第２０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３６図Ａおよび第３６図Ｂは、この発明の第２０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３７図Ａおよび第３７図Ｂは、この発明の第２０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３８図Ａおよび第３８図Ｂは、この発明の第２０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第３９図は、この発明の第２０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図、第４０図Ａおよび第４０図Ｂは、この発明の第２１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４１図Ａおよび第４１図Ｂは、この発明の第２２の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４２図Ａおよび第４２図Ｂは、この発明の第２２の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４３図Ａおよび第４３図Ｂは、この発明の第２２の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４４図Ａおよび第４４図Ｂは、この発明の第２２の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４５図Ａおよび第４５図Ｂは、この発明の第２３の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４６図Ａおよび第４６図Ｂは、この発明の第２４の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４７図Ａおよび第４７図Ｂは、この発明の第２５の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図、第４８図〜第５０図は、この発明の第２６の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図、第５１図〜第５３図は、この発明の第２７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図、第５４図〜第５７図は、この発明の第２８の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図、第５８図は、この発明の第２９の実施形態によるＧａＮ系発光ダイオードアレイの製造方法を説明するための断面図、第５９図は、この発明の第３０の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図、第６０図は、この発明の第３１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図、第６１図Ａおよび第６１図Ｂは、この発明の第３２の実施形態による単純マトリクス駆動型ディスプレイの製造方法を説明するための平面図および断面図、第６２図Ａおよび第６２図Ｂは、この発明の第３３の実施形態による並列同時駆動ＧａＮ系発光ダイオードアレイの製造方法を説明するための断面図および平面図である。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
第１図Ａ、第１図Ｂ、第２図Ａ、第２図Ｂ、第３図Ａ、第３図Ｂ、第４図Ａ、第４図Ｂ、第５図Ａ、第５図Ｂ、第６図Ａおよび第６図Ｂはこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示し、第１図Ａ、第２図Ａ、第３図Ａ、第４図Ａ、第５図Ａおよび第６図Ａは斜視図、第１図Ｂ、第２図Ｂ、第３図Ｂ、第４図Ｂ、第５図Ｂおよび第６図Ｂは断面図である。また、第７図はこのＧａＮ系発光ダイオードの完成状態を示す断面図である。
この第１の実施形態においては、第１図Ａおよび第１図Ｂに示すように、まず、例えば主面がＣ＋面であるサファイア基板１１を用意し、サーマルクリーニングなどによりその表面を清浄化した後、このサファイア基板１１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法により、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層１２を成長させる。このＭＯＣＶＤは常圧、減圧、高圧のいずれで行うことも可能であるが、常圧が簡便である。このｎ型ＧａＮ層１２は、可能な限り結晶欠陥、特に貫通転位が少ないものが望ましく、その厚さは例えば２μｍ程度以上あれば通常は足りるが、後にＲＩＥによりエッチングを行うことを考慮して厚めに設定するのが望ましい。低欠陥のｎ型ＧａＮ層１２の形成方法としては種々の方法があるが、一般的な方法として、サファイア基板１１上に、まず例えば５００℃程度の低温でＧａＮバッファ層やＡｌＮバッファ層（図示せず）を成長させ、その後１０００℃程度まで昇温して結晶化してから、その上にｎ型ＧａＮ層１２を成長させる方法がある。
次に、ｎ型ＧａＮ層１２の全面に例えば真空蒸着法、スパッタリング法などにより、例えば厚さがそれぞれ１００ｎｍ程度のＴｉ膜およびＮｉ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばＲＩＥ法によりＴｉ／Ｎｉ積層膜をエッチングして、素子形成位置に六角形状のＴｉ／Ｎｉ積層膜からなるエッチングマスク１３を形成する。このエッチングマスク１３の一辺は〈１１−２０〉方向に平行になるようにするのが好ましい。この六角形状のエッチングマスク１３の直径は必要に応じて決められるが、例えば１０μｍ程度である。
次に、第２図Ａおよび第２図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、例えば塩素系のエッチングガスを用いたＲＩＥ法により、基板表面に対して垂直方向に所定の深さまでエッチングし、六角柱部１４を形成する。このエッチング深さは、得られる六角柱部１４のアスペクト比（＝高さ／幅）をいくつに設定するかに応じて選ばれる。この六角柱部１４のアスペクト比は、発光効率を高くするなどの観点からは、本来大きく（例えば、５程度）取るのが望ましいが、その直径が大きい場合には、ｎ型ＧａＮ層１２の厚さも比例的に増大し、エピタキシャル成長に要する時間やコストが上昇するため、これを考慮して設定する必要がある。具体的には、例えば、六角形状のエッチングマスク１３の直径が上述のように１０μｍのときを考えると、六角柱部１４のアスペクト比は、好適には０．２〜１．０の範囲になるように選ばれ、このとき上記のエッチング深さは２〜１０μｍである。ここでは、特にアスペクト比を比較的小さく選び、０．２〜０．３とする。この場合、エッチング深さは２〜３μｍとなる。ｎ型ＧａＮ層１２の厚さはこのエッチング深さより十分に厚くしておく必要がある。
次に、例えばＲＩＥ法などにより、エッチングマスク１３をエッチング除去する。これによって、第３図Ａおよび第３図Ｂに示すように、ｎ型ＧａＮ層１２の表面に、上面がＣ面からなる六角柱部１４が形成されたＧａＮ加工基板が得られる。
次に、このＧａＮ加工基板をＭＯＣＶＤ装置の反応管に入れ、この反応管内において例えば１〜２分間サーマルクリーニングを行って表面の清浄化を行い、引き続いて、第４図Ａおよび第４図Ｂに示すように、このＧａＮ加工基板上に、例えばＩｎＧａＮ系の活性層１５およびｐ型不純物として例えばＭｇがドープされたｐ型ＧａＮ層１６を順次成長させる。これによって、ｎ型ＧａＮ層１２の六角柱部１４とそのＣ面からなる上面に成長した活性層１５およびｐ型ＧａＮ層１６とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。活性層１５およびｐ型ＧａＮ層１６の厚さは必要に応じて決められるが、活性層１５の厚さは例えば３ｎｍ、ｐ型ＧａＮ層１６の厚さは例えば０．２μｍである。これらのＧａＮ系半導体層の成長温度は、例えば、活性層１５は６５０〜８００℃、典型的には例えば７００℃程度、ｐ型ＧａＮ層１６は８００〜１０５０℃、好適には８５０〜９００℃とする。活性層１５は、例えば、単一のＩｎＧａＮ層からなるものであっても、例えばＩｎ組成が互いに異なる二つのＩｎＧａＮ層を交互に積層した多重量子井戸構造であってもよく、それらのＩｎ組成は、発光波長をどの波長に設定するかに応じて決められる。また、ｐ型ＧａＮ層１６においては、好適には、その最上層のＭｇ濃度を、後述のｐ側電極と良好なオーミック接触を取ることができるように上昇させる。ただし、ｐ型ＧａＮ層１６上に、オーミック接触をより取り易い、ｐ型不純物として例えばＭｇがドープされたｐ型ＩｎＧａＮ層をｐ型コンタクト層として成長させ、その上にｐ側電極を形成してもよい。また、必要に応じて、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。このようにすれば、活性層１５をｎ型ＧａＮ層の清浄な面上に成長させることができるので、結晶性の良好な活性層１５を確実に得ることができ、また、六角柱部１４をＲＩＥ法により形成したときに側面が荒れた状態となっても、ｎ型ＧａＮ層の成長につれてその側面の凹凸が埋められて平坦な面となるため、活性層１５をｎ型ＧａＮ層の平坦な面上に成長させることができる。この場合、このｎ型ＧａＮ層の成長に際しては、まず８５０℃程度の成長温度から成長を始め、その後徐々に成長温度を上昇させて９５０℃程度に設定することが良いことが、経験的に見出されている。ただし、このｎ型ＧａＮ層は、最も簡便には、例えば１０２０℃程度の温度で成長させるようにしてもよい。
なお、上記のＧａＮ系半導体層の成長を１０００℃程度の成長温度で行うときは、一般に、Ｇａの原料の供給量を大幅に増やす（例えば、１００μｍｏｌ／ｍｉｎ以上）必要がある。
上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ３）３Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ３）３Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ３）３Ｉｎ、ＴＭＩ）を、Ｎの原料としてはＮＨ３を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ４）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ３Ｃ５Ｈ４）２Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ５Ｈ５）２Ｍｇ）を用いる。
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、ｎ型ＧａＮ層１２はＮ２とＨ２との混合ガス、活性層１５はＮ２ガス雰囲気、ｐ型ＧａＮ層１６はＮ２とＨ２との混合ガスを用いる。この場合、活性層１５の成長ではキャリアガス雰囲気をＮ２雰囲気としており、キャリアガス雰囲気にＨ２が含まれないので、Ｉｎが脱離するのを抑えることができ、活性層１５の劣化を防止することができる。また、ｐ型ＧａＮ層１６の成長時にはキャリアガス雰囲気をＮ２とＨ２との混合ガス雰囲気としているので、このｐ型ＧａＮ層１６を良好な結晶性で成長させることができる。
次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、リソグラフィーにより、ｎ型ＧａＮ層１２の六角柱部１４と別の部位のｎ側電極形成領域を除いた領域のｐ型ＧａＮ層１６の表面を覆うレジストパターン（図示せず）を形成する。
次に、第５図Ａおよび第５図Ｂに示すように、このレジストパターンをマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１６および活性層１５をエッチングして開口部１７を形成し、この開口部１７にｎ型ＧａＮ層１２を露出させる。この後、レジストパターンを除去する。
次に、基板全面に例えば真空蒸着法によりＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＴｉ膜、Ｐｔ膜およびＡｕ膜をエッチングする。これによって、ｐ型ＧａＮ層１６および活性層１５の開口部１７を通じてｎ型ＧａＮ層１２にコンタクトしたＴｉ／Ｐｔ／Ａｕ構造のｎ側電極１８が形成される。
次に、同様にして、ｎ型ＧａＮ層１２の六角柱部１４のＣ面からなる上面に成長した活性層１５およびｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造のｐ側電極１９を形成する。ここで、このｐ側電極１９は、好適には、六角柱部１４の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを第６図Ａおよび第６図Ｂに示す。第７図に完成状態のＧａＮ系発光ダイオードの断面図を示す。
このようにして製造されたＧａＮ系発光ダイオードのｐ側電極１９とｎ側電極１８との間に電流を流して駆動したところ、活性層１５のＩｎ組成に応じて発光波長３８０〜６２０ｎｍの範囲で、サファイア基板１１を通した発光を確認することができた。
以上のように、この第１の実施形態によれば、ｎ型ＧａＮ層１２に上面がＣ面からなる六角柱部１４を形成し、この六角柱部１４のＣ面からなる上面に活性層１５およびｐ型ＧａＮ層１６を成長させているので、これらの活性層１５およびｐ型ＧａＮ層１６の結晶性を極めて良好にすることができる。そして、六角柱部１４の上面に成長したｐ型ＧａＮ層１６のＣ面からなる上面に周辺の角部から離してｐ側電極１９を形成しているので、結晶性が非常に良好な活性層１５からのみ発光を起こさせることができる。このため、高い発光効率を得ることができる。
更に、ｎ側電極１８の形成のためにｐ型ＧａＮ層１６および活性層１５にＲＩＥのようなドライエッチングにより開口部１７を形成したり、集積型半導体発光装置を製造する場合に素子間を分離するためにｐ型ＧａＮ層１６および活性層１５をＲＩＥのようなドライエッチングによりエッチングしたりすると、その部分の活性層１５に損傷が発生するのを避けることが難しいが、この損傷が発生する部分は実際に発光が起きる部分（ｐ側電極１９とその近傍の２〜５μｍの範囲）から十分に離れているため、発光特性に何ら悪影響を及ぼさない。
また、ｎ型ＧａＮ層１２の六角柱部１４の段差の高さをある程度取ることにより、その上面の活性層１５から発生した光を六角柱部１４の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率を高くすることができる。更に、ｐ側電極１９としてＮｉ／Ｐｔ／Ａｕ構造のものを用いる代わりに、反射率の高い金属膜、例えば銀（Ａｇ）膜などを用いることにより、六角柱部１４の上のｐ型ＧａＮ層１７の上面での反射率を高くすることができ、光の取り出し効率を高くすることができ、発光効率を高くすることができる。また、特に六角柱部１４のアスペクト比を大きくすることにより、発光効率をより高くすることができる。
また、すでに述べた従来のＧａＮ系発光ダイオードでは、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）からなる成長マスクの開口部におけるｎ型ＧａＮ層上に基板の主面に対して傾斜した傾斜結晶面を有する六角錐形状のｎ型ＧａＮ層を選択成長し、成長マスクを残したままその傾斜結晶面上に活性層やｐ型ＧａＮ層などを成長させるところ、ｎ型ＧａＮ層の選択成長やその後のｐ型ＧａＮ層の成長は１０００℃前後の高温で行われるため、この成長時に成長マスクの表面からシリコン（Ｓｉ）や酸素（Ｏ）が脱離し、これがその付近の成長層に取り込まれるという現象が起こる。この現象が及ぼす影響はｐ型ＧａＮ層の成長時に特に顕著であり、ＧａＮに対してｎ型不純物として働くＳｉが、ｐ型ＧａＮ層の成長時に成長層に取り込まれると、ｐ型になりにくく、ｐ型になったとしても、正孔濃度、移動度ともに激減することが明らかとなり、これが発光ダイオードの発光効率の向上を阻害する原因であることが判明した。更に、この成長マスクの開口部を形成する際にはフォトリソグラフィー工程を必要とするが、その際にはレジストをマスク面に密着させて部分的に除去する工程が必要である。ところが、この除去時には、レジストが成長マスクの微小な間隙に残りやすく、その除去は極めて難しい。このため、後の高温成長時に、この残存レジストが不純物源となってｐ型ＧａＮ層などの特性を悪化させることもある。これに対し、この第１の実施形態においては、成長マスクを用いた選択成長を行わないため、活性層１５およびｐ型ＧａＮ層１６の成長時に、ＳｉＯ２やＳｉＮなどからなる成長マスクが存在することはあり得ず、ｐ型ＧａＮ層１６の成長時に、成長マスクからＳｉが脱離して成長層に取り込まれる問題が本質的に存在しない。また、レジストによる汚染の問題も本質的に存在しない。このため、十分にＭｇがドープされた低比抵抗のｐ型ＧａＮ層１６を得ることができ、ひいてはＧａＮ系発光ダイオードの発光効率の向上を図ることができる。
次に、この発明の第２の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第２の実施形態においては、第１の実施形態と同様に工程を進めてｐ型ＧａＮ層１６の成長まで行った後、このｐ型ＧａＮ層１６上にｐ側電極１９を形成する。次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第８図に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。このｎ側電極１８は例えばＩＴＯなどからなる透明電極としてもよく、この場合は六角錐形状の部分に対応する部分を含むｎ型ＧａＮ層１２の裏面の広い面積にわたってｎ側電極１８を形成することができる。このようにｎ側電極１８としてＩＴＯなどからなる透明電極を用いる場合、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするために、好適には、ｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドＰを形成し、その上にこのパッドＰを覆うように透明電極を形成するようにする。このＴｉ／Ａｕ構造のパッドＰにおいて、Ｔｉ膜の厚さは例えば１０ｎｍ程度、Ａｕ膜の厚さは例えば１００ｎｍ程度である。また、このｎ側電極１８をＴｉ／Ｐｔ／Ａｕ構造の金属積層膜により形成する場合には、ｎ型ＧａＮ層１２を通して外部に光が放射されるようにするため、第９図に示すように、六角柱部１４に対応する部分におけるｎ側電極１８に開口部１８ａを設ける。
上記以外のことは第１の実施形態と同様である。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３の実施形態による画像表示装置について説明する。この画像表示装置を第１０図に示す。
第１０図に示すように、この画像表示装置においては、サファイア基板１１の面内の互いに直交するｘ方向およびｙ方向にＧａＮ系発光ダイオードが規則的に配列され、ＧａＮ系発光ダイオードの二次元アレイが形成されている。各ＧａＮ系発光ダイオードの構造は、例えば第１の実施形態と同様である。
ｙ方向には、赤色（Ｒ）発光用のＧａＮ系発光ダイオード、緑色（Ｇ）発光用のＧａＮ系発光ダイオードおよび青色（Ｂ）発光用のＧａＮ系発光ダイオードが隣接して配列され、これらの３つのＧａＮ系発光ダイオードにより１画素が形成されている。ｘ方向に配列された赤色発光用のＧａＮ系発光ダイオードのｐ側電極１９同士は配線２０により互いに接続され、同様に、ｘ方向に配列された緑色発光用のＧａＮ系発光ダイオードのｐ側電極１９同士は配線２１により互いに接続され、ｘ方向に配列された青色発光用のＧａＮ系発光ダイオードのｐ側電極１９同士は配線２２により互いに接続されている。一方、ｎ側電極１８はｙ方向に延在しており、ｙ方向に配列されたＧａＮ系発光ダイオードの共通電極となっている。
このように構成された単純マトリクス方式の画像表示装置においては、表示すべき画像の信号に応じて配線２０〜２２とｎ側電極１８とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、画像を表示することができる。
この第３の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度のフルカラー画像表示装置を実現することができる。
次に、この発明の第４の実施形態による照明装置について説明する。この照明装置は第１０図に示す画像表示装置と同様な構成を有する。
この照明装置においては、照明光の色に応じて配線２０〜２２とｎ側電極１８とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、照明光を発生させることができる。
この第４の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度の照明装置を実現することができる。
次に、この発明の第５の実施形態によるＧａＮ系発光ダイオードについて説明する。
この第５の実施形態においては、第１の実施形態において、エッチングマスク１３を用いてｎ型ＧａＮ層１２をＲＩＥ法によりエッチングして六角柱部１４を形成する際のエッチング深さを大きくする。具体的には、得られる六角柱部１４のアスペクト比が例えば０．８〜１．０の範囲になるように選び、六角形状のエッチングマスク１３の直径が１０μｍのときには８〜１０μｍとする。
上記以外のことは第１の実施形態と同様である。
この第５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第６の実施形態によるＧａＮ系発光ダイオードについて説明する。
この第６の実施形態においては、第１の実施形態において、エッチングマスク１３を用いてｎ型ＧａＮ層１２をＲＩＥ法によりエッチングして六角柱部１４を形成する際のエッチングマスク１３の直径を小さくする。具体的には、六角形状のエッチングマスク１３の直径を５μｍとし、そのときの得られる六角柱部１４のアスペクト比が例えば２になるように選ぶ。このとき、エッチング深さは１０μｍとなる。
上記以外のことは第１の実施形態と同様である。
この第６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第７の実施形態について説明する。
この第７の実施形態においては、第１２図Ａおよび第１２図Ｂに示すように、第１の実施形態と同様に工程を進めてｎ型ＧａＮ層１２の成長まで行った後、このｎ型ＧａＮ層１２上に円形のレジストからなるエッチングマスク１３を形成する。
次に、第１３図Ａおよび第１３図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、例えば塩素ガスにアルゴンガスを加えたエッチングガスを用いたＲＩＥ法により所定の深さまでエッチングする。この場合、エッチングマスク１３の後退が徐々に生じてテーパーエッチングが行われる結果、基板表面に対して傾斜した側面を有する順テーパー形状の円錐台部２３が形成される。この円錐台部２３の側面の傾斜角度は例えば４５°±１０°、上面の直径は例えば１０〜２０μｍ、典型的には例えば１５μｍ程度、高さ（厚さ）は例えば２〜７μｍ（例えば、５μｍ程度）とする。
次に、例えばプラズマアッシングなどにより、エッチングマスク１３を除去する。これによって、第１４図Ａおよび第１４図Ｂに示すように、ｎ型ＧａＮ層１２の表面に、上面がＣ面からなる円錐台部２３が形成されたＧａＮ加工基板が得られる。
次に、第１５図Ａおよび第１５図Ｂに示すように、第１の実施形態と同様にして活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この場合、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型ＧａＮ層を例えば１０２０℃程度の温度で成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。
次に、第１６図Ａおよび第１６図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の円錐台部２３のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を円形に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、円錐台部２３の上のｐ型ＧａＮ層１６の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。ｐ側電極１９としてＮｉ／Ａｇ／Ａｕ構造のものを用いる場合、Ｎｉ膜が厚過ぎるとＡｇ膜に到達する光の量が少なくなって反射膜としてＡｇ膜を含ませた意味がなくなるため、Ｎｉ膜は可能な限り薄く、例えば２ｎｍ程度の厚さにし、一方、Ａｇ膜およびＡｕ膜の厚さはそれぞれ例えば１００ｎｍ程度で足りる。このｐ側電極１９は、好適には、円錐台部２３の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第１７図Ａおよび第１７図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを第１８図Ａおよび第１８図Ｂに示す。
上記以外のことは第１および第２の実施形態と同様である。
この第７の実施形態によれば、第１および第２の実施形態と同様な利点に加えて、第１８図Ｂにおいて矢印で示すように、円錐台部２３の上面の部分に形成された活性層１５から斜め下の方向に発生した光は円錐台部２３の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率をより一層高くすることができるという利点を得ることができる。
次に、この発明の第８の実施形態について説明する。
この第８の実施形態においては、第１９図Ａおよび第１９図Ｂに示すように、ｎ型ＧａＮ層１２の円錐台部２３の上面に成長したｐ型ＧａＮ層１６の上面に、円環状のｐ側電極１９を形成する。
上記以外のことは第７の実施形態と同様である。
この第８の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第９の実施形態について説明する。
この第９の実施形態においては、第２０図Ａおよび第２０図Ｂに示すように、ｎ型ＧａＮ層１２の円錐台部２３の上面に形成されたｐ側電極１９および円錐台部２３の側面に成長したｐ型ＧａＮ層１６を覆うようにＡｇ膜２４が形成されている。このＡｇ膜２４によって、円錐台部２３の上面の部分に形成された活性層１５から斜め下の方向に発生した光が円錐台部２３の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射されるときの反射率を高くすることができ、光の取り出し効率をより高くすることができ、発光効率をさらに一層高くすることができる。なお、この場合、Ａｇ膜２４はｐ型ＧａＮ層１６と接触するが、この接触はショットキー接触となるので、動作電流はｐ側電極１９とｐ型ＧａＮ層１６との接触部のみに流れる。
上記以外のことは第７の実施形態と同様である。
この第９の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１０の実施形態について説明する。
この第１０の実施形態においては、第１８図Ａおよび第１８図Ｂに示すＧａＮ系発光ダイオードにおいて、ｐ側電極１９として例えばＩＴＯなどの透明電極が用いられ、ｎ側電極１８として例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第７の実施形態と同様である。
この第１０の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１１の実施形態について説明する。
この第１１の実施形態においては、第７の実施形態と同様に工程を進めてｐ側電極１９の形成まで行った後、例えばこのｐ側電極１９をマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１６および活性層１５を順次エッチングし、隣接する円錐台部２３同士の間でｐ型ＧａＮ層１６を分離する。その後、サファイア基板１１からのｎ型ＧａＮ層１２から上の部分の剥離、ｎ型ＧａＮ層１２の裏面へのｎ側電極１８の形成を行う。この状態を第２１図Ａおよび第２１図Ｂに示す。
こうして、多数の円錐台部２３が所定の配置および間隔でアレイ状に形成されたｎ型ＧａＮ層１２の全体を第２２図に示す。このｎ型ＧａＮ層１２を隣接する円錐台部２３の間の部分で分離してチップ化し、ＧａＮ系発光ダイオードを得る。
上記以外のことは第７の実施形態と同様である。
この第１１の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１２の実施形態について説明する。
この第１２の実施形態においては、第７の実施形態において、円錐台部２３の上面の直径を充分に小さく、例えば５μｍ程度以下（例えば、２〜３μｍ）にし、ｐ側電極１９も同様に小さくする。
上記以外のことは第７の実施形態と同様である。
この第１２の実施形態によれば、第７の実施形態と同様な利点を得ることができるほか、発光面の大きさが充分に小さいことにより、発光面以外の黒の部分の面積が相対的に大きくなって、発光を観測した場合、黒が沈むようにすることができるという利点を得ることができる。
次に、この発明の第１３の実施形態について説明する。
この第１３の実施形態においては、第２３図Ａおよび第２３図Ｂに示すように、第１の実施形態と同様に工程を進めてｎ型ＧａＮ層１２の成長まで行った後、このｎ型ＧａＮ層１２上に六角形状のレジストからなるエッチングマスク１３を形成する。この六角形状のエッチングマスク１３の一辺は〈１１−２０〉方向に平行になるようにするのが好ましい。
次に、第２４図Ａおよび第２４図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、例えば塩素ガスにアルゴンガスを加えたエッチングガスを用いたＲＩＥ法により所定の深さまでエッチングする。この場合、エッチングマスク１３の後退が徐々に生じてテーパーエッチングが行われる結果、基板表面に対して傾斜した側面を有する順テーパー形状の六角錐台部２５が形成される。
次に、例えばプラズマアッシングなどにより、エッチングマスク１３を除去する。これによって、第２５図Ａおよび第２５図Ｂに示すように、ｎ型ＧａＮ層１２の表面に、上面がＣ面からなる六角錐台部２５が形成されたＧａＮ加工基板が得られる。この六角錐台部２５の六角形状の上面上における、六角形の辺に垂直な方向は〈１−１００〉方向であり、六角錐台部２５の側面の法線の方向は〈１−１０１〉方向であるようにするのが好ましい。
次に、第２６図Ａおよび第２６図Ｂに示すように、第１の実施形態と同様にして活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この場合、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。このようにすれば、活性層１５をｎ型ＧａＮ層の平坦で清浄な面上に成長させることができるので、結晶性の良好な活性層１５を確実に得るととができ、また、六角錐台部２５をＲＩＥ法などにより形成したときに正確な六角錐台からずれた形状となったり側面が荒れた状態となっても、このｎ型ＧａＮ層の成長につれて形状が修正されて良好な形状の六角錐台に近づいたりその表面の凹凸が埋められて平坦な面となるため、六角錐台部２５の形状を良好にすることができ、その上に活性層１５およびｐ型ＧａＮ層１６を良好に成長させることができる。
次に、第２７図Ａおよび第２７図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長した活性層１５およびｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を六角形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、六角錐台部２５の上のｐ型ＧａＮ層１６の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。ｐ側電極１９としてＮｉ／Ａｇ／Ａｕ構造のものを用いる場合、Ｎｉ膜が厚過ぎるとＡｇ膜に到達する光の量が少なくなって反射膜としてＡｇ膜を含ませた意味がなくなるため、Ｎｉ膜は可能な限り薄く、例えば２ｎｍ程度の厚さにし、一方、Ａｇ膜およびＡｕ膜の厚さはそれぞれ例えば１００ｎｍ程度で足りる。このｐ側電極１９は、好適には、六角錐台部２５の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第２８図Ａおよび第２８図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを第２９図Ａおよび第２９図Ｂに示す。
上記以外のことは第１および第２の実施形態と同様である。
この第１３の実施形態によれば、第１および第２の実施形態と同様な利点に加えて、六角錐台部２５の上面の部分に形成された活性層１５から斜め下の方向に発生した光は六角錐台部２５の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率をより一層高くすることができるという利点を得ることができる。
次に、この発明の第１４の実施形態について説明する。
この第１４の実施形態においては、第１３の実施形態において、ｎ型ＧａＮ層１２の六角錐台部２５の上面に成長した活性層１５およびｐ型ＧａＮ層１６の上面に、六角形の環状のｐ側電極１９を形成する。
上記以外のことは第１３の実施形態と同様である。
この第１４の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第１５の実施形態について説明する。
この第１５の実施形態においては、第１３の実施形態において、第９の実施形態と同様に、ｎ型ＧａＮ層１２の六角錐台部２５の上面に形成されたｐ側電極１９および六角錐台部２５の側面に成長したｐ型ＧａＮ層１６を覆うようにＡｇ膜２４が形成されている。
上記以外のことは第１３および第９の実施形態と同様である。
この第１５の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第１６の実施形態について説明する。
この第１６の実施形態においては、第１３の実施形態において、第１０の実施形態と同様に、第２９図Ａおよび第２９図Ｂに示すＧａＮ系発光ダイオードにおいて、ｐ側電極１９として例えばＩＴＯなどの透明電極が用いられ、ｎ側電極１８として例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第１３および第１０の実施形態と同様である。
この第１６の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第１７の実施形態について説明する。
この第１７の実施形態においては、第７の実施形態と同様に工程を進めてｐ側電極１９の形成まで行った後、例えばこのｐ側電極１９をマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１６および活性層１５を順次エッチングし、隣接する六角錐台部２５の間でｐ型ＧａＮ層１６を分離する。その後、サファイア基板１１からのｎ型ＧａＮ層１２から上の部分の剥離、ｎ型ＧａＮ層１２の裏面へのｎ側電極１８の形成を行う。こうして、多数の六角錐台部２５が所定の配置および間隔でアレイ状に形成されたｎ型ＧａＮ層１２を隣接する六角錐台部２５の間の部分で分離してチップ化し、ＧａＮ系発光ダイオードを得る。
上記以外のことは第１３および第１１の実施形態と同様である。
この第１７の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１８の実施形態について説明する。
この第１８の実施形態においては、第１３の実施形態において、六角錐台部２５の上面の直径を充分に小さく、例えば５μｍ程度以下（例えば、２〜３μｍ）にし、ｐ側電極１９も同様に小さくする。
上記以外のことは第１３の実施形態と同様である。
この第１８の実施形態によれば、第１３の実施形態と同様な利点を得ることができるほか、発光面の大きさが充分に小さいことにより、例えばこのＧａＮ系発光ダイオードを用いて画像表示装置を構成した場合、発光面以外の黒の部分の面積が相対的に大きくなって、発光を観測した場合、黒が沈むようにすることができるという利点を得ることもできる。
次に、この発明の第１９の実施形態について説明する。
この第１９の実施形態においては、第１３の実施形態と同様に工程を進めて、第２５図Ａおよび第２５図Ｂに示すように、ｎ型ＧａＮ層１２に六角錐台部２５を形成する。この後、必要に応じて、ＧａＮ加工基板上に薄く、ｎ型ＧａＮ層を成長させるようにしてもよい。
次に、第３０図Ａおよび第３０図Ｂに示すように、六角錐台部２５の上面と側面の下部を除いた部分とが露出するように例えばＳｉＯ２膜やＳｉＮ膜などからなる成長マスク２６を形成する。この成長マスク２６は、具体的には例えば次のようにして形成する。まず、六角錐台部２５を含むｎ型ＧａＮ層１２の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより、例えば厚さが１００ｎｍ程度のＳｉＯ２膜を形成した後、その上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ４やＣＨＦ３などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ２膜をエッチングし、パターニングする。こうして、成長マスク２６が形成される。この成長マスク２６の開口部の形状は、その一辺が〈１１−２０〉方向に平行な六角形とするのが好ましい。
次に、第３１図Ａおよび第３１図Ｂに示すように、成長マスク２６を用い、その開口部における六角錐台部２５上にｎ型ＧａＮ層２７、活性層１５およびｐ型ＧａＮ層１６を順次選択成長させる。この場合、活性層１５をｎ型ＧａＮ層２７の平坦で清浄な面上に成長させることができるので、結晶性の良好な活性層１５を確実に得ることができ、また、六角錐台部２５の形状を良好にすることができ、その上に活性層１５およびｐ型ＧａＮ層１６を良好に成長させることができる。
次に、第３２図Ａおよび第３２図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を六角形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、六角錐台部２５の上のｐ型ＧａＮ層１７の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。ｐ側電極１９としてＮｉ／Ａｇ／Ａｕ構造のものを用いる場合、Ｎｉ膜が厚過ぎるとＡｇ膜に到達する光の量が少なくなって反射膜としてＡｇ膜を含ませた意味がなくなるため、Ｎｉ膜は可能な限り薄く、例えば２ｎｍ程度の厚さにし、一方、Ａｇ膜およびＡｕ膜の厚さはそれぞれ例えば１００ｎｍ程度で足りる。このｐ側電極１９は、好適には、六角錐台部２５の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第３３図Ａおよび第３３図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第１および第２の実施形態と同様である。
この第１９の実施形態によれば、第１および第２の実施形態と同様な利点に加えて、六角錐台部２５の上面の部分に形成された活性層１５から斜め下の方向に発生した光は六角錐台部２５の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率をより一層高くすることができるという利点を得ることができる。
次に、この発明の第２０の実施形態について説明する。
この第２０の実施形態においては、第１３の実施形態と同様に工程を進めて、第２５図Ａおよび第２５図Ｂに示すように、ｎ型ＧａＮ層１２に六角錐台部２５を形成する。この後、必要に応じて、ＧａＮ加工基板上に薄く、ｎ型ＧａＮ層を成長させるようにしてもよい。
次に、第３４図Ａおよび第３４図Ｂに示すように、六角錐台部２５の上面のみ露出するように例えばＳｉＯ２膜やＳｉＮ膜などからなる成長マスク２６を形成する。この成長マスク２６の形成方法は第１９の実施形態と同様である。
次に、第３５図Ａおよび第３５図Ｂに示すように、成長マスク２６を用い、六角錐台部２５の上面にまず、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層２８を六角錐台部２５の上面から張り出すまで選択成長させる。
次に、第３６図Ａおよび第３６図Ｂに示すように、ｎ型ＧａＮ層２８上に活性層１５およびｐ型ＧａＮ層１６を選択成長させる。この場合、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。
次に、第３７図Ａおよび第３７図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を六角形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、六角錐台部２５の上のｐ型ＧａＮ層１７の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第３８図Ａおよび第３８図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第１および第２の実施形態と同様である。
この第２０の実施形態によれば、第１および第２の実施形態と同様な利点を得ることができる。
また、この第２０の実施形態においては、第３９図に示すように、六角錐台部２５を形成する際の間隔や配置などによっては、ｎ型ＧａＮ層２８を選択成長させる際に互いに隣接する六角錐台部２５から横方向成長するｎ型ＧａＮ層２８同士の競合で、両者が出会って境界が形成された時点で成長が終了する。この場合、ｎ型ＧａＮ層２８の境界部は一般に機械的強度が低いため、サファイア基板１１からｎ型ＧａＮ層１２から上の部分を剥離する際に自然に素子分離が行われ、ＧａＮ系発光ダイオードチップを得ることができる。
次に、この発明の第２１の実施形態について説明する。
この第２１の実施形態においては、第７の実施形態と同様に工程を進めてエッチングマスク１３の形成まで行った後、第４０図Ａおよび第４０図Ｂに示すように、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長したｎ型ＧａＮ層２８上に成長したｐ型ＧａＮ層１６の上面に、六角形の環状のｐ側電極１９を形成する。この場合、このｐ側電極１９の内周は六角錐台部２５の上面の外周よりも外側にくるようにする。これは、六角錐台部２５の直上の部分のｎ型ＧａＮ層２８には選択成長時に下地の六角錐台部２５からの転位が伝播するのに対し、六角錐台部２５から張り出すように横方向成長した部分のｎ型ＧａＮ層２８には転位がほとんど伝播せず結晶性が良好であるため、この結晶性が良好なｎ型ＧａＮ層２８上に成長した活性層１５およびｐ型ＧａＮ層１６の結晶性も良好となることから、その上に限定してｐ側電極１９を形成するのが望ましいからである。
上記以外のことは第１３および第２０の実施形態と同様である。
この第２１の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第２２の実施形態について説明する。
この第２２の実施形態においては、第７の実施形態と同様に工程を進めてエッチングマスク１３の形成まで行った後、第４１図Ａおよび第４１図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、所定のエッチングガスを用いたＲＩＥ法により所定の深さまでエッチングし、逆テーパー形状の逆円錐台部２９が形成される。
次に、例えばプラズマアッシングなどにより、エッチングマスク１３を除去する。これによって、第４２図Ａおよび第４２図Ｂに示すように、ｎ型ＧａＮ層１２の表画に、上面がＣ面からなる逆円錐台部２９が形成されたＧａＮ加工基板が得られる。
次に、第４３図Ａおよび第４３図Ｂに示すように、第１の実施形態と同様にして活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この場合、これらの活性層１５およびｐ型ＧａＮ層１６は、逆円錐台部２９の側面には成長しないようにすることができる。また、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。
次に、第４４図Ａおよび第４４図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の逆円錐台部２９のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を円形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもできる。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第４５図Ａおよび第４５図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第１および第２の実施形態と同様である。
この第２２の実施形態によれば、第１および第２の実施形態と同様な利点を得ることができる。
次に、この発明の第２３の実施形態について説明する。
この第２３の実施形態においては、第４５図Ａおよび第４５図Ｂに示すＧａＮ系発光ダイオードにおいて、ｐ側電極１９として例えばＩＴＯなどの透明電極が用いられ、ｎ側電極１８として例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第２２の実施形態と同様である。
この第２３の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２４の実施形態について説明する。
この第２４の実施形態においては、第４５図Ａおよび第４５図Ｂに示すＧａＮ系発光ダイオードにおいて、第４６図Ａおよび第４６図Ｂに示すように、ｐ側電極１９として、まずオーミック接触特性に優れたＴｉ／Ｐｔ／ＡｕからなるパッドＰを逆円錐台部２９の上面の片隅の一部に小面積で形成した後、その上にこのパッドＰを覆うように、逆円錐台部２９のほぼ上面全体に広がるＮｉ／Ａｕ金属積層膜からなるｐ側電極１９を形成する。このＮｉ／Ａｕ金属積層膜においては、Ｎｉ膜の厚さは例えば２ｎｍ程度、Ａｕ膜の厚さは例えば１０ｎｍ程度と薄くし、このＮｉ／Ａｕ金属積層膜の光透過率が充分に高くなるようにする。ｎ側電極１８としては、例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第７の実施形態と同様である。
この第２４の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２５の実施形態について説明する。
この第２５の実施形態においては、第４５図Ａおよび第４５図Ｂに示すＧａＮ系発光ダイオードにおいて、第４７図Ａおよび第４７図Ｂに示すように、ｐ側電極１９を網目（メッシュ）状に形成する。ｎ側電極１８としては、例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。このようにｐ側電極１９を網目状に形成することにより、このｐ側電極１９の隙間を通して光取り出しを良好に行うことができる。
上記以外のことは第２２の実施形態と同様である。
この第２５の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２６の実施形態について説明する。
この第２６の実施形態においては、第２２の実施形態と同様に工程を進めてｐ型ＧａＮ層１６の成長まで行う。この状態は第４３図Ａおよび第４３図Ｂに示すと同様である。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。この状態を第４８図Ａおよび第４８図Ｂに示す。
次に、ｎ型ＧａＮ層１２の、活性層１５およびｐ型ＧａＮ層１６が形成されている表面側を例えばレジストなど（図示せず）により覆って保護した状態で、ｎ型ＧａＮ層１２の裏面から例えばＲＩＥ法により破線で示した位置までエッチングする。これによって、第４９図に示すように、逆円錐台部２９が切り出され、素子分離が行われる。
この後、第５０図に示すように、ｐ型ＧａＮ層１６上に透明電極からなるｐ側電極１９を形成するとともに、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成し、目的とするＧａＮ系発光ダイオードを完成させる。
上記以外のことは第２２の実施形態と同様である。
この第２６の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２７の実施形態について説明する。
この第２７の実施形態においては、第７の実施形態と同様に工程を進めてｐ側電極１９の形成まで行い、さらにサファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。
次に、第５１図に示すように、ｎ型ＧａＮ層１２のｐ側電極１９が形成されている表面側を例えばレジストなど（図示せず）により覆って保護した状態で、ｎ型ＧａＮ層１２の裏面から例えばＲＩＥ法により破線で示した位置までエッチングする。これによって、第５２図に示すように、円錐台部２３が切り出され、素子分離が行われる。
次に、第５３図に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成し、目的とするＧａＮ系発光ダイオードを完成させる。
上記以外のことは第２２の実施形態と同様である。
この第２７の実施形態によれば、第２２の実施形態と同様な利点を有する。
次に、この発明の第２８の実施形態について説明する。
この第２８の実施形態においては、第５４図に示すように、まず、サファイア基板１１上にｎ型ＧａＮ層１２を成長させた後、このｎ型ＧａＮ層１２の表面を部分的にエッチングすることによりテーパー形状の六角錐台部２５を形成する。この六角錐台部２５の上面はＣ面からなり、側面は好適にはＳ面に近い斜面となるようにする。また、この六角錐台部２５の幅は例えば１〜５０μｍ、高さは例えば１〜１０μｍとする。次に、この六角錐台部２５が形成されたｎ型ＧａＮ層１２上にｎ型ＧａＮ層２７、活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この後、各六角錐台部２５の上の部分のｐ型ＧａＮ層１６の上にｐ側電極１９を形成する。
次に、第５５図に示すように、ｐ側電極１９が形成されたｐ型ＧａＮ層１６側の表面に接着剤層３０を形成し、この接着剤層３０により支持基板３１を貼り合わせた後、サファイア基板１１から、ｎ型ＧａＮ層２７から上の部分を剥離する。
次に、第５６図に示すように、ｎ型ＧａＮ層１２の裏面側から全面エッチングすることにより、各六角錐台部２５を互いに分離する。
次に、第５７図に示すように、六角錐台部２５の底面にｎ側電極１８を形成する。
この後、接着剤層３０をエッチング除去することにより、六角錐台部２５を完全に分離する。これによって、ＧａＮ系発光ダイオードが得られる。
この第２８の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２９の実施形態について説明する。
この第２９の実施形態においては、第２８の実施形態と同様に工程を進めてサファイア基板１１から、ｎ型ＧａＮ層１２から上の部分の剥離を行った後、第５８図に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。このｎ側電極１８は、動作時には各六角錐台部２５の上面の部分の活性層１５から発光が生じるため、光取り出しの妨げにならないように、各六角錐台部２５の間の部分に対応する部分のｎ型ＧａＮ層１２上に網目状に形成する。これによって、ＧａＮ系発光ダイオードアレイが得られる。
この第２９の実施形態によれば、第７の実施形態と同様な利点を得ることができるほか、各ＧａＮ系発光ダイオードを同時に点灯させることにより、大出力を得ることができるという利点を得ることができる。
次に、この発明の第３０の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第３０の実施形態においては、第２８の実施形態と同様に工程を進めてサファイア基板１１から、ｎ型ＧａＮ層１２から上の部分の剥離を行う。
次に、ｎ型ＧａＮ層１２の裏面から例えばＲＩＥ法により選択的にエッチングすることにより、第５９図に示すように、各六角錐台部２５を互いに分離する。
次に、六角錐台部２５の底面にｎ側電極１８を形成する。
この後、接着剤層３０をエッチング除去することにより、六角錐台部２５を完全に分離する。これによって、ＧａＮ系発光ダイオードが得られる。
この第３０の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第３１の実施形態について説明する。
この第３１の実施形態においては、第２８の実施形態と同様に工程を進めてｎ型ＧａＮ層１２の成長まで行った後、第６０図に示すように、このｎ型ＧａＮ層１２の表面をＲＩＥ法などにより基板表面に対して垂直な方向に選択的にエッチングすることにより六角柱部１４を形成する。次に、この六角柱部１４が形成されたｎ型ＧａＮ層１２上にｎ型ＧａＮ層２７、活性層１５およびｐ型ＧａＮ層１６を順次成長させる。ここで、ｎ型ＧａＮ層２７は六角柱部１４の側壁の部分で基板表面に対して傾斜した面が形成されて全体として六角錐台形状となるように成長させる。
上記以外のことは第２８の実施形態と同様である。
この第３１の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第３２の実施形態による単純マトリクス駆動型ディスプレイの製造方法について説明する。
この単純マトリクス駆動型ディスプレイを第６１図Ａおよび第６１図Ｂに示す。ここで、第６１図Ａは平面図、第６１図Ｂは第６１図ＡのＢ−Ｂ線に沿っての断面図である。
第６１図Ａおよび第６１図Ｂに示すように、この単純マトリクス駆動型ディスプレイにおいては、例えば上述の第２８の実施形態により製造されたＧａＮ系発光ダイオードを接着剤などからなる固定化層３２により所定の配置および間隔でアレイ状に固定する。そして、固定化層３２の裏面の一方向に配列したＧａＮ系発光ダイオードのｐ側電極１９を相互に接続するように例えば金属配線からなるデータ線３３が形成されている。また、固定化層３２の表面には、このデータ線３３と直交する方向に配列したＧａＮ系発光ダイオードのｎ側電極１８を相互に接続するようにＩＴＯなどからなる透明導電膜３４が形成されている。この固定化層３２の表面にはさらに、この透明導電膜３４に平行に例えば金属配線からなるアドレス線３５が形成されており、透明導電膜３４はこのアドレス線３５と一部重なっていて電気的に接触している。
この第３２の実施形態によれば、各ＧａＮ系発光ダイオードの発光効率が高いことにより、高輝度の単純マトリクス駆動型ディスプレイを実現することができる。
次に、この発明の第３３の実施形態による並列同時駆動ＧａＮ系発光ダイオードアレイの製造方法について説明する。
この第３３の実施形態においては、第２８の実施形態と同様に工程を進めて網目状のｎ側電極１８の形成まで行ってＧａＮ系発光ダイオードアレイを製造した後、接着剤層３０をエッチング除去することにより、支持基板３１からｎ型ＧａＮ層１２から上の部分を剥離する。
次に、第６２図Ａに示すように、ＧａＮ系発光ダイオードアレイの各ＧａＮ系発光ダイオードのｐ側電極１９を、ヒートシンクを兼用するアノード電極３６上にはんだ付けなどにより接合する。これによって、並列同時駆動ＧａＮ系発光ダイオードアレイが製造される。この並列同時駆動ＧａＮ系発光ダイオードアレイの平面図を第６２Ｂに示す。
この第３３の実施形態によれば、高出力光源を実現することができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第３３の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第１〜第３３の実施形態において、活性層１５の特性を向上させるために、その近傍に光閉じ込め特性に優れたＡｌＧａＮ層を設けたり、Ｉｎ組成の小さいＩｎＧａＮ層などを設けてもよい。また、必要に応じて、いわゆるボウイング（ｂｏｗｉｎｇ）によるバンドギャップの縮小効果を得るために、ＩｎＧａＮにＡｌを加えてＡｌＧａＩｎＮとしてもよい。更に、必要に応じて、活性層１５とｎ型ＧａＮ層１２との間や活性層１５とｐ型ＧａＮ層１６との間に光導波層を設けてもよい。
また、上述の第１〜第３３の実施形態においては、サファイア基板を用いているが、必要に応じて、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。更に、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）やペンデオなどの横方向結晶成長技術を利用して得られる低転位密度のＧａＮ基板を用いてもよい。
更に、上述の第１〜第３３の実施形態において、ｐ側電極１９の材料として例えばＡｕやＡｇなどを用いるとともに、ｐ型ＧａＮ層１６とｐ側電極１９との間に活性層１５で発生した光の侵入長以下の厚さを有し、Ｎｉ、Ｐｄ、Ｃｏ、Ｓｂなどからなるコンタクト金属層を形成してもよい。このようにすることにより、コンタクト金属層による反射増強効果で、ＧａＮ系発光ダイオードの発光効率のより一層の向上を図ることができる。
また、この発明の技術的思想から逸脱しない限り、上述の第１〜第３３の実施形態のうちの二つ以上を適宜組み合わせてもよい。
以上説明したように、この発明によれば、第１導電型の半導体層の柱状または錐体状の結晶部の上面、特にＣ面上に活性層および第２導電型の半導体層を成長させることから、半導体発光素子の動作時に結晶性の良好な活性層からのみ発光を起こさせることができ、このため発光効率が大幅に向上した半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を得ることができる。また、従来のような傾斜結晶面上での結晶成長を利用しないため、簡単な工程で、これらの半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を製造することができる。
第１図Ａ、第１図Ｂ、第２図Ａ、第２図Ｂ、第３図Ａ、第３図Ｂ、第４図Ａ、第４図Ｂ、第５図Ａ、第５図Ｂ、第６図Ａおよび第６図Ｂはこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示し、第１図Ａ、第２図Ａ、第３図Ａ、第４図Ａ、第５図Ａおよび第６図Ａは斜視図、第１図Ｂ、第２図Ｂ、第３図Ｂ、第４図Ｂ、第５図Ｂおよび第６図Ｂは断面図である。また、第７図はこのＧａＮ系発光ダイオードの完成状態を示す断面図である。
この第１の実施形態においては、第１図Ａおよび第１図Ｂに示すように、まず、例えば主面がＣ＋面であるサファイア基板１１を用意し、サーマルクリーニングなどによりその表面を清浄化した後、このサファイア基板１１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法により、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層１２を成長させる。このＭＯＣＶＤは常圧、減圧、高圧のいずれで行うことも可能であるが、常圧が簡便である。このｎ型ＧａＮ層１２は、可能な限り結晶欠陥、特に貫通転位が少ないものが望ましく、その厚さは例えば２μｍ程度以上あれば通常は足りるが、後にＲＩＥによりエッチングを行うことを考慮して厚めに設定するのが望ましい。低欠陥のｎ型ＧａＮ層１２の形成方法としては種々の方法があるが、一般的な方法として、サファイア基板１１上に、まず例えば５００℃程度の低温でＧａＮバッファ層やＡｌＮバッファ層（図示せず）を成長させ、その後１０００℃程度まで昇温して結晶化してから、その上にｎ型ＧａＮ層１２を成長させる方法がある。
次に、ｎ型ＧａＮ層１２の全面に例えば真空蒸着法、スパッタリング法などにより、例えば厚さがそれぞれ１００ｎｍ程度のＴｉ膜およびＮｉ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばＲＩＥ法によりＴｉ／Ｎｉ積層膜をエッチングして、素子形成位置に六角形状のＴｉ／Ｎｉ積層膜からなるエッチングマスク１３を形成する。このエッチングマスク１３の一辺は〈１１−２０〉方向に平行になるようにするのが好ましい。この六角形状のエッチングマスク１３の直径は必要に応じて決められるが、例えば１０μｍ程度である。
次に、第２図Ａおよび第２図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、例えば塩素系のエッチングガスを用いたＲＩＥ法により、基板表面に対して垂直方向に所定の深さまでエッチングし、六角柱部１４を形成する。このエッチング深さは、得られる六角柱部１４のアスペクト比（＝高さ／幅）をいくつに設定するかに応じて選ばれる。この六角柱部１４のアスペクト比は、発光効率を高くするなどの観点からは、本来大きく（例えば、５程度）取るのが望ましいが、その直径が大きい場合には、ｎ型ＧａＮ層１２の厚さも比例的に増大し、エピタキシャル成長に要する時間やコストが上昇するため、これを考慮して設定する必要がある。具体的には、例えば、六角形状のエッチングマスク１３の直径が上述のように１０μｍのときを考えると、六角柱部１４のアスペクト比は、好適には０．２〜１．０の範囲になるように選ばれ、このとき上記のエッチング深さは２〜１０μｍである。ここでは、特にアスペクト比を比較的小さく選び、０．２〜０．３とする。この場合、エッチング深さは２〜３μｍとなる。ｎ型ＧａＮ層１２の厚さはこのエッチング深さより十分に厚くしておく必要がある。
次に、例えばＲＩＥ法などにより、エッチングマスク１３をエッチング除去する。これによって、第３図Ａおよび第３図Ｂに示すように、ｎ型ＧａＮ層１２の表面に、上面がＣ面からなる六角柱部１４が形成されたＧａＮ加工基板が得られる。
次に、このＧａＮ加工基板をＭＯＣＶＤ装置の反応管に入れ、この反応管内において例えば１〜２分間サーマルクリーニングを行って表面の清浄化を行い、引き続いて、第４図Ａおよび第４図Ｂに示すように、このＧａＮ加工基板上に、例えばＩｎＧａＮ系の活性層１５およびｐ型不純物として例えばＭｇがドープされたｐ型ＧａＮ層１６を順次成長させる。これによって、ｎ型ＧａＮ層１２の六角柱部１４とそのＣ面からなる上面に成長した活性層１５およびｐ型ＧａＮ層１６とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。活性層１５およびｐ型ＧａＮ層１６の厚さは必要に応じて決められるが、活性層１５の厚さは例えば３ｎｍ、ｐ型ＧａＮ層１６の厚さは例えば０．２μｍである。これらのＧａＮ系半導体層の成長温度は、例えば、活性層１５は６５０〜８００℃、典型的には例えば７００℃程度、ｐ型ＧａＮ層１６は８００〜１０５０℃、好適には８５０〜９００℃とする。活性層１５は、例えば、単一のＩｎＧａＮ層からなるものであっても、例えばＩｎ組成が互いに異なる二つのＩｎＧａＮ層を交互に積層した多重量子井戸構造であってもよく、それらのＩｎ組成は、発光波長をどの波長に設定するかに応じて決められる。また、ｐ型ＧａＮ層１６においては、好適には、その最上層のＭｇ濃度を、後述のｐ側電極と良好なオーミック接触を取ることができるように上昇させる。ただし、ｐ型ＧａＮ層１６上に、オーミック接触をより取り易い、ｐ型不純物として例えばＭｇがドープされたｐ型ＩｎＧａＮ層をｐ型コンタクト層として成長させ、その上にｐ側電極を形成してもよい。また、必要に応じて、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。このようにすれば、活性層１５をｎ型ＧａＮ層の清浄な面上に成長させることができるので、結晶性の良好な活性層１５を確実に得ることができ、また、六角柱部１４をＲＩＥ法により形成したときに側面が荒れた状態となっても、ｎ型ＧａＮ層の成長につれてその側面の凹凸が埋められて平坦な面となるため、活性層１５をｎ型ＧａＮ層の平坦な面上に成長させることができる。この場合、このｎ型ＧａＮ層の成長に際しては、まず８５０℃程度の成長温度から成長を始め、その後徐々に成長温度を上昇させて９５０℃程度に設定することが良いことが、経験的に見出されている。ただし、このｎ型ＧａＮ層は、最も簡便には、例えば１０２０℃程度の温度で成長させるようにしてもよい。
なお、上記のＧａＮ系半導体層の成長を１０００℃程度の成長温度で行うときは、一般に、Ｇａの原料の供給量を大幅に増やす（例えば、１００μｍｏｌ／ｍｉｎ以上）必要がある。
上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ３）３Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ３）３Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ３）３Ｉｎ、ＴＭＩ）を、Ｎの原料としてはＮＨ３を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ４）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ３Ｃ５Ｈ４）２Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ５Ｈ５）２Ｍｇ）を用いる。
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、ｎ型ＧａＮ層１２はＮ２とＨ２との混合ガス、活性層１５はＮ２ガス雰囲気、ｐ型ＧａＮ層１６はＮ２とＨ２との混合ガスを用いる。この場合、活性層１５の成長ではキャリアガス雰囲気をＮ２雰囲気としており、キャリアガス雰囲気にＨ２が含まれないので、Ｉｎが脱離するのを抑えることができ、活性層１５の劣化を防止することができる。また、ｐ型ＧａＮ層１６の成長時にはキャリアガス雰囲気をＮ２とＨ２との混合ガス雰囲気としているので、このｐ型ＧａＮ層１６を良好な結晶性で成長させることができる。
次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、リソグラフィーにより、ｎ型ＧａＮ層１２の六角柱部１４と別の部位のｎ側電極形成領域を除いた領域のｐ型ＧａＮ層１６の表面を覆うレジストパターン（図示せず）を形成する。
次に、第５図Ａおよび第５図Ｂに示すように、このレジストパターンをマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１６および活性層１５をエッチングして開口部１７を形成し、この開口部１７にｎ型ＧａＮ層１２を露出させる。この後、レジストパターンを除去する。
次に、基板全面に例えば真空蒸着法によりＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＴｉ膜、Ｐｔ膜およびＡｕ膜をエッチングする。これによって、ｐ型ＧａＮ層１６および活性層１５の開口部１７を通じてｎ型ＧａＮ層１２にコンタクトしたＴｉ／Ｐｔ／Ａｕ構造のｎ側電極１８が形成される。
次に、同様にして、ｎ型ＧａＮ層１２の六角柱部１４のＣ面からなる上面に成長した活性層１５およびｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造のｐ側電極１９を形成する。ここで、このｐ側電極１９は、好適には、六角柱部１４の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを第６図Ａおよび第６図Ｂに示す。第７図に完成状態のＧａＮ系発光ダイオードの断面図を示す。
このようにして製造されたＧａＮ系発光ダイオードのｐ側電極１９とｎ側電極１８との間に電流を流して駆動したところ、活性層１５のＩｎ組成に応じて発光波長３８０〜６２０ｎｍの範囲で、サファイア基板１１を通した発光を確認することができた。
以上のように、この第１の実施形態によれば、ｎ型ＧａＮ層１２に上面がＣ面からなる六角柱部１４を形成し、この六角柱部１４のＣ面からなる上面に活性層１５およびｐ型ＧａＮ層１６を成長させているので、これらの活性層１５およびｐ型ＧａＮ層１６の結晶性を極めて良好にすることができる。そして、六角柱部１４の上面に成長したｐ型ＧａＮ層１６のＣ面からなる上面に周辺の角部から離してｐ側電極１９を形成しているので、結晶性が非常に良好な活性層１５からのみ発光を起こさせることができる。このため、高い発光効率を得ることができる。
更に、ｎ側電極１８の形成のためにｐ型ＧａＮ層１６および活性層１５にＲＩＥのようなドライエッチングにより開口部１７を形成したり、集積型半導体発光装置を製造する場合に素子間を分離するためにｐ型ＧａＮ層１６および活性層１５をＲＩＥのようなドライエッチングによりエッチングしたりすると、その部分の活性層１５に損傷が発生するのを避けることが難しいが、この損傷が発生する部分は実際に発光が起きる部分（ｐ側電極１９とその近傍の２〜５μｍの範囲）から十分に離れているため、発光特性に何ら悪影響を及ぼさない。
また、ｎ型ＧａＮ層１２の六角柱部１４の段差の高さをある程度取ることにより、その上面の活性層１５から発生した光を六角柱部１４の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率を高くすることができる。更に、ｐ側電極１９としてＮｉ／Ｐｔ／Ａｕ構造のものを用いる代わりに、反射率の高い金属膜、例えば銀（Ａｇ）膜などを用いることにより、六角柱部１４の上のｐ型ＧａＮ層１７の上面での反射率を高くすることができ、光の取り出し効率を高くすることができ、発光効率を高くすることができる。また、特に六角柱部１４のアスペクト比を大きくすることにより、発光効率をより高くすることができる。
また、すでに述べた従来のＧａＮ系発光ダイオードでは、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）からなる成長マスクの開口部におけるｎ型ＧａＮ層上に基板の主面に対して傾斜した傾斜結晶面を有する六角錐形状のｎ型ＧａＮ層を選択成長し、成長マスクを残したままその傾斜結晶面上に活性層やｐ型ＧａＮ層などを成長させるところ、ｎ型ＧａＮ層の選択成長やその後のｐ型ＧａＮ層の成長は１０００℃前後の高温で行われるため、この成長時に成長マスクの表面からシリコン（Ｓｉ）や酸素（Ｏ）が脱離し、これがその付近の成長層に取り込まれるという現象が起こる。この現象が及ぼす影響はｐ型ＧａＮ層の成長時に特に顕著であり、ＧａＮに対してｎ型不純物として働くＳｉが、ｐ型ＧａＮ層の成長時に成長層に取り込まれると、ｐ型になりにくく、ｐ型になったとしても、正孔濃度、移動度ともに激減することが明らかとなり、これが発光ダイオードの発光効率の向上を阻害する原因であることが判明した。更に、この成長マスクの開口部を形成する際にはフォトリソグラフィー工程を必要とするが、その際にはレジストをマスク面に密着させて部分的に除去する工程が必要である。ところが、この除去時には、レジストが成長マスクの微小な間隙に残りやすく、その除去は極めて難しい。このため、後の高温成長時に、この残存レジストが不純物源となってｐ型ＧａＮ層などの特性を悪化させることもある。これに対し、この第１の実施形態においては、成長マスクを用いた選択成長を行わないため、活性層１５およびｐ型ＧａＮ層１６の成長時に、ＳｉＯ２やＳｉＮなどからなる成長マスクが存在することはあり得ず、ｐ型ＧａＮ層１６の成長時に、成長マスクからＳｉが脱離して成長層に取り込まれる問題が本質的に存在しない。また、レジストによる汚染の問題も本質的に存在しない。このため、十分にＭｇがドープされた低比抵抗のｐ型ＧａＮ層１６を得ることができ、ひいてはＧａＮ系発光ダイオードの発光効率の向上を図ることができる。
次に、この発明の第２の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第２の実施形態においては、第１の実施形態と同様に工程を進めてｐ型ＧａＮ層１６の成長まで行った後、このｐ型ＧａＮ層１６上にｐ側電極１９を形成する。次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第８図に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。このｎ側電極１８は例えばＩＴＯなどからなる透明電極としてもよく、この場合は六角錐形状の部分に対応する部分を含むｎ型ＧａＮ層１２の裏面の広い面積にわたってｎ側電極１８を形成することができる。このようにｎ側電極１８としてＩＴＯなどからなる透明電極を用いる場合、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするために、好適には、ｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドＰを形成し、その上にこのパッドＰを覆うように透明電極を形成するようにする。このＴｉ／Ａｕ構造のパッドＰにおいて、Ｔｉ膜の厚さは例えば１０ｎｍ程度、Ａｕ膜の厚さは例えば１００ｎｍ程度である。また、このｎ側電極１８をＴｉ／Ｐｔ／Ａｕ構造の金属積層膜により形成する場合には、ｎ型ＧａＮ層１２を通して外部に光が放射されるようにするため、第９図に示すように、六角柱部１４に対応する部分におけるｎ側電極１８に開口部１８ａを設ける。
上記以外のことは第１の実施形態と同様である。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３の実施形態による画像表示装置について説明する。この画像表示装置を第１０図に示す。
第１０図に示すように、この画像表示装置においては、サファイア基板１１の面内の互いに直交するｘ方向およびｙ方向にＧａＮ系発光ダイオードが規則的に配列され、ＧａＮ系発光ダイオードの二次元アレイが形成されている。各ＧａＮ系発光ダイオードの構造は、例えば第１の実施形態と同様である。
ｙ方向には、赤色（Ｒ）発光用のＧａＮ系発光ダイオード、緑色（Ｇ）発光用のＧａＮ系発光ダイオードおよび青色（Ｂ）発光用のＧａＮ系発光ダイオードが隣接して配列され、これらの３つのＧａＮ系発光ダイオードにより１画素が形成されている。ｘ方向に配列された赤色発光用のＧａＮ系発光ダイオードのｐ側電極１９同士は配線２０により互いに接続され、同様に、ｘ方向に配列された緑色発光用のＧａＮ系発光ダイオードのｐ側電極１９同士は配線２１により互いに接続され、ｘ方向に配列された青色発光用のＧａＮ系発光ダイオードのｐ側電極１９同士は配線２２により互いに接続されている。一方、ｎ側電極１８はｙ方向に延在しており、ｙ方向に配列されたＧａＮ系発光ダイオードの共通電極となっている。
このように構成された単純マトリクス方式の画像表示装置においては、表示すべき画像の信号に応じて配線２０〜２２とｎ側電極１８とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、画像を表示することができる。
この第３の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度のフルカラー画像表示装置を実現することができる。
次に、この発明の第４の実施形態による照明装置について説明する。この照明装置は第１０図に示す画像表示装置と同様な構成を有する。
この照明装置においては、照明光の色に応じて配線２０〜２２とｎ側電極１８とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、照明光を発生させることができる。
この第４の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度の照明装置を実現することができる。
次に、この発明の第５の実施形態によるＧａＮ系発光ダイオードについて説明する。
この第５の実施形態においては、第１の実施形態において、エッチングマスク１３を用いてｎ型ＧａＮ層１２をＲＩＥ法によりエッチングして六角柱部１４を形成する際のエッチング深さを大きくする。具体的には、得られる六角柱部１４のアスペクト比が例えば０．８〜１．０の範囲になるように選び、六角形状のエッチングマスク１３の直径が１０μｍのときには８〜１０μｍとする。
上記以外のことは第１の実施形態と同様である。
この第５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第６の実施形態によるＧａＮ系発光ダイオードについて説明する。
この第６の実施形態においては、第１の実施形態において、エッチングマスク１３を用いてｎ型ＧａＮ層１２をＲＩＥ法によりエッチングして六角柱部１４を形成する際のエッチングマスク１３の直径を小さくする。具体的には、六角形状のエッチングマスク１３の直径を５μｍとし、そのときの得られる六角柱部１４のアスペクト比が例えば２になるように選ぶ。このとき、エッチング深さは１０μｍとなる。
上記以外のことは第１の実施形態と同様である。
この第６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第７の実施形態について説明する。
この第７の実施形態においては、第１２図Ａおよび第１２図Ｂに示すように、第１の実施形態と同様に工程を進めてｎ型ＧａＮ層１２の成長まで行った後、このｎ型ＧａＮ層１２上に円形のレジストからなるエッチングマスク１３を形成する。
次に、第１３図Ａおよび第１３図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、例えば塩素ガスにアルゴンガスを加えたエッチングガスを用いたＲＩＥ法により所定の深さまでエッチングする。この場合、エッチングマスク１３の後退が徐々に生じてテーパーエッチングが行われる結果、基板表面に対して傾斜した側面を有する順テーパー形状の円錐台部２３が形成される。この円錐台部２３の側面の傾斜角度は例えば４５°±１０°、上面の直径は例えば１０〜２０μｍ、典型的には例えば１５μｍ程度、高さ（厚さ）は例えば２〜７μｍ（例えば、５μｍ程度）とする。
次に、例えばプラズマアッシングなどにより、エッチングマスク１３を除去する。これによって、第１４図Ａおよび第１４図Ｂに示すように、ｎ型ＧａＮ層１２の表面に、上面がＣ面からなる円錐台部２３が形成されたＧａＮ加工基板が得られる。
次に、第１５図Ａおよび第１５図Ｂに示すように、第１の実施形態と同様にして活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この場合、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型ＧａＮ層を例えば１０２０℃程度の温度で成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。
次に、第１６図Ａおよび第１６図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の円錐台部２３のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を円形に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、円錐台部２３の上のｐ型ＧａＮ層１６の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。ｐ側電極１９としてＮｉ／Ａｇ／Ａｕ構造のものを用いる場合、Ｎｉ膜が厚過ぎるとＡｇ膜に到達する光の量が少なくなって反射膜としてＡｇ膜を含ませた意味がなくなるため、Ｎｉ膜は可能な限り薄く、例えば２ｎｍ程度の厚さにし、一方、Ａｇ膜およびＡｕ膜の厚さはそれぞれ例えば１００ｎｍ程度で足りる。このｐ側電極１９は、好適には、円錐台部２３の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第１７図Ａおよび第１７図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを第１８図Ａおよび第１８図Ｂに示す。
上記以外のことは第１および第２の実施形態と同様である。
この第７の実施形態によれば、第１および第２の実施形態と同様な利点に加えて、第１８図Ｂにおいて矢印で示すように、円錐台部２３の上面の部分に形成された活性層１５から斜め下の方向に発生した光は円錐台部２３の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率をより一層高くすることができるという利点を得ることができる。
次に、この発明の第８の実施形態について説明する。
この第８の実施形態においては、第１９図Ａおよび第１９図Ｂに示すように、ｎ型ＧａＮ層１２の円錐台部２３の上面に成長したｐ型ＧａＮ層１６の上面に、円環状のｐ側電極１９を形成する。
上記以外のことは第７の実施形態と同様である。
この第８の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第９の実施形態について説明する。
この第９の実施形態においては、第２０図Ａおよび第２０図Ｂに示すように、ｎ型ＧａＮ層１２の円錐台部２３の上面に形成されたｐ側電極１９および円錐台部２３の側面に成長したｐ型ＧａＮ層１６を覆うようにＡｇ膜２４が形成されている。このＡｇ膜２４によって、円錐台部２３の上面の部分に形成された活性層１５から斜め下の方向に発生した光が円錐台部２３の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射されるときの反射率を高くすることができ、光の取り出し効率をより高くすることができ、発光効率をさらに一層高くすることができる。なお、この場合、Ａｇ膜２４はｐ型ＧａＮ層１６と接触するが、この接触はショットキー接触となるので、動作電流はｐ側電極１９とｐ型ＧａＮ層１６との接触部のみに流れる。
上記以外のことは第７の実施形態と同様である。
この第９の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１０の実施形態について説明する。
この第１０の実施形態においては、第１８図Ａおよび第１８図Ｂに示すＧａＮ系発光ダイオードにおいて、ｐ側電極１９として例えばＩＴＯなどの透明電極が用いられ、ｎ側電極１８として例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第７の実施形態と同様である。
この第１０の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１１の実施形態について説明する。
この第１１の実施形態においては、第７の実施形態と同様に工程を進めてｐ側電極１９の形成まで行った後、例えばこのｐ側電極１９をマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１６および活性層１５を順次エッチングし、隣接する円錐台部２３同士の間でｐ型ＧａＮ層１６を分離する。その後、サファイア基板１１からのｎ型ＧａＮ層１２から上の部分の剥離、ｎ型ＧａＮ層１２の裏面へのｎ側電極１８の形成を行う。この状態を第２１図Ａおよび第２１図Ｂに示す。
こうして、多数の円錐台部２３が所定の配置および間隔でアレイ状に形成されたｎ型ＧａＮ層１２の全体を第２２図に示す。このｎ型ＧａＮ層１２を隣接する円錐台部２３の間の部分で分離してチップ化し、ＧａＮ系発光ダイオードを得る。
上記以外のことは第７の実施形態と同様である。
この第１１の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１２の実施形態について説明する。
この第１２の実施形態においては、第７の実施形態において、円錐台部２３の上面の直径を充分に小さく、例えば５μｍ程度以下（例えば、２〜３μｍ）にし、ｐ側電極１９も同様に小さくする。
上記以外のことは第７の実施形態と同様である。
この第１２の実施形態によれば、第７の実施形態と同様な利点を得ることができるほか、発光面の大きさが充分に小さいことにより、発光面以外の黒の部分の面積が相対的に大きくなって、発光を観測した場合、黒が沈むようにすることができるという利点を得ることができる。
次に、この発明の第１３の実施形態について説明する。
この第１３の実施形態においては、第２３図Ａおよび第２３図Ｂに示すように、第１の実施形態と同様に工程を進めてｎ型ＧａＮ層１２の成長まで行った後、このｎ型ＧａＮ層１２上に六角形状のレジストからなるエッチングマスク１３を形成する。この六角形状のエッチングマスク１３の一辺は〈１１−２０〉方向に平行になるようにするのが好ましい。
次に、第２４図Ａおよび第２４図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、例えば塩素ガスにアルゴンガスを加えたエッチングガスを用いたＲＩＥ法により所定の深さまでエッチングする。この場合、エッチングマスク１３の後退が徐々に生じてテーパーエッチングが行われる結果、基板表面に対して傾斜した側面を有する順テーパー形状の六角錐台部２５が形成される。
次に、例えばプラズマアッシングなどにより、エッチングマスク１３を除去する。これによって、第２５図Ａおよび第２５図Ｂに示すように、ｎ型ＧａＮ層１２の表面に、上面がＣ面からなる六角錐台部２５が形成されたＧａＮ加工基板が得られる。この六角錐台部２５の六角形状の上面上における、六角形の辺に垂直な方向は〈１−１００〉方向であり、六角錐台部２５の側面の法線の方向は〈１−１０１〉方向であるようにするのが好ましい。
次に、第２６図Ａおよび第２６図Ｂに示すように、第１の実施形態と同様にして活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この場合、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。このようにすれば、活性層１５をｎ型ＧａＮ層の平坦で清浄な面上に成長させることができるので、結晶性の良好な活性層１５を確実に得るととができ、また、六角錐台部２５をＲＩＥ法などにより形成したときに正確な六角錐台からずれた形状となったり側面が荒れた状態となっても、このｎ型ＧａＮ層の成長につれて形状が修正されて良好な形状の六角錐台に近づいたりその表面の凹凸が埋められて平坦な面となるため、六角錐台部２５の形状を良好にすることができ、その上に活性層１５およびｐ型ＧａＮ層１６を良好に成長させることができる。
次に、第２７図Ａおよび第２７図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長した活性層１５およびｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を六角形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、六角錐台部２５の上のｐ型ＧａＮ層１６の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。ｐ側電極１９としてＮｉ／Ａｇ／Ａｕ構造のものを用いる場合、Ｎｉ膜が厚過ぎるとＡｇ膜に到達する光の量が少なくなって反射膜としてＡｇ膜を含ませた意味がなくなるため、Ｎｉ膜は可能な限り薄く、例えば２ｎｍ程度の厚さにし、一方、Ａｇ膜およびＡｕ膜の厚さはそれぞれ例えば１００ｎｍ程度で足りる。このｐ側電極１９は、好適には、六角錐台部２５の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第２８図Ａおよび第２８図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを第２９図Ａおよび第２９図Ｂに示す。
上記以外のことは第１および第２の実施形態と同様である。
この第１３の実施形態によれば、第１および第２の実施形態と同様な利点に加えて、六角錐台部２５の上面の部分に形成された活性層１５から斜め下の方向に発生した光は六角錐台部２５の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率をより一層高くすることができるという利点を得ることができる。
次に、この発明の第１４の実施形態について説明する。
この第１４の実施形態においては、第１３の実施形態において、ｎ型ＧａＮ層１２の六角錐台部２５の上面に成長した活性層１５およびｐ型ＧａＮ層１６の上面に、六角形の環状のｐ側電極１９を形成する。
上記以外のことは第１３の実施形態と同様である。
この第１４の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第１５の実施形態について説明する。
この第１５の実施形態においては、第１３の実施形態において、第９の実施形態と同様に、ｎ型ＧａＮ層１２の六角錐台部２５の上面に形成されたｐ側電極１９および六角錐台部２５の側面に成長したｐ型ＧａＮ層１６を覆うようにＡｇ膜２４が形成されている。
上記以外のことは第１３および第９の実施形態と同様である。
この第１５の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第１６の実施形態について説明する。
この第１６の実施形態においては、第１３の実施形態において、第１０の実施形態と同様に、第２９図Ａおよび第２９図Ｂに示すＧａＮ系発光ダイオードにおいて、ｐ側電極１９として例えばＩＴＯなどの透明電極が用いられ、ｎ側電極１８として例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第１３および第１０の実施形態と同様である。
この第１６の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第１７の実施形態について説明する。
この第１７の実施形態においては、第７の実施形態と同様に工程を進めてｐ側電極１９の形成まで行った後、例えばこのｐ側電極１９をマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１６および活性層１５を順次エッチングし、隣接する六角錐台部２５の間でｐ型ＧａＮ層１６を分離する。その後、サファイア基板１１からのｎ型ＧａＮ層１２から上の部分の剥離、ｎ型ＧａＮ層１２の裏面へのｎ側電極１８の形成を行う。こうして、多数の六角錐台部２５が所定の配置および間隔でアレイ状に形成されたｎ型ＧａＮ層１２を隣接する六角錐台部２５の間の部分で分離してチップ化し、ＧａＮ系発光ダイオードを得る。
上記以外のことは第１３および第１１の実施形態と同様である。
この第１７の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第１８の実施形態について説明する。
この第１８の実施形態においては、第１３の実施形態において、六角錐台部２５の上面の直径を充分に小さく、例えば５μｍ程度以下（例えば、２〜３μｍ）にし、ｐ側電極１９も同様に小さくする。
上記以外のことは第１３の実施形態と同様である。
この第１８の実施形態によれば、第１３の実施形態と同様な利点を得ることができるほか、発光面の大きさが充分に小さいことにより、例えばこのＧａＮ系発光ダイオードを用いて画像表示装置を構成した場合、発光面以外の黒の部分の面積が相対的に大きくなって、発光を観測した場合、黒が沈むようにすることができるという利点を得ることもできる。
次に、この発明の第１９の実施形態について説明する。
この第１９の実施形態においては、第１３の実施形態と同様に工程を進めて、第２５図Ａおよび第２５図Ｂに示すように、ｎ型ＧａＮ層１２に六角錐台部２５を形成する。この後、必要に応じて、ＧａＮ加工基板上に薄く、ｎ型ＧａＮ層を成長させるようにしてもよい。
次に、第３０図Ａおよび第３０図Ｂに示すように、六角錐台部２５の上面と側面の下部を除いた部分とが露出するように例えばＳｉＯ２膜やＳｉＮ膜などからなる成長マスク２６を形成する。この成長マスク２６は、具体的には例えば次のようにして形成する。まず、六角錐台部２５を含むｎ型ＧａＮ層１２の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより、例えば厚さが１００ｎｍ程度のＳｉＯ２膜を形成した後、その上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ４やＣＨＦ３などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ２膜をエッチングし、パターニングする。こうして、成長マスク２６が形成される。この成長マスク２６の開口部の形状は、その一辺が〈１１−２０〉方向に平行な六角形とするのが好ましい。
次に、第３１図Ａおよび第３１図Ｂに示すように、成長マスク２６を用い、その開口部における六角錐台部２５上にｎ型ＧａＮ層２７、活性層１５およびｐ型ＧａＮ層１６を順次選択成長させる。この場合、活性層１５をｎ型ＧａＮ層２７の平坦で清浄な面上に成長させることができるので、結晶性の良好な活性層１５を確実に得ることができ、また、六角錐台部２５の形状を良好にすることができ、その上に活性層１５およびｐ型ＧａＮ層１６を良好に成長させることができる。
次に、第３２図Ａおよび第３２図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を六角形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、六角錐台部２５の上のｐ型ＧａＮ層１７の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。ｐ側電極１９としてＮｉ／Ａｇ／Ａｕ構造のものを用いる場合、Ｎｉ膜が厚過ぎるとＡｇ膜に到達する光の量が少なくなって反射膜としてＡｇ膜を含ませた意味がなくなるため、Ｎｉ膜は可能な限り薄く、例えば２ｎｍ程度の厚さにし、一方、Ａｇ膜およびＡｕ膜の厚さはそれぞれ例えば１００ｎｍ程度で足りる。このｐ側電極１９は、好適には、六角錐台部２５の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層１５およびｐ型ＧａＮ層１６の結晶性は他の部分に比べて悪いことが多いためである。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第３３図Ａおよび第３３図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第１および第２の実施形態と同様である。
この第１９の実施形態によれば、第１および第２の実施形態と同様な利点に加えて、六角錐台部２５の上面の部分に形成された活性層１５から斜め下の方向に発生した光は六角錐台部２５の傾斜した側面に形成されたｐ型ＧａＮ層１６の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率をより一層高くすることができるという利点を得ることができる。
次に、この発明の第２０の実施形態について説明する。
この第２０の実施形態においては、第１３の実施形態と同様に工程を進めて、第２５図Ａおよび第２５図Ｂに示すように、ｎ型ＧａＮ層１２に六角錐台部２５を形成する。この後、必要に応じて、ＧａＮ加工基板上に薄く、ｎ型ＧａＮ層を成長させるようにしてもよい。
次に、第３４図Ａおよび第３４図Ｂに示すように、六角錐台部２５の上面のみ露出するように例えばＳｉＯ２膜やＳｉＮ膜などからなる成長マスク２６を形成する。この成長マスク２６の形成方法は第１９の実施形態と同様である。
次に、第３５図Ａおよび第３５図Ｂに示すように、成長マスク２６を用い、六角錐台部２５の上面にまず、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層２８を六角錐台部２５の上面から張り出すまで選択成長させる。
次に、第３６図Ａおよび第３６図Ｂに示すように、ｎ型ＧａＮ層２８上に活性層１５およびｐ型ＧａＮ層１６を選択成長させる。この場合、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。
次に、第３７図Ａおよび第３７図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を六角形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもでき、これらを用いることにより、六角錐台部２５の上のｐ型ＧａＮ層１７の上面での反射率を高くすることができ、光取り出し効率を高くすることができ、発光効率を高くすることができる。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第３８図Ａおよび第３８図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第１および第２の実施形態と同様である。
この第２０の実施形態によれば、第１および第２の実施形態と同様な利点を得ることができる。
また、この第２０の実施形態においては、第３９図に示すように、六角錐台部２５を形成する際の間隔や配置などによっては、ｎ型ＧａＮ層２８を選択成長させる際に互いに隣接する六角錐台部２５から横方向成長するｎ型ＧａＮ層２８同士の競合で、両者が出会って境界が形成された時点で成長が終了する。この場合、ｎ型ＧａＮ層２８の境界部は一般に機械的強度が低いため、サファイア基板１１からｎ型ＧａＮ層１２から上の部分を剥離する際に自然に素子分離が行われ、ＧａＮ系発光ダイオードチップを得ることができる。
次に、この発明の第２１の実施形態について説明する。
この第２１の実施形態においては、第７の実施形態と同様に工程を進めてエッチングマスク１３の形成まで行った後、第４０図Ａおよび第４０図Ｂに示すように、ｎ型ＧａＮ層１２の六角錐台部２５のＣ面からなる上面に成長したｎ型ＧａＮ層２８上に成長したｐ型ＧａＮ層１６の上面に、六角形の環状のｐ側電極１９を形成する。この場合、このｐ側電極１９の内周は六角錐台部２５の上面の外周よりも外側にくるようにする。これは、六角錐台部２５の直上の部分のｎ型ＧａＮ層２８には選択成長時に下地の六角錐台部２５からの転位が伝播するのに対し、六角錐台部２５から張り出すように横方向成長した部分のｎ型ＧａＮ層２８には転位がほとんど伝播せず結晶性が良好であるため、この結晶性が良好なｎ型ＧａＮ層２８上に成長した活性層１５およびｐ型ＧａＮ層１６の結晶性も良好となることから、その上に限定してｐ側電極１９を形成するのが望ましいからである。
上記以外のことは第１３および第２０の実施形態と同様である。
この第２１の実施形態によれば、第１３の実施形態と同様な利点を得ることができる。
次に、この発明の第２２の実施形態について説明する。
この第２２の実施形態においては、第７の実施形態と同様に工程を進めてエッチングマスク１３の形成まで行った後、第４１図Ａおよび第４１図Ｂに示すように、このエッチングマスク１３を用いて、ｎ型ＧａＮ層１２を、所定のエッチングガスを用いたＲＩＥ法により所定の深さまでエッチングし、逆テーパー形状の逆円錐台部２９が形成される。
次に、例えばプラズマアッシングなどにより、エッチングマスク１３を除去する。これによって、第４２図Ａおよび第４２図Ｂに示すように、ｎ型ＧａＮ層１２の表画に、上面がＣ面からなる逆円錐台部２９が形成されたＧａＮ加工基板が得られる。
次に、第４３図Ａおよび第４３図Ｂに示すように、第１の実施形態と同様にして活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この場合、これらの活性層１５およびｐ型ＧａＮ層１６は、逆円錐台部２９の側面には成長しないようにすることができる。また、活性層１５を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１５を成長させるようにしてもよい。
次に、第４４図Ａおよび第４４図Ｂに示すように、第１の実施形態と同様にして、ｎ型ＧａＮ層１２の逆円錐台部２９のＣ面からなる上面に成長したｐ型ＧａＮ層１６の上面に、例えばＮｉ／Ｐｔ／Ａｕ構造やＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１９を円形状に形成する。このｐ側電極１９としては、例えば、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものや、同じく反射率の高いＲｅ膜を含むＲｅ／Ａｕ構造のものを用いることもできる。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、第４５図Ａおよび第４５図Ｂに示すように、第２の実施形態と同様にして、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。この場合、このｎ側電極１８としては例えばＩＴＯなどからなる透明電極を用い、また、ｎ型ＧａＮ層１２とのオーミック接触をより良好に取ることができるようにするためにｎ型ＧａＮ層１２の裏面の、光取り出しに支障のない部分に例えばＴｉ／Ａｕ構造のパッドを形成してから透明電極を形成するようにする。
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。
上記以外のことは第１および第２の実施形態と同様である。
この第２２の実施形態によれば、第１および第２の実施形態と同様な利点を得ることができる。
次に、この発明の第２３の実施形態について説明する。
この第２３の実施形態においては、第４５図Ａおよび第４５図Ｂに示すＧａＮ系発光ダイオードにおいて、ｐ側電極１９として例えばＩＴＯなどの透明電極が用いられ、ｎ側電極１８として例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第２２の実施形態と同様である。
この第２３の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２４の実施形態について説明する。
この第２４の実施形態においては、第４５図Ａおよび第４５図Ｂに示すＧａＮ系発光ダイオードにおいて、第４６図Ａおよび第４６図Ｂに示すように、ｐ側電極１９として、まずオーミック接触特性に優れたＴｉ／Ｐｔ／ＡｕからなるパッドＰを逆円錐台部２９の上面の片隅の一部に小面積で形成した後、その上にこのパッドＰを覆うように、逆円錐台部２９のほぼ上面全体に広がるＮｉ／Ａｕ金属積層膜からなるｐ側電極１９を形成する。このＮｉ／Ａｕ金属積層膜においては、Ｎｉ膜の厚さは例えば２ｎｍ程度、Ａｕ膜の厚さは例えば１０ｎｍ程度と薄くし、このＮｉ／Ａｕ金属積層膜の光透過率が充分に高くなるようにする。ｎ側電極１８としては、例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。この場合、光はｐ側電極１９を通して外部に取り出される。
上記以外のことは第７の実施形態と同様である。
この第２４の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２５の実施形態について説明する。
この第２５の実施形態においては、第４５図Ａおよび第４５図Ｂに示すＧａＮ系発光ダイオードにおいて、第４７図Ａおよび第４７図Ｂに示すように、ｐ側電極１９を網目（メッシュ）状に形成する。ｎ側電極１８としては、例えばＮｉ／Ｐｔ／Ａｕ構造、Ｐｄ／Ｐｔ／Ａｕ構造、Ｎｉ／Ａｇ／Ａｕ構造、Ｒｅ／Ａｕ構造などのものが用いられる。このようにｐ側電極１９を網目状に形成することにより、このｐ側電極１９の隙間を通して光取り出しを良好に行うことができる。
上記以外のことは第２２の実施形態と同様である。
この第２５の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２６の実施形態について説明する。
この第２６の実施形態においては、第２２の実施形態と同様に工程を進めてｐ型ＧａＮ層１６の成長まで行う。この状態は第４３図Ａおよび第４３図Ｂに示すと同様である。
次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。この状態を第４８図Ａおよび第４８図Ｂに示す。
次に、ｎ型ＧａＮ層１２の、活性層１５およびｐ型ＧａＮ層１６が形成されている表面側を例えばレジストなど（図示せず）により覆って保護した状態で、ｎ型ＧａＮ層１２の裏面から例えばＲＩＥ法により破線で示した位置までエッチングする。これによって、第４９図に示すように、逆円錐台部２９が切り出され、素子分離が行われる。
この後、第５０図に示すように、ｐ型ＧａＮ層１６上に透明電極からなるｐ側電極１９を形成するとともに、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成し、目的とするＧａＮ系発光ダイオードを完成させる。
上記以外のことは第２２の実施形態と同様である。
この第２６の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２７の実施形態について説明する。
この第２７の実施形態においては、第７の実施形態と同様に工程を進めてｐ側電極１９の形成まで行い、さらにサファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。
次に、第５１図に示すように、ｎ型ＧａＮ層１２のｐ側電極１９が形成されている表面側を例えばレジストなど（図示せず）により覆って保護した状態で、ｎ型ＧａＮ層１２の裏面から例えばＲＩＥ法により破線で示した位置までエッチングする。これによって、第５２図に示すように、円錐台部２３が切り出され、素子分離が行われる。
次に、第５３図に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成し、目的とするＧａＮ系発光ダイオードを完成させる。
上記以外のことは第２２の実施形態と同様である。
この第２７の実施形態によれば、第２２の実施形態と同様な利点を有する。
次に、この発明の第２８の実施形態について説明する。
この第２８の実施形態においては、第５４図に示すように、まず、サファイア基板１１上にｎ型ＧａＮ層１２を成長させた後、このｎ型ＧａＮ層１２の表面を部分的にエッチングすることによりテーパー形状の六角錐台部２５を形成する。この六角錐台部２５の上面はＣ面からなり、側面は好適にはＳ面に近い斜面となるようにする。また、この六角錐台部２５の幅は例えば１〜５０μｍ、高さは例えば１〜１０μｍとする。次に、この六角錐台部２５が形成されたｎ型ＧａＮ層１２上にｎ型ＧａＮ層２７、活性層１５およびｐ型ＧａＮ層１６を順次成長させる。この後、各六角錐台部２５の上の部分のｐ型ＧａＮ層１６の上にｐ側電極１９を形成する。
次に、第５５図に示すように、ｐ側電極１９が形成されたｐ型ＧａＮ層１６側の表面に接着剤層３０を形成し、この接着剤層３０により支持基板３１を貼り合わせた後、サファイア基板１１から、ｎ型ＧａＮ層２７から上の部分を剥離する。
次に、第５６図に示すように、ｎ型ＧａＮ層１２の裏面側から全面エッチングすることにより、各六角錐台部２５を互いに分離する。
次に、第５７図に示すように、六角錐台部２５の底面にｎ側電極１８を形成する。
この後、接着剤層３０をエッチング除去することにより、六角錐台部２５を完全に分離する。これによって、ＧａＮ系発光ダイオードが得られる。
この第２８の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第２９の実施形態について説明する。
この第２９の実施形態においては、第２８の実施形態と同様に工程を進めてサファイア基板１１から、ｎ型ＧａＮ層１２から上の部分の剥離を行った後、第５８図に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１８を形成する。このｎ側電極１８は、動作時には各六角錐台部２５の上面の部分の活性層１５から発光が生じるため、光取り出しの妨げにならないように、各六角錐台部２５の間の部分に対応する部分のｎ型ＧａＮ層１２上に網目状に形成する。これによって、ＧａＮ系発光ダイオードアレイが得られる。
この第２９の実施形態によれば、第７の実施形態と同様な利点を得ることができるほか、各ＧａＮ系発光ダイオードを同時に点灯させることにより、大出力を得ることができるという利点を得ることができる。
次に、この発明の第３０の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第３０の実施形態においては、第２８の実施形態と同様に工程を進めてサファイア基板１１から、ｎ型ＧａＮ層１２から上の部分の剥離を行う。
次に、ｎ型ＧａＮ層１２の裏面から例えばＲＩＥ法により選択的にエッチングすることにより、第５９図に示すように、各六角錐台部２５を互いに分離する。
次に、六角錐台部２５の底面にｎ側電極１８を形成する。
この後、接着剤層３０をエッチング除去することにより、六角錐台部２５を完全に分離する。これによって、ＧａＮ系発光ダイオードが得られる。
この第３０の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第３１の実施形態について説明する。
この第３１の実施形態においては、第２８の実施形態と同様に工程を進めてｎ型ＧａＮ層１２の成長まで行った後、第６０図に示すように、このｎ型ＧａＮ層１２の表面をＲＩＥ法などにより基板表面に対して垂直な方向に選択的にエッチングすることにより六角柱部１４を形成する。次に、この六角柱部１４が形成されたｎ型ＧａＮ層１２上にｎ型ＧａＮ層２７、活性層１５およびｐ型ＧａＮ層１６を順次成長させる。ここで、ｎ型ＧａＮ層２７は六角柱部１４の側壁の部分で基板表面に対して傾斜した面が形成されて全体として六角錐台形状となるように成長させる。
上記以外のことは第２８の実施形態と同様である。
この第３１の実施形態によれば、第７の実施形態と同様な利点を得ることができる。
次に、この発明の第３２の実施形態による単純マトリクス駆動型ディスプレイの製造方法について説明する。
この単純マトリクス駆動型ディスプレイを第６１図Ａおよび第６１図Ｂに示す。ここで、第６１図Ａは平面図、第６１図Ｂは第６１図ＡのＢ−Ｂ線に沿っての断面図である。
第６１図Ａおよび第６１図Ｂに示すように、この単純マトリクス駆動型ディスプレイにおいては、例えば上述の第２８の実施形態により製造されたＧａＮ系発光ダイオードを接着剤などからなる固定化層３２により所定の配置および間隔でアレイ状に固定する。そして、固定化層３２の裏面の一方向に配列したＧａＮ系発光ダイオードのｐ側電極１９を相互に接続するように例えば金属配線からなるデータ線３３が形成されている。また、固定化層３２の表面には、このデータ線３３と直交する方向に配列したＧａＮ系発光ダイオードのｎ側電極１８を相互に接続するようにＩＴＯなどからなる透明導電膜３４が形成されている。この固定化層３２の表面にはさらに、この透明導電膜３４に平行に例えば金属配線からなるアドレス線３５が形成されており、透明導電膜３４はこのアドレス線３５と一部重なっていて電気的に接触している。
この第３２の実施形態によれば、各ＧａＮ系発光ダイオードの発光効率が高いことにより、高輝度の単純マトリクス駆動型ディスプレイを実現することができる。
次に、この発明の第３３の実施形態による並列同時駆動ＧａＮ系発光ダイオードアレイの製造方法について説明する。
この第３３の実施形態においては、第２８の実施形態と同様に工程を進めて網目状のｎ側電極１８の形成まで行ってＧａＮ系発光ダイオードアレイを製造した後、接着剤層３０をエッチング除去することにより、支持基板３１からｎ型ＧａＮ層１２から上の部分を剥離する。
次に、第６２図Ａに示すように、ＧａＮ系発光ダイオードアレイの各ＧａＮ系発光ダイオードのｐ側電極１９を、ヒートシンクを兼用するアノード電極３６上にはんだ付けなどにより接合する。これによって、並列同時駆動ＧａＮ系発光ダイオードアレイが製造される。この並列同時駆動ＧａＮ系発光ダイオードアレイの平面図を第６２Ｂに示す。
この第３３の実施形態によれば、高出力光源を実現することができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第３３の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第１〜第３３の実施形態において、活性層１５の特性を向上させるために、その近傍に光閉じ込め特性に優れたＡｌＧａＮ層を設けたり、Ｉｎ組成の小さいＩｎＧａＮ層などを設けてもよい。また、必要に応じて、いわゆるボウイング（ｂｏｗｉｎｇ）によるバンドギャップの縮小効果を得るために、ＩｎＧａＮにＡｌを加えてＡｌＧａＩｎＮとしてもよい。更に、必要に応じて、活性層１５とｎ型ＧａＮ層１２との間や活性層１５とｐ型ＧａＮ層１６との間に光導波層を設けてもよい。
また、上述の第１〜第３３の実施形態においては、サファイア基板を用いているが、必要に応じて、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。更に、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）やペンデオなどの横方向結晶成長技術を利用して得られる低転位密度のＧａＮ基板を用いてもよい。
更に、上述の第１〜第３３の実施形態において、ｐ側電極１９の材料として例えばＡｕやＡｇなどを用いるとともに、ｐ型ＧａＮ層１６とｐ側電極１９との間に活性層１５で発生した光の侵入長以下の厚さを有し、Ｎｉ、Ｐｄ、Ｃｏ、Ｓｂなどからなるコンタクト金属層を形成してもよい。このようにすることにより、コンタクト金属層による反射増強効果で、ＧａＮ系発光ダイオードの発光効率のより一層の向上を図ることができる。
また、この発明の技術的思想から逸脱しない限り、上述の第１〜第３３の実施形態のうちの二つ以上を適宜組み合わせてもよい。
以上説明したように、この発明によれば、第１導電型の半導体層の柱状または錐体状の結晶部の上面、特にＣ面上に活性層および第２導電型の半導体層を成長させることから、半導体発光素子の動作時に結晶性の良好な活性層からのみ発光を起こさせることができ、このため発光効率が大幅に向上した半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を得ることができる。また、従来のような傾斜結晶面上での結晶成長を利用しないため、簡単な工程で、これらの半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を製造することができる。
１１ サファイア基板
１２ ｎ型ＧａＮ層
１３ エッチングマスク
１４ 六角柱部
１５ 活性層
１６ ｐ型ＧａＮ層
１７ 開口部
１８ ｎ側電極
１９ ｐ側電極
Ｐ パッド
２０、２１、２２ 配線
２３ 円錐台部
２４ Ａｇ膜
２５ 六角錐台部
２６ 成長マスク
２７、２８ ｎ型ＧａＮ層
２９ 逆円錐台部
３０ 接着剤層
３１ 支持基板
３２ 固定化層
３３ データ線
３４ 透明導電膜
３５ アドレス線
３６ アノード電極
１２ ｎ型ＧａＮ層
１３ エッチングマスク
１４ 六角柱部
１５ 活性層
１６ ｐ型ＧａＮ層
１７ 開口部
１８ ｎ側電極
１９ ｐ側電極
Ｐ パッド
２０、２１、２２ 配線
２３ 円錐台部
２４ Ａｇ膜
２５ 六角錐台部
２６ 成長マスク
２７、２８ ｎ型ＧａＮ層
２９ 逆円錐台部
３０ 接着剤層
３１ 支持基板
３２ 固定化層
３３ データ線
３４ 透明導電膜
３５ アドレス線
３６ アノード電極
Claims (34)
- 一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも上記結晶部の上記上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
上記第１導電型の半導体層と電気的に接続された第１の電極と、
上記結晶部の上記上面上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する
ことを特徴とする半導体発光素子。 - 上記結晶部はウルツ鉱型の結晶構造を有することを特徴とする請求の範囲１記載の半導体発光素子。
- 上記結晶部は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求の範囲１記載の半導体発光素子。
- 上記第１導電型の半導体層、上記活性層および上記第２導電型の半導体層は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求の範囲１記載の半導体発光素子。
- 上記上面はＣ面であることを特徴とする請求の範囲２記載の半導体発光素子。
- 上記結晶部は角柱形状を有することを特徴とする請求の範囲１記載の半導体発光素子。
- 上記結晶部は六角柱形状を有することを特徴とする請求の範囲１記載の半導体発光素子。
- 上記結晶部は順テーパー型または逆テーパー型円錐台形状を有することを特徴とする請求の範囲１記載の半導体発光素子。
- 上記結晶部は六角錐台形状を有することを特徴とする請求の範囲１記載の半導体発光素子。
- 上記第２の電極は上記結晶部の上記上面上の上記第２導電型の半導体層の上面の周囲の角部を除いた部分に形成されていることを特徴とする請求の範囲１記載の半導体発光素子。
- 基板上に第１導電型の半導体層を成長させる工程と、
上記第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも上記結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法。 - 上記エッチングマスクは金属膜からなることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記エッチングマスクはＴｉ／Ｎｉ積層膜からなることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記エッチングマスクはレジストからなることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記第１導電型の半導体層、上記活性層および上記第２導電型の半導体層は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記結晶部は上記基板の主面に対してほぼ平行な上面を有することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記上面はＣ面であることを特徴とする請求の範囲１６記載の半導体発光素子の製造方法。
- 上記結晶部は角柱形状を有することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記結晶部は六角柱形状を有することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記結晶部は順テーパー型または逆テーパー型円錐台形状を有することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記結晶部は六角錐台形状を有することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記結晶部の上記上面上の上記第２導電型の半導体層の上面に第２導電型側の電極を形成する工程を有することを特徴とする請求の範囲１６記載の半導体発光素子の製造方法。
- 上記結晶部の上記上面上の上記第２導電型の半導体層の上面の周囲の角部を除いた部分に第２導電型側の電極を形成する工程を有することを特徴とする請求の範囲１６記載の半導体発光素子の製造方法。
- 上記基板の主面はＣ面であることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記エッチングマスクを除去した後、上記活性層を成長させる前に、上記第１導電型の半導体層上に、第１導電型の第２の半導体層を成長させることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記少なくとも活性層および第２導電型の半導体層を頂点で閉じるまで成長させることを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記エッチングマスクを用いて上記第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成した後、上記少なくとも活性層および第２導電型の半導体層を成長させる前に、エッチングされた部分の表面の全部または一部に成長マスクを形成することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 上記少なくとも活性層および第２導電型の半導体層を順次成長させた後、上記基板を除去し、続いて、上記第１導電型の半導体層の裏面側からエッチングすることにより上記結晶部を分離することを特徴とする請求の範囲１１記載の半導体発光素子の製造方法。
- 一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも上記結晶部の上記上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
上記第１導電型の半導体層と電気的に接続された第１の電極と、
上記結晶部の上記上面上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置。 - 基板上に第１導電型の半導体層を成長させる工程と、
上記第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも上記結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする集積型半導体発光装置の製造方法。 - 一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも上記結晶部の上記上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
上記第１導電型の半導体層と電気的に接続された第１の電極と、
上記結晶部の上記上面上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置。 - 基板上に第１導電型の半導体層を成長させる工程と、
上記第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも上記結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法。 - 一主面にこの主面に対してほぼ平行な上面およびこの主面に対してほぼ垂直または傾斜した側面を有する柱状または錐体状の結晶部を有する第１導電型の半導体層と、
少なくとも上記結晶部の上記上面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
上記第１導電型の半導体層と電気的に接続された第１の電極と、
上記結晶部の上記上面上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された照明装置。 - 基板上に第１導電型の半導体層を成長させる工程と、
上記第１導電型の半導体層上に、所定形状のエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記第１導電型の半導体層を所定の深さまでエッチングすることにより柱状または錐体状の結晶部を形成する工程と、
少なくとも上記結晶部の上に、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とする照明装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261408 | 2002-09-06 | ||
| JP2002261408 | 2002-09-06 | ||
| PCT/JP2003/011423 WO2004023569A1 (ja) | 2002-09-06 | 2003-09-08 | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004023569A1 true JPWO2004023569A1 (ja) | 2006-01-05 |
| JP4016985B2 JP4016985B2 (ja) | 2007-12-05 |
Family
ID=31973127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004534189A Expired - Fee Related JP4016985B2 (ja) | 2002-09-06 | 2003-09-08 | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US7205168B2 (ja) |
| EP (1) | EP1536488B1 (ja) |
| JP (1) | JP4016985B2 (ja) |
| KR (1) | KR100989564B1 (ja) |
| CN (1) | CN1628391A (ja) |
| AU (1) | AU2003261990A1 (ja) |
| TW (1) | TWI228323B (ja) |
| WO (1) | WO2004023569A1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675075B2 (en) * | 2003-08-28 | 2010-03-09 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| KR101119727B1 (ko) | 2004-03-31 | 2012-03-23 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 발광 소자 |
| US7683391B2 (en) * | 2004-05-26 | 2010-03-23 | Lockheed Martin Corporation | UV emitting LED having mesa structure |
| KR100631840B1 (ko) | 2004-06-03 | 2006-10-09 | 삼성전기주식회사 | 플립칩용 질화물 반도체 발광소자 |
| KR100667508B1 (ko) * | 2004-11-08 | 2007-01-10 | 엘지전자 주식회사 | 발광 소자 및 그의 제조방법 |
| TWI389334B (zh) * | 2004-11-15 | 2013-03-11 | Verticle Inc | 製造及分離半導體裝置之方法 |
| US7906788B2 (en) * | 2004-12-22 | 2011-03-15 | Panasonic Corporation | Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element |
| US7652299B2 (en) * | 2005-02-14 | 2010-01-26 | Showa Denko K.K. | Nitride semiconductor light-emitting device and method for fabrication thereof |
| JP4937599B2 (ja) * | 2005-02-14 | 2012-05-23 | 昭和電工株式会社 | 窒化物半導体発光素子及びその製造方法 |
| KR100682877B1 (ko) * | 2005-07-12 | 2007-02-15 | 삼성전기주식회사 | 발광다이오드 및 그 제조방법 |
| JP2007027431A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 発光装置 |
| US20070093037A1 (en) * | 2005-10-26 | 2007-04-26 | Velox Semicondutor Corporation | Vertical structure semiconductor devices and method of fabricating the same |
| JP4986445B2 (ja) * | 2005-12-13 | 2012-07-25 | 昭和電工株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| DE102006015788A1 (de) | 2006-01-27 | 2007-09-13 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| US7413980B2 (en) * | 2006-04-25 | 2008-08-19 | Texas Instruments Incorporated | Semiconductor device with improved contact fuse |
| WO2008001824A1 (fr) * | 2006-06-29 | 2008-01-03 | Panasonic Corporation | puce pour Microphone électrostatique, Microphone électrostatique et procédé pour fabriquer celui-ci |
| KR100801618B1 (ko) * | 2006-06-30 | 2008-02-11 | 서울옵토디바이스주식회사 | 발광 소자 및 그 제조방법 |
| TWI309481B (en) | 2006-07-28 | 2009-05-01 | Epistar Corp | A light emitting device having a patterned substrate and the method thereof |
| KR100786102B1 (ko) * | 2006-09-26 | 2007-12-18 | 엘지전자 주식회사 | 발광 다이오드 |
| EP2127486B1 (en) * | 2007-02-26 | 2012-06-06 | Philips Intellectual Property & Standards GmbH | Driving a lighting device |
| US7973321B2 (en) * | 2007-11-05 | 2011-07-05 | Rohm Co., Ltd. | Nitride semiconductor light emitting device having ridge parts |
| JP4979810B2 (ja) * | 2008-03-05 | 2012-07-18 | パナソニック株式会社 | 発光素子 |
| WO2010023777A1 (ja) * | 2008-08-29 | 2010-03-04 | パナソニック株式会社 | 発光素子 |
| JP5167081B2 (ja) * | 2008-11-13 | 2013-03-21 | パナソニック株式会社 | 窒化物半導体デバイス |
| JP5430217B2 (ja) * | 2009-05-07 | 2014-02-26 | キヤノン株式会社 | 面発光レーザアレイ |
| US8716049B2 (en) * | 2010-02-23 | 2014-05-06 | Applied Materials, Inc. | Growth of group III-V material layers by spatially confined epitaxy |
| RU2015132897A (ru) * | 2013-01-08 | 2017-02-14 | Конинклейке Филипс Н.В. | Светоизлучающее диодное устройство специальной формы для улучшенной эффективности испускания света |
| US9099573B2 (en) | 2013-10-31 | 2015-08-04 | Samsung Electronics Co., Ltd. | Nano-structure semiconductor light emitting device |
| US10535640B2 (en) | 2014-10-31 | 2020-01-14 | eLux Inc. | System and method for the fluidic assembly of micro-LEDs utilizing negative pressure |
| US10520769B2 (en) | 2014-10-31 | 2019-12-31 | eLux, Inc. | Emissive display with printed light modification structures |
| US10446728B2 (en) | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
| US10381332B2 (en) | 2014-10-31 | 2019-08-13 | eLux Inc. | Fabrication method for emissive display with light management system |
| US10543486B2 (en) | 2014-10-31 | 2020-01-28 | eLux Inc. | Microperturbation assembly system and method |
| US9825202B2 (en) | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
| US10319878B2 (en) | 2014-10-31 | 2019-06-11 | eLux, Inc. | Stratified quantum dot phosphor structure |
| US10242977B2 (en) | 2014-10-31 | 2019-03-26 | eLux, Inc. | Fluid-suspended microcomponent harvest, distribution, and reclamation |
| US10381335B2 (en) | 2014-10-31 | 2019-08-13 | ehux, Inc. | Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs) |
| US10418527B2 (en) | 2014-10-31 | 2019-09-17 | eLux, Inc. | System and method for the fluidic assembly of emissive displays |
| US10236279B2 (en) | 2014-10-31 | 2019-03-19 | eLux, Inc. | Emissive display with light management system |
| JP6156402B2 (ja) | 2015-02-13 | 2017-07-05 | 日亜化学工業株式会社 | 発光装置 |
| CN109755356B (zh) * | 2017-11-07 | 2020-08-21 | 山东浪潮华光光电子股份有限公司 | 一种提升GaN基发光二极管内置欧姆接触性能的方法 |
| CN108598236A (zh) * | 2018-04-28 | 2018-09-28 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制作方法 |
| GB2575311B (en) * | 2018-07-06 | 2021-03-03 | Plessey Semiconductors Ltd | Monolithic LED array and a precursor thereto |
| KR102136579B1 (ko) * | 2018-07-27 | 2020-07-22 | 서울대학교산학협력단 | 표시 장치 |
| JP7320770B2 (ja) * | 2018-09-28 | 2023-08-04 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
| CN109411583B (zh) | 2018-11-01 | 2020-12-04 | 京东方科技集团股份有限公司 | 发光单元及其制造方法、显示装置 |
| US11705537B2 (en) | 2020-04-23 | 2023-07-18 | Samsung Electronics Co.,. Ltd. | Display device and method of manufacturing light emitting device |
| KR102506449B1 (ko) * | 2020-04-23 | 2023-03-07 | 삼성전자주식회사 | 표시 장치 |
| TWI769065B (zh) * | 2021-08-24 | 2022-06-21 | 友達光電股份有限公司 | 顯示裝置及其製造方法 |
| WO2024052971A1 (ja) * | 2022-09-06 | 2024-03-14 | アルディーテック株式会社 | 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3149030B2 (ja) * | 1991-06-13 | 2001-03-26 | 富士通株式会社 | 半導体量子箱装置及びその製造方法 |
| JPH0645650A (ja) | 1992-07-24 | 1994-02-18 | Omron Corp | 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。 |
| JPH09129974A (ja) | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 半導体レーザ素子 |
| JP3270704B2 (ja) | 1997-03-10 | 2002-04-02 | 日本電信電話株式会社 | 半導体微小構造体の製造方法 |
| ATE550461T1 (de) * | 1997-04-11 | 2012-04-15 | Nichia Corp | Wachstumsmethode für einen nitrid-halbleiter |
| JP3517091B2 (ja) * | 1997-07-04 | 2004-04-05 | 東芝電子エンジニアリング株式会社 | 窒化ガリウム系半導体発光素子およびその製造方法 |
| JP4083866B2 (ja) * | 1998-04-28 | 2008-04-30 | シャープ株式会社 | 半導体レーザ素子 |
| JP3316479B2 (ja) * | 1998-07-29 | 2002-08-19 | 三洋電機株式会社 | 半導体素子、半導体発光素子および半導体素子の製造方法 |
| JP2000068593A (ja) * | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| US6252261B1 (en) * | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
| US6465941B1 (en) * | 1998-12-07 | 2002-10-15 | Sony Corporation | Cold cathode field emission device and display |
| JP3796060B2 (ja) * | 1998-12-15 | 2006-07-12 | 三洋電機株式会社 | 半導体レーザ素子およびその製造方法 |
| JP3705016B2 (ja) | 1999-06-28 | 2005-10-12 | 豊田合成株式会社 | 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子 |
| US6403451B1 (en) * | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| JP2001284724A (ja) | 2000-03-31 | 2001-10-12 | Seiko Epson Corp | 面発光型半導体レーザおよびその製造方法 |
| JP3649656B2 (ja) | 2000-06-13 | 2005-05-18 | 日本電信電話株式会社 | 半導体レーザ |
| EP1306715B1 (en) * | 2000-07-05 | 2008-05-14 | Sony Corporation | Image display element, and image display device |
| JP3882539B2 (ja) | 2000-07-18 | 2007-02-21 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに画像表示装置 |
| JP3906654B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 半導体発光素子及び半導体発光装置 |
| US6545738B2 (en) * | 2000-07-31 | 2003-04-08 | Lg.Philips Lcd Co., Ltd. | Ferroelectric liquid crystal display and method for fabricating the same using opposite polarity split layer electrodes |
| JP4724924B2 (ja) * | 2001-02-08 | 2011-07-13 | ソニー株式会社 | 表示装置の製造方法 |
| EP1238763A1 (en) | 2001-03-09 | 2002-09-11 | N.V. Techno-Food | Method and apparatus for slicing a number of articles, in particular tomatoes into a plurality of uniform thin slices in a single operation |
| JP4899266B2 (ja) | 2001-08-03 | 2012-03-21 | ソニー株式会社 | 半導体素子の製造方法 |
| JP3969029B2 (ja) * | 2001-08-03 | 2007-08-29 | ソニー株式会社 | 半導体素子の製造方法 |
| WO2003019678A1 (fr) | 2001-08-22 | 2003-03-06 | Sony Corporation | Element semiconducteur au nitrure et procede de production de cet element |
| CA2396325C (en) * | 2001-09-06 | 2010-03-30 | Sumitomo Electric Industries, Ltd. | Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode |
| JP2003092426A (ja) | 2001-09-18 | 2003-03-28 | Nichia Chem Ind Ltd | 窒化物系化合物半導体発光素子およびその製造方法 |
| US7072096B2 (en) * | 2001-12-14 | 2006-07-04 | Digital Optics International, Corporation | Uniform illumination system |
| JP3815335B2 (ja) * | 2002-01-18 | 2006-08-30 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
| US7429757B2 (en) * | 2002-06-19 | 2008-09-30 | Sanken Electric Co., Ltd. | Semiconductor light emitting device capable of increasing its brightness |
| JP2004145258A (ja) * | 2002-08-30 | 2004-05-20 | Fujitsu Ltd | 液晶表示装置の製造方法及び液晶表示装置 |
-
2003
- 2003-09-05 TW TW092124628A patent/TWI228323B/zh not_active IP Right Cessation
- 2003-09-08 WO PCT/JP2003/011423 patent/WO2004023569A1/ja active Application Filing
- 2003-09-08 JP JP2004534189A patent/JP4016985B2/ja not_active Expired - Fee Related
- 2003-09-08 US US10/494,972 patent/US7205168B2/en active Active
- 2003-09-08 CN CNA038018284A patent/CN1628391A/zh active Pending
- 2003-09-08 AU AU2003261990A patent/AU2003261990A1/en not_active Abandoned
- 2003-09-08 EP EP03794281.0A patent/EP1536488B1/en not_active Expired - Fee Related
- 2003-09-08 KR KR1020047006797A patent/KR100989564B1/ko active IP Right Grant
-
2007
- 2007-03-06 US US11/682,770 patent/US7564064B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1536488A1 (en) | 2005-06-01 |
| EP1536488A4 (en) | 2012-07-11 |
| US7205168B2 (en) | 2007-04-17 |
| KR100989564B1 (ko) | 2010-10-25 |
| TWI228323B (en) | 2005-02-21 |
| US20070147453A1 (en) | 2007-06-28 |
| EP1536488B1 (en) | 2018-12-26 |
| JP4016985B2 (ja) | 2007-12-05 |
| US20040266043A1 (en) | 2004-12-30 |
| KR20050039734A (ko) | 2005-04-29 |
| WO2004023569A1 (ja) | 2004-03-18 |
| TW200417055A (en) | 2004-09-01 |
| AU2003261990A1 (en) | 2004-03-29 |
| US7564064B2 (en) | 2009-07-21 |
| CN1628391A (zh) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4016985B2 (ja) | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 | |
| US7002182B2 (en) | Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit | |
| US7250320B2 (en) | Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof | |
| JP5082278B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 | |
| US7129107B2 (en) | Process for producing a semiconductor light-emitting device | |
| JP3659201B2 (ja) | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 | |
| JP3815335B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP5270088B2 (ja) | 垂直型発光素子及びその製造方法 | |
| JP2003218389A (ja) | 半導体発光素子及びその製造方法 | |
| JP2008091608A (ja) | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 | |
| JP2005142415A (ja) | ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法 | |
| JP4548117B2 (ja) | 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法 | |
| JP2005252086A (ja) | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 | |
| JP2004119964A (ja) | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 | |
| JP2003060233A (ja) | 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置 | |
| JP2006054381A (ja) | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 | |
| JP2007300146A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4016985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |