TWI389334B - 製造及分離半導體裝置之方法 - Google Patents

製造及分離半導體裝置之方法 Download PDF

Info

Publication number
TWI389334B
TWI389334B TW094139919A TW94139919A TWI389334B TW I389334 B TWI389334 B TW I389334B TW 094139919 A TW094139919 A TW 094139919A TW 94139919 A TW94139919 A TW 94139919A TW I389334 B TWI389334 B TW I389334B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor structure
devices
forming
partially formed
Prior art date
Application number
TW094139919A
Other languages
English (en)
Other versions
TW200633263A (en
Inventor
Myung Cheol Yoo
Original Assignee
Verticle Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Verticle Inc filed Critical Verticle Inc
Publication of TW200633263A publication Critical patent/TW200633263A/zh
Application granted granted Critical
Publication of TWI389334B publication Critical patent/TWI389334B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

製造及分離半導體裝置之方法 相關申請案參照
本申請案請求於2004年11月15日所申請之美國臨時申請案第60/628,378號之優先權，於此併入參考。
本發明係關於一種製造及分離半導體裝置之方法。更具體地，本發明乃揭示無須切割(dicing)或線割(scribing)之半導體裝置分離，且尤其為一種作為光電子應用之半導體裝置製造方法。
用於製造及分離半導體裝置之習知技術，包含沉積多層以於一晶圓基板上形成許多半導體裝置，且接著使用機械技術以分離個別裝置。分離典型地藉由切割或線割基板實施，以分離個別裝置。切割典型地以一鑽石鋸片(diamond saw)，鑽石線割器(diamond scriber)或雷射完成，其為藉由非常昂貴機器實施之耗時製程。習知技術具有數個已知問題，包含製程產率問題，裝置性能問題以及處理成本問題。
第1A－C圖繪示根據習知技藝之習知半導體裝置分離技術。第1A圖繪示藉由機械切割之分離技術。第1B圖繪示藉由機械線割之分離技術。第1C圖繪示藉由雷射線割之分離技術。
1.製程產率問題根據習知之機械裝置分離方法，例如切割與線割方法，以及雷射線割方法，每一個別裝置以選擇之方法，藉由沿裝置間之一格線(grid line)，或街線(street line)切割而分離。此為一緩慢製程，因每次乃依序地切割每一街線。
對於具有堅硬基板材料，例如氮化鎵於藍寶石上(GaN on sapphire)，或氮化鎵於碳化矽(GaN on SIC)材料上之半導體裝置，製程產率問題變為更佳顯著。此外，分離產率顯著地受基板研磨(grinding)與拋光(polishing)所產生之任何破裂或缺陷所影響。若切割線通過缺陷區域，將產生非常低之裝置分離產率。
因此，於整個半導體裝置製造過程，裝置分離為已知之最冗長與低產率製程。實際上，氮化鎵類半導體製造之後端製程產率已知最低少於50%，而前端製程產率典型地於大於90%之範圍。
2.裝置性能問題由於切割與線割之物理研磨作用，裝置分離後之裝置性能可能顯著地下降。例如，光線發射處之發光二極體(LED)裝置側壁可能於裝置分離時，因研磨切割作用而受損，其為裝置分離後光線輸出減少之主要原因。
於雷射線割情況，裝置分離藉由高強度雷射光束，熔化基板材料而達成。因此，熔化之基板材料通常累積於裝置之側壁，其亦導致發光二極體裝置之光線輸出降低。
3.處理成本問題以習知之分離方法，對於每晶圓具有約10,000~12,000個裝置之氮化鎵/藍寶石發光二極體裝置，平均晶粒分離處理時間約40分鐘至1小時。此意味若機器運作24小時/天，一裝置分離機器每天僅可處理24至36片晶圓(700~1,000晶圓/月)。為達到商業上所需之工廠輸出，將需要許多機器與顯著資本設備投資。
此外，作為切割機器之鑽石切割輪(cutting wheels)，以及作為線割機器之鑽石針頭(tips)為非常昂貴之消耗部分，因此，習知之晶粒分離製程，牽涉顯著之消耗部分成本。
於雷射線割之情況，主要消耗部分為雷射源。為維持固定之雷射光束能量，雷射源氣體需定期地補充。雷射源為雷射線割系統中最昂貴元件之一。
因此，需要一種製造並接著分離裝置之改進技術，其為可靠的，經濟的，並持續地促進高裝置特性。
本發明乃提供一種製造並接著分離半導體裝置之改進技術，且尤其為一種製造光電子與電子半導體裝置之方法。
製造及分離半導體裝置構造之一例示性方法包含步驟：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置，其中部分地形成之裝置藉由至少一連接層彼此附著；(b)於部分地形成之裝置之至少一部份上形成一部分遮罩層；(c)蝕刻連接層以分離裝置；及(d)移除部分遮罩層。
製造及分離半導體構造之另一例示性方法包含步驟：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置；(b)於部分地形成之半導體構造表面上形成一遮罩層，遮罩層形成一格柵圖案，並具有開口，其中於開口形成每一裝置；(c)於部分地形成之半導體構造上，表面未被遮罩層所覆蓋之開口內沉積一金屬層；(d)完成形成半導體構造；(e)移除遮罩層；及(f)於鄰近遮罩層移除之處分離裝置。
相較於習知技術，本發明之優點包含較高產率。此外，可使用較不昂貴設備以分離裝置。每單位時間與單位成本可產生較大之裝置生產。
本發明之優點包含如下。1.製程產率。新的裝置分離製程無須任何物理研磨作用或加熱，以移除材料而分離相互連接之裝置。藉由使多個層疊晶圓浸入處理化學物，一次可分離許多數目之晶圓。因此，對於欲處理之晶圓數目無限制。所獲得之裝置分離製程產率最高可至95%。
2.裝置性能。因新的製程為一種化學製程，於裝置分離後無裝置退化。本發明亦可減少於乾蝕刻製程期間，因化學退火(annealing)增加之應力(stress)。
3.成本。本發明無須昂貴資本設備投資，僅需低成本之剝除(stripping)或蝕刻化學物以及低成本之化學浴。藉由使用此新的晶粒分離方法，產率可為習知方法之數倍，且每晶圓之製程成本估計為習知方法之一部份。
本發明乃參照特定裝置構造與實施例說明。熟知此技藝之人士將瞭解此敘述僅為說明，並提供實施本發明之最佳模式。許多製程參數乃為提供最佳模式而說明，而這些參數之變化預期亦可良好地實施。例如，雖然例示性實施例說明形成光電子半導體裝置，本發明亦適用於形成其他半導體裝置。於進一步範例，此處乃詳細說明兩種方法。這些方法共用許多相同步驟且於其他步驟不同。第一實施例之說明提供同樣地適用於第二實施例之製造細節。
圖式乃繪示使用一金屬沉積製程以形成一金屬基板，作為機械支撐與電性傳導，以及使用一雷射掀離(lift－off，LLO)製程以移除最初基板，以製造垂直構造氮化鎵類發光二極體之程序。此處所述之製造方法未限於發光二極體，且亦可應用於任何裝置構造，且尤其為含有氮化鎵類磊晶薄膜生長於絕緣或半導體基板之裝置構造，例如雷射二極體(LD)，異質接面雙極電晶體(HBT)，高電子遷移率電晶體(HEMT)。
第2圖繪示一流程圖式，顯示實施根據本發明一實施例之方法之步驟。此製程包含遮罩一部分地形成之半導體構造，鍍覆此構造，且接著移除遮罩以分離裝置。此處提出之步驟乃參照第3－16圖詳細說明。
第3圖繪示根據本發明一實施例之一部分地形成之半導體構造，包含生長於一藍寶石基板502之一磊晶晶圓。如第3圖所示，氮化鎵類發光二極體構造504，以適當磊晶生長裝置，生長於藍寶石基板502上，例如金屬有機物化學氣相沉積(MOCVD)，分子束磊晶(MBE)或氣相磊晶(VPE)等。本發明預期利用額外之緩衝層於製造此構造。
於磊晶生長後，使用薄膜沉積方法，例如電子束蒸鍍或濺鍍，沉積一P－接觸金屬薄層506。P－接觸金屬可包含下列之一或多種：鎳/金，鈀/鎳/金，鎳/鈀/金，鈀/銥/金，或鈀/鉑/金。薄膜金屬層之例示性厚度，分別對於鎳/金為10奈米鎳與20奈米金，對於鈀/鎳/金為10奈米鈀與20奈米鎳，30奈米金，對於鈀/銥/金為10奈米鈀，20奈米銥，與30奈米金，且對於鎳/鈀/金為20奈米鎳與20奈米鈀，100奈米金，對於鈀/鉑/金為10奈米鈀，20奈米鉑，以及30奈米金。對於含有鎳之接觸，所有p－接觸金屬於火爐內，於氧氣環境下，以攝氏500度退火2分鐘，而未含鎳之金屬接觸乃於氮氣環境下退火。
亦沉積一黏著層508以增強p－接觸金屬薄膜與一金中間層510間之黏著。黏著層使用沉積於p－接觸金屬薄膜上原處之鈦或鉻，以電子束蒸鍍機產生。薄膜厚度約30~50奈米。為製造具有一非常薄，堅固氮化鎵磊晶層(小於5微米)，並具有厚與軟金屬薄膜支撐(~50微米)之一垂直構造裝置，於這兩層間形成一中間層，以減少氮化鎵磊晶層與金屬層間之界面增加之壓縮應力為有用的。約0.7~1微米厚度之金(Au)薄膜，連續地使用電子束蒸鍍機，沉積於鈦或鉻表面，而不將晶圓由真空室移除。於原處之連續層沉積有用於防止氧化或污染，其有用於鈦或鉻與金層間產生良好薄膜黏著。
第4圖繪示根據本發明一實施例，具有金屬層沉積於其上之一部分地形成之半導體構造。藉由電鍍或無電子鍍覆，沉積厚金屬支撐層512與514。使用電鍍或無電子鍍覆乃因相較於其他沉積方法，其為快速且低成本之沉積方法。就成本效用而言，此尤其有用於垂直發光裝置之大量生產。金屬支撐層之關鍵功能為，支撐層不僅提供對於薄氮化鎵磊晶層具良好堅固機械支撐之一連接層，亦提供良好電性傳導與散熱。為符合這些要求，分級之銅合金層乃沉積於金/鉻或金/鈦黏著層上。
參照第4圖，於本發明之一型態，乃沉積兩銅層，其包含於銅合金層前之一銅撞擊層，以促進薄真空蒸鍍之金層與銅合金層間之良好黏著。最初，乃鍍覆一硫酸鹽類軟銅層，以逐漸地緩和因厚金屬層沉積所增加之應力。最初之軟銅層厚度設定為最高至10微米。鍍覆速率最高設定為3－5微米/小時，以形成一緻密且一致之銅鍍覆層。選擇緩慢鍍覆速率之另一原因，為防止將晶圓由支撐晶圓載體分離(de－bonding)後之晶圓彎曲。由於氮化鎵磊晶層504與銅層512間之界面增加之壓縮應力，將晶圓由支撐載體分離後，晶圓可能產生彎曲。除緩慢速率之鍍覆外，有機類之添加劑乃添加至電鍍溶液，並使用磺酸鹽(sulphonate)類鍍覆溶液。此外，電鍍於低溫下(攝氏5度)實施，以使增加之應力減至最低。
於一型態，於軟銅層後，鍍覆一硬銅層以提供結構硬度。硬銅鍍覆之鍍覆速率約15微米/小時。對於銅合金鍍覆，含有錫(Sn)與鐵(Fe)之金屬合金鍍覆溶液，乃與硫酸銅溶液混合，以改進銅支撐層之機械強度與電性傳導。銅合金支撐層之總厚度為50~60微米。於銅合金鍍覆最後，乃電鍍0.3微米厚之金層514，以保護銅金屬層產生氧化。此金保護層514有用於垂直裝置封裝之晶粒接合與打線接合(wire bonding)製程期間，促進個別晶粒與所使用之金屬類環氧化物間之良好黏著。
藉由電鍍形成厚銅金屬支撐後，乃處理藍寶石表面。此包括機械拋光以使藍寶石表面產生一致之粗糙度。藍寶石表面之粗糙度有用於控制雷射光束能量密度，以及雷射掀離後之氮化鎵表面之最終表面型態。雷射光束能量密度強烈地取決於藍寶石表面之表面粗糙度。若粗糙之藍寶石表面使用於雷射掀離(LLO)製程，乃使用低雷射光束能量。然而，若表面為粗糙，雷射掀離之表面看起來粗糙，因表面型態複製雷射掀離後之氮化鎵表面。另一方面，若使用一拋光之表面，則使用較高之雷射光束能量。雷射掀離之氮化鎵表面之表面型態，乃與拋光之藍寶石表面相似。然而，較高之雷射光束由於過度之雷射光束能量，通常導致破裂產生。為獲得良好之雷射掀離結果與氮化鎵表面型態，藍寶石表面之表面粗糙度之均方根(root mean square，RMS)數值選擇為約10~20埃。
第5圖繪示根據本發明一實施例，附著至一穿孔晶圓載體516之一部分地形成之半導體構造。於一型態，穿孔晶圓載體516由不鏽鋼構成，具有微小孔洞。使用金屬晶圓載體有兩個原因。首先，其有用於維持雷射掀離後，氮化鎵磊晶晶圓之平坦度，因附著至一厚金屬基板之非常薄之磊晶層，於藍寶石基板移除後，可能產生彎曲，其於雷射掀離之晶圓之隨後處理，產生巨大困難，例如遮罩調準(align)，乾蝕刻，薄膜沉積，以及晶圓探測(probing)。第二，其於晶圓探測與晶粒隔離蝕刻製程期間，提供良好電性與熱傳導。藉由使用金屬晶圓載體，無須由載體移除晶圓以進行後續處理。此外，穿孔晶圓載體提供無氣泡晶圓接合，因於接合製程期間，氣泡可輕易地經由孔洞流出。其亦促進藍寶石/氮化鎵/銅/金晶圓以及晶圓載體間之一簡易分離製程，因於分離製程期間，溶劑可輕易地穿透孔洞。藉由使用穿孔晶圓載體，整個製程變為簡易與可靠，對於垂直裝置之製造，其可產生高製造產率。於一範例，晶圓載體516之厚度為1/16英吋，且直徑為2.5英吋。總孔洞數目為21且孔洞直徑為20/1000英吋。晶圓載體表面為電鍍拋光，以產生類似鏡面之平坦表面，作為與黏著劑之均勻接合，且用以維持晶圓平坦度。
銀類之傳導黏著劑乃用於接合藍寶石/氮化鎵/銅/金與穿孔晶圓載體。傳導黏著劑用於提供晶圓探測與晶粒隔離蝕刻製程之良好電性與熱傳導。於例示性實施例，乃使用銀類之傳導熱塑性環氧黏著劑。熱塑性環氧化物已知具有絕佳黏著強度與良好抗熱。熱塑性環氧化物之另一優點為其可溶解於溶劑中，例如丙酮，其有用於分離製程。
於此實施例，乃使用薄片類型熱塑性環氧化物，因相較於液體類之黏著劑，薄片類型熱塑性環氧化物之薄膜厚度較一致。液體類之黏著劑於先前之接合製程處理中，通常導致不均勻之厚度一致性與氣泡形成，因液體類之黏著劑之旋塗(spin coating)通常導致於晶圓邊緣側，形成較晶圓中心區域厚之薄膜。對於液體類之黏著劑，藉由多次旋塗，以獲得厚黏著層，此為相當常見之現象。對於熱塑性環氧化物之接合，一127微米厚之薄片類型熱塑性環氧化物乃介於厚金屬支撐512，514與穿孔晶圓載體516間。壓力設定於10~15磅/平方英吋，且溫度維持低於攝氏200度，於一均壓。接合時間少於1分鐘。相較於典型地需超過6小時之固化(curing)時間，以完成黏著劑固化之液體類黏著劑，此短暫接合時間具有優點。短暫接合製程時間亦顯著地增強垂直裝置製造之產率。
參照第6圖，一248奈米之氟化氪(KrF)紫外光(UV)激發雷射(38奈秒之脈衝時間)乃用於雷射掀離。選擇此波長之原因為雷射需有益地穿透藍寶石，但於氮化鎵磊晶層吸收，以於氮化鎵/藍寶石界面，分解氮化鎵成為金屬鎵與氣態氮氣(N2 )。雷射光束大小選擇為7毫米x 7毫米之方形光束，且具有600~1,200毫焦耳/公分2 之光束功率密度。亦建議雷射光束能量密度根據藍寶石基板表面之表面粗糙度。為於雷射掀離後獲得平坦之氮化鎵表面，使用高於800毫焦耳/公分2 之光束能量，以機械地拋光藍寶石基板10~20埃之均方根數值。
藍寶石基板之表面粗糙度為雷射掀離後，獲得平坦氮化鎵表面之一重要製程參數。若於雷射掀離期間使用未拋光之藍寶石表面，氮化鎵表面為粗糙的，形成最終裝置後，其導致發光二極體裝置之不良光線輸出，因粗糙表面之不良反射性。然而，若使用一拋光表面，可獲得一平坦氮化鎵表面，因此可獲得較高之光線輸出。然而，因雷射光束侷限於拋光之藍寶石表面，相較於以較少雷射光束能量照射之區域，以較高雷射光束功率照射之區域，可能於氮化鎵表面產生破裂。因此，選擇藍寶石晶圓之一最佳表面粗糙度為有用的，以同時獲得高產率雷射掀離製程與高裝置性能。根據習知技術，通常使用噴砂(sand blasting)以於拋光之藍寶石表面，獲得均勻之雷射光束分佈，然而，使用噴砂以一致地獲得相同表面粗糙度為不可靠且不可重複的。於本發明，由對於248奈米紫外光雷射可穿透之材料所構成之一擴散媒體522，乃置於雷射光束與藍寶石基板間，以於藍寶石基板獲得均勻之雷射光束能量分佈，因此增加雷射掀離製程產率。擴散媒體之均方根表面粗糙度設定為小於30微米，且使用藍寶石作為擴散片。
參照第7圖，於雷射掀離後，於雷射掀離期間，由氮化鎵分解形成多餘鎵滴粒503，並以鹽酸(HCl)溶液清洗(鹽酸：水＝1：1，於室溫)或使用鹽酸蒸汽沸騰30秒。因鎵於室溫熔解，於雷射掀離期間，鎵以液態形成；因此其可以含有氯之酸性溶液清洗。
第8圖繪示於雷射掀離後之部分地形成之半導體構造。為使n型氮化鎵磊晶層暴露，任何緩衝層(例如氮化鎵，氮化鋁，氮化銦，氮化銦鎵與氮化鋁鎵)乃藉由乾蝕刻移除，有益地使用感應耦合電漿反應離子蝕刻(ICP RIE)。暴露之n－氮化鎵表面乃進一步蝕刻以形成原子平坦表面，亦於n－氮化鎵表面實施感應耦合電漿拋光。獲得一均勻與平坦n－氮化鎵表面對於形成低阻抗金屬接觸尤其有用。注意於感應耦合電漿反應離子蝕刻製程之含氯氣體混合物，尤其有用於產生平坦n－氮化鎵表面型態。對於此表面平坦化製程之感應耦合電漿蝕刻條件如下：．總流速：100每分鐘立方公分．磁場強度：15高斯．基板溫度：攝氏70度．氣體混合物：100 %氯氣．功率/偏壓：600瓦特/－300伏特．操作壓力：30毫陶爾
感應耦合電漿拋光後產生之表面粗糙度之均方根數值小於10埃。
參照第9圖，於氮化鎵表面平坦化後，於本發明之一型態，進一步蝕刻氮化鎵表面，以形成一球面鏡形狀表面型態。由於氮化鎵與空氣間反射係數之差異，若氮化鎵表面為平坦，由氮化鎵半導體主動層產生之光子，反射回半導體材料。此內部反射導致不良之光線擷取，且可能降低裝置之光線輸出，即使於半導體主動層產生大量光子。因此，有益地製造具有特定結構表面型態之氮化鎵表面，以減少藉由司乃耳定律(Snell's law)之光子脫離角度。相較於其他表面特定結構型態，已知球面鏡形狀最為有效。藉由調變蝕刻條件，感應耦合電漿反應離子蝕刻有效地用於製造氮化鎵表面之球面鏡。於感應耦合電漿蝕刻後，球面鏡之特徵直徑大小約1~5微米。表面特定結構製程之感應耦合電漿蝕刻條件如下：．總流速：100每分鐘立方公分．磁場強度：15高斯．基板溫度：攝氏70度．氣體混合物：30%氯化硼/60%氯氣/10%氬．功率/偏壓：600瓦特/－300伏特．操作壓力：30毫陶爾
進一步地，於表面特定結構蝕刻製程期間，需保護n－氮化鎵表面之接觸區域，以維持一平坦n－氮化鎵表面，以形成一良好金屬接觸。於感應耦合電漿蝕刻前，一6微米厚之光阻(PR)薄膜用於遮罩n－接觸區域。於感應耦合電漿蝕刻後，光阻遮罩以光阻去除劑或丙酮移除。
參照第10圖，為改進目前垂直裝置之分佈，一n型氧化銦錫(ITO)透光接觸530乃形成於n－氮化鎵發光二極體表面504。此圖式繪示波狀(undulated)氮化鎵層界面與氧化銦錫層。氧化銦錫組成為10重量百分比二氧化錫(SnO2 )/90重量百分比三氧化二銦(In2 O3 )，並使用電子束蒸鍍機或濺鍍系統，於室溫下沉積一層約75~200奈米厚之氧化銦錫薄膜。於氧化銦錫薄膜沉積後，於一管狀火爐中，於氮氣環境下實施退火5分鐘。退火溫度介於攝氏300度至500度間。於氮氣環境，攝氏350度之退火溫度，氧化銦錫薄膜之最小阻抗約低於10－ 4 歐姆公分。於相同退火溫度，於460奈米之透射比超過95%。
於氧化銦錫透光接觸形成後，一n－接觸540乃形成於n－氧化銦錫表面，含有鈦與鋁。因形成多個接觸，其稱為540a，540b，540c等。注意n－接觸形成於裝置角落而非裝置中心。通常，於垂直構造裝置情況，金屬接觸乃形成於中心，由於其對稱位置，中心接觸為最有效之電流路徑。然而，相對於習知之垂直構造裝置，於此新的垂直構造裝置，得以於裝置角落形成接觸，因氧化銦錫透光接觸已形成於n型金屬接觸下方。藉由於角落放置一金屬接觸，於裝置封裝後，無來自接合墊與接合導線之遮蔽效應，其為不透光金屬接觸位於裝置中心時將產生之情況。因此，以此新的裝置設計可獲得較高之光線輸出。n－接觸540含有鈦與鋁。n－接觸金屬之厚度對於鈦分別為5奈米，且對於鋁為200奈米。為於n－接觸金屬層與墊金屬間產生良好黏著，20奈米之鉻沉積於鋁頂部作為一黏著層。對於墊金屬沉積，1微米厚之金連續地於電子束蒸鍍室中沉積於鉻頂部，而無破真空。為形成一歐姆接觸，n－接觸金屬於火爐中，於氮氣環境，在攝氏250度退火10分鐘。
第11圖繪示作為裝置隔離之一技術。於清洗氮化鎵表面後，個別裝置藉由一磁性感應耦合電漿(magnetized inductively coupled plasma，MICP)乾蝕刻技術隔離。相較於其他乾蝕刻方法，磁性感應耦合電漿可加速蝕刻速率。此尤其有用於防止蝕刻製程期間之光阻燃燒。相較於習知之感應耦合電漿，磁性感應耦合電漿提供約兩倍之蝕刻速率。對於處理具有金屬支撐之垂直裝置，建議使用快速蝕刻速率，因金屬基板可被設計為移除金屬或氧化物遮罩之化學物所攻擊。因此，為使用光阻遮罩作為晶粒隔離蝕刻，快速蝕刻技術為有用的。隔離溝渠大小為30微米寬及3.5微米深。作為裝置隔離之磁性感應耦合電漿乾蝕刻條件如下：．總流速：100每分鐘立方公分．磁場強度：15高斯．基板溫度：攝氏70度．氣體混合物：40%氯化硼/40%氯氣/20%氬．功率/偏壓：600瓦特/－300伏特．操作壓力：30毫陶爾．蝕刻深度：3.5微米．蝕刻遮罩：光阻(AZ 9262)(厚度：24微米)
第12圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之鈍化沉積之技術。乃沉積鈍化層536以保護裝置免於外界有害環境，並藉由調變鈍化層與氮化鎵間之反射係數，增加光線輸出。於一型態，垂直裝置以二氧化矽薄膜鈍化。薄膜以電漿增強化學氣相沉積(Plasma Assisted Chemical Vapor Deposition，PECVD)於攝氏250度下沉積。薄膜厚度維持於80奈米，以獲得最佳反射係數與透光度。
如第13圖所示，欲藉由蝕刻方法分離之裝置，乃進一步以二氧化矽鈍化層536上之光阻(PR)薄膜538保護。進一步以光阻保護裝置之原因為用以分離裝置，含氯之銅蝕刻劑，通常攻擊二氧化矽鈍化層與氧化銦錫層，其可能於裝置分離後，導致裝置退化。使用之光阻厚度為6微米。於以緩衝氧化物蝕刻液(BOE)(二氧化矽蝕刻劑)溶液進行金墊開路化學製程期間，此光阻層亦未受影響。
如第14圖所示，於鈍化層沉積與光阻塗佈後，使用溶劑將穿孔支撐晶圓載體由氮化鎵/金屬支撐晶圓移除。此分離製程藉由將氮化鎵/金屬晶圓浸泡於丙酮中0.5~1小時而實施，以將傳導黏著層由穿孔支撐晶圓載體溶解。分離之氮化鎵/金屬晶圓乃進一步於超音波清洗機，以異丙醇(isopropanol)浸泡與清洗。氮化鎵裝置表面進一步使用清洗與乾燥器以去離子水(DI water)清洗。分離之晶圓乃附著於聚合物類之支撐薄膜550，固定於堅固抗腐蝕金屬或塑膠環上，以實施遮罩剝除或蝕刻製程。於一型態，標準藍色支撐膠帶或紫外光支撐薄膜乃用於本發明。
第15圖繪示根據本發明一實施例之複數個完成裝置。
第16圖繪示根據本發明一實施例之一完成裝置。
第17圖繪示一流程圖式，顯示執行根據本發明一實施例之方法之步驟。一般而言，此實施例可藉由沉積後遮蔽金屬層而實施。於此情況，步驟包含部分地形成一半導體構造附著於一支撐構造，此部分地形成之半導體構造包含複數個部分地形成之裝置。沉積一金屬層於部分地形成之半導體構造上。完成形成此半導體構造。於金屬層表面上形成一遮罩層，遮罩層以複數個矩形形成，具有通道(lanes)，每一裝置於通道中彼此分離。移除通道所在之金屬層，遮罩層保護矩形下方之金屬層。於靠近金屬層移除之處分離裝置。並由裝置移除遮罩層。本方法亦可包含於製程某些步驟間，固定金屬層至一晶圓載體之步驟。此處所提出之步驟，乃參照第18－32圖詳細說明。第17圖之流程圖式，顯示與第2圖之流程圖式相同之許多步驟，因此，上述說明可應用於第17圖之流程圖式所提出之許多步驟。
第18圖繪示一部分遮罩層520，以與根據本發明一實施例之一部分地形成之半導體構造使用。例示性圖案為一連串格線，或街線(或通道)，暴露成為半導體裝置之區域。遮罩層提供裝置間之分離，其建構為可於建構後進行分離。
第19圖繪示根據本發明一實施例之一部分地形成之半導體構造，包含生長於一藍寶石基板上之一磊晶晶圓。對於藉由預先圖案化分離方法接受分離之半導體裝置，於金中間層沉積後，乃於金表面上形成遮罩圖案，如第19圖所示。遮罩層以格柵圖案形成，具有開口，於開口中乃形成每一裝置。於一型態，遮罩藉由放置一均勻遮罩層於整個表面，且接著曝光及沖洗遮罩中不希望之部分而準備。相較於習知之旋塗薄膜光阻微影照像(lithography)方法(<10微米)，乃使用乾薄膜薄片類型之厚薄膜光阻(>50毫米)，以於氮化鎵/p－金屬/鉻或鈦/金層下，形成一厚金屬支撐薄膜(>50毫米)。厚薄膜光阻薄片乃以熱與壓力施加至金中間層表面。微影照像製程乃使用具有50微米寬裝置街寬之遮罩圖案實施。於圖案化與顯影後，光阻厚薄膜網狀構造之網路形成於金表面上。此製程可涵蓋具有裝置間隔與裝置高度最小至30微米寬與30微米高之裝置。此厚薄膜光阻保留至裝置製程結束前。
第20圖繪示根據本發明一實施例，具有金屬層沉積於其上之一部分地形成之半導體構造。製造步驟與第4圖所說明之步驟相似。
第21圖繪示根據本發明一實施例，附著於一穿孔晶圓載體之一部分地形成之半導體構造。製造步驟與第5圖所說明之步驟相似。
第22圖繪示根據本發明一實施例，用以執行雷射掀離，將藍寶石基板由一部分地形成之半導體構造移除之技術。製造步驟與第6圖所說明之步驟相似。
第23圖繪示根據本發明一實施例，用以執行雷射掀離，以將藍寶石基板由一部分地形成之半導體構造移除之技術，並亦繪示雷射掀離後於氮化鎵表面之鎵滴粒。製造步驟與第7圖所說明之步驟相似。
第24圖繪示根據本發明一實施例，用以處理一部分地形成之半導體構造之氮化鎵發光二極體層之技術。製造步驟與第8圖所說明之步驟相似。
第25圖繪示根據本發明一實施例之一部分地形成之半導體構造。製造步驟與第9圖所說明之步驟相似。
第26圖繪示根據本發明一實施例，具有接觸墊附著於其上之一部分地形成之半導體構造。製造步驟與第10圖所說明之步驟相似。
第27圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之裝置隔離之技術。製造步驟與第11圖所說明之步驟相似。
第28圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之鈍化沉積之技術。製造步驟與第12圖所說明之步驟相似。
圖案方法不包含如第13圖所示之蝕刻方法之沉積一光阻層之步驟。此因於圖案方法提出之裝置分離步驟，牽涉移除裝置間之圖案520，而非蝕刻金屬層510，512，514。
第29圖繪示根據本發明一實施例，一部分地形成之半導體構造之金中間層蝕刻。金中間層510於裝置隔離蝕刻期間，或使用一特定金蝕刻化學物，例如氯化鉀移除。一旦金中間層沿街道移除，裝置接著可藉由沖洗殘留遮罩520而分離。
第30圖繪示根據本發明一實施例，用以分離裝置並支撐裝置於一支撐膠帶之技術。此圖式顯示由金屬層剝除或移除之最初之光阻遮罩520，留下複數個矩形金屬區域，當移除最初光阻遮罩後，其為支撐於支撐膠帶之個別裝置。支撐膠帶對於剝除化學物不反應。故可簡易地分離裝置，且對於裝置具微小或無損害。
第31圖繪示根據本發明一實施例之複數個完成裝置。
第32圖繪示根據本發明一實施例之一完成裝置。
相較於習知技術，本發明之優點包含較高產率。此外，可使用較不昂貴之設備以分離裝置。每單位時間與單位成本可產生較大之裝置生產。
具有揭示之例示性實施例與最佳模式，可對於所揭示之實施例進行修改與變化，而仍位於下列申請專利範圍所定義之本發明之主旨與精神內。
502．．．藍寶石基板
503．．．多餘鎵滴粒
504．．．氮化鎵磊晶層
506．．．P－接觸金屬
508．．．黏著層
510．．．中間層
512．．．厚金屬支撐層
514．．．厚金層
516．．．穿孔晶圓載體
520．．．部分遮罩層
530．．．n型氧化銦錫透光接觸
536．．．鈍化層
538．．．光阻薄膜
540．．．n－接觸
540a~540c．．．接觸
550．．．聚合物類之支撐薄膜
552．．．擴散媒體
本發明乃參照下列圖式說明。
第1A－C圖繪示根據習知技藝之習知裝置分離技術。
第2圖繪示一流程圖式，顯示實施根據本發明一實施例之方法之步驟。
第3圖繪示根據本發明一實施例，包含生長於藍寶石基板之一磊晶晶圓之一部分地形成之半導體構造。
第4圖繪示根據本發明一實施例，具有金屬層沉積於其上之一部分地形成之半導體構造。
第5圖繪示根據本發明一實施例，附著於一穿孔晶圓載體之一部分地形成之半導體構造。
第6圖繪示根據本發明一實施例，用以實施雷射掀離，以將藍寶石基板由一部分地形成之半導體構造移除之技術。
第7圖繪示根據本發明一實施例，用以實施雷射掀離，以將藍寶石基板由一部分地形成之半導體構造移除之技術，並亦繪示雷射掀離後，於氮化鎵表面之鎵滴粒。
第8圖繪示根據本發明一實施例，用以處理一部分地形成之半導體構造之氮化鎵發光二極體層之技術。
第9圖繪示根據本發明一實施例之一部分地形成之半導體構造。
第10圖繪示根據本發明一實施例，具有接觸墊附著於其上之一部分地形成之半導體構造。
第11圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之裝置隔離之技術。
第12圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之鈍化沉積之技術。
第13圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之光阻遮罩之技術。
第14圖繪示根據本發明一實施例，用以分離裝置並將裝置支撐於一支撐膠帶之技術。
第15圖繪示根據本發明一實施例之複數個分離之裝置。
第16圖繪示根據本發明一實施例之一完成最終裝置。
第17圖繪示一流程圖式，顯示用以實施根據本發明一實施例之方法之步驟。
第18圖繪示一遮罩層，以與根據本發明一實施例之一部分地形成之半導體構造使用。
第19圖繪示根據本發明一實施例，包含生長於一藍寶石基板之一磊晶晶圓，以及遮罩層圖案之一部分地形成之半導體構造。
第20圖繪示根據本發明一實施例，具有金屬層沉積於其上之一部分地形成之半導體構造。
第21圖繪示根據本發明一實施例，附著至一穿孔晶圓載體之一部分地形成之半導體構造。
第22圖繪示根據本發明一實施例，用以實施雷射掀離，以將藍寶石基板由一部分地形成之半導體構造移除之技術。
第23圖繪示根據本發明一實施例，用以實施雷射掀離，以將藍寶石基板由一部分地形成之半導體構造移除之技術，並亦繪示於雷射掀離後，於氮化鎵表面之鎵滴粒。
第24圖繪示根據本發明一實施例，用以處理一部分地形成之半導體構造之氮化鎵發光二極體層之技術。
第25圖繪示根據本發明一實施例之一部分地形成之半導體構造。
第26圖繪示根據本發明一實施例，具有接觸墊附著於其上之一部分地形成之半導體構造。
第27圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之裝置隔離之技術。
第28圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之鈍化沉積之技術。
第29圖繪示根據本發明一實施例，作為一部分地形成之半導體構造之金中間層蝕刻之技術。
第30圖繪示根據本發明一實施例，用以分離裝置並將裝置支撐於一支撐膠帶之技術。
第31圖繪示根據本發明一實施例之複數個完成裝置。
第32圖繪示根據本發明一實施例之一完成裝置。
504．．．氮化鎵磊晶層
506．．．P－接觸金屬
508．．．黏著層
510．．．中間層
512．．．厚金屬支撐層
514．．．厚金層
530．．．n型氧化銦錫透光接觸
536．．．鈍化層
540．．．n－接觸
542．．．金墊

Claims (26)

  1. 一種製造及分離複數個半導體構造之方法，包含步驟：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置，其中該些部分地形成之裝置藉由至少一連接層彼此附著；(b)於該些部分地形成之裝置之至少一部份上形成一部分遮罩層；(c)蝕刻該連接層以分離該些裝置；及(d)移除該部分遮罩層；其中一金層可以金蝕刻劑蝕刻，例如氯化鉀。
  2. 如申請專利範圍第1項之方法，進一步包含於步驟(a)與(b)間，於該些部分地形成之裝置之至少一部份上，沉積一氧化物鈍化層之步驟。
  3. 如申請專利範圍第1項之方法，其中步驟(a)包含於該些裝置上形成一裝置遮罩層，於該些裝置間，部分地蝕刻該半導體構造至該至少一連接層，以及移除該裝置遮罩之步驟。
  4. 如申請專利範圍第1項之方法，進一步包含處理該些裝置之一氮化鎵層，以於其上產生複數個波浪之步驟。
  5. 如申請專利範圍第1項之方法，進一步包含個別地固定該些裝置於一聚合物基部支撐薄膜之步驟，該聚合物 基部支撐薄膜對於複數個基部蝕刻化學物不反應，並適合用於晶粒擴張與複數個連續封裝製程。
  6. 如申請專利範圍第5項之方法，其中於化學蝕刻前，該些半導體裝置以一化學不反應氧化層被一聚合物層保護。
  7. 如申請專利範圍第6項之方法，其中於分離製程後，該氧化物層仍舊位於該裝置表面上，而該聚合物保護層則被剝除。
  8. 如申請專利範圍第5項之方法，其中該些蝕刻化學物為含有氯之一溶液。
  9. 如申請專利範圍第6項之方法，其中蝕刻方法為化學噴灑或浸沒於該蝕刻溶液。
  10. 一種製造一半導體裝置之方法，包含步驟：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置；(b)於該部分地形成之半導體構造上沉積一金屬層；(c)完成形成該半導體構造；(d)於該金屬層之該表面形成一遮罩層，該遮罩層係形成複數個矩形，並具有複數個通道，其中該每一裝置由該些通道彼此分離；(e)移除該些通道所在之該金屬層，該遮罩層保護該些矩形下之該金屬層；(f)分離鄰近該金屬層移除之處之裝置；及(g)自該些裝置移除該遮罩層。
  11. 如申請專利範圍第10項之方法，進一步包含於步驟(b)與(c)間，固定該金屬層至一晶圓載體，以及於步驟(c)與(d)間，自該晶圓載體移除該金屬層之步驟。
  12. 一種製造及分離複數個半導體構造之方法，包含步驟：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置；(b)於該部分地形成之半導體構造之該表面上形成一部分遮罩層，該部分遮罩層形成一格柵圖案，並具有複數個開口，其中該每一裝置係於該些開口形成；(c)於該部分地形成之半導體構造上，表面未被該部分遮罩層所覆蓋之該開口內沉積一金屬層；(d)完成形成該半導體構造；(e)移除該部分遮罩層；及(f)分離鄰近該部分遮罩層被移除之處之裝置。
  13. 如申請專利範圍第12項之方法，進一步包含於步驟(c)與(d)間，固定該金屬層至一晶圓載體，以及於步驟(d)與(e)間，自該晶圓載體移除該金屬層之步驟。
  14. 如申請專利範圍第12項之方法，進一步包含於步驟(d)與(e)間，沉積一氧化物鈍化層於該些部分地形成之裝置之至少一部份之步驟。
  15. 如申請專利範圍第12項之方法，其中步驟(d)包含於該些裝置上形成一裝置遮罩層，於該些裝置間，部分地蝕刻該半導體構造至該部分遮罩層，以及移除該裝置遮罩 之步驟。
  16. 如申請專利範圍第12項之方法，進一步包含處理該些裝置之一氮化鎵層，以於其上產生複數個波浪之步驟。
  17. 如申請專利範圍第12項之方法，進一步包含個別地固定該些裝置於一聚合物基部支撐薄膜之步驟，該聚合物基部支撐薄膜係對於複數個基部剝除化學物不反應，並適合用於晶粒擴張與複數個連續封裝製程。
  18. 如申請專利範圍第16項之方法，其中於化學蝕刻前，該些半導體裝置被一化學不反應氧化物層保護。
  19. 如申請專利範圍第16項之方法，其中該些剝除化學物為含有複數個氯基酸性化學物，例如含有(OH)- 之複數個化學物。
  20. 如申請專利範圍第17項之方法，其中蝕刻方法為化學噴灑或浸沒於該蝕刻溶液。
  21. 如申請專利範圍第17項之方法，其中一金層可以金蝕刻劑蝕刻，例如氯化鉀。
  22. 一種半導體裝置，係藉由如申請專利範圍第1項之方法所製成。
  23. 一種半導體裝置，係藉由如申請專利範圍第10項之方法所製成。
  24. 一種半導體裝置，係藉由如申請專利範圍第12項之方法所製成。
  25. 一種半導體裝置，係藉由包含下列步驟之一方法 製成：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置，其中該些部分地形成之裝置藉由至少一連接層彼此附著；(b)於該些部分地形成之裝置之至少一部份形成一部分遮罩層；(c)蝕刻該連接層以分離該些裝置；及(d)移除該部分遮罩層；其中一金層可以金蝕刻劑蝕刻，例如氯化鉀。
  26. 一種半導體裝置，係藉由包含下列步驟之方法製成：(a)部分地形成一半導體構造附著於一支撐構造，部分地形成之半導體構造包含複數個部分地形成之裝置；(b)於該部分地形成之半導體構造之該表面上形成一部分遮罩層，該部分遮罩層形成一格柵圖案，並具有複數個開口，其中該每一裝置係於開口形成；(c)於該部分地形成之半導體構造上，該表面未被該部分遮罩層所覆蓋之開口內沉積一金屬層；(d)完成形成該半導體構造；(e)移除該部分遮罩層；及(f)分離鄰近該部分遮罩層移除之處之裝置。
TW094139919A 2004-11-15 2005-11-14 製造及分離半導體裝置之方法 TWI389334B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US62837804P 2004-11-15 2004-11-15

Publications (2)

Publication Number Publication Date
TW200633263A TW200633263A (en) 2006-09-16
TWI389334B true TWI389334B (zh) 2013-03-11

Family

ID=36407706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094139919A TWI389334B (zh) 2004-11-15 2005-11-14 製造及分離半導體裝置之方法

Country Status (7)

Country Link
US (1) US7459373B2 (zh)
EP (1) EP1815503A4 (zh)
JP (1) JP2008521220A (zh)
KR (1) KR101192598B1 (zh)
CN (1) CN101371338B (zh)
TW (1) TWI389334B (zh)
WO (1) WO2006055601A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109764A2 (en) * 2003-06-04 2004-12-16 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
TWI308396B (en) * 2005-01-21 2009-04-01 Epistar Corp Light emitting diode and fabricating method thereof
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP2010500764A (ja) * 2006-08-07 2010-01-07 セミ−フォトニクス カンパニー リミテッド 複数の半導体ダイを分離する方法
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
KR20090082923A (ko) * 2006-11-15 2009-07-31 더 리전츠 오브 더 유니버시티 오브 캘리포니아 다중 추출기를 통하여 광을 고효율로 추출하는 발광 다이오드
KR20080064611A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 금속층 상에 형성된 금속 산화물의 식각 방법
US8192815B2 (en) * 2007-07-13 2012-06-05 Apple Inc. Methods and systems for forming a dual layer housing
US7951722B2 (en) 2007-08-08 2011-05-31 Xilinx, Inc. Double exposure semiconductor process for improved process margin
US8646637B2 (en) * 2008-04-18 2014-02-11 Apple Inc. Perforated substrates for forming housings
DE102008038852B4 (de) * 2008-06-03 2024-02-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8367304B2 (en) * 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
US20100159273A1 (en) 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
US20110089039A1 (en) * 2009-10-16 2011-04-21 Michael Nashner Sub-Surface Marking of Product Housings
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
JP5421071B2 (ja) * 2009-11-05 2014-02-19 スタンレー電気株式会社 光半導体装置の製造方法
DE102009056386A1 (de) 2009-11-30 2011-06-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR20110085609A (ko) * 2010-01-21 2011-07-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
US8489158B2 (en) 2010-04-19 2013-07-16 Apple Inc. Techniques for marking translucent product housings
US8426236B2 (en) 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
US8912033B2 (en) 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
JP5878330B2 (ja) * 2011-10-18 2016-03-08 株式会社ディスコ レーザー光線の出力設定方法およびレーザー加工装置
US9236271B2 (en) * 2012-04-18 2016-01-12 Globalfoundries Inc. Laser-initiated exfoliation of group III-nitride films and applications for layer transfer and patterning
US8879266B2 (en) 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法
DE102014116141B4 (de) * 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
DE102017104752B4 (de) 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding
CN116581159A (zh) * 2023-05-12 2023-08-11 苏州汉骅半导体有限公司 垂直型功率器件及其制备方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453722A (en) * 1965-12-28 1969-07-08 Texas Instruments Inc Method for the fabrication of integrated circuits
US4999694A (en) 1989-08-18 1991-03-12 At&T Bell Laboratories Photodiode
US5331180A (en) 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH10254370A (ja) 1997-03-10 1998-09-25 Canon Inc 表示パネル及びそれを用いた投射型表示装置
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP4352473B2 (ja) 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6130016A (en) * 1999-04-09 2000-10-10 Advanced Micro Devices, Inc. Method for forming semiconductor structures using a calibrating reticle
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
JP3893874B2 (ja) * 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP3748364B2 (ja) 2000-06-20 2006-02-22 株式会社タクマ 飛灰溶融炉
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US6518198B1 (en) 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
JP2002176226A (ja) 2000-09-22 2002-06-21 Toshiba Corp 光素子およびその製造方法
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6653662B2 (en) 2000-11-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same, and method for driving the same
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6649494B2 (en) 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
US6864158B2 (en) 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP4148664B2 (ja) 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
US6765232B2 (en) 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
US6498113B1 (en) 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
JP2003031844A (ja) * 2001-07-11 2003-01-31 Sony Corp 半導体発光素子の製造方法
US6656756B2 (en) 2001-08-24 2003-12-02 Telecommunication Laboratories, Chunghwa Telecom Co., Ltd. Technique for a surface-emitting laser diode with a metal reflector
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
DE10232582A1 (de) * 2001-09-13 2003-04-10 Beatriz Koennemann Verfahren zur Herstellung von Chips aus Wafern geringer Dicke
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US6617261B2 (en) 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6455340B1 (en) 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US6943379B2 (en) 2002-04-04 2005-09-13 Toyoda Gosei Co., Ltd. Light emitting diode
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
US6744196B1 (en) 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
US20040219443A1 (en) * 2003-05-01 2004-11-04 Spears Kurt E. Method for wafer dicing
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
WO2004109764A2 (en) 2003-06-04 2004-12-16 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
JP2007525016A (ja) * 2003-07-14 2007-08-30 アリージス・テクノロジーズ・インコーポレーテッド 窒化ガリウムを処理する方法
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050189551A1 (en) 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
CN101901858B (zh) 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
TWI433343B (zh) 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US7829909B2 (en) 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof

Also Published As

Publication number Publication date
CN101371338A (zh) 2009-02-18
JP2008521220A (ja) 2008-06-19
EP1815503A4 (en) 2012-08-01
KR20070085374A (ko) 2007-08-27
US20060105542A1 (en) 2006-05-18
WO2006055601A2 (en) 2006-05-26
KR101192598B1 (ko) 2012-10-18
EP1815503A2 (en) 2007-08-08
TW200633263A (en) 2006-09-16
WO2006055601B1 (en) 2008-09-04
US7459373B2 (en) 2008-12-02
WO2006055601A3 (en) 2008-07-24
CN101371338B (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
TWI389334B (zh) 製造及分離半導體裝置之方法
US10644200B2 (en) Vertical topology light emitting device
TWI450413B (zh) 發光二極體及其製造方法
JP5336075B2 (ja) 縦構造半導体装置
KR100921457B1 (ko) 수직 구조의 발광 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees