DE10232582A1

DE10232582A1 - Verfahren zur Herstellung von Chips aus Wafern geringer Dicke

Info

Publication number: DE10232582A1
Application number: DE10232582A
Authority: DE
Inventors: Beatriz Koennemann
Original assignee: Individual
Current assignee: Individual
Priority date: 2001-09-13
Filing date: 2002-07-18
Publication date: 2003-04-10

Abstract

Beschrieben wird ein Verfahren zur Herstellung von Chips aus Wafern geringer Dicke unter Anwendung von kombinierten Dünnschleif- und Poliermaschinen, mit folgenden Verfahrensschritten: DOLLAR A - Beschichten der aktiven Seite (3) des Wafers (1) mit einer Schutzschicht, insbesondere aus Photolack (4), DOLLAR A - Abdecken der aktiven Seite (3) mit einer Maske, die entlang der Zwischenräume (6) zwischen den integrierten Schaltkreisen (5) lichtdurchlässige Bahnen, vorzugsweise mit einer Breite von etwa 5-100 mum, aufweist und ansonsten lichtundurchlässig ist, DOLLAR A - Belichten der Bahnen, vorzugsweise mit UV-Licht, DOLLAR A - Wegätzen der belichteten Bahnen (7), vorzugsweise mittels isotropen Trockensätzen unter Verwendung von O2 bei sehr kurzer Ätzdauer, DOLLAR A - Herstellen von Gräben (8) durch isotropes Tiefätzen der Bahnen (7) bis zu einer Tiefe (10) von vorzugsweise etwa 10-150 mum, DOLLAR A - Entfernen des Photolacks (4) auf der aktiven Seite (3), DOLLAR A - Aufbringen eines Trägers (11) als Folie oder Substrat auf die aktive Seite (3), DOLLAR A - Abschleifen der Rückseite (12) des Wafers (1) mit genannter Dünnschleif- bzw. Dünnschleifpoliermaschine, vorzugsweise bis auf eine Waferdicke von etwa 100-150 mum, DOLLAR A - Abtragen der Rückseite (12) durch Ätzen, vorzugsweise mittels Naßätzen, bis zu einer Waferdicke, die etwa 20 mum größer ist als die Tiefe (10) der Gräben (8), DOLLAR A Abtragen der Rückseite (12) bis zum Grund der Gräben, vorzugsweise mittels isotropen Trockenätzen, DOLLAR A - Ablösen der Chips von der Trägerfolie (11), ...

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Chips aus Wafern geringer Dicke unter Anwendung von kombinierten Dünnschleif- und Poliermaschinen, wobei die Wafer jeweils eine beschichtete, aktive Seite aufweisen, auf der in einem Raster, mit Zwischenräumen zueinander, integrierte Schaltkreise angeordnet sind, und eine der aktiven Seite abgewandte, unbeschichtete oder metallisierte Rückseite. Gegenstand der Erfindung ist ebenfalls ein nach dem vorgeschlagenen Verfahren hergestellter Wafer.
Bei der Herstellung elektronischer Chips geht man von Wafern aus. Hierunter versteht man dünne Platten aus Halbleiterkristallen, auf deren einer Oberfläche in einer rasterförmigen Anordnung - häufig mittels elektronenoptischer Lithographie-Verfahren - mikroskopisch feine Schaltkreise aufgebracht worden sind. Die einzelnen Schaltkreise sind durch Zwischenräume von einander getrennt, entlang derer die Halbleiterplatten aufgetrennt werden. Die vereinzelten Schaltkreise mit dem Träger aus Halbleiterkristallen stellen jeweils einen Chip dar.

Zum Trennen der Wafer werden nach dem Stand der Technik unterschiedliche Verfahren angewandt. Bekannt ist insbesondere ein Verfahren, bei welchem der Wafer auf der aktiven Seite zunächst entlang der Zwischenräume zwischen den integrierten Schaltkreisen eingesägt und anschließend das Wafermaterial von der Rückseite des Wafers her mittels Schleif- und Poliermaschinen abgetragen wird. Als Nachteil bei dieser Vorgehensweise hat sich jedoch herausgestellt, daß sich die Ritzen mit Schleif- oder Poliermaterial vollsetzen und verschlammen. Wegen unregelmäßigem Aufbrechen kommt es zu hohen Ausschußraten.

Um diesen Nachteil zu vermeiden, wird in der Praxis auch ein Verfahren mit umgekehrter Reihenfolge der einzelnen Schritte angewandt. Hierbei wird das Ritzen des Wafers auf dessen Vorderseite erst nach Abschluß des Schleifens und Polierens durchgeführt. Die Folge dieser Vorgehensweise ist jedoch, daß freigesetzte Materialpartikel sich auf der Oberfläche der aktiven Seite absetzen und dadurch in nachteiliger Weise zu Störungen der Funktion der aufgebrachten Schaltkreise und der Weiterverarbeitung führen können. Bei dünnen Wafern dauert der Trennvorgang mehrere Stunden; auch platzen die Kanten leicht ab.

Auch das Schleifen der Waferrückseite an sich ist bei den Verfahren nach dem Stand der Technik mit Problemen behaftet. Aufgrund der ungleichen Körnung des Schleifmaterials werden in der Oberfläche Riefen unterschiedlicher Tiefe erzeugt, die zu einer Spannung in der bearbeiteten Oberfläche führen. Die nachteilige Folge hiervon ist eine Krümmung des Wafers, die umso stärker ausfällt, je dünner der Wafer ist. Da infolge der Krümmung die auf der aktiven Seite aufgetragenen Schaltkreise zerstört werden können, sind der mechanischen Abtragung von Wafermaterial mittels Schleifen Grenzen gesetzt. Nach dem Stand der Technik gefertigte Wafer unterschreiten daher kaum eine Stärke von etwa 200 µm.

Ausgehend von diesem Hintergrund hat sich die Erfindung die Aufgabe gestellt, ein Verfahren zur Herstellung von Wafern/Chips anzugeben, deren Dicke erheblich unterhalb der Werte liegt, die bei Verfahren nach dem Stand erreichbar sind. Dabei ist durch das vorgeschlagene Verfahren dennoch sichergestellt, daß die Handhabung der Wafer/Chips geringer Stärke einfach und sicher durchzuführen ist.

Gelöst wird diese Aufgabe erfindungsgemäß durch ein Verfahren mit folgenden Verfahrensschritten:

a) Beschichten der aktiven Seite des Wafers mit einer Schutzschicht, insbesondere aus Photolack, vorzugsweise in einer Schichtdicke von 3-50 µm,
b) Abdecken der aktiven Seite mit einer Maske, die entlang der Zwischenräume zwischen den integrierten Schaltkreisen lichtdurchlässige Bahnen, vorzugsweise mit einer Breite von etwa 5-100 µm, aufweist und ansonsten lichtundurchlässig ist,
c) Belichten der Bahnen, vorzugsweise mit UV-Licht,
d) Wegätzen der belichteten Bahnen, vorzugsweise mittels isotropen Trockenätzen unter Verwendung von 02 bei sehr kurzer Ätzdauer,
e) Herstellen von Gräben durch isotropes Tiefätzen der Bahnen bis zu einer Tiefe von vorzugsweise etwa 10-150 µm,
f) Entfernen des Photolacks auf der aktiven Seite,
g) Aufbringen eines Trägers als Folie oder Substrat auf die aktive Seite,
h) Abschleifen der Rückseite des Wafers mit genannter Dünnschleif- bzw. Dünnschleifpoliermaschine, vorzugsweise bis auf eine Waferdicke von etwa 100-150 µm,
i) Abtragen der Rückseite durch Ätzen, vorzugsweise mittels Naßätzen, bis zu einer Waferdicke, die etwa 20 µm größer ist, als die Tiefe der Gräben,
j) Abtragen der Rückseite bis zum Grund der Gräben, vorzugsweise mittels isotropen Trockenätzen,
k) Ablösen der Chips von der Trägerfolie, vorzugsweise in "pick and place"-Maschinen mittels flip-chip- Technologie.

Bei dem vorgeschlagenen Verfahren sind in Anlehnung an den Stand der Technik ebenfalls Schleif- und zusätzlich Poliervorgänge vorgesehen, die diesen Vorgängen vor- und nachgeschalteten Arbeitsschritte unterscheiden sich jedoch grundsätzlich von denen der bekannten Verfahren.

Bei dem Verfahren gemäß vorliegender Erfindung besteht der erste Schritt darin, auf der aktiven Seite des Wafers Photolack oder eine andere Schutzschicht in einer Schichtdicke von einigen Mikrometern (µm) aufzubringen. Anschließend werden durch eine entsprechend gestaltete Maske hindurch in den Zwischenräume zwischen den einzelnen integrierten Schaltkreisen Bahnen von etwa 5-100 µm Breite belichtet. Das belichtete Photomaterial läßt sich durch Anwendung von Ätztechniken entfernen, wobei für diesen Vorgang isotropes Trockenätzen unter Verwendung von O₂ bei einer Ätzdauer von ca. 15 sec empfohlen wird. Die bis auf die Halbleiterkristallplatte freigelegten Bahnen werden anschließend einem Trockenätzen, auch Dice-ätzen genannt unterzogen, wobei Gräben entstehen, die zum Grund des Grabens hin sich in der Regel etwas verbreitern. Die Dauer des Ätzvorgangs ist so eingestellt, die Gräben eine Tiefe von etwa 10-150 µm erreichen. Nach Abschluß dieses Vorgangs wird auf der aktiven Seite des Wafers der die Schaltkreise abdeckende Photolack vollständig entfernt und statt dessen ein Träger als Folie oder Substrat mit oder ohne Spannrahmen über die aktive Fläche aufgezogen.

In den darauf folgenden Arbeitsschritten wird die Rückseite des Wafers bearbeitet. Dabei wird das Wafermaterial zunächst mit Hilfe von Dünnschleifmaschinen abgetragen. Bei diesem Schleifvorgang wird die Stärke des Wafers von einem anfänglichen Wert von etwa 700-750 µm auf einen Zwischenwert von etwa 100/150 µm verringert. Bei dem genannten Zwischenwert ist die durch Schleifen erreichbare kleinste Stärke des Wafers erreicht. Nach einem wesentlichen Gedanken der Erfindung sind daher zur weiteren Verringerung der Waferstärke Ätzvorgänge vorgesehen. Vorgeschlagen wird, das weitere Abtragen von Wafermaterial zunächst mittels Naßätzen vorzunehmen. Die hierbei erreichte Waferstärke ist etwa um 20 µm größer, als die Tiefe der Gräben. Nach einer Reinigung wird der Wafer auf seiner Rückseite abschließend mittels isotropen Trockenätzen bis zu einer Stärke, die der Tiefe der Gräben entspricht, abgetragen.

Einem Kerngedanken der Erfindung entsprechend werden alle Schritte zur Bearbeitung des Wafers bis hin zur Trennung der Waferplatte in die einzelnen Chips so ausgeführt, daß der Wafer oder die Chips keinerlei Spannungen ausgesetzt sind. Um dieses Ziel zu erreichen, wird der Schleifvorgang bei einer Waferdicke von etwa 100/150 µm beendet und das Wafermaterial im daran anschließenden Vorgang durch Ätzen abgetragen. Insbesondere beim letzten Ätzschritt zerfällt der Wafer praktisch von selbst in die einzelnen Chips ohne Anwendung von mechanischen Kräften. Die Gefahr einer Zerstörungen der mikroskopisch feinen Strukturen auf dem Chip durch mechanische Spannungen ist damit ausgeschlossen.

Nach dem Auftrennen des Wafers verbleiben die einzelnen Chips auf der Trägerfolie, welche die aktive Seite des Wafers überzieht. Somit ist eine weitere einfache Handhabung oder Versand des Wafers oder der Chips sichergestellt. Die weitere Verarbeitung des Wafers wird vorzugsweise in den als "pick and place"-Maschinen bekannten Vorrichtungen mittels der sogenannten flip-chip-Technologie durchgeführt.

Im Ergebnis ermöglicht das vorgeschlagene Verfahren die Herstellung extrem dünner Wafern/Chips: Mit einer Dicke von etwa 30-50 µm weisen die nach dem erfindungsgemäßen Verfahren hergestellten Wafer/Chips somit eine Stärke auf, die erheblich unterhalb der bei Verfahren nach dem Stand der Technik erreichbaren Werten liegt. Dabei ist gleichzeitig sichergestellt, daß die extrem dünnen Wafer/Chips gemäß vorliegender Erfindung einfach zu handhaben sind. Die Form der Chips ist hierbei beliebig und können von eckiger aber auch runder oder ovaler Geometrie sein.

Bei der weiteren Verarbeitung der Wafer bzw. der Chips hat es sich bewährt, wenn - gemäß einem Merkmal der Erfindung - zur Entnahme der einzelnen oder aller Chips vom Wafer Saugheber eingesetzt werden. Die Saugheber werden an der Rückseite des Wafers angesetzt und ermöglichen es, die Chips mit sehr geringer Kraftaufwendung von der Trägerfolie abzulösen. Gleichzeitig oder alternativ können Druckstössel von der Vorderseite des Wafers auf die Folie einwirken. Dabei wird das Ablösen durch Temperatur der Folie oder bei Verwendung perforierter Trägerfolien durch Aufbringen von Lösungsmittel unterstützt.

Weiterbildungen der Erfindung sehen Varianten im Ablauf der einzelnen Verfahrensschritte vor.

So ist bei einer häufig angewandten Variante des Verfahrens gemäß vorliegender Erfindung vorgesehen, daß die Arbeitsschritte i)-k) bei der Herstellung des Wafers zunächst nicht durchgeführt werden. Die Wafer verlassen in diesem Fall die Produktionsstätte als Halbfertigprodukt. Dabei liegt der erreichte Fertigungszustand einerseits nahe beim Endzustand, andererseits beträgt die Waferdicke noch etwa 150 µm, so daß die Wafer mit geringem Risiko versendet werden können. Die endgültige Fertigstellung des Wafers erfolgt dann beim Empfänger durch Abtragen der Waferrückseite mittels Ätzen bis zu einer Stärke des Wafers, welche der Tiefe der Gräben entspricht.

Weiterhin wird erfindungsgemäß vorgeschlagen, daß der Verfahrensschritt e) - Herstellen von Gräben durch Tiefätzen der Bahnen - mittels Hochgeschwindigkeitstrockenätzen durchgeführt wird. Die dabei erzielbaren Ätzgeschwindigkeiten liegen im Bereich bis zu etwa 15-50 µm/min. Bei einer Grabentiefe von 50 µm bedeutet dies, daß der Vorgang zur Herstellung aller Gräben zwischen den einzelnen integrierten Schaltkreisen innerhalb weniger Minuten durchgeführt werden kann. Im Vergleich zu allen bekannten Verfahren zur Herstellung der Gräben werden hierdurch erhebliche Einsparungen an Prozeßzeit erzielt. So kann ein 100-300 µm dünner Wafer innerhalb weniger Minuten an Stelle von Stunden zerlegt werden.

Bei einer bevorzugten Weiterbildung des Verfahrens ist zwischen den Verfahrensschritten h) und i), d. h. nach Abschluß des Schleifens, ein weiterer Schritt vorgesehen, bei welchem die Rückseite des Wafers poliert wird. Der Grund für diesen Vorgang liegt darin, daß Schleifen aufgrund der Körnung des Schleifmaterials auf der Oberfläche Riefen hinterläßt und diese Riefen auch beim Ätzen nicht ausgeglichen werden. Zur Erzielung einer riefen- und damit spannungsfreien Rückseite empfiehlt sich daher vor Durchführung der Ätzvorgänge einen Poliervorgang zwischenzuschalten. Ein bruchsicheres Handling bei Versand und Transport wird dadurch möglich.

Eine andere Variante des vorgeschlagenen Verfahrens betrifft die nach dem Schleifen bzw. nach dem Schleifen und Polieren vorgesehenen Ätzvorgänge. In Abweichung zum vorgeschlagenen Ablauf ist es auch möglich, den Naßätzvorgang und den anschließenden Trockenätzvorgang durch einen Verfahrensschritt zu ersetzten. In diesem Fall wird in einem Arbeitsvorgang mittels Trockenätzen die Dicke des Wafers von anfänglich etwa 150 µm bis auf eine Dicke, die der Tiefe der Gräben entspricht, abgetragen. Der Vorteil dieser Arbeitsweise besteht in dem Wegfall von Umrüstarbeiten an der Ätzvorrichtung und einer dementsprechenden Einsparung von Prozeßzeit. Die Dickengleichheit der Chips ist somit gewährleistet; die Spannung an den Chiprändern ist mitweggeätzt.

Eine besonders bevorzugte Weiterbildung des Verfahrens trägt der beim Schleifen, Polieren und Ätzen entstehenden Wärmebildung Rechnung. Diese Variante ist dadurch gekennzeichnet, daß an Stelle des Verfahrensschrittes
g) der modifizierte Schritt
g') Aufbringen eines Trägers (11) in Form einer perforierten Folie oder eines perforierten Substrates
vorgesehen ist, und während der Schritte h) und/oder i) und/oder j) durch Löcher der Perforation Helium eingeblasen wird. Das Helium tritt dabei in die durch Ätzen hergestellten Gräben ein und durchwandert den kompletten Wafer. Bei diesem Vorgang wird die beim Schleifen und Ätzen erzeugte Wärme vom Wafer an das Helium übertragen und von diesem nach außen abgeführt. Die empfindlichen Strukturen der aktiven Seite und die ggf. wärmeempfindliche Folie wird auf diese Wiese wirksam vor einer Beschädigung durch Überhitzung geschützt.

Eine andere Variante ist darauf ausgerichtet, das Bruchrisiko des Wafers nach dem Abtragen des rückseitigen Wafermaterials zu minimieren. Wie durchgeführte Praxisversuche gezeigt haben, bleiben nach beendetem Abtragen der Rückseite des Wafers an dessen Rändern messerscharfe Kanten stehen. Diese Kanten bilden für den einkristallinen Wafer ein hohes Risiko zum Auslösen von Brüchen oder Bruchlauflinien. In der Regel genügt dann bereits ein geringer Stoß auf den Wafer, um ihn zu Bruch gehen zu lassen. Eine Variante des vorgeschlagenen Verfahrens trägt diesem Risiko Rechnung, dadurch, daß die Außenränder des Wafers mittels geeigneter Verfahrensschritte verrundet werden. Gemäß einem Merkmal der Erfindung ist dementsprechend vorgesehen, daß dem Verfahrensschritt a) oder b) oder c) oder d) folgende Schritte vorangehen:

- Abtragen des außerhalb des Rasters aus integrierten Schaltkreisen liegenden Wafermaterials in Richtung Raster bis auf einen Abstand von vorzugsweise etwa 300 µm vom Rand des Rasters,
- wobei die über die Dicke des Wafers sich erstreckenden Seitenflächen nach dem Abtragen mit der auf der aktiven Seite liegenden Oberfläche des Wafers jeweils einen Winkel von vorzugsweise 85-90 Grad bilden, Verrunden oder Anfasen der von genannten Seitenflächen und genannter Oberfläche des Wafers gebildeten Kanten.

Dabei wird empfohlen, das Abtragen und/oder Verrunden und/oder Anfasen der Kanten mittels der oben genannten Schleif- bzw. Poliermaschinen oder mittels Laserstrahlung durchzuführen. Im Falle einer Materialbearbeitung mit Hilfe von Laserlicht weisen die durch Abtrag erzeugten Oberflächen ggf. gewisse Oberflächenschäden auf, die jedoch von harmloser Natur sind und durch nachfolgende Trockenätzverfahren wieder geglättet werden können.

Bei einer Variante des letztgenannten Verfahrens ist vorgesehen, daß der Winkel zwischen den Seitenflächen des Wafers und der Oberfläche des Wafers auf dessen aktiver Seite 90 Grad beträgt. Diese Ausbildung kann in vorteilhafter Weise dazu genutzt werden, mehrere Wafer zu einem Stapel übereinander zu schichten und das Abtragen des Wafermaterials für alle Wafer des Stapels gleichzeitig durchzuführen.

Alternativ zu dem beschriebenen Verfahren zur Abrundung von Kanten mittels zusätzlicher Verfahrensschritte sieht die Erfindung auch eine vorteilhafte Lösung mit modifizierten Verfahrensschritten vor. Hierbei tritt an die Stelle des Verfahrensschritt b) ein modifizierter Schritt b'):

- Abdecken der aktiven Seite (3) mit einer Maske,
- die entlang der Zwischenräume (6) zwischen den integrierten Schaltkreisen (5)
- und um die am äußeren Rand des Rasters liegenden integrierten Schaltkreise herum lichtdurchlässige Bahnen, vorzugsweise mit einer Breite von etwa 5-100 µm aufweist
- und ansonsten lichtundurchlässig ist.

Die sich hieran anschließenden Verfahrensschritte bleiben unverändert. Sie führen zusammen mit vorstehendem Verfahrensschritt dazu, daß bei den am äußeren Rand des Rasters liegenden integrierten Schaltkreisen auch auf der zum Waferrand hin gewandten Seite Gräben durch Ätzen hergestellt werden. Diese Schaltkreise sind somit, wie die im mittleren Bereich des Rasters liegenden Schaltkreise, allseitig von geätzten Gräben umgeben. Wie die Praxis gezeigt hat, sind die am Grabenanfang liegenden Kanten des Wafers ausreichend rund, um ein erhöhtes Bruchrisiko der Chips nach deren Fertigstellung auszuschließen.

Die Erfindung umfaßt auch einen nach dem vorgeschlagenen Verfahren hergestellten Wafer. Dieser ist dadurch gekennzeichnet, daß er auf der aktiven Seite entlang der Zwischenräume zwischen den integrierten Schaltkreisen durch Ätzen hergestellte Gräben aufweist, wobei die Breite der Gräben vorzugsweise etwa 5/100 µm und die Tiefe der Gräben vorzugsweise etwa 20-150 µm beträgt. Der erfindungsgemäße Wafer weist darüber hinaus auf der aktiven Seite eine Trägerfolie auf, die beim Transport des Wafers einerseits die aktive Schicht vor mechanischen Beschädigungen schützt und zudem die Stabilität des Wafers erhöht, so daß er ohne Risiko auch versandt werden kann.

Bei einer Weiterbildung des Wafers gemäß vorliegender Erfindung ist die Rückseite des Wafers durch Anwendung wenigstens eines Ätzvorganges bis auf den Grund der Gräben abgetragen. In diesem Zustand hat der Wafer seinen endgültigen Bearbeitungszustand erreicht und zerfällt praktisch von selbst in die einzelnen Chips. Die auf der aktiven Seite angebrachte Trägerfolie stellt dabei sicher, daß die Chips weiterhin an ihren Plätzen verbleiben aber auch mit Hilfe geeigneter Vorrichtungen auf einfache Weise von der Trägerfolie entnommen werden können.

Bei der Ausbildung der Trägerfolie sind zahlreiche Varianten möglich. Je nachdem, welchen weiteren Bearbeitungsschritten der Wafer oder die Chips unterzogen werden, kann die Trägerfolie mit Vorteil entweder steif oder elastisch ausgebildet sein und zudem eine geschlossene Oberfläche aufweisen oder perforiert sein. In der Praxis häufige Anwendung finden perforierte Folien, da sie das Ablösen der Chips von der Trägerfolie auf einfache Weise unterstützen. Bei dieser Ausbildung der Folie wird zum Lösen der Chips ein Lösungsmittel auf die Trägerfolie aufgetragen, das durch die Perforation hindurch in den Raum zwischen Folie und Chipoberfläche eindringt und somit das Ablösen von sich aus mit bewirkt.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung lassen sich dem nachfolgenden Teil der Beschreibung entnehmen. In diesem Teil wird ein erfindungsgemäßer Wafer anhand einer Zeichnung näher erläutert. Die einzelnen Zeichnungen geben in einer schematischen Darstellung einen Wafer nach Durchführung verschiedener Bearbeitungsschritte wieder.

Es zeigen:
Fig. 1 Querschnitt durch einen Wafer nach Aufbringen und Belichten des Photolacks auf der aktiven Seite
Fig. 2 Querschnitt durch einen Wafer nach Ätzen der Gräben zwischen den einzelnen integrierten Schaltungen
Fig. 3 Querschnitt durch einen Wafer nach Abtragen des Wafermaterials von der Rückseite bis auf die Tiefe der Gräben
In Fig. 1 ist ein Wafer 1 in einem frühen Bearbeitungsstadium wiedergegeben. Er besteht aus einer Trägerplatte 2 aus Halbleiterkristallen und einer aktiven Schicht 3, auf der eine Schicht aus Photolack 4 aufgebracht ist. Innerhalb der aktiven Schicht sind rasterförmig integrierte Schaltkreise 5 angeordnet, zwischen denen jeweils Zwischenräume 6 ohne Aktivität ausgebildet sind. Die Schicht aus Photolack 4 wurde durch eine (nicht dargestellte) Maske hindurch belichtet. Dabei sind entsprechend dem Aufbau dieser Maske im Bereich der Zwischenräume 6 Bahnen 7 von etwa 10 µm Breite belichtet worden.
Für den in Fig. 2 dargestellten Arbeitsschritt wurde das belichtete Photomaterial durch Anwendung von Ätztechniken entfernt und dadurch das Trägermatermaterial 2 des Wafers 1 im Bereich der Bahnen 7 freigelegt, während die übrigen Bereiche der aktiven Waferseite durch den Photolack 4 weiterhin geschützt bleiben. Bei dem anschließend durchgeführten Ätzverfahren ist daher das Wafermaterial 2 nur an den freigelegten Stellen abgetragen worden, mit dem Ergebnis, daß sich an diesen Stellen Gräben 8 ausgebildet haben. Bei vorliegender Ausführungsform beträgt die Breite 9 der Gräben etwa 10 µm und die Tiefe 10 etwa 50 µm. Nach Abschluß dieses Vorgangs wird auf der aktiven Seite des Wafers der Photolack 4 vollständig entfernt und statt dessen eine Trägerfolie über die aktive Fläche aufgezogen.
Die Trägerfolie ist in Fig. 3 mit dem Bezugszeichen 11 gekennzeichnet. Bei dem dieser Figur zugrunde gelegten Arbeitsschritt wurde das Wafermaterial von dessen Rückseite 12 her zunächst mit Hilfe von (nicht dargestellten) Dünnschleifmaschinen und anschließend durch Ätzen abgetragen. Dieser Materialabtrag soll durch die symbolisch dargestellten Schichtdicken 13 angedeutet werden. Die Dicke des Wafers wurde bei diesem Vorgang von anfänglich 700-750 µm auf einen Wert verringert, welcher der Tiefe 10 der Gräben 8 entspricht. Mit Erreichen dieses Wertes zerfällt der Wafer, ohne Anwendung von mechanischen Kräften, praktisch von selbst in die einzelnen Chips 14. Die Gefahr einer Zerstörungen der mikroskopisch feinen Strukturen auf dem Chip innerhalb der aktiven Schicht durch mechanische Spannungen ist damit ausgeschlossen. Oberflächenspannungen treten nicht auf.
Der Trägerfolie 11 kommt die Aufgabe zu, nach dem Auftrennen der Trägerplatte 2 die Chips 14 in einem für die weitere Verarbeitung einfach zu handhabenden Zustand zu erhalten. Die Folie 11 sorgt dementsprechend dafür, daß die einzelnen Chips nach dem Auftrennen der Trägerplatte auf der Folie verbleiben, außerdem bietet sie für der aktive Schicht 3 auch einen Schutz vor mechanischen Beschädigungen beim Transport des Wafers. Zur Weiterverarbeitung der Chips 14 werden diese mit geeigneten Vorrichtungen von der Trägerfolie 11 entnommen.

Claims

1. Verfahren zur Herstellung von Chips aus Wafern geringer Dicke unter Anwendung von kombinierten Dünnschleif- und Poliermaschinen,
wobei die Wafer jeweils eine beschichtete, aktive Seite aufweisen,
auf der in einem Raster, mit Zwischenräumen zueinander, integrierte Schaltkreise angeordnet sind,
und eine der aktiven Seite abgewandte, unbeschichtete oder metallisierte Rückseite,
gekennzeichnet durch folgende Verfahrensschritte

a) Beschichten der aktiven Seite (3) des Wafers (1) mit einer Schutzschicht, insbesondere aus Photolack (4), vorzugsweise in einer Schichtdicke von 3-50 µm,

b) Abdecken der aktiven Seite (3) mit einer Maske, die entlang der Zwischenräume (6) zwischen den integrierten Schaltkreisen (5) lichtdurchlässige Bahnen, vorzugsweise mit einer Breite von etwa 5-100 µm, aufweist und ansonsten lichtundurchlässig ist,

c) Belichten der Bahnen, vorzugsweise mit UV-Licht,

d) Wegätzen der belichteten Bahnen (7), vorzugsweise mittels isotropen Trockenätzen unter Verwendung von O₂ bei sehr kurzer Ätzdauer,

e) Herstellen von Gräben (8) durch isotropes Tiefätzen der Bahnen (7) bis zu einer Tiefe (10) von vorzugsweise etwa 10-150 µm,

f) Entfernen des Photolacks (4) auf der aktiven Seite (3),

g) Aufbringen eines Trägers (11) als Folie oder Substrat auf die aktive Seite (3),

h) Abschleifen der Rückseite (12) des Wafers (1) mit genannter Dünnschleif- bzw. Dünnschleifpoliermaschine, vorzugsweise bis auf eine Waferdicke von etwa 100-150 µm,

i) Abtragen der Rückseite (12) durch Ätzen, vorzugsweise mittels Naßätzen, bis zu einer Waferdicke, die etwa 20 µm größer ist als die Tiefe (10) der Gräben (8),

j) Abtragen der Rückseite (12) bis zum Grund der Gräben, vorzugsweise mittels isotropen Trockenätzen,

k) Ablösen der Chips von der Trägerfolie (11), vorzugsweise in "pick and place"-Maschinen mittels flip-chip- Technologie.

2. Verfahren zur Herstellung von Wafern/Chips nach Anspruch 1, dadurch gekennzeichnet, daß
zur Entnahme der einzelnen Chips (14) oder alle Chips von der Trägerfolie (11) Saugheber an der Rückseite (12) des Wafers (1) angesetzt werden und/oder von der Vorderseite des Wafers (1) Druckstössel auf die Saugfolie einwirken
und die Trägerfolie (11) mittels Temperatur oder mittels Lösungsmittel von der aktiven Schicht (3) gelöst wird.

3. Verfahren zur Herstellung von Wafern/Chips nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß
vor den Verfahrensschritte i)-k)
die Wafer (1) mit der Trägerfolie (11) versandt werden.

4. Verfahren zur Herstellung von Wafern/Chips nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß
der Verfahrensschritt e) mittels Hochgeschwindigkeitsätzen mit einer Ätzgeschwindigkeit von vorzugsweise etwa 15-50 µm/min durchgeführt wird.

5. Verfahren zur Herstellung von Wafern/Chips nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß
(zwischen den Verfahrensschritten h) und i) ein Polieren der Rückseite (12) des Wafers (1) mit genannter Poliermaschine erfolgt.

6. Verfahren zur Herstellung von Wafern/Chips nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß
an Stelle der Verfahrensschritte i) bis j) ein einziger Verfahrensschritt, Abtragen der Rückseite (12) des Wafers (1) bis zum Grund der Gräben (8), vorzugsweise mittels isotropen Trockenätzen, tritt.

7. Verfahren zur Herstellung von Wafern/Chips nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß
an Stelle des Verfahrensschrittes g) der modifizierten Schritt g') Aufbringen eines Trägers (11) in Form einer perforierten Folie oder eines perforierten Substrates tritt, und während der Schritte h) und/oder i) und/oder j)
durch Löcher der Perforation Helium eingeblasen wird.

8. Verfahren zur Herstellung von Wafern/Chips nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß
dem Verfahrensschritt a) oder b) oder c) oder d) folgende Schritte vorangehen
Abtragen des außerhalb des genannten Rasters aus integrierten Schaltkreisen liegenden Wafermaterials in Richtung Raster bis auf einen Abstand von vorzugsweise etwa 300 µm vom Rand des Rasters,
wobei die über die Dicke des Wafers sich erstreckenden Seitenflächen nach dem Abtragen mit der auf der aktiven Seite liegenden Oberfläche des Wafers jeweils einen Winkel von vorzugsweise 85-90 Grad bilden,
Verrunden oder Anfasen der von genannten Seitenflächen und genannter Oberfläche des Wafers gebildeten Kanten.

9. Verfahren zur Herstellung von Wafern/Chips nach Anspruch 8, dadurch gekennzeichnet, daß
das Abtragen und/oder Verrunden und/oder Anfasen der Kanten mittels genannter Schleif- bzw. Poliermaschinen oder mittels Laserstrahlung erfolgt.

10. Verfahren zur Herstellung von Wafern/Chips nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß
der genannte Winkel 90 Grad beträgt,
mehrere Wafer zu einem Stapel übereinander geschichtet sind
und das Abtragen des genannten Wafermaterials für die Wafer des Stapels gleichzeitig erfolgt.

11. Verfahren zur Herstellung von Wafern/Chips nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß
anstelle des Verfahrensschrittes b) der modifizierte Schritt
b') Abdecken der aktiven Seite (3) mit einer Maske, die entlang der Zwischenräume (6) zwischen den integrierten Schaltkreisen (5)
und um die am äußeren Rand des Rasters liegenden integrierten Schaltkreise herum lichtdurchlässige Bahnen,
vorzugsweise mit einer Breite von etwa 5-100 µm aufweist und ansonsten lichtundurchlässig ist tritt.

12. Wafer mit
einer beschichteten, aktiven Seite (3),
auf der in einem Raster, mit Zwischenräumen zueinander, integrierte Schaltkreise (5) angeordnet sind,
und einer der aktiven Seite abgewandte, unbeschichteten Rückseite (12),
hergestellt nach einem Verfahren nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß
auf der aktiven Seite (3) entlang der Zwischenräume (6) zwischen den integrierten Schaltkreisen (5) durch Ätzen hergestellte Gräben (8) vorhanden sind, vorzugsweise in einer Breite (9) von etwa 5-100 µm und einer Tiefe (10) von etwa 10-150 µm
und auf der aktiven Seite (3) eine Trägerfolie (11) aufgebracht ist.

13. Wafer nach Anspruch 12, dadurch gekennzeichnet, daß
die Rückseite (12) des Wafers (1) durch Anwendung wenigstens eines isotropen Trockenätzvorganges bis auf den Grund der Gräben abgetragen ist.

14. Wafer nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Trägerfolie (11)
steif oder elastisch ist
und eine geschlossene Oberfläche besitzt oder perforiert ist.