DE102004006494A1 - Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102004006494A1
DE102004006494A1 DE102004006494A DE102004006494A DE102004006494A1 DE 102004006494 A1 DE102004006494 A1 DE 102004006494A1 DE 102004006494 A DE102004006494 A DE 102004006494A DE 102004006494 A DE102004006494 A DE 102004006494A DE 102004006494 A1 DE102004006494 A1 DE 102004006494A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
wafer
semiconductor
base
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004006494A
Other languages
English (en)
Inventor
Yoshihiko Nemoto
Masahiro Sunohara
Kenji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shinko Electric Industries Co Ltd
Renesas Electronics Corp
Original Assignee
Toshiba Corp
Shinko Electric Industries Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shinko Electric Industries Co Ltd, Mitsubishi Electric Corp filed Critical Toshiba Corp
Publication of DE102004006494A1 publication Critical patent/DE102004006494A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/20—Optical components
    • H02S40/22—Light-reflecting or light-concentrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Ein Beförderungssystem für einen Halbleiterwafer (1) kann ohne irgendeine Änderung, bevor oder nachdem eine Trägerplatte (3) an den Wafer (1) angebracht worden ist, verwendet werden. Auch die Endgenauigkeit des Wafers (1) und die Positioniergenauigkeit zwischen dem Wafer (1) und der Trägerplatte (3) kann gelockert werden, womit die Herstellungseffizienz verbessert wird. Der Wafer (1) ist in dessen Randabschnitt mit einem gestuften Abschnitt (4) ausgebildet, der tiefer ist als eine Enddicke, die durch teilweises Entfernen der rückseitigen Oberfläche davon erhalten wird und die durch teilweises Entfernen der Waferrückseite entfernt werden kann. Der Abtrennungsabschnitt hat eine Länge, die sich von einer ebenen Fläche radial nach außen erstreckt und die größer ist als eine Gesamtsumme einer Differenz zwischen Maximum und Minimum der Endtoleranzen der Durchmesser des Wafers (1) und der Trägerplatte (3) und eines Maximalwertes eines Positionsfehlers zwischen dem Wafer (1) und der Trägerplatte (3), der nach dem Anbringen davon erzeugt wird.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Halbleiterwafer, an den eine Trägerplatte an die eine bzw. vordere Oberfläche davon in der Form einer flachen Oberfläche mit einer darauf ausgebildeten Halbleiterschaltung angebracht ist, und von dem die andere bzw. rückseitige Oberfläche teilweise entfernt ist zum Verringern seiner Dicke, und sie bezieht sich auch auf eine Halbleitervorrichtung, die durch Verwenden des Halbleiterwafers hergestellt ist, sowie auf ein Verfahren der Herstellung von Halbleitervorrichtungen.
  • In der Vergangenheit war ein Verfahren zur Herstellung von Halbleitervorrichtungen bekannt, bei dem zuerst eine Trägerplatte zum Verstärken der mechanischen Festigkeit eines Halbleiterwafers angebracht oder befestigt wurde auf eine flache vorderseitige Oberfläche des Halbleiterwafers mit einer darauf ausgebildeten Halbleiterschaltung, und bei dem dann eine gegenüberliegende rückseitige Oberfläche des Halbleiterwafers teilweise entfernt wurde zum Verringern seiner Dicke, wodurch Halbleitervorrichtungen bereitgestellt wurden. Ein sol ches Verfahren zur Herstellung von Halbleitervorrichtungen ist z.B. in der Japanischen Patentoffenlegungsschrift JP 10-335195 H offenbart.
  • Jedoch ist es in diesem Fall notwendig, die rückseitige Oberfläche des Halbleiterwafers derart abzuschleifen, dass dessen anfängliche Dicke auf etwa 1/10 davon verringert wird, und daher tritt hier das folgende Problem auf.
  • Halbleiterwafer mit einer Spaltung sind nämlich im allgemeinen sehr spröde und sind Einkristalle, so dass sie mit abnehmender Dicke davon schnell zerbrechlicher werden. Somit ist es extrem schwierig, die Halbleiter zu befördern oder zu transportieren, nachdem sie auf eine bestimmte Dicke oder weniger abgeschliffen wurden. Daher wird jeder Halbleiterwafer vor dem Schleifen derselben angebracht oder befestigt an eine Trägerplatte mit einer vorbestimmten Steifheit. In diesem Fall werden jedoch die an den Halbleiterwafern befestigten Trägerplatten aufgrund der Notwendigkeit des gemeinsamen Verwendens des Waferbeförderungs- oder Wafertransportsystems der Verarbeitungsausrüstung vor und nach dem Abschleifen der rückseitigen Oberfläche jedes Halbleiterwafers mit dem gleichen Durchmesser wie der der daran befestigten Halbleiterwafer gebildet. Wenn jedoch z.B. sowohl der Halbleiterwafer als auch die Trägerplatte eine maximale Toleranzgröße aufweisen, wird der Gesamtaußendurchmesser des Halbleiterwafers und der Trägerplatte vergrößert werden, nachdem sie miteinander verbunden wurden, durch einen Positionier- oder Erfassungsfehler dazwischen, der erzeugt würde nach Befestigen der Trägerplatte an dem Halbleiterwafer, so dass er größer werden kann als ein erlaubter Gesamtaußendurchmesser, was somit zu Schwierigkeiten bei der Handhabung davon durch ein Beförderungs- oder Transportsystem der Nachbearbeitungs ausstattung führt. Beim Vermeiden einer solchen Situation tritt hier das folgende Problem auf. Es ist nämlich z.B. notwendig, Aufspannvorrichtungen, Halterungen usw. herzurichten, welche geeignet sind, den mit der Trägerplatte kombinierten Wafer in jeweilige Bearbeitungsvorrichtungen einzupassen, und zusätzlich ist es auch notwendig, solche Aufspannvorrichtungen und Halterungen in einzelnen Fällen zu verwenden oder zu ersetzen, wodurch die Herstellungseffizienz verringert wird.
  • Wenn darüber hinaus der Halbleiterwafer tatsächlich von der entsprechenden Trägerplatte hervorsteht, bricht der hervorstehende Abschnitt des Wafers sehr leicht und würde die Ursache von resultierenden Defekten und/oder Verunreinigung sein, und daher ist das Hervorstehen des Halbleiterwafers von der Trägerplatte nicht erlaubt. Als Folge werden extrem hohe Genauigkeiten in Bezug auf die einzelnen Abmessungen des Halbleiterwafers und der Trägerplatte sowie in Bezug auf die Gesamtgröße oder Befestigungspositionen davon benötigt, wenn sie miteinander verbunden werden.
  • Die vorliegende Erfindung soll die oben erwähnten Probleme verhindern und setzt sich zur Aufgabe, einen Halbleiterwafer bereitzustellen, bei dem ein Transportsystem für den Halbleiterwafer gemeinsam verwendet werden kann, bevor und nachdem eine Trägerplatte an den Halbleiterwafer angebracht worden ist, und bei dem die Endgenauigkeit des Halbleiterwafers und die Positionier- oder Erfassungsgenauigkeit des Halbleiterwafers und der Trägerplatte gelockert werden kann, womit ermöglicht wird, die Effizienz der Herstellung von Halbleitervorrichtungen zu verbessern.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung bereitzustellen, welche durch Verwenden eines solchen Halbleiterwafers hergestellt werden kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren für das Herstellen einer solchen Halbleitervorrichtung bereitzustellen.
  • Nach der vorliegenden Erfindung wird ein Halbleiterwafer mit einer vorderseitigen Oberfläche bereitgestellt, welche eine flache Oberfläche mit einer darauf ausgebildeten Halbleiterschaltung ist, und an die eine Trägerplatte angebracht wird, und dessen rückseitige Oberfläche teilweise entfernt wird, um seine Dicke zu verringern. Auf einem Randabschnitt des Halbleiterwafers ist ein Abspaltungsabschnitt ausgebildet, der eine Aussparung aufweist, die tiefer als die durch das teilweise Entfernen der rückseitigen Oberfläche davon erhaltene Enddicke des Halbleiterwafers. Der Abtrennungsabschnitt hat eine Länge, die sich von der flachen Oberfläche radial nach außen erstreckt, und die größer ist als eine Gesamtsumme einer Differenz zwischen dem Maximum und dem Minimum der Endtoleranzen der Durchmesser des Halbleiterwafers und der Trägerplatte, welche im wesentlichen den gleichen Durchmesser wie der Halbleiterwafer aufweist, und eines Maximalwertes eines Positionierfehlers zwischen dem Halbleiterwafer und der Trägerplatte, welcher zu der Zeit des Miteinanderverbindens hervorgerufen wird.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • Von den Figuren zeigen:
  • 1 eine Teilschnittansicht eines Halbleiterwafers gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2(I) bis 2(V) Verfahrensschritte des Herstellens von Halbleitervorrichtungen nach der ersten Ausführungsform der vorliegenden Erfindung;
  • 3(I) bis 3(VI) weitere jeweilige Verfahrensschritte des Herstellens von Halbleitervorrichtungen gemäß der ersten Ausführungsform der vorliegenden Erfindung;
  • 4 eine Teilschnittansicht, die ein anderes Beispiel eines Halbleiterwafers nach der ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 eine Teilschnittansicht, die ein weiteres Beispiel eines Halbleiterwafers gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 6 eine Teilschnittansicht, die noch ein weiteres Beispiel eines Halbleiterwafers gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 7 eine Teilschnittansicht, die noch ein weiteres Beispiel eines Halbleiterwafers gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 8(I) bis 8(IV) jeweilige Verfahrensschritte des Herstellens von Halbleitervorrichtungen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 9(I) bis 9(VI) jeweilige Verfahrensschritte des Herstellens von Halbleitervorrichtungen gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 10(I) bis 10(VIII) jeweilige Verfahrensschritte des Herstellens von Halbleitervorrichtungen gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
  • 11A eine Draufsicht auf einen Halbleiterwafer mit einem unterschiedlichen Aufbau;
  • 11B eine Draufsicht einer Basis nachdem der Halbleiterwafer aus 11A teilweise durch Abschleifen entfernt wurde;
  • 12A eine Draufsicht auf einen Halbleiterwafer mit einem weiteren unterschiedlichen Aufbau;
  • 12B eine Draufsicht einer Basis, nachdem der Halbleiterwafer aus 12A teilweise durch Abschleifen entfernt wurde;
  • 13A eine Draufsicht auf einen Halbleiterwafer mit noch einem weiteren verschiedenen Aufbau;
  • 13B eine Draufsicht einer Basis, nachdem der Halbleiterwafer aus 13A teilweise durch Abschleifen entfernt wurde;
  • 14A eine Draufsicht eines Halbleiterwafers mit noch einem weiteren unterschiedlichen Aufbau;
  • 14B eine Draufsicht einer Basis, nachdem der Halbleiterwafer aus 14A teilweise durch Schleifen entfernt wurde;
  • 15A eine Querschnittsansicht, die einen Verfahrensschritt des Herstellens von Halbleitervorrichtungen durch Verwenden des in 11A gezeigten Halbleiterwafers darstellt; und
  • 15B eine Querschnittsansicht, die einen Verfahrensschritt darstellt, der dem nach 15A folgt.
  • Nun werden bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben werden, während auf die begleitenden Zeichnungen Bezug genommen wird, wobei die gleichen oder entsprechenden Teile oder Elemente davon bei allen folgenden jeweiligen Ausführungsformen durch die gleichen Bezugszeichen identifiziert sind.
  • Erste Ausführungsform
  • 1 ist eine Teilschnittansicht, die einen Halbleiterwafer gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Die 2(I) bis 2(V) zeigen jeweilige Verfahrensschritte eines Verfahrens des Herstellens von Halbleitervorrichtungen gemäß der ersten Ausführungsform der vorliegenden Erfindung. Die 3(I) bis 3(VI) zeigen jeweilige Verfahrensschritte des Verfahrens der Herstellung von Halbleitervorrichtungen gemäß der ersten Ausführungsform der vorliegenden Erfindung, die dem Verfahrensschritt aus 2(V) folgen,.
  • Der allgemein mit einem Bezugszeichen 1 bezeichnete Halbleiterwafer weist eine vorderseitige Oberfläche in der Form einer ebenen Oberfläche 1a auf, auf der eine Halbleiterschaltung 2 ausgebildet ist, und an die eine Trägerplatte 3 angebracht oder befestigt ist, und die andere bzw. rückseitige Oberfläche davon ist abgeschliffen, um dessen Dicke zu verringern. Der Halbleiterwafer 1 besitzt einen plattenförmigen Aufbau und ist in dem Randabschnitt der vorderseitigen Oberfläche davon mit einem Abtrennabschnitt in der Form eines gestuften Abschnitts 4 ausgebildet. Der gestufte Abschnitt 4 beinhaltet eine Aussparung mit einer vertikalen Fläche 4b, die vertikal von der vorderseitigen Oberfläche des Wafers 1 geschnitten ist, und eine Bodenoberfläche 4a, die horizontal in die vertikale Fläche 4b geschnitten ist. Die Bodenoberfläche 4a des gestuften Abschnitts 4 hat eine rückseitige Oberfläche, die tiefer ist als die Dicke einer Basis 5, nachdem sie teilweise durch Abschleifen entfernt wurde, und die Breite der Bodenoberfläche 4a ist größer als die Gesamtsumme einer Differenz zwischen Maximum und Minimum der Endtoleranzen der Durchmesser des Halbleiterwafers 1 und der Trägerplatte 3, welche im wesentlichen den gleichen Durchmesser wie der Halbleiterwafer 1 hat, und eines Maximalwertes eines Positionier- oder Erfassungsfehlers zwischen dem Halbleiterwafer 1 und der Trägerplatte 3, der zur Zeit des Miteinanderverbindens dieser erzeugt wird.
  • Eine Mehrzahl von Halbleitervorrichtungen 12 wird aus dem oben erwähnten Halbleiterwafer 1 durch jeweilige Herstellungsverfahrensschritte hergestellt, die unten ausführlich beschrieben werden.
  • Zuerst wird der Randabschnitt der Vorderseite des plattenförmigen Waferhauptkörpers einem Stufenbildungsprozess unterzogen zum Bereitstellen des gestuften Abschnittes 4, womit der Halbleiterwafer 1 gebildet wird (2(I)). Dann wird die Halbleiterschaltung 2 auf der ebenen Oberfläche 1a der Vorderseite des Halbleiterwafers 1 gebildet (2(II)). Danach wird die Trägerplatte 3 mit im wesentlichen dem gleichen Durchmesser wie der des Halbleiterwafers 1 auf die Vorderseite des Halbleiterwafers 1 mit dem gestuften Abschnitt 4 durch die Verwendung eines klebenden oder verbindenden Materials 7 ange bracht oder geklebt (2(III)). Hierbei kann, wie in der Figur gezeigt, ein Anbringungsfehler A zwischen dem Halbleiterwafer 1 und der Trägerplatte 3 verursacht werden. Danach wird die Rückseite des Halbleiterwafers 1 teilweise abgeschliffen, um den Abtrennungsabschnitt in der Form des gestuften Abschnittes 4 zu entfernen, bis die Dicke des Halbleiterwafers 1 auf eine Enddicke von etwa 1/10 der anfänglichen Dicke davon verringert ist, so dass die Basis 5 dadurch gebildet wird (2(IV)). Anschließend wird ein Isolierfilm 8 auf der Rückseite der Basis 5 gebildet, um einen Halbleitervorrichtungskörper 6 bereitzustellen (2(V)). Als Folge wird ein Block 11 gebildet, bei dem der Halbleitervorrichtungskörper 6 durch das verbindende Material 7 fest an die Trägerplatte 3 befestigt ist.
  • Darauf folgend wird die Rückseite des Blocks 11 an einer Trägerschicht 10 befestigt, die unter Spannung auf einer unteren Oberfläche eines ringförmigen Rahmens 9 angeordnet ist ( 3(I)). Danach wird der Block 11 von seiner Vorderseite her mit Ultraviolettstrahlung bestrahlt, wodurch die Haftung des verbindenden Materials 7 verloren geht, was der Trägerplatte 3 erlaubt, von dem Halbleitervorrichtungskörper 6 getrennt zu werden (3(II) und 3(III)). Dann wird der Halbleitervorrichtungskörper 6 durch Dicing derart geteilt, dass eine Mehrzahl von einzelnen Halbleitervorrichtungen 12 gebildet wird (3(IV)). Zum Abschluss geht durch Bestrahlung der Trägerschicht 10 mit Ultraviolettstrahlen von der Rückseite davon die Haftung einer Haftschicht auf der Oberfläche der Trägerschicht 10 verloren, so dass die Halbleitervorrichtungen 12 von der Trägerschicht 10 abgelöst werden, womit die Herstellung der Halbleitervorrichtungen 12 abgeschlossen wird ( 3(V) und 3(VI)).
  • Bei den Halbleitervorrichtungen 12 des oben erwähnten Aufbaus wird der gestufte Abschnitt 4 mit der Aussparung auf dem Randabschnitt des Halbleiterwafers 1 vor dem Durchführen eines Verfahrens des Bildens der Halbleiterschaltung 2 in einer solchen Art und Weise gebildet, dass die Aussparung tiefer ist als die Enddicke des Halbleiterwafers 1 und breiter ist als die Gesamtsumme der Differenz zwischen Maximum und Minimum der Endtoleranzen der Durchmesser des Halbleiterwafers 1 und der Trägerplatte 3, die im wesentlichen den gleichen Durchmesser wie der Halbleiterwafer 1 hat, und des Maximalwertes des Positionier- oder Erfassungsfehlers zwischen dem Halbleiterwafer 1 und der Trägerplatte 3, der zu der Zeit des Miteinanderverbindens dieser erzeugt wird. Dann wird der Halbleiterwafer 1 abgeschliffen, nachdem er an die Trägerplatte 3 angebracht ist. Als Folge wird der gestufte Abschnitt 4 beseitigt oder entfernt durch das Abschleifverfahren zum Bilden der Basis 5, dessen äußerer Durchmesser um die radiale Länge der Aussparung des gestuften Abschnittes 4 geringer ist als der äußere Durchmesser des Halbleiterwafers 1. Dabei wird die Weite des gestuften Abschnittes 4 auf einen passenden Wert festgelegt durch Berücksichtigen der beiden Fehler einschließlich der Endtoleranzen des Halbleiterwafers 1 und der Trägerplatte 3 und des Positionier- oder Erfassungsfehlers dazwischen. Daher steht die Basis 5, nachdem die Rückseite des Halbleiterwafers 1 abgeschliffen wurde, nicht von dem äußeren Rand der Trägerplatte 3 nach außen hervor.
  • Folglich kann das Beförderungs- oder Transportsystem für den Halbleiterwafer 1, der im wesentlichen den gleichen Durchmesser wie die Trägerplatte 3 hat, und der auf der Vorderseite davon mit einer Halbleiterschaltung 2 ausgebildet ist, verwen det werden, wie es ist, selbst bei den jeweiligen Verfahrensschritten, die auf den Verfahrensschritt des Bildens der Basis 5 folgen (2(IV)).
  • Zusätzlich ist der Durchmesser des Blocks 11, nachdem die rückseitige Oberfläche des Halbleiterwafers 1 abgeschliffen wurde, im wesentlichen gleich dem der Trägerplatte 3, und daher wird die Abmessungsgenauigkeit des Durchmessers des Blocks 11 durch die Abmessungsgenauigkeit des Durchmessers der Trägerplatte 3 bestimmt. Als Folge ist die Endgenauigkeit des Halbleiterwafers 1 und die Positionier- oder Erfassungsgenauigkeit zwischen dem Halbleiterwafer 1 und der Trägerplatte 3 gelockert bzw. entschärft.
  • Darüber hinaus ist die Größe der Basis 5 geringer als die Größe der Trägerplatte 3 in den Verfahrensschritten nach dem Verfahrensschritt in 2(IV). Somit kann durch Verwenden einer solchen Differenz zwischen diesen Größen die Trägerplatte 3, wenn sie von der Basis 5 getrennt wird, in einer Richtung weg von der Trägerschicht 10, an welcher die Basis 5 angebracht ist, anfänglich in einem Abschnitt der Trägerplatte 3, der nicht mit der Basis 5 überlappt, abgelöst werden. Als Folge kann die Verarbeitbarkeit beim Trennen der Trägerplatte 3 von der Basis 5 verbessert werden im Vergleich zu dem Fall, bei dem ein Block mit einer Basis und einer Trägerplatte, dessen Durchmesser im wesentlichen gleich sind, an die Trägerschicht 10 angebracht ist.
  • Obwohl in der obigen Beschreibung der Abtrennungsabschnitt des oben erwähnten Halbleiterwafers 1 den gestuften Abschnitt 4 mit der vertikalen Fläche 4b senkrecht zu der Oberfläche 4a aufweist, kann er einen gestuften Abschnitt 4A mit einer Schräge oder geneigten Oberfläche 4c aufweisen, die in einem Winkel relativ zu einer Bodenfläche 4a wie in 4 dargestellt ausgebildet ist. Weiter kann der Abtrennungsabschnitt wie in 5 dargestellt einen gestuften Abschnitt 4B mit einer Abschrägung 4d enthalten, die an einer Stelle ausgebildet ist, an der sich eine senkrechte Fläche 4b und eine ebene Fläche 1a miteinander schneiden.
  • Außerdem kann der Halbleiterwafer 1 einen dünnen Wandabschnitt 4C aufweisen, wobei dessen Dicke von der ebenen Fläche 1a in Richtung des Randabschnittes davon wie in 6 dargestellt allmählich abnimmt. In diesem Fall kann durch Abschleifen der Rückseite des Halbleiterwafers 1, der an die Trägerplatte 3 fest angebracht ist, auf eine vorbestimmte Dicke B der dünne Wandabschnitt 4D, der einen Abtrennungsabschnitt mit einer Aussparung bildet, entfernt werden, und der Durchmesser des Blocks 11 wird bestimmt durch den Durchmesser der Trägerplatte 3 alleine, wie bei dem oben erwähnten Block 11, wodurch die gleichen operativen Effekte bereitgestellt werden wie diejenigen, die durch den zuvor beschriebenen Halbleiterwafer 1 erreicht werden.
  • Darüber hinaus kann, wie in 7 dargestellt, der Abtrennungsabschnitt einen gestuften Abschnitt 4D enthalten, der eine ringförmige Rille 4e aufweist, die in einem Abschnitt der Bodenfläche 4a eines innersten Durchmessers ausgebildet ist, und eine Abschrägung 4d aufweist, die an einer Stelle ausgebildet ist, an der sich eine senkrechte Fläche 4b und eine ebene Fläche 1a miteinander schneiden.
  • Zweite Ausführungsform
  • Die 8(I) bis 8(IV) zeigen diejenigen Verfahrensschritte eines Verfahrens des Herstellens von Halbleitervorrichtungen nach einer zweiten Ausführungsform der vorliegenden Erfindung, welche verschieden sind von denen bei der oben erwähnten ersten Ausführungsform.
  • Obwohl bei der ersten Ausführungsform das Verringern der Dicke des Randabschnittes des Halbleiterwafers 1 vorher ausgeführt wird, bevor die Halbleiterschaltung 2 auf der ebenen Fläche 1a gebildet wird, ist es gemäß dieser zweiten Ausführungsform notwendig, die Enddicke des Halbleiterwafers 1 und die Positionier- oder Erfassungsgenauigkeit zwischen dem Halbleiterwafer 1 und der Trägerplatte 3 zu entscheiden, bevor sie miteinander verbunden werden.
  • Tatsächlich gibt es viele Fälle, in denen die geforderte Enddicke des Halbleiterwafers 1 je nach der Art und dem Gebrauch davon variiert. Folglich ist es in den Fällen, bei denen das Herstellungsverfahren wie bei der ersten Ausführungsform beschrieben angewendet wird, notwendig, zuvor eine Vielzahl von Halbleiterwafern 1 herzurichten, wobei die bearbeiteten Gestaltungen ihrer Randabschnitte gemäß den Arten und Verwendungen davon abgeändert sind.
  • Im Gegensatz dazu wird gemäß dieser zweiten Ausführungsform, nachdem die Halbleiterschaltung 2 auf der ebenen Fläche 1a des plattenförmigen Waferhauptkörpers 50 ausgebildet ist, der gestufte Abschnitt 4 einer vorbestimmten Tiefe auf dem Randabschnitt des Waferhauptkörpers 50 gebildet durch einen Stufenbildungsprozess gemäß der Verwendung der Halbleiterschaltung 2 (8(I) bis 8(III)). Daher können in Fällen, bei denen die geforderte Enddicke des Halbleiterwafers gemäß der Art und dem Gebrauch davon variiert, die gleichen operativen Effekte wie die bei der ersten Ausführungsform erzielten erreicht werden, selbst wenn der gestufte Abschnitt 4 einer bestimmten Größe nicht zuvor vorbereitet wurde. Es sei hier bemerkt, dass die jeweiligen Verfahrensschritte bei dieser zweiten Ausführungsform nach dem Herstellungsverfahrensschritt der 8(IV) gleich den jeweiligen Herstellungsverfahrensschritten bei der in den 2(IV) und 3(I) bis 3(VI) dargestellten ersten Ausführungsformen sind, und daher wird eine Erklärung davon ausgelassen.
  • Dritte Ausführungsform
  • Die 9(I) bis 9(IV) zeigen diejenigen Verfahrensschritte eines Herstellungsverfahrens für Halbleitervorrichtungen gemäß einer dritten Ausführungsform der vorliegenden Erfindung, die verschieden sind von denen bei der oben erwähnten ersten Ausführungsform.
  • Obgleich bei der oben erwähnten zweiten Ausführungsform der Abtrennungsabschnitt in der Form des gestuften Abschnittes 4 gebildet in dem Verfahrensschritt der 8(III) wird, unterscheidet sich diese dritte Ausführungsform von der zweiten Ausführungsform darin, dass eine ringförmige Rille 26, die tiefer als die Dicke der durch das Abschleifen der Rückseite des Halbleiterwafers 1 gebildeten Basis 5 ist, anstelle des gestuften Abschnittes 4 in einer vorbestimmten Position des peripheren Abschnittes des Halbleiterwafers 1 derart gebildet wird, dass ein Abtrennungsabschnitt zusammen mit dessen äußerem Randbereich, wie in 9(III) dargestellt, bereitgestellt wird.
  • In diesem Beispiel wird, nachdem die Trägerplatte 3 an den Halbleiterwafer 1 angebracht ist (9(IV)), die Rückseite des Halbleiterwafers 1 abgeschliffen (9(V)), wodurch der äußere Randabschnitt des Halbleiterwafers 1 außerhalb der Rille 26 gleichzeitig derart abgetrennt wird, dass die Basis 5 gebildet wird (9(VI)). Die anschließenden Herstellungsverfahrensschritte dieser dritten Ausführungsform sind gleich denen in den 2(IV) und 3(I) bis 3(VI) dargestellten jeweiligen Verfahrensschritten, und die operativen Effekte dieser Ausführungsform sind auch gleich denjenigen, die mit der oben erwähnten zweiten Ausführungsform erzielt werden.
  • Vierte Ausführungsform
  • Die 10(I) bis 10(VIII) zeigen die Verfahrensschritte eines Herstellungsverfahrens für Halbleitervorrichtungen gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • Obwohl die Halbleitervorrichtungen 30 Durchdringungselektroden 23 haben, die elektrisch mit den Halbleiterschaltungen 2 verbunden sind, die auf deren Vorderseiten ausgebildet sind, werden diese Halbleitervorrichtungen 30 aus einem Waferhauptkörper 50 durch jeweilige Herstellungsverfahrensschritte hergestellt. Im folgenden werden die jeweiligen Herstellungsverfahrensschritte ausführlich erklärt werden.
  • Zuerst wird eine Halbleiterschaltung 2 auf einer ebenen Fläche 1a des plattenförmigen Waferhauptkörpers 50 gebildet ( 10(I)). Dann wird eine Mehrzahl von Löchern 20, die sich von der Halbleiterschaltung 2 zu dem Waferhauptkörper 50 erstrecken, durch Ätzen gebildet, und gleichzeitig wird ein Abtrennungsabschnitt in der Form eines ringförmigen gestuften Ab schnittes 4 in dem Randabschnitt des Waferhauptkörpers 50 gebildet, um einen Halbleiterwafer 1 bereitzustellen ( 10(II)). Danach wird ein elektrisch leitendes Material in Form eines Metalls in die Löcher 20 gefüllt, um Elektrodenabschnitte 21 zu bilden (10(III)). Dann wird eine Trägerplatte 3 mit im wesentlichen dem gleichen Durchmesser wie der Halbleiterwafer 1 an eine Vorderseite des Halbleiterwafers 1 angebracht, welcher den Abtrennungsabschnitt mit einer Aussparung in der Form des gestuften Abschnittes 4 aufweist, durch den Gebrauch eines klebenden oder verbindenden Materials 7 ( 10(IV)). Danach wird die Rückseite des Halbleiterwafers 1 teilweise abgeschliffen, um den gestuften Abschnitt 4 zu entfernen, bis die Dicke des Halbleiterwafers 1 auf eine Enddicke von etwa 1/10 der anfänglichen Dicke davon verringert ist, so dass eine Basis 5 dadurch gebildet wird. Es sei in diesem Zusammenhang bemerkt, dass die Tiefe des gestuften Abschnittes 4 die gleiche ist wie die Tiefe der Löcher 20, so dass eine Endfläche der Elektrodenabschnitte 21 nach außen von der Basis 5 gleichzeitig mit dem Entfernen des gestuften Abschnittes 4 freigelegt werden (10(V)). Anschließend wird die Rückseite der Basis 5 derart geätzt, dass die Elektrodenabschnitte 21 davon hervorstehen (10(VI)), wonach ein Verfahren des Bildens eines Isolierfilms 24 auf der Rückseite der Basis 5 ausgeführt wird, und dann wird ein Metall an die Endflächen der Elektrodenabschnitte 21 derart angebracht, dass die Durchdringungselektroden 23 gebildet werden, wodurch ein Block 31 mit Halbleitervorrichtungen 30 gebildet wird (10(VII) und 10(VIII)).
  • Danach werden die Halbleitervorrichtungen 30 von dem Block 31 wie bei der oben erwähnten ersten bis dritten Ausführungsform durch Ultraviolettstrahlung abgetrennt.
  • Bei den Halbleitervorrichtungen 30 mit den Durchdringungselektroden 23 wird der ringförmige gestufte Abschnitt 4 auf dem Randabschnitt des Waferhauptkörpers 50 zur gleichen Zeit gebildet, zu der die Löcher 20 durch den Waferhauptkörper 50 durch das Ätzverfahren gebildet werden, als Folge dessen es keine Notwendigkeit des einzelnen oder unabhängigen Bereitstellens eines Verfahrensschrittes des Bildens des gestuften Abschnittes 4 gibt. Zusätzlich kann das Beförderungs- oder Transportsystem für den Halbleiterwafer 1 mit der auf der Vorderseite davon ausgebildeten Halbleiterschaltung 2 selbst in den jeweiligen Verfahrensschritten, die auf den Verfahrensschritt des Bildens der Basis 5 (10(V)) folgen, verwendet werden, wie sie ist.
  • Darüber hinaus wird der Durchmesser des Blocks 31, nachdem die Rückseite des Halbleiterwafers 1 derart abgeschliffen worden ist, dass die Durchdringungselektroden 23 davon hervorstehen, der Durchmesser der Trägerplatte 3. Daher wird die Abmessungsgenauigkeit des Durchmessers des Blocks 31 entschieden durch die Abmessungsgenauigkeit des Durchmessers der Trägerplatte 3, und daher ist die Genauigkeit des Halbleiterwafers 1 und die Positionier- oder Erfassungsgenauigkeit zwischen dem Halbleiterwafer 1 und der Trägerplatte 3 gelockert bzw. entschärft.
  • Außerdem, da die Tiefe der Aussparung bzw. des gestuften Abschnittes 4 die gleiche ist wie die Tiefe der Löcher 20 in dem Waferhauptkörper 50, kann die eine Endfläche der Elektrodenabschnitte 21 von dem Waferhauptkörper 50 gleichzeitig mit dem Abschleifen des gestuften Abschnittes 4 freigelegt werden, wodurch das Entfernen des gestuften Abschnittes 4 und das Freilegen der einen Endfläche der Elektrodenabschnitte 21 durch ein und den selben Verfahrensschritt durchgeführt werden kann, womit es ermöglicht wird, die Herstellungseffizienz zu verbessern.
  • Fünfte Ausführungsform
  • Obgleich bei den oben erwähnten jeweiligen Ausführungsformen der Halbleiterwafer 1 einer plattenförmigen Gestalt beschrieben wurde, ist die vorliegende Erfindung auch anwendbar auf einen Halbleiterwafer 1 mit einer Basis 5, welche, wie in den 11A und 11B und in den 12A und 12B dargestellt, eine doughnutförmige Gestalt annimmt, nachdem die Rückseite des Halbleiterwafers 1 durch Schleifen entfernt wurde,. Zusätzlich ist die vorliegende Erfindung weiter auch anwendbar auf einen andere Halbleiterwafer 1, selbst wenn die Gestalt der Basis 5 des Halbleiterwafers 1 wie in den 13A und 13B und in den 14A und 14B dargestellt im wesentlichen viereckig ist, nachdem die Rückseite davon durch Schleifen teilweise entfernt ist.
  • Z.B., wenn die Halbleitervorrichtungen 12 durch die Verwendung des Halbleiterwafers 1, wie in 11A dargestellt, hergestellt werden, wird eine Halbleiterschaltung 2 im Laufe der Herstellung auf einer ebenen Fläche 1a der einen bzw. vorderseitigen Oberfläche des Halbleiterwafers 1 gebildet, der einen Abtrennungsabschnitt in der Form eines gestuften Abschnittes 4 aufweist, der durch das einem Stufenbildungsverfahren Unterziehen des Randabschnittes eines plattenförmigen Waferhauptkörpers auf dessen Vorderseite gebildet wird. Danach wird eine Trägerplatte 3 mit im wesentlichen dem gleichen Durchmesser wie der des Halbleiterwafers 1 an die Vorderseite des Halbleiterwafers 1 durch Verwenden eines verbindenden Materials 7 an gebracht (15A). Anschließend wird die Rückseite des Halbleiterwafers 1 teilweise abgeschliffen, um den Abtrennungsabschnitt in der Form des gestuften Abschnittes 4 zu entfernen, bis die Dicke des Halbleiterwafers 1 auf eine vorbestimmte Enddicke verringert ist, wodurch eine Basis 5 gebildet wird (15B). Die folgenden Verfahrensschritte sind gleich denjenigen, die bei der ersten Ausführungsform erklärt wurden.
  • Wie aus der vorhergehenden Beschreibung gesehen werden kann, stellt die vorliegende Erfindung die folgenden herausragenden Vorteile bereit.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein. Halbleiterwafer mit einer Vorderseite bereitgestellt, die eine ebene Fläche mit einer darauf ausgebildeten Halbleiterschaltung ist, und an der eine Trägerplatte befestigt ist, und mit einer Rückseite, die teilweise entfernt wird, um dessen Dicke zu verringern. Auf einem Randabschnitt des Halbleiterwafers wird ein Abtrennungsabschnitt gebildet, der eine Aussparung aufweist, die tiefer ist als eine Enddicke des Halbleiterwafers, welche durch teilweises Entfernen der Rückseite davon erzielt wird. Der Abtrennungsabschnitt hat eine Länge, welche sich von der ebenen Fläche radial nach außen erstreckt, und welche größer ist als eine Gesamtsumme einer Differenz zwischen Maximum und Minimum der Endtoleranzen der Durchmesser des Halbleiterwafers und der Trägerplatte, welche im wesentlichen den gleichen Durchmesser wie der des Halbleiterwafers hat, und eines Maximalwertes eines Positionierfehlers zwischen dem Halbleiterwafer und der Trägerplatte, der zur Zeit des Miteinanderverbindens dieser erzeugt wird. Mit dieser Ausführung ist es, selbst nachdem der Halbleiterwafer und die Trägerplatte miteinander verbunden worden sind, möglich, ein Be förderungssystem wie zuvor zu verwenden, ohne es in irgendeiner Art und Weise zu ändern, und gleichzeitig die Endgenauigkeit des Halbleiterwafers, sowie die Positionier- bzw. Erfassungsgenauigkeit zwischen dem Halbleiterwafer und der Trägerplatte zu lockern. Als Folge kann die Effizienz des Herstellens von Halbleitervorrichtungen verbessert werden.
  • Nach einem anderen Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, welche durch Teilen eines Halbleitervorrichtungskörpers in eine Vielzahl von Halbleitervorrichtungen gebildet wird, wobei der Halbleitervorrichtungskörper beinhaltet: eine Basis, die durch teilweises Entfernen der rückseitigen Oberfläche des oben erwähnten Halbleiterwafers gebildet wird, wodurch der Abtrennungsabschnitt des Halbleiterwafers entfernt wird; und eine auf einer Oberfläche der Basis ausgebildete Halbleiterschaltung. Die Halbleitervorrichtung dieses Aufbaus kann die Herstellungseffizienz davon verbessern.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren des Herstellens von Halbleitervorrichtungen bereitgestellt, wobei das Verfahren die folgenden Schritte enthält: Bilden des Abtrennungsabschnittes des oben erwähnten Halbleiterwafers auf einem Randabschnitt eines Waferhauptkörpers auf einer Vorderseite davon, um den Halbleiterwafer bereitzustellen; Bilden einer Halbleiterschaltung auf der ebenen Fläche der Vorderseite des Halbleiterwafers; Anbringen einer Trägerplatte mit einem im wesentlichen gleichen Durchmesser wie der Halbleiterwafer auf der Vorderseite des Halbleiterwafers durch ein verbindendes Material; teilweises Entfernen der Rückseite des Halbleiterwafers derart, dass der Abtrennungsabschnitt entfernt wird, wodurch eine Basis gebildet wird; und Verarbeiten einer rückseitigen Oberfläche der Basis. Mit diesem Verfahren kann, selbst nachdem der Halbleiterwafer und die Trägerplatte miteinander verbunden worden sind, ein Beförderungssystem wie zuvor verwendet werden, ohne irgendwelche Änderungen, und die Endgenauigkeit des Halbleiterwafers und die Positionier- bzw. Erfassungsgenauigkeit zwischen dem Halbleiterwafer und der Trägerplatte kann gelockert werden. Dementsprechend kann die Effizienz des Herstellens von Halbleitervorrichtungen verbessert werden. Zusätzlich kann, da die Größe der Basis geringer ist als die der Trägerplatte, die die Abtrennungsverarbeitbarkeit beim Abtrennen der Trägerplatte von der Basis verbessert werden.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren des Herstellens von Halbleitervorrichtungen bereitgestellt, wobei das Verfahren enthält: Bilden einer Halbleiterschaltung auf einer ebenen Fläche einer Vorderseite eines Waferhauptkörpers; Bilden des Abtrennungsabschnittes des oben erwähnten Halbleiterwafers auf einem Randabschnitt des Waferhauptkörpers auf einer Vorderseite davon, um den Halbleiterwafer bereitzustellen; Anbringen einer Trägerplatte mit einem im wesentlichen gleichen Durchmesser wie der Halbleiterwafer an der Vorderseite des Halbleiterwafers durch ein verbindendes Material; teilweises Entfernen der rückseitigen Oberfläche des Halbleiterwafers derart, dass der Abtrennungsabschnitt entfernt wird, wodurch eine Basis bereitgestellt wird; und Bearbeiten einer rückseitigen Oberfläche der Basis. Mit diesem Verfahren kann, selbst nachdem der Halbleiterwafer und die Trägerplatte miteinander verbunden wurden, ein Beförderungssystem wie zuvor ohne irgendwelche Änderungen verwendet werden, und die Endgenauigkeit des Halbleiterwafers und die Positionier- bzw. Erfassungsgenauigkeit zwischen dem Halblei terwafer und der Trägerplatte kann gelockert werden, als Folge dessen die Effizienz des Herstellens von Halbleitervorrichtungen verbessert werden kann.
  • Zusätzlich kann die Abtrennungsverarbeitbarkeit beim Abtrennen der Trägerplatte von der Basis verbessert werden, da die Größe der Basis geringer ist als die der Trägerplatte.
  • Weiter ist es in Fällen, bei denen die erforderliche Enddicke des Halbleiterwafers gemäß der Art und dem Gebrauch davon variiert, nicht notwendig, irgendeinen Abtrennungsabschnitt einer bestimmten Größe zuvor vorzubereiten.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren des Herstellens von Halbleitervorrichtungen bereitgestellt, wobei das Verfahren die folgenden Schritte beinhaltet: Bilden einer Halbleiterschaltung auf einer ebenen Fläche einer Vorderseite eines Waferhauptkörpers; Bilden einer Vielzahl von Löchern, die sich von der Halbleiterschaltung zu dem Waferhauptkörper hin erstrecken; Bilden des Abtrennungsabschnittes des oben erwähnten Halbleiterwafers in einem Randabschnitt des Waferhauptkörpers, um den Halbleiterwafer bereitzustellen; Füllen eines leitfähigen Materials in die Löcher, um die Elektrodenabschnitte zu bilden; Anbringen einer Trägerplatte mit einem im wesentlichen gleichen Durchmesser wie der des Halbleiterwafers auf der Vorderseite des Halbleiterwafers durch ein verbindendes Material; teilweises Entfernen der Rückseite des Halbleiterwafers derart, dass der Abtrennungsabschnitt entfernt wird, wodurch eine Basis gebildet wird, und wodurch eine Endfläche der Elektrodenabschnitte freigelegt wird; teilweises Entfernen einer Rückseite der Basis derart, dass die Elektrodenabschnitte davon hervorstehen; Bilden eines Isolierfilms auf der Rückseite der Basis; und Bearbeiten der einen Endfläche der Elektrodenabschnitte derart, dass Durchdringungselektroden gebildet werden: Mit diesem Verfahren ist es selbst nach dem Miteinanderverbinden des Halbleiterwafers und der Trägerplatte möglich, ein Beförderungssystem wie zuvor ohne irgendwelche Änderungen davon zu verwenden, und gleichzeitig, die Endgenauigkeit der Halbleiterwafer sowie die Positionier- bzw. Erfassungsgenauigkeit zwischen dem Halbleiterwafer und der Trägerplatte zu lockern, als Folge dessen die Effizienz des Herstellens von Halbleitervorrichtungen verbessert wenden kann.
  • Während die Erfindung im Hinblick auf die bevorzugten Ausführungsformen beschrieben worden ist, wird der Fachmann bemerken, dass die Erfindung mit Abwandlungen ausgeführt werden kann innerhalb des Geistes und des Umfanges der angehängten Ansprüche.

Claims (10)

  1. Halbleiterwafer mit einer Vorderseite, welche eine ebene Fläche (1a) mit einer darauf ausgebildeten Halbleiterschaltung (2) ist, und an die eine Trägerplatte (3) angebracht ist, und dessen rückseitige Oberfläche teilweise derart entfernt ist, dass dessen Dicke verringert ist, wobei in einem Randabschnitt des Halbleiterwafers (1) ein Abtrennungsabschnitt ausgebildet ist, der eine Aussparung aufweist, welche tiefer ist als eine Enddicke des durch das teilweise Entfernen der rückseitigen Oberfläche erhaltenen Halbleiterwafers (1), wobei der Abtrennungsabschnitt eine Länge aufweist, die sich von der ebenen Fläche (1a) radial nach außen erstreckt und die größer ist als die Gesamtsumme einer Differenz zwischen Maximum und Minimum der Endtoleranzen der Durchmesser des Halbleiterwafers (1) und der Trägerplatte (3), welche im wesentlichen den gleichen Durchmesser hat wie der Halbleiterwafer (1), und eines Maximalwertes eines Positionierfehlers zwischen dem Halbleiterwafer (1) und der Trägerplatte (3), der zu der Zeit des Miteinanderverbindens dieser erzeugt wird.
  2. Halbleiterwafer nach Anspruch 1, wobei der Abtrennungsabschnitt einen gestuften Abschnitt (4) mit einer vertikalen Fläche (4a), die senkrecht von der Vorderseite geschnitten ist, und eine Bodenfläche (4b), die horizontal in Bezug auf die senkrechte Fläche (4a) geschnitten ist, enthält.
  3. Halbleiterwafer nach Anspruch 1, wobei der Abtrennungsabschnitt einen dünnen Wandabschnitt (4C) enthält, dessen Dicke in einer Richtung radial nach außen allmählich abnimmt.
  4. Halbleiterwafer nach Anspruch 1, wobei der Abtrennungsabschnitt eine Rille (26), welche tiefer als die Enddicke eines durch das teilweise Entfernen der rückseitigen Oberfläche erhaltenen Halbleiterwafers (1) ist, und einen äußeren Abschnitt angrenzend an die Rille (26) enthält.
  5. Halbleitervorrichtung, die durch Teilen eines Halbleitervorrichtungskörpers (6) in eine Mehrzahl von Halbleitervorrichtungen (1) gebildet wird, wobei der Halbleitervorrichtungskörper (6) enthält: eine Basis (5), die durch teilweises Entfernen der rückseitigen Oberfläche des wie in einem der Ansprüche 1 bis 4 dargelegten Halbleiterwafers (1) derart ausgebildet ist, dass der Abtrennungsabschnitt des Halbleiterwafers (1) entfernt ist; und eine auf einer Oberfläche der Basis (5) ausgebildete Halbleiterschaltung (2).
  6. Herstellungsverfahren für Halbleitervorrichtungen, wobei das Verfahren die folgenden Schritte enthält: Bilden des Abtrennungsabschnittes des Halbleiterwafers (1), wie er in einem der Ansprüche 1 bis 4 dargelegt ist, in einem Randabschnitt eines Waferhauptkörpers (50) auf einer Vorderseite davon, um den Halbleiterwafer (1) bereitzustellen; Bilden einer Halbleiterschaltung (2) auf der ebenen Fläche (1a) der Vorderseite des Halbleiterwafers (1); Anbringen einer Trägerplatte (3) mit einem im wesentlichen gleichen Durchmesser wie der Halbleiterwafer (1) an die Vorderseite des Halbleiterwafers (1) durch ein verbindendes Material (7); teilweises Entfernen der rückseitigen Oberfläche des Halbleiterwafers (1) derart, dass der Abtrennungsabschnitt entfernt wird, wodurch eine Basis (5) gebildet wird; und Bearbeiten einer rückseitigen Oberfläche der Basis (5).
  7. Herstellungsverfahren für Halbleitervorrichtungen, wobei das Verfahren enthält: Bilden einer Halbleiterschaltung auf einer ebenen Fläche (1a) einer Vorderseite eines Waferhauptkörpers (50); Bilden des Abtrennungsabschnittes des wie in einem der Ansprüche 1 bis 4 dargelegten Halbleiterwafers (1) in einem Randabschnitt des Waferhauptkörpers (50) auf einer Vorderseite davon, um den Halbleiterwafer (1) bereitzustellen; Anbringen einer Trägerplatte (3) mit einem Durchmesser, der im wesentlichen gleich dem des Halbleiterwafers (1) ist, an die Vorderseite des Halbleiterwafers (1) durch ein verbindendes Material (7); teilweises Entfernen der rückseitigen Oberfläche des Halbleiterwafers (1) derart, dass der Abtrennungsabschnitt entfernt wird, wodurch eine Basis (5) bereitgestellt wird; und Bearbeiten einer rückseitigen Oberfläche der Basis (5).
  8. Herstellungsverfahren für Halbleitervorrichtungen, wobei das Verfahren die Schritte enthält: Bilden einer Halbleiterschaltung (2) auf einer ebenen Fläche (1a) einer Vorderseite eines Waferhauptkörpers (50); Bilden einer Mehrzahl von Löchern (20), die sich von der Halbleiterschaltung (2) zu dem Waferhauptkörper (50) hin erstrecken, Bilden des Abtrennungsabschnittes des wie in einem der Ansprüche 1 bis 4 dargelegten Halbleiterwafers (1) in einem Randabschnitt des Waferhauptkörpers (50), um den Halbleiterwafer (1) bereitzustellen; Füllen eines leitfähigen Materials in diese Löcher (20), um Elektrodenabschnitte (21) zu bilden; Anbringen einer Trägerplatte (3) mit einem Durchmesser, der im wesentlichen gleich dem des Halbleiterwafers (1) ist, an die Vorderseite des Halbleiterwafers (1) durch ein verbindendes Material (7); teilweises Entfernen der rückseitigen Oberfläche des Halbleiterwafers (1) derart, dass der Abtrennungsabschnitt entfernt wird, wodurch eine Basis (5) gebildet wird und wodurch eine der Endflächen der Elektrodenabschnitte (21) freigelegt wird; teilweises Entfernen einer rückseitigen Oberfläche der Basis (5) derart, dass Elektrodenabschnitte (21) davon hervorstehen; Bilden eines Isolierfilms (24) auf der Rückseite der Basis (5); und Bearbeiten der einen der Endflächen der Elektrodenabschnitte (21), um Durchdringungselektroden (23) zu bilden.
  9. Herstellungsverfahren für Halbleitervorrichtungen nach Anspruch 8, wobei der Schritt des Bildens der Löcher (20) und der Schritt des Bildens des Abtrennungsabschnittes zum Bereitstellen des Halbleiterwafers (1) gleichzeitig durchgeführt werden.
  10. Herstellungsverfahren für Halbleitervorrichtungen nach Anspruch 8 oder 9, wobei der Abtrennungsabschnitt den gestuften Abschnitt (4), wie er in Anspruch 2 beschrieben ist, enthält, und wobei jedes der Löcher (20) eine Tiefe aufweist, die gleich der Höhe der senkrechten Fläche (4a) des gestuften Abschnittes (4) ist.
DE102004006494A 2003-07-01 2004-02-10 Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung Ceased DE102004006494A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003189574A JP2005026413A (ja) 2003-07-01 2003-07-01 半導体ウエハ、半導体素子およびその製造方法
JP2003/189574 2003-07-01

Publications (1)

Publication Number Publication Date
DE102004006494A1 true DE102004006494A1 (de) 2005-01-27

Family

ID=33549791

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004006494A Ceased DE102004006494A1 (de) 2003-07-01 2004-02-10 Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US7195988B2 (de)
JP (1) JP2005026413A (de)
KR (1) KR100661471B1 (de)
CN (1) CN1311523C (de)
DE (1) DE102004006494A1 (de)
TW (1) TWI265551B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006042026A1 (de) * 2006-09-07 2008-04-03 Infineon Technologies Ag Vorrichtung zum Halten eines Substrats
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben

Families Citing this family (242)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8071438B2 (en) 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US8367524B2 (en) 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US7786551B2 (en) * 2005-09-16 2010-08-31 Stats Chippac Ltd. Integrated circuit system with wafer trimming
US7988794B2 (en) * 2007-02-07 2011-08-02 Infineon Technologies Ag Semiconductor device and method
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8413905B2 (en) * 2009-10-05 2013-04-09 Visa U.S.A. Inc. Portable prescription transaction payment device
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
CN102110121B (zh) * 2009-12-24 2015-09-23 阿里巴巴集团控股有限公司 一种数据处理方法及其系统
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
WO2013185804A1 (de) * 2012-06-12 2013-12-19 Erich Thallner Substrat-produktsubstrat-kombination sowie vorrichtung und verfahren zur herstellung einer substrat-produktsubstrat-kombination
CN104412369B (zh) * 2012-06-29 2017-05-24 日立化成株式会社 半导体装置的制造方法
JP6057592B2 (ja) * 2012-08-06 2017-01-11 株式会社ディスコ ウエーハの加工方法
JP6116155B2 (ja) * 2012-08-20 2017-04-19 株式会社ディスコ ウエーハの加工方法
JP6013831B2 (ja) * 2012-08-21 2016-10-25 株式会社ディスコ ウエーハの加工方法
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014056910A (ja) * 2012-09-12 2014-03-27 Tokyo Electron Ltd 塗布処理装置、接合システム、塗布処理方法、プログラム及びコンピュータ記憶媒体
JP2014063919A (ja) * 2012-09-21 2014-04-10 Disco Abrasive Syst Ltd ウエーハの加工方法
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
CN103928290B (zh) * 2013-01-11 2016-08-10 中芯国际集成电路制造(上海)有限公司 晶圆边缘的刻蚀方法
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
TWI671141B (zh) 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
US8906745B1 (en) * 2013-09-12 2014-12-09 Micro Processing Technology, Inc. Method using fluid pressure to remove back metal from semiconductor wafer scribe streets
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN104716017B (zh) * 2013-12-13 2017-10-24 上海华虹宏力半导体制造有限公司 改善晶圆边缘处理的方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
KR102261814B1 (ko) * 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
JP6410152B2 (ja) * 2015-09-11 2018-10-24 東芝メモリ株式会社 半導体装置の製造方法
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
KR102524962B1 (ko) 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
JP7025235B2 (ja) * 2017-04-19 2022-02-24 キヤノン株式会社 パターン形成方法および物品製造方法
US10388535B1 (en) * 2018-05-25 2019-08-20 Powertech Technology Inc. Wafer processing method with full edge trimming
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
JP7187115B2 (ja) * 2018-12-04 2022-12-12 株式会社ディスコ ウェーハの加工方法
WO2020121415A1 (ja) * 2018-12-11 2020-06-18 ウルトラメモリ株式会社 半導体モジュールの製造方法
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
JP7103305B2 (ja) * 2019-05-29 2022-07-20 信越半導体株式会社 インゴットの切断方法
CN111063649B (zh) * 2019-12-03 2022-11-01 深圳市华星光电半导体显示技术有限公司 Micro LED的转移方法及转移装置
JP2022046207A (ja) 2020-09-10 2022-03-23 キオクシア株式会社 半導体装置の製造方法、及び半導体装置
US11841296B2 (en) * 2021-12-02 2023-12-12 Globalfoundries U.S. Inc. Semiconductor substrates for electrical resistivity measurements
TWI810862B (zh) * 2022-03-24 2023-08-01 南茂科技股份有限公司 工件載具

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088535U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
US5225235A (en) * 1987-05-18 1993-07-06 Osaka Titanium Co., Ltd. Semiconductor wafer and manufacturing method therefor
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
JPH0485827A (ja) 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2691244B2 (ja) 1990-11-28 1997-12-17 株式会社日立製作所 誘電体分離基板
JPH06215993A (ja) 1993-01-14 1994-08-05 Ube Ind Ltd 複合半導体基板及びその製造方法
US5384008A (en) * 1993-06-18 1995-01-24 Applied Materials, Inc. Process and apparatus for full wafer deposition
JPH0864500A (ja) * 1994-08-25 1996-03-08 Hitachi Ltd 信号処理方法および位置検出光学系の調整方法およびターゲットパターンならびに露光方法および露光装置
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH10270298A (ja) 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
JPH10335195A (ja) 1997-05-27 1998-12-18 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP3390660B2 (ja) 1998-04-28 2003-03-24 株式会社日立製作所 誘電体分離基板の製造方法
US6146463A (en) * 1998-06-12 2000-11-14 Applied Materials, Inc. Apparatus and method for aligning a substrate on a support member
JP3515917B2 (ja) 1998-12-01 2004-04-05 シャープ株式会社 半導体装置の製造方法
US6551849B1 (en) * 1999-11-02 2003-04-22 Christopher J. Kenney Method for fabricating arrays of micro-needles
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
TW475168B (en) * 2000-05-31 2002-02-01 Via Tech Inc Processing method for disk drive reading
JP2001345294A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002343972A (ja) 2001-05-15 2002-11-29 Sony Corp 半導体素子の製造方法
JP2003059852A (ja) * 2001-08-10 2003-02-28 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP3802507B2 (ja) * 2002-05-20 2006-07-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006042026A1 (de) * 2006-09-07 2008-04-03 Infineon Technologies Ag Vorrichtung zum Halten eines Substrats
DE102006042026B4 (de) * 2006-09-07 2016-08-04 Infineon Technologies Ag Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben
US8691658B2 (en) 2008-07-26 2014-04-08 X-Fab Semiconductor Foundries Ag Orientation of an electronic CMOS structure with respect to a buried structure in the case of a bonded and thinned-back stack of semiconductor wafers

Also Published As

Publication number Publication date
KR100661471B1 (ko) 2006-12-27
US7709932B2 (en) 2010-05-04
TWI265551B (en) 2006-11-01
TW200503050A (en) 2005-01-16
CN1577733A (zh) 2005-02-09
US20060038260A1 (en) 2006-02-23
JP2005026413A (ja) 2005-01-27
US20050023647A1 (en) 2005-02-03
KR20050003974A (ko) 2005-01-12
US7195988B2 (en) 2007-03-27
CN1311523C (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
DE102004006494A1 (de) Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19962763C2 (de) Verfahren zum Vereinzeln eines Wafers
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE10116791B4 (de) "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer"
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE102006035031B9 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102008022745A1 (de) Waferunterteilungsverfahren
DE10342980B3 (de) Verfahren zur Bildung von Chip-Stapeln
CH655907A5 (de) Verfahren zur herstellung einer ausweiskarte.
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE102006053958B4 (de) Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE102015204698A1 (de) Verfahren zum Teilen eines Wafers
DE102014202842B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils
EP1331063B1 (de) Abrichtrolle und Verfahren zur Herstellung einer Abrichtrolle
DE60210910T2 (de) Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird
DE202023104210U1 (de) Photovoltaikmodul
DE102007043902A1 (de) Verfahren zum Vereinzeln metallisierter Halbleiterbauelemente
DE19604405C2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE102015210384A1 (de) Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
DE102011018295A1 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102014227005A1 (de) Verfahren zum Aufteilen eines Wafers in Chips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

Owner name: RENESAS TECHNOLOGY CORP., TOKIO/TOKYO, JP

8127 New person/name/address of the applicant

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

Owner name: SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20131203