JP6057592B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6057592B2
JP6057592B2 JP2012174303A JP2012174303A JP6057592B2 JP 6057592 B2 JP6057592 B2 JP 6057592B2 JP 2012174303 A JP2012174303 A JP 2012174303A JP 2012174303 A JP2012174303 A JP 2012174303A JP 6057592 B2 JP6057592 B2 JP 6057592B2
Authority
JP
Japan
Prior art keywords
wafer
back surface
via electrode
carrier plate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012174303A
Other languages
English (en)
Other versions
JP2014033159A (ja
Inventor
溝本 康隆
康隆 溝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2012174303A priority Critical patent/JP6057592B2/ja
Publication of JP2014033159A publication Critical patent/JP2014033159A/ja
Application granted granted Critical
Publication of JP6057592B2 publication Critical patent/JP6057592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、貫通電極(Via電極)が形成されたウエーハの加工方法に関し、特に小チップ化に対応したウエーハの加工方法に関する。
近年、3次元実装技術として、複数の半導体チップを積層し、半導体チップ同士を接続する積層技術や、複数の半導体ウエーハを積層し、半導体ウエーハ同士を接続する積層技術の開発が進められている。この3次元実装技術として、半導体チップや半導体ウエーハを貫くVia電極を形成し、Via電極で半導体チップ同士や半導体ウエーハ同士を接続するTSV(Through Silicon Via)プロセスが知られている(例えば、特許文献1参照)。TSVプロセスでは、ワイヤボンディングと比較して、Via電極によって半導体チップ間や半導体ウエーハ間の接続長を短くでき、装置の小型化が可能になっている。
特開2005−136187号公報
ところで、特許文献1に記載のTSVプロセスでは、半導体ウエーハ表面のVia電極の露出部分にバンプを形成し、バンプ付きの半導体ウエーハを分割して個々の半導体チップに分割している。この場合、バンプによる凹凸や半導体ウエーハの反り等の影響により、半導体ウエーハを良好に分割することが難しいという問題があった。
本発明はかかる点に鑑みてなされたものであり、TSVプロセスにおいて表面にバンプが配設されたウエーハを良好に分割することができるウエーハの加工方法を提供することを目的とする。
本発明のウエーハの加工方法は、半導体基板の表面に複数のデバイスが分割予定ラインによって区画され、デバイスの電極から半導体基板の裏面に向かって埋設されたVia電極を有するデバイス領域と、該デバイス領域を囲繞する外周余剰領域に面取り部を備えたウエーハを個々のデバイスに分割するウエーハの加工方法であって、外周余剰領域に切削ブレードを位置づけて所定の深さ切削し面取り部を除去する面取り部除去工程と、該面取り部除去工程後に、ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設工程と、該キャリアプレート配設工程後に、ウエーハの裏面からVia電極の深さを検出するVia電極検出工程と、該Via電極検出工程後に、Via電極が裏面に露出しない程度にウエーハの裏面を研削して薄化する裏面研削工程と、該裏面研削工程後に、ウエーハの裏面から半導体基板をエッチングしてVia電極を突出させるエッチング工程と、該エッチング工程後に、ウエーハの裏面を絶縁膜で被覆する絶縁膜被覆工程と、該絶縁膜被覆工程後に、裏面から突出したVia電極を切削して絶縁膜から露出させると共にVia電極の頭を絶縁膜と同一面に仕上げる仕上げ工程と、該仕上げ工程後に、Via電極の頭にバンプを配設するバンプ配設工程と、該バンプ配設工程後に、チャックテーブルでキャリアプレートを直に保持してウエーハの裏面から分割予定ラインに対応する領域に切削ブレードを位置づけて切削しキャリアプレートに配設された状態でウエーハを個々のデバイスに分割するウエーハ分割工程と、該ウエーハ分割工程後に、ウエーハの裏面にダイシングテープを貼着すると共にウエーハの表面からキャリアプレートを取り外しウエーハをダイシングテープに移し替える移し替え工程と、から、構成される。
この構成によれば、ウエーハがキャリアプレートに支持されるため、TSVプロセスにおいてウエーハの反りによる不具合を防止できる。さらに、バンプの配設後に切削ブレードで切削されるので、Via電極とバンプとの接続がデブリによって妨げられることはない。
本発明によれば、ウエーハがキャリアプレートに支持されるため、ウエーハの反りによる影響を受けることなく、ウエーハWを個々のデバイスに良好に分割できる。
本実施の形態に係るウエーハの全体図である。 本実施の形態に係る面取り部除去工程の一例を示す図である。 本実施の形態に係るキャリアプレート配設工程の一例を示す図である。 本実施の形態に係るVia電極検出工程の一例を示す図である。 本実施の形態に係る裏面研削工程の一例を示す図である。 本実施の形態に係るエッチング工程の一例を示す図である。 本実施の形態に係る絶縁膜被覆工程の一例を示す図である。 本実施の形態に係る仕上げ工程の一例を示す図である。 本実施の形態に係るバンプ配設工程の一例を示す図である。 本実施の形態に係るウエーハ分割工程の一例を示す図である。 本実施の形態に係る移し替え工程の一例を示す図である。
添付図面を参照して、本実施の形態に係るウエーハの加工方法について説明する。図1を参照して、加工対象となるVia電極が形成されたウエーハについて説明する。図1は、ウエーハの全体図である。なお、図1Aは、ウエーハの斜視図を示し、図1Bは、ウエーハの中心線に沿う断面図を示す。
図1に示すように、ウエーハWは、半導体基板11上に多数のデバイス12を配設して構成される。半導体基板11は、略円板状に形成されており、表面13に配列された格子状の分割予定ライン(不図示)によって複数の領域に区画されている。ウエーハWの中央には、分割予定ラインに区画された各領域にデバイス12が形成されている。ウエーハWの表面13は、複数のデバイス12が形成されたデバイス領域15と、デバイス領域15を囲む外周余剰領域16とに分けられている。ウエーハWの外周余剰領域16には面取り部17が形成されている。また、ウエーハWの外縁には、結晶方位を示すノッチ18が形成されている。
ウエーハWのデバイス領域15には、各デバイス12に対応してウエーハW内にVia電極19が埋設されている。各Via電極19は、各デバイス12の電極から半導体基板11の裏面14に向かって伸びている。Via電極19は、ウエーハWの最終的な仕上げ厚みよりも僅かに長く形成されている。Via電極19は、研削加工やCMP加工等で仕上げ厚みまでウエーハWが薄化されることで、ウエーハWの裏面14から露出される。Via電極の露出部分には、略球状のバンプ21(図10参照)が形成される。なお、ウエーハとしては、シリコンウエーハに限定されず、ガリウム砒素やシリコンカーバイド等の半導体ウエーハでもよい。
このウエーハWは、面取り部除去工程、キャリアプレート配設工程、Via電極検出工程、裏面研削工程、エッチング工程、絶縁膜被覆工程、仕上げ工程、バンプ配設工程、ウエーハ分割工程、移し替え工程を経て加工される。面取り部除去工程では、ウエーハW外周に形成された面取り部17が切削によって除去される(図2参照)。これにより、ウエーハWの薄化後にナイフエッジになりうる面取り部17が、研削加工に先だってウエーハW外周から除去される。キャリアプレート配設工程では、ウエーハWの表面13に樹脂を介してキャリアプレート22が配設される(図3参照)。
Via電極検出工程では、ウエーハWの裏面からVia電極19までの深さが検出される(図4参照)。裏面研削工程では、Via電極検出工程の検出結果に基づいて、ウエーハWの裏面14からVia電極19が露出しない程度にウエーハWの裏面14が研削される(図5参照)。エッチング工程では、半導体基板11が僅かにエッチングされて、ウエーハWの裏面14からVia電極19が突出される(図6参照)。絶縁膜被覆工程では、ウエーハWの裏面14からVia電極19が突出した状態で、ウエーハWの裏面が絶縁膜27で被覆される(図7参照)。
仕上げ工程では、絶縁膜27に被覆されたウエーハWの裏面14がCMPにより研磨され、ウエーハWの裏面14からVia電極19が露出される(図8参照)。バンプ配設工程では、ウエーハWの裏面14から露出したVia電極19にバンプ21が配設される(図9参照)。ウエーハ分割工程では、ウエーハWが分割予定ラインに沿って切削され、個々のチップCに分割される(図10参照)。移し替え工程では、キャリアプレート22からダイシングテープ64にウエーハWが移し替えられる(図11参照)。このような一連の加工により、ウエーハWの反りの影響を受けることなく、ウエーハWを個々のデバイスに良好に分割することが可能となっている。
以下、図2から図11を参照して、本実施の形態に係るウエーハの加工方法について詳細に説明する。図2は面取り部除去工程、図3はキャリアプレート配設工程、図4はVia電極検出工程、図5は裏面研削工程、図6はエッチング工程、図7は絶縁膜被覆工程、図8は仕上げ工程、図9はバンプ配設工程、図10はウエーハ分割工程、図11は移し替え工程のそれぞれ一例を示す図である。
図2に示すように、面取り部除去工程では、切削装置(不図示)のチャックテーブル31上にウエーハWが保持される。ウエーハWは、デバイス12側の表面13を上に向けて、ウエーハWの中心がチャックテーブル31の回転軸(Z軸)に一致するように保持されている。切削ブレード32は、ウエーハW外周の面取り部17を除去するように、ウエーハWの外周余剰領域16(図1A参照)に位置付けられている。このとき、切削ブレード32の回転軸(Y軸)がウエーハWの中心線と一致するように位置合わせされている。そして、噴射ノズル(不図示)から切削水が噴射されると共に切削ブレード32が高速回転され、切削ブレード32によってウエーハWの面取り部17が切り込まれる。
続いて、チャックテーブル31が回転することで、ウエーハW上側の面取り部17が切削されて、ウエーハW外周に沿った段状溝28が形成される。この場合、切削ブレード32によって、後工程である裏面研削工程での仕上げ厚さよりも深く切り込まれている。このため、ウエーハW外周には、裏面研削工程後のウエーハW外周がナイフエッジ状に残ることがない。また、切削ブレード32の回転方向は、ウエーハWに対してダウンカットになる向きに設定され、切削屑を含む切削水がウエーハW上に飛散することを抑制している。
図3に示すように、面取り部除去工程の後にはキャリアプレート配設工程が実施される。キャリアプレート配設工程では、例えば、接着剤としての液状樹脂によってウエーハWの表面13にキャリアプレート22が配設される。キャリアプレート22は、ガラス、金属、セラミックス、剛性樹脂等の剛性の高い材料で円板状に形成されている。このキャリアプレート22により、100μm以下に薄化されたウエーハWでも安定的に支持される。また、キャリアプレート22によってウエーハWの反りが抑えられるため、後工程におけるウエーハWの反りによる不具合を防止できる。
なお、キャリアプレート22は、例えば、ガラス及びセラミックスの場合には0.5mmから1.5mm、金属(例えば、ステンレス)の場合には0.3mmから1.0mmで形成される。接着剤は、特に限定されるものではなく、キャリアプレート22の材質に応じて、紫外線硬化樹脂、熱硬化樹脂、ワックス等を用いてもよい。また、キャリアプレート配設工程は、専用の装置によって実施されてもよいし、オペレータによる手作業によって実施されてもよい。また、キャリアプレート22は、ウエーハW全体を安定的に支持可能であればよく、円板状に限らず矩形状に形成されてもよい。
図4に示すように、キャリアプレート配設工程の後にはVia電極検出工程が実施される。Via電極検出工程では、研削装置(不図示)のチャックテーブル35上にキャリアプレート22を介してウエーハWが保持される。ウエーハWの上方には、被接触式の検出器36が位置付けられている。検出器36から半導体基板11(シリコン)に対して透過性を有する波長の光が照射されることで、ウエーハWの裏面14からVia電極19の先端29までの深さが検出される。そして、ウエーハWに対して検出器36が相対移動されることで、各デバイス12のVia電極19の深さが検出される。
本実施の形態の検出器36としては、液侵式のノンコンタクトゲージが用いられるが、Via電極19の深さを検出可能であればどのような構成でもよい。検出器36として、液侵式のノンコンタクトゲージを用いることで、研削装置における研削水の影響を受けることがない。また、検出器36は、本実施の形態のように研削装置に設けられてもよいし、Via電極検出工程の専用装置に設けられてもよい。本実施の形態では、研削装置の検出器36を使用することで、Via電極検出工程と裏面研削工程を連続的に実施できる。
図5に示すように、Via電極検出工程の後には裏面研削工程が実施される。裏面研削工程では、チャックテーブル35に保持されたウエーハWの上方に研削ユニット37が位置付けられる。そして、研削ユニット37の研削ホイール38がZ軸回りに回転しながらチャックテーブル35に近付けられ、研削ホイール38とウエーハWの裏面14とが平行状態で回転接触することでウエーハWが研削される。研削加工中は、ハイトゲージ(不図示)によってウエーハWの厚さがリアルタイムに測定される。ここでは、Via電極検出工程での検出結果に基づいてウエーハWの目標の仕上げ厚さが設定される。そして、ハイトゲージの測定結果が仕上げ厚さに近付くように研削ユニット37の送り量が制御され、Via電極19の先端29が裏面14から露出しない程度にウエーハWが研削される。
研削ホイール38によってウエーハWがVia電極19の先端29付近まで研削されると、研削ユニット37による研削加工が停止される。このとき、ウエーハW外周の面取り部17(図2参照)が面取り部除去工程において事前に除去されているため、ウエーハW外周に面取り部17が残ってナイフエッジ状に形成されることがない。よって、薄化されたウエーハW外周に欠けが生じ難くなっている。また、ウエーハWがキャリアプレート22に支持されているため、裏面研削工程においてウエーハWが薄化されて剛性が低下しても、ウエーハWの搬送時の取り扱いが容易となる。
図6に示すように、裏面研削工程の後にはエッチング工程が実施される。エッチング工程では、エッチング装置(不図示)のチャックテーブル41上にキャリアプレート22を介してウエーハWが保持される。そして、ウエーハWの裏面14に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでウエーハWの裏面14がエッチングされる。これにより、ウエーハWの半導体基板11(シリコン)のみが数μm除去され、ウエーハWの裏面14からVia電極19の先端29が僅かに突出する。エッチング工程により、裏面研削工程においてウエーハWの裏面14に生じる研削歪みが除去される。
なお、エッチング工程では、ウエーハWの裏面14からVia電極19の先端29を突出させるようにエッチングすればよく、プラズマエッチングに限られない。エッチング工程では、例えば、ウェットエッチングによってウエーハWの裏面14がエッチングされてもよい。本実施の形態においては、Via電極検出工程において、Via電極19の深さを測った後に、裏面研削工程での研削量が調整されているので、エッチング量を最小に留めることができる。
図7に示すように、エッチング工程の後には絶縁膜被覆工程が実施される。絶縁膜被覆工程では、膜形成装置(不図示)のテーブル51上にキャリアプレート22を介してウエーハWが保持される。テーブル51上のウエーハWは、酸素雰囲気中で加熱することで裏面14とVia電極19の先端29が酸化され、絶縁膜27が形成される。なお、このような熱酸化法で絶縁膜27としての酸化膜(SiO)を生成する方法に変えて、CVD法で絶縁膜27としての窒化膜(SiN)を生成してもよい。また、液状樹脂の塗布及び熱処理によりウエーハWの裏面14にポリイミド膜等の絶縁膜27を形成してもよい。
図8に示すように、絶縁膜被覆工程の後には仕上げ工程が実施される。仕上げ工程では、研磨装置(不図示)のチャックテーブル55上にキャリアプレート22を介してウエーハWが保持される。ここでは、CMP(Chemical Mechanical Polishing)によりウエーハWの裏面14が研磨される。CMPは、研磨パッドとウエーハWとの間に研磨液を供給しつつ、研磨パッドとウエーハWとを相対的に摺動させることで研磨する。CMPによってウエーハWの裏面14の絶縁膜27が研磨されて、Via電極19の先端(頭)29が絶縁膜27から露出される。また、Via電極19の先端29が絶縁膜27と同一面に仕上げられる。
このようにして、ウエーハWの表面13から裏面14にわたって、ウエーハWがVia電極19によって貫通される。なお、仕上げ工程は、ウエーハWの裏面14を仕上げ研磨可能であればよく、CMPによる研磨に限定されない。仕上げ工程は、例えば、仕上げ用の研磨砥石を用いてウエーハWの裏面14が研磨されてもよい。
図9に示すように、仕上げ工程の後にはバンプ配設工程が実施される。バンプ配設工程では、ウエーハWの裏面14から露出したVia電極19にバンプ21が配設される。バンプ21は、金等のワイヤーの先端を加熱溶融してボールを形成した後、Via電極19の露出部分に熱圧着することで形成される。バンプ21は、金、銅によって略球状に形成される。なお、バンプ配設工程では、Via電極19の先端29にバンプ21を配設可能であればよく、バンプ21の配設方法は特に限定されない。バンプ配設工程では、電界メッキ法、スクリーン印刷法等によってバンプ21が配設されてもよい。また、バンプ21の形状は、特に略球状に限定されない。
図10に示すように、バンプ配設工程の後にはウエーハ分割工程が実施される。ウエーハ分割工程では、切削装置(不図示)のチャックテーブル45上にキャリアプレート22を介してウエーハWが保持される。また、切削ブレード46がウエーハWの分割予定ラインに位置付けられ、ウエーハWの裏面14側からウエーハWに切り込まれる。切削ブレード46の切り込み深さは、切削ブレード46がキャリアプレート22に数十μmから数百μm切り込む程度に調整されている。そして、ウエーハWに対して切削ブレード46が相対移動されることで、ウエーハWは全ての分割予定ラインに沿って個々のチップCに分割される。
図11に示すように、ウエーハ分割工程の後には移し替え工程が実施される。移し替え工程では、ウエーハWの裏面14側にリングフレーム63に張られたダイシングテープ64が貼着され、ウエーハWの表面13からキャリアプレート22が取り外される。移し替え工程後は、後工程においてユーザの用途に応じて適宜処理が実施される。例えば、バンプ配設工程によってウエーハWの表面13側にもバンプ21が配設されてもよい。
以上のように、本実施の形態に係るウエーハの加工方法によれば、ウエーハWがキャリアプレート22に支持されるため、ウエーハWの反りによる不具合を防止できる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記した実施の形態で行われる面取り部除去工程及びウエーハ分割工程は、別々の切削装置で実施されてもよいし、同一の切削装置で実施されてもよい。また、他の各工程も、別々又は同一の装置で実施できる。
以上説明したように、本発明は、TSVプロセスにおいて表面にバンプが配設されたウエーハを良好に分割できるという効果を有し、特に、小チップ化に対応したウエーハの加工方法に有用である。
11 半導体基板
12 デバイス
13 表面
14 裏面
15 デバイス領域
16 外周余剰領域
17 面取り部
18 ノッチ
19 Via電極
21 バンプ
22 キャリアプレート
27 絶縁膜
28 段状溝
29 先端(頭)
32 切削ブレード
36 検出器
37 研削ユニット
46 切削ブレード

Claims (1)

  1. 半導体基板の表面に複数のデバイスが分割予定ラインによって区画され、デバイスの電極から半導体基板の裏面に向かって埋設されたVia電極を有するデバイス領域と、該デバイス領域を囲繞する外周余剰領域に面取り部を備えたウエーハを個々のデバイスに分割するウエーハの加工方法であって、
    外周余剰領域に切削ブレードを位置づけて所定の深さ切削し面取り部を除去する面取り部除去工程と、
    該面取り部除去工程後に、ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設工程と、
    該キャリアプレート配設工程後に、ウエーハの裏面からVia電極の深さを検出するVia電極検出工程と、
    該Via電極検出工程後に、Via電極が裏面に露出しない程度にウエーハの裏面を研削して薄化する裏面研削工程と、
    該裏面研削工程後に、ウエーハの裏面から半導体基板をエッチングしてVia電極を突出させるエッチング工程と、
    該エッチング工程後に、ウエーハの裏面を絶縁膜で被覆する絶縁膜被覆工程と、
    該絶縁膜被覆工程後に、裏面から突出したVia電極を切削して絶縁膜から露出させると共にVia電極の頭を絶縁膜と同一面に仕上げる仕上げ工程と、
    該仕上げ工程後に、Via電極の頭にバンプを配設するバンプ配設工程と、
    該バンプ配設工程後に、チャックテーブルでキャリアプレートを直に保持してウエーハの裏面から分割予定ラインに対応する領域に切削ブレードを位置づけて切削しキャリアプレートに配設された状態でウエーハを個々のデバイスに分割するウエーハ分割工程と、
    該ウエーハ分割工程後に、ウエーハの裏面にダイシングテープを貼着すると共にウエーハの表面からキャリアプレートを取り外しウエーハをダイシングテープに移し替える移し替え工程と、
    から、構成されるウエーハの加工方法。
JP2012174303A 2012-08-06 2012-08-06 ウエーハの加工方法 Active JP6057592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012174303A JP6057592B2 (ja) 2012-08-06 2012-08-06 ウエーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012174303A JP6057592B2 (ja) 2012-08-06 2012-08-06 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2014033159A JP2014033159A (ja) 2014-02-20
JP6057592B2 true JP6057592B2 (ja) 2017-01-11

Family

ID=50282741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012174303A Active JP6057592B2 (ja) 2012-08-06 2012-08-06 ウエーハの加工方法

Country Status (1)

Country Link
JP (1) JP6057592B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6850099B2 (ja) * 2016-09-23 2021-03-31 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置
CN110189993A (zh) * 2018-02-23 2019-08-30 东莞新科技术研究开发有限公司 半导体表面消除内应力的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243081A (ja) * 1998-02-26 1999-09-07 Nippon Telegr & Teleph Corp <Ntt> 薄膜半導体装置の製造方法
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2002270560A (ja) * 2001-03-07 2002-09-20 Lintec Corp ウエハの加工方法
JP4050163B2 (ja) * 2003-02-25 2008-02-20 株式会社フジクラ 貫通電極付き基板の製造方法
JP2004266062A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 半導体装置の製造方法及び保護テープ及び半導体装置
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP4531465B2 (ja) * 2004-07-06 2010-08-25 株式会社フジクラ ブラインドビアの深さ評価方法および深さ評価装置ならびに基板の研磨装置
JP2008098428A (ja) * 2006-10-12 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009177033A (ja) * 2008-01-25 2009-08-06 Furukawa Electric Co Ltd:The 回路素子形成方法
US8263497B2 (en) * 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias

Also Published As

Publication number Publication date
JP2014033159A (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
JP6608694B2 (ja) ウエーハの加工方法
JP2009021462A (ja) ウェーハの加工方法
US11094523B2 (en) Processing method for wafer
JP6300763B2 (ja) 被加工物の加工方法
JP2017028160A (ja) ウエーハの加工方法
KR20130018552A (ko) 웨이퍼 가공 방법
JP5995599B2 (ja) ウエーハの加工方法
JP6057592B2 (ja) ウエーハの加工方法
JP5995616B2 (ja) ウエーハの加工方法
JP6042662B2 (ja) ウェーハの加工方法
JP6105872B2 (ja) ウエーハの加工方法
JP2014053351A (ja) ウエーハの加工方法
JP5995596B2 (ja) ウエーハの加工方法
JP5995597B2 (ja) ウエーハの加工方法
JP2014033161A (ja) ウエーハの加工方法
JP7313775B2 (ja) ウェーハの加工方法
JP6042654B2 (ja) ウエーハの加工方法
JP6105873B2 (ja) ウエーハの加工方法
JP7187115B2 (ja) ウェーハの加工方法
JP6105874B2 (ja) ウエーハの加工方法
JP5995598B2 (ja) ウエーハの加工方法
JP6013831B2 (ja) ウエーハの加工方法
JP2014053350A (ja) ウエーハの加工方法
JP2014053355A (ja) ウエーハの加工方法
JP2014053357A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161206

R150 Certificate of patent or registration of utility model

Ref document number: 6057592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250