JP2004266062A - 半導体装置の製造方法及び保護テープ及び半導体装置 - Google Patents

半導体装置の製造方法及び保護テープ及び半導体装置 Download PDF

Info

Publication number
JP2004266062A
JP2004266062A JP2003053994A JP2003053994A JP2004266062A JP 2004266062 A JP2004266062 A JP 2004266062A JP 2003053994 A JP2003053994 A JP 2003053994A JP 2003053994 A JP2003053994 A JP 2003053994A JP 2004266062 A JP2004266062 A JP 2004266062A
Authority
JP
Japan
Prior art keywords
tape
main surface
grinding
semiconductor wafer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003053994A
Other languages
English (en)
Inventor
Tomoyasu Hirano
伴安 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003053994A priority Critical patent/JP2004266062A/ja
Publication of JP2004266062A publication Critical patent/JP2004266062A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】薄型加工される半導体ウェハの裏面研削からダイシング、個々のチップになるまでの取り扱いに高い信頼性が得られる半導体装置の製造方法及び保護テープ及び半導体装置を提供する。
【解決手段】処理ステップ11は、半導体ウェハの裏面研削工程である。すなわち、主表面側に集積回路を構成した半導体ウェハに関し、その主表面側に研削用保護テープを貼り付け、対する裏面側を所定厚さだけ研削する。続いて、処理ステップ12のダイシング工程に移行する。このとき本発明では上記研削用の保護テープを貼り付けたまま半導体ウェハを裏面から個片(各チップ)に切断するようにする。なお、このとき研削用の保護テープは、完全には分離されずに1枚のままである。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に薄型加工された半導体ウェハの取り扱い及びダイシング工程に適用される半導体装置の製造方法及び保護テープ及び半導体装置に関する。
【0002】
【従来の技術】
半導体ウェハの裏面研削は、ICパッケージの薄型化、軽量化、及びチップのスタック化、フリップチップの薄型実装などのために不可欠な工程である。裏面研削は通常、集積回路を構成した半導体ウェハ主表面全面に研削用保護テープを貼り付ける。その後、裏面研削装置にてウェハ主表面側が保持され、ウェハ裏面が研削部材により所定の厚さだけ研削される。
【0003】
このようなウェハの裏面研削により所定の厚さにされた薄型ウェハはチップ毎に分離される。その際、上記研削用保護テープは剥離され、薄型ウェハをハンドリングしてウェハ裏面にダイシングテープ(ダイアタッチテープともいう)が貼り付けられる工程を経る。その後、薄型ウェハは主表面からスクライブラインに沿って刃を入れられダイシングされるのである。
【0004】
150μm以下または100μm以下に薄型化されるウェハの取り扱いは容易ではない。研削用保護テープを剥がし、ハンドリング、ダイシングテープを貼り終えるまでに、ウェハが割れてしまう危険性が高い。このような危険性を回避するため、(A)研削用保護テープを貼り付けた状態でハンドリング、ダイシングテープを貼ってダイシングする技術が開示されている。(例えば、特許文献1参照)。この場合の研削用保護テープは透明で、ダイシング装置がスクライブラインを読み取れる。また、同文献には、(B)ダイシング直前になって研削用保護テープを剥がし、ダイシングする技術も開示されている。
【0005】
【特許文献1】
特開2001−44142(第2−3頁、図1、図3)
【発明が解決しようとする課題】
上記従来の(A)の開示内容では、ダイシング後、個々のチップにそれぞれ貼り付けられた研削用保護テープを剥がすのに相当の時間を要する。剥がし損なう危険性もある。また、(B)の開示内容では、ダイシング前のウェハが研削用保護テープを剥がすとき、反りによってダメージを被る恐れがある。
【0006】
本発明は上記のような事情を考慮してなされたもので、薄型加工される半導体ウェハの裏面研削からダイシング、個々のチップになるまでの取り扱いに高い信頼性が得られる半導体装置の製造方法及び保護テープ及び半導体装置を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、主表面側に集積回路を構成した半導体ウェハに関し、前記主表面側にテープを貼り付け、対する裏面側を所定厚さだけ研削する工程と、前記テープを貼り付けたまま前記半導体ウェハを裏面から個片に切断する工程と、を具備したことを特徴とする。
【0008】
上記のような本発明に係る半導体装置の製造方法によれば、半導体ウェハは、研削時に使ったテープを主表面に貼り付けたまま、裏面から個片に切断される。これにより、薄い1枚のウェハ状態での取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
【0009】
本発明に係るより好ましい半導体装置の製造方法は、主表面側に集積回路を構成した半導体ウェハに関し、前記主表面側に第1のテープを貼り付け、対する裏面側を所定厚さだけ研削する工程と、前記第1のテープを貼り付けたまま前記半導体ウェハを裏面からダイシングする工程と、前記第1のテープの粘着力を低下させる工程と、前記半導体ウェハの形態を保ったままの前記ダイシング裏面側に第2のテープを貼り付ける工程と、前記第1のテープを剥離する工程と、を具備したことを特徴とする。
【0010】
上記のような本発明に係る半導体装置の製造方法によれば、半導体ウェハは、研削時に使った第1テープを主表面に貼り付けたまま、裏面からダイシングされる。これにより、薄い1枚のウェハ状態でのハンドリングを最小限に省き、反りの影響によるダメージを低減する。なお、第1のテープを剥離するときは、すでに半導体ウェハはダイシング済みであるため、反りの影響によるダメージはほとんどなくせる。第1のテープの粘着力を低下させてからダイシング裏面側に第2のテープを貼り付けてあるので、第1のテープの剥離は容易になる。
なお、前記半導体ウェハを裏面からダイシングする工程では、切断位置を裏面側からアライメントすることを特徴とする。ウェハは薄型加工されているため、赤外線透視等を利用したアライメントが可能である。
【0011】
本発明に係る保護テープは、半導体ウェハの主表面側に対する裏面側の研削、及び前記半導体ウェハの裏面側からのダイシング、両者の処理で前記半導体ウェハの主表面側に貼り付けたままの状態に共有できることを特徴とする。
上記のような本発明に係る保護テープによれば、薄い1枚のウェハ状態でのテープの貼り替え等をなくし、ハンドリングを最小限に省くことができる。
【0012】
本発明に係る半導体装置は、それぞれ主表面側に集積回路が構成され、前記主表面側を覆う一枚のテープが貼り付けられていることによって、対する裏面側においてダイシング直後のままのマトリクス状のチップ配列を保っていることを特徴とする。
また、本発明に係る半導体装置は、それぞれ主表面側に集積回路が構成され、前記主表面側を覆うように貼り付けられた第1のテープと、対する裏面側においてダイシング直後のままのマトリクス状のチップ配列を保ちつつ貼り付けられている第2のテープと、を具備したことを特徴とする。
上記のようなそれぞれの本発明に係る半導体装置によれば、反り対策、汚れ対策に優れ、取り扱いが容易である。
【0013】
さらに、本発明に係る半導体装置は、上述したようないずれかの半導体装置の製造方法を用いて形成されたことを特徴とする。
さらに、本発明に係る半導体装置は、上述したような保護テープを利用して形成されたことを特徴とする。
【0014】
【発明の実施の形態】
図1は、本発明の第1実施形態に係る半導体装置の製造方法の要部を示し、薄型加工される半導体ウェハの裏面研削からダイシングまでの流れ図である。処理ステップ11は、半導体ウェハの裏面研削工程である。すなわち、主表面側に集積回路を構成した半導体ウェハに関し、その主表面側に研削用の保護テープを貼り付け、対する裏面側を所定厚さだけ研削する。続いて、処理ステップ12のダイシング工程に移行する。このとき本発明では上記研削用の保護テープを貼り付けたまま半導体ウェハを裏面から個片(各チップ)に切断するようにする。なお、研削用の保護テープは、完全には分離されずに1枚のままである。
【0015】
上記第1実施形態に係る方法によれば、半導体ウェハは、研削時に使った研削用の保護テープを主表面に貼り付けたまま、裏面から個片に切断される。これにより、薄い1枚のウェハ状態での取り扱いが最小限に省かれ、反りの影響によるダメージは大幅に低減される。また、研削用の保護テープによって主表面は保護されているので、その後の取り扱いも汚染の心配もなく高信頼性を得ることができる。
【0016】
図2(a)〜(f)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を示し、薄型加工される半導体ウェハの裏面研削からダイシングまでの概略図である。
図2(a)に示されるように、主表面側に集積回路を構成した半導体ウェハWafに関し、その主表面側に研削用の保護テープ21を貼り付ける。保護テープ21は、UV(紫外線)照射によりテープの粘着材を硬化、すなわち粘着力を低下させることのできるUV硬化テープを用いる。テープ形状がウェハ形状でない場合はウェハ径に合うようカットする。
次に図2(b)に示されるように、半導体ウェハWafの裏面研削工程に移行する。すなわち、裏面研削装置22において、保護テープ21が貼り付けられたウェハ主表面側を研削ステージに固定し、対するウェハ裏面側を所定厚さだけ研削する。
次に、図2(c)に示されるように、上記研削用の保護テープ21を貼り付けたままのハンドリングでダイシング装置23に移行する。すなわち、研削用の保護テープ21を貼り付けたまま裏面からダイシングする。ダイシングする工程では、切断位置を裏面側から赤外線透視によりアライメントするアライメント機構24を利用する。すなわち、ウェハWafはすでに150μm以下または100μm以下というような薄型に加工されているため、裏面側からスクライブを読み取る赤外線透視等を利用したアライメントが可能である。ダイシング後でも、保護テープ21は完全には分離されずに1枚のままである。
次に、図2(d)に示されるように、保護テープ21に対してUV照射を実施し、テープの粘着材を硬化粘着力を低下させる。
次に、図2(e)に示されるように、保護テープ21を貼り付けたまま、ダイシング裏面側にダイアタッチテープ25を貼り付ける。
次に、図2(f)に示されるように、保護テープ21を剥離する。その後、取り扱いに応じてダイアタッチテープ25から個々のチップを取外すようにする。
【0017】
上記第2実施形態に係る方法によれば、半導体ウェハは、研削時に使った保護テープ21を主表面に貼り付けたまま、裏面から個片に切断される。これにより、薄い1枚のウェハ状態での取り扱いが最小限に省かれ、反りの影響によるダメージは大幅に低減される。また、研削用の保護テープ21によって主表面は保護されているので、その後の取り扱いも汚染の懸念がない。保護テープ21を剥離するときは、すでに半導体ウェハはダイシング済みであるため、反りの影響によるダメージはほとんどなくせる。また、このとき保護テープ21は粘着力が低下しており、かつダイシング裏面側にダイアタッチテープ25が貼り付けられている。よって、保護テープ21の剥離はウェハ全面に対する剥離のように容易に扱える。
【0018】
図3は、前記図2における半導体ウェハWafに貼り付けられる保護テープの構成を示す概観図である。保護テープ21は、UV照射によって粘着力を低下させることのできる絶縁樹脂系の保護テープであり、厚さは150〜200μm、そのうちUV硬化に優れた20〜60μmの粘着層を有する。ウェハWaf主表面にバンプが配されている場合にも対処、保護し得る均一な厚さを有するようにしてもよい。保護テープ21は、ウェハWafの主表面側に対する裏面側の研削、及びウェハ裏面側からのダイシング、両者の処理でウェハ主表面側に貼り付けたままの状態を共有できる。例えばウェハWafの直径以上の幅があり、所定温度のウェハ上に配して貼り付けた後、径に合わせてカットされる。また、ダイシング終了時にも個片に分離されないだけの相当の厚さを有する。その他、予めウェハWafに合った円形にカットされたものを用いてもよい。
【0019】
図4(a),(b)は、本発明の第3実施形態に係る半導体装置として、その取り扱い形態を示す概観図である。
図4(a)において、主表面側に集積回路が構成された各半導体チップ40は、一枚の保護テープ41でその主表面側が覆われ、対する裏面側においてダイシング直後のままのマトリクス状のチップ配列を保っている。チップ40それぞれは、組み立て、取り付け等の処理に入るまで主表面が保護テープ41により保護される。保護テープ41は、上記したようにUV硬化型等、何らかの作用で粘着力が低下するものを用いるとなおよい。
図4(b)において、主表面側に集積回路が構成された各半導体チップ40は、一枚の保護テープ41でその主表面側が覆われ、対する裏面側においてダイシング直後のままのマトリクス状のチップ配列を保ちつつ、もう一枚の保護テープ42で覆われる。すなわち、マトリクス状のチップ配列が保護テープ41,42の貼り付けによって両面で保護される。チップ40それぞれは、組み立て、取り付け等の処理に入ることになれば、保護テープ41,42から剥がされる。保護テープ41,42は、上記したようにUV硬化型等、何らかの作用で粘着力が低下するものを用いるとなおよい。
【0020】
以上説明したように本発明によれば、半導体ウェハは、研削時に使ったテープを主表面に貼り付けたまま、裏面から個片に切断される。これにより、薄い1枚のウェハ状態での取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。この結果、薄型加工される半導体ウェハの裏面研削からダイシング、個々のチップになるまでの取り扱いに高い信頼性が得られる半導体装置の製造方法及び保護テープ及び半導体装置を提供することができる。
【図面の簡単な説明】
【図1】第1実施形態に係る半導体装置の製造方法の要部の流れ図。
【図2】第2実施形態に係る半導体装置の製造方法の要部の概略図。
【図3】図2における保護テープの構成を示す概観図。
【図4】第3実施形態に係る半導体装置として取り扱い形態の概観図。
【符号の説明】
11,12…処理ステップ、21,41,42…保護テープ、22…裏面研削装置、23…ダイシング装置、24…アライメント機構、25…ダイアタッチテープ、40……半導体チップ、Waf…半導体ウェハ。

Claims (8)

  1. 主表面側に集積回路を構成した半導体ウェハに関し、前記主表面側にテープを貼り付け、対する裏面側を所定厚さだけ研削する工程と、
    前記テープを貼り付けたまま前記半導体ウェハを裏面から個片に切断する工程と、
    を具備したことを特徴とする半導体装置の製造方法。
  2. 主表面側に集積回路を構成した半導体ウェハに関し、前記主表面側に第1のテープを貼り付け、対する裏面側を所定厚さだけ研削する工程と、
    前記第1のテープを貼り付けたまま前記半導体ウェハを裏面からダイシングする工程と、
    前記第1のテープの粘着力を低下させる工程と、
    前記半導体ウェハの形態を保ったままの前記ダイシング裏面側に第2のテープを貼り付ける工程と、
    前記第1のテープを剥離する工程と、
    を具備したことを特徴とする半導体装置の製造方法。
  3. 前記半導体ウェハを裏面からダイシングする工程では、切断位置を裏面側からアライメントすることを特徴とする請求項2記載の半導体装置の製造方法。
  4. 半導体ウェハの主表面側に対する裏面側の研削、及び前記半導体ウェハの裏面側からのダイシング、両者の処理で前記半導体ウェハの主表面側に貼り付けたままの状態に共有できることを特徴とする保護テープ。
  5. それぞれ主表面側に集積回路が構成され、前記主表面側を覆う一枚のテープが貼り付けられていることによって、対する裏面側においてダイシング直後のままのマトリクス状のチップ配列を保っていることを特徴とする半導体装置。
  6. それぞれ主表面側に集積回路が構成され、前記主表面側を覆うように貼り付けられた第1のテープと、対する裏面側においてダイシング直後のままのマトリクス状のチップ配列を保ちつつ貼り付けられている第2のテープと、
    を具備したことを特徴とする半導体装置。
  7. 前記請求項1〜3いずれかに記載の半導体装置の製造方法を用いて形成されたことを特徴とする半導体装置。
  8. 前記請求項4に記載の保護テープを利用して形成されたことを特徴とする半導体装置。
JP2003053994A 2003-02-28 2003-02-28 半導体装置の製造方法及び保護テープ及び半導体装置 Withdrawn JP2004266062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003053994A JP2004266062A (ja) 2003-02-28 2003-02-28 半導体装置の製造方法及び保護テープ及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003053994A JP2004266062A (ja) 2003-02-28 2003-02-28 半導体装置の製造方法及び保護テープ及び半導体装置

Publications (1)

Publication Number Publication Date
JP2004266062A true JP2004266062A (ja) 2004-09-24

Family

ID=33118453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003053994A Withdrawn JP2004266062A (ja) 2003-02-28 2003-02-28 半導体装置の製造方法及び保護テープ及び半導体装置

Country Status (1)

Country Link
JP (1) JP2004266062A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244118A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体素子の製造方法およびカメラモジュールの製造方法
JP2007150048A (ja) * 2005-11-29 2007-06-14 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008098428A (ja) * 2006-10-12 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2014033159A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244118A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体素子の製造方法およびカメラモジュールの製造方法
JP2007150048A (ja) * 2005-11-29 2007-06-14 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008098428A (ja) * 2006-10-12 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2014033159A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Similar Documents

Publication Publication Date Title
US9741619B2 (en) Methods for singulating semiconductor wafer
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
KR101043836B1 (ko) 반도체 장치의 제조 방법
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びicチップの製造方法
JP2001044144A (ja) 半導体チップの製造プロセス
JP2003031524A (ja) 半導体装置およびその製造方法
JP6308632B2 (ja) ウェハを分割する方法
JP2003209160A (ja) 半導体ウェハを用いた半導体装置の製造方法
TWI231534B (en) Method for dicing a wafer
JP4725639B2 (ja) 半導体装置の製造方法
JP2004119718A (ja) 薄型半導体チップの製造方法
US20130210239A1 (en) Pre-cut wafer applied underfill film
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
JP2000228465A (ja) 半導体装置及びその製造方法
JP2004266062A (ja) 半導体装置の製造方法及び保護テープ及び半導体装置
JP2006294685A (ja) 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
JP2001085453A (ja) 半導体装置の製造方法
JP2005243910A (ja) 半導体チップの製造方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
JP2006140303A (ja) 半導体装置の製造方法
US20110294262A1 (en) Semiconductor package process with improved die attach method for ultrathin chips
JP2010147358A (ja) 半導体装置の製造方法
JPH04336448A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509