KR101043836B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101043836B1
KR101043836B1 KR1020030074542A KR20030074542A KR101043836B1 KR 101043836 B1 KR101043836 B1 KR 101043836B1 KR 1020030074542 A KR1020030074542 A KR 1020030074542A KR 20030074542 A KR20030074542 A KR 20030074542A KR 101043836 B1 KR101043836 B1 KR 101043836B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
semiconductor
wafer
die bond
bond film
Prior art date
Application number
KR1020030074542A
Other languages
English (en)
Other versions
KR20040036654A (ko
Inventor
아베요시유끼
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20040036654A publication Critical patent/KR20040036654A/ko
Application granted granted Critical
Publication of KR101043836B1 publication Critical patent/KR101043836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/68395—Separation by peeling using peeling wheel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

반도체 웨이퍼를 박형화했을 때의 반도체 웨이퍼의 휘어짐을 방지한다. 반도체 웨이퍼에 반도체 소자를 형성하고(S1), 반도체 웨이퍼의 표면에 보호 테이프를 접착하고(S2), 반도체 웨이퍼의 이면을 반도체 웨이퍼가 소정의 두께가 될 때까지 연삭한다(S3). 반도체 웨이퍼의 이면에 다이 본드 필름을 접착하고(S5), 반도체 웨이퍼의 이면에 다이싱 테이프를 접착한다(S6). 반도체 웨이퍼에 접착된 다이싱 테이프는 유지 지그에 의해서 유지된다. 반도체 웨이퍼의 표면으로부터 보호 테이프를 박리하고(S7), 다이 본드 필름을 가열하여(S8) 반도체 웨이퍼와 다이 본드 필름과의 밀착성을 향상시키고, 반도체 웨이퍼를 다이싱하여(S9) 각 반도체 칩으로 분리한다. 반도체 칩을 배선 기판에 다이 본딩하여(S11), 반도체 장치가 제조된다.
웨이퍼, 보호 테이프, 다이 본드 필름, 다이싱 테이프

Description

반도체 장치의 제조 방법{FABRICATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
도 1은 본 발명의 일 실시예인 반도체 장치의 제조공정을 도시하는 공정 흐름도.
도 2는 본 실시예의 반도체 장치의 제조 공정 중의 단면도.
도 3은 도 2에 계속되는 반도체 장치의 제조 공정 중의 단면도.
도 4는 반도체 웨이퍼에 보호 테이프를 접착하는 공정의 설명도.
도 5는 도 4에 계속되는 반도체 장치의 제조 공정의 설명도.
도 6은 도 5에 계속되는 반도체 장치의 제조 공정의 설명도.
도 7은 반도체 웨이퍼의 이면 연삭 공정의 설명도.
도 8은 반도체 웨이퍼의 이면의 에칭 공정의 설명도.
도 9는 반도체 웨이퍼에 다이 본드 필름을 접착한 상태를 도시하는 단면도.
도 10은 반도체 웨이퍼의 이면에 다이 본드 필름을 접착하는 공정의 설명도.
도 11은 도 10에 계속되는 반도체 장치의 제조 공정의 설명도.
도 12는 도 11에 계속되는 반도체 장치의 제조 공정의 설명도.
도 13은 반도체 웨이퍼에 다이싱 테이프를 접착한 상태를 도시하는 평면도.
도 14는 도 13의 A-A선의 단면도.
도 15는 반도체 웨이퍼에 다이싱 테이프를 접착하는 공정의 설명도.
도 16은 반도체 웨이퍼로부터 보호 테이프를 박리하는 공정의 설명도.
도 17은 반도체 웨이퍼의 가열 공정의 설명도.
도 18은 반도체 웨이퍼의 다이싱 공정의 설명도.
도 19는 다이싱 테이프의 접착성을 저하시키는 공정의 설명도.
도 20은 반도체 칩의 다이 본딩 공정의 설명도.
도 21은 본 실시예의 반도체 장치의 단면도.
도 22는 본 발명의 다른 실시예인 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 웨이퍼
1a : 표면
1b : 이면
2 : 보호 테이프
3, 31 : 세퍼레이터 필름
4 : 인출롤
5 : 세퍼레이터 권취롤
6, 7, 8, 34, 35, 53, 54 : 롤러
9 : 보호 테이프 권취롤
10, 38, 42, 56, 71 : 장착대
11, 39 : 시트컷터
11a : 블레이드
21 : BG 척 테이블
22 : 연삭수
23 : 지석
24 : 에처 척 테이블
25 : 에칭액
26 : 노즐
27 : 에칭액 회수창
30, 30b∼30f : 다이 본드 필름
32 : 시트
33 : 다이 본드 필름 인출롤
36 : 다이 본드 필름 권취롤
37 : 세퍼레이터 권취롤
39a : 블레이드
40 : 다이싱 테이프
41 : 유지 지그
43 : 접착 롤러
51 : 박리 테이프 인출롤
52 : 박리 테이프
55 : 박리 테이프 권취롤
60 : 히터
72 : 스핀들
73 : 블레이드
80a∼80e : 반도체 칩
81 : UV 램프
82 : 반사판
90 : 콜릿
91 : 배선 기판
92a∼92f : 본딩 와이어
93 : 밀봉 수지
94 : 땜납볼
100, 100a : 반도체 장치
101 : 스페이서
본 발명은, 반도체 장치의 제조 기술에 관한 것으로, 특히 웨이퍼에 접착 시트를 접착하여 행하는 반도체 장치의 제조 방법에 적용하는 유효한 기술에 관한 것이다.
일본 특개평10-112494호 공보에는, 반도체 웨이퍼에 다이 본딩용의 접착 시 트를 접착하는 기술이 기재되어 있지만, 접착 시트로부터 박리 필름을 박리하고 나서 반도체 웨이퍼에 접착 시트를 접착하고, 반도체 웨이퍼의 외주부분의 접착 시트를 절단하고 있다.
일본 특개2002-26039호 공보에는, 웨이퍼의 표면에 백그라인드용 보호 테이프를 접착하여 백그라운드 처리를 한 후, 백그라운드용 보호 테이프를 접착한 상태에서 웨이퍼의 이면에 다이스 본드용 테이프형 접착제를 접착하고, 그 후 백그라운드용 보호 테이프를 떼어내고, 프로빙하고, 다이스 본드용 테이프형 접착제에 다이싱용 보호 테이프를 접착하고, 다이싱한 후, 다이스 본드용 테이프형 접착제를 이용하여 다이스 본드하는 기술이 기재되어 있다.
일본 특개평8-181197호 공보에는, 웨이퍼의 표면에 보호 테이프를 접착하고, 보호 테이프가 접착되어 있는 웨이퍼의 이면을 연삭하고, 그 후에 보호 테이프가 접착되어 있는 웨이퍼의 이면에 다이싱 테이프를 접착하고, 웨이퍼가 접착되어 있는 다이싱 테이프에서 웨이퍼의 주변에 다이싱 테이프를 유지하기 위한 유지 지그를 접착하고, 다이싱하는 기술이 기재되어 있다.
일본 특개평7-22358호 공보에는, 웨이퍼의 표면에 보호/보강용 테이프를 접착한 상태에서 웨이퍼 이면의 연삭을 행하고, 웨이퍼의 표면에 보호/보강용 테이프를 접착한 채로 웨이퍼 이면을 다이싱 테이프에 접착하고, 그 후 보호/보강용 테이프를 박리하여 다이싱하는 기술이 기재되어 있다.
박형의 반도체 장치를 제조하기 위해서 반도체 웨이퍼의 두께를 얇게 하면, 반도체 웨이퍼가 휘어지기 쉽게 되고, 각 제조 공정 중이나 각 공정 사이의 반송 시에 반도체 웨이퍼가 깨지거나 부서지기 쉽게 된다. 이것은 반도체 장치의 제조 수율을 저하시키고, 반도체 장치의 제조 비용을 증대시킨다.
박리 필름을 박리하고 나서 접착 시트를 접착하는 방법에서는, 접착 시트를 반도체 웨이퍼에 접착할 때, 접착 시트의 장력의 밸런스 등에 의해 반도체 웨이퍼에 접착된 접착 시트에 주름 등이 발생하기 쉬운 문제가 있다. 또한, 접착 시트에 주름이 생긴 경우에는, 접착 시트를 다시 붙이는 것이 곤란하기 때문에, 그 반도체 웨이퍼를 불량품으로 하여 제거하여야만 되므로, 반도체 장치의 제조 비용을 현저히 증대시키는 등의 문제가 있다.
웨이퍼로부터 백그라운드용 보호 테이프를 떼어낸 후에, 다이스 본드용 테이프형 접착제 상에 다이싱용 보호 테이프를 접착하는 방법에서는, 다이싱용 보호 테이프를 붙이기 전이나 붙이는 공정중에는, 웨이퍼에는 다이스 본드용 테이프형 접착제밖에 존재하지 않아, 웨이퍼가 휘어버릴 우려가 있다. 반도체 웨이퍼가 휘면, 반도체 장치의 제조 공정 중이나 각 공정 사이의 반송 시에 반도체 웨이퍼가 깨지거나 부서지기 쉽게 되며, 또한 반도체 웨이퍼에 잔금 등도 생기기 쉽게 된다. 이것은 반도체 장치의 제조 수율을 저하시키고, 반도체 장치의 제조 비용을 증대시킨다.
웨이퍼에 다이 본딩용의 접착제층을 형성하지 않고 다이싱 테이프를 접착하는 방법에서는, 은 페이스트 등을 이용하여 반도체 칩의 다이 본딩을 행하는 것이 필요하고, 제조 공정이 복잡화하여, 반도체 장치의 제조 비용이 증대하는 등의 문 제가 있다.
본 발명의 목적은, 웨이퍼의 휘어짐을 방지할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 반도체 장치의 제조 비용을 저감할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 분명하게 될 것이다.
본원에 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
본 발명의 반도체 장치의 제조 방법은, 웨이퍼의 제1 면에 보호 테이프를 접착하고, 웨이퍼의 제1 면과 반대측의 제2 면을 연삭하고, 웨이퍼의 제2 면에 다이 본드 필름을 접착하고, 웨이퍼의 제2 면의 다이 본드 필름 상에 다이싱 테이프를 접착하고, 보호 테이프를 웨이퍼의 제1 면으로부터 박리하고, 웨이퍼를 다이싱하는 것이다.
즉, 이면 연삭용의 보호 시트를 접착한 상태에서 다이싱 테이프를 접착함으로써 웨이퍼의 휘어짐 등을 방지하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은, 다이 본드 필름과 세퍼레이터 필름과의 적층체를 다이 본드 필름이 내측이 되도록 웨이퍼의 이면에 접착하고, 세퍼레이터 필름을 박리하고, 다이 본드 필름을 웨이퍼의 외주를 따라서 절단하는 것 이다.
즉, 세퍼레이터 필름마다 다이 본드 필름을 웨이퍼의 이면에 접착한 후, 세퍼레이터 필름을 박리함으로써, 세퍼레이터 필름의 주름 등을 방지하는 것이다.
<실시예>
본원 발명을 상세히 설명하기 전에, 본원에서의 용어의 의미를 설명하면 다음과 같다.
1. PET(폴리에틸렌 테레프탈레이트) 등, 물질명을 말하는 경우, 특히 그 취지를 기재한 경우를 제외하고, 개시된 물질만을 나타내는 것이 아니고, 개시된 물질(원소, 원자군, 분자, 고분자, 공중합체, 화합물 등)을 주요한 성분, 조성 성분으로 하는 것을 포함하는 것으로 한다.
즉, 실리콘 영역 등이라고 하더라도, 특히 그렇지 않다는 취지를 나타냈을 때를 제외하고, 순수 실리콘 영역, 불순물을 도핑한 실리콘을 주요한 성분으로 하는 영역, GeSi와 같이 실리콘을 주요한 구성 요소로 하는 혼정 영역 등을 포함하는 것으로 한다. 또한, MOS라고 할 때의 「M」은, 특히 그렇지 않다는 취지를 나타냈을 때를 제외하고, 순수한 금속으로 한정되는 것이 아니고, 폴리실리콘(비정질을 포함) 전극, 실리사이드층, 그 밖의 금속에 유사의 성질을 나타내는 부재를 포함하는 것으로 한다. 또한, MOS라고 할 때의 「O」는, 특히 그렇지 않다는 취지를 나타냈을 때를 제외하고, 산화 실리콘막 등의 산화막에 한정되지 않고, 질화막, 산 질화막, 알루미늄막, 그 밖의 통상적인 유전체, 고 유전체, 강유전체막 등을 포함하는 것으로 한다.
2. 웨이퍼란, 반도체 집적 회로의 제조에 이용하는 실리콘, 그 밖의 반도체 단결정 기판(일반적으로는 거의 원판형, 반도체 웨이퍼, 기타 이들을 단위 집적 회로 영역으로 분할한 반도체 칩 또는 펠릿 및 그 기체 영역), 사파이어 기판, 유리 기판, 그 밖의 절연, 반 절연 또는 반도체 기판 등, 및 이들의 복합적 기판을 말한다.
이하의 실시예에서는 편의상 필요할 때는, 복수의 섹션 또는 실시예로 분할하여 설명하지만, 특히 명시한 경우를 제외하고, 이들은 상호 무관계한 것이 아니고, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충설명 등의 관계에 있다.
또한, 이하의 실시예에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함)을 언급하는 경우, 특히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니고, 특정한 수 이상이라도 이하라도 된다.
또한, 이하의 실시예에서, 그 구성 요소(단계 등도 포함)는, 특히 명시한 경우 및 원리적으로 분명히 필수라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 물론이다.
마찬가지로, 이하의 실시예에서, 구성 요소 등의 형상, 위치 관계 등을 언급할 때는, 특히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지다.
또한, 본 실시예를 설명하기 위한 전체 도면에서 동일 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
또한, 본 실시예에서 이용하는 도면에서는, 평면도이어도 도면을 보기 쉽게 하기 위해서 해칭을 가하는 경우가 있다.
이하, 본 발명의 실시예를 도면에 기초하여 상세히 설명한다.
도 1은 본 실시예의 반도체 장치(반도체 집적 회로 장치)의 제조공정을 도시하는 공정 흐름 도면이다. 도 2 및 도 3은 본 실시예의 반도체 장치의 제조 공정의 단면도이다.
먼저, 도 2에 도시된 바와 같이, 예를 들면 단결정 실리콘 등으로 이루어지는 웨이퍼(반도체 집적 회로 제조용 반도체 기판) 또는 반도체 웨이퍼(1)를 준비한다. 그 다음에, 반도체 웨이퍼(웨이퍼)(1)에, 공지의 반도체 장치 제조 기술 등을 이용하여 복수의 반도체 소자, 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등을 형성한다(단계 S1). 반도체 웨이퍼(1)에 형성되는 반도체 소자는 MOSFET에 한정되지 않고, 여러 가지 반도체 소자를 형성할 수 있다.
다음으로, 도 3에 도시된 바와 같이, 반도체 웨이퍼(1)의 표면(반도체 웨이퍼(1)의 반도체 소자 형성측의 주면 또는 반도체 집적 회로 패턴 형성면 : 제1 면)(1a)에, 이면 연삭용의 보호 테이프(BG 시트, 보호 시트)(2)를 접착한다(단계 S2). 보호 테이프(2)는, 후술하는 반도체 웨이퍼(1)의 이면 연삭(BG : 백그라운드) 공정에서 반도체 웨이퍼(1)의 표면(1a)이나 거기에 형성되어 있는 반도체 소자를 보호하고, 또한 이면 연삭에 의해 얇게 된 반도체 웨이퍼(1)의 휘어짐을 방지하 도록 기능한다. 보호 테이프(2)는, 상온에서 반도체 웨이퍼의 휘어짐을 방지할 수 있을 정도의 강도를 갖고 있으면 된다. 보호 테이프(2)의 한쪽 면은 점착성(접착성)을 갖고 있고, 그 점착성을 갖는 면(점착면, 접착면)이 반도체 웨이퍼(1)의 표면(1a)에 접하도록 보호 테이프(2)가 접착된다. 보호 테이프(2)는 여러 가지의 재료에 의해 형성할 수가 있으며, 예를 들면 PET(폴리에틸렌 테레프탈레이트)와 EVA(에틸렌아세트산 비닐 공중합체)와의 적층체나 염화비닐 등에 의해 형성할 수 있다.
도 4∼도 6은 반도체 웨이퍼(1)에 보호 테이프(2)를 접착하는 공정의 설명도이다.
도 4에 도시된 바와 같이, 보호 테이프(2)는 점착면에 세퍼레이터 또는 세퍼레이터 필름(3)이 접착된(적층된) 상태에서 보호 테이프 인출롤(4)에 감겨 있다. 보호 테이프 인출롤(4)로부터는, 세퍼레이터 필름(3)이 세퍼레이터 권취롤(5)에 보내져 권취되고, 세퍼레이터 필름(3)이 박리된 보호 테이프(2)가 롤러(6, 7 및 8)를 통하여 보호 테이프 권취롤(9)에 보내져 권취된다. 롤러(7 및 8)는, 도 4의 가로방향(반도체 웨이퍼(1)의 주면에 평행한 방향)으로 이동 가능하게 구성되어 있고, 장착대(10) 상에(반도체 웨이퍼(1)의 표면(1a)측이 위가 되도록) 배치된 반도체 웨이퍼(1) 상에 보호 테이프(2)를 누르면서 가로방향으로 이동하여, 반도체 웨이퍼(1)의 표면(1a) 상에 보호 테이프(2)를 접착한다. 그 다음에, 시트컷터(11)가 반도체 웨이퍼(1) 상에 강하하여, 도 5에 도시된 바와 같이, 시트컷터(11)의 블레이드(11a)에 의해서 보호 테이프(2)를 반도체 웨이퍼(1)의 외주(형상)를 따라 절단한다. 이 때, 시트컷터(11)가 회전함으로써, 시트컷터(11)의 블레이드(11a)가 반도체 웨이퍼(1)의 외주를 따라 이동하여, 보호 테이프(2)를 반도체 웨이퍼(1)의 외주를 따라 절단한다. 보호 테이프(2)를 절단한 후, 시트컷터(11)는 상승하고, 도 6에 도시된 바와 같이, 롤러(7 및 8)가 가로방향으로 이동하여, 반도체 웨이퍼(1)에 접착한 부분 이외의 보호 테이프(2)(반도체 웨이퍼(1)에 접착한 부분이 도려내어진 상태의 보호 테이프(2))가 반도체 웨이퍼(1)로부터 분리되어, 보호 테이프 권취롤(9)로 권취된다. 이에 의해, 반도체 웨이퍼(1)의 표면(1a) 상에는 보호 테이프(2)가 접착된 상태에서 잔존한다.
상기한 바와 같이 하여 반도체 웨이퍼(1)의 표면(제1 면)(1a) 상에 보호 테이프(2)를 접착한 후, 반도체 웨이퍼(1)의 표면(1a)과는 반대측의 면, 즉 반도체 웨이퍼(1)의 이면(제2 면)(1b)을 연삭한다(단계 S3). 이에 의해, 반도체 웨이퍼(1)의 두께를 얇게 한다. 도 7은 반도체 웨이퍼(1)의 이면 연삭 공정의 설명도이다.
도 7에 도시된 바와 같이, 반도체 웨이퍼(1)의 보호 테이프(2)를 접착한 표면(1a) 측을 BG 척 테이블(21)로 유지하고, 반도체 웨이퍼(1)의 이면(제2 면)(1b)을 연삭(연마)한다. 이것은, 예를 들면 BG 척 테이블(21)로 유지한 반도체 웨이퍼(1)를 회전시켜, 순수 등으로 이루어지는 연삭수(22)를 공급하면서 회전하는 지석(23)을 반도체 웨이퍼(1)에 눌러 반도체 웨이퍼(1)의 이면(1b)를 깎아내는(연마하는) 등에 의해 행할 수 있다.
다음으로, 필요에 따라, 반도체 웨이퍼(1)의 이면(1b)를 에칭액 등에 의해 에칭한다(단계 S4). 이에 의해, 반도체 웨이퍼(1)의 이면(1b)은 청정화되어, 보다 평탄화된다. 도 8은 반도체 웨이퍼(1)의 이면의 에칭 공정의 설명도이다.
도 8에 도시된 바와 같이, 반도체 웨이퍼(1)의 보호 테이프(2)를 접착한 표면(1a) 측을 에처 척 테이블(24)로 유지하고, 반도체 웨이퍼(1)의 이면(1b)를 에칭한다. 이것은, 예를 들면, 에처 척 테이블(24)로 유지한 반도체 웨이퍼(1)를 회전시켜, 불산과 질산의 혼합액 등으로 이루어지는 에칭액(25)을 노즐(26)로부터 반도체 웨이퍼(1)의 이면(1b) 상에 공급하여 반도체 웨이퍼(1)의 이면(1b)을 에칭함으로써 행해진다. 노즐(26)로부터 반도체 웨이퍼(1)의 이면(1b) 상에 공급된 에칭액(25)은, 에칭액 회수창(27)으로 회수된다. 반도체 웨이퍼(1)의 이면(1b)의 에칭 공정은 생략할 수도 있다.
다음으로, 반도체 웨이퍼(1)의 이면(1b)에 다이 본드 필름(30)을 접착한다(단계 S5). 도 9는 반도체 웨이퍼(1)에 다이 본드 필름(30)을 접착한 상태를 도시하는 단면도이다. 다이 본드 필름(30)은, 후술하는 바와 같이 반도체 웨이퍼(1)를 다이싱하여 각 반도체 칩(칩)으로 분리한 후에, 각 반도체 칩을 다이 본딩하기 위한 접착층(접착제층)으로서 기능한다.
반도체 웨이퍼(1)의 이면(1b)에 다이 본드 필름(30)을 접착하는 공정을 도 10∼도 12를 참조하여 보다 상세히 설명한다.
도 10에 도시된 바와 같이, 다이 본드 필름(30)을 접착할 때는, 다이 본드 필름(30)에 세퍼레이터 또는 세퍼레이터 필름(31)을 접착한 상태의 시트(적층체)(32)가 사용된다. 세퍼레이터 필름(31)은, 예를 들면 폴리에스테르나 PET 등으로 이루어진다. 세퍼레이터 필름(31)은 비교적 딱딱하고(단단하고) 경도 가 있으며, 그 두께는 비교적 두껍게 할 수도 있으며, 예를 들면 100㎛정도로 할 수 있다. 다이 본드 필름(30)의 주성분은 열가소성 수지 재료로 이루어지며, 예를 들면 폴리이미드 등으로 이루어진다. 다이 본드 필름(30)은 비교적 얇고 부드럽고, 그 두께는 예를 들면 25㎛ 정도로 할 수 있다.
다이 본드 필름(30)과 세퍼레이터 필름(31)으로 이루어지는 시트(적층 시트)(32)는, 다이 본드 필름 인출롤(33)에 감겨 있다. 다이 본드 필름 인출롤(33)에 감긴 시트(32)는, 다이 본드 필름 인출롤(33)로부터 롤러(34 및 35)을 통하여 보내지고, 롤러(35)에 의해 다이 본드 필름(30)과 세퍼레이터 필름(31)이 박리하여, 다이 본드 필름(30)은 다이 본드 필름 권취롤(36)에 권취되고, 세퍼레이터 필름(31)은 세퍼레이터 권취롤(37)에 권취된다. 롤러(37)는, 도 10의 가로방향(반도체 웨이퍼(1)의 주면에 평행한 방향)으로 이동 가능하게 구성되어 있고, 장착대(38) 상에(반도체 웨이퍼(1)의 이면(1b) 측이 위가 되도록) 배치된 반도체 웨이퍼(1)의 이면(1b) 상에 시트(32)를 누르면서 가로방향으로 이동하여, 반도체 웨이퍼(1)의 이면(1b) 상에 시트(32)를 접착한다. 이 때, 시트(32)의 다이 본드 필름(30)측이 반도체 웨이퍼(1)의 이면(1b)에 접하도록 한다. 즉, 다이 본드 필름(30)과 세퍼레이터 필름(31)으로 이루어지는 시트(32)를, 다이 본드 필름(30)이 내측이 되도록 반도체 웨이퍼(1)의 이면(1b)에 접착한다.
다음으로, 도 11에 도시된 바와 같이, 롤러(35)가(시트(32)를 접착할 때와는 역방향으로) 이동하여, 세퍼레이터 권취롤(37)에 의해서 세퍼레이터 필름(31)이 권취되고, 세퍼레이터 필름(31)이 다이 본드 필름(30)으로부터 떼어내진다. 이에 의 해, 반도체 웨이퍼(1)의 이면(1b) 상에는, 다이 본드 필름(30)만이 잔존한 상태가 된다. 그 다음에, 시트컷터(39)가 반도체 웨이퍼(1) 상으로 강하하여, 시트컷터(39)의 블레이드(39a)에 의해서 다이 본드 필름(30)을 반도체 웨이퍼(1)의 외주(형상)를 따라 절단한다. 이 때, 시트컷터(39)가 회전함으로써, 시트컷터(39)의 블레이드(39a)가 반도체 웨이퍼(1)의 외주를 따라 이동하여 다이 본드 필름(30)을 반도체 웨이퍼(1)의 외주를 따라 절단한다.
다이 본드 필름(30)을 절단한 후, 시트컷터(39)는 상승하고, 도 12에 도시된 바와 같이, 다이 본드 필름 권취롤(36)의 권취에 의해, 반도체 웨이퍼(1)에 접착한 부분 이외의 다이 본드 필름(30)(반도체 웨이퍼(1)에 접착한 부분이 도려내어진 상태의 다이 본드 필름(30))이 반도체 웨이퍼(1)로부터 분리되어, 다이 본드 필름 권취롤(36)로 권취된다. 이에 의해, 반도체 웨이퍼(1)의 이면(1b) 상에는 다이 본드 필름(30)이 접착된 상태로 잔존한다. 그리고, 도시하지 않은 가열 장치(예를 들면 장착대(38)에 내장된 히터) 등을 이용하여, 반도체 웨이퍼(1)를 가열하여 반도체 웨이퍼(1)와 다이 본드 필름(30)을 임시 접착시킨다. 이 때의 가열 온도(제1 온도)는 비교적 낮은 온도이고, 예를 들면 100℃ 정도이다. 이 반도체 웨이퍼(1)와 다이 본드 필름(30)의 임시 접착을 위한 가열 온도는 비교적 낮기 때문에, 반도체 웨이퍼(1)의 표면(1a)에 접착되어 있는 보호 테이프(2)가 휘는 경우는 없다. 따라서, 반도체 웨이퍼(1)가 휘는 것을 방지할 수 있다. 여기서, 임시 접착이란, 이후의 공정(후술하는 제2 온도에서의 가열 공정까지)이나 공정 사이의 반송 등에 반도체 웨이퍼(1)와 다이 본드 필름(30)이 박리하지 않을 정도의 접착력을 갖고 있으면 된다. 가열하지 않더라도 다이 본드 필름(30)과 반도체 웨이퍼(1)와의 접착성이 어느 정도 확보될 경우에는, 이 임시 접착을 위한 가열 공정은 생략할 수도 있다.
본 실시예에서는, 상기한 바와 같이, 다이 본드 필름(30)을 세퍼레이터 필름(31)과 함께 반도체 웨이퍼(1)의 이면(1b) 상에 접착하고, 그 후 세퍼레이터 필름(31)만을 떼어내어 다이 본드 필름(30)을 소정의 형상으로 절단한다. 만약, 다이 본드 필름(30)을 단독으로 반도체 웨이퍼(1)의 이면(1b) 상에 접착한다고 가정하면, 다이 본드 필름(30)은 비교적 얇고 부드럽기 때문에, 접착된 다이 본드 필름(30)에 주름이 생겨, 다이 본드 필름(30)과 반도체 웨이퍼(1) 사이에 기포가 들어가기 쉽다. 그와 같이 반도체 웨이퍼(1)에 붙인 다이 본드 필름(30)에 주름이 생기거나 기포가 침입할 경우, 다이 본드 필름(30)을 떼어내는 것(다이 본드 필름(30)을 떼어내고 다른 다이 본드 필름을 새로 붙이는 것)이 용이하지 않아, 반도체 웨이퍼(1) 전체가 불량이 되어, 반도체 장치의 제조에는 사용할 수 없게 된다. 이것은, 반도체 장치의 제조 수율을 현저히 저하시켜 반도체 장치의 제조 비용을 증대시킨다. 본 실시예에서는, 반도체 웨이퍼(1)에의 다이 본드 필름(30)을 접착할 때에는 비교적 단단하고 경도가 있는 세퍼레이터 필름(31)과 함께 다이 본드 필름(30)을 접착하기 때문에, 반도체 웨이퍼(1)의 이면(1b) 상에 접착된 다이 본드 필름(30)에 주름 등이 생기는 것을 방지할 수 있다. 반도체 웨이퍼(1)와 다이 본드 필름(30) 사이에 기포 등이 침입하는 것도 방지할 수 있다. 또한, 세퍼레이터 필름(31)은 다이 본드 필름(30)을 절단하기 전에 박리하기 때문에, 세퍼레이터 필름(31)의 두께를 비교적 두껍게 할 수 있어, 세퍼레이터 필름(31)을 비교적 딱딱하게(단단하게) 하여 다이 본드 필름(30)의 주름을 방지하기 쉽게 하는 것이 용이하다. 또한, 본 실시예에서는 다이 본드 필름(30)의 주성분이 열가소성 수지로 이루어지기 때문에, 시트(32)를 반도체 웨이퍼(1)에 접착한 후에 세퍼레이터 필름(31)만을 떼어내는 것이 가능하다.
또한, 반도체 웨이퍼(1)로부터 보호 테이프(2)를 떼어낸 후에 반도체 웨이퍼(1)의 이면(1b)에 다이 본드 필름(30)을 접착할 경우, 반도체 웨이퍼(1)로부터 보호 테이프(2)가 떼내어짐으로써, 얇은 반도체 웨이퍼(1)가 휘어져, 휜 상태의 반도체 웨이퍼(1)에 다이 본드 필름(30)을 붙이는 것이 되버려, 반도체 웨이퍼(1)의 이면(1b)에 붙인 다이 본드 필름(30)에 주름 등이 생기기 쉽다. 그러나, 본 실시예에서는, 반도체 웨이퍼(1)의 표면(1a)에 보호 테이프(2)를 접착한 상태에서 반도체 웨이퍼(1)의 이면(1b)에 다이 본드 필름(30)을 접착한다. 이에 따라, 보호 테이프(2)에 의해 반도체 웨이퍼(1)의 휘어짐을 억제한 상태에서 다이 본드 필름(30)을 접착할 수 있다. 따라서, 반도체 웨이퍼(1)의 이면(1b)에 붙인 다이 본드 필름(30)에 주름 등이 생기는 것을 보다 확실하게 방지할 수 있다.
상기한 바와 같이 하여 반도체 웨이퍼(1)의 이면(1b)에 다이 본드 필름(30)을 접착한 후, 반도체 웨이퍼(1)의 이면(1b)(다이 본드 필름(30)이 접착된 면 : 제2 면)측에 다이싱 테이프(웨이퍼 시트)(40)를 접착한다(웨이퍼 마운트 : 단계 S6). 도 13은 반도체 웨이퍼(1)에 다이싱 테이프(40)를 접착한 상태를 도시하는 평면(상면)도이고, 도 14는 그 A-A선의 단면도이다.
다이싱 테이프(40)는 한쪽 면이 점착성을 갖고 신장성을 갖는 테이프(시트) 이고, 그 점착성을 갖는 면(점착면)에 반도체 웨이퍼(1)의 이면(1b)이 접착된다. 따라서, 반도체 웨이퍼(1)의 이면(1b) 상의 다이 본드 필름(30) 상에 다이싱 테이프(40)가 접착된다. 다이싱 테이프(40)는, 반도체 웨이퍼(1)의 주위에 배치된 유지 지그(캐리어 지그, 캐리어 링, 프레임 : 유지구(holding means)(41)에 의해서 유지되어 있다. 유지 지그(41)는, 예를 들면, 금속 재료(예를 들면 SUS) 등으로 이루어지며, 반도체 웨이퍼(1) 보다 큰, 예를 들면 링형의 유지 지그이다. 다이싱 테이프(40)는, 후술하는 반도체 웨이퍼(1)의 다이싱 공정 후에 각 절단편(반도체 칩)을 유지하도록 기능한다.
도 15는 반도체 웨이퍼(1)에 다이싱 테이프(40)를 접착하는 공정의 설명도이다. 도 15에 도시된 바와 같이, 반도체 웨이퍼(1)의 이면(1b) 측에 다이싱 테이프(40)가 접착되고, 반도체 웨이퍼(1)의 주변(주위)의 다이싱 테이프(40)에 반도체 웨이퍼(1) 보다 큰, 예를 들면 링형의 유지 지그(41)가 접착되고, 반도체 웨이퍼(1)와 다이싱 테이프(40)와의 밀착성을 높이기 위해서, 장착대(42) 상에 배치한 반도체 웨이퍼(1)의 이면(1b)(다이 본드 필름(30))에 접착한 다이싱 테이프(40)를 접착 롤러(43)에 의해서 누른다. 다이싱 테이프(40)에 반도체 웨이퍼(1)를 접착한 후에, 유지 지그(41)를 다이싱 테이프(40)에 접착할 수 있지만, 유지 지그(41)에 다이싱 테이프(40)를 접착한 후에, 유지 지그(41)에 유지된 다이싱 테이프(40)에 반도체 웨이퍼(1)의 이면(1b) 측을 접착하는 것도 가능하다.
다음으로, 반도체 웨이퍼(1)의 표면(1a)으로부터 보호 테이프(2)를 박리한다(단계 S7). 도 16은 반도체 웨이퍼(1)로부터 보호 테이프(2)를 박리하는 공정의 설명도이다.
도 16에 도시된 바와 같이, 박리 테이프 인출롤(51)에 감겨 있는 박리 테이프(52)는, 롤러(53 및 54)를 통하여 보내져 박리 테이프 권취롤(55)에 권취된다. 박리 테이프(52)의 한쪽 면은 높은 점착성(보호 테이프(2)의 점착면보다 강한 점착성)을 갖고 있고, 그 점착성을 갖는 면(점착면)이 도 16의 가로방향(반도체 웨이퍼(1)의 주면에 평행한 방향)으로 이동하는 롤러(54)에 의해서 반도체 웨이퍼(1)의 표면(1a), 즉 보호 테이프(2)에 가압되어 접착된다. 그 다음에, 롤러(54)가 (박리 테이프(52)를 접착할 때와 역방향으로) 이동하여, 박리 테이프(52)가 박리 테이프 권취롤(55)에 권취된다. 이 때, 박리 테이프(52)의 보호 테이프(2)에 접하는 면은 높은 점착성을 갖고 있기 때문에, 보호 테이프(2)는 박리 테이프(52)와 함께 반도체 웨이퍼(1)로부터 박리된다. 이에 의해, 반도체 웨이퍼(1)의 표면(1a)으로부터 보호 테이프(2)를 박리할 수 있어, 반도체 웨이퍼(1)의 표면(반도체 소자 형성면)(1a)이 노출된다.
다음으로, 반도체 웨이퍼(1)와 다이 본드 필름(30) 사이의 밀착성을 높이기 위하여, 반도체 웨이퍼(1)(다이 본드 필름(30))를 제2 온도로 가열한다(단계 S8). 도 17은 반도체 웨이퍼(1)의 가열 공정의 설명도이다.
도 17에 도시된 바와 같이, 유지 지그(41)에 의해서 유지되고 있는 다이싱 테이프(40)에 접착되어 있는 반도체 웨이퍼(1)가 히터(60)에 의해서 가열된다. 이 때의 가열 온도(제2 온도)는, 상기 반도체 웨이퍼(1)와 다이 본드 필름(30)을 임시 접착하기 위한 가열 온도(제1 온도)보다도 높게, 예를 들면 180℃ 정도(가열 시간 은 예를 들면 2초 정도)이다. 이에 의해, 열가소성 수지 재료를 주성분으로 하는 다이 본드 필름(30)이 연화되고, 그 후 냉각에 의해 경화(cures)되어, 반도체 웨이퍼(1)와 다이 본드 필름(30)이 밀착한다.
이 가열 공정은, 비교적 높은 온도(제2 온도 : 예를 들면 180℃)로 행해지기 때문에 반도체 웨이퍼(1)의 휘어짐을 초래하기 쉽다. 이 때문에, 반도체 웨이퍼(1)에 다이 본드 필름(30)을 접착한 후에 다이싱 테이프(40)를 접착하기 전에 제2 온도로 가열이 행해지면 , 반도체 웨이퍼(1)가 휘게 될 우려가 있다. 이로 인해, 이후의 공정이나 반송 시에 반도체 웨이퍼(1)가 깨질 우려가 있다. 본 실시예에서는, 제2 온도로의 가열 공정은, 다이싱 테이프(40)의 접착 후에 행한다. 이를 위해, 유지 지그(41)에 의해서 유지되고 있는 다이싱 테이프(40)에 반도체 웨이퍼(1)가 접착된 상태에서, 제2 온도로의 가열 공정이 행해진다. 유지 지그(41)에 의해서 유지된 다이싱 테이프(40)가 거기에 접착되어 있는 반도체 웨이퍼(1)를 유지(보강)하기 때문에, 가열 공정에서의 반도체 웨이퍼(1)의 휘어짐을 적확하게 방지할 수 있다.
또한, 본 실시예에서는, 이 가열 공정(제2 온도에서의 가열 공정) 전에 보호 테이프(2)가 박리되어 있기 때문에, 보호 테이프(2)에는 고 내열성의 재료를 이용하지 않아도 된다. 가령, 보호 테이프(2)가 제2 온도에서 변형하는 재료로 구성되어 있어도, 보호 테이프(2)가 없는 상태(박리한 후)로 제2 온도로 가열하기 때문에, 보호 테이프(2)로 인해 반도체 웨이퍼(1)가 휘는 경우는 없다. 보호 테이프(2)의 박리 공정은 이 가열 공정 후에 행할 수도 있으며, 그 경우는 보호 테 이프(2)를 내열성이 높게 제2 온도에서도 변형되기 어려운 재료로 형성하는 것이 보다 바람직하다. 그와 같은 재료로 보호 테이프(2)를 형성해 두면, 보호 테이프(2)가 변형하여 반도체 웨이퍼(1)가 휘거나, 혹은 후에 보호 테이프(2)를 박리할 때에 박리가 곤란하게 되는 것을 방지할 수 있다. 또한, 다이싱 테이프(40)는 제2 온도에도 견딜 수 있는(변형되기 어려운) 재료를 이용하는 것이 보다 바람직하다.
다음으로, 반도체 웨이퍼(1)를 다이싱한다(단계 S9). 도 18은 반도체 웨이퍼(1)의 다이싱 공정의 설명도이다.
도 18에 도시된 바와 같이, 장착대(71) 상에 배치되고, 유지 지그(41)에 의해서 유지된 다이싱 테이프(40)에 접착되어 있는 반도체 웨이퍼(1)를, 다이싱 장치의 스핀들(72)에 의해서 고속 회전된 블레이드(다이싱 블레이드)(73)에 의해서 표면(1a) 측에서 다이싱 또는 절단한다. 반도체 웨이퍼(1)에는, 상기한 바와 같이 복수의 반도체 소자(도시하지 않음)가 형성되어 있고, 각 반도체 소자 형성 영역 사이의 스크라이브 영역(스크라이브 라인)에 따라서 다이싱된다. 도 18에서는, 다이싱 테이프(40)의 도중까지 다이싱 또는 절단되어 있다. 다이싱에 의해 반도체 웨이퍼(1)는, 칩 영역(단위 집적 회로 영역) 또는 단순히 칩(단위 집적 회로 영역 또는 그 기체 부분) 혹은 반도체 칩(80)으로 분리되고, 각 반도체 칩(칩)(80)은 다이싱 테이프(40)에 의해서 유지된다. 또한, 다이싱의 깊이를 다이 본드 필름(30)의 도중, 혹은 반도체 웨이퍼(1)의 도중까지로 하는 것도 가능하다. 또한, 반도체 웨이퍼(1)의 두께의 반 정도의 깊이까지 다이싱하는 하프컷트, 반도체 웨이퍼(1)를 약간 남기고 다이싱하는 세미풀컷트, 혹은 반도체 웨이퍼(1)를 완전하게 절단하는 풀컷트 등의 다이싱 방식을 이용하는 것도 가능하다.
다음으로, 다이싱 테이프(40)의 접착성(점착성)을 저하시키는 처리를 행한다. 예를 들면, 자외선(UV)을 조사함으로써 다이싱 테이프(40)의 접착성을 저하시킨다(단계 S10). 도 19는 다이싱 테이프(40)의 접착성을 저하시키는 공정의 설명도이다.
도 19에 도시된 바와 같이, UV 조사 장치 또는 UV 램프(자외선 램프)(81)를 이용하여, 유지 지그(41)에 의해 유지된 다이싱 테이프(40)에 접착되고, 다이싱된 반도체 웨이퍼(1)에 대하여 자외선(UV)을 조사한다. UV 램프(81)로부터의 자외선은 직접 또는 반사판(82)에서 반사되어 다이싱 테이프(40)에 조사된다. 본 실시예에서는, 다이싱 테이프(40)(또는 다이싱 테이프(40)의 접착층)에, 자외선에 의해 접착성이 저하되는 재료가 이용되며, 예를 들면 자외선 경화성 수지 등이 이용된다. 이에 의해, 자외선 조사에 의해서 다이싱 테이프(40)의 접착 강도, 즉 다이싱 테이프(40)와 다이 본드 필름(30)과의 접착 강도를 저하시킬 수 있다.
다음으로, 반도체 칩(칩)(80)을 다이 본딩한다(단계 S11). 도 20은 반도체 칩(80)의 다이 본딩 공정의 설명도이다.
상기한 바와 같이, 다이싱 공정에 의해 반도체 웨이퍼(1)는 복수의 반도체 칩(80)으로 분리되고, 각 반도체 칩(80)(및 그 이면의 다이 본드 필름(30))은, 자외선 조사에 의해서 다이싱 테이프(40)와의 접착성이 저하되어 있다. 도 20에 도시된 바와 같이, 반도체 칩(80)은, 다이본더(다이 본딩 장치)의 콜릿(90)에 의해서 흡착되어, 배선 기판(91) 상의 소정의 위치에 배치(탑재)된다. 다이싱된 반도체 웨이퍼(1)로부터 반도체 칩(80)을 콜릿(91)으로 흡착하여 이송할 때에는, 반도체 웨이퍼(1)의 이면측(다이싱 테이프(40)측)으로부터 바늘 형상의 핀(92)을 쳐올려(칩 올리기(plunge up)), 반도체 칩(80)을 분리 흡착시킨다. 또한, 배선 기판(91)에 반도체 칩(80)을 배치할 때에는, 반도체 칩(80)의 이면측(다이 본드 필름(30)이 접착하고 있는 측 : 제2 면측)이 배선 기판(91)측(하측)이 되도록 한다. 따라서, 반도체 칩(80)은 다이 본드 필름(30)을 개재하여 배선 기판(91)에 배치된다.
배선 기판(91) 상에 1개의 반도체 칩(80)만을 탑재할 수도 있지만, 도 20에 도시된 바와 같이, 배선 기판(91) 상에 다른 반도체 칩(반도체 장치)(80a)을 우선 배치하고, 그 반도체 칩(80a) 상에 반도체 칩(80)을 배치할 수도 있다. 반도체 칩(80a)은 반도체 칩(80)과 마찬가지로 하여 제조할 수가 있고, 그 이면에는 다이 본드 필름(30)과 마찬가지의 다이 본드 필름(30a)이 접착되어 있다. 배선 기판(91) 상에 쌓이는(적층되는) 반도체 칩의 수는 임의의 수로 할 수 있다.
다음으로, 반도체 칩(80 및 80a)을 탑재한 배선 기판(91)을 소정의 온도(예를 들면 약 180℃)로 가열하여(즉 다이 본드 필름(30 및 30a)을 가열하여), 다이 본드 필름(30 및 30a)을 연화시킨다. 이에 의해, 반도체 칩(80)을 다이 본드 필름(30)을 개재하여 반도체 칩(80a)에 접착하고, 반도체 칩(80a)을 다이 본드 필름(30a)을 개재하여 배선 기판(91)에 접착한다. 그 후 냉각하여 다이 본드 필름(30 및 30a)을 경화하여, 반도체 칩(80)을 다이 본드 필름(30)을 개재하여 반도체 칩(80a)에 고착시키고, 반도체 칩(80a)을 다이 본드 필름(30a)을 개재하여 배 선 기판(91)에 고착시킨다. 반도체 칩(80)이 배선 기판 위(91)에 직접 탑재되는 경우에는, 다이 본드 필름(30)이 가열되어 연화하고, 그 후 냉각되어 경화하여, 반도체 칩(80)이 다이 본드 필름(30)을 개재하여 직접 배선 기판(91)에 고착된다.
다이 본드 필름(30)을 이용하지 않고서 은 페이스트 등을 이용하여 반도체 칩의 다이 본딩을 행한 경우에는, 유기 용매를 포함한 은 페이스트 등의 접착제를 반도체 칩의 이면에 도포하기 때문에, 유기 용매가 크린룸 내에서 휘발하여 확산할 우려가 있어, 작업 환경상 문제가 있다. 또한 반도체 칩의 이면에 은 페이스트 등의 접착제를 도포하여 배선 기판 등에 접착하기 때문에 제조 공정이 복잡화하여, 반도체 장치의 제조 비용을 증대시킨다. 또한, 상기한 바와 같이 반도체 칩 상에 다른 반도체 칩을 탑재하는 경우(복수의 반도체 칩을 적층하는 경우)에는, 상측의 반도체 칩을 하측의 반도체 칩에 접착하기 위한 은 페이스트가 하측의 반도체 칩의 전극 패드에까지 넓어질 우려가 있어, 반도체 장치의 신뢰성을 저하시키게 된다. 본 실시예에서는, 다이 본드 필름(30)을 이용하여 반도체 칩(80)의 다이 본딩을 행한다. 다이 본드 필름(30)에 의해서 반도체 칩(80)을 다이 본딩(접착)하기 때문에, 작업 환경 상의 문제도 없어지고, 또한 조작성이 향상하여, 제조 공정이 간략화된다. 또한, 복수의 반도체 칩의 적층도 용이하게 행할 수 있다. 이 때문에, 반도체 장치의 신뢰성이 향상한다. 또한, 반도체 장치의 제조 수율이 향상하여, 반도체 장치의 제조 비용을 저감하는 것도 가능해진다.
상기한 바와 같은 다이 본딩 공정 후, 도 21에 도시된 바와 같이, 반도체 칩(80 및 80a)의 표면 상의 전극 패드와 배선 기판(91) 상의 배선을 본딩 와이어(92 및 92a) 등에 의해 각각 전기적으로 접속한다. 그 다음에, 반도체 칩(80 및 80a)과 본딩 와이어(92 및 92a)를 덮도록 배선 기판(91) 상에 밀봉 수지(몰드 수지)(93)를 형성하고, 배선 기판(91)의 저면에 외부 접속 단자로서 땜납볼(94) 등을 형성하고, 필요에 따라 배선 기판(91)을 절단한다. 이에 의해, 도 21에 도시된 바와 같은 본 실시예의 반도체 장치(100)가 제조된다.
도 21의 반도체 장치(100)는, 배선 기판(91) 상에, 상기 반도체 칩(80)과 마찬가지로 하여 제조되고, 반도체 칩(80)과는 외형 치수가 다른 반도체 칩(80a)과, 반도체 칩(80)이 배선 기판(91) 상에 적층된 2단 적층형의 반도체 장치이다. 반도체 칩(80) 및 반도체 칩(80a)에는, 필요에 따라 여러 가지의 반도체 소자가 형성된 반도체 칩을 이용할 수 있으며, 예를 들면, 하층(하단)의 반도체 칩(80a)은 8M의 SRAM이고, 상층(상단)의 반도체 칩(80)은 4M의 SRAM이다. 도 21의 반도체 장치(100)에서는, 상층의 반도체 칩(80) 및 하층의 반도체 칩(80a) 양쪽이 와이어 본딩(92 및 92a)에 의해서 배선 기판(91)(의 배선)에 전기적으로 접속되어 있지만, 하층측의 반도체 칩(80a)을 플립 칩 접속 등에 의해서 배선 기판(91)(의 배선)에 전기적으로 접속하는 것도 가능하다.
이러한 복수의 반도체 칩을 적층한 형태의 반도체 장치(다단 적층형의 반도체 장치)에서는, 복수의 반도체 칩을 쌓는 것에 의한 반도체 장치의 두께의 증가를 억제하기 위해서, 각 반도체 칩의 두께를 비교적 얇게 할 필요가 있다. 예를 들면, 도 21에 도시되는 반도체 장치(100)에서는, 세로 및 가로 방향의 치수가 6.5㎜ 정도이고, 두께 방향의 치수가 1.4㎜ 정도이고, 반도체 칩(80 및 80a)의 두께는 각 각 예를 들면 150㎛ 정도이다. 이러한 두께가 비교적 얇은 반도체 칩(80 및 80a)을 제조할 때에는, 반도체 웨이퍼를(예를 들면 150㎛ 정도까지) 얇게 할 필요가 있다. 그러나, 반도체 웨이퍼를 이면 연삭 등에 의해 얇게 하면, 반도체 웨이퍼가 휘어지기 쉽게 되어, 반도체 웨이퍼가 깨지거나 부서지기 쉽게 된다. 이것은 반도체 장치의 제조 수율을 저감시킨다. 본 실시예에서는, 반도체 웨이퍼(1)에 보호 테이프(2)를 접착한 후에는, 다이싱 공정까지, 보호 테이프(2) 또는 (유지 지그(41)에 의해서 유지된) 다이싱 테이프(40)에 의해서 반도체 웨이퍼(1)가 유지(고정, 보강)된 상태에 있어, 반도체 웨이퍼(1)의 휘어짐을 억제 또는 방지할 수 있다. 또한, 본 실시예에서는, 반도체 웨이퍼(1)의 표면(1a)에 보호 테이프(2)를 접착한 상태에서 반도체 웨이퍼(1)의 이면(1b)에 다이 본드 필름(30)을 접착하고, 또한 반도체 웨이퍼(1)를 (유지 지그(41)에 의해서 유지된) 다이싱 테이프(40)에 접착하여 고정한 후에 반도체 웨이퍼(1)와 다이 본드 필름(30)과의 밀착성(접착성)을 향상하기 위한 가열을 행하기 때문에, 가열에 의한 반도체 웨이퍼(1)의 휘어짐이 방지된다. 따라서, 이면 연삭에 의해 반도체 웨이퍼(1)의 두께를 얇게 한다고 해도, 반도체 웨이퍼(1)는 거의 휘지 않고, 각 공정 중이나 공정 사이의 반송 중에서의 반도체 웨이퍼(1)의 균열이나 부서짐 등을 방지할 수 있다. 이에 따라, 반도체 웨이퍼(1)로부터 제조되는 반도체 칩(반도체 장치) 및 그 반도체 칩을 탑재한 반도체 장치의 제조 수율을 향상할 수 있고, 제조 비용도 저감할 수 있다. 또한, 반도체 장치의 소형화, 박형화도 가능해진다.
도 22는 4개의 반도체 칩(80b∼80e)을 적층한 4단 적층형의 반도체 장치(100a)이다. 배선 기판(91) 상에 적층된(쌓인) 각 반도체 칩(80b∼80e)은 상기 반도체 칩(80)과 마찬가지로 하여 제조할 수 있으며, 다이 본드 필름(30)과 마찬가지의 다이 본드 필름(30b∼30e)에 의해서 다이 본딩되어 있다.
도 22의 반도체 장치(100a)에서는, 배선 기판(91) 상에 반도체 칩(80b)이 탑재되고, 반도체 칩(80b) 상에는 스페이서(101)가 탑재되고, 스페이서(101) 상에는 반도체 칩(80c∼80e)이 순서대로 탑재되어 있다. 각 반도체 칩(80b∼80e)의 전극 패드는, 본딩 와이어(92b∼92e)를 통하여 배선 기판(91)의 전극 패드에 전기적으로 접속되어 있다. 반도체 칩(80b∼80e)에는, 필요에 따라서 여러 가지의 반도체 소자가 형성된 반도체 칩을 이용할 수 있며, 예를 들면 반도체 칩(80b)은 64M의 플래시 메모리이고, 반도체 칩(80c)은 32M의 플래시 메모리이고, 반도체 칩(80d)은 8M의 SRAM이고, 반도체 칩(80e)은 32M의 PSRAM이다. 스페이서(101)에는, 예를 들면 반도체 소자가 형성되어 있지 않은 반도체 웨이퍼를 소정의 형상으로 다이싱하여 얻어진 칩 등을 이용할 수 있고, 다이 본드 필름(102)에 의해서 반도체 칩(80b) 상에 탑재되어 있다.
스페이서(101)는, 예를 들면 반도체 칩(80b)에 접속하는 본딩 와이어(92b)가 반도체 칩(80c)에 접촉하지 않도록 하기 위해서, 반도체 칩(80b)과 반도체 칩(80c) 사이에 삽입되며, 반도체 칩(80b 및 80c) 보다 작은 외형 치수를 갖고 있다. 예를 들면 반도체 칩(80b)의 외형 치수와 반도체 칩(80c)의 외형 치수가 가까운 경우 등에, 반도체 칩(80b)과 반도체 칩(80c) 사이에 스페이서(101)를 삽입하면 유효하다.
반도체 장치(100a)는, 세로 및 가로 방향의 치수가 예를 들면 10㎜ 및 11.5 ㎜ 정도이고, 두께 방향의 치수가 1.4㎜ 정도이다. 도 22의 반도체 장치(100a)는, 도 21의 반도체 장치(100)보다도 적층하는 반도체 칩(및 스페이서)의 수가 많기 때문에, 반도체 칩(80b∼80e) 및 스페이서(101)의 두께는 상대적으로 얇으며, 각각 예를 들면 90㎛ 정도이다. 이 때문에, 반도체 장치(100a)(반도체 칩(80b∼80e))를 제조하는 경우에는, 반도체 웨이퍼를 보다 얇게(예를 들면 90㎛ 정도까지) 이면 연삭할 필요가 있지만, 본 실시예의 반도체 장치의 제조 방법에 따르면, 그와 같이 반도체 웨이퍼를 매우 얇게 한 경우라도, 반도체 웨이퍼의 휘어짐이나 깨어짐 등을 방지할 수 있어, 반도체 웨이퍼로부터 제조되는 반도체 칩 및 그 반도체 칩을 이용한 반도체 장치의 제조 수율을 향상할 수 있다. 따라서, 반도체 칩 및 반도체 장치의 제조 비용을 저감할 수 있다.
본 실시예의 제조 공정은, 비교적 두께가 얇은 반도체 칩(반도체 장치)을 제조하는 경우에 적합하며, 예를 들면 약 200㎛ 이하의 두께로 반도체 웨이퍼를 연삭하여 약 200㎛ 이하의 두께의 반도체 칩(반도체 장치)을 제조하는 데 보다 적합하다. 반도체 웨이퍼의 두께가 약 200㎛ 이하가 되면 반도체 웨이퍼가 휘어지기 쉽게 되지만, 본 실시예에 따르면, 반도체 웨이퍼의 휘어짐을 억제하여 반도체 장치를 제조하는 것이 가능하게 된다. 또한, (배선 기판 등의 위에) 복수의 반도체 칩이 적층하여 형성되는 반도체 장치를 제조할 경우도, 각 반도체 칩의 두께가 비교적 얇게 되기 때문에, 본 실시예의 반도체 장치의 제조 공정을 적용하면 효과가 크다.
이상, 본 발명자에 의해서 이루어진 발명을 그 실시예에 기초하여 구체적으 로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.
본원에서 개시되는 발명 중, 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 이하와 같다.
웨이퍼의 제1 면에 보호 테이프를 접착하고, 웨이퍼의 제1 면과 반대측의 제2 면을 연삭하고, 웨이퍼의 제2 면에 다이 본드 필름을 접착하고, 웨이퍼의 제2 면의 다이 본드 필름 상에 다이싱 테이프를 접착하고, 보호 테이프를 웨이퍼의 제1 면으로부터 박리하고, 웨이퍼를 다이싱하기 때문에, 웨이퍼에 휘어짐이 생기는 것을 방지할 수 있다.
다이 본드 필름과 세퍼레이터 필름과의 적층체를 다이 본드 필름이 내측이 되도록 웨이퍼의 이면에 접착하고, 세퍼레이터 필름을 박리하고, 다이 본드 필름을 웨이퍼의 외주를 따라 절단하기 때문에, 웨이퍼에 접착된 다이 본드 필름에 주름이 생기는 것을 방지할 수 있다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 반도체 장치의 제조 방법에 있어서,
    (a) 복수의 반도체 소자가 형성된 웨이퍼를 준비하는 공정,
    (b) 상기 웨이퍼의 제1 면에 보호 테이프를 접착하는 공정,
    (c) 상기 (b) 공정의 후, 상기 웨이퍼의 상기 제1 면과 반대측의 제2 면을 연삭하는 공정,
    (d) 상기 (c) 공정의 후, 다이 본드 필름과 세퍼레이터 필름과의 적층체를 상기 다이 본드 필름이 내측이 되도록 상기 웨이퍼의 상기 제2 면에 접착하는 공정,
    (e) 상기 (d) 공정의 후, 상기 세퍼레이터 필름을 박리하는 공정,
    (f) 상기 (e) 공정의 후, 상기 다이 본드 필름을 상기 웨이퍼의 외주를 따라 절단하는 공정,
    (g) 상기 (f) 공정의 후, 상기 다이 본드 필름을 제1 온도에서 가열하는 공정,
    (h) 상기 (g) 공정의 후, 상기 웨이퍼의 상기 제2 면의 상기 본드 필름상에 다이싱 테이프를 접착하는 공정,
    (i) 상기 (h) 공정의 후, 상기 보호 테이프를 상기 웨이퍼의 상기 제1 면으로부터 박리하는 공정,
    (j) 상기 (h) 공정의 후, 상기 다이 본드 필름을, 상기 제1 온도보다 높은 제2 온도에서 가열하는 공정, 및
    (k) 상기 (i) 및 (j) 공정의 후, 상기 웨이퍼를 다이싱하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 다이 본드 필름이 열가소성 수지 재료를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 다이 본드 필름은, 상기 (k) 공정에서 상기 웨이퍼를 다이싱하는 것에 의해 얻어진 칩을 다이 본딩할 때의 접착제층으로서 기능하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제18항에 있어서,
    상기 (j) 공정은 상기 (i) 공정의 후에 행해지고,
    상기 (k) 공정은 상기 (j) 공정의 후에 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020030074542A 2002-10-25 2003-10-24 반도체 장치의 제조 방법 KR101043836B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00310787 2002-10-25
JP2002310787A JP4471563B2 (ja) 2002-10-25 2002-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20040036654A KR20040036654A (ko) 2004-04-30
KR101043836B1 true KR101043836B1 (ko) 2011-06-22

Family

ID=32289499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074542A KR101043836B1 (ko) 2002-10-25 2003-10-24 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US7122447B2 (ko)
JP (1) JP4471563B2 (ko)
KR (1) KR101043836B1 (ko)
CN (2) CN100517564C (ko)
TW (1) TWI316286B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312431B2 (en) 2011-12-30 2016-04-12 Samsung Electronics Co., Ltd. Method of cutting light-emitting device chip wafer by using laser scribing

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049947B2 (en) 2002-06-10 2011-11-01 E Ink Corporation Components and methods for use in electro-optic displays
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100538158B1 (ko) * 2004-01-09 2005-12-22 삼성전자주식회사 웨이퍼 레벨 적층 칩 접착 방법
US7306971B2 (en) * 2004-03-02 2007-12-11 Chippac Inc. Semiconductor chip packaging method with individually placed film adhesive pieces
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
TW200539357A (en) * 2004-04-28 2005-12-01 Lintec Corp Adhering apparatus and adhering method
KR100539271B1 (ko) * 2004-07-26 2005-12-27 삼성전자주식회사 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
TWI234234B (en) * 2004-08-09 2005-06-11 Touch Micro System Tech Method of segmenting a wafer
JP2006150500A (ja) * 2004-11-29 2006-06-15 Elpida Memory Inc レジンボンド砥石およびそれを用いた半導体チップの製造方法
US7713846B2 (en) * 2004-12-29 2010-05-11 Siliconware Precision Industries Co., Ltd. Process applied to semiconductor
TWI251924B (en) * 2004-12-29 2006-03-21 Siliconware Precision Industries Co Ltd A process applied to semiconductor
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
JP2006310846A (ja) * 2005-04-28 2006-11-09 Ls Cable Ltd 半導体用ダイシングダイ接着フィルム
JP5201805B2 (ja) * 2005-05-31 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
TWI269380B (en) * 2005-11-14 2006-12-21 Advanced Semiconductor Eng Laser marking method for wafer
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
US8420505B2 (en) * 2006-03-25 2013-04-16 International Rectifier Corporation Process for manufacture of thin wafer
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP4698519B2 (ja) * 2006-07-31 2011-06-08 日東電工株式会社 半導体ウエハマウント装置
JP4953738B2 (ja) * 2006-09-07 2012-06-13 日東電工株式会社 粘着テープ切断方法およびこれを用いた粘着テープ貼付け装置
JP2008066653A (ja) * 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
CN101553751B (zh) * 2006-09-20 2012-04-11 伊英克公司 用在电光显示器中的部件和方法
JP2008078367A (ja) 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8017502B2 (en) * 2006-12-22 2011-09-13 Stats Chippac Ltd. Wafer system with partial cuts
CN101689513B (zh) * 2007-02-09 2011-07-13 Lg伊诺特有限公司 多功能芯片贴膜以及使用此贴膜的半导体封装方法
JP5428169B2 (ja) * 2007-03-05 2014-02-26 日立化成株式会社 半導体装置の製造方法
JP5111938B2 (ja) * 2007-05-25 2013-01-09 日東電工株式会社 半導体ウエハの保持方法
US7935780B2 (en) * 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
US11238329B2 (en) 2007-12-24 2022-02-01 Dynamics Inc. Payment cards and devices with gift card, global integration, and magnetic stripe reader communication functionality
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US7960247B2 (en) * 2008-04-04 2011-06-14 The Charles Stark Draper Laboratory, Inc. Die thinning processes and structures
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
JP5343261B2 (ja) * 2008-11-18 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101019893B1 (ko) * 2008-12-23 2011-03-04 주식회사 하이닉스반도체 플로팅 바디 효과를 이용한 자기저항 메모리셀, 이를 포함하는 메모리 소자 및 그 동작 방법
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
US7985662B2 (en) * 2009-04-14 2011-07-26 Powertech Technology Inc. Method for manufacturing dies formed with a dielectric layer
JP2010272682A (ja) * 2009-05-21 2010-12-02 Denki Kagaku Kogyo Kk 電子部品の製造装置及びその製造方法
CN101733703B (zh) * 2009-12-23 2011-07-27 中国电子科技集团公司第五十五研究所 一种减小微悬浮结构在化学机械减薄抛光中变形工艺方法
JP5401301B2 (ja) * 2009-12-28 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
CH705229B1 (de) * 2011-07-08 2015-06-15 Esec Ag Verfahren und Vorrichtung für die Montage von Halbleiterchips.
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法
WO2013126349A1 (en) * 2012-02-20 2013-08-29 Dynamics Inc. Systems and methods for flexible components, flexible cards, multi-layer boards, multiple sensor detectors, non-time smearing detection mechanisms and electromagnetic field generators for powered cards and devices
US9916992B2 (en) 2012-02-20 2018-03-13 Dynamics Inc. Systems and methods for flexible components for powered cards and devices
US9064195B2 (en) 2012-06-29 2015-06-23 Dynamics Inc. Multiple layer card circuit boards
US9010647B2 (en) 2012-10-29 2015-04-21 Dynamics Inc. Multiple sensor detector systems and detection methods of magnetic cards and devices
US10949627B2 (en) 2012-12-20 2021-03-16 Dynamics Inc. Systems and methods for non-time smearing detection mechanisms for magnetic cards and devices
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
CN103560106B (zh) * 2013-11-22 2017-01-18 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
JP2015177040A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体製造装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
DE102014111744B4 (de) * 2014-08-18 2022-01-05 Infineon Technologies Ag Baugruppe zum handhaben eines halbleiterchips und verfahren zum handhaben eines halbleiterchips
JP6626254B2 (ja) * 2015-02-03 2019-12-25 株式会社テセック 半導体デバイス測定方法
EP3164890B1 (en) * 2015-04-24 2017-11-01 ABB Schweiz AG Method for manufacturing a power semiconductor device with thick top-metal-design
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
CN110709971B (zh) * 2017-03-28 2023-07-25 株式会社新川 电子零件封装装置
JP6879840B2 (ja) * 2017-06-28 2021-06-02 株式会社ディスコ テープ貼り機及びテープ外し方法
TWI685905B (zh) * 2017-07-12 2020-02-21 日商新川股份有限公司 接合裝置和接合方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
CN110581057A (zh) * 2018-06-11 2019-12-17 江西萨瑞微电子技术有限公司 一种单一芯片双信道保护组件的制造方法
JP7191458B2 (ja) * 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP7143023B2 (ja) * 2018-08-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
US10896840B2 (en) * 2018-09-19 2021-01-19 Semiconductor Components Industries, Llc Tape heating methods
CN111816602A (zh) * 2020-07-21 2020-10-23 上海韦尔半导体股份有限公司 一种芯片制备方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112494A (ja) 1996-08-09 1998-04-28 Lintec Corp 接着シート貼付装置
JP2001185563A (ja) 1999-12-27 2001-07-06 Hitachi Chem Co Ltd ダイボンディング用接着フィルム及び半導体装置の製造方法
JP2002026039A (ja) 2000-07-06 2002-01-25 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722358A (ja) 1993-06-15 1995-01-24 Sharp Corp 半導体装置の製造方法
JPH08181197A (ja) 1994-12-27 1996-07-12 Hitachi Ltd 半導体装置の製造方法およびそれに用いるウエハマウンタ
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP3563730B2 (ja) * 2002-06-07 2004-09-08 松下電器産業株式会社 フレキシブルプリント回路基板
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112494A (ja) 1996-08-09 1998-04-28 Lintec Corp 接着シート貼付装置
JP2001185563A (ja) 1999-12-27 2001-07-06 Hitachi Chem Co Ltd ダイボンディング用接着フィルム及び半導体装置の製造方法
JP2002026039A (ja) 2000-07-06 2002-01-25 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312431B2 (en) 2011-12-30 2016-04-12 Samsung Electronics Co., Ltd. Method of cutting light-emitting device chip wafer by using laser scribing

Also Published As

Publication number Publication date
CN100517564C (zh) 2009-07-22
CN100345256C (zh) 2007-10-24
TW200415754A (en) 2004-08-16
CN1499579A (zh) 2004-05-26
CN101064242A (zh) 2007-10-31
JP2004146645A (ja) 2004-05-20
TWI316286B (en) 2009-10-21
US20070015342A1 (en) 2007-01-18
JP4471563B2 (ja) 2010-06-02
US7122447B2 (en) 2006-10-17
KR20040036654A (ko) 2004-04-30
US7968428B2 (en) 2011-06-28
US20040097054A1 (en) 2004-05-20

Similar Documents

Publication Publication Date Title
KR101043836B1 (ko) 반도체 장치의 제조 방법
KR100609806B1 (ko) 반도체 장치의 제조 방법
CN108807253B (zh) 扩展方法、半导体装置的制造方法、及半导体装置
JP4409014B2 (ja) 半導体装置の製造方法
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI284960B (en) Manufacturing method of semiconductor device
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP5798834B2 (ja) 半導体装置の製造方法
TW200805569A (en) Process for manufacturing semiconductor device
US10354977B2 (en) Semiconductor device and manufacturing method thereof
KR19990071818A (ko) 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어
CN101752273B (zh) 半导体器件的制造方法
JPH11204551A (ja) 半導体装置の製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2004311848A (ja) 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
JP4725639B2 (ja) 半導体装置の製造方法
JP6371735B2 (ja) 半導体装置の製造方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2008159724A (ja) 半導体装置の製造方法
JP4515129B2 (ja) 半導体装置の製造方法
JP4480701B2 (ja) 半導体装置の製造方法
US20110294262A1 (en) Semiconductor package process with improved die attach method for ultrathin chips

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee