JP5401301B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5401301B2
JP5401301B2 JP2009296749A JP2009296749A JP5401301B2 JP 5401301 B2 JP5401301 B2 JP 5401301B2 JP 2009296749 A JP2009296749 A JP 2009296749A JP 2009296749 A JP2009296749 A JP 2009296749A JP 5401301 B2 JP5401301 B2 JP 5401301B2
Authority
JP
Japan
Prior art keywords
metal pattern
insulating layer
scribe
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009296749A
Other languages
English (en)
Other versions
JP2011138856A (ja
Inventor
勝悦 古川
悟 中山
省吾 鎌田
繁光 清藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009296749A priority Critical patent/JP5401301B2/ja
Priority to US12/978,944 priority patent/US8298919B2/en
Priority to CN201010607827.0A priority patent/CN102130049B/zh
Publication of JP2011138856A publication Critical patent/JP2011138856A/ja
Priority to US13/612,348 priority patent/US8956955B2/en
Application granted granted Critical
Publication of JP5401301B2 publication Critical patent/JP5401301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体装置の裏面側を研削して薄型化する半導体装置に適用して有効な技術に関するものである。
半導体装置を薄型化する技術として、半導体ウエハの主面に集積回路を形成した後、裏面側を研削する技術がある。
例えば、特開２００４−２５３６７８号公報（特許文献１）には、半導体ウエハの裏面を研磨した後、切断するスクライブラインの一部に、ポリイミド樹脂からなる土手パターンを形成することが記載されている。前記特許文献１によれば、半導体ウエハの裏面研削時において表面保護テープとスクライブラインとの隙間に研削水が染み込むのを防ぐことができる、と記載されている。
また例えば、特開平５−３１５３０４号公報（特許文献２）には、ウエハの周辺部にポリイミド膜を一様に形成することが記載されている。前記特許文献２によれば、ウエハと保護シートとの密着性を高めて、ウエハ表面に水、酸等が侵入することが防止出来る、と記載されている。
また例えば、特開２００１−２７４１２９号公報（特許文献３）には、格子状に走るスクライブラインの交差点近傍に、ポリイミド樹脂からなる堤防を形成することが記載されている。前記特許文献３によれば、裏面研削工程においてウエハ外周部のポリイミド膜のない凹部からの研削屑の侵入を防ぐことができる、と記載されている。
特開２００４−２５３６７８号公報 特開平５−３１５３０４号公報 特開２００１−２７４１２９号公報
半導体装置は、例えばシリコン単結晶からなる半導体ウエハに成膜、フォトリソグラフィ、エッチング、ドーピング等により集積回路を形成し、さらに半導体ウエハをダイシングして１枚の半導体ウエハから複数の半導体装置（半導体チップ）を取得する方法で製造する。
近年、半導体装置が組み込まれる電子機器の軽薄短小化指向に伴い、これに組み込まれる半導体装置（半導体チップあるいは半導体チップが組み込まれた半導体パッケージ）も薄型化（厚さの低減）や小型化（平面寸法の低減）が進められている。
半導体装置を薄型化する技術として、半導体ウエハの主面側に集積回路を形成した後で、裏面側を研削し、さらにその後ダイシングする製造方法は、集積回路を安定的に形成する観点から必要な半導体ウエハの厚さを確保しつつ、かつ半導体チップの薄型化を図る観点から有効である。この方法では、半導体ウエハの裏面側を研削するＢＧ（Back Grind）工程において、集積回路が形成された主面側に保護シートを貼着した状態で、研削水を供給しながら研削する。
しかし、半導体ウエハの主面側の表面は一様な平坦面ではなく、主面上に形成された配線や端子などに倣った凹凸を有している。このため、半導体ウエハの裏面側を研削することにより発生する研削屑などの異物が、研削水とともに保護シートと半導体ウエハの間の隙間から、主面側に侵入するという問題が生じる。特に、集積回路を形成する複数のデバイス領域それぞれの間に配置されるスクライブ領域は、デバイス領域の凸部と比較して窪んでいるため、スクライブ領域と保護シートの間に隙間が生じ、該隙間が研削水に同伴される異物の侵入経路となる。既に集積回路が形成された主面側に、異物を伴う研削水が侵入すると、デバイス領域が汚染される原因となるので、これを防止する必要がある。
ここで、前記特許文献１〜３に記載されるように、研削水の侵入を防ぐためポリイミド樹脂からなる土手パターンや堤防をスクライブ領域に配置する場合、研削後のダイシング工程において、ダイシングブレードでポリイミド樹脂である土手パターンや堤防を切削することとなる。ところが、ポリイミド樹脂は硬度が低いため、ダイシングブレードの切刃に固着させて切削する砥粒が新たな砥粒に更新されず、ダイシング不良が発生するという新たな課題が生じる。
また、半導体チップの平面寸法を小型化すれば、１枚の半導体ウエハから取得する半導体チップの数は増加するので、これに伴い１枚の半導体ウエハを切断するためにダイシングブレードを走らせるライン数（ダイシングライン数、スクライブライン数）が増加している。このため、ダイシングブレードが損傷する頻度が高くなると、ブレード交換などの作業頻度が増大するため製造効率が低下する原因となる。また、切断作業中にダイシングブレードが損傷するとダイシング不良が発生する原因となる。
本発明の目的は、半導体装置の信頼性を向上させることにある。
また、本発明の他の目的は、半導体ウエハの裏面側を研削する工程において、主面側が汚染されることを防止ないしは抑制する技術を提供することにある。
また、本発明の他の目的は、半導体ウエハを切断する工程において、ダイシング不良を抑制することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の一態様である半導体装置の製造方法は、半導体ウエハのスクライブ領域の一部に、複数の第１絶縁層を積層する。また、デバイス領域に形成される最上層配線層と同層の金属パターンを形成する。さらに、前記最上層配線を覆う第２絶縁層を、前記金属パターンの上面も覆うように形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願発明の一態様によれば、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態の半導体装置の主面側を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った拡大断面図である。 図１のＣ部の拡大平面図である。 図１〜図４に示す半導体チップの製造工程フローを示す説明図である。 図５に示す半導体ウエハ準備工程で準備する半導体ウエハの主面側の全体構造を示す平面図である。 図６のＤ部を拡大した拡大平面図である。 図７のＥ部をさらに拡大した拡大平面図である。 図８のＦ部の拡大平面図である。 図９のＧ−Ｇ線に沿った拡大断面図である。 図９のＨ−Ｈ線に沿った拡大断面図である。 図８のＩ部の拡大平面図である。 図１２のＪ−Ｊ線に沿った拡大断面図である。 図１２のＫ−Ｋ線に沿った拡大断面図である。 図１２のＬ−Ｌ線に沿った拡大断面図である。 図１２のＭ−Ｍ線に沿った拡大断面図である。 図８のＮ−Ｎ線に沿った拡大断面図である。 図６に示す半導体ウエハの主面側に保護シートを貼り付けた状態を示す断面図である。 図１８のＰ部の拡大断面図である。 図１８に示す保護シートを貼り付けた半導体ウエハの裏面を研削する工程を示す断面図である。 図１０に示す半導体ウエハの主面側の表面に保護シートを貼り付けて反転させた状態を示す拡大断面図である。 裏面研削後の半導体ウエハをダイシングブレードにより切断した状態を示す拡大断面図である。 図２２に示すダイシングブレードの構造を示す拡大断面図である。 図１２に示す平面を切断した後の半導体チップを示す拡大平面図である。 図７に示す半導体ウエハの変形例である半導体ウエハの一部を示す拡大平面図である。 図９に示す半導体ウエハの第１の変形例である半導体ウエハの一部を示す拡大平面図である。 図９に示す半導体ウエハの第２の変形例である半導体ウエハの一部を示す拡大平面図である。 図９に示す半導体ウエハの第３の変形例である半導体ウエハの一部を示す拡大平面図である。 図９に示す半導体ウエハの第４の変形例である半導体ウエハの一部を示す拡大平面図である。 図３に示す半導体チップの変形例である半導体チップの拡大断面図である。 図７に示す半導体ウエハの第１の比較例である半導体ウエハを示す拡大平面図である。 図３１に示す半導体ウエハの主面側の表面に保護シートを貼り付けて反転させた状態を示す拡大断面図である。 図２１に示す半導体ウエハの第２の比較例である半導体ウエハの主面側の表面に保護シートを貼り付けて反転させた状態を示す拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。また、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
（実施の形態１）
＜半導体チップ（半導体装置）の構造＞
まず、本実施の形態に係る半導体チップ（半導体装置）の構造について説明する。図１は本実施の形態の半導体装置である半導体チップの主面側を示す平面図である。また、図２は図１のＡ−Ａ線に沿った断面図、図３は図１のＢ−Ｂ線に沿った拡大断面図である。また、図４は図１のＣ部の拡大平面図である。図１および図２は、半導体チップの全体構造を示す平面図および断面図であり、半導体チップの詳細構造についてはそれぞれの拡大図である図３および図４を用いて説明する。なお、図４は平面図であるが、主面側に積層される各絶縁層や金属パターンなどの平面形状を判りやすくするため、ハッチングを付している。
図１〜図４に示す本実施の形態の半導体チップ（半導体装置）１は、主面２ａ、主面２ａの反対側に位置する裏面２ｂ、および主面２ａと裏面２ｂの間に位置する側面２ｃを有する半導体基板２を有している。半導体基板２は、例えばシリコンからなり、主面２ａには、例えば、トランジスタやダイオードなどの複数の半導体素子２ｅ（図３参照）が形成されている。半導体チップ１の主面２ａの平面形状は四角形からなり、本実施の形態では１辺の長さが例えば７００μｍの正方形となっている。また半導体チップ１は裏面２ｂ側を研削することにより薄型化が図られており、本実施の形態では例えば厚さが２４０μｍとなっている。
半導体チップ１の主面２ａ上には、それぞれ絶縁層（絶縁膜）３および複数の配線４からなる複数の配線層５が積層されている。本実施の形態では、図３に示すように第１層目の配線層５ａ、第２層目の配線層５ｂ、および第３層目の配線層（最上層配線層）５ｃが主面２ａ側から順に積層された３層構造となっている。したがって、本実施の形態では、第３層目の配線層５ｃが最上層の配線層５となっている。
各配線層５を構成する絶縁層３は、例えば酸化シリコン（ＳｉＯ２）などの半導体酸化膜からなる。詳しくは、配線層５ａを構成する第１層目の絶縁層（絶縁膜）３ａは、ＳｉＯ２にボロン（Ｂ）、リン（Ｐ）を加えたＢＰＳＧ（Boron Phosphor Silicate Glass）膜である。また、配線層５ｂ、５ｃを構成する第２層目および第３層目の絶縁層３ｂ、３ｃは、それぞれ、反応ガスとしてＴＥＯＳ（Tetraethylorthosilicate）を供給し、プラズマＣＶＤ（Chemical Vapor Deposition）装置で成膜した酸化シリコン（ＳｉＯ２）膜であるＰＴＥＯＳ膜である。
また、各配線層５を構成する配線４は、それぞれ、アルミニウム（Ａｌ）に銅（Ｃｕ）およびシリコン（Ｓｉ）を含む、Ａｌ−Ｃｕ−Ｓｉからなる。さらに、この配線４の表面には、めっき膜（図示は省略）が形成されており、本実施の形態では、例えばチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、あるいはこれらの積層膜が形成されている。本実施の形態では、配線層５は、絶縁層３上に複数の配線４が形成された構造となっている。配線４は、第１層目の配線４ａ、第２層目の配線４ｂ、および第３層目（最上層）の配線（最上層配線）４ｃからなり、各配線層５には、それぞれ複数の配線４が形成されている。絶縁層３上に形成された配線４は、それぞれ絶縁層３内に各絶縁層３を貫通するように形成された層間導電路であるビア（配線）６を介して下層の配線層５や主面２ａの半導体素子２ｅと電気的に接続されている。ビア６は、例えばタングステン（Ｗ）からなり、このビア６との電気的接続性を向上させるため、各配線４の下面側にもＴｉ膜などのめっき膜（図示は省略）が形成されている。
なお、複数層の配線層５のうち、配線層５ａ、５ｂについては、所謂ダマシン構造の配線としてもよい。すなわち、絶縁層３に溝を形成した後に、銅を主体とする導電膜を溝内に埋め込んだ配線構造としてもよい。また、配線層５ａとビア６とを一体構造としたデュアルダマシン構造としてもよい。
また、複数層の配線層５のうち、最上層に配置される配線層５ｃに形成された複数の配線４ｃは、半導体チップ１の外部端子である複数のパッド（電極、端子）７とそれぞれ一体に形成され、パッド７と電気的に接続している。つまり、図１に示す複数のパッド７は、それぞれ図３に示す配線層５ｃに形成され、複数の配線４（およびビア６）を介して複数の半導体素子２ｅと電気的に接続されている。また、パッド７の平面的配置は、図１に示すように、四角形の平面形状をなす半導体チップ１の各辺に沿って配置されている。
また、複数のパッド７が配置される領域の外側の周囲にはガードリング（金属パターン）８が形成されている。ガードリング８は、半導体チップ１の側面２ｃからガードリング８の内側に侵入することを防止する機能を有し、複数のパッド７が形成された領域を取り囲んで、連続的に形成されている。また、図３に示すようにガードリング８は、最上層の配線層５ｃから主面２ａまで、各配線層５（絶縁層３）を貫通するように形成されている。このように、半導体基板２の主面２ａ上は、複数のパッド７よりも周縁部側に配置されるガードリング８に取り囲まれ、内部への水分の侵入を防止している。なお、本実施の形態ではガードリング８は主面２ａに形成された、基準電位が供給される半導体素子２ｅに電気的に接続されている。
また、複数の配線層５のうち、最上層に配置される配線層５ｃ上には、絶縁層９が形成され、絶縁層３ｃ、配線４ｃおよびガードリング８は絶縁層９により被覆されている。本実施の形態では、絶縁層９は、例えば前記したＰＴＥＯＳ膜からなる絶縁層９ａと、絶縁層９ａ上に形成され、例えば窒化シリコン（ＳｉＮ）からなる絶縁層９ｂと、で構成される積層構造の絶縁層（絶縁膜）となっている。
絶縁層９には、複数のパッド７と重なる位置に複数の開口部９ｃがそれぞれ形成され、パッド７は開口部９ｃにおいて絶縁層９から露出している。詳しくは、開口部９ｃは絶縁層９ａ、９ｂのそれぞれに形成され、パッド７は積層された絶縁層９から露出している。
また、半導体チップ１は、デバイス領域１ａと、平面視においてデバイス領域１ａの周囲を取り囲んで配置されるスクライブ領域１ｂと、を有している。デバイス領域１ａは、半導体素子２ｅおよびこれに電気的に接続される配線４などで構成される電気回路が形成された領域である。前記したガードリング８は、電気回路が形成されたデバイス領域１ａを水の侵入から保護するため、四角形の平面形状をなすデバイス領域１ａの外周に沿って、デバイス領域１ａ内に形成されている。
一方、スクライブ領域１ｂは、後述する半導体チップ１の製造工程において、半導体ウエハから複数の半導体チップ１を個片化して取得する際の切断領域の残部である。このため、半導体チップ１に残留するスクライブ領域１ｂには、デバイス領域１ａ内の電気回路と電気的に接続される配線などは形成されていない。
ここで、図３または図４に示すように半導体チップ１のスクライブ領域１ｂの角部（コーナ部）には、デバイス領域１ａ内と同様に複数層の絶縁層３（絶縁層３ａ、３ｂ、３ｃ）が積層され、配線４ｃと同層には金属パターン１０ａが形成されている。また、この金属パターン１０ａの上面（絶縁層３ｃとの対向面の反対側に位置する面、表面）は、絶縁層９ａ、９ｂからなる絶縁層９に全体が覆われている。また、金属パターン１０ａは、半導体チップ１の側面２ｃにおいて、絶縁層３、９から露出している。つまり、金属パターン１０ａの側面１０ｂは、絶縁層９から露出している。また、金属パターン１０ａは、ガードリング８とは離間して形成され、このガードリング８とは電気的に接続されていない。本実施の形態では、金属パターン１０ａは、１つの角部に２個形成されている。また、図４では、半導体チップ１の１つの角部を拡大した拡大平面図であるが、図１に示す半導体チップ１の４つの各角部に、それぞれ２個ずつ金属パターン１０ａが形成されている。
これら金属パターン１０ａおよびこれを覆うスクライブ領域１ｂの絶縁層９は、後述する半導体チップ１の製造工程の裏面研削工程において、半導体チップ１の主面２ａ側の汚染を防止ないしは抑制するストッパ（障壁、ストッパ部）１１（後に説明する図９参照）を切断した残部である。このストッパ１１の機能および詳細な構造については、半導体チップ１の製造方法を説明する際に詳述する。
また、デバイス領域１ａとスクライブ領域１ｂの境界では、絶縁層９が取り除かれ、デバイス領域１ａの絶縁層９とスクライブ領域１ｂの絶縁層９とは、分離している。換言すれば、デバイス領域１ａの絶縁層９とスクライブ領域１ｂの絶縁層９の間には溝部９ｄが形成され、両者は離間して形成されている。これは後述する半導体チップ１の製造工程のダイシング工程において、スクライブ領域１ｂの絶縁層９にクラックなどの損傷が発生した場合でもその損傷がデバイス領域１ａ内まで進展することを防止するためである。
また、スクライブ領域１ｂの２つの角部の間の辺部では、複数層の絶縁層３の一部および絶縁層９が取り除かれ、絶縁層３が露出している。すなわち、後に詳しく説明する図８に示すように、ストッパ１１が配置されるスクライブ領域１ｂの交差部の間（デバイス領域１ａの辺部）は、絶縁層９および絶縁層３の一部が取り除かれた溝部（窪み部、凹部）１ｃが配置されている。ストッパ１１やテストパターン１２あるいはヒューズターゲット１３を配置しないスクライブ領域については、溝部１ｃを配置する。このように、スクライブ領域１ｂの絶縁層３および絶縁層９を取り除くことにより、後述するダイシング工程において、ダイシングブレードに対する負荷を低減することによりダイシングブレード損傷は防止ないしは抑制される。また、本実施の形態では、溝部１ｃを配置してダイシングブレードに対する負荷を低減する構造であり、半導体ウエハの主面側の表面は一様な平坦面ではなくなるが、後述するように、ストッパ１１を設けることにより半導体チップ１の製造工程の裏面研削工程において、半導体チップ１の主面２ａ側の汚染は防止ないしは抑制される。
＜半導体チップ（半導体装置）の製造工程＞
次に、図１〜図４に示す半導体チップ１の製造工程について、説明する。本実施の形態における半導体チップ１は、図５に示すフローに沿って製造される。図５は図１〜図４に示す半導体チップの製造工程フローを示す説明図である。各工程の詳細については、図６〜図２３を用いて、以下に説明する。
１．半導体ウエハ準備工程；
まず、図５に示す半導体ウエハ準備工程Ｓ１として、図６〜図１７に示す半導体ウエハ２０を準備する。図６は図５に示す半導体ウエハ準備工程で準備する半導体ウエハの主面側の全体構造を示す平面図、図７は図６のＤ部を拡大した拡大平面図、図８は図７のＥ部をさらに拡大した拡大平面図である。また、図９は図８のＦ部の拡大平面図、図１０および図１１はそれぞれ図９のＧ−Ｇ線、Ｈ−Ｈ線に沿った拡大断面図である。また、図１２は図８のＩ部の拡大平面図である。また、図１３、図１４、図１５および図１６は、それぞれ図１２のＪ−Ｊ線、Ｋ−Ｋ線、Ｌ−Ｌ線、Ｍ−Ｍ線に沿った拡大断面図である。また、図１７は図８のＮ−Ｎ線に沿った拡大断面図である。なお、図７および図８は平面図であるが、無効チップ領域と有効チップ領域の区別を判り易くするため、無効チップ領域にハッチングを付している。また、図９および図１２も平面図であるが、主面２ａ側に積層される各絶縁層や金属パターンなどの平面形状を判りやすくするため、ハッチングを付し、絶縁層９の下層に配置されるガードリング８、金属パターン１０、テストパターン１２やヒューズターゲット１３の輪郭を点線で示している。
本実施の形態で使用する半導体ウエハ２０は、主面２ａ、主面２ａの反対側に位置する裏面２ｂ（図１０参照）、主面２ａ側に形成された複数のデバイス領域１ａ、および複数のデバイス領域１ａの間に配置されるスクライブ領域（スクライブライン）１ｂを有している。図７に示すように、複数のデバイス領域１ａは行列状に配置され、スクライブ領域１ｂは、これら複数のデバイス領域１ａそれぞれの間に配置されている。このため、スクライブ領域１ｂの平面形状は格子状（複数本のスクライブラインがそれぞれ行列状に延在する形状）となっている。つまり、スクライブ領域１ｂは行方向に沿って延在する複数のスクライブライン（行スクライブライン）と、列方向に沿って延在する複数のスクライブライン（列スクライブライン）を有し、行スクライブラインと列スクライブラインは、互いに交差している。一方、複数の行スクライブライン同士、複数の列スクライブライン同士は交差せず、略平行に配置されている。このようにデバイス領域１ａとスクライブ領域１ｂは規則的に配置され、半導体ウエハ２０の主面２ａの周縁部まで形成されている。また、本工程で準備する半導体ウエハ２０は後述する裏面研削工程を施す前なので、図１〜図４で説明した半導体チップ１よりも厚さが厚く、例えば５５０μｍである。半導体ウエハ２０に半導体素子などの集積回路を形成する工程では、このように半導体ウエハ２０の厚さを厚くしておくことにより、半導体ウエハ２０を損傷することなくハンドリングすることができる。
また、例えば図８に示すように複数のデバイス領域１ａには、図１〜図４を用いて説明した複数の半導体素子２ｅ（図３参照）、配線層５（図３参照）、複数のパッド７、ガードリング８および絶縁層９などがそれぞれ形成されている。デバイス領域１ａは前記したように、半導体ウエハ２０の周縁部まで規則的に形成されているが、半導体ウエハ２０の周縁部では、デバイス領域１ａを所定の形状（本実施の形態では四角形）とするスペースが確保できない。また、半導体ウエハ２０の周縁部付近では形成される回路に不良が発生する場合がある。したがって、半導体ウエハ２０の周縁部は、無効チップ領域（図７および図８にハッチングを付したデバイス領域１ａ）とし、無効チップ領域の内側（半導体ウエハ２０の中心側）を有効チップ領域（図７および図８にハッチングを付していないデバイス領域１ａ）としている。図１〜図４に示す半導体チップ１は有効チップ領域であるデバイス領域１ａから取得する。つまり、無効チップ領域は、有効チップ領域と同様に、半導体素子や各部材を規則的に形成するが、半導体チップ１を取得することを予定していない領域である。
一方、スクライブ領域１ｂには、例えば図１０に示すようにデバイス領域１ａ内と同様に複数層の絶縁層３（絶縁層３ａ、３ｂ、３ｃ）が積層されている。また、格子状（行列状）に配置されるスクライブ領域１ｂの交差部（行方向に延在するスクライブラインと列方向に延在するスクライブラインが交差する領域）には、ストッパ（障壁、ストッパ部）１１が配置されている。換言すれば、半導体ウエハ２０の各デバイス領域１ａの角部には、ストッパ１１がそれぞれ配置されている。図９、図１０および図１１に示すようにストッパ１１が配置されるスクライブ領域１ｂの交差部では、配線４ｃと同層（すなわち、絶縁層３ｃ上）に金属パターン１０が形成されている。各ストッパ１１には複数（図９では４つ）の金属パターン１０が形成され、各金属パターン１０は長方形の平面形状を成す。また、各金属パターン１０は、スクライブラインの延在方向と交差する方向に延在するように配置されている。換言すれば、金属パターン１０の短辺は、スクライブラインの延在方向に沿って配置されている。
図１０に示すように、金属パターン１０はデバイス領域１ａに形成されたガードリング８とは電気的に接続されていない。つまり、ガードリング８と金属パターン１０は離間して形成されている。本実施の形態では、ガードリング８は、基準電位が供給される半導体素子２ｅと電気的に接続されている。後述するダイシング工程後に半導体チップ１（図３参照）の側面２ｃ（図３参照）から露出する金属パターン１０とガードリング８を電気的に接続すると、半導体チップ１にノイズなどが発生する原因となり、半導体チップ１の信頼性が低下してしまうからである。また、ガードリング８とは異なり、この金属パターン１０の直下の配線層５ａ、５ｂには配線や金属パターンが形成されておらず、金属パターン１０は半導体基板２に形成された半導体素子２ｅと電気的に接続されないフローティング構造となっている。なお、金属パターン１０の直下の配線層５ａ、５ｂに金属パターンを形成することもできるが、後述するダイシング工程において、ダイシングブレードの負荷を低減する観点からは、本実施の形態のように配線層５ａ、５ｂには金属パターンを形成しないことが好ましい。
また、各金属パターン１０は、絶縁層９で全体が覆われている。本実施の形態では、絶縁層３ｃを形成した後、配線層５ｃに配線４ｃ（図３参照）、パッド７（図３参照）、ガードリング８（図３参照）や金属パターン１０などのメタル層を形成する前に、絶縁層３ｃの上面側に研磨処理を施している。詳しくは、各配線層５を積層する際には、まず絶縁層３を成膜し、次に絶縁層３に貫通孔を形成して、該貫通孔に層間導電路となるビア６（図３参照）を埋め込む。続いて絶縁層３上にメタル層を形成し、これを例えばマスクパターンを介してエッチングすることにより配線４（図３参照）を形成する。これを順次繰り返し、最上層の絶縁層３ｃ内にビア６を形成した後、かつ、配線４ｃを形成する前に、例えばＣＭＰ（Chemical Mechanical Polishing）により絶縁層３ｃを研磨して表面を平坦化する。
一方、絶縁層９は、最上層（配線層５ｃ）のメタル層を例えばエッチングにより配線４ｃなどの所定のパターンに形成した後、配線層５ｃ上に積層して成膜し、成膜後の研磨処理は施していない。このため、絶縁層９表面の平坦度は、絶縁層３ｃ表面の平坦度よりも低く、金属パターン１０などの形状に倣って凹凸が形成されている。詳しくは、例えば図１０に示すように、ガードリング８上の絶縁層９および金属パターン１０上の絶縁層９は、周囲の絶縁層９と比較して盛り上がっている（凸になっている）。換言すれば、ガードリング８上には、絶縁層９が周囲と比較して盛り上がった凸部が形成されている。また、本実施の形態では配線４ｃ（図３参照）、パッド７（図３参照）、ガードリング８（図３参照）や金属パターン１０などのメタル層は例えばめっき法により一括して形成している。このため、金属パターン１０の厚さは、ガードリング８と同じ厚さとなっている。このため、金属パターン１０上の絶縁層の高さは、ガードリング８上の絶縁層９の高さと同じになっている。このように金属パターン１０を形成した領域では絶縁層９が周囲と比較して盛り上がって形成されるので、後述する裏面研削工程において、絶縁層９と保護シートを密着させることができる。
また、スクライブ領域１ｂのストッパ１１が配置される交差部とは別の一部には、複数のテストパターン１２が配置されている。本実施の形態では、図７に示すように、列方向に延在するスクライブラインに沿って複数のテストパターン（金属パターン）１２を配置している。このテストパターン１２は、例えばパッド７と同じ金属からなる導体パターンであって、半導体ウエハ２０を切断する前に半導体ウエハ２０に形成した半導体素子２ｅなどを電気的試験により評価するためのパターンである。図１２、図１３および図１４に示すように、評価用のパターンであるテストパターン１２は、半導体基板２の主面に形成されたＴＥＧ（Test Element Group）と呼ばれる評価用の半導体素子２ｆと電気的に接続されている。詳しくは、配線層５ｃに形成されるテストパターン１２は、配線層５ｃよりも下層に配置される配線層５ｂ、５ａに形成された配線４ｂ、４ａやビア（配線）６を介して、スクライブ領域１ｂの主面２ａに形成された半導体素子２ｆと電気的に接続されている。また、配線層５ｃに形成されるテストパターン１２は、パッド７（図３参照）や配線４ｃ（図３参照）と同層において、少なくとも一部が絶縁層９から露出している。これは、テストを行う際に、絶縁層９からの露出部を電極として用いるためである。また、露出部を電極として用いるためには、テストパターン１２の面積を広くとる必要がある。このため、テストパターン１２の面積は、金属パターン１０の面積よりも大きい。換言すれば、金属パターン１０は、テストパターン１２のように電極として用いるパターンではないので、テストパターン１２よりも面積を小さくしている。なお、評価用の半導体素子２ｆおよびテストパターン１２を含めてＴＥＧと呼ぶ場合もある。
また、スクライブ領域１ｂのさらに別の一部には、半導体ウエハ２０に集積回路を形成した後で、かつ、半導体ウエハ２０を切断する前に、半導体ウエハ２０に加工を施す際の位置合わせ用のマーク（アライメントマーク）が形成されている。図８、図１２、図１５および図１６では、アライメントマークの一例として、デバイス領域１ａ内に形成されたヒューズを切断する際のアライメントマークであるヒューズターゲット（アライメントマーク、金属パターン）１３を示している。このヒューズターゲット１３は、例えばパッド７と同じ金属（本実施の形態では、Ａｌ−Ｃｕ−Ｓｉ）からなるパターンであって、デバイス領域１ａ内に形成されたヒューズ（図示は省略）を切断する際に、周囲の絶縁層３あるいは絶縁層９との反射率の相違を利用して位置合わせを行うためのパターンである。したがって、ヒューズターゲット１３の一部または全部が、絶縁層９から露出している。また、反射率の違いを利用して位置合わせを行う観点から、露出面積は出来る限り広くすることが好ましい。このため、本実施の形態では、図１２や図１６に示すように、ヒューズターゲット１３の長辺側の両端部が露出するように絶縁層９を取り除いた開口部が形成されている。
このように、金属パターン１０が形成される配線層５ｃには、テストパターン１２やヒューズターゲット１３も形成されているが、全体が絶縁層９で覆われている（換言すれば絶縁層９から露出していない）点で、金属パターン１０はこれらと相違する。
また、金属パターン１０は、後述する裏面研削工程において、デバイス領域１ａ内の汚染を防止ないしは抑制するために形成している。詳細は後述するが、汚染源は、スクライブ領域（スクライブライン）１ｂに沿って侵入する。したがって、金属パターン１０のスクライブラインと交差する方向の長さ（すなわち長辺の長さ）は出来る限り長くとり、スクライブラインの幅を塞ぐことが好ましい。一方、金属パターン１０のスクライブラインに沿った方向の長さ（すなわち短辺の長さ）は、短くしてもストッパとして汚染を防止ないしは抑制することができる。また、後述するダイシング工程において、ダイシングブレードの損傷を抑制する観点からは、スクライブ領域１ｂ内の障害物は出来る限り少なくすることが好ましい。したがって、本実施の形態では、金属パターン１０の長辺の長さは、テストパターン１２やヒューズターゲット１３のスクライブラインと交差する方向の長さ以上としている。また、金属パターン１０の短辺の長さは、テストパターン１２やヒューズターゲット１３のスクライブラインと沿った方向の長さよりも短くしている。
また、本実施の形態では、ストッパ１１が配置されるスクライブ領域１ｂの交差部の間（デバイス領域１ａの辺部）は、絶縁層９および絶縁層３の一部が取り除かれている。換言すれば、複数のストッパ１１の間には絶縁層９および絶縁層３の一部が取り除かれた溝部（窪み部、凹部）１ｃが配置されている。このように、ストッパ１１やテストパターン１２あるいはヒューズターゲット１３を配置しないスクライブ領域については、溝部１ｃを配置することにより、後述するダイシング工程において、ダイシングブレードへの負荷を低減することができる。
また、デバイス領域１ａとスクライブ領域１ｂの境界では、絶縁層９の間に溝部９ｄが形成され、デバイス領域１ａの絶縁層９とスクライブ領域１ｂの絶縁層９とは、分離している。これにより、後述する後述するダイシング工程において、スクライブ領域１ｂの絶縁層９にクラックなどの損傷が発生した場合でもその損傷がデバイス領域１ａ内まで進展することを防止することができる。
この溝部９ｄは、以下のように形成する。まず、配線４ｃ、パッド７、ガードリング８や金属パターン１０など、配線層５ｃに形成される金属パターンをパターニングした後、これら全体を覆うように絶縁層９を成膜する。本実施の形態では絶縁層９ａ、９ｂの順で順次積層する。続いて、エッチングにより図３に示す開口部９ｃを形成するが、この時に絶縁層９を覆うように配置するマスクとして、開口部９ｃおよび溝部９ｄの位置（パッド７と重なる位置およびデバイス領域１ａとスクライブ領域１ｂの境界線と重なる位置）に貫通孔が形成されたマスク（図示は省略）を用いる。この結果、溝部９ｄは開口部９ｃと一括して形成することができる。またこの時、図１１に示す溝部１ｃと重なる位置にも貫通孔が形成されたマスクを用いることにより、溝部１ｃも開口部９ｃ、溝部９ｄと一括して形成することができる。
なお、本実施の形態では、開口部９ｃを形成する際に、絶縁層９ｂ、９ａを順にエッチングにより取り除く。その後さらに、パッド７の表面に形成された図示しないめっき膜（Ｔｉ／ＴｉＮ膜）もエッチングにより取り除く。このように、パッド７上に積層された各部材をエッチングで取り除く際に、同じマスクを用いた場合、図１０に示す溝部９ｄや図１１に示す溝部１ｃでは、絶縁層９ａよりもさらに下層の絶縁層３の一部までエッチングにより取り除かれる。したがって、例えば、絶縁層９ｂをエッチングした後、溝部９ｄと重なる位置には貫通孔が形成されていない（つまり、溝部９ｄを覆う）マスクに交換してさらにエッチングを行った場合、絶縁層９ｂのみに選択的に溝部９ｄを形成することもできる。この場合、溝部９ｄの深さを図１０と比較して浅くすることができる。後述するダイシング工程で、特にクラックが発生しやすいのは、最上層に配置される絶縁層９ｂであり、少なくともデバイス領域１ａの絶縁層９ｂとスクライブ領域１ｂの絶縁層９ｂが分離されていれば、クラックの進展を抑制することができる。ただし、クラックの進展を確実に防止する観点からは、図１０に示すように、絶縁層９ａおよび絶縁層９ｂを貫通する溝部９ｄを形成する方がより好ましい。
また、図１０に示すように、絶縁層９ｂに形成された溝部９ｄの開口幅は、絶縁層９ａや絶縁層３に形成された溝部９ｄの開口幅よりも広い。溝部９ｄはパッド7上の開口部９ｃを形成する時に同時に形成されるが、チタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜を異方性エッチングで除去する時に、使用されるエッチングガスが絶縁層９ｂもエッチングするからである。
さらに、図１１に示す溝部１ｃの溝深さは、図１０に示す溝部９ｄの溝深さよりも深い。これは、溝部１ｃの平面積の方が溝部９ｄの平面積よりも広いためである。つまり、エッチングにより溝部１ｃを形成するためのマスクの貫通孔の開口面積は、溝部９ｄを形成するためのマスクの貫通孔の開口面積よりも広い。このため、溝部１ｃは溝部９ｄよりも深く取り除かれ、絶縁層３ｂの一部も取り除かれている。
２．裏面研削工程；
次に、図５に示す裏面研削工程Ｓ２として、図６〜図１７に示す半導体ウエハ２０の裏面２ｂ側を研削する。図１８は図６に示す半導体ウエハの主面側に保護シートを貼り付けた状態を示す断面図、図１９は、図１８のＰ部の拡大断面図である。また、図２０は図１８に示す保護シートを貼り付けた半導体ウエハの裏面を研削する工程を示す断面図である。さらに、図２１は、図１０に示す半導体ウエハの主面側の表面に保護シートを貼り付けて反転させた状態を示す拡大断面図である。また、図３１は図７に示す半導体ウエハの第１の比較例である半導体ウエハを示す拡大平面図である。また、図３２は図３１に示す半導体ウエハの主面側の表面に保護シートを貼り付けて反転させた状態を示す拡大断面図である。さらに、図３３は、図２１に示す半導体ウエハの第２の比較例である半導体ウエハの主面側の表面に保護シートを貼り付けて反転させた状態を示す拡大断面図である。
本工程では、まず、図１８に示すように半導体ウエハ２０の主面２ａ側に保護シート（保護フィルム）３０を貼り付ける。詳しく説明すると、半導体ウエハ２０の主面２ａ上に、保護シート３０を緊張させた状態で広げ、保護シート３０の上面から貼り付け治具であるローラ（貼り付け治具）３１で押圧して貼り付ける。保護シートの下面（半導体ウエハ２０との対向面）側には粘着層が配置されており、下面の反対側に位置する上面側から押圧すると、半導体ウエハ２０と、この粘着層が密着し、接着される。これにより、半導体ウエハ２０の主面２ａ側の表面は保護シート３０で覆われた状態となる。この裏面研削工程では、半導体ウエハ２０の表面保護が不充分であると、集積回路を傷つけたり、汚染させたりして不良の原因となる。このため、半導体ウエハ２０の裏面２ｂを研削する前に、半導体ウエハ２０の主面２ａ側の表面を保護シート３０で覆うことにより、本工程における半導体ウエハ２０の損傷や汚染を防止ないしは抑制する。
また、図１９に示すように半導体ウエハ２０の側面２０ｃは、主面２ａに対して直交しない傾斜面を成している。このため保護シート３０を貼り付けた半導体ウエハ２０の側面２０ｃと保護シート３０の間には隙間３０ａが形成される。
保護シート３０を貼り付けた後は、図１８に示す半導体ウエハ２０の上下を反転し、図２０に示すように半導体ウエハ２０を、保護シート３０を介して、研削装置３２のステージ３３上に固定する。続いて、半導体ウエハ２０の裏面２ｂ側を研削し、半導体ウエハ２０の厚さを裏面２ｂ側から薄くする。
本工程における研削手段は、以下の具体例に限定されるものではないが、例えば図２０に示すように砥石３４などの研削部材を用いて半導体ウエハ２０の裏面２ｂを研削することができる。また、研削を行う際には、半導体ウエハ２０に研削液（研削流体）３５を供給して研削する。詳しくは、本実施の形態の裏面研削工程は、半導体ウエハ２０の裏面２ｂ側に研削液供給装置３５ａから研削液３５を供給しながら行う。この研削液３５は、砥石３４が半導体ウエハ２０の裏面２ｂを研削する際の潤滑液としての機能を有し、本実施の形態では例えば水（研削水）を用いている。また、研削液３５を供給しながら研削することにより、削られた研削屑（例えばＳｉからなる研削屑）を研削液３５に同伴して裏面２ｂから取り除くことができる。
ここで、本願発明者の検討によれば、図３１に示す比較例の半導体ウエハ７０のように、スクライブ領域１ｂに図７や図８に示すストッパ１１を形成していない場合、裏面研削工程において、半導体ウエハ７０の主面２ａ側が汚染されることが判った。詳しくは、図３１に矢印７２で示す侵入方向で、スクライブラインに沿って研削液３５（図２０参照）と伴に研削屑などの異物が半導体ウエハ７０の主面２ａ側に侵入し、半導体ウエハ７０の主面２ａ側を汚染する。これは、図３２に示すように、スクライブ領域１ｂと保護シート３０との間に空間７３が形成され、この空間７３を通じて研削液３５（図２０参照）が侵入するからである。また、図１９に示すように半導体ウエハ２０の側面２０ｃと保護シート３０の間には、隙間３０ａが形成されている（半導体ウエハ７０にも同様の隙間３０ａが形成されている）ので、研削液３５は一層侵入し易くなる。
このように、研削液３５（図２０参照）が半導体ウエハ７０の主面２ａ側に侵入すると、スクライブ領域１ｂを切断して得られる半導体チップの外周が汚染される。また、デバイス領域１ａはガードリング８により周囲を囲まれているので、ガードリング８を覆う絶縁層９と保護シート３０が全周に亘ってしっかりと密着していれば、ガードリング８よりも内側への研削液３５（図２０参照）の侵入を防止することができる。しかし、ガードリング８を覆う絶縁層９と保護シート３０の間に隙間が生じている場合、該隙間から研削液３５がデバイス領域１ａ内に侵入してしまう。つまり、ガードリング８よりも内側の領域が汚染されることとなる。
本願発明者は、研削液３５（図２０参照）の侵入を防ぐ方法について種々の検討を行った。まず、図３３に示す半導体ウエハ７１のようにスクライブ領域１ｂの少なくとも一部に、複数の絶縁層３と、この絶縁層３を覆う絶縁層９からなるストッパ７４を形成する構成について検討した。なお、図３３に示すストッパ７４は、配線層５ｃに金属パターン１０が形成されていない点を除き、本実施の形態のストッパ１１と同様の形状となっている。しかしながら、図３３に示すストッパ７４では、主面２ａ側への研削液３５の侵入を十分に防ぐことができず、主面２ａ側が有効チップ領域内まで汚染することが判った。図３３に示すように、主面２ａからガードリング８を覆う絶縁層９までの高さの方が、主面２ａからストッパ７４の絶縁層９までの高さよりも高いため、保護シート３０と、ストッパ７４の間に空間７５が形成される。空間７５は、図３２に示す空間７３と比較すると面積が小さくなっているが、ストッパ７４と、保護シート３０が密着していないため、研削工程中の振動などの影響により、空間７５から研削液３５が侵入したと考えられる。
そこで、本願発明者はストッパ７４の絶縁層９と保護シート３０を密着させる構成、すなわち図１０に示すように配線層５ｃに金属パターン１０を形成して、これを絶縁層９で覆う本実施の形態のストッパ１１の構成について検討を行った。本実施の形態の半導体ウエハ２０に裏面研削工程を施した結果、図７に示す半導体ウエハ２０の外周側から研削液３５（図２０参照）がスクライブライン（スクライブ領域１ｂ）に沿って侵入した形跡は認められた。しかし、研削屑などの異物は、その殆どが最外周に配置されたストッパ１１により堰き止められ、最外周のストッパ１１よりも内側に入り込んだ僅かな異物も、最外周の内側に配置された第２列目のストッパ１１により完全に堰き止められていることを確認した。これら最外周のストッパ１１および第２列目のストッパ１１は、いずれも無効チップ領域であるデバイス領域１ａの周囲に配置されるストッパ１１であって、有効チップ領域のデバイス領域１ａについては、汚染されていないことを確認した。つまり、無効チップ領域のデバイス領域１ａの周囲にストッパ１１を配置することにより、有効チップ領域のデバイス領域１ａが汚染することを防止することができた。この理由を以下に説明する。
図２１に示すように、本実施の形態によれば、金属パターン１０を形成することにより、金属パターン１０を覆う絶縁層９は、ガードリング８を覆う絶縁層９と同じ高さまで盛り上がる。このため、保護シート３０を半導体ウエハ２０の主面２ａ側の表面に貼り付けると、ストッパ１１の絶縁層９と保護シート３０を密着させる（接着する）ことができる。そして、保護シート３０とストッパ１１を密着（接着）させてしっかりと固定することにより、裏面研削工程中の振動などの影響を低減することができる。この結果、ストッパ１１により研削液３５（図２０参照）の侵入を防止ないしは抑制することができる。
ところで、本実施の形態においても、保護シート３０と半導体ウエハ２０の間に空間３６は形成されている。空間３６は後述するダイシング工程において、スクライブ領域の絶縁層９に損傷が発生した場合に、その損傷がデバイス領域１ａまで進展することを防止するため、デバイス領域１ａの絶縁層９とスクライブ領域１ｂの絶縁層９を分離する溝部９ｄに起因して形成される。したがって、単に研削液３５（図２０参照）の侵入を防止する観点からは、空間３６が形成されないようにすることが好ましいが、絶縁層９の損傷により、図１〜図４に示す半導体チップ１の信頼性低下を抑制する観点からは、空間３６が形成されることを回避するのは困難である。
本実施の形態では、保護シート３０とストッパ１１を密着させることにより、空間３６の断面積は、図３３に示す空間７５と比較して小さくなっている。このように空間３６の断面積を十分に小さくすることにより、以下の効果が得られると考えられる。すなわち、本実施の形態のように空間３６の断面積を小さくすると、裏面研削工程において供給された研削液３５（図２０参照）が空間３６を僅かな時間で満たすこととなる。このような現象はストッパ１１を配置した各場所で同じタイミングで発生する。そして、ストッパ１１よりも中心側の気体（例えば空気）は、ストッパ１１の内側（半導体ウエハ２０の中心側）に閉じ込められる。この結果、研削液３５（図２０参照）の侵入圧力と、ストッパ１１の内側に閉じ込められた気体の内圧が拮抗し、研削液３５の侵入はストッパ１１の位置で止める事ができる。つまり、研削液３５（図２０参照）が複数の空間３６に略同時に侵入することにより、研削液３５のそれ以上の侵入を防止するシール効果が得られる。また、空間３６の断面積が小さいため、空間３６に研削屑などの異物が詰まると、空間３６の断面積はさらに小さくなり、研削液３５（図２０参照）はより侵入し難くなる。
また、上記したシール効果を得る観点からは、図２１に示す金属パターン１０とガードリング８の間に形成された空間３６の背後の空間、すなわち、金属パターン１０よりも半導体ウエハ２０の中央側に形成され、空間３６に隣接する（通じる）空間の体積を小さくすることが好ましい。空間３６に隣接する空間の体積を小さくすることにより、内部の気体が急激に圧縮され易くなり、侵入した研削液３５（図２０参照）の侵入圧力と拮抗させやすくなるからである。本実施の形態では、図９に示すように金属パターン１０よりも背後の領域（図９では、４つの金属パターン１０に囲まれた領域）は、絶縁層３および絶縁層９を取り除いていない。換言すれば溝部１ｃを形成していない。したがって、図２１に示す空間３６に隣接する空間の体積を小さくすることができるので、上記したシール効果が得られ易くなる。
さらに、図３３に示すストッパ７４では、仮に、裏面研削工程を開始した直後に上記したシール効果が得られたとしても、ストッパ７４と保護シート３０が密着していないので、例えば裏面研削工程中に生じる振動により、空間７５の断面積が変化し易い。この結果、研削液３５の侵入圧力と、ストッパ７４の内側に閉じ込められた気体の内圧の拮抗が破れ、上記したシール効果を維持することができなくなる。一方、本実施の形態ではストッパ１１と保護シート３０を密着させるので、研削工程中に振動が生じた場合でも、空間３６の断面積の変化量を低減することができるので、上記したシール効果を維持することができる。この結果、本実施の形態によれば、保護シート３０とストッパ１１の間に空間３６を有していても、デバイス領域１ａ（特に、有効チップ領域のデバイス領域１ａ）の汚染を防止することができる。つまり、本実施の形態によれば、デバイス領域１ａの汚染を防止しつつ、かつ、デバイス領域１ａの絶縁層９が損傷することを防止することができる。
また、本実施の形態では、図７に示すように、複数のテストパターン１２が配置されるスクライブライン（スクライブ領域１ｂ）以外のスクライブライン（スクライブ領域１ｂ）には、各交差部にストッパ１１を配置している。一方、複数のテストパターン１２が配置されるスクライブライン（スクライブ領域１ｂ）には、ストッパ１１を配置していない。これは、以下の理由による。まず、図７に示すように、複数のテストパターン１２を特定のスクライブラインに密集して配置することにより、ストッパ１１を配置するスペースが十分に確保することができない。また、図１２に示すように、テストパターン１２の外縁部は、全て絶縁層９に覆われている。このため、裏面研削工程において、テストパターン１２の外縁部を覆う絶縁層９は、例えば図１３に示すように、ガードリング８を覆う絶縁層９と同じ高さになっている。この結果、テストパターン１２の外縁部を覆う絶縁層９は、保護シート３０（図２１参照）と密着させることができるので、テストパターン１２をスクライブラインに配置することにより、研削液３５（図２０参照）の侵入を抑制することができる。
ただし、保護シート３０（図２１参照）と密着する絶縁層９の密着面積は、図１０に示すストッパ１１の金属パターン１０を覆う絶縁層９よりも小さいため、ストッパ１１を配置するスペースを確保することが可能であれば、ストッパ１１を配置する方がより好ましい。また、テストパターン１２を配置することにより、研削液３５の侵入を抑制する事ができるので、全てのスクライブ領域に、テストパターン１２を形成する方法も考えられるが、この場合、後述するダイシング工程で、ダイシングブレードの負荷が増大するという新たな課題が生じる。
なお、ヒューズターゲット１３については、例えば図１６に示すように、ヒューズターゲット１３の周囲に、スクライブライン（スクライブ領域１ｂ）の延在方向に沿って大きな開口部が形成されているため、このヒューズターゲット１３を配置しても前記したシール効果を得る事はできない。
また、本実施の形態では、図７に示すようにテストパターン１２が配置されるスクライブライン以外の各スクライブラインの交差部毎にストッパ１１を配置している。つまり、無効チップ領域および有効チップ領域で、金属パターン１０や溝部１ｃ、９ｄの形状が同じ形状となるように規則的にパターニングしている。このように、ストッパ１１を規則的に配置することにより、以下の効果が得られる。
まず、第１に、前記した保護シート３０（図１８参照）を貼り付ける工程において、貼り付け不良により保護シートに皺が発生し、ストッパ１１と保護シート３０の間の一部に隙間が生じた場合、有効チップ領域内に汚染が広がる場合がある。しかし、ストッパ１１を各スクライブラインの交差部全て（本実施の形態では、テストパターン１２が配置されるスクライブラインは除く）に配置することにより汚染される領域の拡大を防止することができる。
第２には、ストッパ１１を規則的に配置することにより、金属パターン１０や溝部１ｃ、９ｄなどを効率的に形成することができる。一般に、金属パターンや溝部、開口部などを形成するためのマスクパターンを形成する際には、加工面にレジストを塗布した半導体ウエハを露光装置にセットして、露光処理、現像処理、ベーク処理を行ってマスタマスクのマスクパターンをレジスト膜に転写する。この時、半導体ウエハの主面側全体に一括してマスクパターンを形成するのは困難なので、１枚の半導体ウエハについて一連の転写処理を複数回に分けて順次走査して行う、ステップ・アンド・リピート方式で行う。このステップ・アンド・リピート方式では、１度の処理で加工することのできるデバイス領域の数を増加させる程、処理回数を低減することができるので、製造効率を向上させることができる。ここで、無効チップ領域と有効チップ領域とで異なる形状のパターニングを行う場合、１度の処理で加工できるデバイス領域の数は、極端に少なくなる。一方、本実施の形態のように、無効チップ領域および有効チップ領域で同じ形状のパターニングを行う場合、１度の処理で加工できるデバイス領域の数を増加させることができる。例えば、図７に示す本実施の形態の半導体ウエハ２０の場合では、テストパターン１２が配置されるスクライブラインと、ストッパ１１が配置されるスクライブラインを含む複数のデバイス領域１ａを無効チップ領域と有効チップ領域の区別なく一括して転写処理することができる。したがって、本実施の形態によれば、金属パターン１０や溝部１ｃ、９ｄなどを効率的に形成することができる。
次に、ストッパ１１を構成する金属パターン１０の好ましい態様について説明する。ストッパ１１を構成する金属パターン１０は前記したように長方形の平面形状を成すが、図２１に示す保護シート３０と絶縁層９の密着面積を増やす観点からスクライブラインに交差する方向に延在する長辺の長さは長い程好ましい。
しかし、本実施の形態では、以下の理由から金属パターン１０はデバイス領域１ａとスクライブ領域１ｂの境界線（本実施の形態では溝部９ｄが形成された位置）よりもスクライブ領域１ｂ側に配置している。まず、第１の理由は、金属パターン１０をスクライブ領域１ｂからデバイス領域１ａまで延在するように配置すると、図１０に示す溝部９ｄを形成する工程において、金属パターン１０が障害物となってエッチング不良が発生する懸念がある。また、溝部９ｄを形成する位置に金属パターン１０を配置すると、金属パターン１０が絶縁層９から露出することとなるため、金属パターン１０の露出部分に腐食が生じる懸念がある。また、第２の理由は、金属パターン１０をスクライブ領域１ｂからデバイス領域１ａまで延在するように配置すると、ダイシング工程において、金属パターン１０を切断する際の応力が、金属パターン１０を介してデバイス領域１ａ内の絶縁層９に伝達される懸念がある。この場合、デバイス領域１ａ内の絶縁層９にクラックやチッピング（欠け）が生じる原因となる。このため、本実施の形態では、金属パターン１０はスクライブ領域１ｂ内に配置して、デバイス領域１ａには配置していない。
また、図２１に示すように、デバイス領域１ａの絶縁層９とスクライブ領域１ｂの絶縁層９を分離する溝部９ｄのスクライブ領域１ｂ側の端部から金属パターン１０の端部までの距離Ｌ１は、溝部９ｄのデバイス領域１ａ側の端部からガードリング８の端部までの距離Ｌ２よりも短くなるように配置している。換言すれば、金属パターン１０はガードリング８よりも溝部９ｄ、すなわち、デバイス領域１ａとスクライブ領域１ｂの境界に近づけるように配置している。ガードリング８は、前記したように、デバイス領域１ａ内に水分が侵入することを防止する機能を有している。また、本実施の形態では、ガードリング８は、基準電位を供給する半導体素子２ｅと電気的に接続されているため、ガードリング８自身の腐食を防止する必要がある。このため、ガードリング８はデバイス領域１ａとスクライブ領域１ｂの境界線よりもデバイス領域１ａ側に離して形成することが好ましい。一方、金属パターン１０は、前記したように、図１〜図４に示す半導体チップに形成された電気回路とは電気的に接続されないフローティング構造の金属パターンである。したがって、金属パターン１０が露出しない範囲で、デバイス領域１ａの近くまで配置することが、保護シート３０と絶縁層９の密着面積を増やす観点から好ましい。そこで、本実施の形態では、金属パターン１０をガードリング８よりも溝部９ｄに近づくように配置して保護シート３０と絶縁層９の密着面積の増大を図っている。また、これにより、図２１に示す空間３６の断面積を低減することもできるので、前記したシール効果をより確実に得ることができる。
また、本実施の形態では、図９に示すように金属パターン１０は、行列状に配置される複数のデバイス領域１ａのうち、隣り合うデバイス領域１ａの間にそれぞれ配置されている。詳しくは、各金属パターン１０の長辺の延長線がガードリング８と交差する位置に配置されている。換言すれば、各金属パターン１０は、スクライブラインが交差する交差部内には形成されず、交差部の外側に形成されている。このため、ストッパ１１の絶縁層３、絶縁層９は、スクライブラインの交差部から各スクライブラインの延在方向に向かって、それぞれ突出した突出部１１ｄを有する形状となっており、金属パターン１０はこの突出部１１ｄに形成されている。このように金属パターン１０を配置することにより、金属パターン１０からガードリング８までの距離を近づけることができる。図２１に示すように、空間３６の幅は、金属パターン１０からガードリング８までの距離によって規定される。そして、空間３６の幅を小さくする程、前記したシール効果をより確実に発生させることができる。つまり、図９に示すように、金属パターン１０をスクライブライン（スクライブ領域１ｂ）同士が交差する領域ではなく、隣り合うデバイス領域１ａの間に配置することにより、図２１に示す空間３６の幅を小さくすることができるので、研削液３５（図２０参照）の侵入を、より確実に抑制することができる。さらに、金属パターン１０を交差部の外側に配置することにより、図２１に示す金属パターン１０とガードリング８の間に形成された狭い空間である空間３６から空間３６よりも広い溝部１ｃ（図９参照）が形成された空間まで通じる経路距離を長くすることができる。このため、前記した研削液３５（図２０参照）の侵入圧力と空間３６に隣接した空間の気体の圧力を拮抗させやすくなり、シール効果が得られ易くなる。
また、図９に示すように本実施の形態では、スクライブラインが交差する交差部毎に、複数（４つ）の金属パターン１０を配置して、各金属パターン１０を隣り合うデバイス領域１ａの間に配置している。換言すれば、本実施の形態のストッパ１１は、それぞれ複数（４つ）の金属パターン１０を有している。このように、ストッパ１１毎に複数の金属パターン１０を形成することにより、図２１に示す保護シート３０とストッパ１１の密着面積を増加させることができる。このため、裏面研削工程中の振動などの影響を低減することができるので、前記したシール効果を維持して、ストッパ１１により研削液３５（図２０参照）の侵入を防止ないしは抑制することができる。
以上説明したように、裏面２ｂを研削し、半導体ウエハ２０の厚さを所定寸法（本実施の形態では２４０μｍ）まで薄くした後、保護シート３０を半導体ウエハ２０から剥がして本工程が完了する。なお、裏面２ｂに残留する研削屑を除去するため、例えば研磨粒子などを用いて、裏面２ｂにポリシング（研磨）加工を行うことが好ましい。この場合、ポリシング加工が完了した後で、保護シート３０を剥がす。ポリシング加工中に発生する研磨屑により半導体ウエハ２０の主面２ａ側が汚染されるのを防止するためである。
３．ダイシング工程；
次に、図５に示すダイシング工程Ｓ３として、図２２に示すように半導体ウエハ２０のスクライブ領域（スクライブライン、ダイシングライン）１ｂに沿って半導体ウエハ２０を切断する。図２２は、裏面研削後の半導体ウエハをダイシングブレードにより切断した状態を示す拡大断面図である。また、図２３は、図２２に示すダイシングブレードの構造を示す拡大断面図である。また、図２４は、図１２に示す平面を切断した後の半導体チップを示す拡大平面図である。
本工程では、切削治具であるダイシングブレード４０をスクライブ領域１ｂに沿って走らせることにより、半導体ウエハ２０をデバイス領域１ａ毎に個片化して複数の半導体チップ１を取得する。
本実施の形態では、図２２に示すように、半導体ウエハ２０の裏面２ｂにダイシングテープ４１を貼り付けた状態で、主面２ａ側から裏面２ｂまで切削し、デバイス領域１ａ毎に個片化する。ダイシングテープ４１を貼り付けた状態で切削する理由の一つは、切断された半導体チップ１（図１〜図４参照）が周囲に飛び散ることを防止するためである。また、ダイシングテープ４１を貼り付けた状態で切削する別の理由は、ダイシングステージ（図示は省略）上で、半導体ウエハ２０の位置合わせを行うためである。したがってダイシングテープ４１の半導体ウエハ２０との対向面には、粘着層が配置され、ダイシングテープ４１と半導体ウエハ２０の裏面２ｂは、この粘着層を介してしっかりと固定される。なお、このダイシングテープ４１に配置される粘着層は、熱や紫外線などのエネルギーを印加することにより硬化する成分を含んでなり、本実施の形態では、例えば、紫外線硬化性樹脂である。したがって、本工程が完了した後、ダイシングテープ４１に紫外線を照射することにより、個片化された半導体チップ１を容易にダイシングテープ４１から剥離することができる。
ダイシングブレード４０は、例えば、高速回転可能なスピンドルなどの支持部材（図示は省略）の外周に取り付けられる切刃であって、図２３に示すようにダイヤモンドなど被加工物よりも硬度が高い（硬い）材料からなる複数（多数）の砥粒４２を金属や樹脂からなる結合材（ボンド材）４３によって切刃部の基材（図示は省略）に固着させている。これら複数の砥粒４２の一部はダイシングブレード４０の表面（結合材４３の表面）から露出している。図２２に示すようにダイシングブレード４０を回転させながらスクライブ領域１ｂに押し当てると、スクライブ領域１ｂに配置される各部材は主に砥粒４２により切削される。詳しくは、図２３に示すように砥粒４２を含むダイシングブレード４０は、砥粒４２がスクライブ領域１ｂ（図２２参照）に配置される各部材を切削し、発生した切削屑をかきだすことにより切削加工する。また、ダイシングブレード４０は、切削加工中に結合材４３を磨耗させることにより、古い砥粒４２を脱落させ、新たな砥粒４２を露出（自生発刃）させながら半導体ウエハ２０（図２２参照）を加工する。
したがって、ダイシングブレード４０の結合材４３よりも柔らかい（硬度の低い）部材、例えばポリイミド樹脂やアルミニウムなどの金属を切削加工する場合には、露出する砥粒４２の隙間に切削屑が詰まる目詰まりが発生し易い。また、結合材４３が十分に摩耗しないため、新たな砥粒４２を露出させる事ができず、切削性能が低下する原因となる。この結果、ダイシング不良が発生してしまうこととなる。つまり、本実施の形態において、被加工物であるスクライブ領域１ｂの構成部材に、結合材４３よりも柔らかい（硬度の低い）部材が多く含まれている場合、ダイシング不良が発生し易くなる。例えば、絶縁層９にポリイミド樹脂などの樹脂材料を用いた場合、ダイシングブレード４０の目詰まりによりダイシング不良が発生し易くなる。したがって、絶縁層９を構成する材料としては、ポリイミド樹脂よりも硬い（硬度が高い）材料が好ましく、ダイシングブレード４０の結合材４３よりも硬い（硬度が高い）材料が特に好ましい。本実施の形態では、例えば、ニッケル（Ｎｉ）を結合材４３の主たる成分として、ダイヤモンド砥粒をめっき法により結合させたメタルボンドブレードを使用している。砥粒４２を固着させるダイシングブレードには、メタルボンドブレードの他、レジンを結合材として用いるレジンブレードがあるが、メタルボンドブレードはレジンブレードと比較して、耐久性が高いという利点がある。
本実施の形態では、絶縁層９として、前記したようにシリコン酸化膜（ＳｉＯ２膜）やシリコン窒化膜（ＳｉＮ膜）など、ダイシングブレード４０の結合材４３よりも硬い（硬度が高い）無機絶縁材料を用いている。したがって、ダイシングブレード４０の目詰まりの発生を防止することができる。また、結合材４３を摩耗させることにより、新たな砥粒４２を露出させることができるので、切削性能の低下を防止して、ダイシング不良の発生を防止することができる。
また、本実施の形態において、スクライブ領域１ｂに配置させる各部材のうち、導体材料からなる部材（具体的には金属パターン１０、テストパターン１２、ヒューズターゲット１３）は、前記したようにアルミニウムからなり、ダイシングブレード４０の結合材４３よりも硬度が低い、あるいは同程度である。しかし、これらの部材は、図３に示す配線４ｃやパッド７と一括して形成することにより、製造効率を向上させることができるので、電気的特性も踏まえて材料を選択する必要がある。
そこで、本実施の形態では、ダイシングブレード４０により切削加工する金属パターン１０、テストパターン１２、およびヒューズターゲット１３の量を低減することにより、ダイシング不良の発生を抑制している。まず、本実施の形態では、ストッパ１１を設けることで、テストパターン１２の配置数を、半導体ウエハ２０の電気的試験による評価の観点から必要な最低限に留めている。また、ストッパ１１に形成された金属パターン１０を長方形の平面形状を成すように形成し、各金属パターン１０を、スクライブラインの延在方向と交差する方向に延在するように配置している。つまり、金属パターン１０の短辺をスクライブラインの延在方向に沿って配置している。これにより、ダイシングブレード４０により切削加工する導体材料の量を低減することができるので、ダイシングブレード４０の目詰まりによるダイシング不良の発生を抑制している。
なお、結合材４３（図２３参照）よりも柔らかい材料からなる部材を切削加工する場合であっても、結合材４３よりも硬い材料からなる部材とともに切削加工することにより、目詰まりの発生を抑制することができる。硬い材料から部材を切削する際に、図２３に示す結合材４３が摩耗するので古い砥粒４２を脱落させて、新たな砥粒４２を露出させることができるからである。本実施の形態では、ダイシングブレード４０を金属パターン１０の短辺に沿って走らせることとなるので、金属パターン１０を切削する際には、周囲の絶縁層９とともに切削加工することとなる。したがって、目詰まりの発生を抑制することができる。また、本実施の形態では、ダイシングブレード４０によって、半導体ウエハ２０を切断するため、ダイシングブレード４０は、少なくとも半導体ウエハ２０の裏面２ｂとダイシングテープ４１の接着界面まで切削加工することとなる。このダイシングテープ４１の基材は、例えばポリイミド樹脂などからなるため、ダイシングテープ４１のみを切削加工する場合、目詰まりが発生する場合がある。しかし、本実施の形態のように、ダイシングテープ４１が貼り付けられた裏面２ｂの反対側の面（主面２ａ）側から切削加工を行うことにより、ダイシングブレード４０は、ダイシングテープ４１の一部とともに、硬い半導体基板２を切削することとなる。したがって、例えば絶縁層９にポリイミド樹脂を用いた場合とは異なり、ダイシングブレード４０の目詰まりの発生を抑制することができる。
また、本実施の形態のように平面寸法が小さい半導体チップ１（図１参照）の製造工程においては、１枚の半導体ウエハ２０が有するスクライブラインの数が増加するので、本工程でのダイシングブレード４０による切削加工回数が増大する。このため、ダイシングブレード４０が損傷し易くなる。ダイシングブレード４０が損傷頻度が増加すると、都度、新しいダイシングブレード４０に交換する作業が必要となるので、製造効率が低下する原因となる。また、切削加工中に損傷した場合、ダイシング不良の原因となる。
また、製造効率向上の観点からは、スクライブ領域１ｂの幅（スクライブラインの幅）を狭くする程、１枚の半導体ウエハ２０から取得可能な半導体チップ１（図１参照）の数が増加するが、スクライブ領域１ｂの幅を狭くすると、ダイシングブレード４０の幅も狭くする必要がある。例えば、本実施の形態では、スクライブ領域１ｂの幅は６０μｍとしている。そしてダイシングブレード４０の幅を狭くすると、ダイシングブレード４０が損傷し易くなる。
このように、小型の半導体チップである本実施の形態の半導体装置の製造工程においては、ダイシングブレード４０の損傷を防止ないしは抑制する技術が必要となる。ダイシングブレード４０の損傷を防止ないしは抑制するためには、本工程におけるダイシングブレード４０への負荷を低減することが好ましい。スクライブ領域１ｂを構成する各部材の量を低減することで、ダイシングブレード４０の負荷を低減することができる。本実施の形態では、図７に示すようにストッパ１１やテストパターン１２、ヒューズターゲット１３を形成していない場所には、溝部１ｃを形成することにより、絶縁層９および絶縁層３の一部を取り除いているので、スクライブ領域１ｂを構成する各部材の量を低減し、ダイシングブレード４０の負荷を低減することができる。また、本実施の形態では、前記した裏面研削工程を施した後でダイシングするので、ダイシングブレード４０の負荷を低減することができる。
本工程で、半導体ウエハ２０の各スクライブラインに沿ってダイシングブレード４０を走らせて切断し、各デバイス領域１ａを個片化すると、図１〜図４に示す半導体チップ１が複数個取得できる。
以上説明した製造方法で得られる図１〜図４に示す半導体チップ１では、図４に示すように、金属パターン１０（図９参照）の切断残部である金属パターン１０ａはガードリング８と離間して形成されている。
また、金属パターン１０ａから溝部９ｄの端部までの距離は、溝部９ｄからガードリング８の端部（詳しくは最上層に形成されるガードリング８の端部）までの距離よりも短い。
また、本実施の形態では図７に示すようにストッパ１１をスクライブラインの交差部毎に配置するので、金属パターン１０の切断残部である図４に示す金属パターン１０ａは半導体チップ１の４つの角部にそれぞれ複数個形成されている。
また、図１２に示すテストパターン１２やヒューズターゲット１３が形成されたスクライブ領域１ｂを切断すると、図２４に示すような平面形状となる。詳しく説明すると、テストパターン１２（図１２参照）の切断残部である金属パターン１２ａは、図４に示す金属パターン１０ａが形成された領域とは別の領域に形成される。金属パターン１２ａが形成された領域には、デバイス領域１ａと同様に複数の絶縁層３が積層され、最上層の配線層である配線層５ｃ（図３参照）には、金属パターン１２ａが形成され、金属パターン１２ａの一部を絶縁層９が覆っている。しかし、絶縁層９には開口部が形成され、金属パターン１２ａの上面の一部は絶縁層９から露出している。また、金属パターン１２ａの側面（切断面）１２ｂはダイシング工程において切断されるので、側面１２ｂ全体が絶縁層９から露出している。また、テストパターン１２（図１２参照）は、前記したようにテスト用の電極として用いるために、平面積が広いので、この切断残部である金属パターン１２ａの側面１２ｂの幅Ｗ２は図４に示す金属パターン１０ａの側面１０ｂの幅Ｗ１よりも広い。換言すれば、金属パターン１０ａの幅（半導体チップ１の辺に沿った方向の長さ）Ｗ１は、金属パターン１２ａの幅（半導体チップ１の辺に沿った方向の長さ）Ｗ２よりも狭い。このように、金属パターン１０ａと金属パターン１２ａは区別される。
また、ヒューズターゲット１３（図１２参照）の切断残部である金属パターン１３ａは、図４に示す金属パターン１０ａが形成された領域とは別の領域に形成される。金属パターン１３ａが形成された領域には、デバイス領域１ａと同様に複数の絶縁層３が積層され、最上層の配線層である配線層５ｃ（図３参照）には、金属パターン１３ａが形成され、金属パターン１３ａの一部を絶縁層９が覆っている。しかし、絶縁層９には開口部が形成され、金属パターン１３ａの上面の一部は絶縁層９から露出している。また、金属パターン１３ａの側面（切断面）１３ｂはダイシング工程において切断されるので、側面１３ｂ全体が絶縁層９から露出している。また、ヒューズターゲット１３（図１２参照）は、認識精度を向上させるために露出面積を拡大させる観点から、ヒューズターゲット１３の周囲には、絶縁層９および絶縁層３の一部を取り除いた開口部が形成されている。このため、ヒューズターゲット１３の切断残部である金属パターン１３ａの周囲は、絶縁層９および絶縁層３の一部が取り除かれている。このように、金属パターン１０ａと金属パターン１３ａは区別される。
なお、取得した半導体チップ１をリードフレームや配線基板などに実装し、半導体パッケージを組み立てる場合もあるが、本実施の形態ではこの組み立て工程の詳細な説明は省略する。
（実施の形態２）
前記実施の形態１では、半導体ウエハ２０の主面２ａ上におけるストッパ１１の配置レイアウトに関し、複数のスクライブラインの交差部毎にストッパ１１を配置する実施態様について説明した。本実施の形態では、ストッパ１１のレイアウトの変形例について説明する。図２５は、図７に示す半導体ウエハの変形例である半導体ウエハの一部を示す拡大平面図である。なお、本実施の形態２の半導体ウエハ５０は、ストッパ１１のレイアウトを除き、前記実施の形態１と同様である。したがって、前記実施の形態１との相違点を中心に説明し、重複する説明は省略する。また、必要に応じて前記実施の形態１で説明した図１〜図２３を援用して説明する。
図２５に示す本実施の形態２の半導体ウエハ５０と図７に示す前記実施の形態１の半導体ウエハ２０との相違点は、ストッパ１１のレイアウトである。詳しく説明すると、半導体ウエハ５０では、図７に示す半導体ウエハ２０と同様に、行方向に延在する複数のスクライブライン（スクライブ領域１ｂ）と列方向に延在する複数のスクライブライン（スクライブ領域１ｂ）が交差する複数の交差部を有している。この複数の交差部のうち、半導体ウエハ５０の主面２ａ側の平面に対して最外周に位置する交差部、および最外周よりも内側に位置する第２列目の交差部にストッパ１１が形成されている。また、第２列目よりも内側に位置する交差部には、ストッパ１１が形成されていない。
前記実施の形態１で説明したように、本願発明者の検討によれば、スクライブ領域１ｂの交差部のうち、少なくとも最外周にストッパ１１を設けることにより、ストッパ１１よりも内側の領域の汚染を大幅に抑制することができることが判った。また、最外周および最外周よりも内側に位置する第２列目の交差部にストッパ１１を設けることにより、第２列目の交差部に配置したストッパ１１よりも内側の領域の汚染を防止できることが判った。
このため、図２５に示す半導体ウエハ５０のように、各スクライブラインの交差部のうち、最外周の交差部にストッパ１１ａを、最外周よりも内側に位置する第２列目の交差部にストッパ１１ｂを配置すれば、第２列目よりも内側の領域は、ストッパ１１の配置を省略することができる。換言すれば、本実施の形態２では、半導体ウエハ５０の外周に配置される無効チップ領域の角部にストッパ１１を配置して、無効チップ領域よりも内側の有効チップ領域にはストッパ１１を配置していない。
この場合、図７に示すストッパ１１のレイアウトと比較して、スクライブ領域１ｂに形成されるストッパ１１の量を大幅に削減することができるので、前記実施の形態１で説明したダイシング工程におけるダイシングブレード４０（図２２参照）の負荷を低減することができる。
さらに、本実施の形態２では、有効チップ領域にストッパ１１を形成しないので、第２列目の交差部よりも内側に位置する交差部では、絶縁層９および絶縁層３の一部を取り除き、溝部１ｃとしている。このため、図７に示す半導体ウエハ２０と比較して、前記実施の形態１で説明したダイシング工程におけるダイシングブレード４０（図２２参照）の負荷を大幅に低減することができる。
したがって、本実施の形態２によれば、ダイシングブレード４０（図２２参照）の損傷によるダイシング不良の発生を前記実施の形態１よりも、さらに効果的に防止することができる。
ただし、図２５に示す半導体ウエハ５０の場合、前記実施の形態１で説明した保護シート３０（図１８参照）を貼り付ける工程において、ストッパ１１（ストッパ１１ａ、ストッパ１１ｂのいずれか一方、または両方）と保護シート３０の間の一部に隙間が生じた場合、有効チップ領域内に汚染が広がる場合がある。したがって、より確実に有効チップ領域の汚染を防止する観点からは、前記実施の形態１で説明したように、有効チップ領域の角部にもストッパ１１を配置することが好ましい。
また、図２５に示す変形例の場合、金属パターン１０（図９参照）をパターニングする際、あるいは、絶縁層９などに溝部や開口部を形成する際に、無効チップ領域と有効チップ領域で、異なるパターンを形成する必要が生じる。したがって、有効チップ領域と無効チップ領域を同様のパターニングとして、効率的に金属パターン１０、や溝部１ｃなどを形成する観点からは、前記実施の形態１で説明したように、無効チップ領域と有効チップ領域とで区別することなく規則的にパターニングすることが好ましい。
（実施の形態３）
前記実施の形態１では、半導体ウエハ２０の主面２ａ上におけるストッパ１１の構造に関し、複数（４つ）の金属パターン１０を配線層５ｃに形成する例について説明した。本実施の形態では、ストッパ１１に形成する金属パターンの変形例について説明する。図２６は、図９に示す半導体ウエハの第１の変形例である半導体ウエハの一部を示す拡大平面図である。また、図２７は、図９に示す半導体ウエハの第２の変形例である半導体ウエハの一部を示す拡大平面図である。また、図２８は、図９に示す半導体ウエハの第３の変形例である半導体ウエハの一部を示す拡大平面図である。また、図２９は、図９に示す半導体ウエハの第４の変形例である半導体ウエハの一部を示す拡大平面図である。なお、図２６〜図２９に示す本実施の形態３の半導体ウエハ５１、５２、５３、５４は、ストッパ５１ａ、５２ａ、５３ａ、５４ａに形成する金属パターン５１ｂ、５２ｂ、５３ｂ、５４ｂの平面形状を除き、前記実施の形態１と同様である。したがって、前記実施の形態１との相違点を中心に説明し、重複する説明は省略する。また、必要に応じて前記実施の形態１で説明した図１〜図２３、あるいは前記実施の形態２で説明した図２５を援用して説明する。また、図２６〜図２９は平面図であるが、主面２ａ側に積層される各絶縁層や金属パターンなどの平面形状を判りやすくするため、ハッチングを付し、絶縁層９の下層に配置されるガードリング８や金属パターン５１ｂ、５２ｂ、５３ｂ、５４ｂの輪郭を点線で示している。
図２６〜図２９に示す本実施の形態３の半導体ウエハ５１、５２、５３、５４と前記実施の形態１で説明した半導体ウエハ２０の相違点は、ストッパ５１ａ、５２ａ、５３ａ、５４ａに形成された金属パターン５１ｂ、５２ｂ、５３ｂ、５４ｂの平面形状である。また、この平面形状の相違に起因して、金属パターン５１ｂ、５２ｂ、５３ｂ、５４ｂを覆う絶縁層９の盛り上がり部分の形状が異なるが、その他の点は前記実施の形態１と同様である。例えば、金属パターン５１ｂ、５２ｂ、５３ｂ、５４ｂは、いずれも、最上層の配線層、つまり、図１０に示す配線層５ｃに形成されており、この点で図９に示す金属パターン１０と同様である。また、各ストッパ５１ａ、５２ａ、５３ａ、５４ａのレイアウトについては、前記実施の形態１あるいは前記実施の形態２で説明した実施態様を適用することができるので重複する説明は省略する。以下、金属パターン５１ｂ、５２ｂ、５３ｂ、５４ｂの平面形状についてそれぞれ説明する。
まず、図２６に示す第１の変形例である半導体ウエハ５１が有するストッパ５１ａには、行列状に配置され、かつ、それぞれが四角形の外形形状（図８参照）を成すデバイス領域１ａの対角線に沿って、２本の金属パターン５１ｂが交差するように配置されている。また、金属パターン５１ｂは上面（表面）全体が絶縁層９に覆われている。
この半導体ウエハ５１を用いて、前記実施の形態１で説明した裏面研削工程を行う場合、金属パターン５１ｂを覆う絶縁層９と保護シート３０（図２１参照）を密着させることができるので、図３２あるいは図３３に示す比較例の半導体ウエハ７０、７１と比較すると、保護シート３０とストッパ５１ａの間に形成される空間を小さくすることができる。
ただし、金属パターン５１ｂは、スクライブライン（スクライブ領域１ｂ）の交差部内に配置されているので、前記実施の形態１で説明した金属パターン１０と比較すると、ガードリング８からの距離が遠い。したがって、図２１に示す空間３６の断面積を小さくして、前記実施の形態１で説明したシール効果を確実に得る観点からは、前記実施の形態１で説明した金属パターン１０の方が好ましい。
なお、例えばアルミニウムからなる金属パターンの配置量を低減することにより、前記実施の形態１で説明したダイシング工程において、ダイシング不良の発生を防止する観点からは、前記実施の形態１で説明した金属パターン１０と同程度の効果を得ることができる。
次に、図２７に示す第２の変形例である半導体ウエハ５２が有するストッパ５２ａには、スクライブラインの交差部内に、四角形の枠状の平面形状を成す金属パターン５２ｂが交差部の輪郭に沿って配置されている。また、金属パターン５２ｂは上面（表面）全体が絶縁層９に覆われている。
この半導体ウエハ５２を用いて、前記実施の形態１で説明した裏面研削工程を行う場合、金属パターン５２ｂを覆う絶縁層９と保護シート３０（図２１参照）を密着させることができるので、図３２あるいは図３３に示す比較例の半導体ウエハ７０、７１と比較すると、保護シート３０とストッパ５２ａの間に形成される空間を小さくすることができる。
ただし、金属パターン５２ｂは、スクライブライン（スクライブ領域１ｂ）の交差部内に配置されているので、前記実施の形態１で説明した金属パターン１０と比較すると、ガードリング８からの距離が遠い。したがって、図２１に示す空間３６の断面積を小さくして、前記実施の形態１で説明したシール効果を確実に得る観点からは、前記実施の形態１で説明した金属パターン１０の方が好ましい。
なお、金属パターンの配置量を低減することにより、ダイシング工程においてダイシング不良の発生を防止する観点からは、前記実施の形態１で説明した金属パターン１０と同程度の効果、あるいは前記実施の形態１で説明した金属パターン１０の方がより好ましい効果を得ることができる。金属パターン５２ｂは、スクライブラインの延在方向に沿って延在する辺の長さが、前記実施の形態１で説明した金属パターン１０よりも長い。したがって、ダイシング工程において、ダイシングブレード４０（図２２参照）が、このスクライブラインの延在方向に沿って延在する辺を切削しない場合には、前記実施の形態１と同等の効果を得ることができる。一方、このスクライブラインの延在方向に沿って延在する辺をダイシングブレード４０（図２２参照）で切削する場合には、前記実施の形態１で説明した態様の方がダイシングブレード４０の目詰まりを抑制する効果が高い。
次に、図２８に示す第３の変形例である半導体ウエハ５３が有するストッパ５３ａには、スクライブラインの交差部内に、四角形の平面形状を成す金属パターン５３ｂが交差部の輪郭に沿って配置されている。また、金属パターン５３ｂは上面（表面）全体が絶縁層９に覆われている。
この半導体ウエハ５３を用いて、前記実施の形態１で説明した裏面研削工程を行う場合、金属パターン５３ｂを覆う絶縁層９と保護シート３０（図２１参照）を密着させることができるので、図３２あるいは図３３に示す比較例の半導体ウエハ７０、７１と比較すると、保護シート３０とストッパ５３ａの間に形成される空間を小さくすることができる。
また、ストッパ５３ａの場合、金属パターン５３ｂを覆う絶縁層９と、保護シート３０の密着面積は、前記実施の形態１で説明したストッパ１１の場合と比較して増加するので、前記実施の形態１で説明したシール効果を維持する観点から、より好ましい。
ただし、金属パターン５３ｂは、スクライブライン（スクライブ領域１ｂ）の交差部内に配置されているので、前記実施の形態１で説明した金属パターン１０と比較すると、ガードリング８からの距離が遠い。したがって、図２１に示す空間３６の断面積を小さくして、前記実施の形態１で説明したシール効果を確実に得る観点からは、前記実施の形態１で説明した金属パターン１０の方が好ましい。
また、金属パターンの配置量を低減することにより、ダイシング工程においてダイシング不良の発生を防止する観点からは、金属パターン５３ｂは前記実施の形態１で説明した金属パターン１０よりも面積が切削する金属の平面積が大きいので、前記実施の形態１で説明した態様の方が好ましい。
なお、図２８で示す金属パターン５３ｂは図２７で示す金属パターン５２ｂと比較して平面積が広いので、少なくとも金属パターン５３ｂの外周が、全て絶縁層９に覆われていれば、図２７で示すストッパ５２ａと同等のシール効果を得ることができる。例えば、金属パターン５３ｂの中央領域は絶縁層９に覆われていなくても良い。ただし、保護シート３０（図２１参照）との密着面積を増大させて、シール効果を維持しやすくする観点からは、金属パターン５３ｂの全体を絶縁層９で覆うことが好ましい。
また、図２６〜図２８に示すストッパ５１ａ、５２ａ、５３ａでは、金属パターン５１ｂ、５２ｂ、５３ｂがいずれも交差部内に配置している。したがって、金属パターン５１ｂ、５２ｂ、５３ｂを配置するスペースを確保する観点からは、前記実施の形態で説明したストッパ１１（図９参照）のように、スクライブラインの交差部から各スクライブラインの延在方向に向かって、それぞれ突出した突出部１１ｄを形成しなくとも良い。しかし、ストッパ５１ａ、５２ａ、５３ａは、いずれも突出部１１ｄを形成している。このように、交差部内に金属パターン５１ｂ、５２ｂ、５３ｂを配置するストッパ５１ａ、５２ａ、５３ａにおいても、突出部１１ｄを形成することにより、シール効果が得られ易くなる。前記実施の形態１で説明したように、金属パターン５１ｂ、５２ｂ、５３ｂとガードリング８の間に形成された狭い空間よりも内側に配置される溝部１ｃ（図９参照）が形成された空間まで通じる経路距離を長くすることができるからである。
次に、図２９に示す第４の変形例である半導体ウエハ５４が有するストッパ５４ａには、スクライブラインの輪郭に沿った枠状の平面形状を成す金属パターン５４ｂが配置されている。金属パターン５４ｂは図２７に示す金属パターン５２ｂと同様に枠形の形状であるが、外形形状は四角形ではなく、スクライブラインの交差部から各スクライブラインの延在方向に向かって、それぞれ突出した形状となっている。つまり、図２７に示す金属パターン５２ｂを各スクライブラインの延在方向に向かって突出させた形状である。換言すれば、図９に示す複数の金属パターン１０を、スクライブ領域１ｂの輪郭に沿って連結し、一体化した形状となっている。また、金属パターン５４ｂは上面（表面）全体が絶縁層９に覆われている。
この半導体ウエハ５４を用いて、前記実施の形態１で説明した裏面研削工程を行う場合、金属パターン５４ｂを覆う絶縁層９と保護シート３０（図２１参照）を密着させることができるので、図３２あるいは図３３に示す比較例の半導体ウエハ７０、７１と比較すると、保護シート３０とストッパ５４ａの間に形成される空間を小さくすることができる。
また、ストッパ５４ａの場合、金属パターン５４ｂを覆う絶縁層９と、保護シート３０の密着面積は、前記実施の形態１で説明したストッパ１１の場合と比較して増加するので、前記実施の形態１で説明したシール効果を維持する観点から、より好ましい。
さらに、ストッパ５４ａの場合、金属パターン５４ｂが交差部よりも外側の突出部１１ｄに配置されているので、ガードリング８から金属パターン５４ｂまでの距離は前記実施の形態１で説明したストッパ１１と同程度である。したがって、図２１に示す空間３６と同程度の断面積を有する空間が形成される。また、各突出部１１ｄに形成された金属パターン５４ｂが切れ目なく一体に形成されているため、空間３６（図２１参照）よりも半導体ウエハ５４の内側に形成され、空間３６に隣接する（通じる）空間の体積を小さくすることができる。このため、前記実施の形態１で説明したストッパ１１よりも、シール効果が得られ易い。
ただし、金属パターンの配置量を低減することにより、ダイシング工程においてダイシング不良の発生を防止する観点からは、図２７で説明したストッパ５２ａと同程度の効果となる。前記実施の形態１で説明した金属パターン１０よりもスクライブラインの延在方向に沿って延在する辺の長さが長くなるからである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１、２、３では、半導体チップ１が有する配線層の積層構造として、図３に示すように絶縁層３を成膜し、絶縁層３を貫通するビア６を埋め込んだ後、絶縁層３上に配線４を形成して、このサイクルを順次繰り返すことにより積層する態様について説明した。しかし、配線層の積層構造はこれに限定されない。例えば、図３に示す半導体チップの変形例である半導体チップの拡大断面図である図３０に示すように、各配線層５ａ、５ｂの配線４ａ、４ｂを絶縁層３ａ、３ｂ内に埋め込んだ埋め込み配線構造に適用することもできる。図３０に示すように、絶縁層３に配線４を埋め込んで形成する技術は、デュアルダマシンプロセスと呼ばれる。図３０に示す半導体チップ６０では、絶縁層３内に埋め込まれる配線４ａ、４ｂおよびビア６は、銅（Ｃｕ）からなり、最上層の配線層５ｃに配置される配線４ｃは、例えばアルミニウムからなる。そして、最上層の配線４ｃは、絶縁層３ｃには埋め込まれず、絶縁層３ｃ上に形成されている。このように最上層の配線４ｃが絶縁層３ｃ上に形成されているので、絶縁層３ｃ上は平坦では無く、前記実施の形態１で説明した半導体チップ１と同様に凹凸が形成されている。したがって、配線４ｃを覆うように形成される絶縁層９は、配線４ｃなどの配置に倣って凹凸を有するので、前記実施の形態１、２、３で説明した技術を適用することができる。
また、例えば、前記実施の形態１では、ダイシング工程として、ダイシングブレード４０により、半導体ウエハ２０の主面２ａ側から裏面２ｂまで切断する態様について説明した。しかし、ダイシング方法はこれに限定されない。例えば、第１の幅を有する第１のダイシングブレードで、半導体ウエハ２０の主面２ａ側から半導体ウエハ２０の途中まで切削した後、第１の幅よりも狭い第２の幅を有する第２のダイシングブレードで裏面２ｂまで切削して切断する、ステップダイシング方法を適用することもできる。このステップダイシング方法では、ダイシング工程において、半導体ウエハ２０に印加される応力を低減することができるので、半導体チップの損傷を抑制出来る点で有利である。また、このステップダイシング法でダイシングすることにより得られた半導体チップは、主面側の外周に沿って段差部またはテーパ部が形成された形状となる。
また、例えば、前記実施の形態２では、半導体ウエハの主面上におけるストッパ１１の配置に係る変形例ついて例示的に説明した。しかし、ストッパの配置の変形例はこれに限定されない。例えば、本願発明者の検討によれば、少なくとも最外周の交差部にストッパ１１を配置すれば、研削液３５（図２０参照）の侵入を大幅に削減することができる。したがって、少なくとも最外周の交差部にストッパ１１が配置されていれば、前記実施の形態１で説明した図３１、図３２、図３３に示す比較例の半導体ウエハと比較すると、有効チップ領域の汚染を抑制することができる。
また、例えば、前記実施の形態３では、ストッパに形成する金属パターンの平面形状に係る変形例ついて例示的に説明した。しかし、金属パターンの平面形状は、前記実施の形態１で説明した実施態様や、前記実施の形態３で説明した実施態様を組み合わせて適用しても良い。
本発明は、導体装置の裏面側を研削する薄型の半導体装置に利用可能である。
１、６０ 半導体チップ（半導体装置）
１ａ デバイス領域
１ｂ スクライブ領域
１ｃ 溝部
２ 半導体基板
２ａ 主面
２ｂ 裏面
２ｃ 側面
２ｅ 半導体素子
２ｆ 半導体素子
３、３ａ、３ｂ、３ｃ 絶縁層（絶縁膜）
４、４ａ、４ｂ、４ｃ 配線
５、５ａ、５ｂ、５ｃ 配線層
６ ビア（配線）
７ パッド（電極、端子）
８ ガードリング（金属パターン）
９、９ａ、９ｂ 絶縁層（絶縁膜）
９ｃ 開口部
９ｄ 溝部
１０、１０ａ、５１ｂ、５２ｂ、５３ｂ、５４ｂ 金属パターン
１０ｂ 側面
１１、１１ａ、１１ｂ、５１ａ、５２ａ、５３ａ、５４ａ、７４ ストッパ（障壁、ストッパ部）
１１ｄ 突出部
１２ テストパターン（金属パターン）
１２ａ 金属パターン
１２ｂ 側面
１３ ヒューズターゲット（アライメントマーク、金属パターン）
１３ａ 金属パターン
１３ｂ 側面
２０、５０、５１、５２、５３、５４、７０、７１ 半導体ウエハ
２０ｃ 側面
３０ 保護シート
３０ａ 隙間
３１ ローラ
３２ 研削装置
３３ ステージ
３４ 砥石
３５ 研削液
３５ａ 研削液供給装置
３６、７３、７５ 空間
４０ ダイシングブレード
４１ ダイシングテープ
４２ 砥粒
４３ 結合材
７２ 矢印
Ｌ１、Ｌ２ 距離

Claims (30)

  1. （ａ）主面、前記主面の反対側に位置する裏面、前記主面側に形成された複数のデバイス領域、および前記複数のデバイス領域の間に配置されるスクライブ領域を有する半導体ウエハを準備する工程、
    （ｂ）前記半導体ウエハの前記主面側に、前記主面側を覆う保護シートを貼着した状態で研削液を供給して前記半導体ウエハの前記裏面側を研削する工程、
    （ｃ）前記（ｂ）工程の後、前記スクライブ領域に沿って、ダイシングブレードを走らせて前記半導体ウエハを切断し、前記複数のデバイス領域毎に分割する工程、
    を含み、
    前記（ａ）工程で準備する前記半導体ウエハの前記複数のデバイス領域には、
    前記主面に形成された複数の半導体素子と、
    前記複数の半導体素子を覆うように形成された第１絶縁層と、
    前記第１絶縁層上に形成された最上層配線層と、
    前記最上層配線層に形成され、且つ、前記複数の半導体素子と電気的に接続される複数の端子と、
    前記最上層配線層を覆うように形成され、且つ、前記複数の端子がそれぞれ露出する複数の開口部が形成された第２絶縁層と、
    が形成されており、
    前記（ａ）工程で準備する前記半導体ウエハの前記スクライブ領域の一部には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成された第１金属パターンと、
    前記第１金属パターンの上面全体を覆う前記第２絶縁層と、
    が形成されており、
    前記（ｂ）工程は、前記保護シートを前記第２絶縁層に貼着して行うことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記主面から前記最上層配線層の間には、複数の配線層が形成されており、
    前記（ａ）工程で準備する前記半導体ウエハの各デバイス領域には、前記主面から前記最上層配線層までの各配線層を互いに接続することで形成され、且つ、前記複数の端子が形成された領域を取り囲むように形成された第２金属パターンが形成されており、
    前記第２金属パターン上には、前記第２金属パターンの上面を覆うように前記第２絶縁層が形成されており、
    前記第１金属パターンと前記第２金属パターンは、離間して形成されていることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記デバイス領域に形成される前記第２絶縁層と、前記スクライブ領域に形成される前記第２絶縁層との間には溝部が形成されており、
    前記デバイス領域の前記第２絶縁層と前記スクライブ領域の前記第２絶縁層は分離していることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記溝部の前記スクライブ領域側の端部から前記第１金属パターンの端部までの距離は、前記溝部の前記デバイス領域側の端部から前記第２金属パターンの端部までの距離よりも短いことを特徴とする半導体装置の製造方法。
  5. 請求項３に記載の半導体装置の製造方法において、
    前記第２金属パターンには、基準電位が供給されることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記第１金属パターンは、長方形の平面形状を成し、
    前記第１金属パターンの短辺は、前記第１または第２スクライブラインの延在方向に沿って配置されていることを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部の間は、前記第２絶縁層および前記第１絶縁層の一部が取り除かれた溝部が形成されていることを特徴とする半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記第１金属パターンは、前記第１スクライブラインと前記第２スクライブラインが交差する交差部毎に配置されていることを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記第１金属パターンは、行列状に配置される前記複数のデバイス領域において、隣り合って配置される前記デバイス領域の間にそれぞれ配置されていることを特徴とする半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    前記（ａ）工程で準備する前記半導体ウエハの前記スクライブ領域の別の一部には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成され、且つ、前記最上層配線層よりも下層の配線層を介して、前記スクライブ領域の前記主面に形成された半導体素子と電気的に接続される第３金属パターンと、
    前記第３金属パターンの一部が露出するように前記第３金属パターンの外縁を覆う前記第２絶縁層と、が形成され、
    前記第１金属パターンの面積は、前記第３金属パターンの面積よりも小さいことを特徴とする半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記（ａ）工程で準備する前記半導体ウエハの前記スクライブ領域の別の一部には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成され、且つ、長方形の平面形状を成す第３金属パターンと、
    前記第３金属パターンの少なくとも一部が露出するように前記第１絶縁層を覆う前記第２絶縁層と、が形成され、
    前記第３金属パターン上には、前記第３金属パターンの長辺側の両端部が露出するように前記第２絶縁層を取り除いた開口部が形成されていることを特徴とする半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部のうち、最外周に位置する複数の第１の交差部および前記第１の交差部よりも前記半導体ウエハの中心側に位置する複数の第２の交差部には、前記第１金属パターンがそれぞれ形成され、
    前記第２の交差部よりも前記半導体ウエハの中心側に位置する第３の交差部には、前記第１金属パターンが形成されていないことを特徴とする半導体装置の製造方法。
  13. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部内には、
    行列状に配置され、かつ、それぞれが四角形の外形形状を成す前記複数のデバイス領域の対角線に沿って、２本の前記第１金属パターンが交差するように配置されていることを特徴とする半導体装置の製造方法。
  14. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部内には、
    四角形の枠状の平面形状を成すに前記第１金属パターンが、前記交差部の輪郭に沿って配置されていることを特徴とする半導体装置の製造方法。
  15. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部内には、
    四角形の平面形状を成す前記第１金属パターンが、前記交差部の輪郭に沿って配置されていることを特徴とする半導体装置の製造方法。
  16. 請求項１に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部内には、
    前記第１および第２スクライブラインの輪郭に沿った枠状の平面形状を成す前記第１金属パターンが配置され、
    前記第１金属パターンは、前記交差部から前記第１および第２スクライブラインの延在方向に向かって、それぞれ突出した形状となっていることを特徴とする半導体装置の製造方法。
  17. （ａ）主面、前記主面の反対側に位置する裏面、前記主面側に形成された複数のデバイス領域、および前記複数のデバイス領域の間に配置されるスクライブ領域を有する半導体ウエハを準備する工程、
    （ｂ）前記半導体ウエハの前記主面側に、前記主面側を覆う保護シートを貼着した状態で研削液を供給して前記半導体ウエハの前記裏面側を研削する工程、
    （ｃ）前記（ｂ）工程の後、前記スクライブ領域に沿って、ダイシングブレードを走らせて前記半導体ウエハを切断し、前記複数のデバイス領域毎に分割する工程、
    を含み、
    前記（ａ）工程で準備する前記半導体ウエハの前記複数のデバイス領域には、
    前記主面に形成された複数の半導体素子と、
    前記複数の配線層上に形成された第１絶縁層と、
    前記第１絶縁層上に形成された最上層配線層と、
    前記最上層配線層に形成され、且つ、前記複数の半導体素子と電気的に接続される複数の端子と、
    前記最上層配線層を覆うように形成され、且つ、前記複数の端子がそれぞれ露出する複数の開口部が形成された第２絶縁層と、
    が形成されており、
    前記（ａ）工程で準備する前記半導体ウエハの前記スクライブ領域には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成され、且つ、前記半導体ウエハの前記主面に形成された半導体素子と電気的に接続されない第１金属パターンと、
    前記第１金属パターンを覆う前記第２絶縁層と、を有する複数のストッパ部が形成され、
    前記（ｂ）工程では、前記複数のストッパ部の前記第２絶縁層と、前記保護シートとを密着させて行うことを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数のストッパ部は、前記第１スクライブラインと前記第２スクライブラインが交差する交差部毎にそれぞれ配置されていることを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の半導体装置の製造方法において、
    前記複数のストッパ部の前記第１絶縁層および前記第２絶縁層は、前記第１および第２スクライブラインの交差部から前記第１および第２スクライブラインの延在方向に向かって、それぞれ突出した突出部を有する形状となっており、前記第１金属パターンは前記突出部に形成されていることを特徴とする半導体装置の製造方法。
  20. 請求項１７に記載の半導体装置の製造方法において、
    前記スクライブ領域は行方向に沿って延在する複数の第１スクライブラインと、列方向に沿って延在する複数の第２スクライブラインを有し、
    前記複数の第１スクライブラインと前記複数の第２スクライブラインが交差する複数の交差部のうち、最外周に位置する複数の第１の交差部および前記第１の交差部よりも前記半導体ウエハの中心側に位置する複数の第２の交差部には、前記ストッパ部がそれぞれ形成され、
    前記第２の交差部よりも前記半導体ウエハの中心側に位置する第３の交差部には、前記ストッパ部が形成されていないことを特徴とする半導体装置の製造方法。
  21. 主面、前記主面の反対側に位置する裏面、前記主面側に形成されたデバイス領域、および前記デバイス領域周囲に配置されるスクライブ領域を有する半導体基板を有する半導体装置であって、
    前記デバイス領域には、
    前記主面に形成された複数の半導体素子と、
    前記複数の半導体素子を覆うように形成された第１絶縁層と、
    前記第１絶縁層上に形成された最上層配線層と、
    前記最上層配線層に形成され、且つ、前記複数の半導体素子と電気的に接続される複数の端子と、
    前記最上層配線層を覆うように形成され、且つ、前記複数の端子がそれぞれ露出する複数の開口部が形成された第２絶縁層と、
    が形成されており、
    前記スクライブ領域には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成された第１金属パターンと、
    前記半導体基板の端部における前記第１金属パターンの側面が露出するように、且つ、前記第１金属パターンの上面全体を覆うように形成された前記第２絶縁層と、が形成されていることを特徴とする半導体装置。
  22. 請求項２１に記載の半導体装置において、
    前記主面から前記最上層配線層の間には、複数の配線層が形成されており、
    前記デバイス領域には、前記主面から前記最上層配線層までの各配線層を互いに接続することで形成され、且つ、前記複数の端子が形成された領域を取り囲むように形成された第２金属パターンが形成されており、
    前記第２金属パターン上には、前記第２金属パターンの上面を覆うように前記第２絶縁層が形成されており、
    前記第１金属パターンと前記第２金属パターンは、離間して形成されていることを特徴とする半導体装置。
  23. 請求項２２に記載の半導体装置において、
    前記デバイス領域に形成される前記第２絶縁層と、前記スクライブ領域に形成される前記第２絶縁層との間には溝部が形成されており、
    前記デバイス領域の前記第２絶縁層と前記スクライブ領域の前記第２絶縁層は分離していることを特徴とする半導体装置。
  24. 請求項２３に記載の半導体装置において、
    前記溝部の前記スクライブ領域側の端部から前記第１金属パターンの端部までの距離は、前記溝部の前記デバイス領域側の端部から前記第２金属パターンの端部までの距離よりも短いことを特徴とする半導体装置。
  25. 請求項２３に記載の半導体装置において、
    前記第２金属パターンには、基準電位が供給されることを特徴とする半導体装置。
  26. 請求項２１に記載の半導体装置において、
    前記スクライブ領域の前記第１金属パターンが形成されていない領域では、前記第２絶縁層および前記第１絶縁層の一部が取り除かれていることを特徴とする半導体装置。
  27. 請求項２１に記載の半導体装置において、
    前記第１金属パターンは、前記半導体装置の角部に配置されていることを特徴とする半導体装置。
  28. 請求項２７に記載の半導体装置において、
    前記第１金属パターンは、前記半導体装置の４つの角部にそれぞれ複数形成されていることを特徴とする半導体装置。
  29. 請求項２１に記載の半導体装置において、
    前記スクライブ領域の前記第１金属パターンが形成されていない領域の一部には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成された第３金属パターンと、
    前記第３金属パターンの上面の一部、及び、前記半導体基板の端部における前記第３金属パターンの側面が露出するように、前記第３金属パターンの上面の一部および前記第１絶縁層を覆う前記第２絶縁層と、
    が形成され、
    前記第１金属パターンの前記側面の幅は、前記第３金属パターンの前記側面の幅よりも狭いことを特徴とする半導体装置。
  30. 請求項２１に記載の半導体装置において、
    前記スクライブ領域の前記第１金属パターンが形成されていない領域の一部には、
    前記主面上に形成された前記第１絶縁層と、
    前記最上層配線層に形成された第３金属パターンと、
    前記第３金属パターンの上面の一部、及び、前記半導体基板の端部における前記第３金属パターンの側面が露出するように、前記第３金属パターンの上面の一部および前記第１絶縁層を覆う前記第２絶縁層と、
    が形成され、
    前記第３金属パターンの周囲は前記第１絶縁層の一部が取り除かれていることを特徴とする半導体装置。
JP2009296749A 2009-12-28 2009-12-28 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP5401301B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009296749A JP5401301B2 (ja) 2009-12-28 2009-12-28 半導体装置の製造方法及び半導体装置
US12/978,944 US8298919B2 (en) 2009-12-28 2010-12-27 Manufacturing method of semiconductor device and semiconductor device
CN201010607827.0A CN102130049B (zh) 2009-12-28 2010-12-28 半导体器件的制造方法以及半导体器件
US13/612,348 US8956955B2 (en) 2009-12-28 2012-09-12 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296749A JP5401301B2 (ja) 2009-12-28 2009-12-28 半導体装置の製造方法及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013223610A Division JP5770245B2 (ja) 2013-10-28 2013-10-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2011138856A JP2011138856A (ja) 2011-07-14
JP5401301B2 true JP5401301B2 (ja) 2014-01-29

Family

ID=44186429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009296749A Expired - Fee Related JP5401301B2 (ja) 2009-12-28 2009-12-28 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (2) US8298919B2 (ja)
JP (1) JP5401301B2 (ja)
CN (1) CN102130049B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
JP6132525B2 (ja) 2012-11-30 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8987734B2 (en) * 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
JP6578985B2 (ja) * 2016-02-18 2019-09-25 三菱電機株式会社 基板、基板の切断方法
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
US10283424B1 (en) * 2018-03-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and packaging method
KR102438682B1 (ko) 2018-07-12 2022-08-31 삼성전자주식회사 커버 보호층을 가지는 반도체 칩
KR102378837B1 (ko) * 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
EP4160656A4 (en) * 2020-05-25 2023-08-16 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315304A (ja) 1992-05-12 1993-11-26 Sony Corp ウエハの裏面研削方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3440997B2 (ja) * 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
JP4058619B2 (ja) * 2001-10-25 2008-03-12 セイコーエプソン株式会社 半導体ウエハ
JP3865636B2 (ja) * 2002-01-09 2007-01-10 松下電器産業株式会社 半導体装置および半導体チップ
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004253678A (ja) * 2003-02-21 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP4222092B2 (ja) * 2003-05-07 2009-02-12 富士電機デバイステクノロジー株式会社 半導体ウェハ、半導体装置および半導体装置の製造方法
US20050026397A1 (en) * 2003-07-28 2005-02-03 International Business Machines Corporation Crack stop for low k dielectrics
JP2005228892A (ja) 2004-02-12 2005-08-25 Toshiba Corp 半導体ウェーハと半導体素子およびその製造方法
JP2005285853A (ja) * 2004-03-26 2005-10-13 Nec Electronics Corp 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP4769429B2 (ja) 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006032482A (ja) * 2004-07-13 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP2006108489A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置の製造方法
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US20080122039A1 (en) * 2006-11-02 2008-05-29 United Microelectronics Corp. Intergrated circuit device, chip, and method of fabricating the same
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
JP2009218504A (ja) * 2008-03-12 2009-09-24 Sanyo Electric Co Ltd 半導体装置
JP5173525B2 (ja) * 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法

Also Published As

Publication number Publication date
CN102130049B (zh) 2014-12-10
US8956955B2 (en) 2015-02-17
US8298919B2 (en) 2012-10-30
US20110156220A1 (en) 2011-06-30
US20130017669A1 (en) 2013-01-17
JP2011138856A (ja) 2011-07-14
CN102130049A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
JP5401301B2 (ja) 半導体装置の製造方法及び半導体装置
JP4636839B2 (ja) 電子デバイス
KR102251260B1 (ko) 웨이퍼 가공 방법
US8053337B2 (en) Method of manufacturing semiconductor device
US20110278722A1 (en) Semiconductor device and manufacturing method thereof
US20110241178A1 (en) Semiconductor device and method of manufacturing the same
US20110156219A1 (en) Semiconductor device
KR100881108B1 (ko) 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브라인 상에 형성된 공정-모니터 전극 패드를 포함하는반도체 웨이퍼
CN110707008A (zh) 半导体晶片的加工方法
JP2007067372A (ja) 半導体装置
CN102668050A (zh) 穿硅过孔保护环
KR20010090574A (ko) 스크라이브 라인 상에 뱅크를 구비하는 반도체 웨이퍼
US7518217B2 (en) Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
JP5271610B2 (ja) 半導体装置の製造方法
JP2013120767A (ja) 半導体装置の製造方法
US7704857B2 (en) Method of manufacturing semiconductor device
JP2005260059A (ja) 半導体装置、半導体ウェハおよび半導体装置の製造方法
JP4491036B2 (ja) 半導体装置の製造方法
JP5770245B2 (ja) 半導体装置
JP2009016420A (ja) 半導体装置の製造方法
JP2011035140A (ja) 半導体装置及びその製造方法
CN114078713A (zh) 半导体装置的制造方法及半导体装置
WO2024053521A1 (ja) 半導体装置の製造方法、及び構造体
JP4744078B2 (ja) 半導体ウェーハ
JP2004031619A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120820

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5401301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees