JP3440997B2 - 半導体ウェーハ及びその製造方法 - Google Patents
半導体ウェーハ及びその製造方法Info
- Publication number
- JP3440997B2 JP3440997B2 JP2000090708A JP2000090708A JP3440997B2 JP 3440997 B2 JP3440997 B2 JP 3440997B2 JP 2000090708 A JP2000090708 A JP 2000090708A JP 2000090708 A JP2000090708 A JP 2000090708A JP 3440997 B2 JP3440997 B2 JP 3440997B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polyimide film
- grinding
- scribe line
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000227 grinding Methods 0.000 claims description 78
- 229920001721 polyimide Polymers 0.000 claims description 74
- 239000008188 pellet Substances 0.000 claims description 38
- 239000000428 dust Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000009545 invasion Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0616—Random array, i.e. array with no symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ペレットの
表面を保護するためのポリイミド膜が形成されるポリイ
ミド膜形成工程と、その後、ポリイミド膜形成済みウェ
ーハの裏面が研削される裏面研削工程とを含む半導体ウ
ェーハの製造方法及びその製造方法で製造された半導体
ウェーハに関する。
表面を保護するためのポリイミド膜が形成されるポリイ
ミド膜形成工程と、その後、ポリイミド膜形成済みウェ
ーハの裏面が研削される裏面研削工程とを含む半導体ウ
ェーハの製造方法及びその製造方法で製造された半導体
ウェーハに関する。
【０００２】
【従来の技術】従来のポリイミド膜形成済みウェーハの
要部を平面図として示す図３と、前記ウェーハの表面に
表面保護テープを貼り付けたものの図３におけるＸ−Ｙ
線断面を示す図４とを用いて、その製造方法を従来の製
造方法１として説明する。半導体ペレット１が行列状に
配置されているポリイミド膜形成済みウェーハ２の製造
方法は、ウェーハ基板３の上に絶縁膜４が形成され、そ
の上に電極パッド５及びそれに繋がる配線パターン６が
形成される。また、互いに隣り合う半導体ペレット１の
間には、半導体ウェーハを個々の半導体ペレット１に切
断分離する工程であるダイシング工程で切断するライン
としてスクライブライン７が形成される。また、最外層
には、傷や汚染から配線パターン６を保護するためのポ
リイミド膜８が形成される。ポリイミド膜形成工程とし
ては、一般的な手順としてポリイミド塗布，ポリイミド
硬化，レジスト塗布，露光，不要部レジスト層除去，不
要部のポリイミド膜エッチング，レジスト層除去が施さ
れる。ポリイミド膜８のパターンは、全ての電極パッド
５の大部分の領域と、スクライブライン７の領域と、電
極パッド５とスクライブライン７が近接しているものに
ついてはその両者間の領域との部分のポリイミド膜８は
除去される。スクライブライン７の領域は、ダイシング
工程で用いるダイシングブレードの切れ味の劣化を早め
させないために除去され、電極パッド５の領域はボンデ
ィング工程でボンディングされるため露出している必要
があり除去される。
要部を平面図として示す図３と、前記ウェーハの表面に
表面保護テープを貼り付けたものの図３におけるＸ−Ｙ
線断面を示す図４とを用いて、その製造方法を従来の製
造方法１として説明する。半導体ペレット１が行列状に
配置されているポリイミド膜形成済みウェーハ２の製造
方法は、ウェーハ基板３の上に絶縁膜４が形成され、そ
の上に電極パッド５及びそれに繋がる配線パターン６が
形成される。また、互いに隣り合う半導体ペレット１の
間には、半導体ウェーハを個々の半導体ペレット１に切
断分離する工程であるダイシング工程で切断するライン
としてスクライブライン７が形成される。また、最外層
には、傷や汚染から配線パターン６を保護するためのポ
リイミド膜８が形成される。ポリイミド膜形成工程とし
ては、一般的な手順としてポリイミド塗布，ポリイミド
硬化，レジスト塗布，露光，不要部レジスト層除去，不
要部のポリイミド膜エッチング，レジスト層除去が施さ
れる。ポリイミド膜８のパターンは、全ての電極パッド
５の大部分の領域と、スクライブライン７の領域と、電
極パッド５とスクライブライン７が近接しているものに
ついてはその両者間の領域との部分のポリイミド膜８は
除去される。スクライブライン７の領域は、ダイシング
工程で用いるダイシングブレードの切れ味の劣化を早め
させないために除去され、電極パッド５の領域はボンデ
ィング工程でボンディングされるため露出している必要
があり除去される。
【０００３】ポリイミド膜８は、配線パターン６を傷や
汚染から保護するため、ある程度の厚みが必要とされ
る。ポリイミド膜８の厚みは、６μm以上で、絶縁膜４
や配線パターン６が２μm以下であるのに比べて非常に
厚く形成される。ポリイミド膜形成済みウェーハ２の表
面は、ポリイミド膜８の有る部分は凸になり、ポリイミ
ド膜８の無い部分は凹になる。この凹部はスクライブラ
イン７と同様に縦横に格子状に繋がって走る。また、電
極パッド５がスクライブライン７と近接していて、その
間にポリイミド膜８が形成されていない場合、前記電極
パッド５の凹部と前記スクライブラインの凹部は繋が
る。この凹部が、例えば裏面研削時に貼り付けられる表
面保護テープ９との間に隙間１０を生じさすこととな
る。
汚染から保護するため、ある程度の厚みが必要とされ
る。ポリイミド膜８の厚みは、６μm以上で、絶縁膜４
や配線パターン６が２μm以下であるのに比べて非常に
厚く形成される。ポリイミド膜形成済みウェーハ２の表
面は、ポリイミド膜８の有る部分は凸になり、ポリイミ
ド膜８の無い部分は凹になる。この凹部はスクライブラ
イン７と同様に縦横に格子状に繋がって走る。また、電
極パッド５がスクライブライン７と近接していて、その
間にポリイミド膜８が形成されていない場合、前記電極
パッド５の凹部と前記スクライブラインの凹部は繋が
る。この凹部が、例えば裏面研削時に貼り付けられる表
面保護テープ９との間に隙間１０を生じさすこととな
る。
【０００４】次に、半導体ウェーハの製造工程の１つで
ある裏面研削工程で使用される裏面研削装置１１の研削
ポジションを要部側面図として図５に示す。裏面研削装
置１１は、研削ポジションに、表面保護テープ９を貼り
付けられたポリイミド膜形成済みウェーハ２の表面を下
にして吸着する吸着テーブル１２と、高速回転し前記ウ
ェーハ２の裏面を研削する高速回転ホイール１３とを備
えている。高速回転ホイール１３には複数の砥石１５が
突出して取り付けられており、各砥石１５のすぐ内側に
は水を吹き出す穴１６を有している。前記裏面研削装置
１１は、研削ポジション以外に研削で発生する研削屑１
４を洗浄する洗浄ポジション（図示せず）を有してい
る。この裏面研削装置１１を用いて前記ウェーハ２の裏
面を所望の厚さに研削させる方法は、表面保護テープ９
の貼り付けられた前記ウェーハ２の表面を下にして吸着
テーブル１２に吸着させ、砥石１５を備えた高速回転ホ
イール１３を前記ウェーハ２の裏面の高さまで下降させ
高速回転させ前記ウェーハ２の裏面を研削させる。砥石
１５の内側には、研削によって発生する研削屑１４を洗
い流すためと、研削で発生する摩擦熱を冷却するための
水を吹き出す穴１６が開けられており、水を吹き出し研
削屑１４は洗い流される。ただし、水を供給せずに研削
する方法もある。裏面研削後このウェーハは洗浄ポジシ
ョン（図示せず）で洗浄され水切りされ収納ボックスに
順次、収納される。
ある裏面研削工程で使用される裏面研削装置１１の研削
ポジションを要部側面図として図５に示す。裏面研削装
置１１は、研削ポジションに、表面保護テープ９を貼り
付けられたポリイミド膜形成済みウェーハ２の表面を下
にして吸着する吸着テーブル１２と、高速回転し前記ウ
ェーハ２の裏面を研削する高速回転ホイール１３とを備
えている。高速回転ホイール１３には複数の砥石１５が
突出して取り付けられており、各砥石１５のすぐ内側に
は水を吹き出す穴１６を有している。前記裏面研削装置
１１は、研削ポジション以外に研削で発生する研削屑１
４を洗浄する洗浄ポジション（図示せず）を有してい
る。この裏面研削装置１１を用いて前記ウェーハ２の裏
面を所望の厚さに研削させる方法は、表面保護テープ９
の貼り付けられた前記ウェーハ２の表面を下にして吸着
テーブル１２に吸着させ、砥石１５を備えた高速回転ホ
イール１３を前記ウェーハ２の裏面の高さまで下降させ
高速回転させ前記ウェーハ２の裏面を研削させる。砥石
１５の内側には、研削によって発生する研削屑１４を洗
い流すためと、研削で発生する摩擦熱を冷却するための
水を吹き出す穴１６が開けられており、水を吹き出し研
削屑１４は洗い流される。ただし、水を供給せずに研削
する方法もある。裏面研削後このウェーハは洗浄ポジシ
ョン（図示せず）で洗浄され水切りされ収納ボックスに
順次、収納される。
【０００５】これに対して従来の製造方法２として、特
開昭６１−２３２６２５号公報では、裏面研削時にはス
クライブラインと電極パッドを含むウェーハ表面の全部
をポリイミド膜で覆ったポリイミド膜形成済みウェーハ
を準備し、裏面研削させ、その後、ポリイミド膜をエッ
チングで除去させる方法が提案されている。これによ
り、前記ウェーハを裏面研削装置のテーブルに貼り付け
るための貼付け用ワックスと電極パッドとが反応し前記
電極パッドが変色させられる不具合がなく、合わせて前
記電極パッドが傷付けられるという不具合も防止できる
とするものである。また、配線パターン形成済みウェー
ハの表面に２０〜５０μmの銀バンプメッキ層のような
凹凸を有している場合でも、ポリイミド膜の厚みを厚く
塗布することで前記ウェーハの表面を平坦化させ、裏面
研削時にウェーハ表面を下にして貼り付けられても、前
記ウェーハの表面の凹凸によるウェーハ割れを防止でき
るというものである。
開昭６１−２３２６２５号公報では、裏面研削時にはス
クライブラインと電極パッドを含むウェーハ表面の全部
をポリイミド膜で覆ったポリイミド膜形成済みウェーハ
を準備し、裏面研削させ、その後、ポリイミド膜をエッ
チングで除去させる方法が提案されている。これによ
り、前記ウェーハを裏面研削装置のテーブルに貼り付け
るための貼付け用ワックスと電極パッドとが反応し前記
電極パッドが変色させられる不具合がなく、合わせて前
記電極パッドが傷付けられるという不具合も防止できる
とするものである。また、配線パターン形成済みウェー
ハの表面に２０〜５０μmの銀バンプメッキ層のような
凹凸を有している場合でも、ポリイミド膜の厚みを厚く
塗布することで前記ウェーハの表面を平坦化させ、裏面
研削時にウェーハ表面を下にして貼り付けられても、前
記ウェーハの表面の凹凸によるウェーハ割れを防止でき
るというものである。
【０００６】
【発明が解決しようとする課題】従来の方法には以下の
問題があった。ポリイミド膜形成工程をパターニングま
ですべて完了後、裏面研削が実施される従来の製造方法
１では、電極パッド５とスクライブライン７とのポリイ
ミド膜８は、すでに除去されているため凹部となり、裏
面研削工程で表面保護テープ９が貼られたときに、ポリ
イミド膜形成済みウェーハ２の表面と表面保護テープ９
との間に隙間１０が生じることが避けられない。隙間１
０があると、裏面研削によって生じる研削屑１４が水や
空気に混じって前記ウェーハ２の裏面から側面を伝って
表面側に流され、ウェーハ最外周部の隙間１０から内部
に侵入する。さらに、研削屑１４を含んだ水や空気は毛
管現象などによって縦横に格子状に走る各々が繋がった
スクライブライン７に沿ってウェーハ中央部に向かって
流れ込む。研削屑１４は流される途中、スクライブライ
ン７と繋がった電極パッド５上に付着する。研削屑14の
内、硬く尖った形状をしているものは、比較的柔らかい
材質で形成されている電極パッド5に突き刺さる。裏面
研削後このウェーハは洗浄ポジション（図示せず）で洗
浄されるが、隙間１０に侵入し付着した研削屑１４は十
分に除去されない。さらに、表面保護テープ９が剥がさ
れた後にも洗浄工程（図示せず）が設けられているが、
研削屑１４は、電極パッド５上に突き刺さっており、完
全に除去することは難しい。
問題があった。ポリイミド膜形成工程をパターニングま
ですべて完了後、裏面研削が実施される従来の製造方法
１では、電極パッド５とスクライブライン７とのポリイ
ミド膜８は、すでに除去されているため凹部となり、裏
面研削工程で表面保護テープ９が貼られたときに、ポリ
イミド膜形成済みウェーハ２の表面と表面保護テープ９
との間に隙間１０が生じることが避けられない。隙間１
０があると、裏面研削によって生じる研削屑１４が水や
空気に混じって前記ウェーハ２の裏面から側面を伝って
表面側に流され、ウェーハ最外周部の隙間１０から内部
に侵入する。さらに、研削屑１４を含んだ水や空気は毛
管現象などによって縦横に格子状に走る各々が繋がった
スクライブライン７に沿ってウェーハ中央部に向かって
流れ込む。研削屑１４は流される途中、スクライブライ
ン７と繋がった電極パッド５上に付着する。研削屑14の
内、硬く尖った形状をしているものは、比較的柔らかい
材質で形成されている電極パッド5に突き刺さる。裏面
研削後このウェーハは洗浄ポジション（図示せず）で洗
浄されるが、隙間１０に侵入し付着した研削屑１４は十
分に除去されない。さらに、表面保護テープ９が剥がさ
れた後にも洗浄工程（図示せず）が設けられているが、
研削屑１４は、電極パッド５上に突き刺さっており、完
全に除去することは難しい。
【０００７】本発明の課題は、ポリイミド膜形成工程で
スクライブラインの大部分の領域とスクライブラインと
近接した電極パッドと前記スクライブラインとの間の領
域とのポリイミド膜が除去されたポリイミド膜形成済み
ウェーハが、その後、このウェーハ表面を真空吸着など
の簡便な方法で吸着される裏面研削工程において、裏面
研削時に発生する研削屑で電極パッドが汚染されること
を防止することである。
スクライブラインの大部分の領域とスクライブラインと
近接した電極パッドと前記スクライブラインとの間の領
域とのポリイミド膜が除去されたポリイミド膜形成済み
ウェーハが、その後、このウェーハ表面を真空吸着など
の簡便な方法で吸着される裏面研削工程において、裏面
研削時に発生する研削屑で電極パッドが汚染されること
を防止することである。
【０００８】ところで従来の製造方法２（特開昭６１−
２３２６２５号記載の方法）によると、裏面研削時には
配線パターン形成済みウェーハの表面は全面ポリイミド
膜で覆われているのでポリイミド膜の有無による凹凸は
生じず、電極パッドに研削屑が直接付着することはな
い。また、ポリイミド膜は裏面研削工程後は除去され半
導体ペレットの表面の保護のに残されるものではない。
したがって本発明の方法のようにポリイミド膜のパター
ン形成後に裏面研削を行うものではないので上記課題を
有さず本発明を示唆するものではない。
２３２６２５号記載の方法）によると、裏面研削時には
配線パターン形成済みウェーハの表面は全面ポリイミド
膜で覆われているのでポリイミド膜の有無による凹凸は
生じず、電極パッドに研削屑が直接付着することはな
い。また、ポリイミド膜は裏面研削工程後は除去され半
導体ペレットの表面の保護のに残されるものではない。
したがって本発明の方法のようにポリイミド膜のパター
ン形成後に裏面研削を行うものではないので上記課題を
有さず本発明を示唆するものではない。
【０００９】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、スクライブラインに近接
した電極パッドを有する半導体ペレットが行列状に配置
された配線パターン形成済みウェーハが準備される工程
と、全ての電極パッドの大部分の領域と、スクライブラ
インの大部分の領域と、スクライブラインと近接した電
極パッドと前記スクライブラインとの間の領域とを除い
た部分に前記半導体ペレットの表面を保護するためのポ
リイミド膜がパターン形成されるポリイミド膜形成工程
と、その後、前記ウェーハの裏面が研削される裏面研削
工程とを有する半導体ウェーハの製造方法において、前
記ポリイミド膜形成工程のポリイミド膜のパターンが、
縦横に格子状に走るスクライブラインの交叉点近傍にス
クライブラインを分断して裏面研削時に発生する研削屑
の侵入を防ぐような堤防を含むことを特徴とする半導体
ウェーハの製造方法である。上記製造方法によると、裏
面研削時に発生する研削屑が水または空気に混じってス
クライブライン上のポリイミド膜のない凹部から侵入し
てきても、スクライブライン上に前記堤防が設けられて
いることで、この堤防より内部へ侵入できず電極パッド
に付着することが防げられる。また、上記製造方法で製
造された半導体ウェーハは、前記ポリイミド膜形成工程
のポリイミド膜のパターンが、縦横に格子状に走るスク
ライブラインの交叉点近傍にスクライブラインを分断し
て裏面研削時に発生する研削屑の侵入を防ぐように前記
堤防を有することを特徴とする半導体ウェーハである。
スクライブライン上のポリイミド膜を一部除去せず堤防
として残すことによって、ダイシング工程でダイシング
ブレードの切れ味の寿命を若干短くすることが懸念され
るがスクライブライン上の前記堤防の幅を極力小さくす
ることで影響を少なくできる。
するために提案されたもので、スクライブラインに近接
した電極パッドを有する半導体ペレットが行列状に配置
された配線パターン形成済みウェーハが準備される工程
と、全ての電極パッドの大部分の領域と、スクライブラ
インの大部分の領域と、スクライブラインと近接した電
極パッドと前記スクライブラインとの間の領域とを除い
た部分に前記半導体ペレットの表面を保護するためのポ
リイミド膜がパターン形成されるポリイミド膜形成工程
と、その後、前記ウェーハの裏面が研削される裏面研削
工程とを有する半導体ウェーハの製造方法において、前
記ポリイミド膜形成工程のポリイミド膜のパターンが、
縦横に格子状に走るスクライブラインの交叉点近傍にス
クライブラインを分断して裏面研削時に発生する研削屑
の侵入を防ぐような堤防を含むことを特徴とする半導体
ウェーハの製造方法である。上記製造方法によると、裏
面研削時に発生する研削屑が水または空気に混じってス
クライブライン上のポリイミド膜のない凹部から侵入し
てきても、スクライブライン上に前記堤防が設けられて
いることで、この堤防より内部へ侵入できず電極パッド
に付着することが防げられる。また、上記製造方法で製
造された半導体ウェーハは、前記ポリイミド膜形成工程
のポリイミド膜のパターンが、縦横に格子状に走るスク
ライブラインの交叉点近傍にスクライブラインを分断し
て裏面研削時に発生する研削屑の侵入を防ぐように前記
堤防を有することを特徴とする半導体ウェーハである。
スクライブライン上のポリイミド膜を一部除去せず堤防
として残すことによって、ダイシング工程でダイシング
ブレードの切れ味の寿命を若干短くすることが懸念され
るがスクライブライン上の前記堤防の幅を極力小さくす
ることで影響を少なくできる。
【００１０】
【発明の実施の形態】本発明の半導体ウェーハの製造方
法における配線パターン形成済みウェーハは、半導体ペ
レット上に配置される電極パッドの中のいくつかがスク
ライブラインに近接するあまり両者の間にポリイミド膜
を形成できないような電極パッドを含む半導体ペレット
が行列状に配置されている。そしてポリイミド膜形成工
程は全ての電極パッドの少なくともボンディングに必要
な部分の領域と、スクライブラインの大部分の領域と、
スクライブラインと電極パッドが近接していてその間に
ポリイミド膜を形成できないほどの非常に狭い領域とを
除いた部分に前記半導体ペレットの表面を保護するため
のポリイミド膜がパターン形成される。その後に行われ
る裏面研削工程はポリイミド膜形成済みウェーハの表面
が裏面研削装置のテーブルに直接真空吸着されたり、表
面保護テープを貼付けて真空吸着されたり、あるいは貼
り付け用ワックスにより貼り付けられたりして前記ウェ
ーハの裏面が研削される。本発明の半導体ウェーハの製
造方法の特徴としては前記ポリイミド膜形成工程のポリ
イミド膜のパターンが、縦横に格子状に走るスクライブ
ラインの交叉点近傍にスクライブラインを分断して裏面
研削時に発生する研削屑の侵入を防ぐような堤防を含
む。前記堤防の第１の配置の分類として、前記堤防がウ
ェーハ最外周部の正形ペレットまたは非正形ペレットの
みのスクライブラインの交叉点近傍に形成されるもの
で、スクライブライン上に残るポリイミド膜を比較的少
なくしてウェーハ最外周部で研削屑の侵入が防止され
る。レチクルパターンはウェーハ最外周部用とそれ以外
の部分用とを準備し使い分ける必要があるが、ダイシン
グブレードの寿命劣化に対する懸念が少ない。
法における配線パターン形成済みウェーハは、半導体ペ
レット上に配置される電極パッドの中のいくつかがスク
ライブラインに近接するあまり両者の間にポリイミド膜
を形成できないような電極パッドを含む半導体ペレット
が行列状に配置されている。そしてポリイミド膜形成工
程は全ての電極パッドの少なくともボンディングに必要
な部分の領域と、スクライブラインの大部分の領域と、
スクライブラインと電極パッドが近接していてその間に
ポリイミド膜を形成できないほどの非常に狭い領域とを
除いた部分に前記半導体ペレットの表面を保護するため
のポリイミド膜がパターン形成される。その後に行われ
る裏面研削工程はポリイミド膜形成済みウェーハの表面
が裏面研削装置のテーブルに直接真空吸着されたり、表
面保護テープを貼付けて真空吸着されたり、あるいは貼
り付け用ワックスにより貼り付けられたりして前記ウェ
ーハの裏面が研削される。本発明の半導体ウェーハの製
造方法の特徴としては前記ポリイミド膜形成工程のポリ
イミド膜のパターンが、縦横に格子状に走るスクライブ
ラインの交叉点近傍にスクライブラインを分断して裏面
研削時に発生する研削屑の侵入を防ぐような堤防を含
む。前記堤防の第１の配置の分類として、前記堤防がウ
ェーハ最外周部の正形ペレットまたは非正形ペレットの
みのスクライブラインの交叉点近傍に形成されるもの
で、スクライブライン上に残るポリイミド膜を比較的少
なくしてウェーハ最外周部で研削屑の侵入が防止され
る。レチクルパターンはウェーハ最外周部用とそれ以外
の部分用とを準備し使い分ける必要があるが、ダイシン
グブレードの寿命劣化に対する懸念が少ない。
【００１１】前記半導体ウェーハの製造方法において、
前記堤防の第２の配置の分類は前記堤防が縦横に格子状
に走るスクライブラインのすべての交叉点近傍に形成さ
れるもので、ウェーハ最外周部で研削屑の侵入が防止さ
れることはもとより研削屑がウェーハ最外周部の前記堤
防を乗り越えて侵入した場合でも、各半導体ペレットご
とに前記堤防が配置されるため汚染の拡大を最小限に押
さえることができる。また、レチクルパターンはウェー
ハ最外周部とそれ以外の部分で共通のものを使用できる
がダイシングブレードの寿命劣化に対する懸念は第１の
配置の分類よりも大きい。しかし、これは前記堤防の幅
を狭くすることで低減できる。
前記堤防の第２の配置の分類は前記堤防が縦横に格子状
に走るスクライブラインのすべての交叉点近傍に形成さ
れるもので、ウェーハ最外周部で研削屑の侵入が防止さ
れることはもとより研削屑がウェーハ最外周部の前記堤
防を乗り越えて侵入した場合でも、各半導体ペレットご
とに前記堤防が配置されるため汚染の拡大を最小限に押
さえることができる。また、レチクルパターンはウェー
ハ最外周部とそれ以外の部分で共通のものを使用できる
がダイシングブレードの寿命劣化に対する懸念は第１の
配置の分類よりも大きい。しかし、これは前記堤防の幅
を狭くすることで低減できる。
【００１２】尚、前記堤防を有するポリイミド膜形成済
みウェーハが、裏面研削時に裏面研削装置の吸着テーブ
ルに直接もしくは、表面保護テープを貼付けて真空吸着
される場合、前記堤防はウェーハ外周部のポリイミド膜
のない凹部と吸着テーブルとの隙間あるいは表面保護テ
ープとの隙間から研削屑が侵入することを防止できる。
また、貼り付け用ワックスを用いて貼り付けられる場合
においてもポリイミド膜のない凹部に貼り付け用ワック
スが完全に充填されず隙間が生じても前記堤防は研削屑
の侵入を防止することができる。
みウェーハが、裏面研削時に裏面研削装置の吸着テーブ
ルに直接もしくは、表面保護テープを貼付けて真空吸着
される場合、前記堤防はウェーハ外周部のポリイミド膜
のない凹部と吸着テーブルとの隙間あるいは表面保護テ
ープとの隙間から研削屑が侵入することを防止できる。
また、貼り付け用ワックスを用いて貼り付けられる場合
においてもポリイミド膜のない凹部に貼り付け用ワック
スが完全に充填されず隙間が生じても前記堤防は研削屑
の侵入を防止することができる。
【００１３】
【実施例１】本発明に基づく第１の配置の分類の１例を
実施例１として要部を平面図として示す図１によって説
明する。前記半導体ウェーハの製造方法において、ポリ
イミド膜形成工程のポリイミド膜８のパターンが、縦横
に格子状に走るスクライブライン７の交叉点近傍にスク
ライブライン７を分断して裏面研削時に発生する研削屑
１４の侵入を防ぐような堤防１７ａを、ウェーハ最外周
部の正形ペレット１８または非正形ペレット１９間のみ
に配置するものである。堤防１７ａの形状はウェーハ最
外周部の上下左右に隣合う正形ペレット１８または非正
形ペレット１９の表面の保護のためのポリイミド膜８同
士が互いに堤防１７ａで繋がれるように形成させる。た
だし、ウェーハ最外周部の正形ペレット１８以外の正形
ペレット２０との間については堤防１７ａは形成されな
い。また、図１では堤防１７ａの幅を小さくするため交
叉点内には堤防１７ａを形成していないが、前記堤防１
７ａの強度を上げるため交叉点内にも堤防１７ａの幅を
拡大し形成してもよい。このパターンではスクライブラ
イン７上に残るポリイミド膜８を比較的少なくしてウェ
ーハ最外周部で研削屑１４の侵入が防止されるが、レチ
クルパターンをウェーハ最外周部の正形ペレット１８及
び非正形ペレット１９用とそれ以外の正形ペレット２０
用とを準備し使い分ける必要がある。
実施例１として要部を平面図として示す図１によって説
明する。前記半導体ウェーハの製造方法において、ポリ
イミド膜形成工程のポリイミド膜８のパターンが、縦横
に格子状に走るスクライブライン７の交叉点近傍にスク
ライブライン７を分断して裏面研削時に発生する研削屑
１４の侵入を防ぐような堤防１７ａを、ウェーハ最外周
部の正形ペレット１８または非正形ペレット１９間のみ
に配置するものである。堤防１７ａの形状はウェーハ最
外周部の上下左右に隣合う正形ペレット１８または非正
形ペレット１９の表面の保護のためのポリイミド膜８同
士が互いに堤防１７ａで繋がれるように形成させる。た
だし、ウェーハ最外周部の正形ペレット１８以外の正形
ペレット２０との間については堤防１７ａは形成されな
い。また、図１では堤防１７ａの幅を小さくするため交
叉点内には堤防１７ａを形成していないが、前記堤防１
７ａの強度を上げるため交叉点内にも堤防１７ａの幅を
拡大し形成してもよい。このパターンではスクライブラ
イン７上に残るポリイミド膜８を比較的少なくしてウェ
ーハ最外周部で研削屑１４の侵入が防止されるが、レチ
クルパターンをウェーハ最外周部の正形ペレット１８及
び非正形ペレット１９用とそれ以外の正形ペレット２０
用とを準備し使い分ける必要がある。
【００１４】この製造方法で製造された半導体ウェーハ
はウェーハ最外周部の上下左右に隣合う正形ペレット１
８または非正形ペレット１９のスクライブライン７の交
叉点近傍にのみ前記堤防１７ａを有している。この前記
堤防１７ａが裏面研削工程で発生する研削屑１４の侵入
を防止する。
はウェーハ最外周部の上下左右に隣合う正形ペレット１
８または非正形ペレット１９のスクライブライン７の交
叉点近傍にのみ前記堤防１７ａを有している。この前記
堤防１７ａが裏面研削工程で発生する研削屑１４の侵入
を防止する。
【００１５】
【実施例２】本発明に基づく第２の配置の分類の１例を
実施例２として要部を平面図として示す図２によって説
明する。前記半導体ウェーハの製造方法において、前記
ポリイミド膜形成工程のポリイミド膜８のパターンが、
縦横に格子状に走るスクライブライン７の交叉点近傍に
スクライブライン７を分断して裏面研削時に発生する研
削屑１４の侵入を防ぐような堤防１７ｂを、縦横に格子
状に走るスクライブライン７のすべての交叉点近傍に含
むものである。堤防１７ｂの形状は上下左右に隣合うす
べての正形ペレット１８，２０及び非正形ペレット１９
の表面の保護のためのポリイミド膜８同士が堤防１７ｂ
で互いに繋がれるように形成させる。図２では、交叉点
から延びる４方向のスクライブライン７のすべてに１個
所ずつ堤防１７ｂを配置したが、互いに直交する２方向
のスクライブライン７に各々１個所ずつ配置するだけで
もよい。また、図２ではダイシングブレードの寿命劣化
を早めない目的で堤防１７ｂの幅が小さくなるように交
叉点内には堤防１７ｂを形成していないが、堤防１７ｂ
の強度を上げるため交叉点内にも堤防１７ｂの幅を拡大
し形成してもよい。
実施例２として要部を平面図として示す図２によって説
明する。前記半導体ウェーハの製造方法において、前記
ポリイミド膜形成工程のポリイミド膜８のパターンが、
縦横に格子状に走るスクライブライン７の交叉点近傍に
スクライブライン７を分断して裏面研削時に発生する研
削屑１４の侵入を防ぐような堤防１７ｂを、縦横に格子
状に走るスクライブライン７のすべての交叉点近傍に含
むものである。堤防１７ｂの形状は上下左右に隣合うす
べての正形ペレット１８，２０及び非正形ペレット１９
の表面の保護のためのポリイミド膜８同士が堤防１７ｂ
で互いに繋がれるように形成させる。図２では、交叉点
から延びる４方向のスクライブライン７のすべてに１個
所ずつ堤防１７ｂを配置したが、互いに直交する２方向
のスクライブライン７に各々１個所ずつ配置するだけで
もよい。また、図２ではダイシングブレードの寿命劣化
を早めない目的で堤防１７ｂの幅が小さくなるように交
叉点内には堤防１７ｂを形成していないが、堤防１７ｂ
の強度を上げるため交叉点内にも堤防１７ｂの幅を拡大
し形成してもよい。
【００１６】この製造方法で製造された半導体ウェーハ
は縦横に格子状に走るスクライブライン７のすべての交
叉点近傍に堤防１７ｂを有している。堤防１７ｂは裏面
研削工程で発生する研削屑１４の侵入を防止する。さら
に研削屑１４がウェーハ最外周部の堤防１７ｂを乗り越
えて侵入した場合でも、半導体ペレット１ごとに堤防１
７ｂが配置されているため汚染の拡大を最小限に押さえ
ることができる。
は縦横に格子状に走るスクライブライン７のすべての交
叉点近傍に堤防１７ｂを有している。堤防１７ｂは裏面
研削工程で発生する研削屑１４の侵入を防止する。さら
に研削屑１４がウェーハ最外周部の堤防１７ｂを乗り越
えて侵入した場合でも、半導体ペレット１ごとに堤防１
７ｂが配置されているため汚染の拡大を最小限に押さえ
ることができる。
【００１７】
【発明の効果】本発明の半導体ウェーハの製造方法およ
びその製造方法で製造された半導体ウェーハは裏面研削
工程においてウェーハ外周部のポリイミド膜のない凹部
からの研削屑の侵入を防ぎ電極パッドの上を研削屑で汚
染することなく、その後の外観検査での研削屑付着不良
を減少させボンディング工程での接合を確実なものにす
る。
びその製造方法で製造された半導体ウェーハは裏面研削
工程においてウェーハ外周部のポリイミド膜のない凹部
からの研削屑の侵入を防ぎ電極パッドの上を研削屑で汚
染することなく、その後の外観検査での研削屑付着不良
を減少させボンディング工程での接合を確実なものにす
る。
【図面の簡単な説明】
【図１】 本発明に基づく実施例１のポリイミド膜形成
済みウェーハの要部平面図
済みウェーハの要部平面図
【図２】 本発明に基づく実施例２のポリイミド膜形成
済みウェーハの要部平面図
済みウェーハの要部平面図
【図３】 従来のポリイミド膜形成済みウェーハの要部
平面図
平面図
【図４】 ポリイミド膜形成済みウェーハの表面に表面
保護テープを貼り付けたもののＸ−Ｙ線断面
保護テープを貼り付けたもののＸ−Ｙ線断面
【図５】 裏面研削装置の研削ポジションの要部側面図
【符号の説明】
１ 半導体ペレット
２ ポリイミド膜形成済みのウェーハ
７ スクライブライン
８ ポリイミド膜
１４ 研削屑
１７ａ，17ｂ 堤防
１８ ウェーハ最外周の正形ペレット
１９ 非正形ペレット
２０ ウェーハ最外周以外の正形ペレット
Claims (6)
- 【請求項１】スクライブラインに近接した電極パッドを
有する半導体ペレットが行列状に配置された配線パター
ン形成済みウェーハが準備される工程と、全ての電極パ
ッドの大部分の領域と、スクライブラインの大部分の領
域と、スクライブラインと近接した電極パッドと前記ス
クライブラインとの間の領域とを除いた部分に前記半導
体ペレットの表面を保護するためのポリイミド膜がパタ
ーン形成されるポリイミド膜形成工程と、その後、この
ウェーハの裏面が研削される裏面研削工程とを有する半
導体ウェーハの製造方法において、前記ポリイミド膜形
成工程のポリイミド膜のパターンが、縦横に格子状に走
るスクライブラインの交叉点近傍にスクライブラインを
分断して裏面研削時に発生する研削屑の侵入を防ぐよう
な堤防を含むことを特徴とする半導体ウェーハの製造方
法。 - 【請求項２】前記堤防が、ウェーハ最外周部の正形ペレ
ットまたは非正形ペレットのスクライブラインの交叉点
近傍に形成されることを特徴とする請求項１の半導体ウ
ェーハの製造方法。 - 【請求項３】前記堤防が、縦横に格子状に走るスクライ
ブラインのすべての交叉点近傍に形成されることを特徴
とする請求項１の半導体ウェーハの製造方法。 - 【請求項４】半導体ペレットが行列状に配置された配線
パターン形成済みウェーハが準備される工程と、次に前
記半導体ペレット表面を保護するためのポリイミド膜が
パターン形成されるポリイミド膜形成工程と、その後
に、このウェーハの裏面が研削される裏面研削工程とを
有する製造方法で製造される半導体ウェーハのポリイミ
ド膜のパターンが、全ての電極パッドの大部分の領域
と、スクライブラインの大部分の領域と、電極パッドと
スクライブラインが近接しているものについては両者間
の領域との部分のポリイミド膜は開口していて、縦横に
格子状に走るスクライブラインの交叉点近傍にスクライ
ブラインを分断して裏面研削時に発生する研削屑の侵入
を防ぐような堤防を有することを特徴とする半導体ウェ
ーハ。 - 【請求項５】前記堤防が、ウェーハ最外周部の正形ペレ
ットまたは非正形ペレットのスクライブラインの交叉点
近傍に形成されていることを特徴とする請求項４の半導
体ウェーハ。 - 【請求項６】前記堤防が、縦横に格子状に走るスクライ
ブラインのすべての交叉点近傍に形成されていることを
特徴とする請求項４の半導体ウェーハ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090708A JP3440997B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体ウェーハ及びその製造方法 |
| US09/816,229 US6462401B2 (en) | 2000-03-27 | 2001-03-26 | Semiconductor wafer having a bank on a scribe line |
| KR1020010015761A KR20010090574A (ko) | 2000-03-27 | 2001-03-26 | 스크라이브 라인 상에 뱅크를 구비하는 반도체 웨이퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090708A JP3440997B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体ウェーハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274129A JP2001274129A (ja) | 2001-10-05 |
| JP3440997B2 true JP3440997B2 (ja) | 2003-08-25 |
Family
ID=18606281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090708A Expired - Fee Related JP3440997B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体ウェーハ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6462401B2 (ja) |
| JP (1) | JP3440997B2 (ja) |
| KR (1) | KR20010090574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696762B1 (ko) | 2005-04-26 | 2007-03-19 | 주식회사 하이닉스반도체 | 반도체 제조 방법 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002373869A (ja) * | 2001-06-13 | 2002-12-26 | Mitsubishi Electric Corp | 半導体チップ、シリコンウェハ、及び、半導体チップの製造方法 |
| CN1287435C (zh) | 2002-06-27 | 2006-11-29 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| TW556957U (en) * | 2002-08-13 | 2003-10-01 | Advanced Semiconductor Eng | Semiconductor wafer and semiconductor device |
| AU2003291199A1 (en) * | 2002-12-09 | 2004-06-30 | Advanced Interconnect Technologies Limited | Package having exposed integrated circuit device |
| US20050064683A1 (en) * | 2003-09-19 | 2005-03-24 | Farnworth Warren M. | Method and apparatus for supporting wafers for die singulation and subsequent handling |
| US20050064679A1 (en) * | 2003-09-19 | 2005-03-24 | Farnworth Warren M. | Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods |
| US7713841B2 (en) * | 2003-09-19 | 2010-05-11 | Micron Technology, Inc. | Methods for thinning semiconductor substrates that employ support structures formed on the substrates |
| JP2005285853A (ja) * | 2004-03-26 | 2005-10-13 | Nec Electronics Corp | 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法 |
| US7244665B2 (en) * | 2004-04-29 | 2007-07-17 | Micron Technology, Inc. | Wafer edge ring structures and methods of formation |
| JP4609983B2 (ja) | 2004-04-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 電極パッドを備える素子 |
| US7518217B2 (en) * | 2004-11-11 | 2009-04-14 | Yamaha Corporation | Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor |
| US7223630B2 (en) * | 2004-12-03 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low stress semiconductor device coating and method of forming thereof |
| JP4994757B2 (ja) * | 2006-09-15 | 2012-08-08 | 三菱電機株式会社 | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
| JP5401301B2 (ja) * | 2009-12-28 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| US8551814B2 (en) * | 2010-03-11 | 2013-10-08 | Freescale Semiconductor, Inc. | Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing |
| JP2014138143A (ja) * | 2013-01-18 | 2014-07-28 | Toyota Motor Corp | 半導体装置の製造方法、半導体ウエハ、及び、半導体装置 |
| JP5811110B2 (ja) * | 2013-01-31 | 2015-11-11 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN108346555A (zh) * | 2017-01-23 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| US10497690B2 (en) * | 2017-09-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly |
| KR102438682B1 (ko) | 2018-07-12 | 2022-08-31 | 삼성전자주식회사 | 커버 보호층을 가지는 반도체 칩 |
| JP7157630B2 (ja) * | 2018-11-05 | 2022-10-20 | ローム株式会社 | 半導体素子および半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232625A (ja) | 1985-04-09 | 1986-10-16 | Nec Corp | 半導体装置の製造方法 |
| US5414297A (en) * | 1989-04-13 | 1995-05-09 | Seiko Epson Corporation | Semiconductor device chip with interlayer insulating film covering the scribe lines |
| JP3438369B2 (ja) * | 1995-01-17 | 2003-08-18 | ソニー株式会社 | 部材の製造方法 |
| US5824457A (en) * | 1996-10-02 | 1998-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Use of WEE (wafer edge exposure) to prevent polyimide contamination |
| US5723385A (en) * | 1996-12-16 | 1998-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Wafer edge seal ring structure |
| JPH1140522A (ja) * | 1997-07-17 | 1999-02-12 | Rohm Co Ltd | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード |
-
2000
- 2000-03-27 JP JP2000090708A patent/JP3440997B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-26 KR KR1020010015761A patent/KR20010090574A/ko not_active Application Discontinuation
- 2001-03-26 US US09/816,229 patent/US6462401B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696762B1 (ko) | 2005-04-26 | 2007-03-19 | 주식회사 하이닉스반도체 | 반도체 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010090574A (ko) | 2001-10-18 |
| US6462401B2 (en) | 2002-10-08 |
| JP2001274129A (ja) | 2001-10-05 |
| US20010035567A1 (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3440997B2 (ja) | 半導体ウェーハ及びその製造方法 | |
| KR100337412B1 (ko) | 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법 | |
| JP2005116844A (ja) | 半導体装置の製造方法 | |
| JP2005533376A (ja) | ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ | |
| JP3303294B2 (ja) | 半導体保護テープの切断方法 | |
| JP2008066653A (ja) | ウェーハ処理方法およびウェーハ処理装置 | |
| JP2015230964A (ja) | ウエーハの加工方法 | |
| JP5068705B2 (ja) | 加工装置のチャックテーブル | |
| JP5912311B2 (ja) | 被加工物の研削方法 | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
| JP2000091274A (ja) | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 | |
| KR20210052225A (ko) | 웨이퍼의 가공 방법 | |
| JPH0778864A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP6044976B2 (ja) | ウェーハの加工方法 | |
| JP2002043254A (ja) | ダイシング装置及びダイシング方法 | |
| JP2004253678A (ja) | 半導体装置の製造方法 | |
| JP2005175148A (ja) | ダイシング方法 | |
| JP7171138B2 (ja) | デバイスチップの製造方法 | |
| JPH0685055A (ja) | 半導体素子の製造方法 | |
| JP2010093005A (ja) | ウエーハの加工方法 | |
| JPH03241856A (ja) | ダイシング方法 | |
| JP2007229831A (ja) | ダイシングブレードによる切断方法 | |
| KR100730621B1 (ko) | 웨이퍼상의 본딩 패드를 초청정 상태로 유지하는 방법 | |
| JP3052945B2 (ja) | 薄膜磁気ヘッドスライダの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |